CN102915838A - 层叠陶瓷电子部件 - Google Patents

Abstract

本发明提供一种层叠陶瓷电子部件。在内部电极的露出部析出镀覆膜时，为了实现更可靠的镀覆生长，在不存在任何内部电极的外层部中形成了虚拟导体时，层叠陶瓷电子部件的可靠性例如BDV有时会下降。本发明的层叠陶瓷电子部件，在将外层部(24)中的外层虚拟导体(7)彼此的间隔设为d1、将内层部中的第1内部电极(3)及第2内部电极(4)的间隔设为d2时，满足1.7d2≤dl。由此，通过减少外层部(24)中的外层虚拟导体(7)的密度，可缓和在烧成前的冲压时外层虚拟导体(7)对内部电极(3、4)的挤压，这样能够防止内部电极间距离局部性变短，能够有效地抑制BDV下降这种层叠陶瓷电子部件的可靠性的降低。

Description

层叠陶瓷电子部件

技术领域

本发明涉及层叠陶瓷电子部件，特别涉及具备包含在陶瓷本体(baseelement)的外表面上直接形成的镀覆膜的外部电极的层叠陶瓷电子部件。

背景技术

近年来，随着移动电话、笔记本个人电脑、数码相机、数字音频设备等电子设备的小型化，在这些电子设备中使用大量的能够实现小型化且高性能化的层叠陶瓷电子部件。

通常，层叠陶瓷电子部件具备：具有多个层叠的陶瓷层的陶瓷本体、在陶瓷本体的内部形成的内部电极、在陶瓷本体的外表面上形成的外部电极。并且，层叠陶瓷电子部件被配置在安装基板的导电焊盘上，经由焊料等导电性接合件安装于基板上。

当前，对层叠陶瓷电子部件进一步要求小型化。

但是，当使层叠陶瓷电子部件小型化时，由于内部电极彼此对置的有效面积变小，因此一般会存在特性下降的倾向。

此外，在多端子型的层叠陶瓷电子部件中，需要以窄间距形成多个条纹状的外部电极，但是在现有的基于厚膜膏剂的烤瓷的方法中膏剂涂布精度有限，难以高精度地形成外部电极。

基于此，提出了通过直接镀覆来形成外部电极的方法。根据该方法，由于能够形成薄的平坦的外部电极，因此相应地能够使内部电极的有效面积变宽。此外，由于在内部电极的露出部镀覆会析出，因此即便是窄间距也能够高精度地形成外部电极。

这样通过直接镀覆来形成外部电极的情况下，为了实现更为可靠的镀覆生长，例如在专利文献1中提出了使用虚拟导体(固着标签：anchor tabs)。根据专利文献1记载的技术，除了在内部电极的露出部之外，而且在虚拟导体的露出部也有可能会析出镀覆金属，能够更为可靠地使镀覆物生长。

【专利文献1】JP特开2004-327983号公报

但是，在专利文献1记载的方法中，层叠陶瓷电子部件的可靠性、例如BDV(击穿电压)会下降。为了探究其原因，本申请发明人反复进行了认真研究，结果发现之所以可靠性(BDV)下降是因为虚拟导体的存在。更为详细而言，发现是由于如下原因引起的，即：在不存在任何内部电极的外层部中存在虚拟导体时，与该虚拟导体重叠的内部电极在烧成前的冲压时，由于虚拟导体的存在而受到所需以上的挤压，从而内部电极间距离局部性变短。

发明内容

因此，本发明的目的在于提供一种具有能解决上述问题的构造的层叠陶瓷电子部件。

本发明提供具备如下结构的层叠陶瓷电子部件。

(1)陶瓷本体，其层叠了多个陶瓷层而构成，作为外表面具有彼此对置的1对主面、彼此对置的1对侧面、彼此对置的1对端面，沿着连接1对端面的长度方向的侧面的尺寸比沿着连接1对侧面的宽度方向的端面的尺寸还长；

(2)第1内部电极，其配置在陶瓷本体的内部，具备具有长边及短边的长方形状的第1对置部、从第1对置部的长边引出至陶瓷本体的侧面的第1引出部；

(3)第2内部电极，其配置在陶瓷本体的内部，具备与第1对置部对置的第2对置部、从第2对置部引出至陶瓷本体的外表面的第2引出部；

(4)第1外部电极，其配置在陶瓷本体的侧面上，具有直接覆盖第1引出部的露出部的镀覆膜；以及

(5)第2外部电极，其配置在陶瓷本体的外表面上，与第2引出部的露出部电连接，并被连接在与第1外部电极不同的电位上。

此外，将使连接第1主面及第2主面的方向沿着高度方向且第1内部电极及第2内部电极存在的区域定义为内层部，将沿着高度方向且第1内部电极及第2内部电极都不存在的区域定义为外层部时，在外层部中，沿着高度方向配置多个外层虚拟导体，该外层虚拟导体在沿着高度方向投影了陶瓷本体时与第1引出部重叠地被引出至侧面，且与第1外部电极的镀覆膜连接。

并且，本发明所涉及的层叠陶瓷电子部件为了解决前述的技术问题，其特征在于具备如下的结构。

即，其特征在于：在将外层部中的外层虚拟导体彼此的间隔设为d1，将内层部中的第1内部电极及第2内部电极的间隔设为d2时，满足1.7d2≤d1。

再有，优选满足d1≤6μm。

本发明涉及的层叠陶瓷电子部件在优选的实施方式中，第1引出部在长度方向上以垂挂于第1侧面及第2侧面中的至少一方的中央的方式被引出。

(发明效果)

如上述，在外层部中存在外层虚拟导体时，与该外层虚拟导体重叠的内部电极在烧成前的冲压时，由于外层虚拟导体的存在而被挤压成所需程度以上，内部电极间距离局部性变短，由此有时会引起层叠陶瓷电子部件的可靠性、例如BDV(击穿电压)的下降。

发现之所以这样，是因为在冲压时，外层虚拟导体挤压第1内部电极的第1引出部，被挤压的第1引出部影响第1对置部，由此第1引出部的根基部分下沉。

并且，本申请发明人发现在第1引出部从第1对置部的长边引出的情况下特别容易发生该现象。

根据本发明，在具有第1引出部从第1对置部的长边被引出的内部电极的层叠陶瓷电子部件中，通过降低外层部中的外层虚拟导体的密度，能够缓和在烧成前的冲压时外层虚拟导体对内部电极的挤压，由此能够防止内部电极间距离局部性变短。因此，能够有效地抑制因内部电极间距离局部性变短而引起的BDV的下降这种层叠陶瓷电子部件的可靠性的降低。

在本发明中，从抑制上述的可靠性降低这一点出发，可以说优选外层虚拟导体彼此的间隔d1较长，但是d1越长就越容易阻碍第1外部电极的镀覆膜的生长。即，应该以外层虚拟导体的露出部为中心进行生长的镀覆膜有可能在高度方向上难以连续。因此，对于d1，优选满足d1≤6μm，如果满足该条件，则能够更为可靠地使第1外部电极的镀覆膜生长。

附图说明

图1是表示作为本发明的第1实施方式的层叠陶瓷电子部件的层叠陶瓷电容器1的外观的立体图。

图2是图1所示的层叠陶瓷电容器1的、沿着与陶瓷本体2的侧面11及12平行的面的切断部端面图。

图3是图1所示的层叠陶瓷电容器1的、沿着与陶瓷本体2的端面13及14平行的面的切断部端面图。

图4是图1所示的层叠陶瓷电容器1的、沿着与陶瓷本体2的主面9及10平行的面的切断部端面图，表示第1内部电极3延伸的面。

图5是图1所示的层叠陶瓷电容器1的、沿着与陶瓷本体2的主面9及10平行的面的切断部端面图，表示第2内部电极4延伸的面。

图6是图1所示的层叠陶瓷电容器1的、沿着与陶瓷本体2的主面9及10平行的面的切断部端面图，表示外层虚拟导体7延伸的面。

图7是放大表示图3所示的陶瓷本体2的一部分的图，用于说明本发明的特征。

图8是作为本发明的第2实施方式的层叠陶瓷电子部件的层叠陶瓷电容器1a的、沿着与陶瓷本体2的端面13及14平行的面的切断部端面图。

图9是表示作为本发明的第3实施方式的层叠陶瓷电子部件的层叠陶瓷电容器1b的外观的立体图。

图10是图9所示的层叠陶瓷电容器1b的、沿着与陶瓷本体2的端面13及14平行的面的切断部端面图。

图11是作为本发明的第4实施方式的层叠陶瓷电子部件的层叠陶瓷电容器1c的、沿着与陶瓷本体2的侧面11及12平行的面的切断部端面图。

图12是图11所示的层叠陶瓷电容器1c的、沿着与陶瓷本体2的主面9及10平行的面的切断部端面图，表示外层虚拟导体7及8延伸的面。

符号说明：

1、1a、1b、1c  层叠陶瓷电容器

2  陶瓷本体

3  第1内部电极

4  第2内部电极

7、7a  外层虚拟导体

9、9b  第1外部电极

10、10c  第2外部电极

11、12  主面

13、14  侧面

15、16  端面

17  陶瓷层

19  第1对置部

20  第1引出部

21  第2对置部

22  第2引出部

23  内层部

24  外层部

25  第1外部电极的基底层

26  第1外部电极的上层

27  第2外部电极的基底层

28  第2外部电极的上层

具体实施方式

以下，说明用于实施本发明的方式，作为层叠陶瓷电子部件，例示层叠陶瓷电容器。

[第1实施方式]

图1至图7是用于说明本发明的第1实施方式的图。第1实施方式的层叠陶瓷电容器1具备：陶瓷本体2；分别配置在陶瓷本体2的内部的、第1内部电极3及第2内部电极4、第1内层虚拟导体5及第2内层虚拟导体6以及外层虚拟导体7；在陶瓷本体2的外表面上配置的第1外部电极9及第2外部电极10。以下，分为(1)陶瓷本体、(2)内部电极、(3)内层虚拟导体、(4)外层虚拟导体、(5)外部电极来详细说明层叠陶瓷电容器1的构造，之后说明(6)制造方法。

(1)陶瓷本体

陶瓷本体2大致呈长方体形状，该长方体形状作为其外表面而具有彼此对置的第1及第2主面11及12、彼此对置的1对侧面13及14、彼此对置的1对端面15及16。

在此，将连接主面11及12间的方向定义为高度方向，将连接侧面13及14间的方向定义为宽度方向，将连接端面15及16间的方向定义为长度方向。在该实施方式中，长度方向的尺寸比宽度方向的尺寸还长，长度方向的尺寸是宽度方向尺寸的约2倍。

优选在陶瓷本体2的角部及棱部形成圆形。

如图2及图3所示，陶瓷本体2具有由在主面11及12的方向上延伸且在高度方提高层叠的多个陶瓷层17构成的层叠构造。优选陶瓷层17的各厚度为0.5～10μm，特别优选0.7～3.0μm。作为构成陶瓷层17的陶瓷材料，例如可使用以BaTiO₃、CaTiO₃、SrTiO₃、CaZrO₃等作为主成分的电介质陶瓷。此外，还可以使用在这些主成分中添加了Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、稀土类元素化合物等副成分而得到的物质。

(2)内部电极

内部电极具备图4所示的多个第1内部电极3及图5所示的多个第2内部电极4。如图2及图3所示，在陶瓷本体2的层叠方向上交替地排列多个第1内部电极3及多个第2内部电极4。

(2)-1.第1内部电极

如图4所示，第1内部电极3具有对置于与其相邻的第2内部电极4的第1对置部19、从第1对置部19向陶瓷本体2的外表面引出的2个第1引出部20。在该实施方式中，第1内部电极3形成为十字形状，2个第1引出部20的其中一个引出至第1侧面13，而另一个引出至第2侧面14。换言之，从第1侧面13直至第2侧面14，配置第1内部电极3。第1对置部19是具有沿着长度方向的长边及沿着宽度方向的短边的长方形形状，第1引出部20从第1对置部19的长边起按照垂挂于侧面13及14各自的中央部的方式被引出。

(2)-2.第2内部电极

如图5所示，第2内部电极4具有对置于与其相邻的第1内部电极3的第2对置部21、从第2对置部21向陶瓷本体2的外表面引出的第2引出部22。在图5中，以虚线表示第2内部电极4中的第2对置部21与第2引出部22的边界。在该实施方式中，第2内部电极4形成为长方形形状。此外，第2内部电极4具备2个第2引出部22，2个第2引出部22的其中一个引出至第1端面15，另一个引出至第2端面16。换言之，从第1端面15直至第2端面16，配置第2内部电极4。

(2)-3.其他

作为构成内部电极3及4的导电材料，例如可使用Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。

此外，优选内部电极3及4的各厚度为0.3～2.0μm。

在第1内部电极3的第1对置部19与第2内部电极4的第2对置部21夹着陶瓷层17而相对置的区域内，产生静电电容。将包含该部分、沿着高度方向而存在第1及第2内部电极3及4的区域定义为内层部23。

另一方面，将沿着高度方向、第1内部电极3及第2内部电极4都不存在的区域定义为外层部24。外层部24夹着内层部23，分别存在于第1主面11侧及第2主面12侧。

(3)内层虚拟导体

由于内层虚拟导体配置在内层部23中，因此具备图5所示的多个第1内层虚拟导体5及图4所示的多个第2内层虚拟导体6。

(3)-1.第1内层虚拟导体

在该实施方式中，如图5所示，第1内层虚拟导体5配置在与第2内部电极4同一面上。第1内层虚拟导体5与第1外部电极9连接。

(3)-2.第2内层虚拟导体

在该实施方式中，如图4所示，第2内层虚拟导体6配置在与第1内部电极3同一面上。第2内层虚拟导体6与第2外部电极10连接。

(3)-3.其他

内层虚拟导体5及6作为构成第1外部电极9及第2外部电极10的基底层的镀覆膜的析出点而发挥作用，使通电效率得到提高。此外，也有助于陶瓷本体2的强度提高。

内层虚拟导体5及6的材质及厚度的优选条件与内部电极3及4的情况相同。希望内层虚拟导体5及6构成为具有与内部电极3及4相同的材质及相同的厚度。

再者，也可以不形成内层虚拟导体5及6。

(4)层虚拟导体

如图2及图3所示，外层虚拟导体7配置在外层部24中。

优选外层虚拟导体7被引出至陶瓷本体2的外表面的至少2个位置。在该实施方式中，如图6所示，外层虚拟导体7形成为长方形形状，分别被引出至陶瓷本体2的外表面的2个位置、即第1侧面13及第2侧面14。换言之，从第1侧面13直至第2侧面14，配置外层虚拟导体7。

尽管外层虚拟导体7作为构成第1外部电极9的基底层的镀覆膜的析出点而发挥作用，但因为如上述那样被引出至2个位置，所以在镀覆时如果钢球等的介质与外层虚拟导体7的一个露出部接触，则也会对另一个露出部进行通电。也就是说，当外层虚拟导体7具有2处以上的露出部时，与介质接触的概率变高，通电效率得到提高。由此，缩短了为了形成后述的作为第1外部电极9的基底层的镀覆膜而所需的镀覆时间。

如图2及图3所示，外层虚拟导体7沿着陶瓷层17的层叠方向而被连续层叠多个。优选在各外层部24中分别配置10～100个外层虚拟导体7。

外层虚拟导体7被配置成在沿着高度方向投影了陶瓷本体2时与第1引出部20重叠。因此，外层虚拟导体7在陶瓷本体2的外表面，与第1引出部20的露出部合作形成列状的露出部群组。在该实施方式中，在第1侧面13及第2侧面14，分别形成露出部群组。

参照图7，在将外层部24中的外层虚拟导体7彼此间的间隔设为d1、将内层部23中的第1内部电极3及第2内部电极4的间隔设为d2时，满足：

1.7d2≤d1。

这样，通过降低外层部24中的外层虚拟导体7的密度，可缓和在烧成前的冲压时由外层虚拟导体7对内部电极3及4的挤压，由此能够防止内部电极间距离局部性变短，例如能够有效地抑制BDV的下降这种层叠陶瓷电子部件的可靠性下降。

由后述的实验例可知，在d1小于1.7d2时，可靠性有可能会下降。

如该实施方式，在第1引出部在长度方向上按照垂挂于1对侧面13及14中的至少一个的中央的方式被引出的情况下，由于第1引出部20的根基的部分处的下沉变大，因此在这种局面下，能够进一步期待上述效果。

再者，尽管从抑制可靠性下降这一点出发，可以说优选上述d1较长，但是d1变得越长，则存在越容易阻碍作为第1外部电极9的基底层的镀覆膜的生长的倾向。即，应该以外层虚拟导体7的露出部作为核心生长的镀覆膜有可能难以在高度方向上连续。基于这一点，优选满足d1≤6μm。

优选外层虚拟导体7由与内部电极3及4相同的材料构成，作为构成外层虚拟导体7的导电材料，如上述那样可使用例如Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。

优选外层虚拟导体7的厚度为0.3～2.0μm。

(5)部电极

(5)-1.第1外部电极

如图3中所示那样，第1外部电极9分别配置在陶瓷本体2的第1侧面13及第2侧面14上。在该实施方式中，第1外部电极9蔓延至第1主面11及第2主面12。

第1外部电极9与第1内部电极3电连接。如图3至图6所示，第1外部电极9包括基底层25以及根据需要在基底层25上形成的上层26。

第1外部电极9的基底层25由镀覆膜构成。构成第1外部电极9的基底层25的镀覆膜直接覆盖第1内部电极3的第1引出部20的露出部、及第1内层虚拟导体5的露出部，并且直接覆盖外层虚拟导体7的露出部。作为构成成为基底层25的镀覆膜的金属，例如可使用Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Bi、Zn等。优选镀覆膜不包含玻璃成分。此外，优选镀覆膜的每单位体积的金属比例为99体积％以上。优选镀覆膜的厚度在最厚的部分是1～15μm。第1内层虚拟导体5及外层虚拟导体7发挥促进成为基底层25的镀覆膜的析出及生长的作用。

在第1外部电极9中形成上层26的情况下，上层26例如由镀覆膜构成。作为构成成为上层26的镀覆膜的金属，例如可使用Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Bi、Zn等。上层26的镀覆膜也可以由多层构成。优选上层26的镀覆膜的厚度中的每1层厚度为1～10μm。

在第1外部电极9中形成上层26的情况下，优选基底层25由Ni镀覆膜构成，上层26由Sn镀覆膜构成。或者，在上层26由多层构成的情况下，优选形成Ni镀覆层及其上的Sn镀覆层的双层构造。

(5)-2.第2外部电极

第2外部电极10连接于与第1外部电极9不同的电位上，分别配置在陶瓷本体2的第1端面15及第2端面16上。在该实施方式中，第2外部电极10蔓延至第1主面11及第2主面12、以及第1侧面13及第2侧面14。

第2外部电极10与第2内部电极4电连接，由此覆盖第2引出部22的露出部。如图2及图4至图6所示，第2外部电极10包括与第2内部电极4的第2引出部22的露出部接触的基底层27、以及根据需要在基底层27上形成的上层28。基底层27可由镀覆膜、烧结金属膜和/或导电性树脂膜等构成。

在选择镀覆膜来构成基底层27的情况下，作为构成镀覆膜的金属，例如可使用Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Bi、Zn等。优选镀覆膜不包含玻璃成分。此外，优选基底层27的厚度的最厚部分为1～20μm。上述第2内层虚拟导体6发挥促进成为基底层27的镀覆膜的析出及生长的作用。

在选择烧结金属膜来构成基底层27的情况下，作为构成烧结金属膜的金属，例如可使用Cu、Ni、Ag、Pd、Ag-Pd合金、Au等。烧结金属膜中可包含玻璃成分。此外，烧结金属膜也可以与陶瓷本体2以及内部电极3和4同时进行烧成，还可以在烧成后的陶瓷本体2上涂布导电性膏体体进行烤瓷。

在选择导电性树脂膜来构成基底层27的情况下，可以使用混合了热固化性树脂及金属填充物之后的物质来形成导电性树脂膜。

在选择上述的烧结金属膜或者导电性树脂膜的情况下，优选基底层27的厚度在最厚的部分是10～50μm。

在图示的实施方式中，基底层27由与第2内部电极4及第2内层虚拟导体6的各露出部接触的镀覆膜29、和在该镀覆膜29上形成的烧结金属膜30构成。

在第2外部电极10中，在上述基底层27上进行一步形成上层28的情况下，上层28例如由镀覆膜构成。作为构成成为上层28的镀覆膜的金属，例如可使用Cu、Ni、Ag、Pd、Ag-Pd合金、Au、Sn、Pb、Bi、Zn等。上层28的镀覆膜也可以由多层构成。在该情况下，优选形成Ni镀覆层及其上面的Sn镀覆层的双层构造。优选上层28的镀覆膜的厚度的每1层的厚度为1～10μm。

(6)制造方法

例如通过以下方式来制造层叠陶瓷电容器1。

(6)-1.

准备应该成为陶瓷层17的陶瓷生片(ceramic green sheet)、内部电极用导电性膏体、及外部电极用导电性膏体。内部电极用导电性膏体兼用作内层虚拟导体用导电性膏体及外层虚拟导体用导电性膏体。在陶瓷生片以及内部电极用及外部电极用的各导电性膏体中含有粘结剂及溶剂，但可以使用公知的有机粘结剂、有机溶剂。

(6)-2.

在陶瓷生片上，通过例如丝网印刷等以规定的图案印刷导电性膏体，形成内部电极图案、内层虚拟导体图案及外层虚拟导体图案。

(6)-3.

将没有印刷内部电极图案的外层用陶瓷生片、印刷了外层虚拟导体图案的陶瓷生片、印刷了内部电极图案及内层虚拟导体图案的陶瓷生片，按照规定顺序分别层叠多片，制作出母层叠体。

在此，在外层部中，通过调整没有印刷外层虚拟导体图案的陶瓷生片的层叠个数，能够调整所述的距离d1。或者，也可以通过调整外层用陶瓷生片的厚度，来调整距离d1。

再者，在内层部中，通过调整没有印刷内部电极图案及内层虚拟导体图案的陶瓷生片的层叠个数，能够调整所述的距离d2，或者也可以通过调整内层用陶瓷生片的厚度，来调整距离d2。

(6)-4.

在层叠方向上对母层叠体进行冲压。

(6)-5.

以规定的大小切割母层叠体，切割出生的陶瓷本体。

(6)-6.

对生的陶瓷本体进行烧成。由此，得到图示的陶瓷本体2。尽管烧成温度是随着陶瓷、内部电极的材料而不同，但优选900～1300℃。

之后，根据需要进行滚筒研磨。由此，在陶瓷本体2的角部、棱部形成圆形。

(6)-7.

对研磨后的陶瓷本体2进行镀覆处理。

由此，形成第1外部电极9的、由镀覆膜构成的基底层25。此时，如图3所示，不仅仅是第1内部电极3，第1内层虚拟导体5及外层虚拟导体7也在侧面13及14上露出，以这些露出部分为起点，析出镀覆物，因此能够有效地形成第1外部电极9的基底层25。

在镀覆处理中，优选应用基于转筒法(rotating barrel method)的电解镀覆。优选镀覆方法是转筒镀覆。镀覆处理中使用钢球等导电性介质。

由于外层虚拟导体7具有2个露出部，因此在镀覆工序中，如果导电性介质与一个露出部接触，则也会与另一个露出部通电。也就是说，与介质接触的概率变高，通电效率得到提高。由此，缩短了用于形成基底层25的镀覆时间。

在该镀覆处理中，也可以同时将第2内部电极4及第2内层虚拟导体6的各露出部作为镀覆析出的起点，形成第2外部电极10的基底层27中的镀覆膜29。

优选在镀覆处理后以600～900℃的温度进行热处理。由此，提高镀覆膜相对于陶瓷本体2的固定粘合力。

(6)-8.

第2外部电极10的基底层27中的烧结金属膜30通过涂布导电性膏体并进行烤瓷而形成。优选烤瓷温度为700～900℃。

(6)-9.

为了形成第1外部电极9的上层26及第2外部电极10的上层28，进行镀覆处理。

至此，完成层叠陶瓷电容器1。

[第2实施方式]

图8表示本发明的第2实施方式。图8是与图3对应的图。在图8中，对于相当于图3所示要素的要素赋予同样的参照符号，并省略重复说明。

在第2实施方式的层叠陶瓷电容器1a中，外层虚拟导体7a并不是在宽度方向上贯通陶瓷本体2而形成，而是沿着宽度方向分离形成。

[第3实施方式]

图9及图10表示本发明的第3实施方式。图9是与图1对应的图，图10是与图3对应的图。在图9及图10中，对于相当于图1及图3中所示要素的要素赋予同样的参照符号，并省略重复说明。

在第3实施方式的层叠陶瓷电容器1b中，特征在于，第1外部电极9b包含基底层25及上层26，被配置成包围陶瓷本体2的第1侧面13及第2侧面14、第1主面11及第2主面12。

在该实施方式中，优选通过所述的烧成后的研磨工序削掉提供主面11及12的陶瓷层17，使得外层虚拟导体7露出至主面11及12各自的至少一部分。由此，由于在主面11及12上也追加了镀覆的析出点，因此容易在包围成为第1外部电极9b的基底层25的镀覆膜的状态下形成。

再者，外层虚拟导体7不需要使其全面在主面11及12上露出，可以按照不连续状(例如斑点状)分布来使其露出。但是，优选外层虚拟导体7的主面11及12的露出部分从第1侧面13至第2侧面14一样地分布，此外希望从第1侧面13至第2侧面14中途不间断地露出。由此，从第1侧面13至第2侧面14即便存在少许外层虚拟导体7连续地露出的部分的情况下，通电面积也会从主面11及12处的第1侧面13侧达到第2侧面14侧，因此通电效率变得很高。

根据该实施方式，在用于形成第1外部电极9b的基底层25的镀覆工序中所出现的镀覆生长的过程中，镀覆膜以包围陶瓷本体2的方式连接，由此可成为镀覆的析出点的电极面积变大，因此从该时刻起通电效率得到提高，单位时间内能够生成的膜厚变厚。也就是说，根据该实施方式，在第1外部电极9b的基底层25中，形成规定膜厚的时间变短，成本得到削减。

在上述的第1实施方式中，在陶瓷本体2的主面11及12存在第1外部电极9的前端部分。如果由于安装该层叠陶瓷电容器1的基板的弯曲等，使得对第1外部电极9的前端部分施加应力，则以此为起点，基底层25被剥离的可能性很高。但是，在该实施方式中，第1外部电极9b是环形的，由于没有前端部分，因此不会引起剥离的问题。

此外，在第1实施方式中，在位于主面11及12上的第1外部电极9的基底层25的前端部分成为通过镀覆形成上层26时所使用的镀覆液的浸入入口，从而存在可靠性下降的可能性。但是，在该实施方式中，由于第1外部电极9b的基底层25中不存在前端部分，因此也不会引起可靠性下降的问题。

此外，由于第1外部电极9b由围绕陶瓷本体2的镀覆膜构成，因此能够使该第1外部电极9b成为沿着陶瓷本体2的外表面的平滑的电极。因此，层叠陶瓷电容器1b在安装时不会旋转，能够使姿势保持稳定。

[第4实施方式]

图11至图12表示本发明的第4实施方式。图11是对应于图2的图，图12是对应于图6的图。在图11及图12中，对于与图2及图6所示的要素相当的要素赋予同样的参照符号，并省略重复的说明。

在第4实施方式的层叠陶瓷电容器1c中，特征在于，在与外层虚拟导体7同一面上配置第2外层虚拟导体8。

此外，第2外部电极10c的基底层27整体由镀覆膜构成。由此，能够同时形成第1及第2外部电极9及10c的基底层25及27。

第2外层虚拟导体8作为构成第2外部电极10c的基底层27的镀覆膜的析出点而发挥作用，使得通电效率得到提高。

[其他实施方式]

虚拟导体特别是外层虚拟导体可以是有助于发现电特性的导体。再有，虚拟导体可以是任意形状的，例如外层虚拟导体可以是与内部电极相同的形状。

[实验例]

基于第1实施方式，制作出如下的层叠陶瓷电容器。

(1)陶瓷本体的长度方向尺寸×宽度方向尺寸×高度方向尺寸：1.6mm×0.8mm×0.8mm

(2)第1外部电极

基底层：厚度为10μm的Cu镀覆膜

上层：厚度为3μm的Ni镀覆膜以及其上的厚度为3μm的Sn镀覆膜

(3)第2外部电极

基底层：厚度为10μm的Cu镀覆膜以及其上的厚度为15μm的Cu烧结金属膜

上层：厚度为3μm的Ni镀覆膜以及其上的厚度为3μm的Sn镀覆膜

(4)内部电极

内部电极间距离d2：如表1所示

内部电极的厚度：0.56μm

内部电极的个数：345个

(5)内层虚拟导体

与内部电极相同

(6)外层虚拟导体

外层虚拟导体间距离d1：如表1所示

外层虚拟导体的厚度：0.56μm

外层虚拟导体的个数：在上下外层部各为56个

如表1所示，针对改变了d1及d2而得到的各样品，评价BDV及镀覆不良。

再者，在测量d1及d2时，将各样品各准备3个，将陶瓷本体研磨至宽度方向尺寸的1/2左右，在研磨面露出根据长度方向尺寸及厚度方向尺寸规定的截面。

并且，对于d1，在上述截面上，通过电子显微镜测量位于长度方向尺寸的1/2左右的第1主面侧的外层部的外层虚拟导体间距离，求出3个样品中的平均值。

另外，对于d2，在上述截面处，通过电子显微镜测量位于长度方向尺寸的1/2左右的内层部的最上层中的共15层的内部电极间距离，求出3个样品中的平均值。

对于BDV，将各样品各准备10个，通过直流电压击穿试验机，在升压速度100V/秒的条件下测量BDV。

对于镀覆不良，将形成了成为第1外部电极的基底层的Cu镀覆膜的阶段的样品各准备1500个，通过光学显微镜确认外层部与内层部之间的Cu镀覆膜的状态，将镀覆膜的断裂作为镀覆不良，在1500个样品中求出镀覆不良的样品数。

再者，以如下方式形成成为上述第1外部电极中的基底层的Cu镀覆膜。首先，使用pH8.5、液温25℃的、含有14g/L的焦磷酸铜、120g/L的焦磷酸钾、及10g/L的草酸钾的镀覆液，通过转筒镀覆，在电流密度为0.1A/dm²的条件下进行60分钟的触击镀覆Cu，接下来，使用pH8.8、液温55℃的上村工业制焦磷酸铜镀覆处理用液(Pyrobright processing bath)，通过转筒镀覆在电流密度为0.3A/dm²的条件下进行60分钟的加厚Cu镀覆，从而形成Cu镀覆膜。

【表1】

	d1(μm)	d2(μm)	d1/d2	BDV(V)	镀覆不良
						样品1	1.24	1.24	1.0	96.1	0/1500
样品2	1.48	1.23	1.2	98.1	0/1500
						样品3	2.09	1.23	1.7	102.6	0/1500
样品4	2.46	1.23	2.0	104.4	0/1500
						样品5	3.63	1.21	3.0	105.6	0/1500
样品6	4.88	1.22	4.0	106.3	0/1500
						样品7	6.00	1.20	5.0	106.0	0/1500
样品8	7.20	1.20	6.0	105.8	1/1500
						样品9	8.68	1.24	7.0	106.0	5/1500

由表1可知，在满足1.7d2≤d1的样品3～9中，达到了100V以上的BDV。

在样品3～9之中，特别是在满足d1≤6μm的样品3～6中，镀覆性也良好。

另一方面，在样品1及2中，尽管镀覆性良好，但由于不满足1.7d2≤d1，因此BDV低于100V。

再者，尽管表中没有记载，但是在将上述实验例的条件的内部电极间距离d2改变至3.0μm附近或者0.7μm附近来进行同样的实验时，能够确认可得到与上述实验结果相同的效果。

(产业上的可利用性)

本发明并不限于以上说明的层叠陶瓷电容器，也能够适用于其他层叠陶瓷電子部件。例如在由压电体陶瓷构成陶瓷本体的情况下，能够形成作为压电部件而发挥作用的层叠陶瓷电子部件，在由尖晶石状陶瓷等半导体陶瓷构成陶瓷本体的情况下，能够形成作为热敏电阻而发挥作用的层叠陶瓷电子部件。

Claims (3)

1.一种层叠陶瓷电子部件，其具备：

陶瓷本体，其层叠了多个陶瓷层而构成，作为外表面具有彼此对置的1对主面、彼此对置的1对侧面、彼此对置的1对端面，沿着连接所述1对端面的长度方向的所述侧面的尺寸比沿着连接所述1对侧面的宽度方向的所述端面的尺寸还长；

第1内部电极，其配置在所述陶瓷本体的内部，具备具有长边及短边的长方形状的第1对置部、从所述第1对置部的所述长边引出至所述陶瓷本体的所述侧面的第1引出部；

第2内部电极，其配置在所述陶瓷本体的内部，具备与所述第1对置部对置的第2对置部、从所述第2对置部引出至所述陶瓷本体的所述外表面的第2引出部；

第1外部电极，其配置在所述陶瓷本体的所述侧面上，具有直接覆盖所述第1引出部的露出部的镀覆膜；和

第2外部电极，其配置在所述陶瓷本体的所述外表面上，与所述第2引出部的露出部电连接，并被连接在与所述第1外部电极不同的电位上，

将沿着连接所述1对主面的高度方向且所述第1内部电极及所述第2内部电极存在的区域定义为内层部，

将沿着所述高度方向且所述第1内部电极及所述第2内部电极都不存在的区域定义为外层部时，

在所述外层部中，沿着所述高度方向配置多个外层虚拟导体，该外层虚拟导体在沿着所述高度方向投影了所述陶瓷本体时与所述第1引出部重叠地被引出至所述侧面，且与所述第1外部电极的所述镀覆膜连接，

在将所述外层部中的所述外层虚拟导体彼此的间隔设为d1、将所述内层部中的所述第1内部电极及所述第2内部电极的间隔设为d2时，满足

1.7d2≤d1。

2.根据权利要求1所述的层叠陶瓷电子部件，其特征在于，

还满足d1≤6μm。

3.根据权利要求1或2所述的层叠陶瓷电子部件，其特征在于，

所述第1引出部在所述长度方向上以垂挂于所述1对侧面之中的至少一方的中央的方式被引出。

Images