CN102842509A - 薄膜晶体管及制造方法、有机发光显示装置及制造方法 - Google Patents

薄膜晶体管及制造方法、有机发光显示装置及制造方法 Download PDF

Info

Publication number
CN102842509A
CN102842509A CN2012100147558A CN201210014755A CN102842509A CN 102842509 A CN102842509 A CN 102842509A CN 2012100147558 A CN2012100147558 A CN 2012100147558A CN 201210014755 A CN201210014755 A CN 201210014755A CN 102842509 A CN102842509 A CN 102842509A
Authority
CN
China
Prior art keywords
layer
electrode
semiconductor layer
gate insulator
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100147558A
Other languages
English (en)
Other versions
CN102842509B (zh
Inventor
朴炳建
朴钟力
李东炫
徐晋旭
李基龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102842509A publication Critical patent/CN102842509A/zh
Application granted granted Critical
Publication of CN102842509B publication Critical patent/CN102842509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本发明公开了一种薄膜晶体管及制造方法以及一种有机发光显示装置及制造方法。一种制造薄膜晶体管的方法，所述方法包括以下步骤：在基底上形成缓冲层、非晶硅层和绝缘层；将非晶硅层晶化为多晶硅层；通过同时图案化多晶硅层和绝缘层来形成具有预定形状的半导体层和栅极绝缘层；形成包括第一部分和第二部分的栅电极。第一部分形成在栅极绝缘层上并与半导体层的沟道区叠置，第二部分接触半导体层。在半导体层上形成源区和漏区。层间绝缘层形成在栅电极上以覆盖栅极绝缘层，接触孔形成在层间绝缘层和栅极绝缘层上以暴露源区和漏区，并同时形成用于暴露所述第二部分的开口。形成源电极和漏电极，同时去除经开口暴露的所述第二部分。

Description

薄膜晶体管及制造方法、有机发光显示装置及制造方法
本申请参照2011年6月13日在韩国知识产权局在先提交且适时分配的序列号为10-2011-0057005号的申请，将该申请包含于此，并要求该申请的全部权益。
技术领域
本发明涉及一种制造具有均匀的特性的薄膜晶体管(TFT)的方法、一种通过利用该方法制造的TFT、一种制造有机发光显示装置的方法、一种通过利用该制造有机发光显示装置的方法制造的有机发光显示装置。
背景技术
通常，包括多晶硅层的薄膜晶体管(TFT)的特点在于其优良的电子迁移率和其被构造成互补金属氧化物半导体(CMOS)电路的能力，因此，在高分辨率(HD)显示面板、要求高光量的投射面板等的开关装置中使用TFT。
根据现有技术，按照下面的方式来制造TFT，即，在基底上形成非晶硅层，将非晶硅层晶化为多晶硅层，然后将多晶硅层图案化以具有预定的形状，从而形成半导体层。之后，形成栅极绝缘层，以使栅极绝缘层完全覆盖半导体层，并在栅极绝缘层上形成栅电极。
然而，根据现有技术，在多晶硅暴露于空气时执行晶化工艺。另外，在多晶硅层被图案化以具有预定形状的工艺中，多晶硅层接触光致抗蚀剂(PR)。在这点上，在晶化工艺中的非晶硅层中或在图案化工艺中的多晶硅层中会出现污染物，从而TFT不会表现出均匀的特性(uniform)，而是具有分布的特性(distribution)。
发明内容
本发明提供了一种制造薄膜晶体管(TFT)的方法、利用该方法制造的TFT、一种制造有机发光显示装置的方法以及一种利用该制造有机发光显示装置的方法制造的有机发光显示装置，所述制造薄膜晶体管的方法为当形成非晶硅层时同时形成缓冲层和绝缘层，然后同时图案化半导体层和栅极绝缘层。
根据本发明的一方面，一种制造薄膜晶体管(TFT)的方法可包括下面的步骤：在基底上形成缓冲层、非晶硅层和绝缘层；将非晶硅层晶化为多晶硅层；通过同时图案化多晶硅层和绝缘层来形成具有预定形状的半导体层和栅极绝缘层；通过在栅极绝缘层上形成金属层并将金属层图案化来形成包括第一部分和第二部分的栅电极，其中，第一部分形成在栅极绝缘层上并与半导体层的沟道区叠置，第二部分接触半导体层；通过对半导体层的区域执行掺杂来在半导体层上形成源区和漏区，其中，所述区域不包括与栅电极叠置的沟道区，并且所述区域构成不与栅电极叠置的区域；在栅电极上形成层间绝缘层以覆盖栅极绝缘层；在层间绝缘层和栅极绝缘层上形成接触孔以暴露源区和漏区，并同时形成用于暴露所述第二部分的开口；通过在层间绝缘层上形成导电层并将导电层图案化，同时去除经开口暴露的所述第二部分，来形成源电极和漏电极，其中，源电极和漏电极经接触孔分别电连接到源区和漏区。
可经一个工艺执行在基底上形成缓冲层、非晶硅层和绝缘层的步骤。
可通过利用固相晶化(SPC)法、金属诱发晶化(MIC)法、超级晶粒硅(SGS)晶化法、焦耳热诱发晶化(JIC)法之一将非晶硅层晶化为多晶硅层。
所述方法还可包括在缓冲层上形成金属催化剂层的步骤，并且可通过执行热处理将非晶硅层晶化为多晶硅层。
所述第二部分可表示栅电极的在垂直于半导体层中的电子和空穴之一的运动方向的方向上大于半导体层的宽度的宽度部分，并且所述第二部分接触半导体层。
所述第二部分还可接触栅极绝缘层。
去除所述第二部分的步骤可包括一起去除所述第二部分和半导体层的接触所述第二部分的一部分以及和去除栅极绝缘层的接触所述第二部分的一部分的步骤，并且缓冲层可经已经去除的所述第二部分、半导体层的所述一部分以及栅极绝缘层的所述一部分的区域暴露。
开口可形成在与所述第二部分对应的层间绝缘层上。
缓冲层可包括从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料。
根据本发明的另一方面，一种薄膜晶体管(TFT)可包括：基底；缓冲层，设置在基底上；半导体层，设置在缓冲层上并包括沟道区及通过具有布置在其间的沟道区而形成的源区和漏区，其中，沟道区相对于垂直于电子和空穴之一的运动方向的方向的宽度小于源区的宽度和漏区的宽度；栅极绝缘层，在半导体层上被图案化以具有与半导体层相同的形状；栅电极，形成在栅极绝缘层上以对应于沟道区；层间绝缘层，形成在栅极绝缘层上以覆盖栅电极；源电极和漏电极，设置在层间绝缘层上并分别电连接到源区和漏区。
缓冲层可包括从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料。
根据本发明的另一方面，一种制造有机发光显示装置的方法可包括以下步骤：在基底上形成缓冲层、非晶硅层和绝缘层；将非晶硅层晶化为多晶硅层；通过同时图案化多晶硅层和绝缘层来形成具有预定形状的半导体层和栅极绝缘层；通过在栅极绝缘层上形成金属层并将金属层图案化来形成包括第一部分和第二部分的栅电极，其中，第一部分形成在栅极绝缘层上并与半导体层的沟道区叠置，第二部分接触半导体层；通过对半导体层的区域执行掺杂来在半导体层上形成源区和漏区，其中，半导体层的所述区域不包括与栅电极叠置的沟道区并且构成不与栅电极叠置的区域；在栅电极上形成层间绝缘层以覆盖栅极绝缘层；在层间绝缘层和栅极绝缘层上形成接触孔以暴露源区和漏区，并同时形成用于暴露所述第二部分的开口；通过在层间绝缘层上形成导电层并将导电层图案化，同时去除经开口暴露的所述第二部分，来形成源电极和漏电极，其中，源电极和漏电极经接触孔分别电连接到源区和漏区；在层间绝缘层上形成平坦化层来覆盖源电极和漏电极；在平坦化层上形成通孔以暴露源电极和漏电极中的一个；在平坦化层上形成像素电极，其中，像素电极经通孔电连接到源电极和漏电极中的所述一个；在像素电极上形成包括发射层的中间层；在中间层上形成对向电极。
可经一个工艺执行在基底上形成缓冲层、非晶硅层和绝缘层的步骤。
非晶硅层可通过利用固相晶化(SPC)法、金属诱发晶化(MIC)法、超级晶粒硅(SGS)晶化法、焦耳热诱发晶化(JIC)法之一被晶化为多晶硅层。
所述方法还可包括在缓冲层上形成金属催化剂层的步骤，并且可通过执行热处理将非晶硅层晶化为多晶硅层。
所述第二部分可表示栅电极的在垂直于半导体层中的电子和空穴之一的运动方向的方向上大于半导体层的宽度的宽度部分，并且所述第二部分接触半导体层。
所述第二部分还可接触栅极绝缘层。
去除所述第二部分的步骤可包括一起去除所述第二部分和半导体层的接触所述第二部分的一部分以及去除栅极绝缘层的接触所述第二部分的一部分的步骤，并且缓冲层可经已经去除的所述第二部分、半导体层的所述一部分以及栅极绝缘层的所述一部分的区域暴露。
平坦化层可形成在经所述区域暴露的缓冲层上。
开口可对应于所述第二部分形成在层间绝缘层上。
缓冲层可包括从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料。
所述方法还可包括在平坦化层上形成像素限定层(PDL)以覆盖像素电极的侧边缘的步骤。
根据本发明的另一方面，一种有机发光显示装置可包括：基底；缓冲层，设置在基底上；半导体层，设置在缓冲层上并包括沟道区及通过使沟道区布置在其间而形成的源区和漏区，其中，沟道区相对于垂直于电子和空穴之一的运动方向的方向的宽度小于源区的宽度和漏区的宽度；栅极绝缘层，在半导体层上被图案化以具有与半导体层相同的形状；栅电极，形成在栅极绝缘层上以对应于沟道区；层间绝缘层，形成在栅极绝缘层上以覆盖栅电极；源电极和漏电极，设置在层间绝缘层上并分别电连接到源区和漏区；平坦化层，形成在层间绝缘层上以覆盖源电极和漏电极；像素电极，设置在平坦化层上并连接到源电极和漏电极之一；中间层，设置在像素电极上并包括发射层(EML)；对向电极，设置在中间层上。
缓冲层可包括从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料。
所述有机发光显示装置还可包括设置在平坦化层上以覆盖像素电极的侧边缘的像素限定层(PDL)。
附图说明
通过参照附图详细描述本发明的示例性实施例，本发明的以上和其它特征和优点将会变得更清楚，其中：
图1A、图1B、图2A、图2B、图3A至图3C、图4A至图4C、图5A至图5C、图6A至图6C及图7A至图7C是示意性示出根据本发明实施例的制造薄膜晶体管(TFT)的方法的剖视图；
图8A至图8C及图9是示出了根据本发明实施例的制造有机发光显示装置的方法的剖视图；
图10是示出了根据本发明的另一实施例的在缓冲层上还形成金属催化剂层的情况下制造TFT的方法的剖视图。
具体实施方式
由于本发明允许各种改变和大量的实施例，所以将在附图中示出了具体的实施例，并将在下面的文字描述中对具体的实施例进行详细描述。然而，这并不意图将本发明限制于实际的具体模式，而将被理解为没有脱离本发明的精神和技术范围的所有改变、等价物和替换被包含在本发明中。在本发明的描述中，当认为某些对现有技术的详细解释会使本发明的本质难以理解时，可省略这些详细的解释。
尽管可以使用如“第一”、“第二”等术语来描述各种组件，但是这些组件不是必须限于上述术语。上述术语仅用于将一个组件与另一组件相区分。
在本说明书中使用的术语仅用于描述具体的实施例，并且不意图限制本发明。除非在上下文中具有明显不同的意思，否则使用单数形式的表达方式也包含复数的表达方式。在本说明书中，将被理解的是，诸如“包括”或“具有”等的术语意图表示存在说明书中公开的特征、序号、步骤、动作、组件、部件或它们的组合，并不意图排除可能存在或可能附加一个或多个其它特征、序号、步骤、动作、组件、部件或它们的组合的可能性。
如这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
在下文中，将通过参照附图解释本发明的示例性实施例来详细描述本发明。
图1A、图1B、图2A、图2B、图3A至图3C、图4A至图4C、图5A至图5C、图6A至图6C及图7A至图7C是示意性示出根据本发明实施例的制造薄膜晶体管(TFT)TR的方法的剖视图。
参照图1A和图1B，经一个工艺在基底100上形成缓冲层110、非晶硅层120和绝缘层130。然后，将非晶硅层120晶化成多晶硅层121。
基底100可由含有SiO2作为主要成分的透明玻璃材料形成，但是不限于此。
缓冲层110具有防止杂质渗透并使表面平坦化的作用。另外，缓冲层110具有保护非晶硅层120的与基底100对应的一个表面的作用。缓冲层110可由从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料形成。
通常，通过化学气相沉积(CVD)形成非晶硅层120，并且通过CVD形成的非晶硅层120含有诸如氢气的气体。气体会导致下述问题，即，电子迁移率会降低，因此，可执行脱氢工艺以防止氢残留在非晶硅层120中。然而，脱氢工艺不是必需的工艺，并可以省略。此外，非晶硅层120可由微晶硅uc-Si形成，而不是由非晶硅a-Si形成。
非晶硅层120经晶化工艺变成多晶硅层121。由于绝缘层130已经形成在非晶硅层120上，所以通过执行热处理来使非晶硅层120晶化是有利的。例如，使非晶硅晶化为多晶硅的方法包括固相晶化(SPC)法、金属诱发晶化(MIC)法、超级晶粒硅(SGS)晶化法、焦耳热诱发晶化(JIC)法等。
然而，晶化方法不限于上述方法，因此，可使用本领域公知的各种方法之一。
SPC法包括使玻璃在等于或低于大约700℃的温度下退火几个小时至几十个小时，其中，形成基底100的玻璃在大约700℃的温度下变形。MIC法利用这样一种现象，即，当包括镍、钯、金、铝等的金属接触非晶硅层120或被植入到非晶硅层120中时，非晶硅层120相变为多晶硅层121。为了解决金属诱导晶化法中的金属催化剂的污染问题，SGS晶化法包括通过将扩散到非晶硅层120中的金属催化剂的浓度调节至低水平，将含有金属种子的晶粒的尺寸调节为几微米级至几百微米级。在SGS晶化中，晶粒相对于金属种子快速生长，导致相邻晶粒间的结晶生长方向无规则。
JIC法包括在硅上或者在硅下方形成用于焦耳加热的传导层，然后通过利用强电场被短暂施加到传导层上时产生的热使硅晶化。
绝缘层130具有保护非晶硅层120在非晶硅层120的晶化工艺中不受外部污染的作用，并具有通过防止多晶硅层121在执行图案化工艺时直接暴露于光致抗蚀剂(PR)或外部环境来保护多晶硅层121的作用。绝缘层130可形成为单层或形成为多层，所述多层包括诸如氧化硅、氮化硅层等的无机绝缘层。
根据本实施例，经一个工艺形成缓冲层110、非晶硅层120和绝缘层130，从而在使非晶硅层120晶化时，非晶硅层120不暴露于空气，因此非晶硅层120不被污染。通过这样做，TFT TR的分布的特性不会出现，并可以改善电学性。
参照图2A和图2B，将图1B中的多晶硅层121和绝缘层130同时图案化，从而形成具有预定形状的半导体层122和栅极绝缘层131。
更详细地讲，在图1B中的绝缘层130上涂覆光致抗蚀剂。然后，通过利用具有预定图案孔的光掩模来执行曝光操作，然后执行显影操作，从而去除曝光的光致抗蚀剂。然后，通过利用剩余的光致抗蚀剂作为掩模来蚀刻多晶硅层121和绝缘层130，以使多晶硅层121和绝缘层130具有预定的形状。通过这样做，形成图2B中的半导体层122和栅极绝缘层131。之后，经灰化操作或光致抗蚀剂剥离操作去除剩余在栅极绝缘层131上的光致抗蚀剂。
根据本实施例，经一个工艺一起形成图1B中的非晶硅层120和绝缘层130，从而在形成图2B中的半导体层122和栅极绝缘层131时，光致抗蚀剂不直接接触半导体层122(或多晶硅层121)。因此，不出现由光致抗蚀剂和半导体层122之间的直接接触导致的污染问题和装置性能劣化的问题。
参照图3A至图3C，在栅极绝缘层131上形成金属层之后，通过使金属层图案化来形成栅电极140。在这点上，栅电极140的第一宽度dg小于半导体层122的第一宽度da，而栅电极140的第二宽度wg大于半导体层122的第二宽度wa。因此，栅电极140包括第一部分141和第二部分142，其中，第一部分141形成在栅极绝缘层131上并与半导体层122的沟道区叠置，第二部分142形成在栅极绝缘层131上并直接接触半导体层122。即，第二部分142表示栅电极140的在垂直于半导体层122中的电子或空穴的运动方向(即，x方向)的方向(即，y方向)上大于半导体层122的宽度的宽度部分。
图3B是沿图3A中的线I-I′截取的图3A的剖视图。参照图3B，栅电极140的宽度小于栅极绝缘层131和半导体层122的宽度。图3C是沿图3A中的线II-II′截取的图3A的剖视图。参照图3C，能够看出栅电极140的宽度大于栅极绝缘层131和半导体层122的宽度，并且栅电极140接触栅极绝缘层131的侧表面和半导体层122的侧表面。
参照图4A至图4C，对半导体层122执行掺杂操作，从而形成源区S和漏区D。
半导体层122可包括沟道区C及分别掺杂有杂质的源区S和漏区D。通过使用栅电极140作为自对准掩模，使用N型杂质或P型杂质对半导体层122进行掺杂。沟道区C表示栅电极140与半导体层122叠置且未执行掺杂操作的区域。源区S和漏区D分别表示栅电极140不与半导体层122叠置且执行掺杂操作的区域。电子或空穴从源区S移动到漏区D，或者从漏区D移动到源区S。
本实施例的特点在于由于在垂直于半导体层122中电子或空穴的运动方向(即，x方向)的方向(即，y方向)上栅电极140的宽度部分大于半导体层122的宽度，所以仅对源区S和漏区D执行掺杂操作。在沟道区C掺杂有杂质的情况下，装置的性能会劣化。然而，根据本实施例，栅电极140的宽度的一部分大于半导体层122，从而栅电极140完全覆盖半导体层122，因此不存在沟道区C被掺杂杂质的风险。
参照图5A至图5C，层间绝缘层150形成在栅电极140上，以覆盖栅极绝缘层131。
层间绝缘层150可形成为单层或形成为多层，所述多层包括诸如氧化硅、氮化硅等的无机绝缘层。
参照图6A至图6C，形成接触孔CTs和CTd及开口H1和H2。
接触孔CTs和CTd形成在层间绝缘层150和栅极绝缘层131中，以暴露源区S和漏区D。
开口H1和H2形成在层间绝缘层150中，以暴露栅电极140和半导体层122相互接触的第二部分142。只要开口H1和H2暴露第二部分142，即使也暴露第一部分141的一部分也没关系。
为了形成接触孔CTs和CTd及开口H1和H2，可使用蚀刻溶液以对绝缘层执行蚀刻，并且经同一工艺同时形成接触孔CTs和CTd及开口H1和H2。在图6A至图6C示出的操作中，同时执行通过去除绝缘层形成接触孔CTs和CTd的工艺和通过去除绝缘层形成开口H1和H2的工艺。通过这样做，能够减少制造工序的数量，并且经一个工艺来执行源电极160(参见图7A至图7C)和漏电极170(参见图7A至图7C)的图案化及第二部分142的去除。
参照图7A至图7C，形成源电极160和漏电极170，然后去除经参照图6A至图6C形成的开口H1和H2而暴露的第二部分142。
源电极160和漏电极170以如下的方式形成，即，在层间绝缘层150上形成导电层，然后对导电层进行图案化，其中，所述导电层形成为包括低电阻金属材料的单层或多层。在这点上，源电极160经接触孔CTs电连接到源区S，漏电极170经接触孔CTd电连接到漏区D。
除了接触孔CTs和CTd之外，用于形成源电极160和漏电极170的导电层还可以堆叠在开口H1和H2中，并且当源电极160和漏电极170被图案化时，堆叠在开口H1和H2中的导电层也会被去除。在这点上，由于栅电极140的接触半导体层122的第二部分142由金属材料形成，所以当堆叠在开口H1和H2中的导电层被去除时，第二部分142也被去除。
根据本实施例，当去除第二部分142时，半导体层122的一部分以及栅极绝缘层131的接触栅电极140的第二部分142的一部分也会被去除。在这种情况下，设置在半导体层122下方的缓冲层110及接触第二部分142的栅极绝缘层131会通过已经去除了第二部分142和接触第二部分142的结构的区域而暴露。在半导体层122的接触栅电极140的第二部分142的一部分和栅极绝缘层131的接触栅电极140的第二部分142的一部分也被去除的情况下，可使用不仅能够蚀刻金属材料还可以蚀刻半导体材料和绝缘材料的蚀刻溶液。
根据本实施例，去除栅电极140的主要形成为接触半导体层122并实现成功的掺杂操作的第二部分142，从而消除了半导体层122和栅电极140的第二部分142之间短路的可能性。通过这样做，能够制造具有改善的可靠性的TFT。
参照图7A至图7C，能够看出，在根据本实施例的TFT TR的平面图中，半导体层122和栅电极140具有特定的形状。更详细地讲，在半导体层122中，沟道区C相对于垂直于电子或空穴的运动方向(即，x方向)的方向(即，y方向)的宽度小于源区S的宽度或漏区D的宽度。即，半导体层122可具有哑铃形状。栅电极140形成为与沟道区C对应。
图8A至图8C及图9是示出根据本发明实施例的制造有机发光显示装置的方法的剖视图。
图9中的有机发光显示装置1000包括多个像素，并且每个像素包括电路单元和发射单元。电路单元包括至少一个TFT，发射单元电连接到电路单元并包括有机发光二极管(OLED)。进一步参照图9，OLED可包括：像素电极210，用作阳极；对向电极220，用作阴极；中间层300，设置在像素电极210和对向电极220之间。然而，一个或多个实施例不限于此，因此，像素电极210可为阴极，而对向电极220可为阳极。根据有机发光显示装置1000的发射类型，当有机发光显示装置1000为顶部发射型时，发射单元可设置成阻挡电路单元。当有机发光显示装置1000为底部发射型或双发射型时，发射单元可设置为不阻挡电路单元。
由于上面已经参照图1至图7描述了制造包括在有机发光显示装置1000中的TFT TR的方法，所以在下文中仅进一步描述后续工艺。
参照图8A至图8C，平坦化层180形成在层间绝缘层150上，以覆盖TFTTR。平坦化层180还形成在经图7C中的已经去除了图6A和图6C中的第二部分142的区域而暴露的缓冲层110上。平坦化层180可为顶表面被平坦化的单层或多层。平坦化层180可由无机材料和/或有机材料形成。按照这种方式，在图7C中的已经去除了第二部分142的区域中填充绝缘材料，因此可使TFT的结构和电学性能稳定。
参照图9，通过穿过平坦化层180来形成通孔VH，以暴露TFT TR的漏电极170。经通孔VH，TFT TR和在平坦化层180上形成为预定图案的像素电极210电连接。
像素限定层(PDL)190形成在平坦化层180上，以覆盖像素电极210的侧边缘。PDL 190具有限定像素的作用，同时PDL 190通过具有预定的厚度而覆盖像素电极210的侧边缘。另外，PDL 190具有通过增大像素电极210的端部与对向电极220之间的距离来防止在像素电极210的端部出现弧形的作用(将在后面描述)。
包括发射层(EML)310的中间层300和对向电极220顺序地形成在像素电极210上。
中间层300可形成小分子有机层或聚合物有机层。当中间层300形成为小分子有机层时，中间层300可具有空穴注入层(HIL)、空穴传输层(HTL)、EML 310、电子传输层(ETL)、电子注入层(EIL)等单个或多个堆叠的结构，并且可通过使用包括铜酞菁(CuPc)、N，N′-二(萘基-1-基)-N，N′-联苯-二胺(NPB)、三-8-羟基喹啉铝(Alq3)等的各种有机材料中的一种来形成。
当中间层300形成为聚合物有机层时，中间层300可仅包括相对于EML310朝向像素电极210的HTL。可通过使用聚-(2，4)-乙烯二氧基噻吩(PEDOT)、聚苯胺(PANI)等来形成HTL。在这点上，可在红色像素、绿色像素和蓝色像素中的每个像素中形成EML 310，而HIL、HTL、ETL和EIL为共用层并可共同应用于红色像素、绿色像素和蓝色像素。
包封基底400防止外部空气和湿气渗透到包括EML310的中间层300中。可通过包封构件(未示出)来结合基底100和包封基底400的侧边缘。
图10是示出了根据本发明另一实施例的制造在缓冲层上还形成金属催化剂层的情况下的TFT的方法的剖视图。
参照图10，与图1中的实施例不同的是，图10中的方法包括在基底100上形成缓冲层110的步骤，并且还包括在缓冲层110上形成金属催化剂层115的步骤。非晶硅层120和绝缘层130形成在金属催化剂层115上。金属催化剂层115可由从由Ni、Pd、Ti、Ag、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt组成的组中选择的金属催化剂形成，优选地，金属催化剂层115可由Ni形成。
通过对金属催化剂层115执行热处理，非晶硅层120被晶化成多晶硅层121。
通过执行热处理，一些金属催化剂扩散到非晶硅层120中，并且由于到达非晶硅层120的金属催化剂，使得非晶硅层120被晶化成多晶硅层121。即，金属催化剂与非晶硅层120中的硅结合，从而形成金属硅化物，然后金属硅化物形成作为晶化的核的种子，使得非晶硅层120被晶化成多晶硅层121。
在后面这点中，可通过利用包括炼炉工艺、快速热退火(RTA)工艺、紫外线(UV)工艺和激光工艺的各种工艺中的一种工艺来执行热处理。
热处理可执行两次，在这点上，首次热处理工艺包括金属催化剂层115的金属催化剂移动到非晶硅层120的界面并随后形成种子的工艺，二次热处理工艺包括非晶硅层120由于种子被晶化为多晶硅层121的工艺。在这点上，首次热处理工艺可在大约200℃至大约800℃的温度下执行，二次热处理工艺可在大约400℃至大约1300℃的温度下执行。
尽管上面将有机发光显示装置描述为包括根据本发明实施例的TFT的显示装置，但是本发明的一个或多个实施例不限于此。因此，本发明的一个或多个实施例可应用于包括液晶显示(LCD)装置的所有类型的显示装置。
根据本发明的一个或多个实施例，由于缓冲层和绝缘层，非晶硅可在不暴露于空气的情况下被晶化，从而可防止污染。另外，由于绝缘层，所以非晶硅层可在不直接接触光致抗蚀剂的情况下被图案化。因此，TFT可保持均匀的特性，从而可改善TFT的电学性能，并可提高显示装置的显示品质。
尽管已经参照本发明的示例性实施例具体示出和描述了本发明，但是本领域的普通技术人员将理解的是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在此做出形式和细节上的各种改变。

Claims (25)

1.一种制造薄膜晶体管的方法，所述方法包括以下步骤：
在基底上形成缓冲层、非晶硅层和绝缘层；
将非晶硅层晶化为多晶硅层；
通过同时图案化多晶硅层和绝缘层来形成具有预定形状的半导体层和栅极绝缘层；
通过在栅极绝缘层上形成金属层并将金属层图案化来形成包括第一部分和第二部分的栅电极，其中，第一部分形成在栅极绝缘层上并与半导体层的沟道区叠置，第二部分接触半导体层；
通过对半导体层的区域执行掺杂来在半导体层上形成源区和漏区，其中，所述区域不包括与栅电极叠置的沟道区，并且所述区域构成不与栅电极叠置的区域；
在栅电极上形成层间绝缘层以覆盖栅极绝缘层；
在层间绝缘层和栅极绝缘层上形成接触孔以暴露源区和漏区，并同时形成用于暴露所述第二部分的开口；
通过在层间绝缘层上形成导电层并将导电层图案化，同时去除经开口暴露的所述第二部分，来形成源电极和漏电极，其中，源电极和漏电极经接触孔分别电连接到源区和漏区。
2.根据权利要求1所述的方法，其中，经一个工艺执行在基底上形成缓冲层、非晶硅层和绝缘层的步骤。
3.根据权利要求1所述的方法，其中，通过利用固相晶化法、金属诱发晶化法、超级晶粒硅晶化法、焦耳热诱发晶化法之一将非晶硅层晶化为多晶硅层。
4.根据权利要求1所述的方法，所述方法还包括在缓冲层上形成金属催化剂层的步骤，其中，通过执行热处理将非晶硅层晶化为多晶硅层。
5.根据权利要求1所述的方法，其中，所述第二部分包括栅电极的在垂直于半导体层中的电子和空穴之一的运动方向的方向上宽度大于半导体层的宽度的一部分，并且所述第二部分接触半导体层。
6.根据权利要求1所述的方法，其中，所述第二部分还接触栅极绝缘层。
7.根据权利要求6所述的方法，其中，去除所述第二部分的步骤包括一起去除所述第二部分和半导体层的接触所述第二部分的一部分以及去除栅极绝缘层的接触所述第二部分的一部分；
其中，缓冲层经已经去除的所述第二部分、半导体层的所述一部分以及栅极绝缘层的所述一部分的区域暴露。
8.根据权利要求1所述的方法，其中，开口形成在与所述第二部分对应的层间绝缘层上。
9.根据权利要求1所述的方法，其中，缓冲层包括从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料。
10.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
缓冲层，设置在基底上；
半导体层，设置在缓冲层上并包括沟道区及通过使沟道区布置在其间而形成的源区和漏区，其中，沟道区相对于垂直于电子和空穴之一的运动方向的方向的宽度小于源区的宽度和漏区的宽度；
栅极绝缘层，在半导体层上被图案化以具有与半导体层相同的形状；
栅电极，形成在栅极绝缘层上以对应于沟道区；
层间绝缘层，形成在栅极绝缘层上以覆盖栅电极；
源电极和漏电极，设置在层间绝缘层上并分别电连接到源区和漏区。
11.根据权利要求10所述的薄膜晶体管，其中，缓冲层包括从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料。
12.一种制造有机发光显示装置的方法，所述方法包括以下步骤：
在基底上形成缓冲层、非晶硅层和绝缘层；
将非晶硅层晶化为多晶硅层；
通过同时图案化多晶硅层和绝缘层来形成具有预定形状的半导体层和栅极绝缘层；
通过在栅极绝缘层上形成金属层并将金属层图案化来形成包括第一部分和第二部分的栅电极，其中，第一部分形成在栅极绝缘层上并与半导体层的沟道区叠置，第二部分接触半导体层；
通过对半导体层的区域执行掺杂来在半导体层上形成源区和漏区，其中，半导体层的所述区域不包括与栅电极叠置的沟道区并且构成不与栅电极叠置的区域；
在栅电极上形成层间绝缘层以覆盖栅极绝缘层；
在层间绝缘层和栅极绝缘层上形成接触孔以暴露源区和漏区，并同时形成用于暴露所述第二部分的开口；
通过在层间绝缘层上形成导电层并将导电层图案化，同时去除经开口暴露的所述第二部分，来形成源电极和漏电极，其中，源电极和漏电极经接触孔分别电连接到源区和漏区；
在层间绝缘层上形成平坦化层来覆盖源电极和漏电极；
在平坦化层上形成通孔以暴露源电极和漏电极中的一个；
在平坦化层上形成像素电极，其中，像素电极经通孔电连接到源电极和漏电极中的所述一个；
在像素电极上形成包括发射层的中间层；
在中间层上形成对向电极。
13.根据权利要求12所述的方法，其中，经一个工艺执行在基底上形成缓冲层、非晶硅层和绝缘层的步骤。
14.根据权利要求12所述的方法，其中，通过利用固相晶化法、金属诱发晶化法、超级晶粒硅晶化法、焦耳热诱发晶化法之一将非晶硅层晶化为多晶硅层。
15.根据权利要求12所述的方法，所述方法还包括在缓冲层上形成金属催化剂层的步骤，其中，通过执行热处理将非晶硅层晶化为多晶硅层。
16.根据权利要求12所述的方法，其中，所述第二部分包括栅电极的在垂直于半导体层中的电子和空穴之一的运动方向的方向上宽度大于半导体层的宽度的一部分，并且所述第二部分接触半导体层。
17.根据权利要求12所述的方法，其中，所述第二部分还接触栅极绝缘层。
18.根据权利要求17所述的方法，其中，去除所述第二部分的步骤包括一起去除所述第二部分和半导体层的接触所述第二部分的一部分以及去除栅极绝缘层的接触所述第二部分的一部分；
其中，缓冲层经已经去除的所述第二部分、半导体层的所述一部分以及栅极绝缘层的所述一部分的区域暴露。
19.根据权利要求18所述的方法，其中，在经所述区域暴露的缓冲层上也形成平坦化层。
20.根据权利要求12所述的方法，其中，开口对应于所述第二部分形成在层间绝缘层上。
21.根据权利要求12所述的方法，其中，缓冲层包括从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料。
22.根据权利要求12所述的方法，所述方法还包括在平坦化层上形成像素限定层以覆盖像素电极的侧边缘的步骤。
23.一种有机发光显示装置，所述有机发光显示装置包括：
基底；
缓冲层，设置在基底上；
半导体层，设置在缓冲层上并包括沟道区及通过使沟道区布置在其间而形成的源区和漏区，其中，沟道区相对于垂直于电子和空穴之一的运动方向的方向的宽度小于源区的宽度和漏区的宽度；
栅极绝缘层，在半导体层上被图案化以具有与半导体层相同的形状；
栅电极，形成在栅极绝缘层上以对应于沟道区；
层间绝缘层，形成在栅极绝缘层上以覆盖栅电极；
源电极和漏电极，设置在层间绝缘层上并分别电连接到源区和漏区；
平坦化层，形成在层间绝缘层上以覆盖源电极和漏电极；
像素电极，设置在平坦化层上并连接到源电极和漏电极之一；
中间层，设置在像素电极上并包括发射层；
对向电极，设置在中间层上。
24.根据权利要求23所述的有机发光显示装置，其中，缓冲层包括从由氧化硅、氮化硅和氧氮化硅组成的组中选择的至少一种材料。
25.根据权利要求23所述的有机发光显示装置，所述有机发光显示装置还包括设置在平坦化层上以覆盖像素电极的侧边缘的像素限定层。
CN201210014755.8A 2011-06-13 2012-01-12 薄膜晶体管及制造方法、有机发光显示装置及制造方法 Active CN102842509B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0057005 2011-06-13
KR1020110057005A KR101860859B1 (ko) 2011-06-13 2011-06-13 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치

Publications (2)

Publication Number Publication Date
CN102842509A true CN102842509A (zh) 2012-12-26
CN102842509B CN102842509B (zh) 2017-03-01

Family

ID=47292398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210014755.8A Active CN102842509B (zh) 2011-06-13 2012-01-12 薄膜晶体管及制造方法、有机发光显示装置及制造方法

Country Status (4)

Country Link
US (2) US8791032B2 (zh)
KR (1) KR101860859B1 (zh)
CN (1) CN102842509B (zh)
TW (1) TWI529468B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742316A (zh) * 2014-12-29 2016-07-06 三星显示有限公司 薄膜晶体管阵列基底和包括该基底的有机发光显示装置
CN107026237A (zh) * 2016-01-19 2017-08-08 三星电子株式会社 光电子器件、以及包括其的图像传感器和电子器件
CN107230688A (zh) * 2016-03-25 2017-10-03 三星显示有限公司 具有能够使制造缺陷最小化的弯曲区的显示设备
CN107305907A (zh) * 2016-04-19 2017-10-31 三星显示有限公司 有机发光显示装置和制造有机发光显示装置的方法
CN107644890A (zh) * 2016-07-21 2018-01-30 三星显示有限公司 显示装置及其制造方法
CN107978559A (zh) * 2016-10-20 2018-05-01 三星显示有限公司 显示装置及其制造方法
WO2019011071A1 (zh) * 2017-07-11 2019-01-17 京东方科技集团股份有限公司 薄膜晶体管的制备方法、薄膜晶体管、阵列基板和显示面板
CN109473456A (zh) * 2017-09-08 2019-03-15 三星显示有限公司 显示装置
CN109545820A (zh) * 2017-09-22 2019-03-29 三星显示有限公司 显示装置和制造该显示装置的方法
CN110534528A (zh) * 2018-05-25 2019-12-03 乐金显示有限公司 Tft基板和包括该tft基板的显示装置
CN112470282A (zh) * 2018-07-24 2021-03-09 三星显示有限公司 显示装置及其制造方法
CN112913028A (zh) * 2018-10-22 2021-06-04 三星显示有限公司 晶体管基底和包括晶体管基底的显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101880721B1 (ko) * 2011-06-21 2018-07-23 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치
US9111998B2 (en) * 2012-04-04 2015-08-18 Samsung Electronics Co., Ltd Multi-level stack having multi-level contact and method
TWI567995B (zh) 2013-06-27 2017-01-21 友達光電股份有限公司 薄膜電晶體及其製造方法
KR102111560B1 (ko) * 2013-07-12 2020-05-18 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102197667B1 (ko) * 2014-02-07 2021-01-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
TWI579754B (zh) * 2014-10-17 2017-04-21 瑞鼎科技股份有限公司 內嵌式互電容觸控面板及其佈局
CN105304500B (zh) * 2015-10-26 2018-01-30 深圳市华星光电技术有限公司 N型tft的制作方法
KR102514412B1 (ko) * 2016-05-02 2023-03-28 삼성디스플레이 주식회사 반도체소자 및 이를 채용하는 표시장치
KR102618350B1 (ko) * 2016-12-14 2023-12-28 삼성디스플레이 주식회사 디스플레이 장치
CN107658333A (zh) * 2017-10-31 2018-02-02 京东方科技集团股份有限公司 一种柔性显示面板及其制造方法、柔性显示装置
DE102018109701A1 (de) 2018-04-23 2019-10-24 Clariant International Ltd Zeolithhaltiges Adsorbens zur selektiven Abtrennung von Isomeren aus aromatischen Kohlenwasserstoffgemischen, seine Herstellung und Verwendung zur selektiven Abtrennung von Isomeren aus aromatischen Kohlenwasserstoffgemischen
JP2020004860A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
WO2023189550A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置
TWI814578B (zh) * 2022-09-13 2023-09-01 國立中山大學 薄膜電晶體及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188108B1 (en) * 1998-12-09 2001-02-13 Lg. Philips Lcd Co., Ltd. Thin film transistor and a fabricating method thereof
CN101330004A (zh) * 2007-06-19 2008-12-24 三星Sdi株式会社 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN101546782A (zh) * 2008-03-27 2009-09-30 三星移动显示器株式会社 薄膜晶体管、其制造方法及有机发光二极管显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0457596B1 (en) * 1990-05-17 1995-12-06 Sharp Kabushiki Kaisha Process for fabricating a thin film transistor
JPH09293793A (ja) * 1996-04-26 1997-11-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
US6673126B2 (en) * 1998-05-14 2004-01-06 Seiko Epson Corporation Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
US7430025B2 (en) * 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
US6528843B1 (en) * 2002-05-03 2003-03-04 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell having a single-side tip-shaped floating-gate structure and its contactless flash memory arrays
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100611221B1 (ko) 2003-01-23 2006-08-09 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그의 제조 방법
KR100685855B1 (ko) 2006-09-20 2007-02-22 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
KR100810639B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR101343501B1 (ko) 2007-10-10 2013-12-19 엘지디스플레이 주식회사 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101049802B1 (ko) 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188108B1 (en) * 1998-12-09 2001-02-13 Lg. Philips Lcd Co., Ltd. Thin film transistor and a fabricating method thereof
CN101330004A (zh) * 2007-06-19 2008-12-24 三星Sdi株式会社 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN101546782A (zh) * 2008-03-27 2009-09-30 三星移动显示器株式会社 薄膜晶体管、其制造方法及有机发光二极管显示装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742316B (zh) * 2014-12-29 2021-02-26 三星显示有限公司 薄膜晶体管阵列基底和包括该基底的有机发光显示装置
CN105742316A (zh) * 2014-12-29 2016-07-06 三星显示有限公司 薄膜晶体管阵列基底和包括该基底的有机发光显示装置
CN107026237A (zh) * 2016-01-19 2017-08-08 三星电子株式会社 光电子器件、以及包括其的图像传感器和电子器件
CN107230688A (zh) * 2016-03-25 2017-10-03 三星显示有限公司 具有能够使制造缺陷最小化的弯曲区的显示设备
CN107230688B (zh) * 2016-03-25 2023-08-08 三星显示有限公司 具有能够使制造缺陷最小化的弯曲区的显示设备
CN107305907A (zh) * 2016-04-19 2017-10-31 三星显示有限公司 有机发光显示装置和制造有机发光显示装置的方法
US11527594B2 (en) 2016-04-19 2022-12-13 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing organic light emitting display device
CN107644890A (zh) * 2016-07-21 2018-01-30 三星显示有限公司 显示装置及其制造方法
CN107644890B (zh) * 2016-07-21 2024-01-02 三星显示有限公司 显示装置及其制造方法
CN107978559B (zh) * 2016-10-20 2023-05-23 三星显示有限公司 显示装置及其制造方法
CN107978559A (zh) * 2016-10-20 2018-05-01 三星显示有限公司 显示装置及其制造方法
WO2019011071A1 (zh) * 2017-07-11 2019-01-17 京东方科技集团股份有限公司 薄膜晶体管的制备方法、薄膜晶体管、阵列基板和显示面板
US10818706B2 (en) 2017-07-11 2020-10-27 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Production method of thin-film transistor, thin-film transistor, array substrate, and display panel
CN109473456B (zh) * 2017-09-08 2023-08-01 三星显示有限公司 显示装置
CN109473456A (zh) * 2017-09-08 2019-03-15 三星显示有限公司 显示装置
CN109545820B (zh) * 2017-09-22 2023-11-10 三星显示有限公司 显示装置和制造该显示装置的方法
CN109545820A (zh) * 2017-09-22 2019-03-29 三星显示有限公司 显示装置和制造该显示装置的方法
CN110534528B (zh) * 2018-05-25 2023-06-09 乐金显示有限公司 Tft基板和包括该tft基板的显示装置
US11710793B2 (en) 2018-05-25 2023-07-25 Lg Display Co., Ltd. TFT substrate and display device including the same
CN110534528A (zh) * 2018-05-25 2019-12-03 乐金显示有限公司 Tft基板和包括该tft基板的显示装置
CN112470282A (zh) * 2018-07-24 2021-03-09 三星显示有限公司 显示装置及其制造方法
CN112913028A (zh) * 2018-10-22 2021-06-04 三星显示有限公司 晶体管基底和包括晶体管基底的显示装置
US11950455B2 (en) 2018-10-22 2024-04-02 Samsung Display Co., Ltd. Transistor substrate and display device comprising same

Also Published As

Publication number Publication date
US20120313114A1 (en) 2012-12-13
KR101860859B1 (ko) 2018-05-25
KR20120137870A (ko) 2012-12-24
US10147774B2 (en) 2018-12-04
TWI529468B (zh) 2016-04-11
US20140299860A1 (en) 2014-10-09
TW201250356A (en) 2012-12-16
CN102842509B (zh) 2017-03-01
US8791032B2 (en) 2014-07-29

Similar Documents

Publication Publication Date Title
CN102842509A (zh) 薄膜晶体管及制造方法、有机发光显示装置及制造方法
US8815663B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
CN102856506B (zh) 有机发光显示装置及其制造方法
CN103137630B (zh) 薄膜晶体管阵列基板、其制造方法以及有机发光显示设备
CN102569340B (zh) 有机发光显示设备及其制造方法
CN102270605B (zh) 平板显示设备及其制造方法
CN101330004A (zh) 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
CN102903857A (zh) 有机发光显示装置及其制造方法
CN101630693B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN102931198B (zh) 薄膜晶体管阵列衬底和包括其的有机发光显示器及其制造方法
CN102842533B (zh) 有机发光显示装置及其制造方法
KR20080074515A (ko) 박막 트랜지스터 및 그 제조방법
TW201308588A (zh) 有機發光顯示裝置及其製造方法
CN102044568A (zh) 薄膜晶体管及其制造方法
CN102386070A (zh) 形成多晶硅层的方法、tft及制造方法和有机发光显示装置
CN102456708B (zh) 有机发光二极管显示器及其制造方法
CN101887868A (zh) 制造阵列基板的方法
US8513070B2 (en) Methods of manufacturing wire, TFT, and flat panel display device
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
KR100466962B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
KR101001550B1 (ko) 평판 표시 장치용 박막 트랜지스터, 이를 포함하는 유기발광 표시 장치, 및 평판 표시 장치용 박막 트랜지스터의제조 방법
KR100992126B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
CN103681349A (zh) 形成多晶硅膜的方法、薄膜晶体管和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant