CN102760721A - 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序 - Google Patents

半导体器件、半导体器件设计方法、半导体器件设计装置以及程序 Download PDF

Info

Publication number
CN102760721A
CN102760721A CN2012101368897A CN201210136889A CN102760721A CN 102760721 A CN102760721 A CN 102760721A CN 2012101368897 A CN2012101368897 A CN 2012101368897A CN 201210136889 A CN201210136889 A CN 201210136889A CN 102760721 A CN102760721 A CN 102760721A
Authority
CN
China
Prior art keywords
electromotive force
interconnection
unit
cell columns
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101368897A
Other languages
English (en)
Other versions
CN102760721B (zh
Inventor
友田雅史
佃昌幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201510118132.9A priority Critical patent/CN104733425B/zh
Publication of CN102760721A publication Critical patent/CN102760721A/zh
Application granted granted Critical
Publication of CN102760721B publication Critical patent/CN102760721B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

提供了一种半导体器件、半导体器件设计方法、半导体器件设计装置以及程序。一种电势供应连接互连设置在多层互连层中。该电势供应连接互连在平面图中与外周界单元列中的I/O单元中的某些单元以及内周界单元列中的I/O单元中的某些单元重叠。该电势供应连接互连将位于外周界单元列之下的电源电势供应互连连接到位于内周界单元列之下的电源电势供应互连，并且还将位于外周界单元列之下的接地电势供应互连连接到位于内周界单元列之下的接地电势供应互连。

Description

半导体器件、半导体器件设计方法、半导体器件设计装置以及程序
相关申请的交叉引用
本申请基于日本专利申请No.2011-101656，该申请的内容通过引用并入于此。 
技术领域
本申请涉及一种半导体器件、一种半导体器件设计方法、一种半导体器件设计装置以及一种程序。 
背景技术
半导体器件配备有输入/输出(I/O)单元，以用于信号到外部器件的输入和输出。还在半导体器件中提供电源电势供应单元和接地电势供应单元，以便将电力供应给半导体器件。在平面图中沿半导体器件的边缘设置这些单元。 
近年来，随着半导体器件变得更小，每个半导体器件的一侧变得更短。此外，半导体器件中的管脚数目也不断增加。然而，无法将单元小型化到某一程度以下。因此，已经做出了关于单元的多级阵列的一些研究。 
例如，日本专利公开No.3947119公开了使内部周界侧单元之间的布置距离大于外周界侧单元之间的布置距离。日本专利公开No.3259763公开了在相同列中设置的I/O单元的电源互连互相连接，并且使位于内周界侧处的单元小于位于外周界侧处的单元。日本已公开专利公开No.2002-151590公开了在纵向方向将长I/O单元布置成阵列。日本已公开专利公开No.2008-141168公开了某些部分包括单元的多级阵列，而其他部分包括单元的一级阵列。日本已公开专 利公开No.2006-147610公开了为了减小芯片面积，根据每个功能将一个I/O单元划分成子块，而子块的布置和组合提供一个I/O单元的功能。 
美国未审专利申请公开No.2005/0116356公开了从外周界侧以接地单元、电源电势供应单元、以及I/O单元的顺序将这些单元布置成阵列，并且使用较低层的互连将这些单元连接到内部区域。美国专利No.6798075公开了将具有不同电压电平的焊盘以不同的级布置成阵列，并且然后将多个焊盘连接到一个I/O单元。美国未审专利申请公开No.2007/0187808公开了具有多级单元阵列的半导体芯片被布置在互连衬底上，并且半导体芯片的单元的焊盘通过键合接线连接到互连衬底上的互连。 
随着近些年来半导体器件变得更小，每个半导体器件的一侧变得更短。附加地，随着集成在半导体芯片中的半导体元件的数目增加，可由半导体芯片实现的功能的水平已经得以改善。在这种情况中，由于输入信号和输出信号的数目增加，在半导体器件中的管脚数目也增加。为此，有必要在半导体器件的一侧成阵列地布置尽可能多的I/O单元。因此，如果单元成阵列地布置为多级，则有必要供应电源电势和接地电势到每个级。一般而言，在每个级中设置电源电势供应单元和接地电势供应单元。然而，在该情况中，随着电源电势供应单元的数目和接地电势供应单元的数目的增加，I/O单元的数目减小。 
发明内容
在一个实施例中，提供了一种半导体器件，包括： 
一种半导体芯片，所述半导体芯片包括： 
衬底； 
形成在所述衬底上方的多层互连层； 
在平面图中沿所述衬底的边缘布置的外周界单元列，所述外周界单元列具有至少一个第一I/O单元； 
形成在所述外周界单元列的内周界侧处的内周界单元列，所述内周界单元列具有至少一个第二I/O单元； 
设置在所述外周界单元列或者所述内周界单元列的至少任一个中的电势供应单元，所述电势供应单元为电源电势供应单元或者接地电势供应单元的任一个； 
形成在所述多层互连层的最上层互连层中的电极焊盘，其中所述第一I/O单元、所述电势供应单元、所述电极电极焊盘的至少一个设置在所述第一I/O单元中，所述电极焊盘的至少一个设置在所述电势供应单元中，所述电极焊盘的至少一个设置在所述第二I/O单元中； 
设置在所述最上层互连层之下的互连层中的第一电势供应互连，所述第一电势供应互连在与所述外周界单元列相同的方向上延伸，所述第一电势供应互连连接到所述第一I/O单元； 
设置所述最上层互连层之下的所述互连层或者另一互连层中的第二电势供应互连，所述第二电势供应互连在与所述内周界单元列相同的方向上延伸，所述第二电势供应互连在平面图中位于所述第一电势供应互连的内周界侧，所述第二电势供应互连连接到所述第二I/O单元；以及 
连接所述第一电势供应互连与所述第二电势供应互连的电势供应连接互连， 
其中所述电势供应单元直接连接到所述第一电势供应互连或者所述第二电势供应互连中的任一个，并且所述电势供应单元通过所述第一电势供应互连或者第二电势供应互连中的一个和所述电势供应连接互连连接到所述第一电势供应互连或者所述第二电势供应互连中的另一个。 
在根据本发明的一个实施例的半导体器件中，电势供应单元设置在内周界单元列或者外周界单元列中。位于内周界单元列之下的第二电势供应互连和位于外周界单元列之下的第一电势供应互连使用电势供应连接互连彼此连接。第一电势供应互连或者第二电势供 应互连连接到电势供应单元。为此，即使未在内周界单元列或者外周界单元列中设置电势供应单元，预定电势也可以被供应给内周界单元列和外周界单元列这两者。因此，可以成阵列地布置较大量的I/O单元。 
在另一实施例中，提供了一种用于使用计算机设计半导体器件的半导体器件设计方法，包括： 
沿所述半导体器件的衬底的边缘布置包括至少一个第一I/O单元的外周界单元列； 
在所述外周界单元列的内周界侧处布置包括至少一个第二I/O单元的至少一个内周界单元列；
在所述外周界单元列或者所述内周界单元列中布置电势供应单元，所述电势供应单元为电源电势供应单元或者接地电势供应单元； 
在最上层互连层之下的互连层中布置第一电势供应互连，所述第一电势供应互连在与所述外周界单元列相同的方向上延伸，所述第一电势供应互连连接到所述第一I/O单元； 
在所述最上层互连层之下的所述互连层或者另一互连层中布置第二电势供应互连，所述第二电势供应互连在与所述内周界单元列相同的方向上延伸，所述第二电势供应互连在平面图中位于所述第一电势供应互连的内周界侧，所述第二电势供应互连连接到所述第二I/O单元； 
将所述电势供应单元连接到与所述电势供应单元重叠的、所述第一电势供应互连或者所述第二电势供应单元；以及 
布置将所述第一电势供应互连连接到所述第二电势供应互连的电势供应连接互连。
在又一实施例中，提供了一种支持半导体器件的设计的半导体器件设计装置，包括：： 
单元布置构件： 
沿所述半导体器件的衬底的边缘布置包括至少一个第一I/O单元的外周界单元列； 
在所述外周界单元列的内周界侧处布置包括至少一个第二I/O单元的至少一个内周界单元列；
在所述外周界单元列或者所述内周界单元列中布置电势供应单元，所述电势供应单元为电源电势供应单元或者接地电势供应单元； 
电势供应互连布置构件： 
在最上层互连层之下的互连层中布置第一电势供应互连，所述第一电势供应互连在与所述外周界单元列相同的方向上延伸，所述第一电势供应互连连接到所述第一I/O单元； 
在所述最上层互连层之下的所述互连层或者另一互连层中布置第二电势供应互连，所述第二电势供应互连在与所述内周界单元列相同的方向上延伸，所述第二电势供应互连在平面图中位于所述第一电势供应互连的内周界侧，所述第二电势供应互连连接到所述第二I/O单元；以及 
将所述电势供应单元连接到与所述电势供应单元重叠的、所述第一电势供应互连或者所述第二电势供应单元；以及 
连接互连布置构件， 
布置将所述第一电势供应互连连接到所述第二电势供应互连的电势供应连接互连。
在又一实施例中，提供了一种促使计算机充当支持半导体器件的设计的半导体器件设计装置的程序，所述程序促使所述计算机具有以下功能： 
功能： 
沿所述半导体器件的衬底的边缘布置包括至少一个第一I/O单元的外周界单元列； 
在所述外周界单元列的内周界侧处布置包括至少一个第二I/O单元的至少一个内周界单元列；以及 
在所述外周界单元列或者所述内周界单元列中布置电势供应单元，所述电势供应单元为电源电势供应单元或者接地电势供应 单元； 
功能： 
在最上层互连层之下的互连层中布置第一电势供应互连，所述第一电势供应互连在与所述外周界单元列相同的方向上延伸，所述第一电势供应互连连接到所述第一I/O单元； 
在所述最上层互连层之下的所述互连层或者另一互连层中布置第二电势供应互连，所述第二电势供应互连在与所述内周界单元列相同的方向上延伸，所述第二电势供应互连在平面图中位于所述第一电势供应互连的内周界侧，所述第二电势供应互连被连接到所述第二I/O单元；以及 
将所述电势供应单元连接到与所述电势供应单元重叠的所述第一电势供应互连或者所述第二电势供应单元，以及 
布置将所述第一电势供应互连连接到所述第二电势供应互连的电势供应连接互连的功能。 
根据根据本发明的一些实施例，可以成阵列地布置较大量I/O单元。 
附图说明
本发明的以上和其他目标、优点和特征将从与附图结合的某些优选实施例的以下描述变得更加明显，在附图中： 
图1是示出了根据第一实施例的半导体器件的配置的平面图； 
图2是示出了图1中示出的I/O单元的配置的平面图； 
图3是示出了安装在互连衬底上的在图1中示出的半导体芯片的平面图； 
图4是示出了在比较示例中的半导体器件的配置的平面图； 
图5是示出了在图3示出的示例和在图4示出的示例中的I/O单元的数目、电源电势供应单元的数目、接地电势供应单元的数目以及连接到电源电势供应单元和接地电势供应单元的长键合接线的数目的视图； 
图6是示出了半导体器件设计装置的功能配置的方框图； 
图7是示出了根据第二实施例的半导体器件的配置的平面图； 
图8是示出了在第二比较示例中的半导体器件的配置的平面图； 
图9是示出了在第三比较示例中的半导体器件的配置的平面图； 
图10是示出了在图7中示出的示例、在图8中示出的示例以及在图9中示出的示例的优点和缺点的表； 
图11是示出了根据第三实施例的半导体芯片的配置的平面图； 
图12是示出了在图11使用的I/O单元的配置的平面图； 
图13是示出了根据第四实施例的半导体芯片的配置的平面图； 
图14是示出了根据第五实施例的半导体芯片的配置的平面图； 
图15是在图14中使用的I/O单元的配置的平面图； 
图16是示出了图14的修改的平面图； 
图17是示出了根据第六实施例的半导体芯片的配置的平面图； 
图18是示出了根据第七实施例的半导体芯片的配置的平面图； 
图19是示出了设置在根据第八实施例的半导体芯片中的单元的布局的视图； 
图20是示出了图19的修改的视图； 
图21是示出了设置在根据第九实施例的半导体芯片中的单元的布局的视图； 
图22是示出了图21的修改的视图； 
图23是示出了设置在根据第十实施例的半导体芯片中的单元的布局的视图； 
图24是示出了图23的修改的视图； 
图25是示出了图23的修改的视图； 
图26是示出了设置在根据第十一实施例的半导体芯片中的单元的布局的视图； 
图27是示出了图26的修改的视图； 
图28A是示出了I/O单元的配置的视图； 
图28B是示出了两个竖直布置的电源电势供应单元(或者两个 接地电势供应单元)的配置的视图； 
图29是示出了设置在根据第十二实施例的半导体芯片中的单元的布局的视图； 
图30是图示了设置在根据第十二实施例的半导体芯片中的单元的布局的视图； 
图31是示出了根据第十三实施例的半导体器件的配置的横截面图；以及 
图32是示出了在第一实施例的修改中的半导体器件的配置的横截面图。 
具体实施方式
现在将参照示例性实施例对本发明在此进行描述。本领域技术人员将认识到，可以使用本发明的教导实现许多备选实施例，并且本发明并不限于出于说明目的而示出的实施例。 
此后，将使用附图描述本发明的一些实施例。此外，在所有附图中，相同部件由相同参考标记标示，并且将不会重复对它们的说明。 
(第一实施例) 
图1是示出了根据第一实施例的半导体器件的配置的平面图。半导体器件具有半导体芯片10。半导体芯片10具有衬底(例如，硅衬底)，以及形成在该衬底上的多层互连层。在半导体芯片10中，外周界单元列20和内周界单元列30在平面图中成阵列地布置。外周界单元列20是在平面图中沿半导体芯片10的衬底的边缘12成阵列地布置的多个单元。这些单元包括多个I/O单元200(第一I/O单元)以及电源电势供应单元202或者接地电势供应单元204的至少任一个。内周界单元列30在平面图中形成在外周界单元列20内周界侧处，并且包括多个I/O单元200(第二I/O单元)。电极焊盘226设置在I/O单元200、电源电势供应单元202、以及接地电势供应单元204的每个中。电极焊盘226形成在多层互连层的最上层互连层 中。 
在最上层互连层之下的互连层中，电源电势供应互连222和接地电势供应互连224(第一电势供应互连)设置于在平面图中与外周界单元列20重叠的区域中。电源电势供应互连222和接地电势供应互连224在沿外周界单元列20的方向上延伸。电源电势供应互连222连接到电源电势供应单元202。接地电势供应互连224连接到接地电势供应单元204。电源电势供应互连222和接地电势供应互连224分别供应电源电势和接地电势给形成外周界单元列20的I/O单元200。 
在最上层互连层之下的互连层中，电源电势供应互连222和接地电势供应互连224(第二电势供应接线)也设置于在平面图中与内周界单元列30重叠的区域中。电源电势供应互连222和接地电势供应互连224在沿内周界单元列30的方向上延伸。在平面图中，这种电源电势供应互连222和这种接地电势供应互连224关于位于外周界单元列20之下的电源电势供应互连222和接地电势供应互连224位于内周界侧处。上述电源电势供应互连222和接地电势供应互连224连接到形成内周界单元列30的I/O单元200。因此，电源电势和接地电势被供应给I/O单元200。 
电势供应连接互连230设置在多层互连层中。在平面图中，电势供应连接互连230与外周界单元列20的某些I/O单元200以及内周界单元列30的某些I/O单元200重叠。电势供应连接互连230将位于外周界单元列20之下的电源电势供应互连222连接到位于内周界单元列30之下的电源电势供应互连222。电势供应连接互连230还将位于外周界单元列20之下的接地电势供应互连224连接到位于内周界单元列30之下的接地电势供应互连224。在图1中示出的一个电势供应连接互连230由多个互连的束形成。某些互连(电源连接互连)连接到电源电势供应互连222，而其他互连(接地连接互连)连接到接地电势供应互连224。 
在图1中示出的示例中，电源电势供应单元202或者接地电势 供应单元204至少任一个不设置在内周界单元列30中。具体而言，电源电势供应单元202与接地电势供应单元204均不设置在内周界单元列30中。这使得可以在内周界单元列30中成阵列地布置较大量的I/O单元200。 
电势供应连接互连230形成在电极焊盘226之下的互连层中。 
具体而言，在图1示出的示例中，电源电势供应互连222和接地电势供应互连224形成在同一互连层(电极焊盘226之下的互连层)中。例如，电源电势供应互连222和接地电势供应互连224形成在紧接着电极焊盘226之下的互连层中。电势供应连接互连230形成在电源电势供应互连222和接地电势供应互连224之下的互连层中。例如，电势供应连接互连230形成在紧接着电源电势供应互连222和接地电势供应互连224之下的互连层中。如果电源电势供应互连222和接地电势供应互连224形成在更低的互连层中，则电势供应连接互连230可以形成在电源电势供应互连222和接地电势供应互连224之上的互连层中。 
电势供应连接互连230可以设置在电极焊盘226上方。然而，在这种情况中，在与电势供应连接互连230重叠的部分中的电极焊盘226被电势供应连接互连230隐藏。这通过将键合接线连接到电极焊盘226而阻止了信号的输入和输出。为此，在这种情况中，无法设置I/O单元200。 
在图1示出的示例中，外周界单元列20的每个单元以及内周界单元列30的每个单元在沿边缘12的方向上交替地布置成阵列。具体而言，在沿边缘12的方向上，外周界单元列20的每个单元的中心和内周界单元列30的每个单元的边界部分彼此重叠。此外，在沿边缘12的方向上，外周界单元列20的电极焊盘226的中心与内周界单元列30的电极焊盘226之间的中心重叠。 
在外周界单元列20中，I/O单元200的电势供应连接互连230在与边缘12垂直的方向上延伸。在内周界单元列30中，电势供应连接互连230在与边缘12垂直的方向上延伸。包括在外周界单元列 20中的电势供应连接互连230连接到包括在内周界单元列30中的相应的电势供应连接互连230。即，多个电势供应连接互连230在与边缘12垂直的方向上延伸，并且从外周界单元列20伸展到内周界单元列30。 
在图1示出的示例中，针对一个I/O单元200提供两个电势供应连接互连230。这两个电势供应连接互连230关于与边缘12垂直的穿过I/O单元200的中心的线轴对称地布置。具体而言，电势供应连接互连230的中心线远离穿过I/O单元200的中心的线达I/O单元200的宽度的1/4。 
在外周界单元列20或者内周界单元列30的任一个(在图1示出的示例中为内周界单元列30)中，位于端部的I/O单元200使其半侧相对于其他周界单元列(在图1示出的示例中为外周界单元列20)的单元突出。为此，与其他I/O单元200不同，位于端部的I/O单元200未设置有将定位于其半端部侧的电势供应连接互连230。 
在内周界单元列30的内部设置了内部循环电源供应互连300。内部循环电源供应互连300围绕半导体芯片10走行，并且供应电源电势和接地电势给半导体芯片10的内部电路。 
图2是示出了在图1中示出的I/O单元200的配置的平面图。I/O单元200具有电极焊盘226和元件布置区域228。元件布置区域228是布置了I/O单元200的每个元件(例如，晶体管)的区域。电极焊盘226的中心可以与元件布置区域228的中心重叠。 
此外，I/O单元200具有电源电势供应互连222、接地电势供应互连224、和电势供应连接互连230。 
电源电势供应互连222和接地电势供应互连224在宽度方向上(沿图1中的边缘12的方向)从I/O单元200的一个端部延伸到另一个端部。电势供应连接互连230在高度方向上(与图1中的边缘12垂直的方向)从I/O单元200的一个端部延伸到另一个端部。如果水平地成阵列地布置I/O单元200，则电源电势供应互连222和接地电势供应互连224连接在相邻的I/O单元200之间。 
电势供应连接互连230在I/O单元200中的位置被设置成使得电势供应连接互连230可以连接于在竖直方向上交替地成阵列地布置的I/O单元200之间。电势供应连接互连230关于穿过I/O单元200的中心的线A在I/O单元200的左半部分和右半部分利用相同的形状重复。具体地，在图2示出的示例中，两个电势供应连接互连230关于穿过I/O单元200的中心的线A轴对称，并且两个电势供应连接互连230的中心之间的距离为彼此相邻的I/O单元200之间的距离的一半。两个电势供应连接互连230的相应的内部包括在相同位置处的用于连接电源电势供应互连222的互连以及用于连接接地电势供应互连224的互连。 
此外，I/O单元200、电源电势供应单元202以及接地电势供应单元204具有相同的平面形状，而电源电势供应接线222、接地电势供应接线224以及电势供应连接互连230的布置也相同。为此，这些单元在确定布局中是兼容的。 
图3是示出了安装在互连衬底50上的图1中的半导体芯片10的平面图。接线衬底50具有形成第一电极列的多个电极52以及形成第二电极列的多个电极54。电极52定位成比电极54更靠近半导体芯片10。外周界单元列20的每个单元通过键合接线56连接到电极52，而内周界单元列30的每个单元通过键合接线56连接到电极54。也就是说，连接内周界单元列30和电极54的键合接线56比连接外周界单元列20和电极52的键合接线56长。 
接下来，将描述本实施例的操作和效果。根据本实施例，位于内周界单元列30之下的电源电势供应互连222和接地电势供应互连224通过电势供应连接互连230连接到位于外周界单元列20之下的电源电势供应互连222和接地电势供应互连224。因此，即使未在内周界单元列30中设置电源电势供应单元202和接地电势供应单元204，电源电势和接地电势也可以被供应给位于内周界单元列30之下的电源电势供应互连222和接地电势供应互连224。因此，可以在内周界单元列30中成阵列地布置较大量的I/O单元200。 
此外，优选的是，连接到电源电势供应单元202和接地电势供应单元204的键合接线56是短的。在本实施例中，在内周界单元列30中未设置电源电势供应单元202和接地电势供应单元204。为此，可以抑制连接到电源电势供应单元202和接地电势供应单元204的键合接线56的长度增加。 
将使用图4和图5进一步描述上述效果。图4是示出了在比较示例中的半导体器件的配置的平面图，并且其对应于第一实施例中的图3。在该比较示例中，未设置电势供应连接互连230。作为替代的是，电源电势供应单元202和接地电势供应单元204设置在内周界单元列30中。 
图5示出了在第一实施例(在图3中示出的示例)和第一比较示例(在图4中示出的示例)中的I/O单元200的数目和电势供应单元的数目(电源电势供应单元202和接地电势供应单元204)，以及连接到电势供应单元的长键合接线的数目。在图3示出的示例中设置了11个I/O单元200，而在图4示出的示例中仅设置了9个I/O单元200。这是因为在图4示出的示例中的电势供应单元的数目比图3中示出的示例中大2。在图3示出的示例中，连接到电势供应单元的长键合接线的数目为零，而在图4示出的示例中，连接到电势供应单元的长键合接线的数目为2。因此，根据第一实施例的半导体器件与在第一比较示例中的半导体器件在多个方面有利。 
半导体芯片10可以例如使用在图6中示出的半导体器件设计装置500形成。半导体器件设计装置500具有单元布置构件510、连接互连布置构件520以及电势供应互连布置构件530。 
单元布置构件510根据来自设计者的输入设置外周界单元列20和内周界单元列30的布局。例如，当设计者将电极焊盘226的布置作为外周界单元列20和内周界单元列30的布局输入时，单元布置构件510根据该输入布置每个单元。单元布置构件510使用存储在单元数据存储构件512和布置规则存储构件514中的各种类型的数据。单元数据存储构件512存储I/O单元200、电源电势供应单元202 以及接地电势供应单元204的设计数据。单元数据存储构件512并不包括电源电势供应互连222和接地电势供应互连224的设计数据。布置规则存储构件514存储I/O单元200、电源电势供应单元202、和接地电势供应单元204的布置。如果需要，则单元布置构件510布置用于填充空隙的单元。该单元的数据也存储在单元数据存储构件512中。此外，如果需要，则单元布置构件510验证单元的布局是否满足存储在布置规则存储构件514中的布置规则。 
连接互连布置构件520执行用于布置电势供应连接互连230的处理。具体而言，电势供应连接互连230包括在I/O单元200、电源电势供应单元202和接地电势供应单元204的每个中。连接互连布置构件520检查包括在这些单元中的电势供应连接互连230是否连接在布置在竖直方向上的单元之间。此外，连接互连布置构件520执行用于将这些互连处理作为一个互连的处理。 
电势供应互连布置构件530根据由单元布置构件510设置的外周界单元列20和内周界单元列30的布局来布置电源电势供应互连222和接地电势供应互连224。在电势供应互连布置构件530中处理的设计数据存储在设计数据存储构件532中。 
在图6中示出的半导体器件设计装置500的每个部件不是硬件构件中的配置，而是功能构件中的块。半导体器件设计装置500的每个部件基于任何计算机的CPU、存储器、加载到存储器中的用于实现在该图中部件的程序、诸如硬盘之类的存储该程序的存储构件以及用于网络连接的接口而由硬件和软件的任何组合来实现。此外，在实现方法和装置中存在各种修改。 
在本实施例中，电源电势供应单元202和接地电势供应单元204这两者都布置在外周界单元列20中。然而，电源电势供应单元202和接地电势供应单元204之一或者两者可以仅设置在内周界单元列30中而不设置周界单元列20中。此外，在这种情况中，如果假定I/O单元200的数目为外周界单元列20和内周界单元列30的和，则可以成阵列地布置较大量的I/O单元200。 
图32是示出了在第一实施例的修改中的半导体芯片10的配置的平面图，并且其对应于在第一实施例中的图1。除了以下各点之外，在该修改中的半导体芯片10与根据第一实施例的半导体芯片相同。 
首先，用于供应接地电势的电势供应连接互连230中的一个(在图32中为电势供应连接互连230a)连接到用于供应接地电势的内部循环电源互连300中的一个。也就是说，在本实施例中，接地电势供应单元204是用于供应内部电路与I/O单元的共同的接地电势的单元。 
外周界单元列20和内周界单元列30中的每个具有用于内部电路的电源供应互连301。用于内部电路301的电源供应互连301位于与电源电势供应互连222的同一层中，并且与电源电势供应互连222平行地延伸。外周界单元列20或者内周界单元列30(在图32示出的示例中为外周界单元列20)具有与用于I/O单元200的电势供应单元电容性元件202分离的内部电路的电源电势供应单元206。电源电势供应单元206通过与电势供应连接互连230在同一层的互连233向内部循环电源供应互连300供应用于内部电路的电源电势。电源电势供应单元206还向电源供应互连301供应用于内部电路的电源电势。如果在外周界单元列20和内周界单元列30的每个的任意位置处的互连与互连233类似地延伸到内部循环电源供应互连300，则可以进一步稳定内部循环电源供应互连300的电源电势。电源供应互连301也包括在I/O单元200的设计数据中。 
由于I/O单元200的电源电势中的变形(电源供应噪声)较大，所以如果电源供应噪声传输到内部电路，则内部电路可能错误操作。 
另一方面，在本实施例，内部电路的电源电势和I/O单元200的电源电势可以彼此分离。因此，可以减小内部电路错误操作的概率。 
(第二实施例) 
图7是示出了根据第二实施例的半导体器件的配置的平面图，并且其对应于在第一实施例中的图3。除了在半导体芯片10的内周 界单元列30中存在未设置I/O单元200的区域32之外，根据本实施例的半导体器件具有与根据第一实施例的半导体器件相同的配置。 
具体而言，多个I/O单元200设置在内周界单元列30中。通过使一些I/O单元200稀疏来形成区域32。在区域32中，其他互连(例如，用于形成半导体芯片10的内部电路的的互连)布线在形成有电源电势供应互连222、接地电势供应互连224和电势供应连接互连230的每个互连层中。 
此外，在本实施例中，可以实现与在第一实施例中相同的效果。 
其中在内周界单元列30中形成未设置I/O单元200的区域32。在区域32中，可以在待形成电源电势供应互连222、接地电势供应互连224、和电势供应连接互连230的互连层中布线其他互连。因此，改善了对其他互连进行布线的自由度。 
将使用图8至图10进一步描述以上效果。 
图8是示出了在第二比较示例中的半导体器件的配置的平面图，并且其对应于在第二实施例中的图7。在第二比较示例中，未设置电势供应连接互连230。作为替代的是，电源电势供应单元202和接地电势供应单元204设置在内周界单元列30中。由于设置了区域32，电源电势供应互连222和接地电势供应互连224各自被划分成在内周界单元列30的两个部分。为此，有必要针对所划分的电源电势供应互连222和接地电势供应互连224的每个集合提供电源电势供应单元202和接地电势供应单元204。 
图9是示出了在第三比较示例中的半导体器件的配置的平面图，并且其对应于在第二实施例中的图7。除了电源电势供应互连222和接地电势供应互连224也形成在区域32中之外，第三比较示例与在图8中示出的比较示例相同。与第二实施例不同，不能在形成有电源电势供应互连222和接地电势供应互连224的区域32的一部分中形成其他互连。 
图10是示出了在第二实施例(在图7中示出的示例)中、第二比较示例(在图8中示出的示例)和第三比较示例(在图9中示出 的示例)中的优点和缺点的表。在图7示出的示例中设置了9个I/O单元200，而在图8示出的示例中设置了仅5个I/O单元200，并且在图9示出的示例中设置了仅7个I/O单元200。这是因为在图8和图9中示出的示例中的电势供应单元的数目大于在图7中示出的示例中的数目。在图7示出的示例中，连接到电势供应单元的长键合接线的数目为零，而在图8和图9中示出的示例中，设置了连接到电势供应单元的多个长键合接线。可以在图7和图8中示出的示例中的区域32中布置其他互连，而不可以在图9示出的示例中的区域32中布置其他互连。因此，根据第二实施例的半导体器件相对于在比较示例中的半导体器件在多个方面是有利的。 
(第三实施例) 
图11是示出了根据第三实施例的半导体芯片10的配置的平面图，并且其对应于第一实施例中的图1。图12是示出了在图11中使用的I/O单元200的配置的平面图。除了在每个单元中的电势供应连接互连230的布局之外，根据本实施例的半导体器件与根据第一实施例的半导体芯片10具有相同的配置。 
在本实施例，在每个单元中，与在图1示出的示例中一样，两个电势供应连接互连230的中心之间的距离是彼此相邻的I/O单元200的中心之间的距离的一半。电势供应连接互连230关于穿过I/O单元200的中心的线在I/O单元200的左半部分和右半部分利用相同的形状重复。例如，可能难以将两个电势供应连接互连230布置成关于在第一实施例中的图2示出的参考线A轴对称，这是由于元件位于较低层的元件布置区域228中。此外，在这种情况中，如果与在第三实施例中一样在左半部分和右半部分重复相同形状，则不必要求轴对称布置。因此，与在第一实施例中相比，进一步改善了电势供应连接互连230的布局的自由度。 
(第四实施例) 
图13是示出了根据第四实施例的半导体芯片10的配置的平面图，并且其对应于第一实施例中的图1。除了外周界单元列20的每个单元和内周界单元列30的每个单元布置在沿边缘12的相同位置处之外，根据本实施例的半导体器件与根据第一实施例的半导体芯片10具有相同的配置。也就是说，在本实施例中，由外周界单元列20的每个单元和内周界单元列30的每个单元形成网格(例如，方形网格)。每个单元布置在用作网格点的位置处。也可以在第二实施例中采用在本实施例中的布局。 
具体而言，包括在外周界单元列20中的电极焊盘226的中心和包括在内周界单元列30中的电极焊盘226中心在沿边缘12的方向上位于相同位置处。电势供应连接互连230从外周界单元列20中的每个单元的电极焊盘226之下延伸到内周界单元列30的每个单元的电极焊盘226之下。所有电势供应连接互连230在与半导体芯片10的边缘12垂直的方向上延伸。在所有单元中，电势供应连接互连230相对于电极焊盘226的中心的位置相同。 
根据本实施例，可以实现与在第一实施例中相同的效果，并且不必交替地布置外周界单元列20的每个单元和内周界单元列30的每个单元。因此，可以实现具有更少死空间的高效布局，并且因此，大量I/O单元200可以成阵列地布置。 
(第五实施例) 
图14是示出了根据第五实施例的半导体芯片10的配置的平面图，并且其对应于在第四实施例中的图13。图15是示出了在图14中使用的I/O单元200的配置的平面图。除了在每个单元中的电势供应连接互连230的布局之外，根据本实施例的半导体器件具有与根据第四实施例的半导体芯片10相同的配置。在本实施例中，组成电势供应连接互连230的互连束的中心线B穿过I/O单元200的中心。 
备选地，在本实施例中，如图16中所示，电势供应连接互连230的中心线不必穿过I/O单元200的中心。 
根据本实施例，可以实现在第三实施例中的效果和在第四实施例中的效果这两者。
(第六实施例) 
图17是示出了根据第六实施例的半导体芯片10的配置的平面图，并且其对应于在第一实施例中的图1。除了以下点之外，根据本实施例的半导体芯片10具有与根据第一实施例的半导体芯片10相同的配置。 
首先，外周界单元列20和内周界单元列30中的每个被划分成第一单元群组11和第二单元群组13。属于第一单元群组11的I/O单元200和属于第二单元群组13的I/O单元210由不同的电源电势驱动。电源电势供应单元202和接地电势供应单元204设置在属于第一单元群组11的外周界单元列20中。电源电势供应单元212和接地电势供应单元214设置在属于第二单元群组13的外周界单元列20中。电源电势供应单元212和接地电势供应单元214的配置与电源电势供应单元202和接地电势供应单元204的配置相同。 
在外周界单元列20和内周界单元列30中的每个中，电源隔离区域14设置在第一单元群组11与第二单元群组13之间。电源隔离区域14是用于在第一单元群组11与第二单元群组13之间提供空间的区域。电源电势供应互连222和接地电势供应互连224未设置在电源隔离区域14中。以此方式，确保了第一单元群组11与第二单元群组13之间的绝缘。电源隔离区域14的设计数据存储在图6中示出的半导体器件设计装置500的单元数据存储构件512中。 
根据本实施例，可以实现与在第一实施例中相同的效果，并且可能将具有不同电源电势的第一单元群组11与第二单元群组13布置成单元列的集合。此外，也可以以与本实施例相同的方式在第二至第五实施例中设置第一单元群组11与第二单元群组13以及电源隔离区域14。 
(第七实施例) 
图18是示出了根据第七实施例的半导体芯片10的配置的平面图，并且其对应于在第一实施例中的图1。除了包括在内周界单元列30中的某些电势供应连接互连230连接到内部循环电源供应互连300之外，根据本实施例的半导体芯片10具有与根据第一实施例的半导体芯片10相同的配置。 
根据本实施例，可以实现与在第一实施例中相同的效果。附加地，当供应给外周界单元列20和内周界单元列30的电源电势和接地电势也作为半导体芯片10的内部电路的电源电势和接地电势来供应时，电源电势和接地电势可以通过外周界单元列20的电源电势供应单元202和接地电势供应单元204供应给内部循环电源供应互连300。 
在第二实施例至第六实施例中，可以以与在本实施例中相同的方式将电势供应连接互连230连接到内部循环电源供应互连300。 
(第八实施例) 
图19是示出了设置在根据第八实施例的半导体芯片10中的I/O单元200、电源电势供应单元202和接地电势供应单元204的布局的视图。在本实施例中，内周界单元列40进一步设置在内周界单元列30的内侧。电源电势供应单元202和接地电势供应单元204未设置在内周界单元列40中。内周界单元列30和内周界单元列40之间的电势供应连接互连230的布局与在外周界单元列20和内周界单元列30之间的电势供应连接互连230的布局相同。因此，供应给电源电势供应单元202的电源电势和供应给接地电势供应单元204的接地电势通过电势供应连接互连230(在图19中未示出)供应给内周界单元列40的I/O单元200。在第八实施例中，电源电势和接地电势这两者均可以从最外周界单元列20供应，并且这消除了在在内周界单元列30和40中布置电源电势供应单元202和接地电势供应单元204的需要。因此，可以在内周界单元列30和40中成阵列地布置较 大量的I/O单元200。 
因此，内周界单元列的数目(即，单元的级数)可以任意设置。 
此外，在本实施例中，可以以与在图17中示出的第六实施例相同的方式如图20中所示地设置第一单元群组11和第二单元群组13。 
在这种情况中，以与图17相同的方式在第一单元群组11的外周界单元列20中设置电源电势供应单元202和接地电势供应单元204。 
此外，以与图17相同的方式在第二单元群组13的外周界单元列20中设置电源电势供应单元212和接地电势供应单元214。此外，同样在内周界单元列40中，在第一单元群组11与第二单元群组13之间设置电源隔离区域14，这与外周界单元列20和内周界单元列30类似。根据第八实施例，可以同时实现在第六实施例中的效果和第八实施例中的效果这两者。 
(第九实施例) 
图21是示出了根据第九实施例的半导体芯片10中的单元设置的布局的视图。除了I/O单元240设置在外周界单元列20和内周界单元列30旁边之外，本实施例的布局与在根据第一实施例的半导体器件的布局相同。在图21示出的示例中设置在图32中示出的电源供应互连301。 
I/O单元240与I/O单元200具有不同的平面形状。在图21中示出的示例中，I/O单元240在与边缘12垂直的方向上比I/O单元200长，并且位于外周界单元列20和内周界单元列30这两者上方。所布置的I/O单元240是单个列。高度匹配单元242设置在I/O单元240与外周界单元列20之间，以及在I/O单元240与内周界单元列30之间。I/O单元240的设计数据和高度匹配单元242的设计数据存储在图6中示出的半导体器件设计装置500的单元数据存储构件512中。 
此外，在第九实施例中，包括在内周界单元列20中的I/O单元200(或者电源电势供应单元202或者接地电势供应单元204)具有 如图2中所示的电源电势供应互连222和接地电势供应互连224。从衬底的边缘12到这些互连的距离优选地等于从衬底的边缘12到设置在I/O单元240中的电源电势供应互连222和接地电势供应互连224的距离。在这种情况中，可以使用高度匹配单元242将具有不同形状的I/O单元200和240一起设置在一个半导体芯片中。因此，可以实现具有更高设计自由度的半导体芯片。附加地，在图21示出的示例中，每个单元具有在图31中示出的电源供应互连301。 
如图22中所示，优选的是，在高度匹配单元242中制备互连，以用于将设置在内周界单元列30中的电源电势供应互连222和接地电势供应互连224以及设置在内周界单元列40中的电源电势供应互连222和接地电势供应互连224连接到设置在I/O单元240中的电源电势供应互连222和接地电势供应互连224。这改善了内周界单元列30或者内周界单元列40的电源供应，并且同时允许将具有不同形状的I/O单元200和240自由地布置在一起。以此方式，可以实现进一步改善设计自由度的半导体芯片。此外，在本实施例中，在第二列上的内周界单元列30与高度匹配单元242之间存在空间。为此，在该空间中布置用于布置电源供应互连(包括接地互连)的单元244。 
因此，在第二列上的内周界单元列30中的电源电势供应互连222、接地电势供应互连和电源供应互连301还通过高度匹配单元242的互连分别连接到在外周界单元列20中的电源电势供应互连222、接地电势供应互连和电源供应互连301。 
在第二实施例至第八实施例中，也可以以与本实施例中相同的方式设置I/O单元240和高度匹配单元242。 
(第十实施例) 
图23是示出了设置在根据第十实施例的半导体芯片10中的单元的布局的视图。除了电源电势供应单元202或者接地电势供应单元204中的任一个设置在外周界单元列20中以及电源电势供应单元202和接地电势供应单元204的另一个设置在内周界单元列30中之 外，在本实施例中的布局与在第一实施例中的布局相同。 
在图23示出的示例中，多个电源电势供应单元202设置在外周界单元列20中，而多个接地电势供应单元204设置在内周界单元列30中。提供多个电源电势供应单元202和多个接地电势供应单元204是为了使电源电势和接地电势稳定。 
如图24和图25中所示，电源电势供应单元202可以设置在不同的单元列中，而接地电势供应单元204可以设置在不同的单元列中。同样在这种情况中，可以使电源电势和接地电势稳定。
具体而言，在图24示出的示例中，电源电势供应单元202设置在某些单元列(例如，外周界单元列20)中，而接地电势供应单元204设置在其他单元列(例如，内周界单元列30和40)中。在图25示出的示例中，第一电源电势供应单元202设置在外周界单元列20中。第二电源电势供应单元202和第一接地电势供应单元204设置在内周界单元列30中。第二接地电势供应单元204设置在内周界单元列40中。第一电源电势供应单元202和第一接地电势供应单元204的布置方式使得从沿边缘12的视角来看它们彼此部分重叠。第二电源电势供应单元202和第二接地电势供应单元204的布置方式也使得从沿边缘12的视角来看它们彼此部分重叠。 
在上述这两种情况中，优选的是，位于某单元列中的电源电势供应单元202(或者接地电势供应单元204)以及位于向内靠近所述某单元列的单元列中的电源电势供应单元202或者接地电势供应单元204的布置方式使得从沿边缘12的视角来看它们彼此部分重叠。这使得可以通过电势供应连接互连230将位于某单元列中的电源电势供应单元202(或者接地电势供应单元204)与位于向内靠近该某单元列的单元列中的电源电势供应单元202或者接地电势供应单元204直接连接。 
(第十一实施例) 
图26是示出了在根据第十一实施例的半导体芯片10中设置的 单元的布局的视图。在本实施例的布局中，内周界单元列30和内周界单元列40设置在与外周界单元列20的一部分重叠的位置处。电源电势供应单元202布置在外周界单元列20的、不与内周界单元列30和内周界单元列40重叠的区域中。在该区域中，内部循环电源供应互连300恰好布线在外周界单元列20内部。电源电势供应单元202通过电势供应连接互连230直接连接到内部循环电源供应互连300。 
在这种情况中，电源电势可以从电源电势供应单元202直接供应给内部循环电源供应互连300。因此，互连等的寄生电阻引起非常小的电势降。因此，可以使得内部循环电源供应互连300的电源电势稳定。 
此外，如图27中所示，当电源电势供应单元202设置在内周界单元列40中时，设置在内周界单元列40中的电源电势供应单元202可以通过电势供应连接互连230连接到内部循环电源供应互连300。 
在图27示出的示例中，电源电势供应单元202(或者接地电势供应单元204：在图27中未示出)设置在外周界单元列20、内周界单元列30和内周界单元列40中的每个中。电源电势供应单元202设置在外周界单元列20中的布置方式使得从沿边缘12的视角来看其可以部分地与设置在内周界单元列30中的电源电势供应单元202重叠。这使得可以通过电势供应连接互连230将外周界单元列20的电源电势供应单元202直接连接到内周界单元列30的电源电势供应单元202。 
在内周界单元列30中设置的电源电势供应单元202的布置方式使得其部分地与在内周界单元列40中设置的电源电势供应单元202重叠。这使得可以通过电势供应连接互连230将内周界单元列30的电源电势供应单元202与内周界单元列40的电源电势供应单元202直接连接。这防止了互连等的寄生电阻影响内部循环电源供应互连300上的电势降。因此，可以使内部循环电源供应互连300的电源电势稳定。 
图28(a)和图28(b)为示出了两个电源电势供应单元202(或 者两个接地电势供应单元204)彼此上下定位的布局(图28(b))相比于I/O单元200的布局(图28(a))的视图。如图28A中所示，设置在I/O单元200中的多个电势供应连接互连230具有相同的厚度。对比而言，如图28B中所示，当两个电源电势供应单元202彼此上下定位时，用于连接这两个电源电势供应单元202的电势供应连接互连231比其他电势供应连接互连230具有更大的厚度。以此方式，可以抑制多个电源电势供应单元202之间的电源电势差的发生。 
在图28(b)中示出的用于多级的电势供应单元的设计数据存储在图6中示出的半导体器件设计装置500的单元数据存储构件512中。 
(第十二实施例) 
图29是示出了设置在根据第十二实施例的半导体芯片10中的单元的布局的视图。在图29中示出的布局示出了在半导体芯片10的角落处的布局400。外周界单元列20和内周界单元列30设置在形成角落的边缘12和16中的每个中。非布置单元区域402设置在角落附近。非布置单元区域402是其中不布置单元的区域。沿边缘12成阵列地布置单元以及沿边缘16将成阵列地布置单元的方式防止它们彼此干扰。 
图30是用于说明图29中示出的布局的视图。如图30中所示，图29中示出的形状的最小所需的非布置单元区域初始地由参考标记403标示。此外，如图29中的参考标记402所标示的那样，过剩地确保非布置单元区域。在这种情况中，如果用于形成分别布置在半导体芯片10的每个边处的单元列的电源供应之间的连接的互连404任意地布置在如图30中所示的非布置单元区域402的部分区域中，则变得可以向布置在每个边的单元列共同地供应电力。因此，可以在半导体芯片10中成阵列地布置较大量的I/O单元200。 
布局400的设计数据存储在图6中示出的半导体器件设计装置 500的单元数据存储构件512中。 
(第十三实施例) 
图31是示出了根据第十三实施例的半导体器件的配置的横截面图。除了半导体芯片10通过倒装芯片键合连接到互连衬底50之外，根据本实施例的半导体器件具有与根据上述实施例的每个实施例的半导体器件相同的配置。同样在本实施例中，可以增加I/O单元200的数目。 
尽管已经参照附图描述了本发明，但是这些仅是本发明的示例，并且也可以采用其他各种配置。例如，尽管在上述实施例的每个实施例中，电势供应连接互连230以直线方式在与半导体芯片10的边缘12垂直的方向上延伸，但是电势供应连接互连230也可以以阶梯方式延伸。此外，尽管在上述实施例的每个实施例中，电势供应连接互连230布置在每个单元中，但是可以存在其中未设置电势供应连接互连230的单元。 
显然，本发明并不限于以上实施例，并且在不脱离本发明的范围和精神实质的情况下可以修改和改变。 

Claims (14)

1.一种半导体器件，包括：
半导体芯片，所述半导体芯片包括：
衬底；
形成在所述衬底上方的多层互连层；
在平面图中沿所述衬底的边缘布置的外周界单元列，所述外周界单元列具有至少一个第一I/O单元；
形成在所述外周界单元列的内周界侧处的内周界单元列，所述内周界单元列具有至少一个第二I/O单元；
设置在所述外周界单元列或者所述内周界单元列的至少任一个中的电势供应单元，所述电势供应单元为电源电势供应单元或者接地电势供应单元；
形成在所述多层互连层的最上层互连层中的电极焊盘，所述电极焊盘中的至少一个设置在所述第一I/O单元中，所述电极焊盘中的至少一个设置在所述电势供应单元中，所述电极焊盘中的至少一个设置在所述第二I/O单元中；
设置在所述最上层互连层之下的互连层中的第一电势供应互连，所述第一电势供应互连在与所述外周界单元列相同的方向上延伸，所述第一电势供应互连连接到所述第一I/O单元；
设置所述最上层互连层之下的所述互连层或者另一互连层中的第二电势供应互连，所述第二电势供应互连在与所述内周界单元列相同的方向上延伸，所述第二电势供应互连在平面图中位于所述第一电势供应互连的内周界侧，所述第二电势供应互连连接到所述第二I/O单元；以及
连接所述第一电势供应互连与所述第二电势供应互连的电势供应连接互连，
其中所述电势供应单元直接连接到所述第一电势供应互连或者所述第二电势供应互连中的任一个，并且所述电势供应单元通过所述第一电势供应互连或者所述第二电势供应互连中的一个和所述电势供应连接互连连接到所述第一电势供应互连或者所述第二电势供应互连中的另一个。
2.根据权利要求1所述的半导体器件，
其中所述电势供应连接互连形成于所述最上层互连层之下的所述互连层或者另一互连层中。
3.根据权利要求1所述的半导体器件，
其中所述电势供应连接互连被形成为在平面图中与所述第一I/O单元的某些单元以及所述第二I/O单元的某些单元重叠。
4.根据权利要求1所述的半导体器件，
其中所述电势供应单元设置在所述外周界单元列中，但是不设置在所述内周界单元列中。
5.根据权利要求1所述的半导体器件，
其中具有所述电势供应单元的所述外周界单元列或者所述内周界单元列具有：
用作所述电势供应单元的电源电势供应单元和接地电势供应单元这两者；
用作所述第一电势供应互连的第一电源供应互连以及第一接地互连；
用作所述第二电势供应互连的第二电源供应互连和第二接地互连；以及
用作所述电势供应连接互连的电源连接互连和接地连接互连，所述电源连接互连将所述第一电源供应互连连接至所述第二电源供应互连，所述接地连接互连将所述第一接地互连连接至所述第二接地互连，
所述第一供应互连或者所述第二电源供应互连连接到所述电源电势供应单元，以及
所述第一接地互连或者所述第二接地互连连接到所述接地电势供应单元。
6.根据权利要求1所述的半导体器件，
其中包括在所述外周界单元列中的所述第一I/O单元和包括在向内靠近所述外周界单元列的所述内周界单元列中的所述第二I/O单元相对于沿所述衬底的所述边缘的方向上布置在相同位置处。
7.根据权利要求6所述的半导体器件，
其中所述电势供应连接互连从所述多个第一I/O单元的所述电极焊盘中的一个之下朝向所述第二I/O单元的所述电极焊盘中的一个之下延伸，并且从所述多个第一I/O单元的所述电极焊盘的另一个之下朝向所述第二I/O单元的所述电极焊盘的另一个之下延伸，以及
在所述多个第一I/O单元和所述多个第二I/O单元中的每个中的所述电势供应连接互连在与所述衬底的所述边缘垂直的方向上延伸，并且在所述第一I/O单元和所述第二I/O单元中的左半部分和右半部分关于所述第一I/O单元和第二I/O单元的每个中心利用相同形状重复。
8.根据权利要求1所述的半导体器件，
其中包括在所述外周界单元列中的所述第一I/O单元和包括在向内靠近所述外周界单元列的在所述内周界单元列中的所述第二I/O单元在沿所述衬底的所述边缘的方向上交替地布置。
9.根据权利要求8所述的半导体器件，
其中在所述外周界单元列中的多个第一电势供应连接互连在与所述衬底的所述边缘垂直的方向上延伸，
在所述内周界单元列中的多个第二电势供应连接互连在与所述衬底的所述边缘垂直的方向上延伸，以及
所述多个第一电势供应连接互连中的一个连接到所述多个第二电势供应连接互连中的一个，并且所述多个第一电势供应连接互连中的另一个连接到所述多个第二电势供应连接互连中的另一个。
10.根据权利要求1所述的半导体器件，还包括：
安装所述半导体芯片的互连衬底；以及
连接所述半导体芯片和所述互连衬底的键合接线。
11.根据权利要求1所述的半导体器件，还包括：
通过倒装芯片键合连接到所述半导体芯片的互连衬底。
12.一种用于使用计算机设计半导体器件的半导体器件设计方法，包括：
沿所述半导体器件的衬底的边缘布置包括至少一个第一I/O单元的外周界单元列；
在所述外周界单元列的内周界侧处布置包括至少一个第二I/O单元的至少一个内周界单元列；
在所述外周界单元列或者所述内周界单元列中布置电势供应单元，所述电势供应单元为电源电势供应单元或者接地电势供应单元；
在最上层互连层之下的互连层中布置第一电势供应互连，所述第一电势供应互连在与所述外周界单元列相同的方向上延伸，所述第一电势供应互连连接到所述第一I/O单元；
在所述最上层互连层之下的所述互连层或者另一互连层中布置第二电势供应互连，所述第二电势供应互连在与所述内周界单元列相同的方向上延伸，所述第二电势供应互连在平面图中位于所述第一电势供应互连的内周界侧，所述第二电势供应互连连接到所述第二I/O单元；
将所述电势供应单元连接到与所述电势供应单元重叠的、所述第一电势供应互连或者所述第二电势供应单元；以及
布置电势供应连接互连，所述电势供应连接互连将所述第一电势供应互连连接到所述第二电势供应互连。
13.一种支持半导体器件的设计的半导体器件设计装置，包括：
单元布置构件：
沿所述半导体器件的衬底的边缘布置包括至少一个第一I/O单元的外周界单元列；
在所述外周界单元列的内周界侧处布置包括至少一个第二I/O单元的至少一个内周界单元列；以及
在所述外周界单元列或者所述内周界单元列中布置电势供应单元，所述电势供应单元为电源电势供应单元或者接地电势供应单元；
电势供应互连布置构件：
在最上层互连层之下的互连层中布置第一电势供应互连，所述第一电势供应互连在与所述外周界单元列相同的方向上延伸，所述第一电势供应互连连接到所述第一I/O单元；
在所述最上层互连层之下的所述互连层或者另一互连层中布置第二电势供应互连，所述第二电势供应互连在与所述内周界单元列相同的方向上延伸，所述第二电势供应互连在平面图中位于所述第一电势供应互连的内周界侧，所述第二电势供应互连连接到所述第二I/O单元；以及
将所述电势供应单元连接到与所述电势供应单元重叠的、所述第一电势供应互连或者所述第二电势供应单元；以及
连接互连布置构件，
布置电势供应连接互连，所述电势供应连接互连将所述第一电势供应互连连接到所述第二电势供应互连。
14.一种促使计算机充当支持半导体器件的设计的半导体器件设计装置的程序，所述程序促使所述计算机具有以下功能：
功能：
沿所述半导体器件的衬底的边缘布置包括至少一个第一I/O单元的外周界单元列；
在所述外周界单元列的内周界侧处布置包括至少一个第二I/O单元的至少一个内周界单元列；以及
在所述外周界单元列或者所述内周界单元列中布置电势供应单元，所述电势供应单元为电源电势供应单元或者接地电势供应单元；
功能：
在最上层互连层之下的互连层中布置第一电势供应互连，所述第一电势供应互连在与所述外周界单元列相同的方向上延伸，所述第一电势供应互连连接到所述第一I/O单元；
在所述最上层互连层之下的所述互连层或者另一互连层中布置第二电势供应互连，所述第二电势供应互连在与所述内周界单元列相同的方向上延伸，所述第二电势供应互连在平面图中位于所述第一电势供应互连的内周界侧，所述第二电势供应互连被连接到所述第二I/O单元；以及
将所述电势供应单元连接到与所述电势供应单元重叠的、所述第一电势供应互连或者所述第二电势供应单元，以及
布置电势供应连接互连的功能，所述电势供应连接互连将所述第一电势供应互连连接到所述第二电势供应互连。
CN201210136889.7A 2011-04-28 2012-04-28 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序 Expired - Fee Related CN102760721B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510118132.9A CN104733425B (zh) 2011-04-28 2012-04-28 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011101656A JP5727288B2 (ja) 2011-04-28 2011-04-28 半導体装置、半導体装置の設計方法、半導体装置設計装置、及びプログラム
JP2011-101656 2011-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510118132.9A Division CN104733425B (zh) 2011-04-28 2012-04-28 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序

Publications (2)

Publication Number Publication Date
CN102760721A true CN102760721A (zh) 2012-10-31
CN102760721B CN102760721B (zh) 2015-04-15

Family

ID=47055115

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210136889.7A Expired - Fee Related CN102760721B (zh) 2011-04-28 2012-04-28 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序
CN201510118132.9A Expired - Fee Related CN104733425B (zh) 2011-04-28 2012-04-28 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510118132.9A Expired - Fee Related CN104733425B (zh) 2011-04-28 2012-04-28 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序

Country Status (5)

Country Link
US (3) US8713508B2 (zh)
JP (1) JP5727288B2 (zh)
KR (1) KR101943104B1 (zh)
CN (2) CN102760721B (zh)
TW (1) TWI545725B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009012A (zh) * 2013-02-22 2014-08-27 瑞萨电子株式会社 半导体芯片和半导体器件
CN108140577A (zh) * 2016-02-23 2018-06-08 瑞萨电子株式会社 半导体器件及其制造方法
CN112400236A (zh) * 2018-06-28 2021-02-23 华为技术有限公司 一种半导体器件及制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401717B2 (en) * 2012-05-28 2016-07-26 Baysand Inc. Flexible, space-efficient I/O circuitry for integrated circuits
US9679916B2 (en) * 2013-02-01 2017-06-13 Sony Corporation Semiconductor integrated circuit
CN107112280B (zh) 2014-10-24 2020-08-04 株式会社索思未来 半导体集成电路装置
TWI567891B (zh) * 2015-01-30 2017-01-21 矽品精密工業股份有限公司 封裝基板之整版面結構
CN105897180B (zh) * 2016-05-04 2018-10-30 苏州雷诚芯微电子有限公司 一种高良率的平衡散热的倒装芯片线性功率放大器及其应用
CN105978494B (zh) * 2016-05-04 2018-09-11 苏州雷诚芯微电子有限公司 一种高良率的倒装芯片功率放大器及其应用
CN105897178B (zh) * 2016-05-04 2018-09-11 苏州雷诚芯微电子有限公司 一种高良率的倒装芯片线性功率放大器及其应用
CN107958905A (zh) * 2017-12-11 2018-04-24 臻驱科技（上海）有限公司 功率半导体模块衬底
US10892236B2 (en) * 2019-04-30 2021-01-12 Qualcomm Incorporated Integrated circuit having a periphery of input/output cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283632A (ja) * 1996-04-17 1997-10-31 Hitachi Ltd 半導体集積回路装置
US20030223164A1 (en) * 2002-03-28 2003-12-04 Atsushi Ebara Semiconductor apparatus and protection circuit
JP2007305822A (ja) * 2006-05-12 2007-11-22 Kawasaki Microelectronics Kk 半導体集積回路
CN101226935A (zh) * 2007-01-15 2008-07-23 株式会社瑞萨科技 半导体集成电路器件
CN101615605A (zh) * 2008-06-23 2009-12-30 恩益禧电子股份有限公司 半导体集成电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63199444A (ja) * 1987-02-16 1988-08-17 Oki Electric Ind Co Ltd 標準セル方式半導体装置
US6212089B1 (en) * 1996-03-19 2001-04-03 Hitachi, Ltd. Semiconductor memory device and defect remedying method thereof
JPH0449663A (ja) * 1990-06-18 1992-02-19 Seiko Epson Corp 半導体装置
JP3369382B2 (ja) * 1995-12-11 2003-01-20 東芝マイクロエレクトロニクス株式会社 半導体装置
JP3259763B2 (ja) 1997-11-14 2002-02-25 日本電気株式会社 半導体ｌｓｉ
JPH11186500A (ja) * 1997-12-22 1999-07-09 Matsushita Electric Ind Co Ltd 半導体装置
JP3407025B2 (ja) 2000-06-08 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3433731B2 (ja) 2000-11-10 2003-08-04 セイコーエプソン株式会社 Ｉ／ｏセル配置方法及び半導体装置
TW495940B (en) 2001-07-20 2002-07-21 Via Tech Inc Method for forming a grid array packaged integrated circuit
JP3947119B2 (ja) 2003-03-06 2007-07-18 富士通株式会社 半導体集積回路
TWI245390B (en) 2003-11-27 2005-12-11 Via Tech Inc Circuit layout structure
JP2006147610A (ja) 2004-11-16 2006-06-08 Seiko Epson Corp Ｉ／ｏセル及び半導体装置
JP2006229186A (ja) * 2005-01-18 2006-08-31 Matsushita Electric Ind Co Ltd 半導体集積回路およびその製造方法
JP2006202866A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置
US20070187808A1 (en) 2006-02-16 2007-08-16 Easic Corporation Customizable power and ground pins
US7872283B2 (en) 2006-11-09 2011-01-18 Panasonic Corporation Semiconductor integrated circuit and multi-chip module
JP5264135B2 (ja) 2006-11-09 2013-08-14 パナソニック株式会社 半導体集積回路及びマルチチップモジュール
JP6507038B2 (ja) * 2015-06-05 2019-04-24 三菱鉛筆株式会社 筆記具用水性インク組成物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283632A (ja) * 1996-04-17 1997-10-31 Hitachi Ltd 半導体集積回路装置
US20030223164A1 (en) * 2002-03-28 2003-12-04 Atsushi Ebara Semiconductor apparatus and protection circuit
JP2007305822A (ja) * 2006-05-12 2007-11-22 Kawasaki Microelectronics Kk 半導体集積回路
CN101226935A (zh) * 2007-01-15 2008-07-23 株式会社瑞萨科技 半导体集成电路器件
CN101615605A (zh) * 2008-06-23 2009-12-30 恩益禧电子股份有限公司 半导体集成电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104009012A (zh) * 2013-02-22 2014-08-27 瑞萨电子株式会社 半导体芯片和半导体器件
CN104009012B (zh) * 2013-02-22 2018-04-13 瑞萨电子株式会社 半导体芯片和半导体器件
CN108140577A (zh) * 2016-02-23 2018-06-08 瑞萨电子株式会社 半导体器件及其制造方法
CN112400236A (zh) * 2018-06-28 2021-02-23 华为技术有限公司 一种半导体器件及制造方法

Also Published As

Publication number Publication date
US9054120B2 (en) 2015-06-09
US8713508B2 (en) 2014-04-29
TW201306232A (zh) 2013-02-01
JP2012234931A (ja) 2012-11-29
JP5727288B2 (ja) 2015-06-03
TWI545725B (zh) 2016-08-11
US20140210096A1 (en) 2014-07-31
US9589893B2 (en) 2017-03-07
CN104733425B (zh) 2017-09-29
KR20120122984A (ko) 2012-11-07
CN102760721B (zh) 2015-04-15
KR101943104B1 (ko) 2019-01-28
US20150371950A1 (en) 2015-12-24
CN104733425A (zh) 2015-06-24
US20120273973A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
CN102760721B (zh) 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序
US20080180132A1 (en) Semiconductor device and method of fabricating the same
US9577640B1 (en) Flexible, space-efficient I/O circuitry for integrated circuits
US20140247525A1 (en) Flexible, space-efficient I/O circuitry for integrated circuits
US20170194252A1 (en) Integrated circuit having a staggered fishbone power network
CN110637358B (zh) 半导体集成电路装置
US11251125B2 (en) Semiconductor integrated circuit device
US7838778B1 (en) Circuit board layout
US20140003012A1 (en) Capacitor-embedded printed circuit board
KR102515645B1 (ko) 집적 회로 정전기 방전 버스 구조체 및 제조 방법
US9275687B2 (en) Semiconductor chips
US8618540B2 (en) Semiconductor packages
US9418936B2 (en) Power line structure for semiconductor apparatus
US20220415882A1 (en) Semiconductor integrated circuit device
US9955586B2 (en) Ball grid array formed on printed circuit board
US20120179893A1 (en) Area efficient arrangement of interface devices within an integrated circuit
CN102970816A (zh) 制作于印刷电路板上的球栅阵列
CN115692406A (zh) 一种单双排pad和esd搭配使用的版图布局结构及方法
US20100164115A1 (en) Semiconductor chip package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150415

Termination date: 20190428