JPH0449663A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0449663A JPH0449663A JP15941390A JP15941390A JPH0449663A JP H0449663 A JPH0449663 A JP H0449663A JP 15941390 A JP15941390 A JP 15941390A JP 15941390 A JP15941390 A JP 15941390A JP H0449663 A JPH0449663 A JP H0449663A
- Authority
- JP
- Japan
- Prior art keywords
- power
- input
- power supply
- output
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000003491 array Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000003014 reinforcing effect Effects 0.000 abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置９電源供給構造に関する。
本発明は入出力部と内部から構成され、内部を同一トラ
ンジスタ構造の配列にて構成し、入出力部と内部の配線
マスクのみを交換することにより所要の回路を構成する
全面敷詰型ゲートアレーにおいて、配列の一配列、又は
複数配列部の上部を金属配線にて覆い、入出力部の電源
供給部に接続し、出力部の電流供給能力が入出力部の配
線アルミ電源容量で制約されるのをなくし、大電流出力
を使用するゲートアレー設計時の電源供給ピンの使用数
を減らし、使用Ｉ１０数を増やすことにより設計の自由
度を増加させるものである。
ンジスタ構造の配列にて構成し、入出力部と内部の配線
マスクのみを交換することにより所要の回路を構成する
全面敷詰型ゲートアレーにおいて、配列の一配列、又は
複数配列部の上部を金属配線にて覆い、入出力部の電源
供給部に接続し、出力部の電流供給能力が入出力部の配
線アルミ電源容量で制約されるのをなくし、大電流出力
を使用するゲートアレー設計時の電源供給ピンの使用数
を減らし、使用Ｉ１０数を増やすことにより設計の自由
度を増加させるものである。
配線マスクのみで自由に回路構成を変えることが可能な
ゲートアレーにおいては、入出力部、内部ゲート部の基
本構成はすでに定められており内部ゲートがその搭載ゲ
ート以内であれば自由に使用できるのに対し、入出力部
はあらかじめきめられている。
ゲートアレーにおいては、入出力部、内部ゲート部の基
本構成はすでに定められており内部ゲートがその搭載ゲ
ート以内であれば自由に使用できるのに対し、入出力部
はあらかじめきめられている。
しかし、前述の従来技術では入出力部は面積の制約が多
く大電流出力仕様では面積が大きくなりパッドの数を多
くてきないという制約を持っている。
く大電流出力仕様では面積が大きくなりパッドの数を多
くてきないという制約を持っている。
またパッド数を多く設計しようとすると入出力部の面積
を小さくすることになり大電流出力が必要な場合にはパ
ッドを並列に接続しなければならず結果として入出力部
の面積を大きくすることになる。この場合電源配線とな
るアルミニウム（以下アルミ）の幅は変わらず大電流出
力のためには電源供給パッドを増やし、等価的に電源ア
ルミ幅を確保しなければならずユーザーの使用できる入
出力数は少なくなり設計の自由度を著しく制限すること
になる。
を小さくすることになり大電流出力が必要な場合にはパ
ッドを並列に接続しなければならず結果として入出力部
の面積を大きくすることになる。この場合電源配線とな
るアルミニウム（以下アルミ）の幅は変わらず大電流出
力のためには電源供給パッドを増やし、等価的に電源ア
ルミ幅を確保しなければならずユーザーの使用できる入
出力数は少なくなり設計の自由度を著しく制限すること
になる。
そこで本発明はこのような問題点を解決するものでその
目的とするところは出力数を減らさずに大電流出力数を
確保することを可能とするゲートアレーを提供すること
にある。
目的とするところは出力数を減らさずに大電流出力数を
確保することを可能とするゲートアレーを提供すること
にある。
本発明による半導体装置は、入出力部と内部から構成さ
れ、内部を同一トランジスタ構造の配列にて構成し、入
出力部と内部の配線マスクのみを交換することにより所
要の回路を構成する全面敷詰型ゲートアレーにおいて、
配列の一配列、又は複数配列部の上部を配線アルミにて
覆い、入出力部の電源供給部に接続されることを特徴と
する。
れ、内部を同一トランジスタ構造の配列にて構成し、入
出力部と内部の配線マスクのみを交換することにより所
要の回路を構成する全面敷詰型ゲートアレーにおいて、
配列の一配列、又は複数配列部の上部を配線アルミにて
覆い、入出力部の電源供給部に接続されることを特徴と
する。
本発明の上記の構成によれば、大電流出力時には内部ゲ
ート領域の一部を入出力電源アルミの補強配線として使
用することにより入出力部のみでは不足する電流容量を
電源パッド数を増加させることなく電流容量を増加させ
大電流出力を可能とする。
ート領域の一部を入出力電源アルミの補強配線として使
用することにより入出力部のみでは不足する電流容量を
電源パッド数を増加させることなく電流容量を増加させ
大電流出力を可能とする。
以下に本発明の実施例を図面に基づいて説明する。図１
は全面ゲート敷詰型ゲートアレーの平面図（１）は入出
力部、（２）は内部ゲート領域部でほぼ全面にゲートが
敷き詰められている。図２は図１に電源配線部を表示し
た図で（３）は入出力部の内部電源で、あらかじめ配線
幅はきめられている。
は全面ゲート敷詰型ゲートアレーの平面図（１）は入出
力部、（２）は内部ゲート領域部でほぼ全面にゲートが
敷き詰められている。図２は図１に電源配線部を表示し
た図で（３）は入出力部の内部電源で、あらかじめ配線
幅はきめられている。
このため大電流駆動時、例えば１人出力あたり２４ｍＡ
のＬＯＷレベル駆動電流を３本あるいは４本駆動すると
入出力部の内部電源には７２ｍＡから９６ｍＡが流れる
ことになり、あらかじめ配線幅はきめられている入出力
部の内部電源ではＤＣ電流を安定して供給することがで
きない。
のＬＯＷレベル駆動電流を３本あるいは４本駆動すると
入出力部の内部電源には７２ｍＡから９６ｍＡが流れる
ことになり、あらかじめ配線幅はきめられている入出力
部の内部電源ではＤＣ電流を安定して供給することがで
きない。
また信号が同時に変化する場合の過渡的な大電流の変化
に対してもグランドノイズを少なく押さえ、不要輻射、
誤動作の対策を十分に行なうことは困難である。
に対してもグランドノイズを少なく押さえ、不要輻射、
誤動作の対策を十分に行なうことは困難である。
（４）、（５）、（６）、（７）は内部ゲート領域部に
電源補強配線を施した図であり電源インピーダンスを低
く押さえまたＤＣ電流供給能力を強化するためのもので
ある。
電源補強配線を施した図であり電源インピーダンスを低
く押さえまたＤＣ電流供給能力を強化するためのもので
ある。
この例ではゲート領域の周囲に電源補強をしであるが、
任意の部分に電源補強をしても構わない。
任意の部分に電源補強をしても構わない。
また電源補強線の幅は出力駆動電流の大きさにより任意
に設定することができ、本実施例では内部ゲート領域の
大きさ毎に電源補強線を設定している。
に設定することができ、本実施例では内部ゲート領域の
大きさ毎に電源補強線を設定している。
（８）、（９）は内部ゲート領域部の電源補強線に入出
力部より電源を供給する配線で、任意の入出力部より接
続することができるよう入出力部にはＶＤＤ、ＶＳＳ接
続端子があらかじめ用意されている。出力駆動電流の大
きさにより電源供給配線を多くするも少なくするも任意
である。
力部より電源を供給する配線で、任意の入出力部より接
続することができるよう入出力部にはＶＤＤ、ＶＳＳ接
続端子があらかじめ用意されている。出力駆動電流の大
きさにより電源供給配線を多くするも少なくするも任意
である。
（１０）はチップ中央に電源補強を実施した例でありＬ
ＳＩチップ内の電源の安定化を計った例である。
ＳＩチップ内の電源の安定化を計った例である。
尚、本発明では、アルミを配線として用いたが、本発明
の主旨を免税することかなければ、どの様な材質の配線
でもよい。
の主旨を免税することかなければ、どの様な材質の配線
でもよい。
以上述べたように、本発明は入出力部から供給する電源
端子の数を増加することなくＬＳＩ内部の電流容量を増
やし、電源インピーダンスを低く押さえ、ＬＳＩを安定
に動作させることを可能にした。
端子の数を増加することなくＬＳＩ内部の電流容量を増
やし、電源インピーダンスを低く押さえ、ＬＳＩを安定
に動作させることを可能にした。
【図面の簡単な説明】
第１図は全面ゲート敷詰型ゲートアレーの平面図、第２
図はＬＳＩ内部の入出力部と内部ゲート領域の電源線を
示す図、第３図は入出力部から内部ゲート領域に電源を
供給する電源補強線を示す図である。 ・・・入出力部 ・・・内部ゲート部 ・・・人出力部電源線 ・・・内部補強電源線 ・・・内部補強電源線 ・・・内部補強電源線 ・・・内部補強電源線 ・・・電源供給線 ・・・電源供給線 ・・・チップ内電源補強線 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 図 第
図はＬＳＩ内部の入出力部と内部ゲート領域の電源線を
示す図、第３図は入出力部から内部ゲート領域に電源を
供給する電源補強線を示す図である。 ・・・入出力部 ・・・内部ゲート部 ・・・人出力部電源線 ・・・内部補強電源線 ・・・内部補強電源線 ・・・内部補強電源線 ・・・内部補強電源線 ・・・電源供給線 ・・・電源供給線 ・・・チップ内電源補強線 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴 木 喜三部（他１名）第 図 第
Claims (1)
- 入出力部と内部から構成され、内部を同一トランジス
タ構造の配列にて構成し、入出力部と内部の配線マスク
のみを交換することにより所要の回路を構成する全面敷
詰型ゲートアレーにおいて、配列の一配列、又は複数配
列部の上部を金属配線にて覆い、入出力部の電源供給部
に接続されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15941390A JPH0449663A (ja) | 1990-06-18 | 1990-06-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15941390A JPH0449663A (ja) | 1990-06-18 | 1990-06-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449663A true JPH0449663A (ja) | 1992-02-19 |
Family
ID=15693209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15941390A Pending JPH0449663A (ja) | 1990-06-18 | 1990-06-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234931A (ja) * | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 半導体装置、半導体装置の設計方法、半導体装置設計装置、及びプログラム |
-
1990
- 1990-06-18 JP JP15941390A patent/JPH0449663A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234931A (ja) * | 2011-04-28 | 2012-11-29 | Renesas Electronics Corp | 半導体装置、半導体装置の設計方法、半導体装置設計装置、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7786566B2 (en) | Semiconductor integrated circuit | |
| US7557646B2 (en) | Semiconductor device with non-intersecting power and ground wiring patterns | |
| JPH05308136A (ja) | マスタスライス集積回路 | |
| JP2003100891A (ja) | 半導体集積回路装置 | |
| JPH0449663A (ja) | 半導体装置 | |
| JP3259763B2 (ja) | 半導体ｌｓｉ | |
| JP4491113B2 (ja) | 半導体集積回路の設計方法 | |
| JPH02284448A (ja) | 半導体装置 | |
| WO2022254676A1 (ja) | 半導体集積回路装置 | |
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPS60234341A (ja) | 半導体集回路装置 | |
| JPS60153135A (ja) | 半導体装置 | |
| US20050285281A1 (en) | Pad-limited integrated circuit | |
| JP3184384B2 (ja) | 半導体装置 | |
| JPH04273147A (ja) | ゲートアレー型半導体集積回路 | |
| JPS6380622A (ja) | 半導体集積回路装置 | |
| JPH0485942A (ja) | 半導体集積回路 | |
| JPS6273656A (ja) | 半導体装置 | |
| KR20050073841A (ko) | 시스템온칩의 입출력 패드 구성 방법 | |
| JPS5844741A (ja) | 半導体集積回路 | |
| JP4544230B2 (ja) | 半導体集積回路 | |
| JPH05243533A (ja) | 半導体集積回路装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH02246354A (ja) | マスタースライス方式集積回路装置 | |
| JPH0286131A (ja) | 半導体集積装置 |