CN102970816A - 制作于印刷电路板上的球栅阵列 - Google Patents

Abstract

本发明揭示一种球栅阵列，设置于一印刷电路板上，该球栅阵列包含有一第一锡球模块以及一第二锡球模块。该第一锡球模块包含有排列成一阵列的多个第一锡球，该些第一锡球中两个第一锡球接地，而其余的第一锡球均位于接地的该两个锡球所屏蔽的范围内；该第二锡球模块并排于该第一锡球模块且包含有多个第二锡球，该些第二锡球中两个第二锡球接地，而其余的第二锡球均位于接地的该两个锡球所屏蔽的范围内；其中，该第二、第一锡球模块具有实质相同的一锡球排列方式，该锡球排列方式关于接地的该两个锡球与未接地的该其余锡球的相对位置。

Description

制作于印刷电路板上的球栅阵列

技术领域

本发明有关于一种设置于一印刷电路板上的球栅阵列，尤指一种具有良好地屏蔽(ground shielding)的球栅阵列。

背景技术

为了将使用球栅阵列(Ball Grid Array，BGA)封装的晶片电性连接至印刷电路板，印刷电路板上会设置与封装晶片相对应的球栅阵列，其中该球栅阵列由多个锡球所构成，且该多个锡球中会具有少数锡球接地，用以提供地屏蔽给其他的锡球。然而，一般来说，印刷电路板上的球栅阵列的排列方式并不具有一定的规律，亦即球栅阵列的形状以及接地的锡球的数量与位置会随着不同晶片而有所改变。

如上所述，由于传统上的球栅阵列的排球方式并无固定型态，且锡球排列较为分散，因此，会浪费印刷电路板的面积，且球栅阵列的设计不易重复使用，也需要耗费人力来确定球栅阵列的性能。

发明内容

因此，本发明的目的之一在于提供一种球栅阵列，其具有较固定的锡球排列型态，且于该印刷电路板上具有较小的面积，以解决上述的问题。

依据本发明一实施例，一种球栅阵列，设置于一印刷电路板上，该球栅阵列包含有一第一锡球模块，包含有排列成一阵列的多个锡球，其中仅两个锡球接地，且该第一锡球模块中其余的锡球均位于接地的该两个锡球所屏蔽的范围内；以及一第二锡球模块，并排于该第一锡球模块，该第二锡球模块包含有多个锡球，其中仅两个锡球接地，且该第二锡球模块中其余的锡球均位于该第二锡球模块的接地之该两个锡球所屏蔽的范围内；其中，该第二锡球模块与该第一锡球模块具有实质相同的一锡球排列方式，该锡球排列方式关于接地的该两个锡球与未接地的该其余的锡球的相对位置。

依据本发明另一实施例，一种球栅阵列，设置于一印刷电路板上，该球栅阵列包含有多个锡球模块，其中该多个锡球模块中的至少一锡球模块包含有排列成具有大于等于五列之一阵列的多个锡球，该锡球模块的第一列面对该印刷电路板上输入至该锡球模块的信号输入线，该锡球模块的前五列中仅一个锡球接地，且该锡球模块中前五列中其余的锡球均位于该锡球模块的接地的该锡球所屏蔽的范围内；其中，该多个锡球模块具有实质相同的一锡球排列方式，该锡球排列方式关于接地的该锡球与未接地的该其余的锡球的相对位置。

附图说明

图1为依据本发明一实施例的制作于一印刷电路板上的球栅阵列的示意图。

图2为依据本发明一实施例的接地的锡球所屏蔽的范围的示意图。

图3为依据本发明一实施例的球栅阵列应用于二层板印刷电路板的示意图。

图4为依据本发明另一实施例的制作于一印刷电路板上的球栅阵列的示意图。

图5为依据本发明另一实施例的制作于一印刷电路板上的球栅阵列的示意图。

主要元件符号说明

100、400、500  球栅阵列

102、402、502  印刷电路板

110、410 第一锡球模块

120、420 第二锡球模块

130、430 第三锡球模块

510_1-510_5 锡球模块

具体实施方式

请参考图1，图1为依据本发明一实施例的制作于一印刷电路板102上的球栅阵列100的示意图。如图1所示，球栅阵列100包含有一第一锡球模块110、一第二锡球模块120以及一第三锡球模块130，其中第一、第二、第三锡球模块110、120、130具有相同的锡球排列型态。每一锡球模块包含有排列成一4*5阵列的二十个锡球，即每一个锡球模块的每一列(row)具有五个锡球，每一行(column)具有四个锡球。每一个锡球模块仅两个锡球接地，该两个接地的锡球位于锡球模块的第三列。锡球模块的第一列(亦即球栅阵列100最下面的那一列)面对印刷电路板上输入至锡球模块的信号输入线。由图1可知，根据本发明实施例的该球栅阵列以具有相同排列型态的多个锡球模块所组成。至于该锡球模块何以仅包含两个锡球，而使得其所组成的该球栅阵列具有完整的屏蔽效果，以下仅就图2说明。

请参考图2，图2为依据本发明一实施例的接地的锡球所屏蔽的范围的示意图。如图2所示，图中所示的圆圈为位于中央的接地的锡球所屏蔽的范围，亦即一个接地的锡球所屏蔽的范围大致上为一以两倍于两锡球间的距离为半径的圆形。由图2可知，该接地的锡球所屏蔽的范围于上下左右四个方向可以完整包含该接地的锡球周围两个未接地的锡球，于与上下左右四个方向夹角为30度或60度的方向，亦可大致包含该接地的锡球周围两个未接地的锡球，但于左下左上右上右下四个45度斜角的方向，即仅能包含周围一个锡球。参考图2的接地的锡球所屏蔽的范围，同时观察图1的锡球模块，即可发现图1所示的球栅阵列100中所有的锡球均位于接地的锡球所屏蔽的范围内，并且要能达成使球栅阵列100中所有的锡球均位于接地的锡球所屏蔽的范围内的目标，单一锡球模块必须至少包含两个锡球接地。

此外，在一实施例中，印刷电路板102可为一二层板，且球栅阵列100应用于一双倍数据率(Double Data Rate，DDR)动态随机存储器(Dynamic Random AccessMemory，DRAM)。请参考图3，图3为依据本发明一实施例的球栅阵列100应用于二层板印刷电路板102的示意图。需注意的是，为了简洁起见，图3仅绘出第一锡球模块110的示意图。如图3所示，为达完整屏蔽的效果，在锡球之间的空间有限，且每一条信号线旁都需要有一条接地线，以及每一信号导通孔附近也需要有接地信号导通孔的条件下，前两行的锡球藉由第一层的信号线连接至印刷电路板102上的其他电路/晶片，而后两行的锡球则藉由第二层的信号线连接至印刷电路板102上的其他电路/晶片。也就是说，除了单一锡球模块必须至少包含两个锡球接地，该两个接地的锡球亦须位于锡球模块的第三列。如此一来，球栅阵列100便可以在具有最少锡球接地以及最少印刷电路板面积的情形下达到其完整屏蔽的功能。

此外，当球栅阵列100应用于DDR2/DDR3时，由于仅需要48个信号锡球，因此，若是在设计上与周边元件产生出球冲突时，则图2所示的第二锡球模块120或是第三锡球模块130可以作简单修改以避免出球冲突的问题。举例来说，请参考图4，图4为依据本发明另一实施例的制作于一印刷电路板402上的球栅阵列400的示意图。如图4所示，球栅阵列400包含有一第一锡球模块410、一第二锡球模块420以及一第三锡球模块430，其中球栅阵列400与图1所示的球栅阵列100类似，所差异仅在于第三锡球模块430只包含14个锡球(可视为将图1所示的第三锡球模块130中左侧的6个信号锡球移除)，且有一个接地的锡球被设置于第二列。显然地，即便将第三锡球模块430中的该接地的锡球被设置于第二列，亦不影响球栅阵列400所具有的屏蔽功能。

请参考图5，图5为依据本发明另一实施例的制作于一印刷电路板502上的球栅阵列500的示意图。如图5所示，球栅阵列500包含有五个锡球模块510_1-510_5，其中每一个锡球模块510_1-510_5具有相同的锡球排列型态，每一个锡球模块510_1-510_5包含有排列成一7*3阵列的多个锡球，该锡球模块的每一列(row)具有三个锡球，每一行(column)具有七个锡球，锡球模块510_1-510_5的第一列面对印刷电路板502上输入至锡球模块510_1-510_5的信号输入线，锡球模块510_1-510_5的前五列中仅具有一个锡球接地，此外，参考图2所示的接地的锡球的可屏蔽的范围，图5所示的球栅阵列500中所有的锡球均位于接地的锡球所屏蔽的范围内。

此外，图5所示的球栅阵列500的锡球排列仅为一范例说明，而并非作为本发明的限制。举例来说，于其他实施例中，锡球模块510_1-510_5并不一定具有相同的锡球排列型态，亦即部分的锡球模块510_1-510_5的锡球个数可以变动，或是可以将图5所示的空接锡球作其他用途，而这些设计上的变更均应隶属于本发明的范畴。

此外，在一实施例中，印刷电路板502为一四层板，且球栅阵列500应用于一双倍数据率动态随机存储器。

简要归纳本发明，于本发明的制作于一印刷电路板上的球栅阵列中，其具有较固定的锡球排列型态，且仅需要很少的锡球接地便能够达到良好的地屏蔽，以及于印刷电路板上具有较小的面积。如此一来，相较于先前技术中无固定型态的球栅阵列，本发明的设计易于重复使用，因此可以减少在确定球栅阵列性能时的人力消耗。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (16)

1.一种球栅阵列，设置于一印刷电路板上，该球栅阵列包含有：

一第一锡球模块，包含有排列成一阵列的多个第一锡球，该多个第一锡球中两个第一锡球接地，而其余的第一锡球均位于接地的该两个锡球所屏蔽的范围内；以及

一第二锡球模块，并排于该第一锡球模块，该第二锡球模块包含有多个第二锡球，该多个第二锡球中两个第二锡球接地，而其余的第二锡球均位于接地的该两个锡球所屏蔽的范围内；

其中，该第二锡球模块与该第一锡球模块具有实质相同的一锡球排列方式，该锡球排列方式关于接地的该两个锡球与未接地的该其余的锡球的相对位置。

2.如权利要求1所述的球栅阵列，其特征在于，该第一锡球模块的第一列面对该印刷电路板上输入至该第一锡球模块的信号输入线，且接地的该两个锡球位于该第一锡球模块的第三列。

3.如权利要求1所述的球栅阵列，其特征在于，该锡球排列方式分别使得该第一锡球模块以及该第二锡球模块有最少数量的锡球接地。

4.如权利要求1所述的球栅阵列，其特征在于，该第二锡球模块的该多第二锡球的数量相等于该第一锡球模块的该多第一锡球的数量，其中该第二锡球模块接地的该两个锡球位在该第二锡球模块中的位置，相同于该第一锡球模块中接地的该两个锡球位在该第一锡球模块中的位置。

5.如权利要求1所述的球栅阵列，其物质征在于，另包含有：

一第三锡球模块，并排于该第一锡球模块，该第三锡球模块包含有多个第三锡球，该多个第三锡球中两个第三锡球接地，而其余的第三锡球均位于接地的该两个锡球所屏蔽的范围内；

其中，该第三锡球模块具有与该第一锡球模块以及该第二锡球模块实质相同的该锡球排列方式。

6.如权利要求5所述的球栅阵列，其特征在于，该第一锡球模块、该第二锡球模块以及该第三锡球模块各自该的多个锡球的数量最多为20。

7.如权利要求5所述的球栅阵列，其特征在于，该锡球排列方式使该多个锡球所构成的每五行中至多两个锡球接地。

8.如权利要求5所述的球栅阵列，其特征在于，该第三锡球模块的该多锡球的数量相等于该第一锡球模块与该第二锡球模块的该多锡球的数量，其中该第三锡球模块接地的该两个锡球位在该第三锡球模块中的位置，相同于该第一锡球模块中接地的该两个锡球位在该第一锡球模块中的位置，且相同于该第二锡球模块中接地的该两个锡球位在该第二锡球模块中的位置。

9.如权利要求1所述的球栅阵列，其特征在于，该球栅阵列应用于一双倍数据率动态随机存储器。

10.一种球栅阵列，设置于一印刷电路板上，该球栅阵列包含有：

多个锡球模块，其中该多个锡球模块中的至少一锡球模块包含有排列成具有大于等于五列之一阵列的多个锡球，该锡球模块的第一列面对该印刷电路板上输入至该锡球模块的信号输入线，该锡球模块的前五列中仅一个锡球接地，且该锡球模块中前五列中其余的锡球均位于该锡球模块的接地的该锡球所屏蔽的范围内；

其中，该多个锡球模块具有实质相同的一锡球排列方式，该锡球排列方式关于接地的该锡球与未接地的该其余的锡球的相对位置。

11.如权利要求10所述的球栅阵列，其特征在于，该接地锡球位于该锡球模块的第三列的位置。

12.如权利要求10所述的球栅阵列，其特征在于，该多个锡球模块中每一个锡球模块都具有相同数量的锡球以及接地锡球，且每一个锡球模块中接地锡球的位置均相同。

13.如权利要求10所述的球栅阵列，其特征在于，该锡球排列方式使该多个锡球所构成的每三行中至多一个锡球接地。

14.如权利要求10所述的球栅阵列，其特征在于，该球栅阵列应用于一双倍数据率动态随机存储器。

15.一种多层印刷电路板的接线方法，包括：

设置至少两层印刷电路板，多条信号线以及多接地线；

于该至少两层印刷电路板其一设置一第一锡球模块以及一第二锡球模块，该第一锡球模块包含有排列成一阵列的多个第一锡球，该多个第一锡球中两个第一锡球接地，而其余的第一锡球均位于接地的该两个锡球所屏蔽的范围内，该第二锡球模块，并排于该第一锡球模块，该第二锡球模块包含有多个第二锡球，该多个第二锡球中两个第二锡球接地，而其余的第二锡球均位于接地的该两个锡球所屏蔽的范围内；以及

于该两层印刷电路板的另一层设置多个穿孔，其中该多信号线穿过部分该多个穿孔而连接至该第一锡球模块的该多锡球以及该第二锡球模块的该多锡球，该多接地线穿过部分该多穿孔而连接至该第一锡球模块以及该第二锡球模块接地的该两个锡球，使得每一信号线的一侧相邻于多接地线其一；

其中，该第二锡球模块与该第一锡球模块具有实质相同的一锡球排列方式，该锡球排列方式关于接地的该两个锡球与未接地的该其余的锡球的相对位置。

16.如权利要求15所述的接线方法，其特征在于，该锡球排列方式使该多个锡球所构成的每五行中至多两个锡球接地，并分别使得该第一锡球模块以及该第二锡球模块有最少数量的锡球接地。

Images