CN102473646A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN102473646A
CN102473646A CN2010800330868A CN201080033086A CN102473646A CN 102473646 A CN102473646 A CN 102473646A CN 2010800330868 A CN2010800330868 A CN 2010800330868A CN 201080033086 A CN201080033086 A CN 201080033086A CN 102473646 A CN102473646 A CN 102473646A
Authority
CN
China
Prior art keywords
fingers
source
routing
conduction type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800330868A
Other languages
English (en)
Inventor
藤川一洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102473646A publication Critical patent/CN102473646A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种提高了开关速度并且减少工作失效的横向场效应晶体管。具体地，栅布线(43)包括基底部(44)、从基底(44)部突出的多个指状部(45)和分别连接相邻的指状部(45)的前端部(46)的连接部(47)。栅布线(43)的指状部(45)分别布置在源布线(23)的指状部(25)和漏布线(33)的指状部(35)之间。栅布线(43)的基底部(44)布置在源布线(23)的基底部(24)和漏布线(33)的指状部(35)之间并且与源布线(23)的指状部(25)交错，并且绝缘膜插入其间。

Description

场效应晶体管
技术领域
本发明涉及场效应晶体管，具体来讲，涉及横向场效应晶体管。
背景技术
对于横向场效应晶体管，如果使用增大的栅宽度来增大电流容量，则通常针对源布线和漏布线采用梳子形状结构，使得多个晶体管单元可以被设置成并联连接。在这种情况下，对于栅布线，采用弯曲形状或梳子形状。
传统上推荐的场效应晶体管具有顶表面图案，该顶表面图案被形成为使得梳子形状的源和漏电极的指状部分被设置成相对的位置以彼此相互交错，并且弯曲形状的栅电极位于源电极和漏电极之间。另一个传统上推荐的场效应晶体管具有：梳子形状的源和漏电极的指状部分，其以相对方式形成，以彼此相互交错；形成在源电极和漏电极之间的梳子形状的栅电极的指状部分；以及公共部分，其用作栅电极的指状部分的基底并且形成在晶体管的外部(例如，参见日本专利特开No.2006-066887(专利文献1))。
又一种传统上推荐的晶体管具有多个单位单元，每个单位单元具有相互交错的源接触和漏接触、位于源接触和漏接触之间的栅接触以及覆盖层，该覆盖层经由在接触通孔孔中设置的p+接触，将源接触电耦合到p+区(例如，参见国际公布No.WO 2006/065324(专利文献2))。
引用列表
专利文献
PTL1：日本专利特开No.2006-066887
PTL2：国际公布No.WO 2006/065324
发明内容
技术问题
通常，所理解的是，在以上的文件中公开的弯曲形栅电极上存在栅布线，所述栅布线的弯曲形状与栅电极的弯曲形状相同并且具有与栅焊盘相连接的一个端部。如果栅布线是弯曲形状的，则栅布线具有高电阻，并且栅电路的充电/放电费时。另外，栅布线具有较长的长度，这造成栅布线靠近栅焊盘的部分和远离栅焊盘的其他部分之间的栅电压变化存在时滞。出于这些原因，不能加速晶体管的开关。
另外，通常，栅布线具有的宽度的数量级不超过1μm。因此，在制造过程期间，会出现图案的缺失，其中由于光刻的失效而导致部分地没有形成布线。如果栅布线是弯曲形状的，则当栅布线即使在一个点处断裂时，在相比这点更远离栅焊盘的栅布线的一部分中，栅电压没有变化，并且在这个部分中，晶体管没有工作。出于这个原因，趋向于产生工作上有缺陷的晶体管产品。
现在，在上述日本专利特开No.2006-066887(专利文献1)中公开的梳子形状栅布线具有栅布线的交错部，该交错部在源布线的基底下方行进。通常，源布线的基底所占的宽度大，并且因此，在其下方行进的栅布线具有较长的长度和较高的电阻。另外，栅布线和源布线的基底在它们之间具有较大的交错区域，这导致栅-源电容较大。出于这些原因，栅电路的充电/放电费时，并且不能加速晶体管的开关。另外，由于在制造过程期间出现图案的缺失，导致栅布线的交错部断裂，在超过断裂点的部分中，晶体管没有工作，并且趋向于产生在工作上有缺陷的晶体管产品。
根据以上问题提出本发明，并且本发明的目的在于提供能够提高开关速度并且减少工作上有缺陷的产品的横向场效应晶体管。
解决问题的方法
根据本发明的一种场效应晶体管包括：衬底；有源层，其形成在所述衬底上；以及源布线、漏布线和栅布线，其形成在所述有源层上方。所述源布线形成为梳子形状，具有源布线基底和从所述源布线基底突出的多个源布线指状部。所述漏布线被形成为梳子形状，具有漏布线基底和从所述漏布线基底突出的多个漏布线指状部。所述源布线和所述漏布线被布置成彼此相对，使得所述源布线指状部和所述漏布线指状部相互交错。所述栅布线具有栅布线基底、从所述栅布线基底突出的多个栅布线指状部和连接相邻的所述栅布线指状部的顶端的连接部。所述栅布线指状部布置在所述源布线指状部和所述多个漏布线指状部之间，以及所述栅布线基底布置在所述源布线基底和所述漏布线指状部之间并且与所述源布线指状部交错，并且使绝缘膜插入在所述栅布线基底和所述源布线指状部之间。
优选地，相邻的栅布线指状部和连接所述栅布线指状部的所述连接部构成第一布线。所述栅布线基底的位于其中通过所述连接部所连接的相邻的所述栅布线指状部分别连接到所述栅布线基底的两个点之间的部分构成第二布线，所述第二布线与所述第一布线电气并联。所述第一布线具有的电阻不小于所述第二布线的电阻。
优选地，所述栅布线指状部具有的垂直横截面面积不大于所述栅布线基底的垂直横截面面积。
优选地，所述有源层包括：第一导电类型缓冲层；第二导电类型沟道层，其形成在所述缓冲层上并且具有表面；第二导电类型源区，其被形成为从与所述源布线指状部的至少一部分相对的所述沟道层的表面至所述沟道层的内部；第二导电类型漏区，其被形成为从与所述漏布线指状部的至少一部分相对的所述沟道层的表面至所述沟道层的内部；以及第一导电类型栅区，其被形成为从与所述栅布线指状部的至少一部分相对的所述沟道层的表面至所述沟道层的内部。所述场效应晶体管还包括：源电极，其连接所述源布线指状部和所述源区；漏电极，其连接所述漏布线指状部和所述漏区；以及栅电极，其连接所述栅布线指状部和所述栅区。
优选地，所述有源层包括：第一导电类型缓冲层；第二导电类型沟道层，其形成在所述缓冲层上；第一导电类型RESURF层，其形成在所述沟道层上并具有表面；第二导电类型源区，其被形成为从与所述源布线指状部的至少一部分相对的所述RESURF层的表面延伸至所述沟道层；第二导电类型漏区，其被形成为从与所述漏布线指状部的至少一部分相对的所述RESURF层的所述表面延伸至所述沟道层；以及第一导电类型栅区，其被形成为从与所述漏布线指状部的至少一部分相对的所述RESURF层的表面延伸至所述沟道层。所述场效应晶体管还包括：源电极，其连接所述源布线指状部和所述源区；漏电极，其连接所述漏布线指状部和所述漏区；以及栅电极，其连接所述栅布线指状部和所述栅区。
优选地，所述有源层包括：第一导电类型缓冲层；第一导电类型主体层，其形成在所述缓冲层上并具有表面；第二导电类型源区，其被形成为从与所述源布线指状部的至少一部分相对的所述主体层表面至所述主体层的内部；以及第二导电类型漏区，其被形成为从与所述漏布线指状部的至少一部分相对的所述主体层的所述表面至所述主体层的内部。所述场效应晶体管还包括：栅电极，其形成在所述栅布线指状部的至少一部分下方并且形成在所述主体层上，并且使绝缘层插入其间；源电极，其连接所述源布线指状部和所述源区；以及漏电极，其连接所述漏布线指状部和所述漏区。
优选地，所述有源层包括：第一导电类型缓冲层；第二导电类型沟道层，其形成在所述缓冲层上并且具有表面；第二导电类型源区，其被形成为从与所述源布线指状部的至少一部分相对的所述沟道层的所述表面至所述沟道层的内部；以及第二导电类型漏区，其被形成为从与所述漏布线指状部的至少一部分相对的所述沟道层的表面至所述沟道层的内部。所述场效应晶体管还包括：栅电极，其形成在所述栅布线指状部的至少一部分下方并且接触所述沟道层，并且表现出肖特基特性；源电极，其连接所述源布线指状部和所述源区；以及漏电极，其连接所述漏布线指状部和所述漏区。
优选地，所述场效应晶体管还包括：第一导电类型基底区，其形成在所述源布线指状部的至少一部分下方，并且从所述表面延伸到所述缓冲层；以及基底电极，其连接所述源布线指状部和所述基底区。
优选地，当在平面图上观察所述场效应晶体管时，由所述源区环绕所述基底区。
优选地，所述基底电极位于所述源电极下方。
本发明的有益效果
根据本发明的场效应晶体管，可以实现提高了开关速度以及减少的工作上有缺陷的产品。
附图说明
图1是示出第一实施例的横向场效应晶体管的布线形状的示意图。
图2是第一实施例的横向场效应晶体管的横截面图。
图3是第一实施例的横向场效应晶体管的另一个横截面图。
图4是第一实施例的横向场效应晶体管的又一个横截面图。
图5是栅布线的一部分的分解图。
图6是栅布线的基底的沿着图5中的线VI-VI的横截面图。
图7是栅布线的指状部的沿着图5中的线VII-VII的横截面图。
图8是示出用于制造第一实施例的横向场效应晶体管的方法的流程图。
图9是第二实施例的横向场效应晶体管的横截面图。
图10是第三实施例的横向场效应晶体管的横截面图。
图11是第四实施例的横向场效应晶体管的横截面图。
图12是第五实施例的横向场效应晶体管的横截面图。
图13是第六实施例的横向场效应晶体管的横截面图。
具体实施方式
下文中，将参照附图来描述本发明的实施例。在以下的附图中，相同或相应的元件具有分配的相同的附图标记，并且将不再对其重复描述。
第一实施例
图1是示出第一实施例的横向场效应晶体管的布线形状的示意图。图1示出横向场效应晶体管的源布线、漏布线和栅布线的布置。如图1中所示，本实施例的横向场效应晶体管包括源布线23、漏布线33和栅布线43。源布线23形成为梳子形状，具有基底24和从基底24突出的多个指状部25。源布线23的多个指状部25均连接到基底24。漏布线33形成为梳子形状，具有基底34和从基底34突出的多个指状部35。漏布线33的多个指状部35均连接到基底34。
源布线23和漏布线33被布置成彼此相对，使得梳子形状源布线23的指状部25和梳子形状漏布线33的指状部35相互交错。也就是说，源布线23和漏布线33被布置成使得源布线23的指状部25和漏布线33的指状部35交替地布置。
图1所示的源布线23具有三个指状部25。指状部25从基底24的一侧以与基底24正交的方式突出。图1所示的漏布线33具有四个指状部35。指状部35从基底34的一侧以与基底24正交的方式突出。源布线23和漏布线33被布置成使得源布线23的三个指状部25插入在漏布线33的四个指状部35之间。
源布线23的基底24和漏布线33的基底34被布置成彼此平行。源布线23的指状部25从基底24向着漏布线33的基底34延伸。漏布线33的指状部35从基底34向着源布线23的基底24延伸。源布线23的指状部25和漏布线33的指状部35被设置成彼此平行并且一个接一个地交替布置。
在图1中用虚线示出的源电极22布置在源布线23的指状部25被设置成与漏布线33的指状部35相互交错的部分下方。在图1中用虚线示出的漏电极32布置在漏布线33的指状部35被设置成与源布线23的指状部25相互交错的部分下方。本文的“上方”表示在半导体的沉积方向上较为远离衬底，而“下方”表示在半导体的沉积方向上较为靠近衬底。
栅布线43具有基底44和从基底44突出的多个指状部45。当在平面图上观察晶体管时，栅布线43的基底44布置在源布线23的基底24附近侧上。栅布线43的基底44布置在源布线23的基底24和漏布线33的指状部35之间。栅布线43的基底44布置在源布线23的指状部25下方并且与漏布线33的指状部35交错，并且使绝缘膜插入在其间。栅布线43的基底44具有连接到由诸如金属的导电材料形成的栅焊盘49的一个端部。
栅布线43的指状部45从基底44的一侧以与基底44正交的方式突出。栅布线43的多个指状部45被布置成彼此平行。栅布线43的指状部45布置在源布线23的指状部25和漏布线33的指状部35之间。栅布线43的指状部45从基底44向着漏布线33的基底34延伸。栅布线43的指状部45、源布线23的指状部25和漏布线33的指状部35被设置成彼此平行。
栅布线43还具有连接部47，所述连接部47连接相邻的指状部45的顶端46。在沿着漏布线33的基底34侧上，一对相邻的指状部45的顶端46通过连接部47彼此连接。至于栅布线43的指状部45，相邻的指状部45的远端通过连接部47彼此连接，并且使源布线23的指状部25夹在其间。栅布线43的指状部45和连接部47形成为环绕源布线23的指状部25的U形。
图2是第一实施例的横向场效应晶体管的横截面图。图2是用作横向场效应晶体管的实例的横向RESURF-JEFT(减小的表面场结型场效应晶体管)1的沿着图1中的线II-II的横截面图。
在图2中所示的RESURF-JEFT 1中，在由诸如SiC的半导体形成的衬底10上，形成由半导体制成的有源层14。RESURF-JEFT 1具有衬底10和形成在衬底10上的有源层14。源布线23、漏布线33和栅布线43形成在有源层14上方。
有源层14包括在衬底10上形成的p型缓冲层11、在缓冲层11上形成的n型沟道层12和在沟道层12上形成的p型RESURF层13。RESURF层13具有表面13a。n+型源区21、n+型漏区31和p+型栅区41彼此以一定距离形成并且以从RESURF层13的表面13a向沟道层12延伸的方式形成。
缓冲层11、RESURF层13和栅区41具有作为第一导电类型的p型导电类型。栅区41具有比RESURF层13中的p型杂质浓度高的p型杂质浓度。缓冲层11具有比RESURF层13中的p型杂质浓度低的p型杂质浓度。沟道层12、源区21和漏区31具有作为第二导电类型的n型导电类型。源区21和漏区31具有比沟道层12中的n型杂质浓度高的n型杂质浓度。
在用作RESURF层13的上表面的表面13a上，形成由绝缘材料制成的场氧化物膜20。在场氧化物膜20中，形成多个开口。在位于源区21上的开口中，形成源电极22。在位于漏区31上的开口中，形成漏电极32。在位于栅区41的开口中，形成栅电极42。
场氧化物膜20被形成为覆盖RESURF层13的表面13a上的除了形成源电极22、漏电极32和栅电极42之外的整个区域。这导致场氧化物膜20将源电极22、漏电极32和栅电极42电隔离。
被供应电子的源区21被形成为与源布线23的指状部25相对。在源区21上方的源电极22上，形成由诸如金属的导电材料制成的源布线23。源电极22电连接源布线23的指状部25和源区21。
被提取电子的漏区31被形成为与漏布线33的指状部35相对。在漏区31上方的漏电极32上，形成由导电材料制成的漏布线33。漏电极32电连接漏布线33的指状部35和源区31。
布置在源区21和漏区31之间并且建立和中断源区21和漏区31之间的电连接的栅区41被形成为与栅布线43的指状部45相对。在栅区41上方的栅电极42上，形成由导电材料制成的栅布线43。栅电极42电连接栅布线43的指状部45和栅区41。
在场氧化物膜20上，形成层间绝缘膜51。层间绝缘膜51被形成为覆盖栅布线43并且填充在源布线23和漏布线33之间。层间绝缘膜51将源布线23和栅布线43电绝缘并且将漏布线33和栅布线43电绝缘。
在层间绝缘膜51上，形成钝化膜52。钝化膜52被形成为覆盖整个RESURF-JFET 1，包括整个源布线23和漏布线33。钝化膜52作为表面保护膜工作，其外部地保护RESURF-JFET 1。
图3是第一实施例的横向场效应晶体管的另一个横截面图。图3示出RESURF-JFET 1的沿着图1中的线III-III的横截面图。图3示出栅布线43的基底44和连接部47。在基底44和连接部47下方，形成栅区41。栅布线43的基底44和连接部47均经由栅电极42被连接到栅区41。
在栅布线43的基底44和连接部47之间，提供源布线23的指状部25。在源布线23的指状部25下方，形成源区21。在图3所示的源布线23的左端上，布置源布线23的基底24。在图3中，在附图中的横向方向上，源布线23的指状部25从栅区41上方延伸到覆盖栅布线43的基底44的位置。栅布线43的基底44与源布线23的指状部25的最靠近基底24的一部分交错，并且使层间绝缘膜51插入在栅布线43的基底44和源布线23的指状部25之间。
图3示出漏布线33的基底34。如参照图1所描述的，漏电极32布置在漏布线33的指状部35下方，然而，没有布置在漏布线33的基底34下方。因此，在图3中，漏电极32和漏区31没有布置在漏布线33下方。
图4是第一实施例的横向场效应晶体管的又一个横截面图。图4示出RESURF-JFET 1的沿着图1中的线IV-IV的横截面图。图4示出在附图中的横向方向上延伸的栅布线43的基底44。在基底44下方，形成栅区41。栅布线43的基底44经由栅电极42被连接到栅区41。
利用层间绝缘膜51覆盖栅布线43的基底44。在层间绝缘膜51上，源布线23的指状部25被布置成利用钝化膜52覆盖。也就是说，从图3和图4中清楚的是，层间绝缘膜51插入在源布线23的指状部25和栅布线43的基底44之间。这在源布线23的指状部25和栅布线43的基底44之间形成电隔离。
栅布线43的基底44的一个端部连接到栅焊盘49。栅焊盘49从场氧化物膜20的顶部在厚度方向上延伸穿过层间绝缘膜51和钝化膜52，以暴露在RESURF-JFET 1的外表面上。经由以此方式布置的栅焊盘49，使外部电路和栅布线43之间的电连接成为可能。
图5是栅布线43的一部分的分解图。图5示出构成第一布线101的栅布线43的一对相邻的指状部45和连接指状部45的连接部47。第一布线101具有由栅布线43的基底44和连接部47形成的U形结构。栅布线43的基底44位于通过连接部47所连接的相邻指状部45连接到基底44的两个点之间的部分构成第二布线102，第二布线102与第一布线101电气并联。第二布线102是基底44的连接基底44的两个点的部分，所述两个点对应于第一布线101的U形结构的顶端上的两个点所连接的位置。U形的第一布线101和线性的第二布线102彼此电气并联。
形成栅布线43，使得第一布线101具有的电阻不小于第二布线102的电阻。相对于布置成U形的栅布线43的指状部45和连接部47所形成的导电路径的电阻，栅布线43的基底44与导电路径平行的部分具有相等或更小的电阻。为此，与流过第一布线101相比，电流更容易流过第二布线102。也就是说，当向形成第二布线102的基底44施加电压时，流过基底44内部的电流大于图5中的箭头所指示的电流，并且经由连接部47从附图右部的指状部45流向左部的指状部45。
图6是栅布线43的基底44的沿着图5中的线VI-VI的横截面图。图7是栅布线43的指状部45的沿着图5中的线VII-VII的横截面图。比较图6和图7，栅布线43的指状部45具有的垂直横截面面积不超过栅布线43的基底44的垂直横截面面积。这里，“垂直横截面面积”是指当相对于布线延伸的方向以直角进行切割时布线的横截面面积。
例如，栅布线43的基底44可以具有5μm的宽度w1以及0.1μm的厚度h1。形成与U形的第一布线101平行的第二布线102的基底44的长度可以是10μm。此外，栅布线43的指状部45可以具有2μm的宽度w2以及0.1μm的厚度h2，并且指状部45可以具有150μm的长度。
在具有以上构造的RESURF-JFET 1中，多个指状部45以从栅布线43的基底44突出的方式形成，并且多个指状部45平行连接到基底44。为此，与传统的弯曲形栅布线相比，可以使从栅焊盘49到靠近栅焊盘49的指状部45的路径的电阻与从栅焊盘49到远离栅焊盘49的指状部45的路径的电阻之差较小。因此，可以使靠近栅焊盘49的指状部45和远离栅焊盘49的指状部45之间的栅电压变化的时滞短。
栅布线43被形成为使得栅布线43的指状部45和连接部47所形成的第一布线101的电阻不小于由基底44形成并且与第一布线101平行的第二布线102的电阻。由于栅布线43的基底44中的电阻小，因此对于流过基底44的电流而言，能够使电阻小。同时，由于与指状部45相比电流更容易流过基底44，因此，可以使靠近栅焊盘49的指状部45和远离栅焊盘49的指状部45之间的栅电压变化的时滞短。通过使栅布线43的指状部45的垂直横截面面积不超过基底44的垂直横截面面积，可以得到与指状部45相比实现了基底44的较小电阻的更显著效果。
另外，由于栅布线43的基底44布置在源布线23的基底24和漏布线33之间，因此源布线23和栅布线43在其间具有较小的交错面积。通常，源布线23的基底24具有的宽度(沿着与基底24延伸的方向(图1中的垂直方向)正交的方向的尺寸)大于栅布线43的基底44的宽度。为此，与其中梳子形状的栅布线在源布线的基底下方行进的传统技术中的源布线的基底和栅布线的指状部之间的交错面积相比，在本实施例的构造中，源布线23的指状部25和栅布线43的基底44之间的交错面积可以更小。因此，可以实现较小的栅-源电容，并且因此栅电路充电/放电所需的时间可以缩短。
如此，本实施例的RESURF-JFET 1具有的栅电压变化的时滞较短并且栅电路充电/放电所需的时间较短，并且因此可以实现RESURF-JFET 1的开关速度提高。
同时，在本实施例的RESURF-JFET 1中，由于多个指状部45与栅布线43的基底44并联连接，因此在一个指状部45中发生缺失的图案不影响对其他指状部45的栅电压变化的传输。另外，由于两个相邻的指状部45和连接部47形成U形布线，该U形布线具有到基底44的两个连接点，因此即使在指状部45上的一个点处发生缺失图案并且布线断裂，也可以从与基底44的其他连接将栅电压变化传输到其前部布线的一部分，由此操作晶体管。在一个U形布线内的两个或更多个点断裂的情况下，尽管形成了晶体管不进行工作的部分，但在这种情况下，也不影响对其他指状部45的栅电压变化的传输。因此，可以抑制形成工作上有缺陷的晶体管产品。
在栅布线43的基底44中也会缺失图案。然而，通过使栅布线43的指状部45的垂直横截面面积不超过基底44的垂直横截面面积，与指状部45相比，可以降低缺失图案造成基底44中的栅布线43断裂的可能性。因此，可以进一步抑制出现工作上有缺陷的晶体管产品。
接着，将描述用于制造图2至图4所示的RESURF-JFET 1的方法。图8是示出用于制造第一实施例的横向场效应晶体管的方法的流程图。在根据本实施例的实现横向场效应晶体管的RESURF-JFET 1的制造方法中，执行以下的步骤。
首先，准备用作半导体衬底的衬底10(S10)。例如，准备诸如被称作4H-SiC的单晶型SiC的n型衬底。然后，形成缓冲层11，缓冲层11位于衬底10的主表面上并且由包括p型杂质作为第一导电类型杂质的SiC层制成(S20)。缓冲层11能够具有例如10μm的厚度，并且可以使用外延生长方法作为膜形成方法。可以使用铝(Al)作为p型杂质。缓冲层11具有的p型杂质浓度为例如1.0×1016cm-3。
然后，形成沟道层12，沟道层12位于缓冲层11上并且包括第二导电类型(n型)杂质，该第二导电类型杂质具有的浓度高于缓冲层11中的p型杂质的浓度(S30)。可以使用氮(N)作为n型杂质。例如，沟道层12具有的厚度可以为0.4μm。沟道层12具有的n型导电杂质的浓度可以为2.0×1017cm-3。接着，在沟道层12上形成RESURF层13(S40)。RESURF层13包括第一导电类型(p型)杂质，该第一导电类型杂质具有的浓度高于缓冲层11中的p型杂质的浓度。RESURF层13具有的厚度可以为例如0.25μm并且RESURF层13具有的p型导电杂质浓度可以为2.0×1017cm-3。
然后，包括第一导电类型(p型)杂质的栅区41被形成为从RESURF层13的表面13a通过RESURF层13延伸到沟道层12(S50)。具体来讲，使用光刻法，形成构图的抗蚀剂膜。通过采用抗蚀剂膜作为掩模，利用离子注入法，将铝(Al)注入到RESURF层13和沟道层12中。以此方式，形成p型导电类型的栅区41。栅区41具有的深度可以为例如0.4μm。另外，栅区41具有的p型杂质浓度可以为例如1.0×1019cm-3。
然后，形成源区21和漏区31，源区21和漏区31彼此相对且栅区41夹在其间并包括第二导电类型(n型)杂质，以从RESURF层13的表面13a通过RESURF层13延伸到沟道层12(S60)。具体来讲，如在形成栅区41的上述步骤中，通过使用离子注入法将磷(P)注入到RESURF层13和沟道层12中，来形成n型导电性的源区21和漏区31。例如，源区21和漏区31具有的深度可以为0.4μm。源区21和漏区31具有的n型杂质浓度可以为例如5.0×1019cm-3。
然后，执行激活退火，用于激活注入到上述栅区41、源区21和漏区31中的离子。至于用于激活退火步骤的条件，例如，可以使用氩气作为环境，并且可以采用1700℃的加热温度和30分钟的加热时间。注意的是，退火中的环境压力可以是例如100kPa。然后，形成场氧化物膜20(S80)。具体来讲，通过在氧气气氛中加热已经经受上述过程的衬底10，对RESURF层13的表面13a进行热氧化，以形成场氧化物膜20。至于加热条件，例如，可以采用1300℃的加热温度和60分钟的加热时间。注意的是，加热中的环境压力可以是气氛压力。结果，形成具有0.1μm厚度的场氧化物膜20。
然后，在场氧化物膜20的预定区域中形成开口(S90)。开口被形成在随后步骤中形成电极的位置处。具体来讲，使用光刻法，在场氧化物膜20上形成具有预定图案的抗蚀剂膜。这个抗蚀剂膜具有在将要形成开口的区域中形成的开口图案。使用这个抗蚀剂膜作为掩模，通过蚀刻来部分地去除场氧化物膜20。以此方式，形成开口。
然后，在开口内形成欧姆电极(S100)。具体来讲，使用气相沉积法，在开口内且在抗蚀剂膜的上表面上形成构成欧姆电极的导电材料膜(例如，镍(Ni)膜)。随后，通过去除抗蚀剂膜，还去除在抗蚀剂膜上形成的Ni膜的一部分(剥离工序)。然后，在氩气氛中，对上面已形成Ni膜的SiC衬底进行热处理，并且使Ni膜变成欧姆电极。至于这种热处理的条件，例如，可以采用950℃的加热温度和2分钟的加热时间。另外，氩气气氛的压力可以是大气压力。以此方式，形成接触源区21的源电极22、接触漏区31的漏电极32以及接触栅区41的栅电极42。
然后，在栅电极42上形成栅布线43(S110)。具体来讲，使用光刻法，在栅电极42上形成构图的抗蚀剂膜。该抗蚀剂膜具有被形成为暴露栅电极42的开口图案。通过气相沉积，在抗蚀剂膜的开口图案的内部上，形成要变成栅布线43的导电材料膜(例如，铝膜)。例如，铝膜具有的厚度可以为0.1μm。随后，通过去除抗蚀剂膜，来去除导电材料膜位于抗蚀剂膜上的部分(剥离工序)。结果，得到位于栅电极42上的栅布线43。
然后，形成覆盖栅布线43的层间绝缘膜51(S120)。具体来讲，使用等离子体CVD(化学气相沉积)法以形成层间绝缘膜51，该层间绝缘膜51由厚度为0.2μm的SiO2膜制成。以此方式，层间绝缘膜51被形成为接触栅布线43、源电极22、漏电极32和场氧化物膜20的表面。
然后，去除层间绝缘膜51的一部分，以在层间绝缘膜51的预定区域中形成开口(S130)。这些开口形成在随后的步骤中将要形成栅焊盘49、源布线23和漏布线33的位置处。具体来讲，在将抗蚀剂涂覆在层间绝缘膜51上之后，执行曝光和显影，并且在层间绝缘膜51的所期望区域中形成具有开口的抗蚀剂膜。例如，通过RIE(反应离子蚀刻)，使用抗蚀剂膜作为掩模，以部分地去除层间绝缘膜51。以此方式，去除接触源电极22和漏电极32的层间绝缘膜51，并且也去除在与栅焊盘49的布置相对应的区域中的层间绝缘膜51。
然后，形成包括焊盘的源布线23、包括焊盘的漏布线33和栅焊盘49(S140)。具体来讲，在通过RIE部分去除的层间绝缘膜51上，通过例如溅射形成由铝制成并且具有3μm厚度的铝膜，并且将铝膜蚀刻成所期望的形状，使得源布线23、漏布线33和栅焊盘49形成。
然后，形成钝化膜52(S150)。具体来讲，在除了要外部连接的诸如栅焊盘49的焊盘部分之外的RESURF-JFET 1的整个顶表面上，例如，在层间绝缘膜51的表面上以及在步骤(S140)中形成的源布线23和漏布线33上方，通过例如等离子体CVD来形成由具有5μm厚度的SiO2膜制成的钝化膜52。通过形成用作保护层的钝化膜52，外部地保护RESURF-JFET 1。
如图2至图4所示，这种制造方法可以容易地提供RESURF-JFET1，该RESURF-JFET 1能够提高开关速度并且减少工作上有缺陷的产品。
第二实施例
图9是第二实施例的横向场效应晶体管的横截面图。图9所示的用作横向场效应晶体管的实例的横向RESURF-JFET 1具有与第一实施例的RESURF-JFET 1的构造基本相同的构造。然而，第二实施例的RESURF-JFET 1与第一实施例的RESURF-JFET 1的不同之处在于，形成与缓冲层11电接触的基底区域61。
具体来讲，第二实施例的RESURF-JFET 1包括在源布线23的指状部25的一部分下方形成的p+型基底区域61。基底区域61被形成为从RESURF层13的表面13a延伸到缓冲层11。在基底区域61上，形成接触基底区域61的基底电极62。基底电极62连接源布线23的指状部25和基底区域61。基底电极62电接触缓冲层11。基底电极62被布置成接触源电极22并且具有与源电极22的电势相同的电势。
虽然只要能够与源布线23形成连接就可以将基底电极62放置在任何位置处，但是期望的是，电极与源电极22一起提供在源布线23的指状部25下方。图9示出RESURF-JFET 1的横截面图，然而，更优选地，在平面图上，由源电极22环绕基底电极62。也就是说，更优选地，当在平面图上观察RESURF-JFET 1时由源区21环绕基底区域61。
在具有这种构造的第二实施例的RESURF-JFET 1中，由于基底电极62与源电极22一起提供在源布线23的指状部25下方，因此提升晶体管单元的工作稳定性。另外，在缓冲层11内的晶体管的关闭操作下的耗尽层的伸展和导通操作下的耗尽层的收缩得以提升。因此，可以实现RESURF-JFET 1的开关速度的提高。在平面图上由源区21环绕的基底区域61可以提供晶体管的更稳定工作。
用于制造图9所示的RESURF-JFET 1的方法与图8中基本所示的第一实施例的制造RESURF-JFET 1的方法基本上相同，然而，不同之处在于，添加了形成基底区域61的步骤。具体来讲，执行图8所示的步骤(S10)至(S60)。随后，执行铝离子注入，并且深度达到缓冲层11，以形成p+型基底区域61。例如，基底区域61可以具有0.9μm的深度。基底区域61具有的p型杂质浓度可以为例如1.0×1019cm-3。
然后，在步骤(S70)中执行激活退火，用于激活与栅区41、源区21和漏区31同步地注入到基底区域61中的离子。随后，执行步骤(S80)至(S90)，并且在步骤(S100)中，欧姆电极与源电极22一体地形成并且位于基底区域61上，以形成基底电极62。随后，执行步骤(S110)至(S150)。以此方式，可以得到图9所示的包括基底区域61的RESURF-JFET 1。
第三实施例
图10是第三实施例的横向场效应晶体管的横截面图。图10所示的用作横向场效应晶体管实例的横向RESURF-JFET 1具有与图9所示的第二实施例的RESURF-JFET 1的构造基本相同的构造。然而，第三实施例的RESURF-JFET 1与第一实施例的RESURF-JFET 1的不同之处在于，基底区域61设置在源电极22下方。
在第三实施例的RESURF-JFET 1中，形成从RESURF层13的表面13a向着缓冲层11凹进的沟槽。基底区域61形成在沟槽下方。基底电极62提供在沟槽的底部处，以便接触基底区域61。结果，在平面图上，基底电极62形成在环绕基底电极62的源电极22下方，即，与源电极相比，形成为更接近缓冲层11。
在具有这种构造的第三实施例的RESURF-JFET 1中，通过形成从RESURF层13的表面13a凹进的沟槽并且执行离子注入到沟槽的底部，可以形成包括p型杂质的基底区域61。也就是说，为了形成基底区域61，不需要执行从RESURF层13的表面13a向着缓冲层11的深离子注入。因此，可以实现更简单且更容易的制造RESURF-JFET 1的过程。
用于制造图10所示的RESURF-JFET 1的方法与图8中基本所示的第一实施例的制造RESURF-JFET 1的方法基本上相同，然而，不同之处在于，添加了在RESURF层13中形成沟槽并且此后形成基底区域61的步骤。具体来讲，执行图8所示的步骤(S10)至(S40)。随后，通过在与将要形成基底区域61的位置相对应的区域中，通过RIE形成沟槽。确定沟槽的深度，以使得当执行将p型杂质注入到沟槽底部的离子注入使注入深度与栅区41的注入深度相同时，经受离子注入的区域到达缓冲层11。例如，沟槽具有的深度可以是0.5μm。
接着，在步骤(S50)中，与用于形成栅区41的离子注入同步地，从之前步骤中形成的沟槽的底部开始执行铝离子注入。这在沟槽下方形成包括p型杂质的基底区域61。例如，基底区域61具有的深度可以为0.4μm。另外，基底区域61具有的p型杂质浓度可以为例如1.0×1019cm-3。
然后，执行步骤(S60)，之后执行步骤(S70)，在步骤(S70)中，执行激活退火，用于激活与栅区41、源区21和漏区31同步地注入到基底区域61中的离子。随后，执行步骤(S80)至(S90)，并且在步骤(S100)中，与形成源电极22、漏电极32和栅电极42同步地，在基底区域61上形成欧姆电极，以形成基底电极62。随后，执行步骤(S110)至(S150)。以此方式，可以得到图10所示的RESURF-JFET1，并且其具有提供在源电极22下方的基底电极62。
第四实施例
图11是第四实施例的横向场效应晶体管的横截面图。图11所示的用作横向场效应晶体管实例的横向JFET 71具有与第一实施例的RESURF-JFET 1的构造基本相同的构造。然而，JFET 71与第一实施例的RESURF-JFET 1的不同之处在于，在沟道层12上没有形成RESURF层，并且在于在图2所示的RESURF-JFET 1中形成RESURF层13的区域中还形成沟道层12。
具体来讲，在图11所示的JFET 71中，有源层14包括形成在衬底10上的p型缓冲层11以及形成在缓冲层11上的n型沟道层12。沟道层12具有表面12a。从沟道层12的表面12a至沟道层12的内部，形成n+型源区21、n+型漏区31和p+型栅区41。在表面12a上形成的用作沟道层12的上表面的场氧化物膜20中，形成多个开口。
在位于源区21上的开口内，形成源电极22。源区21被形成为与源布线23的指状部25相对。源电极22电连接源布线23的指状部25和源区21。
在位于漏区31上的开口内，形成漏电极32。漏区31被形成为与漏布线33的指状部35相对。源电极32电连接漏布线33的指状部35和漏区31。
在位于栅区41上的开口内，形成栅电极42。栅区41被形成为与栅布线43的指状部45相对。栅电极42电连接栅布线43的指状部45和栅区41。
另外，在具有以上构造的JFET 71中，栅布线43的基底44布置在源布线23的基底24和漏布线33之间，并且栅布线43的基底44和源布线23的指状部25彼此交错。为此，如在第一实施例的RESURF-JFET 1中，栅电压的时滞较短，并且栅电路充电/放电所需的时间缩短，并且因此，可以实现JFET 71的提高开关速度。此外，可以抑制出现工作上有缺陷的晶体管产品。
用于制造图11所示的JFET 1的方法与图8中基本所示的第一实施例的制造RESURF-JFET 1的方法基本上相同，然而，不同之处在于，没有执行形成RESURF层13的步骤(S40)。具体来讲，执行图8所示的步骤(S10)至(S20)。随后，在缓冲层11上，形成沟道层12(S30)。例如，沟道层12具有的厚度可以为例如0.65μm。在沟道层12的表面12a处，形成包括第一导电类型(p型)杂质的栅区41(S50)。
在沟道层12的表面12a处，随后包括第二导电类型(n型)杂质的源区21和漏区31被形成为彼此面对并且栅区41夹在其间(S60)。这之后是激活退火，用于激活注入到栅区41、源区21和漏区31中的离子(S70)。然后，对沟道层12的表面12a进行热氧化，以形成场氧化物膜20(S80)。随后，执行步骤(S90)至(S150)。以此方式，可以得到图11所示的JFET 71。
第五实施例
图12是第五实施例的横向场效应晶体管的横截面图。图12所示的用作横向场效应晶体管实例的横向MOSFET(金属氧化物半导体场效应晶体管)81具有与第一实施例的RESURF-JFET 1的构造基本相同的构造。然而，在MOSFET 81中，p型主体层82形成在缓冲层11上，并且源区21、漏区31和n型漂移层83形成在主体层82内，然而没有形成图2所示的栅区41。栅电极42形成在场氧化物膜20上。
更具体来讲，在图12所示的MOSFET 81中，有源层14包括形成在衬底10上的p型缓冲层11和形成在缓冲层11上的p主体层82。主体层82具有表面82a。从主体层82的表面82a到主体层82的内部，形成n+型源区21和n+型漏区31。在表面82a上形成的用作主体层82的上表面的场氧化物膜20中，形成多个开口。
在位于源区21上的开口内，形成源电极22。源区21被形成为与源布线23的指状部25相对。源电极22接触源区21并且电连接源布线23的指状部25和源区21。
在位于漏区31上的开口内，形成漏电极32。漏区31被形成为与漏布线33的指状部35相对。源电极32接触漏区31并且电连接漏布线33的指状部35和漏区31。
从主体层82的表面82a到主体层82的内部，形成n型漂移层83。漂移层83被布置成在漏区31的面对源区21侧上接触漏区31，并且与源区21分开。
栅电极42形成在主体层82上所形成的绝缘场氧化物膜20上。栅电极42形成在主体层82上，并且场氧化物膜20用作插入其间的绝缘层。栅电极42接触场氧化物膜20。与栅电极42接触的场氧化物膜20接触主体层82并且还接触在主体层82内形成的源区21和漂移层83。栅电极42形成在栅布线43的指状部45的一部分下方。源区21和漂移层83被形成为延伸到栅电极42的指状部45正下方的一部分附近。
另外，在具有以上构造的MOSFET 81中，栅布线43的基底44布置在源布线23的基底24和漏布线33之间，并且栅布线43的基底44和源布线23的指状部25彼此交错。为此，如在第一实施例的RESURF-JFET 1中，栅电压变化的时滞较短并且栅电路充电/放电所需的时间较短，并且因此可以实现RESURF-JFET 1的提高开关速度。此外，可以抑制出现工作上有缺陷的晶体管产品。
用于制造图12所示的MOSFET 81的方法与图8基本所示的第一实施例的制造RESURF-JFET 1的方法基本上相同，然而，不同之处在于，形成漂移层83的步骤和形成栅电极42的步骤。具体来讲，执行图8所示的步骤(S10)至(S20)。随后，在缓冲层11上，形成主体层82(S30)。主体层82具有的厚度可以为例如0.6μm。
在主体层82的表面82a处，然后形成包括第二导电类型(n型)杂质的源区21和漏区31(S60)。这之后是，在主体层82的表面82a处形成包括第二导电类型(n型)杂质的漂移层83。随后，执行激活退火，用于激活注入到漂移层83、源区21和漏区31的离子(S70)。然后，对主体层82的表面82a进行热氧化，以形成场氧化物膜20(S80)。
然后，在随后步骤中，场氧化物膜20的与将要形成源电极22和漏电极32的位置相对应的预定区域中，形成开口(S90)。这之后是，在开口内形成欧姆电极，并且同时还在场氧化物膜20上形成与栅电极42相对应的欧姆电极(S100)。以此方式，在场氧化物膜20上，形成接触源区21的源电极22、接触漏区31的漏电极32和栅电极42。随后，执行步骤(S110)至(S150)。以此方式，可以得到图12所示的MOSFET 81。
第六实施例
图13是第六实施例的横向场效应晶体管的横截面图。图13所示的用作横向场效应晶体管实例的横向MESFET(金属半导体场效应晶体管)91具有与第一实施例的RESURF-JFET 1的构造基本相同的构造。然而，MESFET 91与RESURF-JFET 1的不同之处在于，其具有肖特基结型栅电极42形成在半导体的沟道层12上的结构。
具体来讲，在图13所示的MESFET 91中，有源层14包括形成在衬底10上的p型缓冲层11和形成在缓冲层11上的n型沟道层12。沟道层12具有表面12a。从沟道层12的表面12a到沟道层12的内部，形成n+型源区21和n+型漏区31。在表面12a上形成的用作沟道层12的上表面的场氧化物膜20中，形成多个开口。
在位于源区21上的开口内，形成源电极22。源区21被形成为与源布线23的指状部25相对。源电极22电连接源布线23的指状部25和源区21。
在位于漏区31上的开口内，形成漏电极32。漏区31被形成为与漏布线33的指状部35相对。源电极32电连接漏布线33的指状部35和漏区31。
还在源电极22和漏电极32之间的场氧化物膜20中形成开口，并且在这个开口内，形成栅电极42。栅电极42形成在栅布线43的指状部45的一部分下方。在栅电极42下方，不存在第一实施例中所描述的栅区。栅电极42直接布置在沟道层12的表面12a上，并且被形成为接触沟道层12并且表现出肖特基特性。
另外，在具有以上构造的MESFET 91中，栅布线43的基底44布置在源布线23的基底24和漏布线33之间，并且栅布线43的基底44和源布线23的指状部25彼此交错。为此，如在第一实施例的RESURF-JFET 1中，栅电压变化的时滞较短并且栅电路充电/放电所需的时间较短，并且因此可以实现MESFET 91的提高开关速度。此外，可以抑制出现工作上有缺陷的晶体管产品。
用于制造图13所示的MESFET 91的方法与图8基本所示的第一实施例的制造RESURF-JFET 1的方法基本上相同，然而，不同之处在于，不执行形成RESURF层13的步骤(S40)和形成栅区41的步骤(S50)。具体来讲，执行图8所示的步骤(S10)至(S30)。这之后是，在沟道层12的表面12a处，形成包括第二导电类型(n型)杂质的源区21和漏区31(S60)。
然后，执行激活退火，用于激活注入到源区21和漏区31的离子(S70)。然后，对沟道层12的表面12a进行热氧化，以形成场氧化物膜20(S80)。随后，执行步骤(S90)至(S150)。以此方式，可以得到图13所示的MESFET 91。
注意的是，在描述第一实施例至第六实施例的过程中，描述了其中p型是第一导电类型并且n型是第二导电类型的横向场效应晶体管的实例，然而至于横向场效应晶体管的每个组件的导电类型，p型和n型都可以颠倒。
尽管以上已描述了根据本发明的实施例，但是应该理解，本文所公开的实施例在每个方面都是示例性且非限制性的。本发明的范围受权利要求书的条款限制，不受以上的描述限制，并且旨在包括在等同于权利要求书的条款的范围和含义内的任何修改形式。
附图标记列表
1RESURF-JFET；10衬底；11缓冲层；12沟道层；12a、13a、82a表面；13RESURF层；14有源层；20场氧化物膜；21源区；22源电极；23源布线；24、34、44基底；25、35、45指状部；31漏区；32漏电极；33漏布线；41栅区；42栅电极；43栅布线；46顶端；47连接部；49栅焊盘；51层间绝缘膜；52钝化膜；61基底区域；62基底电极；82主体层；83漂移层；101第一布线；102第二布线。

Claims (10)

1.一种场效应晶体管(1，71，81，91)，其包括：
衬底(10)；
有源层(14)，所述有源层(14)形成在所述衬底(10)上；以及
源布线(23)、漏布线(33)和栅布线(43)，所述源布线(23)、漏布线(33)和栅布线(43)形成在所述有源层(14)的上方，
所述源布线(23)形成为梳子形状，所述梳子形状具有源布线基底(24)和从所述源布线基底(24)突出的多个源布线指状部(25)，
所述漏布线(33)形成为梳子形状，所述梳子形状具有漏布线基底(34)和从所述漏布线基底(34)突出的多个漏布线指状部(35)，
所述源布线(23)和所述漏布线(33)被布置成彼此相对，使得所述源布线指状部(25)和所述漏布线指状部(35)相互交错，
所述栅布线(43)具有栅布线基底(44)、从所述栅布线基底(44)突出的多个栅布线指状部(45)和连接相邻的所述栅布线指状部(45)的顶端(46)的连接部(47)，
所述栅布线指状部(45)布置在所述源布线指状部(25)和所述漏布线指状部(35)之间，并且
所述栅布线基底(44)布置在所述源布线基底(24)和所述漏布线指状部(35)之间并且与所述源布线指状部(25)相互交错，并且绝缘膜(51)夹在所述栅布线基底(44)和所述源布线指状部(25)之间。
2.根据权利要求1所述的场效应晶体管(1，71，81，91)，其中，
相邻的所述栅布线指状部(45)和连接所述栅布线指状部(45)的所述连接部(47)构成第一布线(101)，
所述栅布线基底(44)的、位于通过所述连接部(47)所连接的相邻的所述栅布线指状部(45)所分别与所述栅布线基底(44)相连接的两个点之间的部分构成第二布线(102)，所述第二布线(102)与所述第一布线(101)电气并联，并且
所述第一布线(101)的电阻不小于所述第二布线(102)的电阻。
3.根据权利要求1或2所述的场效应晶体管(1，71，81，91)，其中，
所述栅布线指状部(45)的垂直横截面面积不大于所述栅布线基底(44)的垂直横截面面积。
4.根据权利要求1所述的场效应晶体管(71)，其中，
所述有源层(14)包括：
第一导电类型缓冲层(11)；
第二导电类型沟道层(12)，所述第二导电类型沟道层(12)形成在所述缓冲层(11)上并且具有表面(12a)；
第二导电类型源区(21)，所述第二导电类型源区(21)被形成为从所述沟道层(12)的相对于所述源布线指状部(25)的至少一部分相反的所述表面(12a)到所述沟道层(12)的内部；
第二导电类型漏区(31)，所述第二导电类型漏区(31)被形成为从所述沟道层(12)的相对于所述漏布线指状部(35)的至少一部分相反的所述表面(12a)到所述沟道层(12)的所述内部；以及
第一导电类型栅区(41)，所述第一导电类型栅区(41)被形成为从所述沟道层(12)的相对于所述栅布线指状部(45)的至少一部分相反的所述表面(12a)到所述沟道层(12)的所述内部，
所述场效应晶体管还包括：
源电极(22)，所述源电极(22)连接所述源布线指状部(25)和所述源区(21)；
漏电极(32)，所述漏电极(32)连接所述漏布线指状部(35)和所述漏区(31)；以及
栅电极(42)，所述栅电极(42)连接所述栅布线指状部(45)和所述栅区(41)。
5.根据权利要求1所述的场效应晶体管(1)，其中，
所述有源层(14)包括：
第一导电类型缓冲层(11)；
第二导电类型沟道层(12)，所述第二导电类型沟道层(12)形成在所述缓冲层(11)上；
第一导电类型RESURF层(13)，所述第一导电类型RESURF层(13)形成在所述沟道层(12)上并具有表面(13a)；
第二导电类型源区(21)，所述第二导电类型源区(21)被形成为从所述RESURF层(13)的相对于所述源布线指状部(25)的至少一部分相反的所述表面(13a)延伸至所述沟道层(12)，
第二导电类型漏区(31)，所述第二导电类型漏区(31)被形成为从所述RESURF层(13)的相对于所述漏布线指状部(35)的至少一部分相反的所述表面(13a)延伸至所述沟道层(12)；以及
第一导电类型栅区(41)，所述第一导电类型栅区(41)被形成为从所述RESURF层(13)的相对于所述栅布线指状部(45)的至少一部分相反的所述表面(13a)延伸至所述沟道层(12)，
所述场效应晶体管还包括：
源电极(22)，所述源电极(22)连接所述源布线指状部(25)和所述源区(21)；
漏电极(32)，所述漏电极(32)连接所述漏布线指状部(35)和所述漏区(31)；以及
栅电极(42)，所述栅电极(42)连接所述栅布线指状部(45)和所述栅区(41)。
6.根据权利要求1所述的场效应晶体管(81)，其中，
所述有源层(14)包括：
第一导电类型缓冲层(11)；
第一导电类型主体层(82)，所述第一导电类型主体层(82)形成在所述缓冲层(11)上并具有表面(82a)；
第二导电类型源区(21)，所述第二导电类型源区(21)被形成为从所述主体层(82)的相对于所述源布线指状部(25)的至少一部分相反的所述表面(82a)到所述主体层(82)的内部；以及
第二导电类型漏区(31)，所述第二导电类型漏区(31)被形成为从所述主体层(82)的相对于所述漏布线指状部(35)的至少一部分相反的所述表面(82a)到所述主体层(82)的所述内部；
所述场效应晶体管还包括：
栅电极(42)，所述栅电极(42)形成在所述栅布线指状部(45)的至少一部分的下方并且形成在所述主体层(82)上，其中绝缘层(20)夹在该栅电极(42)和所述主体层(82)中间；
源电极(22)，所述源电极(22)连接所述源布线指状部(25)和所述源区(21)；以及
漏电极(32)，所述漏电极(32)连接所述漏布线指状部(35)和所述漏区(31)。
7.根据权利要求1所述的场效应晶体管(91)，其中，
所述有源层(14)包括：
第一导电类型缓冲层(11)；
第二导电类型沟道层(12)，所述第二导电类型沟道层(12)形成在所述缓冲层(11)上并且具有表面(12a)；
第二导电类型源区(21)，所述第二导电类型源区(21)被形成为从所述沟道层(12)的相对于所述源布线指状部(25)的至少一部分相反的所述表面(12a)到所述沟道层(12)的内部；以及
第二导电类型漏区(31)，所述第二导电类型漏区(31)被形成为从所述沟道层(12)的相对于所述漏布线指状部(35)的至少一部分相反的所述表面(12a)到所述沟道层(12)的所述内部；
所述场效应晶体管还包括：
栅电极(42)，所述栅电极(42)形成在所述栅布线指状部(45)的至少一部分的下方，所述栅电极(42)接触所述沟道层(12)并且呈现出肖特基特性；
源电极(22)，所述源电极(22)连接所述源布线指状部(25)和所述源区(21)；以及
漏电极(32)，所述漏电极(32)连接所述漏布线指状部(35)和所述漏区(31)。
8.根据权利要求4至7中的任一项所述的场效应晶体管(1，71，81，91)，还包括：
第一导电类型基底区(61)，所述第一导电类型基底区(61)形成在所述源布线指状部(25)的至少一部分的下方，并且从所述表面(12a，13a，82a)延伸到所述缓冲层(11)；以及
基底电极(62)，所述基底电极(62)连接所述源布线指状部(25)和所述基底区(61)。
9.根据权利要求8所述的场效应晶体管(1，71，81，91)，其中，
当以平面视角观察所述场效应晶体管(1，71，81，91)时，所述源区(21)环绕所述基底区(61)。
10.根据权利要求8所述的场效应晶体管(1，71，81，91)，其中，
所述基底电极(62)被提供在所述源电极(22)的下方。
CN2010800330868A 2010-03-29 2010-10-20 场效应晶体管 Pending CN102473646A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010075375A JP5397289B2 (ja) 2010-03-29 2010-03-29 電界効果トランジスタ
JP2010-075375 2010-03-29
PCT/JP2010/068437 WO2011121830A1 (ja) 2010-03-29 2010-10-20 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
CN102473646A true CN102473646A (zh) 2012-05-23

Family

ID=44711605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800330868A Pending CN102473646A (zh) 2010-03-29 2010-10-20 场效应晶体管

Country Status (8)

Country Link
US (1) US8624303B2 (zh)
EP (1) EP2555231A4 (zh)
JP (1) JP5397289B2 (zh)
KR (1) KR20120125151A (zh)
CN (1) CN102473646A (zh)
CA (1) CA2764902A1 (zh)
TW (1) TW201135931A (zh)
WO (1) WO2011121830A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486528A (zh) * 2015-08-26 2017-03-08 株式会社东芝 半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6374225B2 (ja) * 2014-06-02 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および電子装置
US9543403B2 (en) 2015-01-21 2017-01-10 Globalfoundries Inc. Bipolar junction transistor with multiple emitter fingers
US9385657B1 (en) 2015-03-31 2016-07-05 Northrop Grumman Systems Corporation Triple balanced, interleaved mixer
JP2017168674A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2018063394A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Depletion mode gate in ultrathin finfet based architecture
JP6812764B2 (ja) 2016-11-29 2021-01-13 日亜化学工業株式会社 電界効果トランジスタ
CN114664725A (zh) * 2020-12-23 2022-06-24 华润微电子（重庆）有限公司 GaN器件互联结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302149A (ja) * 1991-03-29 1992-10-26 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ
CN1496587A (zh) * 2001-06-14 2004-05-12 ס�ѵ�����ҵ��ʽ���� 横向结型场效应晶体管
JP2006120592A (ja) * 2004-09-27 2006-05-11 Matsushita Electric Works Ltd 赤外線放射素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121468A (ja) * 1997-10-08 1999-04-30 Sanyo Electric Co Ltd 半導体装置
JPH11307552A (ja) * 1998-04-17 1999-11-05 Sanken Electric Co Ltd 半導体素子
JP2000332234A (ja) * 1999-05-19 2000-11-30 Sanken Electric Co Ltd 半導体装置
US6426525B1 (en) 2001-04-18 2002-07-30 Tyco Electronics Corporation FET structures having symmetric and/or distributed feedforward capacitor connections
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
JP4221397B2 (ja) 2004-07-29 2009-02-12 パナソニック株式会社 電界効果トランジスタ
JP2006120952A (ja) * 2004-10-22 2006-05-11 Fuji Electric Holdings Co Ltd Ｍｉｓ型半導体装置
US7326962B2 (en) 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
US20080157222A1 (en) * 2006-12-27 2008-07-03 Mediatek Inc. Rf integrated circuit device
JP2008294083A (ja) * 2007-05-22 2008-12-04 Toshiba Corp 半導体装置
JP2009054632A (ja) * 2007-08-23 2009-03-12 Fujitsu Ltd 電界効果トランジスタ
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
JP2009212458A (ja) * 2008-03-06 2009-09-17 Sumitomo Electric Ind Ltd 半導体装置、電子機器およびそれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302149A (ja) * 1991-03-29 1992-10-26 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ
CN1496587A (zh) * 2001-06-14 2004-05-12 ס�ѵ�����ҵ��ʽ���� 横向结型场效应晶体管
JP2006120592A (ja) * 2004-09-27 2006-05-11 Matsushita Electric Works Ltd 赤外線放射素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486528A (zh) * 2015-08-26 2017-03-08 株式会社东芝 半导体装置
CN106486528B (zh) * 2015-08-26 2019-11-01 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
CA2764902A1 (en) 2011-10-06
JP5397289B2 (ja) 2014-01-22
US8624303B2 (en) 2014-01-07
KR20120125151A (ko) 2012-11-14
EP2555231A4 (en) 2014-04-30
JP2011210834A (ja) 2011-10-20
WO2011121830A1 (ja) 2011-10-06
EP2555231A1 (en) 2013-02-06
US20120080729A1 (en) 2012-04-05
TW201135931A (en) 2011-10-16

Similar Documents

Publication Publication Date Title
CN102473646A (zh) 场效应晶体管
US7230283B2 (en) Semiconductor device having a metal conductor in ohmic contact with the gate region on the bottom of each groove
EP1994566B1 (en) Insulated gate-type semiconductor device and manufacturing method thereof
CN110277441A (zh) 功率半导体器件及其制造方法
CN103262248A (zh) 半导体装置及其制造方法
CN105321824A (zh) 半导体装置的制造方法
KR20080039243A (ko) 탄화규소 반도체 장치를 제조하는 방법
US9178055B2 (en) Semiconductor device
CN108604551A (zh) 半导体装置以及用于制造这种半导体装置的方法
CN113767478A (zh) 半导体装置及其制造方法
CN103748688A (zh) 半导体器件和用于制造半导体器件的方法
CN109661728A (zh) 碳化硅半导体装置及其制造方法
KR101965550B1 (ko) 반도체 장치
KR20140035899A (ko) 반도체 장치의 제조 방법
CN105990432A (zh) 半导体装置及其制造方法
US8766278B2 (en) Silicon carbide semiconductor device
WO2022070304A1 (ja) 半導体装置および半導体装置の製造方法
TWI835594B (zh) 半導體裝置
CN115701662A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
KR20230111785A (ko) 슈퍼정션 반도체 소자 및 제조방법
JP6286824B2 (ja) 半導体装置およびその製造方法
JP3957578B2 (ja) トレンチゲート型半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523