CN115701662A - 碳化硅半导体装置及碳化硅半导体装置的制造方法 - Google Patents

碳化硅半导体装置及碳化硅半导体装置的制造方法 Download PDF

Info

Publication number
CN115701662A
CN115701662A CN202210904053.0A CN202210904053A CN115701662A CN 115701662 A CN115701662 A CN 115701662A CN 202210904053 A CN202210904053 A CN 202210904053A CN 115701662 A CN115701662 A CN 115701662A
Authority
CN
China
Prior art keywords
region
insulating film
gate
gate pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210904053.0A
Other languages
English (en)
Inventor
大久野幸史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115701662A publication Critical patent/CN115701662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于在碳化硅半导体装置中，即使产生工艺上的缺陷也会对施加高dV/dt时的绝缘破坏的产生进行抑制。MOSFET(101)具有：栅极电极(33)及蚀刻阻挡层(51)，它们形成于栅极焊盘区域(13)的场绝缘膜(32)之上；以及层间绝缘膜(34)，其形成于栅极电极(33)之上及蚀刻阻挡层(51)之上。蚀刻阻挡层(51)由相对于层间绝缘膜(34)及场绝缘膜(32)的蚀刻来说选择比大于或等于5.0的物质构成，该蚀刻阻挡层(51)至少在栅极焊盘区域(13)处设置于距离栅极下阱接触区域(12)的阱接触孔(HW1)最远的位置。

Description

碳化硅半导体装置及碳化硅半导体装置的制造方法
技术领域
本发明涉及碳化硅半导体装置。
背景技术
就纵向型且具有栅极构造的MOSFET(Metal Oxide Semiconductor Field EffectTransistor)等半导体装置而言，由于通过导线键合等将端子连接于栅极焊盘区域，因此确保某种程度宽阔的区域。在反向偏置时，在栅极焊盘区域之下，位移电流通过向设置于栅极焊盘区域外的栅极下阱接触部流动而耗尽化，由碳化硅半导体内的PN结保持耐压。但是，在碳化硅半导体装置所要求的高速动作(施加高dV/dt)时，由于在耗尽化完成之前进行电压施加，因此向绝缘膜施加高电场。
在专利文献1中公开了在栅极焊盘区域下部的半导体表面设置有由薄的氧化膜和导体构成的电容的结构。由此，在施加高dV/dt时对绝缘膜施加的电场降低。
专利文献1：国际公开第2018-038133号公报
就包含专利文献1所公开的构造的现有半导体装置而言，如果是无缺陷地形成的，则形成在施加高dV/dt时也不会产生绝缘破坏的膜厚。但是，在由于异物的混入等工艺上的缺陷而产生绝缘膜的缺损，绝缘膜变薄的情况下，存在在施加高dV/dt时产生绝缘破坏的风险。另外，为了通过后续工序的电气测试排除绝缘膜变薄的半导体装置，需要实施施加了高dV/dt的测试，因此存在产生绝缘破坏的风险。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于在碳化硅半导体装置中，即使产生工艺上的缺陷也会对施加高dV/dt时的绝缘破坏的产生进行抑制。
本发明的碳化硅半导体装置在俯视观察时被划分为多个区域，该多个区域包含形成开关元件的器件区域、形成栅极焊盘的栅极焊盘区域、器件区域和栅极焊盘区域之间的栅极下阱接触区域，该碳化硅半导体装置具有由碳化硅构成的半导体层，半导体层具有：第1导电型的漂移层；以及阱区域，其跨栅极焊盘区域及栅极下阱接触区域而形成于漂移层的表层，半导体层还具有：场绝缘膜，其在栅极焊盘区域处形成于半导体层的上表面；栅极电极及蚀刻阻挡层，它们形成于栅极焊盘区域的场绝缘膜之上；层间绝缘膜，其形成于栅极电极之上及蚀刻阻挡层之上；表面电极，其在栅极下阱接触区域处形成于层间绝缘膜之上，经由将场绝缘膜及层间绝缘膜贯穿的阱接触孔与阱区域接触；以及栅极焊盘，其在栅极焊盘区域处形成于层间绝缘膜之上，经由将层间绝缘膜贯穿的栅极接触孔与栅极电极接触，蚀刻阻挡层由相对于层间绝缘膜及场绝缘膜的蚀刻来说选择比大于或等于5.0的物质构成，该蚀刻阻挡层至少在栅极焊盘区域处设置于距离栅极下阱接触区域的阱接触孔最远的位置。
发明的效果
根据本发明的碳化硅半导体装置，即使产生工艺上的缺陷也会对施加高dV/dt时的绝缘破坏的产生进行抑制。
附图说明
图1是实施方式1的MOSFET的第1样式的俯视图。
图2是实施方式1的MOSFET的第2样式的俯视图。
图3是实施方式1的MOSFET的剖视图。
图4是表示在第1样式的MOSFET的栅极焊盘区域处在施加高dV/dt时产生的电位分布的模拟结果的图。
图5是表示在第2样式的MOSFET的栅极焊盘区域处在施加高dV/dt时产生的电位分布的模拟结果的图。
图6是对比例的MOSFET的剖视图。
图7是表示实施方式1的MOSFET的制造工序的剖视图。
图8是表示实施方式1的MOSFET的制造工序的剖视图。
图9是表示实施方式1的MOSFET的制造工序的剖视图。
图10是表示实施方式1的MOSFET的制造工序的剖视图。
图11是表示实施方式1的MOSFET的制造工序的剖视图。
图12是表示实施方式1的MOSFET的制造工序的剖视图。
图13是实施方式1的变形例的MOSFET的剖视图。
图14是实施方式2的MOSFET的第1样式的俯视图。
图15是实施方式2的MOSFET的第2样式的俯视图。
图16是实施方式2的MOSFET的剖视图。
图17是实施方式2的变形例的MOSFET的剖视图。
图18是针对实施方式2的变形例的MOSFET，示出在层间绝缘膜及场绝缘膜分别产生了缺损的状态的剖视图。
图19是表示与图18对应的蚀刻阻挡层和层间绝缘膜的俯视图。
图20是针对实施方式2的MOSFET，示出在层间绝缘膜及场绝缘膜分别产生了缺损的状态的剖视图。
图21是表示与图20对应的蚀刻阻挡层和层间绝缘膜的俯视图。
图22是表示实施方式3的MOSFET的器件区域、栅极下阱接触区域及栅极焊盘区域的剖视图。
图23是表示实施方式3的MOSFET的器件区域、温度感测焊盘阱接触区域、温度感测焊盘区域及温度感测二极管区域的剖视图。
图24是表示实施方式3的MOSFET的器件区域、栅极下阱接触区域、栅极焊盘区域及温度感测二极管区域的制造工序的剖视图。
图25是表示实施方式3的MOSFET的器件区域、栅极下阱接触区域、栅极焊盘区域及温度感测二极管区域的制造工序的剖视图。
图26是表示实施方式3的MOSFET的器件区域、栅极下阱接触区域、栅极焊盘区域及温度感测二极管区域的制造工序的剖视图。
图27是实施方式3的变形例的MOSFET的剖视图。
图28是表示实施方式3的变形例的MOSFET的蚀刻阻挡层的俯视图。
图29是表示实施方式3的变形例的MOSFET的蚀刻阻挡层的俯视图。
图30是实施方式4的MOSFET的俯视图。
图31是表示实施方式4的MOSFET的器件区域、栅极下阱接触区域及栅极焊盘区域的剖视图。
图32是表示实施方式4的MOSFET的器件区域、末端阱接触区域、栅极配线区域及末端区域的剖视图。
图33是表示在形成于台阶之上的蚀刻阻挡层产生裂缝的情况的剖视图。
图34是实施方式5的MOSFET的俯视图。
具体实施方式
在下面的说明中，作为半导体的导电型将n型设为第1导电型，将p型设为第2导电型，但这些导电型也可以是相反的。另外，n型表示n型杂质浓度比n型低，N+型表示n型杂质浓度比n型高。相同地，p型表示p型杂质浓度比p型低，P+型表示p型杂质浓度比p型高。
<A.实施方式1>
<A-1.结构>
图1是实施方式1的碳化硅半导体装置即MOSFET 101的第1样式的俯视图。图2是MOSFET 101的第2样式的俯视图。图3是沿图1的A-A线或图2的B-B线的MOSFET 101的剖视图。在图1及图2中，虚线3表示阱接触孔HW1的位置，虚线4表示栅极接触孔HG的位置。另外，点P表示在栅极焊盘区域13处距离栅极下阱接触区域12换言之阱接触孔HW1最远的点。
MOSFET 101具有源极电极1及栅极焊盘2。栅极焊盘2可以如图1所示设置于芯片的一边的中央，也可以如图2所示设置于芯片的角部。源极电极1及栅极焊盘2的材料例如为Al。在芯片的末端部及电极之间形成例如聚酰亚胺等作为半导体装置的保护膜。
如图3所示，MOSFET 101具有n型的漂移层22。漂移层22在n型的SiC基板之上通过外延生长而形成，但在图3中省略了SiC基板的图示。漂移层22的杂质浓度比SiC基板的杂质浓度低，例如大于或等于1×1013cm-3且小于或等于1×1018cm-3。漂移层22的厚度例如大于或等于4μm且小于或等于200μm。在SiC基板的下表面通过溅射法或镀敷法等设置了漏极电极(在图3中未图示)作为背面电极。在形成背面电极时，例如对SiC基板进行研磨以使其成为大于或等于100μm且小于或等于300μm的所期望的膜厚。然后，在将Ni或Ti沉积于SiC基板的下表面后，通过在大于或等于800℃且小于或等于1000℃的温度下进行退火处理，从而使沉积的Ni或Ti进行硅化物化。由此，得到低电阻的接触。最后，将基底接合所需要的材料(例如如果是焊料接合则为Ni、Au等)沉积于Ni或Ti之上。
图3所示的MOSFET 101的剖面构造在俯视观察时被划分为器件区域11、栅极下阱接触区域12及栅极焊盘区域13。将形成栅极焊盘2的区域设为栅极焊盘区域13。将形成源极电极1的区域中的与栅极焊盘区域13相邻的区域设为栅极下阱接触区域12，将其它区域设为器件区域11。
在漂移层22的表层，在器件区域11设置p型的第1阱区域23，在栅极下阱接触区域12及栅极焊盘区域13设置第2阱区域26。第2阱区域26具有：p型的阱主体区域26L，其在栅极下阱接触区域12及栅极焊盘区域13形成于漂移层22的表层；以及P+型的阱接触区域26H，其在栅极下阱接触区域12及栅极焊盘区域13形成于阱主体区域26L的表层。将阱接触区域26H也称为阱低电阻层。
在第1阱区域23的表层设置n型的源极区域24。另外，设置从源极区域24的表面将源极区域24贯穿而到达第1阱区域23的n+型的阱接触区域25。
在第1阱区域23及其周边之上、第2阱区域26的靠近器件区域11的端部之上设置栅极绝缘膜31。如图3所示，栅极绝缘膜31也可以设置于第1阱区域23和第2阱区域26之间的漂移层22之上。另外，栅极绝缘膜31也可以设置于源极区域24之上。栅极绝缘膜31例如通过热氧化法或沉积法形成。热氧化法在湿润环境、氧(O2)环境、或氧化氮(NO或N2O)环境等氧化类气体环境中实施。沉积法也可以使用高介电常数材料，所谓的“高-k材料”来进行。
在第2阱区域26的上表面中的没有设置栅极绝缘膜31的区域设置场绝缘膜32。场绝缘膜32设置于栅极焊盘区域13及栅极下阱接触区域12。场绝缘膜32比栅极绝缘膜31厚。场绝缘膜32与栅极绝缘膜31相同地例如通过热氧化法或沉积法形成。场绝缘膜32例如由TEOS(Tetraethyl orthosilicate)构成。
在栅极绝缘膜31之上及场绝缘膜32之上设置栅极电极33。被源极区域24和漂移层22夹着的第1阱区域23的表层为沟道区域。栅极电极33具有隔着栅极绝缘膜31配置于沟道区域之上的部分。栅极电极33例如通过由CVD法得到的成膜、使用了光刻技术的图案化形成。成膜例如使用多晶硅材料。优选所使用的多晶硅通过包含P原子或B原子而具有低电阻。P或B等杂质可以在多晶硅的成膜中导入，也可以在成膜后通过离子注入法等导入。栅极电极33也可以是由多晶硅和金属构成的多区域膜、由多晶硅和金属硅化物构成的多区域膜、或金属膜。优选将栅极电极33的最外周侧的端面配置于场绝缘膜32之上而不是栅极绝缘膜31之上。由此，能够防止由于栅极电极33的图案化所用的干蚀刻处理中的过度蚀刻而在栅极电极33的最外周侧的端面附近将栅极绝缘膜31蚀刻所引起的品质变差。
在场绝缘膜32之上除了栅极电极33之外还设置蚀刻阻挡层51。在栅极电极33及蚀刻阻挡层51之上以将它们覆盖的方式设置层间绝缘膜34。在器件区域11处，在层间绝缘膜34形成源极接触孔HS。源极接触孔HS与栅极绝缘膜31的开口部重叠，并且位于源极区域24及阱接触区域25之上。因此，源极电极1通过源极接触孔HS与源极区域24及阱接触区域25接触。在栅极下阱接触区域12处，在层间绝缘膜34形成阱接触孔HW1(第1阱接触孔)。阱接触孔HW1将场绝缘膜32贯穿而到达阱接触区域26H。因此，源极电极1通过阱接触孔HW1与阱接触区域26H接触。在栅极焊盘区域13处，在层间绝缘膜34形成栅极接触孔HG。栅极焊盘2通过栅极接触孔HG与栅极电极33接触。层间绝缘膜34例如由氧化物或二氧化硅膜构成。层间绝缘膜34通过CVD法等沉积法形成。接触孔使用光刻技术及干蚀刻技术形成。
场绝缘膜32及层间绝缘膜34与栅极绝缘膜31相比充分厚，即使是膜单体，在栅极焊盘之下的区域处也具有对于在DC动作及高dV/dt(AC)动作下的反向偏置时施加的电场来说具有绝缘耐量的充分的膜厚。优选场绝缘膜32及层间绝缘膜34例如如TEOS氧化膜那样绝缘性高至大于或等于8MV/cm且小于或等于10MV/cm，通过CVD能够沉积得厚至大于或等于0.8μm。
栅极焊盘2通过层间绝缘膜34的栅极接触孔HG与栅极电极33连接。在层间绝缘膜34的栅极接触孔HG处栅极电极33和栅极焊盘2的界面可以被硅化物化。除了栅极焊盘2之外，也可以设置从栅极焊盘2延伸的栅极配线部11w。栅极配线部11w通过层间绝缘膜34的栅极接触孔HG与栅极电极33连接。栅极配线部11w也可以在平面布局中将源极电极1包围。栅极焊盘2及栅极配线部11w通过与单位单元(unit cell)的栅极电极33电连接，从而将从外部的控制电路供给的栅极电压施加于栅极电极33。栅极配线部11w由掺杂-多晶Si等形成。
源极电极1通过源极接触孔HS与源极区域24及阱接触区域25连接。另外，源极电极1通过阱接触孔HW1与第2阱区域26连接。典型地，源极电极1配置于平面布局中的中央部。源极电极1包含欧姆电极。欧姆电极在源极接触孔HS处与源极区域24及阱接触区域25接触，在阱接触孔HW1处与第2阱区域26接触。
在栅极焊盘区域13，在层间绝缘膜34和场绝缘膜32之间的至少一部分区域设置有蚀刻阻挡层51。蚀刻阻挡层51由多晶硅或氮化硅(SiN)等相对于层间绝缘膜34及场绝缘膜32的蚀刻来说选择比(下面，称为“蚀刻选择比”)高的物质构成。在将层间绝缘膜34或场绝缘膜32设为被蚀刻膜，将蚀刻阻挡层51设为掩模的情况下，通过将层间绝缘膜34或场绝缘膜32的蚀刻速率除以蚀刻阻挡层51的蚀刻速率而得到蚀刻选择比。优选蚀刻选择比至少大于或等于5.0。在层间绝缘膜34或场绝缘膜32的蚀刻工艺中，优选蚀刻阻挡层51的膜厚大于或等于{(层间绝缘膜34或场绝缘膜32的膜厚)/蚀刻选择比}。如果蚀刻选择比小，则需要将蚀刻阻挡层51的膜厚设得大。其结果，在栅极接触孔HG露出的栅极电极33的上表面和层间绝缘膜34的上表面之间的台阶变大，难以向栅极接触孔HG埋入栅极焊盘2。
蚀刻阻挡层51在栅极焊盘区域13设置于包含距离栅极下阱接触区域12换言之阱接触孔HW1最远的点P的区域。通过设置蚀刻阻挡层51，从而在MOSFET 101的制造工序中产生异物的产生等缺陷，层间绝缘膜34及场绝缘膜32中的至少任意者缺损的情况下，也能够保留可耐受高dV/dt的膜厚的绝缘膜，能够对施加高dV/dt时的绝缘破坏的产生进行抑制。下面对其理由进行说明。
<A 2.蚀刻阻挡层>
图4是示出在第1样式的MOSFET 101的栅极焊盘区域13处在施加高dV/dt时产生的电位分布的模拟结果。另外，图5示出在第2样式的MOSFET 101的栅极焊盘区域13处在施加高dV/dt时产生的电位分布的模拟结果。如果将dV/dt施加条件设为10kV/μs，将栅极焊盘区域13的大小设为1000μm见方，则在栅极焊盘区域13产生的电位的最大值大于或等于200V且小于或等于300V，比通常为15V左右的栅极动作电压大。而且，电位最高的部位是栅极焊盘区域13中的距离栅极下阱接触区域12最远的点P。因此，蚀刻阻挡层51设置于包含点P的电位变高的部位是有效的。
如果蚀刻阻挡层51为氮化硅(SiN)等非导电性层，则在分别通过不同的工序形成的场绝缘膜32和层间绝缘膜34处，只要不在俯视观察时彼此重叠的部位产生缺损，就能够对施加高dV/dt时的绝缘破坏进行抑制。
即使是蚀刻阻挡层51单体，也可以具有对于在高dV/dt(AC)动作下的反向偏置时施加的电场来说具有绝缘耐量的充分的膜厚。
此外，蚀刻阻挡层51也可以具有导电性，但在栅极焊盘区域13处，优选使层间绝缘膜34或场绝缘膜32中的某一者的膜厚比另一者及栅极绝缘膜的膜厚充分大。
图6作为对比例示出不具有蚀刻阻挡层的MOSFET 100的剖面结构。除了不具有蚀刻阻挡层51之外，MOSFET 100为与MOSFET 101相同的结构。在反向偏置时，在栅极焊盘区域13之下，空穴28从p型的阱主体区域26L向P+型的阱接触区域26H移动，电子29从n型的漂移层22的与阱主体区域26L的界面向下方移动。而且，在阱接触区域26H处位移电流Id从栅极焊盘区域13朝向栅极下阱接触区域12流动，由此由第2阱区域26和漂移层22形成的pn结部耗尽化，保持耐压。但是，在碳化硅半导体装置所要求的高速动作(施加高dV/dt)时，由于在pn结部完全耗尽化之前被施加电压，因此向场绝缘膜32及层间绝缘膜34施加高电场。在图6中示出在区域64处场绝缘膜32及层间绝缘膜34产生缺损，绝缘膜变薄的状态。如果向这样的部位施加上述高电场，则会产生绝缘破坏。
<A-3.制造工序>
图7至图12是表示MOSFET 101的制造工序的剖视图。下面，使用图7至图12对MOSFET 101的制造工序进行说明。首先，在SiC基板21之上通过外延生长而形成n型的漂移层22。外延生长例如使用化学气相沉积(ChemicalVaporDeposition：CVD)法。
然后，在器件区域11处的漂移层22的表层形成p型的第1阱区域23，在栅极下阱接触区域12及栅极焊盘区域13处的漂移层22的表层形成p型的阱主体区域26L。另外，在第1阱区域23的表层形成n型的源极区域24及N+型的阱接触区域25，在阱主体区域26L的表层形成P+型的阱接触区域26H。
第1阱区域23、源极区域24、阱接触区域25、阱主体区域26L、及阱接触区域26H通过进行所需次数的利用了注入掩模(未图示)的选择性离子注入而形成。作为注入掩模，例如使用抗蚀剂掩模或氧化膜掩模。在离子注入时，可以不积极地对半导体基板进行加热，或者也可以加热至大于或等于200℃且小于或等于800℃左右。作为离子注入所用的离子，为了赋予p型而优选Al(铝)或B(硼)，为了赋予n型而优选N(氮)或P(磷)。这样，得到图7所示的剖面构造。
接着，在栅极下阱接触区域12及栅极焊盘区域13形成场绝缘膜32。场绝缘膜32例如在形成于半导体层整面后，以仅残留于所期望的区域的方式进行图案化。之后，在没有形成场绝缘膜32的半导体层的上表面形成栅极绝缘膜31。这样，得到图8所示的剖面构造。
之后，在器件区域11、栅极下阱接触区域12及栅极焊盘区域13形成栅极电极33，进行图案化。这样，得到图9所示的剖面构造。
接着，在栅极焊盘区域13形成蚀刻阻挡层51，进行图案化。蚀刻阻挡层51以和形成于栅极焊盘区域13的栅极电极33的与栅极下阱接触区域12相反侧的端部接触的方式形成。并且，在器件区域11、栅极下阱接触区域12及栅极焊盘区域13形成层间绝缘膜34，进行图案化。由此，蚀刻阻挡层51在栅极焊盘区域13被场绝缘膜32和层间绝缘膜34夹着。这样，得到图10所示的剖面构造。
之后，在器件区域11形成将层间绝缘膜34和栅极绝缘膜31贯穿而到达源极区域24及阱接触区域25的源极接触孔HS。另外，在栅极下阱接触区域12形成将层间绝缘膜34和场绝缘膜32贯穿而到达阱接触区域26H的阱接触孔HW1。另外，在栅极焊盘区域13形成将层间绝缘膜34贯穿而到达栅极电极33的栅极接触孔HG。之后，作为表面电极在器件区域11及栅极下阱接触区域12形成源极电极1，在栅极焊盘区域13形成栅极焊盘2。源极电极1通过源极接触孔HS与源极区域24及阱接触区域25接触，通过阱接触孔HW1与阱接触区域26H接触。栅极焊盘2通过栅极接触孔HG与栅极电极33接触。这样，得到图11所示的剖面构造。
接着，在表面电极之上形成聚酰亚胺等保护膜41。另外，在SiC基板21的背面侧形成漏极电极7作为背面电极。这样，图12所示的剖面构造的MOSFET 101完成。
<A-4.变形例>
图13是实施方式1的变形例的MOSFET 101A的剖视图。MOSFET 101A的俯视图如图1或图2所示。图13示出沿图1的A-A线、或图2的B-B线的剖面结构。
MOSFET 101A与MOSFET 101的区别在于，替代蚀刻阻挡层51而具有蚀刻阻挡层51A。蚀刻阻挡层51A由与栅极电极33相同材料即低电阻的多晶硅构成。因此，能够与栅极电极33的制造工序同时地形成蚀刻阻挡层51A。
<A-5.效果>
实施方式1的MOSFET 101在俯视观察时被划分为多个区域，该多个区域包含形成开关元件的器件区域11、形成栅极焊盘2的栅极焊盘区域13、器件区域11和栅极焊盘区域13之间的栅极下阱接触区域12。MOSFET 101具有由碳化硅构成的半导体层。该半导体层具有n型的漂移层22、跨栅极焊盘区域13及栅极下阱接触区域12而形成于漂移层22的表层的第2阱区域26。MOSFET 101具有：场绝缘膜32，其在栅极焊盘区域13形成于半导体层的上表面；栅极电极33及蚀刻阻挡层51，它们形成于栅极焊盘区域13的场绝缘膜32之上；层间绝缘膜34，其形成于栅极电极33之上及蚀刻阻挡层51之上；表面电极即源极电极1，其在栅极下阱接触区域12形成于层间绝缘膜34之上，经由将场绝缘膜32及层间绝缘膜34贯穿的阱接触孔HW1与第2阱区域26接触；以及栅极焊盘2，其在栅极焊盘区域13形成于层间绝缘膜34之上，经由将层间绝缘膜34贯穿的栅极接触孔HG与栅极电极33接触。蚀刻阻挡层51由相对于层间绝缘膜34及场绝缘膜32的蚀刻来说选择比大于或等于5.0的物质构成，该蚀刻阻挡层51至少在栅极焊盘区域13设置于距离栅极下阱接触区域12的阱接触孔HW1最远的位置。根据以上结构，在施加最高电场的区域，即使场绝缘膜32和层间绝缘膜34中的至少任意一者产生缺损，也能够通过蚀刻阻挡层51维持绝缘性能。其结果，能够对施加高dV/dt时的绝缘破坏进行抑制。
另外，就实施方式1的MOSFET 101A而言，蚀刻阻挡层51A由与栅极电极33相同的材料构成。因此，能够与栅极电极33同时地形成蚀刻阻挡层51A。
实施方式1的碳化硅半导体装置的制造方法是，形成由n型的碳化硅构成的漂移层22，以跨栅极焊盘区域13及栅极下阱接触区域12的方式在漂移层22的表层形成第2阱区域26，在栅极焊盘区域13处，在漂移层22及第2阱区域26之上形成场绝缘膜32，在栅极焊盘区域13的场绝缘膜32之上形成栅极电极33及蚀刻阻挡层51，在栅极电极33之上及蚀刻阻挡层51之上形成层间绝缘膜34，在栅极下阱接触区域12处，在层间绝缘膜34之上形成经由将场绝缘膜32及层间绝缘膜34贯穿的阱接触孔HW1与第2阱区域26接触的表面电极即源极电极1，在栅极焊盘区域13处，在层间绝缘膜34之上形成经由将层间绝缘膜34贯穿的栅极接触孔HG与栅极电极33接触的栅极焊盘2，蚀刻阻挡层51由相对于层间绝缘膜34及场绝缘膜32的蚀刻来说选择比大于或等于5.0的物质构成，该蚀刻阻挡层51至少在栅极焊盘区域13处形成于距离栅极下阱接触区域12的阱接触孔HW1最远的位置。因此，根据实施方式1的碳化硅半导体装置的制造方法，在碳化硅半导体装置的施加最高电场的区域，即使场绝缘膜32和层间绝缘膜34中的至少任意一者产生了缺损，也能够通过蚀刻阻挡层51维持绝缘性能。其结果，能够对施加高dV/dt时的绝缘破坏进行抑制。
<B.实施方式2>
<B-1.结构>
图14为实施方式2的碳化硅半导体装置即MOSFET 102的第1样式的俯视图。图15是MOSFET 102的第2样式的俯视图。图16是沿图14的C-C线或图15的D-D线的MOSFET 102的剖视图。在图14及图15中，虚线3表示阱接触孔HW1的位置，虚线4表示栅极接触孔HG的位置。另外，点P表示在栅极焊盘区域13处距离栅极下阱接触区域12换言之阱接触孔HW1最远的点。
如图16所示，MOSFET 102与MOSFET 101的区别在于，替代蚀刻阻挡层51而具有蚀刻阻挡层52。蚀刻阻挡层52与实施方式1的第1变形例的蚀刻阻挡层51A相同地由低电阻的多晶硅构成。但是，蚀刻阻挡层52通过层间绝缘膜34与栅极电极33分离。将存在于蚀刻阻挡层52和栅极电极33之间的层间绝缘膜34也称为分离区域60。
栅极接触孔HG在栅极焊盘区域13处沿栅极焊盘2的外周的至少一部分设置。阱接触孔HW1在栅极下阱接触区域12处沿栅极焊盘2的外周设置。栅极下阱接触区域12至少设置于与栅极接触孔HG相对的栅极下阱接触区域12的区域。蚀刻阻挡层52和栅极电极33之间的分离区域60配置于栅极接触孔HG附近。在图14及图15中，实线D3示出分离区域60的位置。通过在蚀刻阻挡层52和栅极电极33之间设置分离区域60，从而即使层间绝缘膜34缺损也能够对绝缘破坏进行抑制。
蚀刻阻挡层52优选具有非导电性。但是，蚀刻阻挡层52也可以具有导电性，在栅极焊盘区域13之下，通过将层间绝缘膜34或场绝缘膜32中的某一者的膜厚设为比另一者或栅极绝缘膜的膜厚充分大，能够对绝缘破坏进行抑制。
在图14的例子中，栅极接触孔HG是沿矩形的栅极焊盘区域13的4个边中的3个边而设置的。另外，在图15的例子中，栅极接触孔HG是沿矩形的栅极焊盘区域13的4个边中的2个边而设置的。如图4及图5所示，在施加高dV/dt时在栅极焊盘区域13产生的电位越接近栅极下阱接触区域12则越小。因此，在栅极焊盘2的外周附近配置栅极接触孔HG，在栅极接触孔HG附近配置阱接触孔HW1，在栅极接触孔HG附近配置蚀刻阻挡层52和栅极电极33的分离区域60。由此，即使在分离区域60处场绝缘膜32或层间绝缘膜34中的至少任意一者产生缺损，由于在分离区域60处在施加高dV/dt时产生的电位变小，因此也能够对施加高dV/dt时的绝缘破坏进行抑制。为了使得即使场绝缘膜32或层间绝缘膜34中的至少任意一者产生缺损，在分离区域60处也没有绝缘破坏，优选分离区域60的宽度大于或等于层间绝缘膜34的厚度。
在栅极焊盘区域13的端部边缘中的没有配置栅极接触孔HG的边处，分离区域60不需要配置于栅极焊盘区域13内，例如优选配置为与栅极焊盘区域13和栅极下阱接触区域12的边界重叠。由此，即使场绝缘膜32或层间绝缘膜34中的至少任意一者产生缺损，也能够对表面电极间即源极电极1和栅极焊盘2的绝缘破坏进行抑制。
<B-2.变形例>
图17是实施方式2的变形例的MOSFET 102A的剖视图。MOSFET 102A的俯视图如图14或图15所示。图17示出沿图14的C-C线、或图15的D-D线的剖面结构。
MOSFET 102A与MOSFET 102的区别在于，替代蚀刻阻挡层52而具有蚀刻阻挡层52A。蚀刻阻挡层52A与蚀刻阻挡层52的区别在于，通过层间绝缘膜34分割为多个区域52A1、52A2、52A3、52A4。换言之，蚀刻阻挡层52A通过由层间绝缘膜34形成的分割区域65而被分割为多个区域52A1、52A2、52A3、52A4。
下面对蚀刻阻挡层52A被分割为多个区域52A1、52A2、52A3、52A4的优点进行说明。
图18是表示层间绝缘膜34及场绝缘膜32分别产生了缺损61、62的状态的MOSFET102A的剖视图。图19是表示图18所示的MOSFET 102A的蚀刻阻挡层52A和层间绝缘膜34的俯视图。图20是表示层间绝缘膜34及场绝缘膜32分别产生了缺损61、62的状态的MOSFET 102的剖视图。图21是表示图20所示的MOSFET 102的蚀刻阻挡层52和层间绝缘膜34的俯视图。如图20及图21所示，如果在层间绝缘膜34和场绝缘膜32同时产生缺损61、62，则在MOSFET102中在缺损61、62处，在施加高dV/dt时存在绝缘破坏的风险。
另一方面，就MOSFET 102A而言，如图18及图19所示，处于缺损61正下方的蚀刻阻挡层52A的区域52A2、处于缺损62正上方的蚀刻阻挡层52A的区域52A1被层间绝缘膜34分割开。因此，对由缺损61、62引起的施加高dV/dt时的绝缘破坏进行抑制。这样，就MOSFET 102A而言，只要不在与蚀刻阻挡层52A的相同区域对应的场绝缘膜32及层间绝缘膜34的区域同时产生缺损，则会对施加高dV/dt时的绝缘破坏进行抑制。
<B-3.效果>
就实施方式2的MOSFET 102而言，蚀刻阻挡层52通过层间绝缘膜34与栅极电极33分离。因此，即使层间绝缘膜34缺损也能够对绝缘破坏进行抑制。
就实施方式2的MOSFET 102A而言，蚀刻阻挡层52A通过绝缘膜被分割为多个区域52A1、52A2、52A3、52A4。因此，就MOSFET 102A而言，只要不在与蚀刻阻挡层52A的相同区域对应的场绝缘膜32及层间绝缘膜34的区域同时产生缺损，则会对施加高dV/dt时的绝缘破坏进行抑制。
<C.实施方式3>
<C-1.结构>
实施方式3的碳化硅半导体装置即MOSFET 103除了器件区域11、栅极下阱接触区域12及栅极焊盘区域13之外，还具有温度感测二极管区域14、温度感测焊盘阱接触区域15及温度感测焊盘区域16。图22是表示MOSFET 103的器件区域11、栅极下阱接触区域12及栅极焊盘区域13的剖视图。图23(a)是表示MOSFET 103的器件区域11、温度感测焊盘阱接触区域15及温度感测焊盘区域16的剖视图。图23(b)是表示MOSFET 103的温度感测二极管区域14的剖视图。
如图22所示，在MOSFET 103的栅极焊盘区域13，在包含距离阱接触孔HW1最远的点P的位置处，在场绝缘膜32和层间绝缘膜34之间具有蚀刻阻挡层53。蚀刻阻挡层53例如为p型的多晶硅。另外，在场绝缘膜32之上及栅极电极33之上设置有分离绝缘膜35。MOSFET 103的器件区域11、栅极下阱接触区域12及栅极焊盘区域13处的其它结构与实施方式1或实施方式2的MOSFET 101、102相同。
如图23(a)所示，温度感测焊盘阱接触区域15为与MOSFET 103的栅极下阱接触区域12相同的结构。另外，除了替代栅极焊盘2而设置温度感测焊盘8，没有栅极接触孔HG及栅极电极33这一点之外，温度感测焊盘区域16为与MOSFET 103的栅极焊盘区域13相同的结构。即，在温度感测焊盘区域16，同样地在场绝缘膜32和层间绝缘膜34之间设置蚀刻阻挡层53。温度感测焊盘8与温度感测二极管区域14的温度感测二极管电连接。
如图23(b)所示，温度感测二极管区域14具有漂移层22、场绝缘膜32、分离绝缘膜35、n型区域36、p型区域37、层间绝缘膜34、阳极电极5、及阴极电极6。场绝缘膜32设置于漂移层22之上。分离绝缘膜35设置于场绝缘膜32之上。在分离绝缘膜35之上相邻地设置n型区域36及p型区域37。n型区域36及p型区域37由多晶硅构成。在分离绝缘膜35、n型区域36及p型区域37之上设置层间绝缘膜34。在层间绝缘膜34设置阳极电极5及阴极电极6。阳极电极5及阴极电极6通过层间绝缘膜34的接触孔分别与n型区域36及p型区域37接触。在温度感测二极管区域14，通过n型区域36及p型区域37构成横向型的pn二极管作为温度感测二极管。
在上述中，将蚀刻阻挡层53设为n型的多晶硅，但也可以是p型的多晶硅。
<C-2.制造工序>
图24至图26是表示实施方式3的MOSFET 103的器件区域11、栅极下阱接触区域12、栅极焊盘区域13及温度感测二极管区域14的制造工序的剖视图。图24(a)、图25(a)、图26(a)示出器件区域11、栅极下阱接触区域12及栅极焊盘区域13的制造工序，图24(b)、图25(b)、图26(b)示出温度感测二极管区域14的制造工序。下面，对MOSFET 103的器件区域11、栅极下阱接触区域12、栅极焊盘区域13及温度感测二极管区域14的制造工序进行说明。
首先，在SiC基板21之上通过外延生长形成漂移层22。接下来，在器件区域11形成第1阱区域23、源极区域24及阱接触区域25，并且在栅极下阱接触区域12及栅极焊盘区域13形成第2阱区域26。之后，在栅极焊盘区域13、栅极下阱接触区域12的一部分、及温度感测二极管区域14形成场绝缘膜32。另外，在栅极下阱接触区域12的没有形成场绝缘膜32的区域及器件区域11形成栅极绝缘膜31。之后，在器件区域11、栅极下阱接触区域12、栅极焊盘区域13形成栅极电极。
接着，在器件区域11、栅极下阱接触区域12、栅极焊盘区域13及温度感测二极管区域14形成用于将栅极电极和温度感测二极管绝缘的分离绝缘膜35。分离绝缘膜35例如为TEOS。
之后，在温度感测二极管区域14处在分离绝缘膜35之上形成n型区域36及p型区域37，并且在栅极焊盘区域13形成蚀刻阻挡层53。具体而言，在栅极焊盘区域13、及温度感测二极管区域14的整面形成n型的多晶硅。由此，沉积于栅极焊盘区域13的n型的多晶硅成为蚀刻阻挡层53。接下来，使用掩模等选择性地将p型杂质注入至沉积于温度感测二极管区域14的n型的多晶硅，使注入的区域反转为p型。反转为p型的多晶硅成为p型区域37，没有注入p型杂质的区域成为n型区域36。这样，得到图24所示的剖面构造。
接着，在器件区域11、栅极下阱接触区域12、栅极焊盘区域13及温度感测二极管区域14形成层间绝缘膜34，进行图案化。另外，形成源极接触孔HS、阱接触孔HW1、及栅极接触孔HG。然后，作为表面电极，分别在器件区域11及栅极下阱接触区域12形成源极电极1，在栅极焊盘区域13形成栅极焊盘2，在温度感测二极管区域14形成阳极电极5及阴极电极6。这样，得到图25所示的剖面构造。
接着，在表面电极之上形成聚酰亚胺等保护膜41。另外，在SiC基板21的背面侧形成漏极电极7作为背面电极。这样，图26所示的剖面构造的MOSFET 103完成。
<C-3.变形例>
图27是实施方式3的变形例的MOSFET 103A的器件区域11、栅极下阱接触区域12及栅极焊盘区域13的剖视图。MOSFET 103A的温度感测二极管区域14、温度感测焊盘阱接触区域15及温度感测焊盘区域16与MOSFET 103相同。或者，也可以在MOSFET 103A的温度感测焊盘区域16处，替代蚀刻阻挡层53而设置有后述的蚀刻阻挡层53A。
MOSFET 103A与MOSFET 103相比，在栅极焊盘区域13处替代蚀刻阻挡层53而具有蚀刻阻挡层53A。蚀刻阻挡层53A由多个p型区域53A1和多个n型区域53A2构成，与蚀刻阻挡层53相同地在栅极焊盘区域13处设置于场绝缘膜32和层间绝缘膜34之间。多个p型区域53A1和多个n型区域53A2以彼此相邻的方式交替地配置。p型区域53A1由掺杂为p型的多晶硅构成，n型区域53A2由掺杂为n型的多晶硅构成。
图28及图29是表示MOSFET 103A的蚀刻阻挡层53A的p型区域53A1及n型区域53A2的配置的俯视图。图28示出将大致矩形的p型区域53A1及n型区域53A2配置为方格花纹状的例子，图29示出将大致三角形的p型区域53A1及n型区域53A2配置为鳞花纹状的例子。这样，在多个p型区域53A1及多个n型区域53A2无间隙地交替配置的情况下，各p型区域53A1或各n型区域53A2与其它p型区域53A1及其它n型区域53A2在彼此的角部接触。这里，为了避免p型区域53A1彼此或n型区域53A2彼此接触，在各p型区域53A1或各n型区域53A2的角部设置由层间绝缘膜34形成的分割区域66。由此，能够无间隙地配置p型区域53A1及n型区域53A2，并且避免相同导电型区域的导通。因此，p型区域53A1及n型区域53A2不是严格的矩形或三角形，而是矩形或三角形的角部被去除了与分割区域66相当的量的大致矩形或大致三角形。
通过上述蚀刻阻挡层53A，构成多个pn二极管。而且，在栅极焊盘区域13的设置有蚀刻阻挡层53A的区域，随着俯视观察时的任意2点间的距离变大，pn二极管的连接数变多。因此，即使场绝缘膜32及层间绝缘膜34这两者产生了缺损，只要这两个缺损的产生位置具有一定距离，就能够通过pn二极管进行分压，因此能够对施加高dV/dt时的绝缘破坏的产生进行抑制。
另外，如图28及图29所示，由于分割区域66仅设置于各p型区域53A1或各n型区域53A2的角部，因此与实施方式2的变形例的MOSFET 102A的分割区域65相比能够使面积变小。由此，能够对施加高dV/dt时的绝缘破坏的产生进行抑制。
<C-4.效果>
实施方式3的MOSFET 103在俯视观察时被划分出的多个区域包含具有由多晶硅构成的温度感测二极管的温度感测二极管区域14、具有与温度感测二极管电连接的温度感测焊盘8的温度感测焊盘区域16。场绝缘膜32在栅极焊盘区域13及温度感测焊盘区域16处形成于半导体层的上表面。蚀刻阻挡层53由多晶硅构成，形成于栅极焊盘区域13及温度感测焊盘区域16的场绝缘膜32之上。根据以上结构，在具有温度感测二极管的MOSFET 103中，也与实施方式1相同地，能够对施加高dV/dt时的绝缘破坏的产生进行抑制。
就实施方式3的变形例的MOSFET 103A而言，蚀刻阻挡层53A包含交替地重复配置的多个p型区域53A1和多个n型区域53A2。而且，在相邻的p型区域53A1彼此之间、及相邻的n型区域53A2彼此之间设置由绝缘膜构成的分割区域66。根据以上结构，如图28及图29所示，由于分割区域66仅设置于各p型区域53A1或各n型区域53A2的角部，因此能够使其面积变小。由此，能够对施加高dV/dt时的绝缘破坏的产生进行抑制。
<D.实施方式4>
<D-1.结构>
图30是实施方式4的碳化硅半导体装置即MOSFET 104的俯视图。MOSFET 104具有形成源极电极1的器件区域11及栅极下阱接触区域12、形成栅极焊盘2的栅极焊盘区域13、芯片外周的末端区域19。在末端区域19和器件区域11之间，具有末端阱接触区域17、栅极配线区域18。
图31是沿图30的E-E线的MOSFET 104的器件区域11、栅极下阱接触区域12及栅极焊盘区域13的剖视图。图32是沿图30的F-F线的MOSFET 104的器件区域11、末端阱接触区域17、栅极配线区域18及末端区域19的剖视图。在末端区域19，在漂移层22的表层设置p型的电场缓和层26A。
MOSFET 104与实施方式1的MOSFET 101相比，区别在于替代蚀刻阻挡层51而设置由氮化硅(SiN)构成的蚀刻阻挡层54，而且，蚀刻阻挡层54除了设置于栅极焊盘区域13之外，也设置于末端区域19。蚀刻阻挡层54与场绝缘膜32及层间绝缘膜34的材料及物性不同。场绝缘膜32及层间绝缘膜34由SiO2或TEOS等CVD膜构成。
就碳化硅半导体层而言，如果是内部则即使施加高电场也不产生绝缘破坏。但是，如果碳化硅半导体层的表面的电场变高，则在附近有水分的情况下会诱发水解，在表面形成氧化膜而凸起，有时使碳化硅半导体层之上的膜破损。在这一点上，由氮化硅构成的蚀刻阻挡层54的耐湿性高，能够对来自MOSFET 104的外部的水分侵入进行抑制。因此，如图32所示，优选蚀刻阻挡层54设置于电场变高的芯片的末端区域19。
由于蚀刻阻挡层54由氮化硅构成，因此相对于层间绝缘膜34及场绝缘膜32的蚀刻来说选择比高。因此，蚀刻阻挡层54在场绝缘膜32或栅极电极33等在蚀刻阻挡层54前形成的层叠膜之上，以具有锐角的台阶部的方式进行成膜。这里，锐角的台阶部例如包含呈锥角大于或等于80°且小于90°的锥形或倒锥形的台阶部。图33示出在栅极电极33与场绝缘膜32的台阶之上形成有蚀刻阻挡层54的状态。由于氮化硅膜容易产生裂缝，因此如果蚀刻阻挡层54形成于台阶之上，则在区域G处施加应力，容易产生裂纹63。而且，如果裂纹63发展至高电场的区域，则水分侵入至高电场的区域，如上所述导致沉积膜的破损。因此，优选蚀刻阻挡层54没有形成于由场绝缘膜32或栅极电极33等在蚀刻阻挡层54前形成的层叠膜产生的台阶之上。
<D-2.效果>
实施方式4的MOSFET 104在俯视观察时被划分出的多个区域包含将器件区域11包围的末端区域19。场绝缘膜32在栅极焊盘区域13及末端区域19处形成于半导体层的上表面。蚀刻阻挡层54由氮化硅构成，形成于栅极焊盘区域13及末端区域19的场绝缘膜32之上。根据以上结构，根据MOSFET 104，能够通过在末端区域19设置的蚀刻阻挡层54，对来自MOSFET 104的外部的水分侵入进行抑制。
另外，就MOSFET 104而言，蚀刻阻挡层54没有形成于场绝缘膜32与栅极电极33的台阶之上。因此，能够对蚀刻阻挡层54中的裂缝进行抑制。
<E.实施方式5>
<E-1.结构>
图34是实施方式5的碳化硅半导体装置即MOSFET 105的剖视图。MOSFET 105的俯视图如图1或图2所示。图34示出沿图1的A-A线、或图2的B-B线的剖面结构。
MOSFET 105在栅极焊盘区域13及栅极下阱接触区域12处，替代P+型的阱接触区域26H而具有N+型的阱接触区域26H1。另外，MOSFET 105在栅极焊盘区域13及栅极下阱接触区域12处，在半导体层的表面具有导电膜38。另外，MOSFET 105在栅极下阱接触区域12处在阱接触孔HW1的下方，具有将阱接触区域26H1贯穿而到达阱主体区域26L的p型的阱接触区域25。在以上方面，MOSFET 105与实施方式1的MOSFET 101不同。
导电膜38是具有比半导体层低的电阻率的金属膜等。
根据以上结构，在栅极焊盘区域13及栅极下阱接触区域12处，导电膜38的电阻小，因此位移电流容易流动，在施加高dV/dt时施加于绝缘膜的电场本身降低。因此，即使在场绝缘膜32或层间绝缘膜34产生缺损，也能够与剩余的膜厚相应地对施加高dV/dt时的绝缘破坏的产生进行抑制。
在阱接触区域26H1为p型的情况下，根据使用条件，在栅极下阱接触区域12中伴随有双极型动作。因此，在碳化硅半导体层存在堆垛层错的情况下，该层错生长而导致接通电阻的增加或漏电流的增加。为了对这样的缺陷进行抑制，将阱接触区域26H1设为n型。
<E-2.效果>
就实施方式5的MOSFET 105而言，第2阱区域26具有在漂移层22的表层形成的p型的阱主体区域26L、在阱主体区域26L的表层形成的n型的阱接触区域26H1。另外，MOSFET105在阱接触区域26H1的上表面具有导电膜38，该导电膜38具有比漂移层22低的电阻率。因此，在栅极焊盘区域13及栅极下阱接触区域12处，导电膜38的电阻小，因此位移电流容易流动，在施加高dV/dt时施加于绝缘膜的电场本身降低。因此，即使在场绝缘膜32或层间绝缘膜34产生缺损，也能够与剩余的膜厚相应地对施加高dV/dt时的绝缘破坏的产生进行抑制。
此外，可以将各实施方式自由地组合，对各实施方式适当进行变形、省略。
标号的说明
1源极电极，2栅极焊盘，5阳极电极，6阴极电极，7漏极电极，8温度感测焊盘，11器件区域，11w栅极配线部，12栅极下阱接触区域，13栅极焊盘区域，14温度感测二极管区域，15温度感测焊盘阱接触区域，16温度感测焊盘区域，17末端阱接触区域，18栅极配线区域，19末端区域，21SiC基板，22漂移层，23第1阱区域，24源极区域，25阱接触区域，26第2阱区域，26A电场缓和层，26H、26H1阱接触区域，26L阱主体区域，28空穴，29电子，31栅极绝缘膜，32场绝缘膜，33栅极电极，34层间绝缘膜，35分离绝缘膜，36n型区域，37p型区域，38导电膜，41保护膜，51、51A、52、52A、53、53A、54蚀刻阻挡层，53A1 p型区域，53A2 n型区域，60分离区域，61、62缺损，63裂缝，65、66分割区域。

Claims (10)

1.一种碳化硅半导体装置，其在俯视观察时被划分为多个区域，该多个区域包含形成开关元件的器件区域、形成栅极焊盘的栅极焊盘区域、所述器件区域和所述栅极焊盘区域之间的栅极下阱接触区域，
该碳化硅半导体装置具有由碳化硅构成的半导体层，
所述半导体层具有：
第1导电型的漂移层；以及
阱区域，其跨所述栅极焊盘区域及所述栅极下阱接触区域而形成于所述漂移层的表层，
所述半导体层还具有：
场绝缘膜，其在所述栅极焊盘区域处形成于所述半导体层的上表面；
栅极电极及蚀刻阻挡层，它们形成于所述栅极焊盘区域的所述场绝缘膜之上；
层间绝缘膜，其形成于所述栅极电极之上及所述蚀刻阻挡层之上；
表面电极，其在所述栅极下阱接触区域处形成于所述层间绝缘膜之上，经由将所述场绝缘膜及所述层间绝缘膜贯穿的阱接触孔与所述阱区域接触；以及
栅极焊盘，其在所述栅极焊盘区域处形成于所述层间绝缘膜之上，经由将所述层间绝缘膜贯穿的栅极接触孔与所述栅极电极接触，
所述蚀刻阻挡层由相对于所述层间绝缘膜及所述场绝缘膜的蚀刻来说选择比大于或等于5.0的物质构成，该蚀刻阻挡层至少在所述栅极焊盘区域处设置于距离所述栅极下阱接触区域的所述阱接触孔最远的位置。
2.根据权利要求1所述的碳化硅半导体装置，其中，
所述蚀刻阻挡层由与所述栅极电极相同的材料构成。
3.根据权利要求2所述的碳化硅半导体装置，其中，
所述蚀刻阻挡层通过绝缘膜与所述栅极电极分离。
4.根据权利要求3所述的碳化硅半导体装置，其中，
所述蚀刻阻挡层通过绝缘膜被分割为多个区域。
5.根据权利要求1至4中任一项所述的碳化硅半导体装置，其中，
所述多个区域包含具有由多晶硅构成的温度感测二极管的温度感测二极管区域、具有与所述温度感测二极管电连接的温度感测焊盘的温度感测焊盘区域，
所述场绝缘膜在所述栅极焊盘区域及所述温度感测焊盘区域处形成于所述半导体层的上表面，
所述蚀刻阻挡层由多晶硅构成，形成于所述栅极焊盘区域及所述温度感测焊盘区域的所述场绝缘膜之上。
6.根据权利要求5所述的碳化硅半导体装置，其中，
所述蚀刻阻挡层包含交替地重复配置的多个p型区域和多个n型区域，
在相邻的所述p型区域彼此之间及相邻的所述n型区域彼此之间设置由绝缘膜构成的分割区域。
7.根据权利要求1至6中任一项所述的碳化硅半导体装置，其中，
所述多个区域包含将所述器件区域包围的末端区域，
所述场绝缘膜在所述栅极焊盘区域及所述末端区域处形成于所述半导体层的上表面，
所述蚀刻阻挡层由氮化硅构成，形成于所述栅极焊盘区域及所述末端区域的所述场绝缘膜之上。
8.根据权利要求7所述的碳化硅半导体装置，其中，
所述蚀刻阻挡层没有形成于所述场绝缘膜与所述栅极电极的台阶之上。
9.根据权利要求1至8中任一项所述的碳化硅半导体装置，其中，
所述阱区域具有：
p型的阱主体区域，其形成于所述漂移层的表层；以及
n型的阱接触区域，其形成于所述阱主体区域的表层，
所述阱区域在所述阱接触区域的上表面还具有导电膜，该导电膜具有比所述漂移层低的电阻率。
10.一种碳化硅半导体装置的制造方法，该碳化硅半导体装置在俯视观察时被划分为多个区域，该多个区域包含形成开关元件的器件区域、形成栅极焊盘的栅极焊盘区域、所述器件区域和所述栅极焊盘区域之间的栅极下阱接触区域，
在该碳化硅半导体装置的制造方法中，
形成由n型的碳化硅构成的漂移层，
以跨所述栅极焊盘区域及所述栅极下阱接触区域的方式在所述漂移层的表层形成阱区域，
在所述栅极焊盘区域处，在所述漂移层及所述阱区域之上形成场绝缘膜，
在所述栅极焊盘区域的所述场绝缘膜之上形成栅极电极及蚀刻阻挡层，
在所述栅极电极之上及所述蚀刻阻挡层之上形成层间绝缘膜，
在所述栅极下阱接触区域处，在所述层间绝缘膜之上形成经由将所述场绝缘膜及所述层间绝缘膜贯穿的阱接触孔与所述阱区域接触的表面电极，
在所述栅极焊盘区域处，在所述层间绝缘膜之上形成经由将所述层间绝缘膜贯穿的栅极接触孔与所述栅极电极接触的栅极焊盘，
所述蚀刻阻挡层由相对于所述层间绝缘膜及所述场绝缘膜的蚀刻来说选择比大于或等于5.0的物质构成，该蚀刻阻挡层至少在所述栅极焊盘区域处形成于距离所述栅极下阱接触区域的所述阱接触孔最远的位置。
CN202210904053.0A 2021-08-02 2022-07-28 碳化硅半导体装置及碳化硅半导体装置的制造方法 Pending CN115701662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-126563 2021-08-02
JP2021126563A JP2023021602A (ja) 2021-08-02 2021-08-02 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115701662A true CN115701662A (zh) 2023-02-10

Family

ID=84890059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210904053.0A Pending CN115701662A (zh) 2021-08-02 2022-07-28 碳化硅半导体装置及碳化硅半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20230034063A1 (zh)
JP (1) JP2023021602A (zh)
CN (1) CN115701662A (zh)
DE (1) DE102022117772A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018038133A1 (ja) 2016-08-25 2018-03-01 三菱電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
DE102022117772A1 (de) 2023-02-02
JP2023021602A (ja) 2023-02-14
US20230034063A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US7573100B2 (en) High voltage semiconductor device and method for fabricating the same
US11588040B2 (en) LDMOS device and method for forming the same
TW201618276A (zh) 改良之氮化鎵結構
JP6580270B2 (ja) 炭化珪素半導体装置
US9318565B2 (en) Power semiconductor device with dual field plate arrangement and method of making
US11094790B2 (en) Silicon carbide semiconductor device
US11063143B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
US11081576B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
US10593792B2 (en) Semiconductor device and method for manufacturing the same
US10340147B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
US20200258991A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN108574000B9 (zh) 半导体装置和半导体装置的制造方法
US20200312997A1 (en) Semiconductor device
CN111834448A (zh) 碳化硅半导体装置
RU2705761C1 (ru) Полупроводниковое устройство
US20230034063A1 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
CA3025767A1 (en) Semiconductor device
US12002892B2 (en) Semiconductor device with embedded Schottky diode and manufacturing method thereof
US20240234330A9 (en) Semiconductor device and method for manufacturing semiconductor device
US20240136301A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11094783B2 (en) Semiconductor device having a silicon oxide film with a gradual downward inclination and method of manufacturing semiconductor device
US20230042721A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230387290A1 (en) Silicon carbide metal oxide semiconductor field effect transistor device
US20230246101A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI708364B (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination