CN102203931B - 具有可调电阻率的晶片加工装置 - Google Patents

具有可调电阻率的晶片加工装置 Download PDF

Info

Publication number
CN102203931B
CN102203931B CN200980143906.6A CN200980143906A CN102203931B CN 102203931 B CN102203931 B CN 102203931B CN 200980143906 A CN200980143906 A CN 200980143906A CN 102203931 B CN102203931 B CN 102203931B
Authority
CN
China
Prior art keywords
chip carrier
electrode
region
resistivity
external coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980143906.6A
Other languages
English (en)
Other versions
CN102203931A (zh
Inventor
戴维·M·鲁辛科
马克·谢普肯斯
曾万学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Momentive Performance Materials Inc
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN102203931A publication Critical patent/CN102203931A/zh
Application granted granted Critical
Publication of CN102203931B publication Critical patent/CN102203931B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种具有耐蚀刻涂层的制品。所述制品为加热元件、晶片载体或静电夹盘。所述制品具有由陶瓷或其它材料制成的基板，并且还具有一个或多个用于电阻加热或电磁夹盘或二者的电极。所述耐蚀刻涂层具有多个由具有不同电体积电阻率的材料制成的区域，使得整个涂层具有能通过改变每个区域的相对尺寸而变化的体积电阻率。

Description

具有可调电阻率的晶片加工装置
背景技术
本发明的实施方式一般性地涉及主要用于其上提供有氮化铝涂层的半导体晶片加工设备的装置。更具体地，各实施方式涉及加热装置、晶片载体和具有多个具有不同电阻率的区的其上施用涂层的静电夹盘(electrostaticchuck)。
在一种应用中，晶片加工装置可特别用作热静电夹盘，用于需要将半导体晶片从100℃加热至600℃同时通过静电与热夹盘的表面夹紧的应用。当在夹盘电极与晶片之间的层的电阻率落入Johnson-Rahbeck规范(regime)(参见图7)限定的范围内时获得夹紧力。本发明使得所述层的体积电阻率在给定温度范围下得以调整至落入Johnson-Rahbeck规范内。
使用氮化铝材料的现有技术静电Johnson-Rahbeck夹盘用于室温夹盘应用，并且不在150-500℃的较高应用温度下使用。这是因为这些现有技术的夹盘通常具有聚合物或有机硅粘合剂，这些粘合剂不能承受高温应用。
另外，在现有技术中，也存在高温Johnson-Rahbeck夹盘，例如AdvancedCeramics Corporation的掺杂碳的热解氮化硼夹盘(例如详见美国专利4,5748436)，或掺杂有其它材料如硅的其它热解氮化硼夹盘，如Shin-EtsuChemical Co.的美国专利5,663,865所示。然而，由于严格控制热解氮化硼中掺杂剂的含量，这种夹盘的制造很麻烦。
此外，已公开了一些热静电夹盘，其中本体(bulk)烧结陶瓷基板与嵌入芯体中的加热元件一起使用。然而，由于嵌入的电极作为缺陷，当以显著高的速率(例如>10℃/分钟)加热升温时可能引起裂缝，因此这些类型的基板的温度不能非常快速地上升。在基板的表面上含有层状电极的热基板不受这种限制，测得温度上升速率远超过20℃/分钟(高达300℃/分钟)。
在晶片加工装置的外表面上的薄膜涂层的主要特性是当暴露于卤素等离子体环境时其耐腐蚀。由于当暴露于卤素等离子体环境时的耐腐蚀性高，氮化铝已成为用于制造高温晶片加工载体的达到最新技术发展水平的材料。
AlN薄膜的典型的电阻率值为1011-1014ohm-cm，并且温度每增加100℃，电阻率下降约20倍。因此，在高温应用中，这些AlN薄膜的电阻率下降得足够低，使得在电极路径的高电位段与低电位段之间，或者在加热电极与在晶片加工过程中在AlN上沉积的任何导电薄膜之间，或者在电极与晶片本身之间存在过多的泄漏电流。这种泄漏电流限制了晶片加热装置的可用温度范围。AlN薄膜可以用具有较高电阻率的材料代替，然而，对卤素等离子体的抗性可能减小。当加工温度上升较高时，需要具有比AlN更高电阻率的薄膜，同时仍保持优异的耐腐蚀性。本发明提供了一种改变薄膜涂层的体积电阻率同时保持典型的AlN薄膜的优异的耐腐蚀性的方法，由此允许较高的可用工作温度。本发明使用具有不同区域的薄膜涂层，这些区域具有不同的电阻率。因此，能通过简单地改变存在于薄膜中的每个区域的相对量来改变在给定温度下薄膜的体积电阻率，而无需配制新的薄膜材料来制备在某一温度下具有不同体积电阻率的夹盘。
本发明的实施方式的加热器、静电Johnson-Rahbeck夹盘和晶片载体满足在高温下保持所需的体积电阻率的要求，较容易制造，能以显著高的温度上升速率加热，此外，当需要静电夹盘时，在较低电压下以高功率提供夹紧。
发明概述
在第一方面，提供了一种包括主体的晶片载体，所述主体包括基板和安装在基板上的电极元件，所述制品还具有外涂层，所述外涂层含有包住所述主体的电介质材料，所述外涂层具有至少两个具有不同电阻率的区域。
在第二方面，提供了一种静电夹盘，所述静电夹盘包括主体、在所述主体上沉积的夹盘电极以及在所述夹盘电极之上沉积的外涂层，所述外涂层包括多个具有不同电阻率的层，所述外涂层包括含AlN的外层。
在第三方面，提供了一种形成晶片载体的方法，所述方法包括以下步骤：a)提供基板，b)在所述基板上布置电极，c)在所述基板和电极之上沉积外涂层，其中所述步骤包括沉积多种具有不同电阻率的材料，其中在给定温度下所述外涂层的总体积电阻率能通过改变沉积的材料各自的相对量而得到控制。
本申请包括以下项：
项1.一种晶片载体，所述晶片载体含有主体，所述主体含有基板和电极元件，所述晶片载体还含有配置在所述主体的外表面的至少一部分上的外涂层，所述外涂层含有电介质材料并具有至少两个具有不同电阻率的区域。
项2.项1的晶片载体，其中所述外涂层为约25-500微米厚。
项3.项1的晶片载体，其中选择各区域的相对尺寸，使得在150-600℃的所需的温度下，外涂层所需的体积电阻率在Johnson-Rahbeck规范内。
项4.项1的晶片载体，其中所述区域包括贯穿涂层厚度的一个或多个层。
项5.项4的晶片载体，其中与所述电极相邻的层含有氮化铝，而另一层含有氧氮化铝。
项6.项1的晶片载体，其中与所述电极相邻的第一区域相对于至少一个其它区域包含较高密度的氮化铝，而第二区域相对于至少所述第一区域包含较低密度的氮化铝。
项7.项1的晶片载体，其中所述涂层含有与所述电极相邻的区域，和至少另一区域，与外涂层的体积电阻率相比，与所述电极相邻的区域的电阻率低至少25%，与外涂层的体积电阻率相比，所述至少另一区域的电阻率高至少25%。
项8.项1的晶片载体，其中所述涂层含有与所述电极相邻的区域，和至少另一区域，与所述电极相邻的区域包含的氮化铝含有少于0.6%重量的氧，而所述至少另一区域包含的氮化铝含有大于0.6%重量的氧。
项9.项1的晶片载体，其中所述涂层含有与所述电极相邻的第一区域，和至少一个其它区域，与所述电极相邻的第一区域含有25℃的电阻率为103-1014ohm-cm的AlN，而所述至少一个其它区域25℃的电阻率大于第一区域并且为109-1015ohm-cm。
项10.项1的晶片载体，其中所述涂层含有与所述电极相邻的区域，和至少一个其它区域，与所述电极相邻的区域含有600℃电阻率小于1010ohm-cm的AlN，而所述至少一个其它区域600℃电阻率大于106ohm-cm。
项11.项1的晶片载体，其中所述电极含有热解石墨。
项12.项11的晶片载体，其中所述热解石墨电极含有电阻加热元件。
项13.项1的晶片载体，其中所述基板含有导电材料。
项14.项13的晶片载体，其中所述基板含有石墨。
项15.项13的晶片载体，所述晶片载体还含有配置在所述基板与所述电极之间的非导电层。
项16.项15的晶片载体，其中所述非导电层含有热解氮化硼。
项17.项1的晶片载体，其中所述基板含有热解氮化硼或AlN。
项18.项1的晶片载体，其中所述晶片载体含有第一热解石墨元件和第二热解石墨元件，其中所述基板配置在两个热解石墨元件之间。
项19.项18的晶片载体，其中所述第一热解石墨元件为电阻加热元件，而第二热解石墨元件为夹盘电极。
项20.项1的晶片载体，其中所述晶片载体含有静电夹盘，所述静电夹盘含有主体、在所述主体上沉积的夹盘电极以及在所述夹盘电极之上沉积的外涂层，所述外涂层含有多个具有不同电阻率的层，所述外涂层含有含AlN的外层。
项21.项1的晶片载体，其中所述区域含有AlN，其中在第一区域中的AlN与在第二区域中的AlN的不同之处有至少以下之一：不同的密度，不同的Al与N化学计量，不同的晶体取向、晶体结构或晶体尺寸，或者在AlN中存在的掺杂剂和掺杂剂量。
项22.一种形成晶片载体的方法，所述方法包括以下步骤：a)提供基板，b)在所述基板上布置电极，c)在所述基板和电极之上沉积外涂层，其中所述步骤c)包括沉积多个含有具有不同体积电阻率的材料的区域，其中在给定温度下所述外涂层的总体积电阻率能通过改变沉积的所述材料各自的相对量而得到控制。
项23.一种晶片载体，所述晶片载体含有主体，所述主体含有基板和电极元件，所述晶片载体还含有外涂层，所述外涂层含有包住所述主体的电介质材料，所述外涂层具有至少两个具有不同微观结构的区域，其中所述不同的微观结构包括至少以下之一的差异：晶体取向、晶体尺寸、孔的数量、孔尺寸、晶体形状、孔形状或孔位置。
附图概述
图1是根据本发明的一种实施方式的晶片载体的透视图。
图2A和图2B为具有电绝缘基板主体的晶片载体的截面图。
图3A和图3B为具有导电基板主体的晶片载体的截面图。
图4为根据另一实施方式的晶片载体的截面图。
图5为根据再一实施方式的晶片载体的截面图。
图6为含有具有不同电阻率的不同层的本发明的外保护层(overcoat)的一种实施方式的截面。
图7为说明各种材料的体积电阻率与温度关系的图。
图8为说明由3层具有不同体积电阻率的两种类型的AlN组成的AlN外保护层的截面的显微照片。
发明详述
本文使用的以及在权利要求中使用的术语“相邻”既包括直接接触，也包括位于附近，即在两层或两个物体之间存在插入层，或者沿着另一层或另一物体的一侧。本文使用的术语“晶片载体”可用于指加热器、静电夹盘或组合的加热器/静电夹盘。
本文使用的术语“电路”可与“电极”互换使用，并且术语“加热元件”可与“加热电极”、“电极”、“电阻器”、“加热电阻器”或“加热器”互换使用。术语“电路”可以采用单数或复数形式使用，表示存在至少一个元件(unit)。术语“电路”可与“电极”互换使用，并且术语“电极”可用于表示单数或复数形式使用，表示存在至少一个元件。术语“加热元件”可与“加热电极”、“电阻器”、“加热电阻器”或“加热器”互换使用。
本发明的实施方式涉及在工艺室中用于支撑晶片的涂布的制品。该涂布的制品可以是加热器、静电夹盘、晶片载体或类似制品。在每一种情况下，制品具有主体，该主体含有基板和在其上沉积的电极元件，并且还具有相邻的电介质材料(例如氮化铝)的外涂层，可通过化学气相沉积或其它方式(例如反应性物理气相沉积、等离子体喷涂、等离子体-增强的化学气相沉积、金属-有机化学气相沉积、光-增强的化学气相沉积)提供外涂层。外涂层具有多个具有不同电阻率的区或区域。不同区域的厚度或相对尺寸决定涂层的总体积电阻率。
现在更详细地参考附图，其中各图仅用于举例说明本发明的优选实施方式的目的，而不是为了限制本发明。图1说明含有圆盘状金属、石墨或陶瓷主体12的晶片载体33，主体12具有在其中或其上配置的电极(未显示)，并且其上表面13用作基板的支撑表面，基板例如为典型的直径例如为300mm的晶片W。在一种实施方式中，上表面13制成具有高度平滑性(表面变化在0.05mm之内)，以进一步增强晶片W的温度控制。用于为晶片载体供电的电力终端15可以连接在主体12的下表面的中心，或者在一种实施方式中，电力终端15可以连接在主体12的各侧。
在晶片载体中，可以使用一个或多个电极。根据应用，这些电极可各自用作电阻加热元件、电磁屏蔽电极、等离子体-发生电极、静电夹盘电极或电子束电极。在一种实施方式中，存在两个不同的电极，一个电极用作加热元件，而第二个电极用作静电夹盘电极。一个或多个电极可朝上(接近晶片基板)或朝下(远离晶片基板)位于晶片载体的基板之内或之上。加热电极的底部位置可帮助扩散由一种模式的电极所产生的局部热量并且有助于晶片基板的热分布。
在一种实施方式中，电极为薄膜电极形式，并且通过本领域已知的方法形成，包括丝网印刷、旋涂、等离子体喷涂、热喷涂、喷雾热解、反应性喷雾沉积、溶胶-凝胶沉积、燃烧吹焰(combustion torch)、电弧沉积、离子电镀、物理气相沉积、溅射沉积、激光烧蚀、热蒸镀、电镀以及激光表面合金化。在一种实施方式中，薄膜电极含有具有高熔点的金属，例如，铁、镍、钨、钽、钼、铼和铂或其合金。在另一实施方式中，薄膜电极含有以下至少一种：铪、锆、铈的碳化物或氧化物，及其混合物。
在另一实施方式中，电极为热解石墨的长连续条的形式。热解石墨(“PG”)首先通过本领域已知的方法如化学气相沉积法沉积在晶片载体的基板上。随后将PG机械加工成预定的模式，例如，螺旋状、蛇形等。加热区(即，通过电分离的电阻加热器路径)的电模式的形成可通过本领域已知的技术进行，包括但不限于微型机械加工、微编织(micro-brading)、激光切割、化学蚀刻或电子束蚀刻。
在上述实施方式中的晶片载体的主体12的结构和组成可以根据终产物要求的需要和性能而变。在一种实施方式中，主体的基板可以由本体绝缘材料(例如陶瓷)构建。在另一实施方式中，基板可以由导电材料制成，随后涂以绝缘层。
陶瓷芯晶片载体：参考如图2A-2B所示的陶瓷芯加热器来说明含有主体12的晶片载体的一种实施方式，该主体12具有陶瓷芯。在具有陶瓷芯的晶片载体33中，主体的基板11可包含电绝缘材料(例如，烧结的基板)，这些电绝缘材料可选自以下元素的氧化物、氮化物、碳化物、碳氮化物和氧氮化物，及其组合，所述元素选自B、Al、Hf、Si、Ga、Y、难熔硬金属、过渡金属。基板11的特征在于具有高耐磨性和高耐热性。在一种实施方式中，基板含有大于99%纯度的AlN以及高达5%的选自Y2O3、Er2O3及其组合的烧结剂。在另一实施方式中，基板含有热解氮化硼(pBN)。
可选地，pBN基板可以被以下物质替代：(1)涂有pBN的石墨板(该石墨板为约0.10-0.75英寸厚，任选0.12-0.50英寸厚，pBN涂层为约0.005-0.035英寸厚，更优选约0.015-0.020英寸厚)，(2)热压氮化硼(BN)板(约0.10-0.75英寸厚，更优选约0.25-0.50英寸厚)，或(3)涂有pBN的热压BN板(该热压BN板为约0.10-0.75英寸厚，更优选约0.25-0.50英寸厚，PBN涂层为约0.005-0.035英寸厚，更优选约0.01-0.02英寸厚)。
在一种实施方式中，具有优化电路设计的加热电极14在陶瓷基板11上形成或者嵌入陶瓷基板11内。电极14可含有选自以下的材料：铁、镍、钨、钽、钼、铼和铂或其合金；属于周期表的第IVa族、Va族和VIa族的金属的碳化物和氮化物；铪、锆和铈的碳化物或氧化物；及其组合。在另一实施方式中，电极14可含有热解石墨(PG)或热裂解石墨(TPG)。在一种实施方式中，电极14含有热膨胀系数(CTE)与基板11的CTE十分匹配的材料。CTE十分匹配意味着材料的CTE在基板的CTE的0.75-1.25倍范围内。电极和基板的CTE十分匹配，能够均匀重复加热和冷却装置，而不会出现裂缝或危及装置的完整性。
可选地或除了加热器以外，晶片载体还可用作静电夹盘。在该实施方式中，使用本领域已知的制造方法，在基板11上形成夹盘电极16，例如，如由上述材料形成的导电层、金属化薄膜或TPG电极。对于静电夹盘的设计、结构和操作，参见美国专利5,591,269；5,566,043；5,663,865；5,606,484；5,155,652；5,665,260；5,909,355；和5,693,581，这些专利在此全文并入作为参考。
将基板11和一个或多个电极涂以含有AlN的外保护层20，该外保护层20电绝缘并且含有多个具有不同电阻率的区或区域。在一种实施方式中，存在任选的粘结层(未显示)以帮助增强外保护层20与基板11之间的粘着性。
在一种实施方式中，如图2A所示，在基板的下表面(远离晶片基板)上配置加热器电极14，使得更容易在空间上分布和调节晶片载体中的热量。在另一实施方式中，加热器电极14和夹盘电极16均在基板的上部配置。在这种情况下，可在放置夹盘电极之前在基板和加热器电极上涂布单独的绝缘层20。这种绝缘层可由与基板、外保护层相同的材料或不同的材料形成。
导电芯晶片载体：参考图3A-3B，为具有导电基板111的晶片载体的实施方式，例如具有石墨基板的晶片载体。虽然表示石墨含在基板中，根据应用，可以使用其它导电材料，包括但不限于石墨；难熔金属如W和Mo、过渡金属、稀土金属和合金；铪、锆和铈的氧化物和碳化物；及其混合物。基板111涂有电绝缘的绝缘层130和任选的粘结层(未显示)以帮助增强绝缘层130与基板111之间的粘着性。
关于绝缘层130，该层可含有以下至少一种：选自Hf、B、Al、Si、Ga、Y、难熔硬金属、过渡金属的元素的氧化物、氮化物、碳化物、碳氮化物或氧氮化物；铝的氧化物、氧氮化物；及其组合。一个实例为热解氮化硼(pBN)。关于任选的粘结层，该层可含有以下至少一种：选自Al、Si、难熔金属(包括Ta、W、Mo)、过渡金属(包括钛、铬、铁)的元素的氮化物、碳化物、碳氮化物、硼化物、氧化物、氧氮化物；及其混合物。实例包括TiC、TaC、SiC、MoC，及其混合物。
在绝缘层130上沉积一个或多个电极134，136。这些电极的结构类似，并且充当加热电极134和夹盘电极136，如在上述实施方式中所述。在一种实施方式中，如图3A所示，两个电极134，136在基板的相对侧上。在另一实施方式中，它们在同侧，在它们之间配置绝缘层120。
在一种实施方式中，一个或两个电极含有厚度为5-1000μm的薄膜电极，其通过本领域已知的方法在电绝缘层(根据实施方式，130或120)上形成。在一种实施方式中，薄膜电极含有具有高熔点的金属，例如，铁、镍、钽、钨、钼、铼和铂或其合金。在另一实施方式中，薄膜电极含有铪、锆、铈的碳化物或氧化物及其混合物中的至少一种。在一个实例中，使用膜厚度为18μm的电解铜箔作为电极。随后将基板和加热器进一步涂布耐蚀刻的外保护层118，包住基板和加热器，并在这些元件与操作气氛之间形成阻挡层。
关于任选的粘结层，该层可含有以下至少一种：选自Al、Si、难熔金属(包括Ta、W、Mo)、过渡金属(包括钛、铬、铁)的元素的氮化物、碳化物、碳氮化物、硼化物、氧化物、氧氮化物；及其混合物。实例包括TiC、TaC、SiC、MoC，及其混合物。
在其它实施方式中，如图4所示，晶片载体还可含有热敏电阻或热电偶250，和/或如图5所示，晶片载体还可含有电磁屏蔽252。电磁屏蔽可用于消除夹盘电极236与加热元件234之间的电干扰，或消除加热元件与晶片之间的电干扰。
关于外保护层(在上述实施方式中，18和118)，外保护层含有一个或多个具有不同体积电阻率的区域或层。在一种实施方式中，外保护层含有至少两个选自以下的不同的材料：选自Hf、B、Al、Si、Ga、Y、难熔硬金属、过渡金属的元素的氧化物、氮化物、碳化物、碳氮化物或氧氮化物；铝的氧化物、氧氮化物；及其组合；具有NaZr2(PO4)3的NZP结构的高热稳定性磷酸锆；含有至少一个选自第2a族、3a族和4a族元素的元素的玻璃-陶瓷组合物；BaO-Al2O3-B2O3-SiO2玻璃；和SiO2和耐等离子体材料的混合物，该耐等离子体材料含有Y、Sc、La、Ce、Gd、Eu、Dy等的氧化物、或这些金属中的一种的氟化物、或钇-铝-石榴石(YAG)；及其组合。优选，外保护层含有AlN并且具有两个或更多个区域或区，每个区域或区由具有不同的25℃体积电阻率的材料制成，所述体积电阻率为106-1015ohm-cm。
在一种实施方式中，如图6所示，具有不同体积电阻率的两个或更多个区域包括层80、82、84，各层由具有不同电阻率值R1、R2和R3的材料制成，其中R1、R2和R3简单地为层中材料的比电阻(电阻率)乘以层厚度L。因此，涂层的总体积电阻率为RT=R1+R2+R3，其中：
ρ=电阻率=(R x A)/L
(ρx L)/A=R，和
RT=(ρT x LT)/A=(ρ1x L1)/A+(ρ2x L2)/A+…(ρn x Ln)/A
RT=(ρT x LT)=(ρ1x L1)+(ρ2x L2)+…(ρn x Ln)
为了讨论的目的，将层80看作与晶片载体主体或电极相邻的层，而将层84看作与晶片加工室环境接触的外层。虽然图6所示的实施方式具有三个不同的层，但是，在本发明中，层的数量不局限于此，并且可以是大于或等于2的任何数量。然而，应认识到，随着层数量的增加，生产成本和复杂性通常也增加。
根据其组成和沉积方法，各种层之间可以具有较细的清楚的分界线，或者它们可以扩散或逐渐变化(grade)，其中每一层与其它层显著互穿并且它们之间没有明显的分界线。
各层可各自含有AlN或者具有类似CTE的其它材料。然而，由于最外层84在晶片加工环境中优异的耐腐蚀性，优选最外层84含有AlN。在一种实施方式中，每一层含有包括AlN的材料，其中在每一层中AlN的体积电阻率不同。通过在不同层中使用具有不同体积电阻率的材料以及通过独立控制每层的厚度，可制备具有在晶片载体的预期工作温度下在Johnson-Rahbeck规范内的所需体积电阻的涂层并且仍具有表现出优异的耐腐蚀性的AlN外层。
存在可以改变AlN电阻率的多种方法。这些方法包括但不限于1)通过在本体材料中包括各种缺陷或孔或通过其它方法来改变AlN的密度，2)通过改变材料中Al与N的比率来改变材料的化学计量，3)在AlN材料中引入杂质或掺杂剂如氧或碳，4)改变或变化AlN晶体取向、晶体结构或晶体尺寸，以及5)改变AlN层中孔的数量、孔尺寸、孔形状或孔位置。以上方法4)和5)可以认为是改变AlN的微观结构。
改变密度、晶体结构、化学计量、杂质组成和缺陷的方法包括改变AlN沉积的条件，例如改变温度、压力、前体浓度、气体流速、等离子体能量密度、基板表面条件以及工艺条件的其它变量。
因此，在一种实施方式中，外保护层含有三层，其中上层和下层含有600℃体积电阻率为约105ohm-cm的AlN。中间层含有具有较低体积电阻率(例如600℃体积电阻率为约1010ohm-cm)的Al2O3和AlN的共混物。在一种实施方式中，涂层的整体厚度可以是约5μm-1000μm。单个层的厚度可以是1μm-999μm。优选的整体厚度为约25μm-500μm，并且优选的单个层的厚度为约5μm-495μm。
在其它实施方式中，涂层可包括这样的区域：1)其中与电极相邻的区域为氮化铝而不与电极接触的至少一个区域含有氧氮化铝，2)与主体涂层相比，与电极相邻的区域的电阻率低至少25%，而与涂层的体积电阻率相比，不与电极接触的至少一个区域的电阻率高至少25%，3)与电极相邻的区域所含的氮化铝含有少于0.6%重量的氧，而不与电极相邻的至少一个区所含的氮化铝含有大于0.6%重量的氧，4)与电极相邻的区域含有25℃电阻率在103-1014ohm-cm之间的氮化铝，而不与电极相邻的至少一个区的25℃电阻率大于第一区域的并且在109-1015ohm-cm之间。
根据本发明的晶片载体用于硅晶片的加工。这种加工的一部分包括通过化学气相沉积使材料在晶片上成层，在加工过程中还将晶片载体涂布以上述材料。需要周期性地清洁晶片载体。使材料在晶片上成层的过程通常不破坏晶片载体。然而，苛性(harsh)清洁组合物如NF3等离子体通常用于清洁这些制品的表面。该清洁通常在加工30-40小时之后进行，或者在加工晶片时间用尽时进行。随后通常将晶片载体进行等离子体清洁，清洁1-2小时或更短的时间。仅涂有PBN的晶片载体通常受到的破坏足以需要在暴露于NF3等离子体进行清洁50-100小时之后进行更换。比起PBN涂层，CVD-AlN涂层显著更耐NF3等离子体的侵蚀，并且在测试中显示在清洁12-24小时之后没有可检测到的破坏。优选根据本发明的晶片载体具有足够的CVD-AlN涂层来有效承受(也就是说，保持)制品在受保护的条件下，使得在清洁至少10，25，50，100，200，300，400，500，600，700，800，900，1000，1500，2000，3000或4000小时(也就是说，在制品清洁过程中NF3等离子体侵蚀的小时数)之后涂布的制品不需要更换。为了达到此目的，优选外涂层18，118含有CVD-AlN并且为约5-1000微米，更优选约25-500微米。
施用CVD-AlN涂层的方法是已知的，例如参见美国专利4,950,558；5,672,420；4,239,819；5,178,911；4,172,754；和5,356,608，这些专利在此并入作为参考。总之，气相沉积过程在具有与沉积室连通的氯化室的反应器中进行。将沉积室装在真空室中，真空室与一个或多个真空泵相连。在开始该过程之前，将涂层基板放置在沉积室中，并且将氯化室负载铝颗粒床。随后将真空室和沉积室抽真空。
为了开始该过程，通过电阻加热元件将氯化室加热至200℃-400℃的温度。将氯气(Cl2)和氮气(N2)引入氯化室中。在该温度下，铝与铝形成氯化铝气体。
随后将氯化铝通入沉积室，该沉积室已事先抽真空至约1-10托(优选约2托)的低压。还将氨(NH3)和氢气(H2)也引入沉积室中。通过加热器将温度保持在600℃-1100℃。随后将晶片载体基板涂布AlN，该AlN是氯化铝与氨反应所形成的。
AlN涂层以约10-20微米/小时的速率在晶片载体基板上累积。由化学气相沉积所得到的氮化铝涂层比通过烧结或热压所得到的氮化铝涂层更优异，因为它非常致密并且纯度高，并且具有基本均匀的厚度。如上所述制备的涂层表现出密度为氮化铝理论晶体密度的85-97%。(理论AlN晶体密度=3.26g/cc)。使用其它技术和材料的其它CVD-AlN涂布方法为本领域已知的，所有这些方法在此并入作为参考。
支持本发明如所述进行的数据示于图7，图7说明化学气相沉积的氮化铝涂层的电阻率在Johnson-Rahbeck规范内，并且与掺杂碳的热解氮化硼材料(CPBN)的电阻率相当。根据Tamagawa，J Vac.Sci.Japan45(2002)，指定为A的区域为Johnson-Rahbeck规范。根据Kahno等人，JVSTB21，第2371页(2003)，指定为B的区域为Johnson-Rahbeck规范。
实施例
层状AlN的实施例示于表1和图8。该实施例利用具有不同电阻率的3种类型的AlN薄膜。类型A的AlN为低密度低电阻率薄膜；类型B的AlN为高密度中等范围电阻率薄膜；而类型C的AlN为超高电阻率AlN薄膜。每种类型AlN测得的600℃电阻率示于表1。样品70858由3层AlN组成，其中第1层和第3层为类型A的AlN，而第2层为类型B的AlN。在该实施例中，三层涂层的复合电阻率落入单个层的电阻率之间，并且通过控制单个层的厚度可将电阻率调节至1.5×107ohm-cm。样品80153为双层结构，其中将电阻率从1.3×1010ohm-cm(仅使用类型C的AlN)调节至4.1×109ohm-cm。提供第三个实施例来说明利用类型B和类型C的AlN的三层结构，其中将该三层结构的复合电阻率调节至6.9×108ohm-cm。图8为说明由3层具有不同体积电阻率的两种类型的AlN组成的AlN外保护层的截面的SEM显微照片。
虽然已参考前述实施方式描述了本发明，并且本文中相当多的重点放在所公开的实施方式的元件部件之间的结构和结构关系上，应理解的是，在不偏离本发明原则的情况下，可以进行其它实施方式，并且在举例说明和描述的实施方式中可以进行许多变化。显然，在阅读并理解了前述详细说明之后可以进行修改和变化。因此，明显应理解的是，前述描述性事件应看作是仅用于举例说明而不是限制本发明。因此，意指本发明包括所有这些修改和变化，只要它们在所附权利要求及其任何等同物的范围内即可。

Claims (24)

1.一种晶片载体，所述晶片载体含有主体，所述主体含有基板和电极元件，所述晶片载体还含有配置在所述主体的外表面的至少一部分上的外涂层，所述外涂层含有电介质材料并具有至少两个具有不同电阻率的区域；
其中所述涂层含有与所述电极相邻的区域，和至少另一区域，与外涂层的体积电阻率相比，所述与所述电极相邻的区域的电阻率低至少25%，与外涂层的体积电阻率相比，所述至少另一区域的电阻率高至少25%。
2.权利要求1的晶片载体，其中所述外涂层为25-500微米厚。
3.权利要求1的晶片载体，其中选择各区域的相对尺寸，使得在150-600℃的所需的温度下，外涂层所需的体积电阻率在Johnson-Rahbeck规范内。
4.权利要求1的晶片载体，其中所述区域包括贯穿涂层厚度的一个或多个层。
5.权利要求4的晶片载体，其中与所述电极相邻的层含有氮化铝，而另一层含有氧氮化铝。
6.权利要求1的晶片载体，其中与所述电极相邻的区域相对于至少一个其它区域包含较高密度的氮化铝，而所述至少另一区域相对于所述与所述电极相邻的区域包含较低密度的氮化铝。
7.权利要求1的晶片载体，其中所述涂层含有与所述电极相邻的区域，和至少另一区域，所述与所述电极相邻的区域包含的氮化铝含有少于0.6%重量的氧，而所述至少另一区域包含的氮化铝含有大于0.6%重量的氧。
8.权利要求1的晶片载体，其中所述与所述电极相邻的区域含有25℃的电阻率为103-1014ohm-cm的AlN，而所述至少另一区域25℃的电阻率大于所述与所述电极相邻的区域并且为109-1015ohm-cm。
9.权利要求1的晶片载体，其中所述与所述电极相邻的区域含有600℃电阻率小于1010ohm-cm的AlN，而所述至少另一区域的600℃电阻率大于106ohm-cm。
10.权利要求1的晶片载体，其中所述电极含有热解石墨。
11.权利要求10的晶片载体，其中所述热解石墨电极含有电阻加热元件。
12.权利要求1的晶片载体，其中所述基板含有导电材料。
13.权利要求12的晶片载体，其中所述基板含有石墨。
14.权利要求12的晶片载体，所述晶片载体还含有配置在所述基板与所述电极之间的非导电层。
15.权利要求14的晶片载体，其中所述非导电层含有热解氮化硼。
16.权利要求1的晶片载体，其中所述基板含有热解氮化硼或AlN。
17.权利要求1的晶片载体，其中所述晶片载体含有第一热解石墨元件和第二热解石墨元件，其中所述基板配置在两个热解石墨元件之间。
18.权利要求17的晶片载体，其中所述第一热解石墨元件为电阻加热元件，而第二热解石墨元件为夹盘电极。
19.权利要求1的晶片载体，其中所述晶片载体含有静电夹盘，所述静电夹盘含有主体、在所述主体上沉积的夹盘电极以及在所述夹盘电极之上沉积的外涂层，所述外涂层含有多个具有不同电阻率的层，所述外涂层含有含AlN的外层。
20.权利要求1的晶片载体，其中所述区域含有AlN，其中在第一区域中的AlN与在第二区域中的AlN的不同之处有至少以下之一：不同的密度，不同的Al与N化学计量，不同的晶体结构，或者在AlN中存在的掺杂剂和掺杂剂量。
21.权利要求20的晶片载体，其中晶体结构选自晶体取向或晶体尺寸。
22.一种形成晶片载体的方法，所述方法包括以下步骤：a)提供基板，b)在所述基板上布置电极，c)在所述基板和电极之上沉积外涂层，其中所述步骤c)包括沉积多个含有具有不同体积电阻率的材料的区域，其中在给定温度下所述外涂层的总体积电阻率能通过改变沉积的所述材料各自的相对量而得到控制；
其中所述涂层含有与所述电极相邻的区域，和至少另一区域，与外涂层的体积电阻率相比，所述与所述电极相邻的区域的电阻率低至少25%，与外涂层的体积电阻率相比，所述至少另一区域的电阻率高至少25%。
23.一种晶片载体，所述晶片载体含有主体，所述主体含有基板和电极元件，所述晶片载体还含有外涂层，所述外涂层含有包住所述主体的电介质材料，所述外涂层具有至少两个具有不同微观结构的区域，其中所述不同的微观结构包括至少以下之一的差异：孔的数量、孔尺寸、晶体形状、孔形状或孔位置；
其中所述涂层含有与所述电极相邻的区域，和至少另一区域，与外涂层的体积电阻率相比，所述与所述电极相邻的区域的电阻率低至少25%，与外涂层的体积电阻率相比，所述至少另一区域的电阻率高至少25%。
24.权利要求23的晶片载体，其中晶体形状选自晶体取向或晶体尺寸。
CN200980143906.6A 2008-09-04 2009-09-02 具有可调电阻率的晶片加工装置 Expired - Fee Related CN102203931B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/204,079 2008-09-04
US12/204,079 US7929269B2 (en) 2008-09-04 2008-09-04 Wafer processing apparatus having a tunable electrical resistivity
PCT/US2009/055702 WO2010028023A1 (en) 2008-09-04 2009-09-02 Wafer processing apparatus having a tunable electrical resistivity

Publications (2)

Publication Number Publication Date
CN102203931A CN102203931A (zh) 2011-09-28
CN102203931B true CN102203931B (zh) 2014-08-20

Family

ID=41562602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980143906.6A Expired - Fee Related CN102203931B (zh) 2008-09-04 2009-09-02 具有可调电阻率的晶片加工装置

Country Status (5)

Country Link
US (1) US7929269B2 (zh)
EP (1) EP2335279A1 (zh)
JP (1) JP5524213B2 (zh)
CN (1) CN102203931B (zh)
WO (1) WO2010028023A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6195519B2 (ja) * 2010-08-06 2017-09-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 静電チャック及びその使用方法
WO2013023029A2 (en) * 2011-08-10 2013-02-14 Entegris, Inc. Aion coated substrate with optional yttria overlayer
KR101372333B1 (ko) * 2012-02-16 2014-03-14 주식회사 유진테크 기판 처리 모듈 및 이를 포함하는 기판 처리 장치
US9034199B2 (en) 2012-02-21 2015-05-19 Applied Materials, Inc. Ceramic article with reduced surface defect density and process for producing a ceramic article
US9212099B2 (en) 2012-02-22 2015-12-15 Applied Materials, Inc. Heat treated ceramic substrate having ceramic coating and heat treatment for coated ceramics
CN103302431B (zh) * 2012-03-09 2016-03-02 鸿富锦精密工业（深圳）有限公司 芯片焊接装置
US9090046B2 (en) 2012-04-16 2015-07-28 Applied Materials, Inc. Ceramic coated article and process for applying ceramic coating
US9394615B2 (en) 2012-04-27 2016-07-19 Applied Materials, Inc. Plasma resistant ceramic coated conductive article
US9604249B2 (en) 2012-07-26 2017-03-28 Applied Materials, Inc. Innovative top-coat approach for advanced device on-wafer particle performance
US9343289B2 (en) 2012-07-27 2016-05-17 Applied Materials, Inc. Chemistry compatible coating material for advanced device on-wafer particle performance
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物
JP2014093420A (ja) * 2012-11-02 2014-05-19 Toyota Motor Corp ウェハを支持ディスクに接着する治具、および、それを用いた半導体装置の製造方法
US9916998B2 (en) 2012-12-04 2018-03-13 Applied Materials, Inc. Substrate support assembly having a plasma resistant protective layer
US9685356B2 (en) 2012-12-11 2017-06-20 Applied Materials, Inc. Substrate support assembly having metal bonded protective layer
US8941969B2 (en) * 2012-12-21 2015-01-27 Applied Materials, Inc. Single-body electrostatic chuck
US9358702B2 (en) 2013-01-18 2016-06-07 Applied Materials, Inc. Temperature management of aluminium nitride electrostatic chuck
US9669653B2 (en) 2013-03-14 2017-06-06 Applied Materials, Inc. Electrostatic chuck refurbishment
US9543183B2 (en) * 2013-04-01 2017-01-10 Fm Industries, Inc. Heated electrostatic chuck and semiconductor wafer heater and methods for manufacturing same
US9887121B2 (en) 2013-04-26 2018-02-06 Applied Materials, Inc. Protective cover for electrostatic chuck
US9666466B2 (en) 2013-05-07 2017-05-30 Applied Materials, Inc. Electrostatic chuck having thermally isolated zones with minimal crosstalk
US9865434B2 (en) 2013-06-05 2018-01-09 Applied Materials, Inc. Rare-earth oxide based erosion resistant coatings for semiconductor application
CN104241182B (zh) * 2013-06-08 2017-07-25 中微半导体设备(上海)有限公司 静电吸盘的制造方法，静电吸盘及等离子体处理装置
US9850568B2 (en) * 2013-06-20 2017-12-26 Applied Materials, Inc. Plasma erosion resistant rare-earth oxide based thin film coatings
KR102119867B1 (ko) * 2013-10-21 2020-06-09 주식회사 미코세라믹스 정전척
JP6277015B2 (ja) * 2014-02-28 2018-02-07 株式会社日立ハイテクノロジーズ プラズマ処理装置
US9740111B2 (en) * 2014-05-16 2017-08-22 Applied Materials, Inc. Electrostatic carrier for handling substrates for processing
US10020218B2 (en) 2015-11-17 2018-07-10 Applied Materials, Inc. Substrate support assembly with deposited surface features
JP2018060905A (ja) * 2016-10-05 2018-04-12 株式会社ディスコ 静電チャックプレート及び静電チャックプレートの製造方法
US20180374736A1 (en) * 2017-06-22 2018-12-27 Applied Materials, Inc. Electrostatic carrier for die bonding applications
JP6935132B2 (ja) * 2017-07-21 2021-09-15 株式会社ディスコ 静電チャックプレートの製造方法
US11047035B2 (en) 2018-02-23 2021-06-29 Applied Materials, Inc. Protective yttria coating for semiconductor equipment parts
WO2022046830A1 (en) * 2020-08-25 2022-03-03 Momentive Performance Materials Quartz, Inc. Graphite based thermal leveler with high thermal conductivity material encapsulated therein
JP7465771B2 (ja) * 2020-09-15 2024-04-11 日本碍子株式会社 複合焼結体、半導体製造装置部材および複合焼結体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384918A (en) * 1980-09-30 1983-05-24 Fujitsu Limited Method and apparatus for dry etching and electrostatic chucking device used therein
US5928960A (en) * 1996-10-24 1999-07-27 International Business Machines Corporation Process for reducing pattern factor effects in CMP planarization
JP2007109827A (ja) * 2005-10-12 2007-04-26 Toto Ltd 静電チャック
WO2007058605A1 (en) * 2005-11-18 2007-05-24 Replisaurus Technologies Ab Master electrode and method of forming it
CN101101887A (zh) * 2006-07-06 2008-01-09 通用电气公司 抗腐蚀的晶片处理设备及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07172963A (ja) * 1993-12-22 1995-07-11 Shin Etsu Chem Co Ltd 熱分解窒化ホウ素被覆複層成形体及びその製造方法
JP3273110B2 (ja) 1994-11-30 2002-04-08 京セラ株式会社 セラミック抵抗体
JP3145575B2 (ja) 1994-09-01 2001-03-12 京セラ株式会社 セラミック抵抗体
JP3152847B2 (ja) 1994-09-30 2001-04-03 京セラ株式会社 静電チャック
JP3145588B2 (ja) 1994-11-29 2001-03-12 京セラ株式会社 セラミック抵抗体
US5668524A (en) * 1994-02-09 1997-09-16 Kyocera Corporation Ceramic resistor and electrostatic chuck having an aluminum nitride crystal phase
JP3145574B2 (ja) 1994-08-09 2001-03-12 京セラ株式会社 セラミック抵抗体
JP3180998B2 (ja) 1994-02-09 2001-07-03 京セラ株式会社 静電チャック
JPH08227933A (ja) * 1995-02-20 1996-09-03 Shin Etsu Chem Co Ltd 静電吸着機能を有するウエハ加熱装置
JP2720381B2 (ja) 1995-10-03 1998-03-04 アドバンス・セラミックス・インターナショナル コーポレーション 任意の電気抵抗率を有する熱分解窒化ホウ素成形体の製造方法
US5748436A (en) * 1996-10-02 1998-05-05 Advanced Ceramics Corporation Ceramic electrostatic chuck and method
JPH10154745A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 静電吸着装置
JPH11111828A (ja) * 1997-09-30 1999-04-23 Shin Etsu Chem Co Ltd 静電吸着装置
US5909355A (en) 1997-12-02 1999-06-01 Applied Materials, Inc. Ceramic electrostatic chuck and method of fabricating same
JPH11176920A (ja) * 1997-12-12 1999-07-02 Shin Etsu Chem Co Ltd 静電吸着装置
US6410172B1 (en) * 1999-11-23 2002-06-25 Advanced Ceramics Corporation Articles coated with aluminum nitride by chemical vapor deposition
WO2002034451A1 (en) * 2000-10-25 2002-05-02 Tokyo Electron Limited Method of and structure for controlling electrode temperature
KR20020046214A (ko) 2000-12-11 2002-06-20 어드밴스드 세라믹스 인터내셔날 코포레이션 정전척 및 그 제조방법
US6535372B2 (en) * 2001-06-20 2003-03-18 Applied Materials, Inc. Controlled resistivity boron nitride electrostatic chuck apparatus for retaining a semiconductor wafer and method of fabricating the same
JP4082985B2 (ja) * 2002-11-01 2008-04-30 信越化学工業株式会社 静電吸着機能を有する加熱装置及びその製造方法
JP4499431B2 (ja) * 2003-07-07 2010-07-07 日本碍子株式会社 窒化アルミニウム焼結体、静電チャック、導電性部材、半導体製造装置用部材及び窒化アルミニウム焼結体の製造方法
JP4744855B2 (ja) * 2003-12-26 2011-08-10 日本碍子株式会社 静電チャック
JP2005317749A (ja) * 2004-04-28 2005-11-10 Sumitomo Electric Ind Ltd 半導体製造装置用保持体及びそれを搭載した半導体製造装置
JP2006060040A (ja) * 2004-08-20 2006-03-02 Rasa Ind Ltd 静電チャックプレート及びその製造方法
JP2006089345A (ja) * 2004-09-27 2006-04-06 Kyocera Corp 導電性多孔質セラミックス焼結体およびその製造方法
WO2007043519A1 (ja) * 2005-10-12 2007-04-19 Shin-Etsu Chemical Co., Ltd. 静電吸着機能を有するウエハ加熱装置
US7446284B2 (en) * 2005-12-21 2008-11-04 Momentive Performance Materials Inc. Etch resistant wafer processing apparatus and method for producing the same
US20080016684A1 (en) * 2006-07-06 2008-01-24 General Electric Company Corrosion resistant wafer processing apparatus and method for making thereof
JP5036339B2 (ja) * 2007-02-07 2012-09-26 日本碍子株式会社 静電チャック及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384918A (en) * 1980-09-30 1983-05-24 Fujitsu Limited Method and apparatus for dry etching and electrostatic chucking device used therein
US5928960A (en) * 1996-10-24 1999-07-27 International Business Machines Corporation Process for reducing pattern factor effects in CMP planarization
JP2007109827A (ja) * 2005-10-12 2007-04-26 Toto Ltd 静電チャック
WO2007058605A1 (en) * 2005-11-18 2007-05-24 Replisaurus Technologies Ab Master electrode and method of forming it
CN101101887A (zh) * 2006-07-06 2008-01-09 通用电气公司 抗腐蚀的晶片处理设备及其制造方法

Also Published As

Publication number Publication date
US20100053841A1 (en) 2010-03-04
CN102203931A (zh) 2011-09-28
EP2335279A1 (en) 2011-06-22
JP2012502478A (ja) 2012-01-26
WO2010028023A1 (en) 2010-03-11
JP5524213B2 (ja) 2014-06-18
US7929269B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
CN102203931B (zh) 具有可调电阻率的晶片加工装置
US7446284B2 (en) Etch resistant wafer processing apparatus and method for producing the same
TWI663681B (zh) 靜電夾具以及製造其之方法
US20060096946A1 (en) Encapsulated wafer processing device and process for making thereof
US5663865A (en) Ceramic electrostatic chuck with built-in heater
KR101800337B1 (ko) 정전 척 장치
KR101831665B1 (ko) 금속 본딩된 보호 층을 갖는 기판 지지 조립체
TW523858B (en) Semiconductor manufacturing apparatus having wafer holder for semiconductor manufacturing apparatus
US7667944B2 (en) Polyceramic e-chuck
US20080141938A1 (en) Processing apparatus, coated article and method
US6410172B1 (en) Articles coated with aluminum nitride by chemical vapor deposition
WO2014099559A1 (en) Single-body electrostatic chuck
EP1251719A2 (en) Circuit pattern of resistance heating elements and substrate-treating apparatus incorporating the pattern
US20030047283A1 (en) Apparatus for supporting a substrate and method of fabricating same
EP0680075B1 (en) Electrode for generating plasma and method for manufacturing the electrode
EP1845754B1 (en) Heating element
CN104241181B (zh) 静电吸盘的制造方法，静电吸盘及等离子体处理装置
KR20070113959A (ko) 정전흡착장치
WO2002001611A2 (en) Electrostatic chuck and method of fabricating the same
EP4113585A1 (en) Electrostatic chuck, assembly including the electrostatic chuck, and method of controlling temperature of the electrostatic chuck
JP7499406B2 (ja) ダイヤモンド状炭素及び堆積ケイ素系材料を含むエンボスを有する静電チャック、及び関連する方法
JP2004079734A (ja) 加熱装置
KR20230096465A (ko) 세라믹 서셉터의 제조 방법
CN114597152A (zh) 一种静电卡盘的制造方法
JP2001015251A (ja) 複層セラミックスヒータおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820

Termination date: 20170902