KR102119867B1 - 정전척 - Google Patents

정전척 Download PDF

Info

Publication number
KR102119867B1
KR102119867B1 KR1020130125208A KR20130125208A KR102119867B1 KR 102119867 B1 KR102119867 B1 KR 102119867B1 KR 1020130125208 A KR1020130125208 A KR 1020130125208A KR 20130125208 A KR20130125208 A KR 20130125208A KR 102119867 B1 KR102119867 B1 KR 102119867B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
electrostatic chuck
electrode
electrostatic
oxide
Prior art date
Application number
KR1020130125208A
Other languages
English (en)
Other versions
KR20150045670A (ko
Inventor
김영아
조상범
Original Assignee
주식회사 미코세라믹스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 미코세라믹스 filed Critical 주식회사 미코세라믹스
Priority to KR1020130125208A priority Critical patent/KR102119867B1/ko
Publication of KR20150045670A publication Critical patent/KR20150045670A/ko
Application granted granted Critical
Publication of KR102119867B1 publication Critical patent/KR102119867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

정전척이 개시된다. 상기 정전척은 판상의 본체와, 상기 본체의 상면 상에 형성된 정전 전극과, 상기 본체의 상면 및 상기 정전 전극 상에 형성된 유전체층을 포함한다. 상기 유전체층은 실리콘 산화물, 알루미늄 산화물 및 바륨 산화물을 포함하며, 첨가제로서 아연 산화물과 지르코늄 산화물을 포함한다. 따라서, 상기 유전체층의 절연 특성 및 내플라즈마성이 개선될 수 있다.

Description

정전척{Electrostatic chuck}
본 발명의 실시예들은 정전척에 관한 것이다. 보다 상세하게는 정전기력을 이용하여 작업 대상물을 파지하는 정전척에 관한 것이다.
일반적으로 정전척은 반도체 제조 공정에서 반도체 웨이퍼와 같은 기판을 지지하며, 특히 상기 기판을 정전기력을 이용하여 파지하는데 사용될 수 있다.
상기와 같은 정전척의 일 예로서 대한민국 공개특허공보 제10-2010-0137679호에는 글라스 정전척 및 그 제조 방법이 개시되어 있다.
상기 정전척은 일반적으로 유전체 플레이트와 상기 유전체 플레이트 아래에 배치되어 정전기력을 발생시키기 위한 정전 전극을 포함할 수 있다. 또한 상기 유전체 플레이트와 정전 전극은 접착제를 이용하여 세라믹 본체 또는 금속 베이스 상에 접착될 수 있다.
한편, 상기 정전척을 이용하는 반도체 제조 공정에서는 플라즈마를 이용하여 기판 상에 물질막을 형성하거나 상기 기판 상에 형성된 물질막을 식각할 수 있다. 상기와 같은 플라즈마 증착 또는 플라즈마 식각 공정을 수행하는 동안 상기 정전척의 표면 부위가 상기 플라즈마에 의해 침식될 수 있으며, 이에 의해 상기 정전척 내부의 접착제층이 노출될 수 있다.
상기와 같이 접착제층이 상기 플라즈마에 노출되는 경우 상기 접착제층이 상기 플라즈마에 의해 침식될 수 있으며, 이에 의해 상기 공정 챔버 내에서 파티클이 발생될 수 있다. 결과적으로 상기 접착제층은 상기 기판 및 상기 공정 챔버 내부를 오염시키는 파티클 소스로서 작용할 수 있다. 추가적으로, 상기 접착제층의 침식에 의해 상기 정전척의 온도 균일도가 저하되는 문제점이 발생될 수 있으며, 이에 의해 상기 증착 또는 식각 공정의 신뢰도가 크게 저하될 수 있다.
상기와 같은 접착제층의 노출에 의해 발생되는 문제점을 해결하기 위하여 대한민국 공개특허공보 제10-2013-0104738호에는 베이스 바디 상에 용사 코팅 방법에 의해 형성된 히팅층을 포함하는 정전척이 개시되어 있다. 그러나, 상기 히팅층 상에는 종래 기술과 동일하게 접착제를 통해 정전 전극과 세라믹판이 접착되고 있으므로, 상기 접착제층의 노출에 의한 문제점을 충분하게 해결하기에는 어려움이 있다.
본 발명의 실시예들은 향상된 내플라즈마성을 갖고 접착제층을 사용하지 않는 정전척을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일측면에 따른 정전척은, 판상의 본체와, 상기 본체의 상면 상에 형성된 정전 전극과, 상기 본체의 상면 및 상기 정전 전극 상에 형성된 유전체층을 포함할 수 있다. 이때, 상기 유전체층은 실리콘 산화물, 알루미늄 산화물 및 바륨 산화물을 포함할 수 있다.
본 발명의 실시예들에 있어서, 상기 유전체층은 아연 산화물 및 지르코늄 산화물을 더 포함할 수 있다.
본 발명의 실시예들에 있어서, 상기 유전체층은 15 내지 35 중량%의 실리콘 산화물과, 5 내지 25 중량%의 알루미늄 산화물과, 5 내지 25 중량%의 바륨 산화물과, 2 내지 15 중량%의 아연 산화물, 및 1 내지 10 중량%의 지르코늄 산화물을 포함할 수 있다.
본 발명의 실시예들에 있어서, 상기 유전체층은 코발트 산화물 및 주석 산화물을 더 포함할 수 있다.
본 발명의 실시예들에 있어서, 상기 본체의 하면 상에 형성되며 상기 정전 전극과 동일한 물질로 이루어지는 보강 전극과, 상기 본체의 하면 및 상기 보강 전극 상에 형성되며 상기 유전체층과 동일한 물질로 이루어지는 하부 유전체층을 더 포함할 수 있다.
본 발명의 실시예들에 있어서, 상기 정전 전극이 형성된 제1 전극 면적과 상기 보강 전극이 형성된 제2 전극 면적은 동일하게 구성될 수 있다.
본 발명의 실시예들에 있어서, 상기 본체에는 관통공이 구비될 수 있으며, 상기 관통공에는 상기 정전 전극과 전기적으로 연결되는 연결 단자가 삽입될 수 있다.
본 발명의 실시예들에 있어서, 상기 연결 단자는 세라믹 물질로 이루어진 연결핀과 상기 연결핀 상에 형성된 도전성 코팅층을 포함할 수 있다.
본 발명의 실시예들에 있어서, 상기 연결핀은 상기 본체와 동일한 물질로 이루어질 수 있다.
본 발명의 실시예들에 있어서, 상기 관통공의 상부는 모따기 처리될 수 있으며, 상기 관통공 상부의 모따기면 상에는 상기 정전 전극과 상기 도전성 코팅층을 전기적으로 연결하기 위한 상부 연결부가 형성될 수 있다.
본 발명의 실시예들에 있어서, 상기 상부 연결부와 상기 연결 단자의 상단부에 의해 한정되는 상부 리세스에는 상기 유전체층과 동일한 물질로 이루어지는 상부 필러가 삽입될 수 있다.
본 발명의 실시예들에 있어서, 상기 본체의 하면에는 상기 관통공에 대응하는 제1 하부 리세스가 형성될 수 있으며, 상기 제1 하부 리세스에는 상기 연결 단자의 하부와 전기적으로 연결되는 외부 단자가 삽입될 수 있다.
본 발명의 실시예들에 있어서, 상기 관통공의 하부는 모따기 처리될 수 있으며, 상기 관통공 하부의 모따기면 상에는 상기 외부 단자와 상기 도전성 코팅층을 전기적으로 연결하기 위한 하부 연결부가 형성될 수 있다.
본 발명의 실시예들에 있어서, 상기 하부 연결부와 상기 연결 단자의 하단부에 의해 한정되는 제2 하부 리세스에는 상기 유전체층과 동일한 물질로 이루어지는 하부 필러가 삽입될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 실리콘 산화물과 알루미늄 산화물 및 바륨 산화물을 포함하며 아연 산화물과 지르코늄 산화물이 첨가된 유전체 페이스트층을 스크린 프린트 공정을 통해 본체의 상면 상에 형성하고, 이어서 소성 공정을 통해 유전체층을 성형함으로써 상기 유전체층의 내플라즈마성을 개선할 수 있다. 특히, 소성 공정을 통해 상기 유전체층을 성형함으로써 종래 기술에서의 접착제층을 제거할 수 있다.
또한, 상기 본체의 하면 상에 상기 유전체층과 동일한 물질로 이루어지는 하부 유전체층을 형성함으로써 정전척의 내구성이 크게 개선될 수 있다. 특히, 상기 소성 공정을 수행하는 동안 상기 본체의 휨 현상을 방지할 수 있으며, 특히 반도체 제조 공정에서 고온 환경에 노출되는 경우에도 상기 정전척의 변형이 크게 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 정전척을 설명하기 위한 개략적인 구성도이다.
도 2는 도 1에 도시된 연결 단자를 설명하기 위한 개략적인 확대 단면도이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 정전척을 설명하기 위한 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 정전척(100)은 판상의 본체(110)와 상기 본체(110)의 상면 상에 형성된 정전 전극(120) 및 유전체층(130)을 포함할 수 있다. 구체적으로, 상기 유전체층(130)은 상기 본체(110)의 상면 및 상기 정전 전극(120) 상에 형성될 수 있다. 일 예로서, 상세히 도시되지는 않았으나, 상기 정전 전극(120)은 판상 구조, 나선형 구조, 동심원 구조 등 다양한 구조를 가질 수 있다.
상기 정전 전극(120)은 상기 유전체층(130) 상에 놓여지는 기판(미도시)을 파지하기 위한 정전기력을 발생시키기 위하여 사용되며, 은(Ag), 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등을 포함하는 도전성 물질로 이루어질 수 있다.
상기 판상의 본체(110)는 세라믹 물질로 이루어질 수 있다. 일 예로서, 상기 본체(110)는 알루미늄 산화물(Al2O3) 소결체일 수 있으며, 추가적으로 알루미늄 질화물(AlN), 실리콘 탄화물(SiC), 실리콘 질화물(Si3N4) 등을 포함할 수도 있다.
본 발명의 일 실시예에 따르면, 상기 유전체층(130)은 비정질 글라스 형태를 가질 수 있으며, 실리콘 산화물(SiO2)과 알루미늄 산화물(Al2O3) 및 바륨 산화물(BaO)을 포함할 수 있다. 특히, 상대적으로 낮은 유전율을 갖는 실리콘 산화물과 알루미늄 산화물에 상대적으로 높은 유전율을 갖는 바륨 산화물을 첨가함으로써 Ba/O/Si 또는 Ba/O/Al 구조 등과 같이 개선된 절연 특성을 갖는 구조를 확보할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 상기 유전체층(130)은 아연 산화물(ZnO) 및 지르코늄 산화물(ZrO2)을 포함할 수 있으며, 이에 의해 평균 결정립의 크기가 감소될 수 있고, 또한 입자간 치밀한 구조가 형성될 수 있으므로, 상기 유전체층(130)의 전기적인 안정성이 크게 향상될 수 있다. 특히, 상기와 같이 아연 산화물 및 지르코늄 산화물을 첨가함으로써 상기 유전체층(130)의 내플라즈마성이 크게 향상될 수 있다.
본 발명의 일 실시예에 따르면, 상기 유전체층(130)은 첨가제로서 코발트 산화물(CoO) 및 주석 산화물(SnO2) 등을 더 포함할 수 있다. 상기 코발트 산화물과 주석 산화물은 상기 실리콘 산화물과 비교하여 상대적으로 높은 유전율을 갖기 때문에 정전기력을 향상시킬 수 있으며, 이를 통하여 상기 정전척(100)의 파지력(chucking force)을 보다 개선할 수 있다. 특히, 상기 코발트 산화물의 경우 상대적으로 넓은 온도 범위에서 일정한 유전상수를 유지하는 특성이 있으므로, 상기 정전척(100)의 사용온도를 확장시키는 용도로서 사용될 수 있다.
일 예로서, 상기 유전체층(130)은 약 15 내지 35 중량%의 실리콘 산화물, 약 5 내지 25 중량%의 알루미늄 산화물, 약 5 내지 25 중량%의 바륨 산화물, 약 2 내지 15 중량%의 아연 산화물, 및 약 1 내지 10 중량%의 지르코늄 산화물을 포함할 수 있다.
한편, 상기 정전 전극(120)과 상기 유전체층(130)은 도전체 페이스트와 유전체 페이스트를 이용한 스크린 프린트 공정과 이에 의해 형성된 도전체 페이스트층과 유전체 페이스트층에 대한 소성 공정을 통해 상기 본체(110)의 상면 상에 형성될 수 있다.
예를 들면, 상기 본체(110)의 상면 상에 먼저 스크린 프린트 공정을 통해 도전체 페이스트층을 형성하고, 이어서 상기 본체(110)의 상면 및 상기 도전체 페이스트층 상에 스크린 프린트 공정을 통해 유전체 페이스트층을 형성할 수 있다. 이때, 상기 도전체 페이스트층을 형성한 후 상기 도전체 페이스트층에 대한 큐어링 공정이 수행될 수 있으며, 또한 상기 유전체 페이스트층을 형성한 후 상기 유전체 페이스트층에 대한 큐어링 공정이 수행될 수 있다. 또한, 상기와 다르게, 상기 도전체 페이스트층과 유전체 페이스트층을 순차적으로 형성한 후, 상기 도전체 페이스트층과 유전체 페이스트층에 대한 큐어링 공정이 동시에 진행될 수도 있다.
상기와 같이 도전체 페이스트층과 유전체 페이스트층을 형성한 후 약 800℃ 이상의 온도에서 소성 공정을 수행하여 상기 본체(110)의 상면 상에 정전 전극(120)과 유전체층(130)을 형성한다.
상술한 바와 같이 스크린 프린트 공정 및 소성 공정을 통해 상기 본체(110)의 상면 상에 정전 전극(120)과 유전체층(130)을 형성함으로써 상기 본체(110)와 상기 정전 전극(120) 및 상기 유전체층(130) 사이의 접착 강도가 향상될 수 있으며, 이에 의해 반도체 제조 공정에서 온도 균일도가 크게 향상될 수 있다. 특히, 종래 기술에서의 접착제층이 사용되지 않으므로, 상기 접착제층에 의한 문제점이 근본적으로 제거될 수 있다.
본 발명의 일 실시예에 따르면, 상기 본체(110)의 하면 상에는 보강 전극(140)과 하부 유전체층(150)이 구비될 수 있다. 특히, 상기 보강 전극(140)은 상기 정전 전극(120)과 동일한 물질로 이루어질 수 있으며, 상기 하부 유전체층(150)은 상기 유전체층(130)과 동일한 물질로 이루어질 수 있다.
상기 보강 전극(140)과 하부 유전체층(150)은 상기 정전 전극(120)과 상기 유전체층(130)과 동일한 방법을 통해 성형될 수 있으며, 상기 정전 전극(120)과 상기 유전체층(130)에 대한 소성 공정에서 상기 본체(110)와 정전 전극(120) 및 상기 유전체층(130) 사이의 열팽창률 차이에 기인하여 상기 본체(110)에서 휨(warpage) 현상이 발생되는 것을 방지하기 위하여 구비될 수 있다. 특히, 상기 정전 전극(120)이 형성되는 제1 전극 면적과 상기 보강 전극(140)이 형성되는 제2 전극 면적이 서로 동일하게 구성되는 것이 바람직하며, 또한 상기 보강 전극(140)과 상기 하부 유전체층(150)의 두께는 상기 정전 전극(120)과 상기 유전체층(130)의 두께와 동일하게 구성되는 것이 바람직하다.
상기와 같이 본체(110)의 상면 및 하면 상에 상기 정전 전극(120)과 보강 전극(140) 그리고 상기 유전체층(130)과 하부 유전체층(150)이 각각 서로 대응하도록 형성되므로, 상기 정전척(100)의 내구성이 크게 향상될 수 있으며, 이에 따라 반도체 제조 공정에서 고온 환경에 노출되는 경우에도 상기 정전척(100)의 변형 및/또는 손상이 크게 감소될 수 있다.
다시 도 1을 참조하면, 상기 정전척(100)의 하부에는 베이스 기재(102)가 배치될 수 있으며, 상기 베이스 기재(102)는 상기 정전 전극(120)과 전기적으로 연결되는 외부 단자(104)를 구비할 수 있다. 상기 외부 단자(104)는 정전기력을 발생시키기 위하여 직류 파워 소스(미도시)와 전기적으로 연결될 수 있으며, 또한 상기 베이스 기재(102)는 반도체 제조 공정에서 플라즈마 생성을 위한 RF 파워 소스(미도시)와 연결될 수 있다.
본 발명의 일 실시예에 따르면, 상기 정전척(100)은 상기 정전 전극(120)과 상기 외부 단자(104)를 전기적으로 연결하기 위한 연결 단자(160)를 포함할 수 있다.
도 2는 도 1에 도시된 연결 단자를 설명하기 위한 개략적인 확대 단면도이다.
도 2를 참조하면, 상기 본체(110)에는 관통공(112)이 구비될 수 있으며, 상기 관통공(112)에는 상기 정전 전극(120)과 전기적으로 연결되는 연결 단자(160)가 삽입될 수 있다. 상기 연결 단자(160)는 상기 외부 단자(104)와 상기 정전 전극(120) 사이를 전기적으로 연결하기 위하여 사용될 수 있다.
특히, 상기 연결 단자(160)는 세라믹 물질로 이루어지는 연결핀(162)과 상기 연결핀(162) 상에 형성된 도전성 코팅층(164)을 포함할 수 있다. 상기 연결핀(162)은 상기 본체(110)와 동일한 열팽창률을 갖는 물질로 이루어지는 것이 바람직하다. 예를 들면, 상기 연결핀(162)은 상기 본체(110)와 동일한 물질로 이루어지는 것이 바람직하다.
한편, 상기 관통공(112) 내부를 상기 도전체 페이스트로 매립한 후 소성 공정을 통해 연결 단자를 성형할 수도 있으나, 이 경우 상기 소성 공정을 수행하는 동안 상기 관통공(112) 내부에서 보이드 발생 가능성이 있으며, 이에 의해 전기적인 안정성이 열화될 수 있다.
상기 연결핀(162)은 상기 소성 공정을 수행하는 동안 상기 관통공(112) 내부에서 보이드가 발생되는 것을 방지하기 위하여 사용될 수 있다. 또한 상기 연결핀(162)을 상기 본체(110)와 동일한 물질로 성형함으로써 상기 정전척(100)의 구조적 안정성을 더욱 향상시킬 수 있다.
본 발명의 일 실시예에 따르면, 상기 관통공(112)의 상부는 응력 집중을 방지하고 상기 정전 전극(120)과 상기 연결 단자(160) 사이의 전기적 연결을 용이하게 하기 위하여 모따기 처리될 수 있다. 이 경우, 상기 관통공(112) 상부의 모따기면 상에는 상기 정전 전극(120)과 상기 연결 단자(160)의 도전성 코팅층(164) 사이를 연결하기 위한 깔때기 형태의 상부 연결부(122)가 형성될 수 있다.
상기 상부 연결부(122)는 상기 정전 전극(120)과 함께 성형될 수 있다. 즉 상기 도전성 페이스트를 이용한 스크린 프린트 공정과 상기 스크린 프린트 공정에 의해 형성된 도전성 페이스트층에 대한 소성 공정을 통해 성형될 수 있다.
한편, 상기 상부 연결부(122)와 상기 연결 단자(160)의 상단부에 의해 상부 리세스(114)가 한정될 수 있으며, 상기 상부 리세스(114)는 상기 유전체층(130)과 동일한 물질로 이루어지는 상부 필러(132)에 의해 채워질 수 있다. 이는, 상기 상부 리세스(114)가 도전성 페이스트로 채워지는 경우 상기 소성 공정에서 상기 상부 리세스(114) 내에서 보이드가 발생될 가능성이 있으며, 또한 상기 상부 리세스(114) 내에서 성형되는 도전성 물질이 비교적 열전달율이 높기 때문에 상기 상부 리세스(114)의 상부에서 열섬 현상이 발생될 가능성이 있기 때문이다.
일 예로서, 상기 상부 필러(132)는 상기 유전체 페이스트를 이용한 스크린 프린트 공정과 후속하는 소성 공정을 통해 성형될 수 있다.
한편, 상기 본체(110)의 하면에는 상기 관통공(112)에 대응하는 제1 하부 리세스(116)가 형성될 수 있으며, 상기 제1 하부 리세스(116)에는 상기 외부 단자(104)가 삽입될 수 있다.
본 발명의 일 실시예에 따르면, 상술한 바와 유사하게, 상기 관통공(112)의 하부는 모따기 처리될 수 있으며, 상기 관통공(112)의 하부 모따기면 상에는 상기 외부 단자(104)와 상기 연결 단자(160)의 도전성 코팅층(164)을 서로 연결하기 위한 깔때기 형태의 하부 연결부(124)가 형성될 수 있다.
또한, 상기 하부 연결부(124)와 상기 연결 단자(160)의 하단부에 의해 제2 하부 리세스(118)가 한정될 수 있으며, 상기 제2 하부 리세스(118)는 상기 유전체층(130)과 동일한 물질로 이루어지는 하부 필러(134)가 삽입될 수 있다.
한편, 도시된 바에 의하면 상기 도전성 코팅층(164)이 상기 연결핀(162)의 외주면에만 형성되고 있으나, 이와 다르게 상기 도전성 코팅층(164)은 상기 연결핀(162)의 상단부와 하단부 상에 연속적으로 형성될 수도 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 실리콘 산화물과 알루미늄 산화물 및 바륨 산화물을 포함하며 아연 산화물과 지르코늄 산화물이 첨가된 유전체 페이스트층을 스크린 프린트 공정을 통해 본체(110)의 상면 상에 형성하고, 이어서 소성 공정을 통해 유전체층(130)을 성형함으로써 상기 유전체층(130)의 내플라즈마성을 개선할 수 있다. 특히, 소성 공정을 통해 상기 유전체층(130)을 성형함으로써 종래 기술에서의 접착제층을 제거할 수 있다.
또한, 상기 본체(110)의 하면 상에 상기 유전체층(130)과 동일한 물질로 이루어지는 하부 유전체층(150)을 형성함으로써 상기 정전척(100)의 내구성이 크게 개선될 수 있다. 특히, 상기 소성 공정을 수행하는 동안 상기 본체(110)의 휨 현상을 방지할 수 있으며, 특히 반도체 제조 공정에서 고온 환경에 노출되는 경우에도 상기 정전척(100)의 변형이 크게 감소될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 정전척 102 : 베이스 기재
104 : 외부 단자 110 : 본체
112 : 관통공 120 : 정전 전극
130 : 유전체층 140 : 보강 전극
150 : 하부 유전체층 160 : 연결 단자

Claims (14)

  1. 판상의 본체;
    상기 본체의 상면 상에 형성된 정전 전극; 및
    상기 본체의 상면 및 상기 정전 전극 상에 형성된 유전체층을 포함하되,
    상기 유전체층은 실리콘 산화물, 알루미늄 산화물, 바륨 산화물, 아연 산화물 및 지르코늄 산화물을 포함하고,
    상기 본체에는 관통공이 구비되며, 상기 관통공에는 상기 정전 전극과 전기적으로 연결되는 연결 단자가 삽입되고, 상기 연결 단자는 세라믹 물질로 이루어진 연결핀과 상기 연결핀 상에 형성된 도전성 코팅층을 포함하는 것을 특징으로 하는 정전척.
  2. 삭제
  3. 제1항에 있어서, 상기 유전체층은 15 내지 35 중량%의 실리콘 산화물과, 5 내지 25 중량%의 알루미늄 산화물과, 5 내지 25 중량%의 바륨 산화물과, 2 내지 15 중량%의 아연 산화물, 및 1 내지 10 중량%의 지르코늄 산화물을 포함하는 것을 특징으로 하는 정전척.
  4. 제1항에 있어서, 상기 유전체층은 코발트 산화물 및 주석 산화물을 더 포함하는 것을 특징으로 하는 정전척.
  5. 제1항에 있어서, 상기 본체의 하면 상에 형성되며 상기 정전 전극과 동일한 물질로 이루어지는 보강 전극; 및
    상기 본체의 하면 및 상기 보강 전극 상에 형성되며 상기 유전체층과 동일한 물질로 이루어지는 하부 유전체층을 더 포함하는 것을 특징으로 하는 정전척.
  6. 제5항에 있어서, 상기 정전 전극이 형성된 제1 전극 면적과 상기 보강 전극이 형성된 제2 전극 면적은 동일한 것을 특징으로 하는 정전척.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서, 상기 연결핀은 상기 본체와 동일한 물질로 이루어지는 것을 특징으로 하는 정전척.
  10. 제1항에 있어서, 상기 관통공의 상부는 모따기 처리되며, 상기 관통공 상부의 모따기면 상에는 상기 정전 전극과 상기 도전성 코팅층을 전기적으로 연결하기 위한 상부 연결부가 형성되는 것을 특징으로 하는 정전척.
  11. 제10항에 있어서, 상기 상부 연결부와 상기 연결 단자의 상단부에 의해 한정되는 상부 리세스에 삽입되며 상기 유전체층과 동일한 물질로 이루어지는 상부 필러를 더 포함하는 것을 특징으로 하는 정전척.
  12. 제1항에 있어서, 상기 본체의 하면에는 상기 관통공에 대응하는 제1 하부 리세스가 형성되며, 상기 제1 하부 리세스에는 상기 연결 단자의 하부와 전기적으로 연결되는 외부 단자가 삽입되는 것을 특징으로 하는 정전척.
  13. 제12항에 있어서, 상기 관통공의 하부는 모따기 처리되며, 상기 관통공 하부의 모따기면 상에는 상기 외부 단자와 상기 도전성 코팅층을 전기적으로 연결하기 위한 하부 연결부가 형성되는 것을 특징으로 하는 정전척.
  14. 제13항에 있어서, 상기 하부 연결부와 상기 연결 단자의 하단부에 의해 한정되는 제2 하부 리세스에 삽입되며 상기 유전체층과 동일한 물질로 이루어지는 하부 필러를 더 포함하는 것을 특징으로 하는 정전척.
KR1020130125208A 2013-10-21 2013-10-21 정전척 KR102119867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130125208A KR102119867B1 (ko) 2013-10-21 2013-10-21 정전척

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130125208A KR102119867B1 (ko) 2013-10-21 2013-10-21 정전척

Publications (2)

Publication Number Publication Date
KR20150045670A KR20150045670A (ko) 2015-04-29
KR102119867B1 true KR102119867B1 (ko) 2020-06-09

Family

ID=53037538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130125208A KR102119867B1 (ko) 2013-10-21 2013-10-21 정전척

Country Status (1)

Country Link
KR (1) KR102119867B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224967B1 (ko) 1995-08-11 1999-10-15 니시히라 쥰지 정전기 흡착기구
JP2008016795A (ja) 2006-07-06 2008-01-24 Momentive Performance Materials Inc 耐腐食性ウェーハプロセス装置およびその作製方法
KR100995250B1 (ko) * 2008-09-09 2010-11-18 주식회사 코미코 열 응력 감소를 위한 버퍼층을 포함하는 정전 척
JP2011512034A (ja) * 2008-02-11 2011-04-14 アプライド マテリアルズ インコーポレイテッド 半導体ウエハ処理用高効率静電チャック
JP2012502478A (ja) * 2008-09-04 2012-01-26 モメンティブ パフォーマンス マテリアルズ インコーポレイテッド 調整可能な電気抵抗率を有するウェーハ処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244229B2 (ja) * 2006-02-08 2009-03-25 Ｔｏｔｏ株式会社 静電チャック
KR101612091B1 (ko) * 2008-10-20 2016-04-12 가부시키가이샤 크리에이티브 테크놀러지 정전 척의 검사방법 및 정전 척 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224967B1 (ko) 1995-08-11 1999-10-15 니시히라 쥰지 정전기 흡착기구
JP2008016795A (ja) 2006-07-06 2008-01-24 Momentive Performance Materials Inc 耐腐食性ウェーハプロセス装置およびその作製方法
JP2011512034A (ja) * 2008-02-11 2011-04-14 アプライド マテリアルズ インコーポレイテッド 半導体ウエハ処理用高効率静電チャック
JP2012502478A (ja) * 2008-09-04 2012-01-26 モメンティブ パフォーマンス マテリアルズ インコーポレイテッド 調整可能な電気抵抗率を有するウェーハ処理装置
KR100995250B1 (ko) * 2008-09-09 2010-11-18 주식회사 코미코 열 응력 감소를 위한 버퍼층을 포함하는 정전 척

Also Published As

Publication number Publication date
KR20150045670A (ko) 2015-04-29

Similar Documents

Publication Publication Date Title
KR100704220B1 (ko) 산화이트륨 소결체, 산화 이트륨 소결체를 이용한 세라믹부재, 및 산화이트륨 소결체의 제조 방법
US7416793B2 (en) Electrostatic chuck and manufacturing method for the same, and alumina sintered member and manufacturing method for the same
JP2001302330A (ja) セラミック基板
WO2001062686A1 (fr) Piece frittee en nitrure d'aluminium, substrat en ceramique, corps chauffant en ceramique et mandrin electrostatique
JP2001244320A (ja) セラミック基板およびその製造方法
TWI480972B (zh) A wafer holding body for improving the connection method of the high-frequency electrode, and a semiconductor manufacturing apparatus comprising the same
JP2008153194A (ja) 加熱装置
KR102659507B1 (ko) 세라믹 기판 및 정전 척
TWI437617B (zh) 靜電卡盤及其基板加工裝置
WO2020105522A1 (ja) 保持装置および保持装置の製造方法
KR101833318B1 (ko) 정전척의 제조방법
KR101495850B1 (ko) 세라믹 정전척 및 그 제조방법
KR102119867B1 (ko) 정전척
KR101475860B1 (ko) 직접접합에 의한 동시 소성이 가능한 세라믹 정전척 및 그 제조방법
JP5644161B2 (ja) 半導体保持用の静電チャックおよびその製造方法
KR20090049992A (ko) 기판 유지체
JP2000143349A (ja) 窒化アルミニウム質焼結体およびそれを用いた静電チャック
JPH09293774A (ja) 静電チャック
JP5225043B2 (ja) 静電チャック
JP2001319967A (ja) セラミック基板の製造方法
KR101492551B1 (ko) 정전 척
JP2001274229A (ja) 静電チャックの製造方法およびセラミックヒータの製造方法
JP7227806B2 (ja) 保持装置
JP2005026585A (ja) セラミック接合体
CN115966502B (zh) 一种高温离子注入静电卡盘的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant