CN102174712A - (Al,In,Ga)N 衬底及其制备方法、微电子或光电子器件制品 - Google Patents

(Al,In,Ga)N 衬底及其制备方法、微电子或光电子器件制品 Download PDF

Info

Publication number
CN102174712A
CN102174712A CN2011100601122A CN201110060112A CN102174712A CN 102174712 A CN102174712 A CN 102174712A CN 2011100601122 A CN2011100601122 A CN 2011100601122A CN 201110060112 A CN201110060112 A CN 201110060112A CN 102174712 A CN102174712 A CN 102174712A
Authority
CN
China
Prior art keywords
substrate
cutting
gan
wafer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100601122A
Other languages
English (en)
Other versions
CN102174712B (zh
Inventor
罗伯特·P·沃多
徐学平
杰弗里·S·弗林
乔治·R·布兰德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN102174712A publication Critical patent/CN102174712A/zh
Application granted granted Critical
Publication of CN102174712B publication Critical patent/CN102174712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0524—Plural cutting steps

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及(Al，In，Ga)N衬底及其制备方法、微电子或光电子器件制品。本发明涉及一种(Al，In，Ga)N衬底，包括以非零角度从[0001]方向切割的(Al，In，Ga)N(0001)表面，以及以非零角度从[0001]方向切割的(Al，In，Ga)N(0001)表面。本发明还涉及一种微电子或光电子器件制品，包括：本发明的衬底，包含在衬底之上沉积的同质外延(Al，In，Ga)N层的微电子或光电子器件结构。本发明还涉及一种制备(Al，In，Ga)N衬底的方法。在制造III-V族氮化物基的微电子和光电子器件中，该衬底有利地用于同质外延沉积。

Description

(Al,In,Ga)N 衬底及其制备方法、微电子或光电子器件制品
本申请是申请日为2004年11月12日、标题为“用于高质量同质外延的连位氮化镓衬底”的申请号为200480037136.4的中国专利申请的分案申请。 
技术领域
本发明涉及连位III-V族氮化物衬底，例如连位氮化镓衬底，诸如通常在制造高质量电子器件和光电子器件中用于在其上淀积同质外延薄膜。
背景技术
氮化镓(GaN)和相应的III-V族氮化物合金是宽禁带的半导体材料，其应用于光电子产品(例如，制造蓝光二极管和UV发光二极管以及激光二极管)并应用于高频、高温和大功率的电子产品。在这种高性能器件中，必须在衬底上生长高质量的外延膜。
典型地，在外围(异质外延)衬底诸如蓝宝石和碳化硅上生长氮化镓基电子器件。由于在氮化镓器件层和外围衬底之间晶格常数的最终失配和热膨胀系数不同，在氮化镓器件层中显然就会产生高密度的缺陷，从而严重影响器件性能。
典型地通过金属有机气相外延(MOVPE)，首先在外围衬底上生长缓冲层、随后生长几微米厚度的氮化镓和相关的器件层，从而进行氮化镓器件层的生长。为了减少氮化镓器件层中的晶体缺陷，已经在监宝石和碳化硅上采用了诸如外延横向过生长(ELOG)的生长技术。
关于利用异质外延衬底相关的形态和结构缺陷，对于许多氮化镓基电子器件，纯氮化镓衬底显然是理想的。可以通过各种方法来制备氮化镓衬底。
Porowski等人的美国专利US5637531公开了在从高压氮气之下从 金属镓中生长体氮化镓，但是公开的方法已经获得了只有大约10mm片晶的最大晶体尺寸(S.Porowski and I.Grzegory，J.Cryst.Growth，Vol.78，174(1997)，M.Bockowski，J.Cryst.Growth，Vol.246，194(2002))。氮化镓晶体片晶(platelets)是c-面结构并具有相对的表面，其一个面由镓终止，而另一个面由氮终止。每一个独立表面具有相异特性，并且大多数氮化镓基器件与在镓终止表面，即(0001)表面上生长的材料特性一样。虽然晶体片晶尺寸较小，但已经在这种片晶的样品之上实施了同质外延。例如，在横向尺度小于5mm的氮化镓晶体片晶之上进行了MOVPE同质外延(F.A.Pone，D.P.Bour，W. 
Figure BDA0000049934050000021
andP.J.Wright，Appl.Phys.Lett.，68(1)，57(1996))。通过分子束外延，就已经在8×8mm2氮化镓样品之上生长了基于AlGaN/GaN异质结构的高电子迁移率晶体管(HEMT)结构(E.Frayssington etal.，Appl.Phys.Lett.77，2551(2000))。通过MOVPE，已经在大约6×8mm2氮化镓样品之上生长了InGaN/GaN多量子阱(MQW)结构和双异质结构LED(M.Kamp et al.，MRS Internet J.NitrideSemicond.Res.4S1，G.10.2(1999))。已经报道了在氮终止氮化镓 晶体的片晶上并在稍微与 面倾斜的表面上的MOVPE同质外延生长(A.R.A.Zauner et al.，J.Crystal Growth，210，435(2000))。
由于制造光电子器件和电子器件需要大面积的衬底，因此在由其它技术制造的大面积氮化镓衬底之上生长各种器件。器件包含氮化镓基激光二极管(S.Nakamura，et al.，Jpn.J.Appl.Phys.37，L309(1998))。Nakamura等人采用复杂的生长顺序来形成这种激光二极管。首先，在蓝宝石衬底之上生长2微米厚的MOVPE氮化镓层，随后淀积被构图为条状的2微米厚的二氧化硅层。然后，使用ELOG技术，通过MOVPE生长20微米厚的氮化镓层，从而覆盖二氧化硅图形并获得平坦的氮化镓表面。随后，通过氢化物气相外延(HVPE)形成大约100微米厚的氮化镓层。接着，通过抛光去除蓝宝石衬底，从而获得大约80微米厚的氮化镓制品。最后，通过MOVPE生长InGaN MQWLD结构。
Ogawa等人的美国专利US6455877公开了在蓝宝石之上、在由通过MOVPE形成的ELOG氮化镓上通过HVPE淀积氮化镓而形成的氮化镓衬底之上生长发光器件，其中在形成足够的氮化镓厚度之后抛光去除掉蓝宝石。Ogawa等人公开了一种与氮化镓材料的c-面倾斜0.10～0.25度的优选衬底晶向。在随后美国公开的专利申请No.2001/0030329中，Ueta等人则阐明了一种与氮化镓材料的c-面倾斜0.05～2度的优选衬底晶向。在这些不同的器件结构中，直接在类生长HVPE氮化镓面上通过MOVPE生长器件层。
发明内容
本发明涉及连位III-V族氮化物衬底，例如氮化镓衬底，其适于微电子器件和光电子器件的高质量同质外延制造。
在一个方面，本发明涉及一种GaN衬底，包括从主要朝向选自由 
Figure BDA0000049934050000031
和 
Figure BDA0000049934050000032
方向组成的组中的方向的<0001>方向切割的GaN(0001)表面，切割角处于从大约0.2至大约10度范围，其中所说的表面具有通过50×50μmAFM扫描仪测量的小于1nm的RMS粗糙度和小于3E6cm-2的位错密度。
本发明的再一个方面涉及一种形成GaN衬底的方法，该GaN衬底包括从主要朝向选自由 
Figure BDA0000049934050000033
和 
Figure BDA0000049934050000034
方向组成的组中的方向的<0001>方向切割的GaN(0001)表面，切割角处于从大约0.2至大约10度范围，其中所说的表面具有通过50×50μm2AFM扫描仪测量的小于1nm的RMS粗糙度和小于3E6cm-2的位错密度。合成这样的晶片的方法包括生长体GaN单晶体和处理所说的体GaN单晶体，以便从此体GaN单晶体形成至少一个晶片，其中所说的处理步骤包括选自以下各步骤组成的组中的步骤：(i)划片步骤，在与c-面倾斜的划片面中，以主要朝向选自 和 
Figure BDA0000049934050000036
方向组成的组中的方向的切割角来进行此划片步骤；(ii)角度研磨步骤，在与c-面倾斜的研磨面中，以主要朝向选自 
Figure BDA0000049934050000037
和 
Figure BDA0000049934050000038
方向组成的组中的方向 的切割角来进行此角度研磨步骤；以及(iii)在连位(vicinal)异质外延衬底之上生长所说的体GaN单晶体之后，分离所说的体GaN单晶体，该连位异质外延衬底包含从主要朝向选自由 
Figure BDA0000049934050000041
和 
Figure BDA0000049934050000042
方向组成的组中的方向的<0001>方向，以处于从大约0.2至大约10度的范围内的切割角来切割的(0001)表面。
在另一个方面，本发明涉及一种制造微电子器件或光电子器件的方法，该方法包括：
(a)形成包含GaN(0001)表面的GaN衬底，该GaN(0001)表面从主要朝向选自由 
Figure BDA0000049934050000043
和 
Figure BDA0000049934050000044
方向组成的组中的方向的<0001>方向进行切割，切割角处于从大约0.2至大约10度范围，其中所说的表面具有通过50×50μm AFM扫描仪测量的小于1nm的RMS粗糙度和小于3E6cm-2的位错密度，所说的方法包括生长体GaN单晶体和处理所说的体GaN单晶体，以便从此体GaN单晶体中形成至少一个晶片，其中所说的处理步骤包括选自以下各步骤组成的组中的步骤：(i)划片步骤，在与c-面倾斜的划片面中，以主要朝向选自 和 
Figure BDA0000049934050000046
方向组成的组中的方向的切割角来进行此划片步骤；(ii)角度研磨步骤，在与c-面倾斜的研磨面中，以主要朝向选自 和 
Figure BDA0000049934050000048
方向组成的组中的方向的切割角来进行此角度研磨步骤；以及(iii)在连位(vicinal)异质外延衬底之上生长所说的体GaN单晶体之后，分离所说的体GaN单晶体，该连位异质外延衬底包含从主要朝向选自由 
Figure BDA0000049934050000049
和 方向组成的组中的方向的<0001>方向，以处于从大约0.2至大约10度的范围内的切割角来切割的(0001)表面，以及
(b)在GaN衬底之上淀积例如GaN的同质外延III-V族氮化物材料。
本发明的其它方面、特征和实施例将从整个说明书和附加的权利要求书中变得更加完整明显。
附图说明
图1是在MOVPE GaN/蓝宝石模板上生长的MOVPE同质外延膜表面的差分干涉对比度(DIC)显微镜图像。生长条件包含1220℃的生长温度和4μm/hr的生长速度。
图2是在GaN晶片上的MOVPE同质外延GaN膜的DIC显微镜图像。生长条件包含1220℃的生长温度和4μm/hr的生长速度。
图3是来自于晶片的周界在GaN晶片上的2μm厚的同质外延GaN膜的DIC显微镜图像。生长条件包含1170℃的生长温度和2μm/hr的生长速度。
图4是在GaN晶片上的2μm厚的同质外延GaN膜的DIC显微镜图像。此图像来自于与图3中所示的相同晶片，但拍摄于靠近晶片的中央位置。生长条件包含1170℃的生长温度和2μm/hr的生长速度。
图5是用于在GaN晶片上的同质外延GaN膜的50×50μm2AFM图像，拍摄于接近具有图4中所示的形态的区域。
图6是用于在小丘区域中的在GaN晶片上的同质外延GaN膜的2×2μm2AFM图像，拍摄于接近具有图4中所示的形态的区域。
图7是用于在光滑区域中的在GaN晶片上的同质外延GaN膜的2×2μm2AFM图像，拍摄于接近具有图3中所示的形态的区域。
图8是具有常规朝向 
Figure BDA0000049934050000051
方向切割8度的CMP磨光的连位GaN(0001)晶片的DIC光学图像。
图9是具有朝向 
Figure BDA0000049934050000052
方向切割8度的CMP磨光的连位GaN(0001)晶片的10×10μm2AFM图像。
图10A和10B示意性示出晶片的角度研磨，图10A示出放置于角度研磨夹具中的晶片，且图10B示出在晶片上研磨楔形之后的晶片。
图11是具有朝向 
Figure BDA0000049934050000053
方向切割2度的CMP磨光的角度研磨GaN(0001)表面的10×10μm2AFM图像。
图12是在包含2μm/hr生长速度和1120°生长温度的生长条件下对于在连位GaN衬底(朝向 
Figure BDA0000049934050000054
1度)上的2μm厚同质外延膜生长的靠近中央和接近边缘的晶片表面的DIC显微镜图像。
图13是在连位衬底(朝向 
Figure BDA0000049934050000055
切割1度)上生长的2μm厚 同质外延膜的50×50μm2AFM扫描图像，对于此同质外延膜，图12示出该薄膜的光学图像。
图14是在连位GaN(0001)衬底(朝向 
Figure BDA0000049934050000061
切割1度)上生长的2μm厚同质外延膜的2×2μm2AFM扫描图像，对于此同质外延膜，图12示出该薄膜的光学图像。
图15是在连位GaN(0001)衬底(朝向 
Figure BDA0000049934050000062
切割2度)上生长的HEMT结构表面的2×2μm2AFM扫描图像。
图16是利用汞探针确定的在2度切割(朝向 
Figure BDA0000049934050000063
)GaN(0001)衬底上生长的HEMT结构的电容-电压(CV)测量值。
图17是在8度(朝向 
Figure BDA0000049934050000064
)连位GaN(0001)衬底上生长的HEMT结构表面的DIC显微镜图像，其中HEMT表面的形态复制图8中所示的衬底表面。
图18是在8度切割(朝向 )GaN(0001)衬底上生长的HEMT器件层的电容-电压(CV)测量值。
图19是具有除过主 
Figure BDA0000049934050000066
或 族之外的切割方向的连位GaN(0001)衬底上生长的2μm厚同质外延GaN膜的50×50μm2AFM扫描图像。
具体实施方式
虽然在此下面的讨论主要针对应用于本发明的作为说明性的III-V族氮化物物质的GaN，应当理解本发明可广泛地应用于III-V族氮化物化合物，包括二元化合物和合金。作为在此采用的术语，“III-V族氮化物”是指包含氮和Al、In和Ga中的至少一种的半导体材料。这种III-V族氮化物材料可以用符号表示为(Al，In，Ga)N。术语(Al，In，Ga)N包括含有Al、In和Ga中的一种或多种的所有置换氮化物，因此包含替代材料AlN、InN、GaN、AlInN、AlGaN、InGaN和AlInGaN，其中在含有两种或所有三种这些金属的化合物中的Al、In和Ga的化学计量系数可以是0和1之间的任何适合的值，条件是所有这些化学计量系数的总和为1。在此方面，还可以在(Al，In，Ga)N材料中引入诸如氢或碳杂质、掺杂剂或诸如硼的应力变换材料，但所有化学计 量系数总和1的波动为±0.1％之间。这些化合物的实例包括：AlxGa1-xN，其中0≤x≤1；以及AlxInyGa1-x-yN，其中0≤x≤1且0≤y≤1。因此，虽然下面的讨论是将GaN作为说明材料，但是，在本发明的高质量衬底中显然可以采用其它III-V族氮化物材料。作为本发明的方法和连位衬底的后续公开的背景，下文中的描述指一系列的实验，这些实验用于展示在各种大面积衬底的c-面表面之上通过金属有机气相外延(MOVPE)的氮化镓的同质外延生长的缺陷。
在一组实验中，在常规c-面自立GaN晶片上并在蓝宝石之上在异质外延MOVPE GaN膜形成的模板上按照相同的生长流程，生长MOVPE氮化镓膜。由于GaN/蓝宝石模板的表面是氮化镓，因此在没有低温缓冲层的情况下，采用在蓝宝石上氮化镓的异质外延生长的优化MOVPE生长条件。
在这些实验中，希望GaN晶片上的同质外延GaN膜优于在GaN/蓝宝石模板上的伪同质外延膜。令人吃惊地，GaN晶片上的同质外延膜比GaN/蓝宝石模板上的GaN膜更加粗糙。
图1是在GaN/蓝宝石模板上生长的同质外延膜表面的差分干涉对比度(DIC)显微镜图像。图2是在GaN晶片上的同质外延GaN膜的DIC显微镜图像。两种膜是在1220℃的生长温度和4μm/hr的生长速度下、在一个生长流程方式下生长的。利用放置在基座之下的热电偶来测量生长工艺期间的温度，结果，实际晶片表面温度近似于大约100～150℃，低于热电偶读数。在GaN/蓝宝石模板上的同质外延膜既光滑又无特征，而GaN晶片上的同质外延膜则非常粗糙且呈现出三维生长特性。
通过优化用于形成GaN衬底上的同质外延GaN的生长条件，确定GaN衬底上的同质外延GaN膜的表面形态易受实质上的改进的影响。实施实验，其中改变生长速度、生长温度、氨气流速和生长压力。已 经发现，通过将生长速度从4μm/hr降低至2μm/hr，就会显著改善表面形态。在2μm/hr的生长速度之下，通过将生长温度从1220℃降低至1170℃或者甚至更低的温度，就会进一步改善GaN衬底上的同质外延膜的表面形态。还发现，通过增加NH3的流速或通过增加生长压力，也能够改善表面形态。优化的生长条件依赖于反应室的几何尺寸和相关生长参数。通过系统地改变反应室中的生长条件，就能够获得光滑表面形态的在常规c-面GaN晶片上的同质外延GaN膜。图3示出了在常规c-面GaN晶片上的2μm厚的同质外延GaN膜的DIC显微镜图像。其表面非常光滑且几乎无特征。
然而，已经发现，即便在最佳生长条件之下，在常规c-面GaN晶片上的同质外延膜的表面形态也不均匀。至少具有两种类型的表面形态，即，图3中所示出的光滑表面特性和小丘(hillock)表面形态。
图4示出了在常规c-面GaN晶片上的同质外延GaN膜的小丘表面形态。小丘表面形态典型地位于靠近晶片的中央位置，并且更加光滑的表面形态典型地位于接近晶片的外部边缘。
确定表面形态的非均匀性是与表面的晶向相关。由于在抛光晶片之前在氮化镓晶片白片中存在残余应力，因此c-面GaN晶片白片就会有晶格弯曲，即晶体材料的c-面就不平坦，而且会弯曲。在通过机械研磨、抛光和化学机械抛光形成外延制备的GaN晶片期间，晶片表面就会被制造成机械性平坦，但仍然会出现晶格弯曲，从而只有特定的表面区域，特别是靠近晶片中央才会具有平行于该表面的c-面。表面区域的主要部分，朝向晶片的外部边缘，就会具有与表面稍微倾斜的c-面。对于常规c-面GaN晶片，c-面与表面的小倾斜典型地小于1度。
在常规c-面GaN晶片上观察到的同质外延膜的六角小丘形态与完全平行于c-面的表面区域相关。在实际c-面衬底上形成的六角小丘结构归因于在实际c-面衬底上的低密度结晶步骤，其使制造出光滑的二 维生长变得困难。通过形成六角小丘，产生结晶步骤，以致局部表面平面就不再是实际c-面。结晶步骤产生生长膜的晶核形成中心，允许从气相中引入原子而设置随后的各步骤。
对于与晶体c-面相关的表面角度分布的GaN晶片，则存在表面台阶宽度和台阶方向的分布。在实际c-面衬底上，六角小丘是对称的。当轻微地从实际c-面移动到小连位角，即切割角，其定义为晶格c-面和局部表面之间的夹角(在此，通常互换使用连位和切割)时，六角小丘结构的一侧就会被放大，而损失相对侧，如图4中所示。当连位角足够大时，小丘形态就会消失。
通过原子力显微镜(AFM)可以检查在GaN衬底上的同质外延GaN膜的表面微结构。在AFM图像中观察到的微结构中，同样出现了在DIC光学显微镜下观察到的非均匀表面形态。
在具有小丘表面形态的表面区域中，表面微结构出现小面，如图5的50×50μm2AFM扫描图像所示。图6是进一步表示微结构细节的2×2μm2AFM扫描图像。可看见原子台阶结构。在同质外延膜上的小丘形态的区域中的原子台阶之间的宽度典型地在大约100nm和大约300nm之间。根据这种原子台阶宽度并假设单一双层台阶高度，就能够确定局部表面远离晶格c-面大约0.2度，即实际c-面GaN衬底上的2μm厚同质外延膜产生相对于晶格c-面的0.2度的表面切割。
如图3中所示，远离中心小丘区，同质外延膜非常光滑。AFM图像还示出了光滑的微结构。图7是在GaN晶片上的2μm厚同质外延GaN膜的2×2μm2AFM图像。在具有图3所示特性的表面形态的区域中获取此AFM图像。图3～7是从GaN晶片上的一个同质外延膜中获得的图像，但在该薄膜的不同区域。当通过均方根(RMS)技术测量时，2×2μm2AFM图像之上的表面粗糙度为0.14nm，表明此同质外延膜表面非常光滑。
在大面积GaN晶片之上的同质外延膜的非均匀表面形态会产生非均匀的器件特性和产量的下降，结果，在现有技术中就会存在改善GaN技术的竞争需要，此GaN技术能够在GaN衬底之上可靠地且商业再造地制造均匀光滑和高质量的同质外延GaN膜。
通过本发明的GaN晶片制品，就能够克服涉及在制造GaN膜中GaN衬底上的同质外延膜的非均匀表面形态和产生粗糙小丘表面特征的问题，本发明的GaN晶片制品具有人为远离晶格c-面倾斜的表面，即，具有连位c-面表面或具有切割表面的晶片，其上进行同质外延生长，以制造高质量光滑的GaN同质外延膜。
作为参考，GaN晶体的c-面可表示为(0001)面，并且c-面的方向是c-轴[0001]方向。当参照(0001)面时，就意味着镓终止的c-面，而且 面指氮终止的c-面。表面或晶面的方向定义为正交于表面的方向。当连位晶片的表面方向是由<0001>和 
Figure BDA0000049934050000102
方向限定的晶面时，该表面就称为沿着 
Figure BDA0000049934050000103
方向切割的(0001)表面。由于GaN晶体的对称性， 
Figure BDA0000049934050000104
方向就是包含 
Figure BDA0000049934050000105
Figure BDA0000049934050000106
和 
Figure BDA0000049934050000107
的族方向的通用表达式。 方向就是包含 
Figure BDA0000049934050000109
和 
Figure BDA00000499340500001010
的族方向的通用表达式。如在此所采用的术语“主要朝向”指特定的方向，例如 
Figure BDA00000499340500001011
或 
Figure BDA00000499340500001012
方向，意思是±15度的此方向的取向。应当很清楚，这种参考称为方位公差角，相对于在此的参考，称为极化(切割)角。优选地，朝向特定方向的方位波动为±5度，并且这种波动最优选为±2度。
本发明提供一种包含GaN(0001)表面的GaN衬底，该GaN(0001)表面从主要朝向选自 
Figure BDA00000499340500001013
和 
Figure BDA00000499340500001014
方向组成的组中的方向的[0001]方向切割，切割角从大约0.2至大约10度的范围之内，其中该表面具有通过50×50μm2AFM扫描镜测量的小于1nm的RMS粗糙度和小于 3E6cm-2的位错密度。
具体实施例中的GaN(0001)表面可以朝向 或 
Figure BDA0000049934050000112
方向进行切割，按照从大约0.2至大约10度的范围之内的切割角，或者按照从大约0.2至大约4度的范围之内的切割角，或者按照从大约3至大约8度的范围之内的切割角，或者按照从大约5至大约8度的范围之内的切割角，或者按照从大约2.5至大约10度的范围之内的切割角，或者按照从大约2.5至大约8度的范围之内的切割角，或者按照从大约2.5至大约4度的范围之内的切割角，它们可以广泛地适合于本发明给出的应用。
在具体实施例中，切割表面可以具有通过50×50μm2AFM扫描镜测量的小于0.9nm的RMS粗糙度，或者更加优选地，具有通过50×50μm2AFM扫描镜测量的小于0.5nm的RMS粗糙度。在优选的方面，GaN衬底的位错密度小于1E6cm-2，更加优选为小于5E5cm-2。
通常采用本发明的GaN衬底用于制造微电子器件或光电子器件和器件结构，包含在衬底之上淀积同质外延GaN，例如，作为在包含在GaN衬底上同质外延淀积的GaN之上附加淀积AlGaN的多个步骤的制造工艺中的元件步骤，从而形成AlGaN/GaN HEMT结构。在GaN衬底之上制造的器件或者可包括蓝色激光二极管或更短波长的激光二极管。
可以采用任何适合的淀积技术例如MOVPE来实施在GaN衬底之上淀积同质外延GaN或其它III-V族氮化物材料，并且可以在任何适合的工艺条件下来实施此淀积工艺。可以根据具体的应用来实施淀积同质外延III-V族氮化物材料，例如，在从大约700至大约1220℃范围的温度之下，或在从大约1120至大约1170℃范围的温度之下进行，或在从大约1100至大约1225℃范围的温度之下进行，并且在GaN衬底之上同质外延GaN或其它III-V族氮化物材料的生长速度可以为从大 约0.1μm/hr至大约50μm/hr的速度，或者在从大约1μm/hr至大约50μm/hr的范围之下进行，或者在从大约1μm/hr至大约4μm/hr的范围之下进行，或者在从大约1μm/hr至大约2μm/hr的范围之下进行。
可以通过几种方法来制造根据本发明的切割晶片。当长的GaN晶棒(boule)可用时，可以定向并划片晶棒，以便制造具有相对于c-面的切割角的晶片。当相对厚的c-面GaN晶片白片可用时，可以首先使GaN晶片白片角度研磨，其包含在具有相对于夹板的预定角的夹具中放置晶片，并研磨晶片，从而制造出锲形形状的晶片。然后，在背面研磨锲形晶片，以便去除锲形形状并生产具有与晶格c-面倾斜的表面的晶片。也可以在连位模板诸如蓝宝石之上生长连位GaN，并在淀积连位GaN材料之后去除该连位模板，从而生产出自立的连位GaN衬底制品。
在本发明的一个说明性实施例中，可以通过氢化物气相外延(HVPE)工艺来生长GaN晶棒至大约1厘米厚度。利用测向器来定向GaN晶棒，以致在用线锯来划片期间，划片面与 
Figure BDA0000049934050000121
方向上的c-面倾斜8度。然后将晶棒划片为具有朝向 
Figure BDA0000049934050000122
方向切割8度的多个晶片白片。
在本发明的另一个实施例中，通过HVPE工艺来生长GaN晶棒至大约1厘米厚度。利用测向器来定向GaN晶棒，以致在用线锯来划片期间，划片面与 
Figure BDA0000049934050000123
方向上的c-面倾斜8度。然后将晶棒划片为具有朝向 
Figure BDA0000049934050000124
切割8度的多个晶片白片。
在本发明的再一个实施例中，通过HVPE工艺来生长GaN晶棒至大约1厘米厚度。利用测向器来定向GaN晶棒，以致在用线锯来划片期间，划片面与 
Figure BDA0000049934050000125
方向上的c-面倾斜4度。然后将晶棒划片为具有朝向 
Figure BDA0000049934050000126
切割4度的多个晶片白片。
在本发明的再一个实施例中，通过HVPE工艺来生长GaN晶棒至大约1厘米厚度。利用测向器来定向GaN晶棒，以致在用线锯来划片期间，划片面与 
Figure BDA0000049934050000131
方向上的c-面倾斜4度。然后将晶棒划片为具有朝向 
Figure BDA0000049934050000132
切割4度的多个晶片白片。
在本发明的进一步的实施例中，通过HVPE工艺来生长GaN晶棒至大约1厘米厚度。利用测向器来定向GaN晶棒，以致在用线锯来划片期间，划片面与 
Figure BDA0000049934050000133
方向上的c-面倾斜2度。然后将晶棒划片为具有朝向 
Figure BDA0000049934050000134
切割2度的多个晶片白片。
在本发明的另一个实施例中，通过HVPE工艺来生长GaN晶棒至大约1厘米厚度。利用测向器来定向GaN晶棒，以致在用线锯来划片期间，划片面与 
Figure BDA0000049934050000135
方向上的c-面倾斜2度。然后将晶棒划片为具有朝向 
Figure BDA0000049934050000136
切割2度的多个晶片白片。
然后，在两个侧面上通过9微米颗粒尺寸的金刚石浆料(slurry)，研磨如上所述制造的已划片的连位晶片白片，从而去除线锯的损伤。c-面GaN晶片具有两个表面，一个表面由氮终止并称为氮终止(0001)表面，并且另一个表面由镓终止并称为镓终止(0001)表面。切割的GaN(0001)晶片同样具有两个表面。一个表面与(0001)表面连位，尽管连位(0001)表面具有将小部分氮原子暴露于此表面的原子台阶，但仍然称为镓终止表面。
在研磨上述实施例中描述的连位晶片的两个表面之后，进一步利用更小粒度金刚石浆料来抛光晶片的镓-侧面，直至获得镜面磨光。可选择地，还可以抛光氮-侧面至镜面磨光。金刚石抛光的表面仍然含有来自于此抛光操作的表面损伤和次表面损伤。
然后，作为最后的抛光步骤，采用化学机械抛光(CMP)工艺来去除来自于镓终止表面的残留表面损伤，该表面用于随后的同质外延 生长。通常，可以以任何方式和任何适合的CMP配方来实施CMP工艺。CMP工艺有利于去除划痕和表面损伤。
图8是具有朝向 
Figure BDA0000049934050000141
方向切割8度的CMP磨光的连位GaN(0001)晶片的DIC光学图像。图9是具有朝向 
Figure BDA0000049934050000142
方向切割8度的CMP磨光的连位GaN(0001)晶片的50×50μm2AFM图像。CMP之后的8度切割晶片展示在图8和9中所示的台阶结构。
还可以通过角度研磨来制造连位GaN晶片。图10是用于从常规c-面晶片白片形成连位GaN衬底的角度研磨工艺流程的示意图。在图10A中，在具有预定倾斜角的夹具盒中，将c-面晶片白片放置在夹具盒的底面上。在研磨平板之上研磨夹具盒中的晶片，以致在进行研磨之后，晶片表面的顶面平行于夹具的顶面，即如图10B中所示，晶片形状为锲形，并且晶片顶面处于相对于GaN的c-面的连位角。在形成锲形形状之后，在夹具中放置并研磨锲形晶片，致使晶片的两个表面彼此平行，并且它们具有相同的切割幅度。
在说明性实施例中，通过c-面蓝宝石之上的HVPE生长，形成具有大约1.3mm厚度的GaN晶片白片，然后去除该蓝宝石。随后使晶片白片研磨出角度，从而制造出朝向 
Figure BDA0000049934050000143
方向的1度切割。
在另一个实施例中，通过c-面蓝宝石之上的HVPE生长，形成具有大约1.3mm厚度的GaN晶片白片，然后去除该蓝宝石。随后使晶片白片研磨出角度，从而制造出朝向 
Figure BDA0000049934050000144
方向的1度切割。
在进一步的实施例中，通过c-面蓝宝石之上的HVPE生长，形成具有大约1.3mm厚度的GaN晶片白片，然后去除该蓝宝石。随后使晶片白片研磨出角度，从而制造出朝向 
Figure BDA0000049934050000145
方向的2度切割。
在再一个实施例中，通过c-面蓝宝石之上的HVPE生长，形成具 有大约1.3mm厚度的GaN晶片白片，然后去除该蓝宝石。随后使晶片白片研磨出角度，从而制造出朝向 
Figure BDA0000049934050000151
方向的2度切割。
在进一步的实施例中，通过c-面蓝宝石之上的HVPE生长，形成具有大约1.3mm厚度的GaN晶片白片。随后使晶片白片研磨出角度，从而制造出朝向 
Figure BDA0000049934050000152
和 
Figure BDA0000049934050000153
之间的中间方向的1度切割。
进一步利用更小粒度的金刚石浆料，在镓终止表面抛光上述实施例中制造的角度研磨的连位GaN晶片，从而制造镜面磨光。应当清楚，可选择地抛光氮-侧面至镜面磨光。随后，化学机械抛光晶片的镓-侧面，以便去除表面划痕和表面损伤。
图11是具有朝向 
Figure BDA0000049934050000154
切割2度的CMP磨光的角度研磨的GaN(0001)表面的AFM图像。该表面非常光滑(图像中的凹坑(pits)与穿通位错(threading dislocation)相关)。
根据本发明，在连位蓝宝石衬底之上生长连位GaN。在一个说明性的实施例中，采用具有朝向 
Figure BDA0000049934050000155
方向切割1度的c-面蓝宝石衬底，并在该衬底之上生长HVPE GaN膜。X射线衍射测量证实GaN膜同样具有朝向 
Figure BDA0000049934050000156
方向的1度切割。在另一个说明性的实施例中，在具有朝向 
Figure BDA0000049934050000157
方向切割2度的c-面蓝宝石衬底之上，生长HVPEGaN。X射线衍射测量证实此GaN膜具有朝向 
Figure BDA0000049934050000158
方向的2度切割。
在再一个说明性的实施例中，通过HVPE技术，在具有朝向 
Figure BDA0000049934050000159
方向切割4度的连位c-面蓝宝石衬底之上，生长GaN膜。X射线衍射测量证实此GaN膜与朝向 
Figure BDA00000499340500001510
方向的4度切割连位。
可以通过在能够切割GaN生长的任何适合的材料形成的连位衬底之上生长相对厚的GaN膜来制备根据本发明的连位GaN衬底。例如， 用于此目的的连位衬底可以由蓝宝石、砷化镓、硅或其它适合材料形成。作为进一步具体的实例，可以在含有HVPE淀积的GaN的连位蓝宝石衬底之上进行切割GaN生长。
在连位外部衬底上生长相对厚的GaN膜之后，可以通过任何适合的装置或方法来去除外部衬底。例如，衬底去除可以包含消除衬底、去除部分或全部衬底或者去除全部衬底和与该衬底相邻的部分GaN。用于此目的可以采用的具体技术包括机械精研、化学刻蚀、界面分解、界面碎裂或任何其它适合于特定衬底的装置或方法。在去除了外部衬底之后，可以研磨、抛光和如上所述的化学机械抛光获得的GaN晶片白片，从而生产出外延准备的连位GaN衬底。
如果在连位外部衬底之上生长低缺陷的GaN材料，通过划片低缺陷密度的GaN晶锭(ingots)或者角度研磨低缺陷密度GaN晶片白片或者研磨并抛光连位GaN晶片白片，就能够制造出根据本发明的低缺陷密度的连位GaN衬底。可以优先采用两步骤生长工艺，此两步骤生长工艺与我们在同期申请的、Xueping Xu和Robert P.Vaudo的名称为“LARGE AREA，UNIFORMLY LOW DISLOCATION DENSITY GaNSUBSTRATE AND PROCESS FOR MAKING THE SAME”的共同未决的美国专利申请中公开的一样，从而制造出具有低位错密度的这种GaN材料。在此，引入共同未决的美国专利申请的公开内容并在此将其全部内容作为参考。优选低位错密度的GaN的位错密度小于3E6cm-2，更加优选为小于1E6cm-2，并且最好为5E5cm-2。
为了在50×50μm2面积中具有由原子力显微镜测量的小于1nm的表面RMS的优良的表面光滑度，可以利用化学机械抛光工艺来磨光根据本发明的连位GaN衬底的镓-侧。在2×2μm2面积中的原子力显微镜测量的表面RMS优选小于0.9nm，并且更加优选为小于0.5nm。连位衬底的氮-侧可为粗糙磨光，或者可以可选地抛光为镜面磨光。
通过以下在连位GaN衬底之上的MOVPE GaN同质外延膜和器件层生长的非限制性实例，就能够更加全面地展示本发明的特征和优点。
实例1
采用具有朝向<10-10>方向切割1度的连位GaN衬底作为用于同质外延生长的衬底。
图12是在以下的生长条件之下在这种连位GaN衬底(朝向 
Figure BDA0000049934050000171
1度)上生长的2μm同质外延膜的靠近中央和接近边缘的晶片表面的DIC显微镜图像：生长速度＝2μm/hr和生长温度＝1120℃。与其上生长有非均匀同质外延膜的常规c-面衬底相比，此同质外延膜均匀光滑。
在DIC光学显微镜之下，如图12中所示，在连位GaN晶片上的同质外延GaN膜在整个晶片表面之上光滑且无特征。接近连位衬底的边缘处的GaN膜的光学表面形态与靠近连位衬底中央的GaN膜形态相同。
进一步利用AFM，以便特征化在连位GaN衬底上的GaN膜的表面微结构。图13是在连位衬底(朝向 
Figure BDA0000049934050000172
1度)上生长的2μm同质外延膜的50×50μm2AFM扫描图像。在50×50μm2的面积中，此表面异常光滑，具有0.38nm的RMS粗糙度。穿通位错被装饰为生长凹坑，并且该薄膜的位错密度为大约2E6cm-2。
图14是在连位GaN(0001)衬底(朝向 
Figure BDA0000049934050000173
切割1度)上生长的2μm厚同质外延膜的2×2μm2AFM扫描图像。在2×2μm2的面积中，同质外延膜的粗糙度为0.12nm，证明了该薄膜异常光滑的特性。
实例2
在以下的生长条件之下在连位GaN(0001)衬底(朝向 
Figure BDA0000049934050000181
方向切割2度)上生长的AlGaN/GaN高电子迁移率晶体管(HEMT)结构：生长速度＝2μm/hr和生长温度＝1170℃。HEMT结构由在连位衬底上的2μm厚未掺杂MOVPE同质外延GaN膜和在同质外延GaN膜的顶面之上的25nm AlGaN层(30％的原子Al)组成。当在光学显微镜之下检验时，HEMT晶片具有均匀且光滑的表面形态。在连位GaN晶片之上，没有观测到典型地出现在c-面GaN(0001)衬底上的同质外延表面之上的小丘形态。
图15是在2度切割(朝向 
Figure BDA0000049934050000182
)GaN(0001)衬底上生长的HEMT结构的2×2μm2AFM扫描图像，示出了具有台阶结构的光滑表面形态。
图16是利用汞探针的HEMT结构的电容-电压(CV)测量值，证实了形成有二维电子气(2DEG)。
实例3
在以下的生长条件之下在8度切割(朝向 
Figure BDA0000049934050000183
方向)GaN(0001)衬底上生长AlGaN/GaN高电子迁移率晶体管(HEMT)结构：生长速度＝2μm/hr和生长温度＝1170℃。HEMT结构由在连位衬底上的2μm厚未掺杂MOVPE同质外延GaN膜和在同质外延GaN膜的顶面之上的25nm AlGaN层(30％的原子Al)组成。HEMT结构的表面形态光滑并且重复衬底形态。
图17是在8度(朝向 )连位GaN(0001)衬底上生长的HEMT结构表面的DIC显微镜图像，并且HEMT表面重复衬底表面。整个晶片表面均匀，没有任何小丘形态。
图18是在8度切割(朝向 )GaN(0001)衬底上生长的HEMT器件层的电容-电压测量值。尖锐的夹断电压(pinch-off)证明 了在AlGaN/GaN界面区中的良好2DEG。
实例4
在具有大约1度的切割角，但是切割方向在 
Figure BDA0000049934050000191
和 
Figure BDA0000049934050000192
之间的连位GaN(0001)上生长MOVPE同质外延膜。在光学显微镜检验之下，表面形态均匀且相当光滑，在同质外延膜中没有出现小丘形态。
图19在具有 
Figure BDA0000049934050000193
或 
Figure BDA0000049934050000194
之间的切割方向的连位GaN(0001)衬底上生长的2μm厚同质外延GaN膜的50×50μm2AFM扫描图像。生长条件包括2μm/hr的生长速度和1170℃的生长温度。凹坑与位错相关。
AFM图像示出表面并不完全平坦，相反，具有小尺度的丘壑，在具有朝向 
Figure BDA0000049934050000195
或 
Figure BDA0000049934050000196
方向的切割的连位GaN(0001)晶片上生长的同质外延膜之上没有观测到它们。
前述说明性实例清楚地表明了能够在其之上制造均匀光滑的同质外延GaN膜而不会在其上形成的同质外延之上产生小丘表面形态的本发明的连位衬底。如果开始的晶片白片存在导致晶格弯曲的残余应力，那么就会在晶片制造处理期间在磨光的连位晶片之上产生切割角的分布。只要该切割比晶格弯曲更大，整个晶片区域就具有切割，因此，就能够防止任何小丘表面形态的发生。然而，为了在整个晶片上获得更加一致的切割角和切割方向，优选在晶片制造处理之前去除晶片白片中的残余应力。例如，通过晶片的化学刻蚀、热退火等，就能够获得应力释放。
可以根据切割角的角度和方向，适当地改变在本发明的连位GaN衬底之上的优选MOVPE生长条件。切割还会影响同质外延膜中的掺杂和杂质引入。为了获得优异的器件性能，应当对于具体的连位衬底 优化生长条件，例如，通过包含选择生长参数变化的经验测定以便确定优化的生长条件组，其可通过本领域技术人员根据在此的公开就可以容易地进行。
而且，不同的各个微电子/光电子器件(例如，激光二极管，发光器件，晶体管，二极管，检测器，等等)可能需要用于特定操作区间下的最佳性能的不同连位衬底，其通过本领域技术人员根据在此的公开就可以容易地进行确定。同样，连位GaN衬底之上的优选MOVPE生长条件可以根据所使用的特定生长反应室几何尺寸。
工业实用性
对于在制造III-V族氮化物基微电子和光电子器件诸如发光二极管、激光二极管、光电子传感器、光电子开光、高电子迁移率晶体管中的同质外延淀积，可以有利地采用本发明的连位III-V族氮化物衬底。作为实例，III-V族氮化物衬底可以是用于制造蓝光二极管、UV光二极管和激光二极管的GaN衬底。本发明的衬底可以特别有利于高频、高温和大功率电子器件的应用。

Claims (24)

1.一种(Al，In，Ga)N衬底，包括以非零角度从[0001]方向切割的(Al，In，Ga)N(0001)表面，以及以非零角度从
Figure FDA0000049934040000011
方向切割的(Al，In，Ga)N
Figure FDA0000049934040000012
表面。
2.根据权利要求1所述的(Al，In，Ga)N衬底，其中，从主要朝向选自由和方向组成的组中的方向的[0001]方向切割所述(Al，In，Ga)N(0001)表面。
3.根据权利要求1所述的(Al，In，Ga)N衬底，其中，主要朝向
Figure FDA0000049934040000015
方向切割所述(Al，In，Ga)N(0001)表面。
4.根据权利要求1所述的(Al，In，Ga)N衬底，其中，主要朝向方向切割所述(Al，In，Ga)N(0001)表面。
5.根据权利要求1所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面是以大约0.2至大约10度范围内的切割角从[0001]方向切割的，所述(Al，In，Ga)N
Figure FDA0000049934040000017
表面是以大约0.2至大约10度范围内的切割角从[0001]方向切割的。
6.根据权利要求1所述的(Al，In，Ga)N衬底，其中，各个所述切割的(Al，In，Ga)N(0001)表面和所述切割的(Al，In，Ga)N
Figure FDA0000049934040000018
表面具有相同的切割幅度。
7.根据权利要求1所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面平行于所述切割的(Al，In，Ga)N
Figure FDA0000049934040000019
表面。
8.根据权利要求1所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面具有通过50×50μm2AFM扫描仪测量的小于0.9nm的RMS粗糙度。
9.根据权利要求1所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面具有小于1E6cm-2的位错密度。
10.根据权利要求1所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面具有小于5E5cm-2的位错密度。
11.根据权利要求1所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面具有通过50×50μm2AFM扫描仪测量的小于1nm的RMS粗糙度，和小于3E6cm-2的位错密度。
12.根据权利要求1至7任一项所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面是研磨的、抛光的、或化学机械抛光的。
13.根据权利要求1所述的(Al，In，Ga)N衬底，其中，以大约2.5至大约10度范围内的切割角，从主要朝向选自由
Figure FDA0000049934040000021
和
Figure FDA0000049934040000022
方向组成的组中的方向的(0001)方向切割所述(Al，In，Ga)N(0001)表面，其中所述切割的(Al，In，Ga)N(0001)表面具有通过50×50μm2AFM扫描仪测量的小于1nm的RMS粗糙度，和小于3E6cm-2的位错密度。
14.一种微电子或光电子器件制品，包括：权利要求1至13任一项所述的(Al，In，Ga)N衬底，包含在所述衬底之上沉积的同质外延(Al，In，Ga)N层的微电子或光电子器件结构。
15.一种(Al，In，Ga)N衬底，包括以大约0.2至大约10度范围内的角度从[0001]方向切割的(Al，In，Ga)N(0001)表面，以及包括以大约0.2至大约10度范围内的角度从
Figure FDA0000049934040000023
方向切割的(Al，In，Ga)N
Figure FDA0000049934040000024
表面，其中，从主要朝向选自由<1010>和<1110>方向组成的组中的方向的<0001>方向切割所述(Al，In，Ga)N(0001)表面。
16.根据权利要求15所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面具有通过50×50μm2AFM扫描仪测量的小于1nm的RMS粗糙度，和小于3E6cm-2的位错密度。
17.根据权利要求15所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面平行于所述切割的(Al，In，Ga)N
Figure FDA0000049934040000031
表面。
18.根据权利要求15所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面具有与所述切割的(Al，In，Ga)N
Figure FDA0000049934040000032
表面相同的切割幅度。
19.根据权利要求15所述的(Al，In，Ga)N衬底，其中，所述切割的(Al，In，Ga)N(0001)表面是研磨的、抛光的、或化学机械抛光的。
20.一种微电子或光电子器件制品，包括：权利要求15至19任一项所述的(Al，In，Ga)N衬底，包含在所述衬底之上沉积的同质外延(Al，In，Ga)N层的微电子或光电子器件结构。
21.一种制备(Al，In，Ga)N衬底的方法，该方法包括：
沿着其第一侧而表面加工(Al，In，Ga)N晶片产生具有楔形形状的(Al，In，Ga)N晶片；以及
沿着其第二侧而表面加工具有楔形形状的所述(Al，In，Ga)N晶片以改变所述楔形形状；
其中，在表面加工所述(Al，In，Ga)N晶片的第一侧和第二侧之后，所述(Al，In，Ga)N晶片的第一侧与(Al，In，Ga)N晶格c-面倾斜，所述(Al，In，Ga)N晶片的第二侧与(Al，In，Ga)N晶格c-面倾斜。
22.根据权利要求21所述的方法，其中，在表面加工所述(Al，In，Ga)N晶片的第一侧和第二侧之后，所述(Al，In，Ga)N晶片的第一侧基本上平行于所述(Al，In，Ga)N晶片的第二侧。
23.根据权利要求21所述的方法，其中，在表面加工所述(Al，In，Ga)N晶片的第一侧和第二侧之后，各个所述(Al，In，Ga)N晶片的第一侧和第二侧具有相同的切割幅度。
24.根据权利要求21至23任一项所述的方法，其中，进一步包括通过研磨、抛光和化学机械抛光中的任一种来加工所述(Al，In，Ga)N晶片的第一侧和第二侧中的至少一个。
CN2011100601122A 2003-11-14 2004-11-12 (Al,In,Ga)N 衬底及其制备方法、微电子或光电子器件制品 Active CN102174712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/714,307 2003-11-14
US10/714,307 US7118813B2 (en) 2003-11-14 2003-11-14 Vicinal gallium nitride substrate for high quality homoepitaxy

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2004800371364A Division CN1894093B (zh) 2003-11-14 2004-11-12 用于高质量同质外延的连位氮化镓衬底

Publications (2)

Publication Number Publication Date
CN102174712A true CN102174712A (zh) 2011-09-07
CN102174712B CN102174712B (zh) 2013-09-11

Family

ID=34573953

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2004800371364A Active CN1894093B (zh) 2003-11-14 2004-11-12 用于高质量同质外延的连位氮化镓衬底
CN2011100601122A Active CN102174712B (zh) 2003-11-14 2004-11-12 (Al,In,Ga)N 衬底及其制备方法、微电子或光电子器件制品

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2004800371364A Active CN1894093B (zh) 2003-11-14 2004-11-12 用于高质量同质外延的连位氮化镓衬底

Country Status (7)

Country Link
US (4) US7118813B2 (zh)
EP (2) EP2277696B1 (zh)
JP (4) JP5248777B2 (zh)
KR (1) KR101083840B1 (zh)
CN (2) CN1894093B (zh)
CA (1) CA2546106A1 (zh)
WO (1) WO2005050707A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783579A (zh) * 2016-12-29 2017-05-31 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
CN108470784A (zh) * 2018-03-30 2018-08-31 华南理工大学 提高量子点太阳电池效率的斜切衬底上多层量子点及制备

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP4201725B2 (ja) * 2004-02-20 2008-12-24 シャープ株式会社 窒化物半導体発光素子の製造方法
JP2010168277A (ja) * 2004-03-17 2010-08-05 Sumitomo Electric Ind Ltd 半導体発光装置
JP2006306722A (ja) * 2004-03-17 2006-11-09 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の製造方法及びＧａＮ単結晶基板
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP4525353B2 (ja) * 2005-01-07 2010-08-18 住友電気工業株式会社 Ｉｉｉ族窒化物基板の製造方法
JP2006193348A (ja) 2005-01-11 2006-07-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板およびその製造方法
EP1681712A1 (en) * 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
JP4563230B2 (ja) * 2005-03-28 2010-10-13 昭和電工株式会社 ＡｌＧａＮ基板の製造方法
US20090135873A1 (en) * 2005-03-31 2009-05-28 Sanyo Electric Co., Ltd. Process for producing gallium nitride-based compound semiconductor laser element and gallium nitride-based compound semiconductor laser element
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
DE102005021099A1 (de) * 2005-05-06 2006-12-07 Universität Ulm GaN-Schichten
DE112006001847B4 (de) * 2005-07-11 2011-02-17 Cree, Inc. Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
JP2007119325A (ja) * 2005-10-31 2007-05-17 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその成長方法
KR101220826B1 (ko) * 2005-11-22 2013-01-10 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
US7777217B2 (en) * 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
JP5191650B2 (ja) * 2005-12-16 2013-05-08 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
KR100853241B1 (ko) * 2005-12-16 2008-08-20 샤프 가부시키가이샤 질화물 반도체 발광소자 및 질화물 반도체 레이저 소자의제조방법
JP5004597B2 (ja) * 2006-03-06 2012-08-22 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5430826B2 (ja) 2006-03-08 2014-03-05 シャープ株式会社 窒化物半導体レーザ素子
JP4444304B2 (ja) * 2006-04-24 2010-03-31 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
CN100451632C (zh) * 2006-05-31 2009-01-14 西安电子科技大学 GaN单晶缺陷种类和密度的检测方法
US7879697B2 (en) * 2006-06-05 2011-02-01 Regents Of The University Of Minnesota Growth of low dislocation density Group-III nitrides and related thin-film structures
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP2008066355A (ja) * 2006-09-05 2008-03-21 Sumitomo Electric Ind Ltd ３族窒化物基板の製造方法、３族窒化物基板、エピタキシャル層付き３族窒化物基板、３族窒化物デバイス、エピタキシャル層付き３族窒化物基板の製造方法、および３族窒化物デバイスの製造方法。
JP4821007B2 (ja) * 2007-03-14 2011-11-24 国立大学法人大阪大学 Ｉｉｉ族元素窒化物結晶の製造方法およびｉｉｉ族元素窒化物結晶
JP2008285364A (ja) * 2007-05-17 2008-11-27 Sumitomo Electric Ind Ltd ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
EP2003230A2 (en) * 2007-06-14 2008-12-17 Sumitomo Electric Industries, Ltd. GaN substrate, substrate with an epitaxial layer, semiconductor device, and GaN substrate manufacturing method
JP2008311533A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 高電子移動度トランジスタ
JP2009057247A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法およびｉｉｉ族窒化物結晶基板
WO2009039408A1 (en) * 2007-09-19 2009-03-26 The Regents Of The University Of California Method for increasing the area of non-polar and semi-polar nitride substrates
PL385048A1 (pl) * 2008-04-28 2009-11-09 Topgan Spółka Z Ograniczoną Odpowiedzialnością Sposób wytwarzania domieszkowanej magnezem warstwy epitaksjalnej InxAlyGa1-x-yN o przewodnictwie typu p, dla której )0 x 0,2 a 0 y 0,3 oraz półprzewodnikowych struktur wielowarstwowych zawierających taką warstwę epitaksjalną
WO2010024285A1 (ja) * 2008-09-01 2010-03-04 住友電気工業株式会社 窒化物基板の製造方法および窒化物基板
US20100072484A1 (en) * 2008-09-23 2010-03-25 Triquint Semiconductor, Inc. Heteroepitaxial gallium nitride-based device formed on an off-cut substrate
WO2010105240A2 (en) * 2009-03-13 2010-09-16 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization using nanodiamond
US8344420B1 (en) 2009-07-24 2013-01-01 Triquint Semiconductor, Inc. Enhancement-mode gallium nitride high electron mobility transistor
JP5170030B2 (ja) * 2009-08-11 2013-03-27 日立電線株式会社 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス
KR101173072B1 (ko) * 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP5972798B2 (ja) * 2010-03-04 2016-08-17 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｃ方向において＋／−１５度より少ないミスカットを有するｍ面基板上の半極性ｉｉｉ族窒化物光電子デバイス
PL224995B1 (pl) * 2010-04-06 2017-02-28 Inst Wysokich Ciśnień Polskiej Akademii Nauk Podłoże do wzrostu epitaksjalnego
JP5313976B2 (ja) * 2010-08-12 2013-10-09 日本電信電話株式会社 窒化物半導体薄膜およびその成長方法
GB201014304D0 (en) * 2010-08-27 2010-10-13 Akay Galip Intensified integrated biomass-to-energy carrier conversion process
CN102208331B (zh) * 2011-04-11 2012-09-19 青岛铝镓光电半导体有限公司 晶体生长方法及衬底的制作方法
US9165839B2 (en) * 2012-03-13 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma protection diode for a HEMT device
US9917004B2 (en) 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP6453542B2 (ja) * 2013-02-14 2019-01-16 ソウル セミコンダクター カンパニー リミテッド 半導体装置及びこれの製造方法
JP5628956B2 (ja) * 2013-04-02 2014-11-19 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎ基板及びｉｉｉ−ｎテンプレート
KR102320083B1 (ko) 2013-08-08 2021-11-02 미쯔비시 케미컬 주식회사 자립 ＧａＮ 기판, ＧａＮ 결정, ＧａＮ 단결정의 제조 방법 및 반도체 디바이스의 제조 방법
JP5696767B2 (ja) * 2013-11-22 2015-04-08 三菱化学株式会社 自立基板、およびその製造方法
CN105917035B (zh) * 2014-01-17 2019-06-18 三菱化学株式会社 GaN基板、GaN基板的制造方法、GaN结晶的制造方法和半导体器件的制造方法
CN103996614B (zh) * 2014-05-30 2016-09-07 广州市众拓光电科技有限公司 生长在蓝宝石衬底上的高均匀性GaN薄膜及其制备方法和应用
CN103996606B (zh) * 2014-05-30 2017-01-25 广州市众拓光电科技有限公司 生长在蓝宝石衬底上的高均匀性AlN薄膜及其制备方法和应用
KR102299362B1 (ko) * 2014-08-21 2021-09-08 삼성전자주식회사 경사진 c-plane 상의 4성분계 양자우물을 포함하는 그린광 발광소자
CN104227854A (zh) * 2014-08-22 2014-12-24 常州凌凯特电子科技有限公司 晶管切割装置
WO2016090045A1 (en) * 2014-12-02 2016-06-09 Sixpoint Materials, Inc. Group iii nitride crystals, their fabrication method, and method of fabricating bulk group iii nitride crystals in supercritical ammonia
FR3029942B1 (fr) * 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
KR102371795B1 (ko) 2016-09-23 2022-03-08 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 화학적 기계적 평탄화 슬러리 및 이를 형성하는 방법
US11031167B2 (en) * 2017-11-21 2021-06-08 University Of New Hampshire Giant perpendicular magnetic anisotropy in Fe/GaN thin films for data storage and memory devices
JP7189035B2 (ja) 2019-01-29 2022-12-13 積水化学工業株式会社 軒先構造
FR3102776A1 (fr) * 2019-11-05 2021-05-07 Saint-Gobain Lumilog Plaquette de nitrure d’élément 13 de variation d’angle de troncature réduite
DE112021003545T5 (de) * 2020-09-17 2023-04-20 Ngk Insulators, Ltd. Halbleitersubstrat von einem Nitrid eines Elements der Gruppe III
CN116783334A (zh) * 2021-02-25 2023-09-19 日本碍子株式会社 Iii族元素氮化物半导体基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120833B2 (ja) * 1986-10-04 1995-12-20 ソニー株式会社 光学素子の製造方法
US5313078A (en) * 1991-12-04 1994-05-17 Sharp Kabushiki Kaisha Multi-layer silicon carbide light emitting diode having a PN junction
PL173917B1 (pl) 1993-08-10 1998-05-29 Ct Badan Wysokocisnieniowych P Sposób wytwarzania krystalicznej struktury wielowarstwowej
US6072197A (en) * 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
JP4337132B2 (ja) 1998-09-16 2009-09-30 日亜化学工業株式会社 窒化物半導体基板及びそれを用いた窒化物半導体素子
JP3668031B2 (ja) * 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
US6455877B1 (en) 1999-09-08 2002-09-24 Sharp Kabushiki Kaisha III-N compound semiconductor device
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP2002016000A (ja) * 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体基板
JP3696182B2 (ja) * 2001-06-06 2005-09-14 松下電器産業株式会社 半導体レーザ素子
WO2003043150A1 (fr) * 2001-10-26 2003-05-22 Ammono Sp.Zo.O. Structure d'element electoluminescent a couche monocristalline non epitaxiee de nitrure
JP2003327497A (ja) 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US7323256B2 (en) 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
DE112006001847B4 (de) * 2005-07-11 2011-02-17 Cree, Inc. Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
JP5512139B2 (ja) * 2009-01-30 2014-06-04 ラピスセミコンダクタ株式会社 半導体集積回路装置及び電源供給回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783579A (zh) * 2016-12-29 2017-05-31 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
CN106783579B (zh) * 2016-12-29 2019-12-13 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
CN108470784A (zh) * 2018-03-30 2018-08-31 华南理工大学 提高量子点太阳电池效率的斜切衬底上多层量子点及制备
CN108470784B (zh) * 2018-03-30 2020-12-22 华南理工大学 提高量子点太阳电池效率的斜切衬底上多层量子点及制备

Also Published As

Publication number Publication date
EP1684973A2 (en) 2006-08-02
WO2005050707A3 (en) 2005-10-20
CN1894093A (zh) 2007-01-10
JP2007534159A (ja) 2007-11-22
US7390581B2 (en) 2008-06-24
EP2277696A3 (en) 2011-02-16
JP2011006319A (ja) 2011-01-13
JP5496007B2 (ja) 2014-05-21
US20080199649A1 (en) 2008-08-21
US20060228584A1 (en) 2006-10-12
CN1894093B (zh) 2011-04-20
JP2016029008A (ja) 2016-03-03
US20100148320A1 (en) 2010-06-17
JP6067801B2 (ja) 2017-01-25
EP2277696A2 (en) 2011-01-26
US8043731B2 (en) 2011-10-25
JP5827674B2 (ja) 2015-12-02
WO2005050707A2 (en) 2005-06-02
EP1684973B1 (en) 2013-12-25
KR101083840B1 (ko) 2011-11-15
EP2277696B1 (en) 2017-03-08
CN102174712B (zh) 2013-09-11
EP1684973A4 (en) 2008-03-12
US7118813B2 (en) 2006-10-10
US20050104162A1 (en) 2005-05-19
KR20060123297A (ko) 2006-12-01
JP5248777B2 (ja) 2013-07-31
JP2014129225A (ja) 2014-07-10
CA2546106A1 (en) 2005-06-02
US7700203B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
CN102174712B (zh) (Al,In,Ga)N 衬底及其制备方法、微电子或光电子器件制品
EP1682701B1 (en) LARGE AREA, UNIFORMLY LOW DISLOCATION DENSITY GaN SUBSTRATE AND PROCESS FOR MAKING THE SAME
US20070176199A1 (en) Nitride-based group III-V semiconductor substrate and fabrication method therefor, and nitride-based group III-V light-emitting device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: North Carolina

Patentee after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina

Patentee before: CREE, Inc.