CN116783334A - Iii族元素氮化物半导体基板 - Google Patents

Iii族元素氮化物半导体基板 Download PDF

Info

Publication number
CN116783334A
CN116783334A CN202280008311.5A CN202280008311A CN116783334A CN 116783334 A CN116783334 A CN 116783334A CN 202280008311 A CN202280008311 A CN 202280008311A CN 116783334 A CN116783334 A CN 116783334A
Authority
CN
China
Prior art keywords
group iii
nitride semiconductor
semiconductor substrate
range
iii element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280008311.5A
Other languages
English (en)
Inventor
今井克宏
杉山智彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of CN116783334A publication Critical patent/CN116783334A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种III族元素氮化物半导体基板，其即便在偏离取向具有偏差的情况下，外延生长时的结晶生长的行为变化也较小，不易产生面内的形貌紊乱、或特性偏差。本发明的一个实施方式所涉及的III族元素氮化物半导体基板具备第一面和第二面，该III族元素氮化物半导体基板的特征在于，c面相对于该第一面的取向而倾斜，该倾斜的方向进入于＜1‑100＞方向与＜11‑20＞方向之间。

Description

III族元素氮化物半导体基板
技术领域
本发明涉及一种III族元素氮化物半导体基板。更详细而言，涉及一种具备第一面和第二面的III族元素氮化物半导体基板，其中，该第一面的取向相对于c面而倾斜。
背景技术
作为发光二极管、半导体激光器等发光器件的基板，采用了氮化镓(GaN)晶圆、氮化铝(AlN)晶圆等III族元素氮化物半导体基板(例如专利文献1等)。另外，关于使用了上述基板的高频器件、功率器件，正在活跃地进行面向实用化的开发。
III族元素氮化物半导体基板具备第一面和第二面。将第一面设为主面，将第二面设为背面时，代表性的主面为III族元素极性面，代表性的背面为氮极性面。在主面上，能够生长外延结晶，另外，能够制作各种器件。
如果使用主面取向与结晶面(c面)一致的GaN基板，则在主面上生长薄膜的情况下，薄膜的表面有时起伏而未必成为平滑平面。因此，使GaN基板相对于c面稍微倾斜并在其上生长薄膜来制作器件的情形较多。将像这样使面相对于低面指数稍微倾斜称为偏角(偏离角)，将这样的基板称为偏角基板，将倾斜角称为偏离角度。主面的倾斜方向(偏离取向)通常为：GaN晶格的＜1-100＞方向(m轴方向)或＜11-20＞方向(a轴方向)(专利文献1-3)。
现有技术文献
专利文献
专利文献1：日本特许第3888374号公报
专利文献2：日本特许第4952547号公报
专利文献3：日本特开2019-77600号公报
发明内容
III族元素氮化物半导体采用六方纤锌矿结晶结构。因此，a轴和m轴成为：在c面内具有最不同的特性、结构的取向，结晶生长行为在a轴方向和m轴方向也不同。例如，如果使III族元素氮化物半导体在溶液中结晶生长，则由于m面发达，所以，底面形状成为六边形，a轴方向相当于六边形的顶点，m轴方向相当于六边形的边。因此，如果在III族元素氮化物半导体基板的面内，偏离取向相对于a轴方向或者m轴方向而错开，则外延生长时的结晶生长的行为变化变大，产生外延膜的面内的形貌紊乱、特性偏差。另一方面，III族元素氮化物半导体基板多数情形是对源自于异质外延生长的翘曲较大的结晶进行加工而制作出的，因此，容易产生III族元素氮化物半导体基板面内的偏离取向的偏差。
本发明的课题在于，提供一种：即便在偏离取向具有偏差的情况下，外延生长时的结晶生长的行为变化也较小，不易产生面内的形貌紊乱、特性偏差的III族元素氮化物半导体基板。
本发明的一个实施方式所涉及的III族元素氮化物半导体基板具备第一面和第二面，其中，
c面相对于该第一面的取向而倾斜，
该倾斜的方向进入于＜1-100＞方向与＜11-20＞方向之间。
一个实施方式中，上述倾斜的方向进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±15°的范围内。
一个实施方式中，上述倾斜的方向进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±12.5°的范围内。
一个实施方式中，上述倾斜的方向进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±7.5°的范围内。
一个实施方式中，上述倾斜的方向所占据的区域的面积相对于上述第一面整体的面积而言为50％以上。
一个实施方式中，上述倾斜的角度为0.2°～0.8°。
本发明的一个实施方式所涉及的III族元素氮化物半导体基板具备第一面和第二面，其中，
c面相对于该第一面的取向而倾斜，
上述III族元素氮化物半导体基板还具备与＜11-20＞方向平行的定向平面，
该倾斜的方向进入于＜1-100＞方向起算+45°±15°的范围内、或＜1-100＞方向起算-45°±15°的范围内、或＜1-100＞方向起算+135°±15°的范围内、或＜1-100＞方向起算-135°±15°的范围内。
在一个实施方式中，上述倾斜的方向进入于＜1-100＞方向起算+45°±12.5°的范围内、或＜1-100＞方向起算-45°±12.5°的范围内、或＜1-100＞方向起算+135°±12.5°的范围内、或＜1-100＞方向起算-135°±12.5°的范围内。
在一个实施方式中，上述倾斜的方向进入于＜1-100＞方向起算+45°±7.5°的范围内、或＜1-100＞方向起算-45°±7.5°的范围内、或＜1-100＞方向起算+135°±7.5°的范围内、或＜1-100＞方向起算-135°±7.5°的范围内。
发明效果
根据本发明，能够提供一种III族元素氮化物半导体基板，其即便在偏离取向具有偏差的情况下，外延生长时的结晶生长的行为变化也较小，不易产生面内的形貌紊乱、特性偏差。
附图说明
图1是本发明的实施方式所涉及的III族元素氮化物半导体基板的代表性的概要立体图。
图2是说明本发明的实施方式所涉及的III族元素氮化物半导体基板的结晶结构中的面取向及结晶面的概要说明图。
图3是说明本发明的实施方式所涉及的III族元素氮化物半导体基板中的偏离取向的概要说明图。
图4是本发明的实施方式所涉及的III族元素氮化物半导体基板的代表性的概要截面图。
图5是表示本发明的实施方式所涉及的III族元素氮化物半导体基板的制造方法的概要说明图。
具体实施方式
本说明书中具有“重量”这一表述的情况下，可以称为作为表示轻重的SI系单位而惯用的“质量”。
代表性地，本发明的实施方式所涉及的III族元素氮化物半导体基板为：由III族元素氮化物结晶形成的自立基板。本发明的说明中，“自立基板”是指：在操作时不会因自重而变形或破损、且能够以固体的形式进行操作的基板。自立基板可以用作发光元件、功率控制元件等各种半导体器件的基板。
代表性地，本发明的实施方式所涉及的III族元素氮化物半导体基板为晶圆状(大致正圆状)。不过，可以根据需要加工成除此以外的形状、例如矩形等形状。
本发明的实施方式所涉及的III族元素氮化物半导体基板的直径可以在无损本发明的效果的范围内采用任意的适当直径。就能够进一步体现出本发明的效果这一点而言，本发明的实施方式所涉及的III族元素氮化物半导体基板的直径优选为50mm以上，更优选为75mm以上，进一步优选为100mm以上。特别是，如果本发明的实施方式所涉及的III族元素氮化物半导体基板为：直径75mm以上的所谓的大口径的III族元素氮化物半导体基板，则本发明的实施方式所涉及的III族元素氮化物半导体基板容易适用于高频/高功率的电子器件，特别容易适用于元件尺寸变大这样的处理大功率的器件(所谓的功率器件)。
作为大口径的III族元素氮化物半导体基板，具体而言，例如可以举出：4英寸晶圆、6英寸晶圆、8英寸晶圆、12英寸晶圆等。
本发明的实施方式所涉及的III族元素氮化物半导体基板的厚度(厚度非恒定的情况下，最大厚度部位的厚度)优选为300μm～1000μm。
作为III族元素氮化物，代表性地，可以举出：氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)或它们的混晶。它们可以仅为1种，也可以为2种以上。
具体而言，III族元素氮化物为GaN、AlN、InN、GaxAl1-xN(1＞x＞0)、GaxIn1-xN(1＞x＞0)、AlxIn1-xN(1＞x＞0)、GaxAlyInzN(1＞x＞0、1＞y＞0、x+y+z＝1)。它们可以掺杂有各种n型掺杂物或p型掺杂物。
作为p型掺杂物，代表性地，可以举出：铍(Be)、镁(Mg)、锶(Sr)及镉(Cd)。它们可以仅为1种，也可以为2种以上。
作为n型掺杂物，代表性地，可以举出：硅(Si)、锗(Ge)、锡(Sn)及氧(O)。它们可以仅为1种，也可以为2种以上。
本发明的实施方式所涉及的III族元素氮化物半导体基板为：具备第一面和第二面的III族元素氮化物半导体基板。将第一面设为主面，将第二面设为背面时，如果III族元素氮化物半导体基板的面取向为c面侧，则代表性的主面为III族元素极性面，代表性的背面为氮极性面。不过，也可以使主面为氮极性面，并使背面为III族元素极性面。在主面上能够生长外延结晶，另外，能够制作各种器件。利用基座等保持背面，能够转移本发明的实施方式所涉及的III族元素氮化物半导体基板。
在本发明的实施方式所涉及的III族元素氮化物半导体基板的说明中，将第一面设为主面并将第二面设为背面进行说明。因此，本说明书中，“主面”可以称为“第一面”，“第一面”也可以称为“主面”；“背面”可以称为“第二面”，“第二面”也可以称为“背面”。
图1是本发明的实施方式所涉及的III族元素氮化物半导体基板100的代表性的概要立体图。如图1所示，在本发明的实施方式所涉及的III族元素氮化物半导体基板100中，面取向＜0001＞(c轴)相对于其第一面的法线向量A而倾斜。即，本发明的实施方式所涉及的III族元素氮化物半导体基板100为：具有相对于面取向＜0001＞倾斜的偏离角度的偏角基板。
图2是说明本发明的实施方式所涉及的III族元素氮化物半导体基板的结晶结构中的面取向及结晶面的概要说明图。在图2所示的结晶结构中，＜0001＞方向为c轴方向，＜1-100＞方向为m轴方向，＜11-20＞方向为a轴方向。视为正六棱柱的六方晶的上表面成为c面，正六棱柱的侧壁面成为m面。
在本发明的实施方式所涉及的III族元素氮化物半导体基板中，c面相对于第一面的取向而倾斜。换言之，在本发明的实施方式所涉及的III族元素氮化物半导体基板中，＜0001＞方向(c轴方向)相对于第一面的法线向量(图1中的法线向量A)而倾斜。
就能够进一步体现出本发明的效果这一点而言，上述倾斜的角度优选为0.2°～0.8°，更优选为0.3°～0.8°，进一步优选为0.4°～0.8°，特别优选为0.5°～0.7°。
在本发明的实施方式所涉及的III族元素氮化物半导体基板中，上述倾斜的方向进入于＜1-100＞方向与＜11-20＞方向之间。即，在本发明的实施方式所涉及的III族元素氮化物半导体基板中，上述倾斜的方向(偏离取向)进入于m轴方向与a轴方向之间。在本发明的实施方式所涉及的III族元素氮化物半导体基板中，通过像这样偏离取向进入于＜1-100＞方向与＜11-20＞方向之间，能够进一步体现出本发明的效果。
图3是说明本发明的实施方式所涉及的III族元素氮化物半导体基板中的偏离取向的概要说明图。在以往的III族元素氮化物半导体基板中，像上述的专利文献1-3中记载那样，通常在＜1-100＞方向(m轴方向)或＜11-20＞方向(a轴方向)具有偏离取向，与此相对，本发明的实施方式所涉及的III族元素氮化物半导体基板中的偏离取向如图3所示在＜1-100＞方向与＜11-20＞方向之间(实线曲线箭头所示的范围内的方向)。
在本发明的实施方式所涉及的III族元素氮化物半导体基板中，就能够进一步体现出本发明的效果这一点而言，上述倾斜的方向优选进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±15°的范围内，更优选进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±12.5°的范围内，进一步优选进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±10°的范围内，特别优选进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±7.5°的范围内，最优选进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±5°的范围内。此处，＜1-100＞方向和＜11-20＞方向的中间的方向是指：从＜1-100＞方向趋向＜11-20＞方向(或者与其相反)而达到45°的方向，图3中由虚线箭头表示的方向。
在本发明的实施方式所涉及的III族元素氮化物半导体基板中，就能够进一步体现出本发明的效果这一点而言，上述倾斜的方向(＜1-100＞方向和＜11-20＞方向的中间的方向起算优选±15°的范围内(更优选±12.5°的范围内、进一步优选±10°的范围内、特别优选±7.5°的范围内、最优选±5°的范围内)的倾斜的方向)所占据的区域的面积相对于第一面整体的面积而言，优选为50％以上，更优选为60％以上，进一步优选为70％以上。这意味着：在本发明的实施方式所涉及的III族元素氮化物半导体基板中，c面相对于第一面的取向而倾斜的方向的大半部分(优选为50％以上)在＜1-100＞方向和＜11-20＞方向的中间的方向起算优选±15°的范围内(更优选±12.5°的范围内、进一步优选±10°的范围内、特别优选±7.5°的范围内、最优选±5°的范围内)，该倾斜的方向所占据的区域越大越理想(更优选为60％以上，进一步优选为70％以上)。应予说明，作为上述倾斜的方向(＜1-100＞方向和＜11-20＞方向的中间的方向起算优选±15°的范围内(更优选±12.5°的范围内，进一步优选±10°的范围内、特别优选±7.5°的范围内、最优选±5°的范围内)的倾斜的方向)所占据的区域的面积相对于第一面整体的面积的比例的上限值，实际上优选为100％以下。
在本发明的实施方式所涉及的III族元素氮化物半导体基板中，在基板的中心点，c面相对于第一面的取向而倾斜的方向进入于＜1-100＞方向与＜11-20＞方向之间，优选进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±15°的范围内(更优选±12.5°的范围内、进一步优选±10°的范围内、特别优选±7.5°的范围内、最优选±5°的范围内)。应予说明，对于本发明的实施方式所涉及的III族元素氮化物半导体基板，如果c面相对于第一面的取向而倾斜的方向的大半部分进入于上述范围内，则c面相对于第一面的取向而倾斜的方向的一部分可以向＜1-100＞方向(m轴方向)或＜11-20＞方向(a轴方向)倾斜。
本发明的实施方式所涉及的III族元素氮化物半导体基板可以具备与＜11-20＞方向平行的定向平面。这种情况下，就能够进一步体现出本发明的效果这一点而言，上述倾斜的方向进入于＜1-100＞方向起算+45°±15°的范围内、或＜1-100＞方向起算-45°±15°的范围内、或＜1-100＞方向起算+135°±15°的范围内、或＜1-100＞方向起算-135°±15°的范围内。
就能够进一步体现出本发明的效果这一点而言，上述倾斜的方向优选进入于＜1-100＞方向起算+45°±12.5°的范围内、或＜1-100＞方向起算-45°±12.5°的范围内、或＜1-100＞方向起算+135°±12.5°的范围内、或＜1-100＞方向起算-135°±12.5°的范围内，更优选进入于＜1-100＞方向起算+45°±10°的范围内、或＜1-100＞方向起算-45°±10°的范围内、或＜1-100＞方向起算+135°±10°的范围内、或＜1-100＞方向起算-135°±10°的范围内，进一步优选进入于＜1-100＞方向起算+45°±7.5°的范围内、或＜1-100＞方向-45°±7.5°的范围内、或＜1-100＞方向起算+135°±7.5°的范围内、或＜1-100＞方向起算-135°±7.5°的范围内，特别优选进入于＜1-100＞方向起算+45°±5°的范围内、或＜1-100＞方向起算-45°±5°的范围内、或＜1-100＞方向起算+135°±5°的范围内、或＜1-100＞方向起算-135°±5°的范围内。通过像这样进行设计，上述倾斜的方向能够进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±15°的范围内(优选±12.5°的范围内、更优选±10°的范围内、进一步优选±7.5°的范围内、特别优选±5°的范围内)。
在本发明的实施方式所涉及的III族元素氮化物半导体基板中，如上所述，c面相对于第一面的取向而倾斜，该倾斜的方向进入于＜1-100＞方向与＜11-20＞方向之间，由此能够体现出本发明的效果，其机制如下考察。
在主面为c面的III族元素氮化物半导体上形成外延膜的情况下，在膜的侧面方向，a面不发达，m面容易发达。这是因为：与a轴方向相比，m轴方向上的结晶生长速度较低。
在没有偏离角的所谓的最佳基板中，外延膜的生长在基板表面的各处进行，不会形成均匀的结晶生长，因此，膜厚容易具有偏差，外延膜的凹凸变大。
另一方面，在具有偏离角的基板上，外延膜利用所谓的阶梯流生长而进行生长。在阶梯流生长中，在基板上产生出称为原子阶梯的微小台阶，原料(金属离子等)以该原子阶梯朝向偏离角倾斜的方向前进的形式在基板上析出，形成平滑且结晶性良好的外延膜。
在m轴偏离的c面III族元素氮化物半导体基板中，在从上方观察基板时，原子阶梯的形状容易变得平坦(直线状)。这是因为呈现为：由于原子阶梯的行进方向为m轴方向，所以，发达的m面呈前进的形态。另一方面，原子阶梯的前进速度因某些理由(例如温度不均、原料的浓度不均)而存在差异的情况下，存在速度快的阶梯会更快地前进，速度慢的阶梯会更慢地前进的倾向，从而具有如下特征，即，快的阶梯追赶慢的阶梯而合体，容易产生台阶较大的阶梯状的集合体。另外，也有时产生集合体聚合而得到的巨型阶梯。如果产生集合体或巨型阶梯，则掺杂物等杂质的引入会产生不均，其构成外延膜的特性偏差的原因。另外，在器件制作工艺中将m面劈开时，在劈开面发生紊乱，构成器件特性的偏差原因。
另一方面，在a轴偏离的c面III族元素氮化物半导体基板中，在从上方观察基板时，原子阶梯容易变得凸凹。这是因为：虽然原子阶梯的行进方向为a轴方向，但是，a轴方向上，结晶生长速度较快，因此，a面不易发达。由于a面不发达，所以，原子阶梯的行进方向不均匀，容易产生伴有起伏的波纹状的形貌。如果产生像这样的波状形貌，则外延膜的表面的凹凸变大，妨碍器件制作。
像这样，对于m轴偏离基板，可期待平滑的外延膜的形成，为了使其不产生集合体，结晶生长条件的控制变得苛刻。另一方面，对于a轴偏离基板，阶梯的行进方向不稳定，外延膜容易产生起伏。
在本发明的实施方式所涉及的III族元素氮化物半导体基板中，如上所述，c面相对于第一面的取向而倾斜，该倾斜的方向进入于＜1-100＞方向与＜11-20＞方向之间。由此，偏离取向位于m轴与a轴之间。据此，首先，原子阶梯的行进方向不与m轴平行，因此，原子阶梯并非完整的直线状，适度地产生成为阶梯前进的起点的弯曲部，阶梯的前进速度不易产生不均，不易产生集合体。此外，由于原子阶梯的行进方向相对于a轴而具有一定的倾斜，所以，不易蛇行，不易产生波状形貌。因此，能够以更宽泛的条件范围来形成凹凸较少的外延膜。
根据本发明，如上所述，能够提供不易产生面内的形貌紊乱、特性偏差的III族元素氮化物半导体基板，因此，能够使采用该基板而制作的器件的成品率提高。例如，制作具有本发明的III族元素氮化物半导体基板的功率器件的情况下，耐电压的不均消失，能够使成品率提高。
另外，根据本发明，a轴方向和m轴方向上特征性的结晶生长行为得以缓和，因此，能够提供一种外延膜的表面的起伏、集合体、巨型阶梯得以抑制的III族元素氮化物半导体基板。
此外，根据本发明，能够制作损失较小且特性良好的激光器。如果是m轴偏离基板，则因集合体或巨型阶梯的影响而在劈开面发生紊乱，无法平行地形成激光器端面，因此，产生损失；如果是a轴偏离基板，则在外延膜产生波状形貌所伴随的起伏，激光器的波导内产生损失。不过，根据本发明，能够将激光器端面形成为大致平行，外延膜的起伏也得以抑制，因此，能够制作损失较小且特性良好的激光器。
图4是本发明的实施方式所涉及的III族元素氮化物半导体基板的代表性的概要截面图。如图4所示，代表性地，本发明的实施方式所涉及的III族元素氮化物半导体基板100具有：主面(III族元素极性面)10和背面(氮极性面)20。本发明的实施方式所涉及的III族元素氮化物半导体基板100可以具有侧面30。
本发明的实施方式所涉及的III族元素氮化物半导体基板的端部可以在无损本发明的效果的范围内采用任意的适当形态。关于本发明的实施方式所涉及的III族元素氮化物半导体基板的端部，例如可以举出：主面侧和背面侧的倒角部被倒角为平坦面的形状、主面侧和背面侧的倒角部被倒角为曲面状的形状、仅有端部的主面侧的倒角部被倒角为平坦面的形状、仅有端部的背面侧的倒角部被倒角为平坦面的形状等。
本发明的实施方式所涉及的III族元素氮化物半导体基板的端部被倒角的情况下，其被倒角的部分可以设置于外周部的整个1周，或者可以仅设置于外周部的一部分。
从得到使器件层外延生长而制作的器件的特性呈现良好且器件间的器件特性的偏差较少的半导体器件的观点出发，主面优选为：加工变质层被实质上除去、且微观区域的表面粗糙度较小的面。
从上述的观点出发，主面的采用AFM而以90μm见方测定的表面粗糙度(Ra)优选为1.0nm以下，更优选为0.6nm以下，进一步优选为0.3nm以下，主面的采用AFM而以10μm见方测定得到的表面粗糙度(Ra)优选为0.6nm以下，更优选为0.4nm以下，进一步优选为0.2nm以下。
本发明的实施方式所涉及的III族元素氮化物半导体基板可以在无损本发明的效果的范围内以任意的适当方法制造。以下，就进一步体现出本发明的效果这一点而言，对本发明的实施方式所涉及的III族元素氮化物半导体基板的优选制造方法进行说明。
关于本发明的实施方式所涉及的III族元素氮化物半导体基板，代表性地，如图5(a)所示，在基底基板1的主面1a上形成晶种膜2，在晶种膜2的III族元素极性面2a上形成III族元素氮化物层3。接下来，将成为自立基板的III族元素氮化物层(晶种膜2+III族元素氮化物层3)自基底基板1分离，得到具有主面10’和背面20’的自立基板100’。
作为基底基板的材质，可以在无损本发明的效果的范围内采用任意的适当材质。作为这样的材质，例如可以举出：蓝宝石、结晶取向性氧化铝、氧化镓、AlxGa1-xN(0≤x≤1)、GaAs、SiC等。
就能够高效地得到本发明的实施方式所涉及的III族元素氮化物半导体基板这一点而言，关于基底基板的偏离取向，优选使在该基底基板上结晶生长的III族元素氮化物的偏离取向进入于＜1-100＞方向(m轴方向)与＜11-20＞方向(a轴方向)之间。本发明的实施方式所涉及的III族元素氮化物半导体基板中，就能够进一步体现出本发明的效果这一点而言，上述倾斜的方向优选进入于III族元素氮化物的＜1-100＞方向和＜11-20＞方向的中间的方向起算±15°的范围内，更优选进入于III族元素氮化物的＜1-100＞方向和＜11-20＞方向的中间的方向起算±10°的范围内，进一步优选进入于III族元素氮化物的＜1-100＞方向和＜11-20＞方向的中间的方向起算±5°的范围内。此处，＜1-100＞方向和＜11-20＞方向的中间的方向是指：从＜1-100＞方向趋向＜11-20＞方向(或者与其相反)而到达45°的方向。
作为得到主面倾斜、且偏离取向进入于在基底基板上结晶生长的III族元素氮化物的＜1-100＞方向(m轴方向)与＜11-20＞方向(a轴方向)之间的基底基板的方法，例如可以举出：由沿着c轴方向以提拉法(Czochralski method)制作的基底基板的材质的单晶来制作圆筒形的部件，利用X射线衍射法，导出相对于c轴方向而向设计方向倾斜规定量的取向，并固定于规定的夹具，以线锯进行切出的方法；从以基罗波洛斯法制作的大型单晶挖通而制作的方法；采用具有规定取向的晶种以EFG法制作板状单晶并成型的方法等等。
不过，即便不采用主面倾斜、且偏离取向进入于在基底基板上结晶生长的III族元素氮化物的＜1-100＞方向(m轴方向)与＜11-20＞方向(a轴方向)之间的基底基板的情况下，通过在将以a轴偏离或m轴偏离制作的自立基板(III族元素氮化物结晶层)加工成圆盘形状时、使其按所期望的取向倾斜进行加工，也能够高效地得到本发明的实施方式所涉及的III族元素氮化物半导体基板。
作为晶种膜的材质，可以在无损本发明的效果的范围内采用任意的适当材质。作为这样的材质，例如可以举出：AlxGa1-xN(0≤x≤1)、InxGa1-xN(0≤x≤1)，优选为氮化镓。作为晶种膜的材质，更优选为利用荧光显微镜观察确认到黄色发光效果的氮化镓。黄色发光是指：除了从带到带的激子跃迁(UV)之外，在2.2～2.5eV的范围内出现的峰(黄色发光(YL)或黄色带(YB))。
作为晶种膜的形成方法，可以在无损本发明的效果的范围内采用任意的适当形成方法。作为这样的形成方法，例如可以举出气相生长法，优选地，可以举出：有机金属化学气相生长(MOCVD：Metal-Organic Chemical Vapor Deposition)法、氢化物气相生长(HVPE)法、脉冲激励堆积(PXD)法、MBE法、升华法。作为晶种膜的形成方法，其中，更优选为有机金属化学气相生长法(MOCVD：Metal-Organic Chemical Vapor Deposition)。
利用MOCVD法来形成晶种膜优选如下进行：例如，于450℃～550℃使低温生长缓冲层堆积20nm～50nm后，于1000℃～1200℃层叠厚度2μm～4μm的膜，由此形成晶种膜。
作为III族元素氮化物结晶层的形成方法，只要是结晶取向大致仿照晶种膜的结晶取向的形成方法即可，可以在无损本发明的效果的范围内采用任意的适当形成方法。作为这样的形成方法，例如可以举出：有机金属化学气相生长(MOCVD：Metal-OrganicChemical Vapor Deposition)法、氢化物气相生长(HVPE)法、脉冲激励堆积(PXD)法、分子束外延(MBE)法、升华法等气相生长法；Na助熔剂法、氨热法、水热法、溶胶凝胶法等液相生长法；利用了粉末的固相生长(粒生长)的粉末生长法(固相生长法)；这些方法的组合等等。
作为III族元素氮化物结晶层的形成方法而采用Na助熔剂法的情况下，优选按照日本特许第5244628号公报中记载的制造方法，并以能够体现出本发明的效果的方式适当调整条件等，来进行Na助熔剂法。
接下来，将III族元素氮化物结晶层自基底基板分离，由此能够得到包含III族元素氮化物结晶层的自立基板。
作为将III族元素氮化物结晶层自基底基板分离的方法，可以在无损本发明的效果的范围内采用任意的适当方法。作为这样的方法，例如可以举出：在培养III族元素氮化物结晶层之后的降温工序中使用热收缩差从而使III族元素氮化物结晶层自基底基板自发分离的方法、利用化学蚀刻将III族元素氮化物结晶层自基底基板分离的方法、如图5(a)所示从基底基板1的背面1b侧像箭头A那样照射激光并利用激光剥离法而将III族元素氮化物结晶层自基底基板剥离的方法、利用磨削将III族元素氮化物结晶层自基底基板剥离的方法等。另外，通过利用线锯等对III族元素氮化物结晶层进行切片，也可以得到包含III族元素氮化物结晶层的自立基板。
接下来，对自立基板的外周部进行磨削加工，由此调整为所期望的直径的圆形。
作为自立基板的尺寸，可以在无损本发明的效果的范围内采用任意的适当尺寸。作为这样的尺寸，例如：25mm(约1英寸)、45～55mm(约2英寸)、95～105mm(约4英寸)、145～155mm(约6英寸)、195～205mm(约8英寸)、295～305mm(约12英寸)等。
接下来，利用磨削、精研、研磨加工等表面加工，对主面和/或背面进行除去加工，由此得到薄板化并平坦化至所期望的厚度的自立基板。
在进行磨削、精研、研磨加工等表面加工时，通常，使用蜡等将自立基板粘贴于加工平台来进行。此时，适当调整：将自立基板粘贴于加工平台的压力、具体的为将自立基板粘贴于加工平台时对该自立基板施加的压力。
研磨加工后的自立基板的厚度(厚度非恒定的情况下，最大厚度部位的厚度)优选为300μm～1000μm。
根据需要，利用磨削加工，对自立基板外周边缘进行倒角。在主面表面残留有加工变质层的情况下，将加工变质层实质上除去。另外，在背面表面残留有由加工变质层所引起的残留应力的情况下，将残留应力除去，最终，得到本发明的实施方式所涉及的III族元素氮化物半导体基板100。
在本发明的实施方式所涉及的III族元素氮化物半导体基板中，可以在无损本发明的效果的范围内利用任意的适当倒角加工方法进行倒角。作为这样的倒角加工方法，例如可以举出：使用了金刚石磨石的磨削加工、使用了胶带的研磨加工、使用了硅胶等浆料和无纺布研磨垫的CMP(Chemical Mechanical Polish)等。
可以在得到的III族元素氮化物半导体基板100的主面(III族元素极性面)10上使结晶外延生长，如图5(c)所示，形成功能层4，得到功能元件5。20为背面(氮极性面)。
作为在得到的III族元素氮化物半导体基板上生长的外延结晶，可例示：氮化镓、氮化铝、氮化铟或它们的混晶。作为这样的外延结晶，具体而言，例如可以举出：GaN、AlN、InN、GaxAl1-xN(1＞x＞0)、GaxIn1-xN(1＞x＞0)、AlxIn1-xN(1＞x＞0)、GaxAlyInzN(1＞x＞0、1＞y＞0、x+y+z＝1)。另外，作为在得到的III族元素氮化物半导体基板上设置的功能层，除了发光层以外，可以举出：整流元件层、开关元件、功率半导体层等。另外，在得到的III族元素氮化物半导体基板的III族元素极性面上设置了功能层后，通过对氮极性面进行加工、例如磨削、研磨加工，还能够使自立基板的厚度、或厚度分布变小。
实施例
以下，通过实施例，对本发明具体地进行说明，不过，本发明并不受这些实施例的任何限定。应予说明，实施例等中的试验及评价方法如下。应予说明，记载为“份”的情况下，只要没有特别说明，是指“重量份”；记载为“％”的情况下，只要没有特别说明，是指“重量％”。
＜偏离角及偏离取向的测定＞
采用能量分散型X射线衍射装置(Bruker AXS公司制的D2 CRYSO)进行测定。在偏离角的测定中，使用源自于具有六方晶系单元晶格的III族元素氮化物半导体的(0002)面的衍射峰。在结晶取向和偏离取向的测定中，使用了具有六方晶系单元晶格的III族元素氮化物半导体的(10-15)面的衍射峰。对偏离角最大的方向、即c面相对于主面的倾斜方向与c面内的结晶取向之间的角度关系进行测定，以便将偏离角最大的方向夹在中间的方式确定＜1-100＞方向及＜11-20＞方向。上述方向可以分别记载为[1-100]及[11-20]，分别与m轴和a轴平行且是彼此正交的方向。在确定了多个将偏离角最大的方向夹在中间的＜1-100＞方向和＜11-20＞方向的情况下，以偏离角最大的方向接近于上述二个方向的中间的方式确定各自的方向。
＜集合体及波状形貌的观察＞
对于外延膜的表面形貌，使用微分干涉显微镜(Leica公司制，型号DM8000M)，以100倍、200倍、500倍的倍率进行观察。
＜利用AFM进行的观察及表面粗糙度(Ra)的测定＞
采用AFM(Atomic Force Microscope)进行观察。测定范围为90μm见方或10μm见方。
〔实施例1〕
利用如下方法来制作主面的取向相对于c面而倾斜0.5°的6英寸的蓝宝石基板，该方法为：由沿着c轴方向以提拉法(Czochralski method)制作的蓝宝石单晶来制作圆筒形的部件，利用X射线衍射法导出相对于c轴方向而向设计方向倾斜规定量的取向，固定于规定的夹具，以线锯进行切出。主面的倾斜的方向(偏离角的取向)设为a轴与m轴的正中间。具体的为：从＜11-20＞方向在c面内向＜1-100＞方向旋转45°得到的方向。
在制作的蓝宝石基板之上，通过MOCVD法，将厚度2μm的由氮化镓形成的晶种膜成膜，得到晶种基板。
将得到的晶种基板在氮气氛的手套箱内配置于氧化铝坩埚之中。
接下来，按Ga/(Ga+Na)(mol％)＝15mol％将金属镓和金属钠填充于上述坩埚内。将该坩埚放入于耐热金属制的容器后，再设置于结晶培养炉的可旋转的台上。将结晶培养炉升温加压至870℃、4.0MPa后，保持100小时，使容器旋转，由此一边对溶液进行搅拌一边使其结晶生长。之后，逐渐冷却至室温，并减压至大气压。之后，从结晶培养炉中取出培养容器。
将坩埚之中的已固化的金属钠利用醇冲洗除去，在晶种基板上得到没有裂纹的氮化镓结晶层(厚度1mm)。
利用LLO(激光剥离)法，将基底基板剥离，分离出氮化镓结晶层，从而得到氮化镓自立基板。
对氮化镓自立基板的外周部进行磨削加工，调整为直径100mm的圆形的氮化镓自立基板。
使用蜡，将得到的自立基板粘贴于陶瓷制的加工用平台，对Ga极性面进行磨削、精研加工。最终精加工采用粒径0.1μm的金刚石磨粒，对表面进行镜面化。
接下来，将对Ga极性面进行加工后的自立基板翻过来，使用蜡，固定于陶瓷制的加工用平台，对氮极性面进行磨削、精研加工。最终精加工是采用粒径0.1μm的金刚石磨粒，进行镜面精加工的。
像这样，制作出作为氮化镓自立基板的晶圆(1)。
晶圆(1)的厚度为500μm。
利用X射线衍射法，对得到的晶圆(1)的偏离取向进行了评价。对基板中央部的偏离角及偏离取向进行了测定，结果得知，相对于a轴和m轴的中间的取向而倾斜0.6°。
使用所制作的晶圆(1)，利用MOCVD法进行了外延膜的形成。此时，以使得外延膜的厚度达到1μm的方式调整了成膜条件(温度、原料气体流量、时间)。
利用微分干涉显微镜，观察了所制作的外延膜表面。以200倍的倍率进行了观察，结果为，在外延膜表面没有看到明确的集合体或波状形貌。接下来，采用AFM进行了评价。以90μm×90μm的视野进行了评价，结果得到均匀的对比度，Ra为0.9nm。此外，以10μm×10μm的视野进行了观察，结果为，在表面观察到原子阶梯，Ra为0.2nm。
〔实施例2〕
使蓝宝石基板的主面的倾斜的方向(偏离角的取向)为：从＜11-20＞方向在c面内向＜1-100＞方向旋转37.5°得到的方向，除此以外，与实施例1同样地进行，制作了晶圆(2)。
采用所制作的晶圆(2)，与实施例1同样地进行了外延膜的形成。
利用微分干涉显微镜，观察了所制作的外延膜表面。以200倍的倍率进行了观察，结果为，在外延膜表面没有看到明确的集合体或波状形貌。接下来，采用AFM进行了评价。以90μm×90μm的视野进行了评价，结果为，得到均匀的对比度，Ra为1.0nm。
〔实施例3〕
使蓝宝石基板的主面的倾斜的方向(偏离角的取向)为：从＜11-20＞方向在c面内向＜1-100＞方向旋转57.5°得到的方向，除此以外，与实施例1同样地进行，制作了晶圆(3)。
使用所制作的晶圆(3)，与实施例1同样地进行了外延膜的形成。
利用微分干涉显微镜，观察了所制作的外延膜表面。以200倍的倍率进行了观察，结果为，在外延膜表面没有看到明确的集合体或波状形貌，不过，观察到平稳的凹凸。接下来，采用AFM进行了评价。以90μm×90μm的视野进行了评价，结果为，得到具有较淡的浓淡的对比度，Ra为1.2nm。
〔比较例1〕
蓝宝石基板的主面的倾斜的方向(偏离角的取向)为a轴方向，除此以外，与实施例1同样地进行，制作了晶圆(C1)。
使用所制作的晶圆(C1)，与实施例1同样地进行了外延膜的形成。
利用微分干涉显微镜，观察了所制作的外延膜表面。以200倍的倍率进行了观察，结果为，在外延膜表面观察到伴有起伏的波状形貌。接下来，采用AFM进行了评价。以90μm×90μm的视野进行了评价，结果为，得到伴有与起伏相当的浓淡的对比度，Ra为1.3nm。
〔比较例2〕
蓝宝石基板的主面的倾斜的方向(偏离角的取向)为m轴方向，除此以外，与实施例1同样地进行，制作了晶圆(C2)。
使用所制作的GaN基板，与实施例1同样地进行了外延膜的形成。
利用微分干涉显微镜，观察了所制作的外延膜表面。以200倍的倍率进行了观察，结果为，在外延膜表面观察到巨型阶梯。接下来，采用AFM进行了评价。以90μm×90μm的视野进行了评价，结果为，得到伴有与集合体相当的浓淡的对比度，Ra为2.1nm。
产业上的可利用性
本发明的实施方式所涉及的III族元素氮化物半导体基板可以作为各种半导体器件的基板加以利用。
附图标记说明
100III族元素氮化物半导体基板
100’自立基板
1基底基板
1a基底基板1的主面
1b基底基板1的背面
2晶种膜
2a晶种膜2的III族元素极性面
3III族元素氮化物层
4功能层
5功能元件
10主面
10’主面
20背面
20’背面
30侧面

Claims (9)

1.一种III族元素氮化物半导体基板，其具备第一面和第二面，
所述III族元素氮化物半导体基板的特征在于，
c面相对于该第一面的取向而倾斜，
该倾斜的方向进入于＜1-100＞方向与＜11-20＞方向之间。
2.根据权利要求1所述的III族元素氮化物半导体基板，其特征在于，
所述倾斜的方向进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±15°的范围内。
3.根据权利要求2所述的III族元素氮化物半导体基板，其特征在于，
所述倾斜的方向进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±12.5°的范围内。
4.根据权利要求3所述的III族元素氮化物半导体基板，其特征在于，
所述倾斜的方向进入于＜1-100＞方向和＜11-20＞方向的中间的方向起算±7.5°的范围内。
5.根据权利要求1至4中的任一项所述的III族元素氮化物半导体基板，其特征在于，
所述倾斜的方向所占据的区域的面积相对于所述第一面整体的面积而言为50％以上。
6.根据权利要求1至5中的任一项所述的III族元素氮化物半导体基板，其特征在于，
所述倾斜的角度为0.2°～0.8°。
7.一种III族元素氮化物半导体基板，其具备第一面和第二面，
所述III族元素氮化物半导体基板的特征在于，
c面相对于该第一面的取向而倾斜，
所述III族元素氮化物半导体基板还具备与＜11-20＞方向平行的定向平面，
该倾斜的方向进入于＜1-100＞方向起算+45°±15°的范围内、或＜1-100＞方向起算-45°±15°的范围内、或＜1-100＞方向起算+135°±15°的范围内、或＜1-100＞方向起算-135°±15°的范围内。
8.根据权利要求7所述的III族元素氮化物半导体基板，其特征在于，
所述倾斜的方向进入于＜1-100＞方向起算+45°±12.5°的范围内、或＜1-100＞方向起算-45°±12.5°的范围内、或＜1-100＞方向起算+135°±12.5°的范围内、或＜1-100＞方向起算-135°±12.5°的范围内。
9.根据权利要求8所述的III族元素氮化物半导体基板，其特征在于，
所述倾斜的方向进入于＜1-100＞方向起算+45°±7.5°的范围内、或＜1-100＞方向起算-45°±7.5°的范围内、或＜1-100＞方向起算+135°±7.5°的范围内、或＜1-100＞方向起算-135°±7.5°的范围内。
CN202280008311.5A 2021-02-25 2022-02-09 Iii族元素氮化物半导体基板 Pending CN116783334A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021028623 2021-02-25
JP2021-028623 2021-02-25
PCT/JP2022/005022 WO2022181322A1 (ja) 2021-02-25 2022-02-09 Ｉｉｉ族元素窒化物半導体基板

Publications (1)

Publication Number Publication Date
CN116783334A true CN116783334A (zh) 2023-09-19

Family

ID=83047973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280008311.5A Pending CN116783334A (zh) 2021-02-25 2022-02-09 Iii族元素氮化物半导体基板

Country Status (5)

Country Link
US (1) US20230352298A1 (zh)
JP (1) JPWO2022181322A1 (zh)
CN (1) CN116783334A (zh)
DE (1) DE112022001212T5 (zh)
WO (1) WO2022181322A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP3888374B2 (ja) 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP4952547B2 (ja) 2007-06-14 2012-06-13 住友電気工業株式会社 ＧａＮ基板、エピタキシャル層付き基板、半導体装置、およびＧａＮ基板の製造方法
JP5244628B2 (ja) 2009-01-21 2013-07-24 日本碍子株式会社 ３ｂ族窒化物結晶板の製法
JP7037329B2 (ja) 2017-10-27 2022-03-16 株式会社サイオクス 窒化物半導体基板、半導体積層物、基板選別プログラム、半導体装置選別プログラム、および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112022001212T5 (de) 2024-01-11
JPWO2022181322A1 (zh) 2022-09-01
WO2022181322A1 (ja) 2022-09-01
US20230352298A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
US7435608B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US8142566B2 (en) Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0<=x<=1, 0<=y<1, 0<z<=1, 0<s<=1 and 0<=t<1) on a substrate
US8455367B2 (en) Method of manufacturing nitride substrate for semiconductors
US5530267A (en) Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
TWI404122B (zh) 增進半-極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ藉由金屬有機化學氣相沈積生長之方法
US7253499B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US9790616B2 (en) Method of fabricating bulk group III nitride crystals in supercritical ammonia
WO2010030805A1 (en) Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
JP2006225232A (ja) 炭化珪素単結晶の製造方法、炭化珪素単結晶インゴット、炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、および薄膜エピタキシャルウェハ
US20130264606A1 (en) Group iii nitride semiconductor substrate and method for producing the same, and semiconductor light-emitting device and method for producing the same
JP6526811B2 (ja) Ｉｉｉ族窒化物結晶を加工する方法
WO2022004046A1 (ja) エピタキシャル結晶成長用自立基板および機能素子
WO2015147101A1 (ja) β－Ｇａ２Ｏ３単結晶層の製造方法、β―Ｇａ２Ｏ３単結晶層付きサファイア基板、β―Ｇａ２Ｏ３自立単結晶及びその製造方法
CN106536794B (zh) 氮化镓衬底
CN111593400A (zh) Iii族氮化物晶体的制造方法及晶种基板
WO2022181322A1 (ja) Ｉｉｉ族元素窒化物半導体基板
US20160076168A1 (en) Substrates for growing group iii nitride crystals and their fabrication method
JP5929434B2 (ja) ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
WO2022201635A1 (ja) Ｉｉｉ族元素窒化物半導体基板
WO2022079939A1 (ja) Ｉｉｉ族元素窒化物半導体基板
WO2024127513A1 (ja) Ｉｉｉ族元素窒化物基板およびｉｉｉ族元素窒化物基板の製造方法
JPH07288231A (ja) 単結晶成長用基体
Daniels et al. Orientation control of bulk GaN substrates grown via hydride vapor phase epitaxy
JP2002231640A (ja) 窒化ガリウム基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination