CN102163593A - 集成电路芯片 - Google Patents

集成电路芯片 Download PDF

Info

Publication number
CN102163593A
CN102163593A CN201110060964.1A CN201110060964A CN102163593A CN 102163593 A CN102163593 A CN 102163593A CN 201110060964 A CN201110060964 A CN 201110060964A CN 102163593 A CN102163593 A CN 102163593A
Authority
CN
China
Prior art keywords
network
integrated circuit
layer
chip
netted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110060964.1A
Other languages
English (en)
Other versions
CN102163593B (zh
Inventor
柯庆忠
郑道
刘典岳
周达玺
高鹏程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=41087997&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102163593(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102163593A publication Critical patent/CN102163593A/zh
Application granted granted Critical
Publication of CN102163593B publication Critical patent/CN102163593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路芯片，包括：半导体基板，其上具有多层金属层间绝缘层及分别嵌于多层金属层间绝缘层之间的多层铜金属层；第一保护层，覆盖于多层金属层间绝缘层及多层铜金属层之上；第一电源/地网状内连接网络，形成于多层铜金属层的最上层中，其中第一电源/地网状内连接网络属于集成电路芯片的一个电路区块；第二电源/地网状内连接网络，形成于第一保护层上的铝金属层中，且第二电源/地网状内连接网络同属于集成电路芯片的上述电路区块；以及第二保护层，覆盖第二电源/地网状内连接网络及第一保护层。上述集成电路芯片可以降低集成电路芯片器件的电压降并且提高芯片的性能。

Description

集成电路芯片
技术领域
本发明有关于集成电路(integrated circuit，IC)的电源及地线布线(power and ground routing)，且特别有关于集成电路芯片器件的一种新型的电源及地线布线，其利用铝金属层形成电源线或地线，以将芯片外电源(off-chip source)分送至芯片内不同区块(block)，借此降低集成电路芯片器件的电压降(IR drop)并提高芯片性能。
背景技术
大规模(large-scale)半导体集成电路器件的设计过程中，器件的各区块彼此平行地设计以与器件特性相辅相成。在设计大规模集成电路器件时，通常采用积木式(building-block)设计法，即，器件的电路被分割成多个电路区块(circuit block)，而各个电路区块同时设计。随后，整合各个电路区块以构成完整的电路器件设计。
如熟悉这项技术者所知，集成电路器件往往具有许多电路区块，而电源及其它信号是通过集成电路器件中的多层导体从芯片外部供应至芯片内的各个电路区块，并且在电路区块之间及各电路区块内的单元胞(cells)间进行分送的。
从俯视集成电路基板的方向可以看出，这些导体是以光刻图案化工艺逐层将导电材料层图案化所形成的各层导线。导线所处的不同层之间利用绝缘层(insulating layer)相互隔开，以避免处于不同层且方向交叉的导线彼此物理连接或电性连接。若要使不同层的导线电性连接，则需要在绝缘层中设置导电通孔(conductive via plug)以连接两导体。
集成电路器件的各导体层(conductive layer)具有不同的片电阻(sheet resistance)，通常是最低层(第1层或者M1)的导体层具有最高的片电阻，而最高层的导体层具有最低的片电阻。这主要是由于工艺上的限制使得较低层的金属层有较小的厚度。然而，片电阻的差异却会影响布线规则。举例来说，具有较高片电阻的较低层金属层通常被用来形成较近的电性连接，例如同一单元胞或电路区块内的电性连接，而具有较低片电阻的较高层金属层则用来形成较远的电性连接，例如不同电路区块内两点间的电性连接。
图1是现有的具有六层铜金属层的集成电路芯片器件的放大俯视图，其中，为了简化说明，仅显示集成电路芯片器件中某电路区块中的一小部分。如图1所示，电路区块10的周边设有电源(VDD)环12以及地(VSS)环14，其中电源环12以及地环14可以设于第六层金属层(M6)中或比M6低一层的铜金属层中，即第五层金属层(M5)中。举例来说，电源环12设于M6中，地环14设于M5中，而其它较低层的铜金属层，如第二层(即M2)至第四层(即M4)金属层，可被用于信号布线。
在电路区块10内被电源环12及地环14所环绕的中央区域，设有所谓的网状内连接网络(mesh interconnection network)20，其由多条大致彼此正交的水平线22以及垂直线24所构成。通过这样的网状内连接网络20以及相应的通孔堆叠(via stack)32及34，电源信号或接地信号即可从相应的电源环12及地环14分送至单元胞级器件，例如，晶体管或形成于半导体基板主表面(图未示)上的区域，而这些单元胞级器件并非与电源环12或地环14等距离。上述范例中，网状内连接网络20的水平线22以及垂直线24形成于M5或M6中。
此外，在目前的铜工艺中，通常利用保护层下方的一层铝金属来形成焊接面(bondable interface)，即铝焊盘(bond pad)，其直接覆盖于由集成电路芯片的最上层铜金属层所构成的铜焊盘上，以避免铜焊盘表面氧化。在某些倒装芯片(flip-chip)应用中，也可利用保护层下的这层铝金属形成所谓的重分布层(re-distributed layer，RDL)，以重分布铝焊盘的排列位置。
现有技术由于采用最上两层的铜金属层(M5及M6)来作为电源及地线布线，使得电压降(IR drop)无可避免的提高，部分原因是由于M5及M6具有不同的金属层厚度以及不同的片电阻。如上所述，厚度上M5通常比M6薄，因此M5具有比M6更高的片电阻(粗略估计约为M6片电阻的两倍)。因此，在该领域中急需一种改进型电源及地线布线结构，以降低集成电路器件电压降并提高芯片性能。
发明内容
为了降低集成电路芯片器件的电压降并且提高芯片性能，本发明提供以下技术方案：
本发明提供一种集成电路芯片，包括：半导体基板，其上具有多层金属层间绝缘层及分别嵌于多层金属层间绝缘层之间的多层铜金属层；第一保护层，覆盖于多层金属层间绝缘层及多层铜金属层之上；第一电源/地环，形成于多层铜金属层的最上层中，其中第一电源/地环属于集成电路芯片的一个电路区块；第二电源/地环，形成于第一保护层上的铝金属层中，且第二电源/地环同属于集成电路芯片的上述电路区块；以及第二保护层，覆盖第二电源/地环及第一保护层。
本发明另提供一种集成电路芯片，包括：半导体基板，其上具有多层金属层间绝缘层及分别嵌于多层金属层间绝缘层之间的多层铜金属层；第一保护层，覆盖于多层金属层间绝缘层及多层铜金属层之上；电源环，形成于多层铜金属层的最上层中，其中电源环属于集成电路芯片的一个电路区块；地环，同属于集成电路芯片的上述电路区块，形成于多层铜金属层的最上层中，其中至少电源环与地环的其中之一与位于第一保护层上的铝金属导线电性连接，以降低电源环或地环的片电阻，且铝金属导线与电源环或地环平行配置；以及第二保护层，覆盖铝金属导线及第一保护层。
以上所述的集成电路芯片，通过将至少电源环与地环其中之一与铝金属导线电性连接，使集成电路芯片器件的电压降得以降低并使芯片性能得以提高。
附图说明
图1是现有的具有六层铜金属层的集成电路芯片器件的放大俯视图。
图2是依本发明较佳实施例的具有六层铜金属层的集成电路芯片的部分剖面示意图。
图3是依本发明另一较佳实施例的集成电路芯片的部分剖面示意图。
图4是依本发明另一较佳实施例的集成电路芯片的布局示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的「包括」为一开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」一词在此包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。
本发明提供一种新型的电源及地线布线，其可以提高集成电路芯片的性能。本发明是利用形成于集成电路芯片的保护层中的铝金属层取代集成电路芯片中比最高层铜金属层(Mn)低一层的铜金属层(Mn-1)以形成电源或地环，及/或形成网状内连接网络。因此，通常用来形成电源或地环及网状内连接网络的最高两层铜金属层其中之一可被空出并用于信号布线。另外，被取代的铜金属层(Mn-1)也可以被略过，从而节省光掩模(photomask)及成本。因此，本发明可以增加信号布线资源，并且增加布局布线的弹性。
以下结合附图详细说明本发明的较佳实施例。在说明书文本以及图式中，将以符号“Mn”代表制作于集成电路芯片中最上层的铜金属层，以符号“Mn-1”代表比最上层的铜金属层低一层的铜金属层，以此类推，其中，较佳地，n介于5与8之间，但不限于此。另外，以符号“V”代表连接相邻两层金属的通孔(via plug)，例如，“V5”代表内连接M5及M6两层金属的通孔。
图2是依据本发明实施例的集成电路芯片1a的剖面示意图，其中集成电路芯片1a中共有六层铜金属层(M1-M6)。图2中所示的集成电路芯片1a包括半导体基板100，例如，硅基板、硅晶绝缘体(silicon-on-insulator，SOI)基板、硅锗基板或其它基板。半导体基板100上形成有多层金属层间介电(inter-metal dielectric，IMD)层110-132。基本电路器件101，例如，晶体管、电容或者存储单元(memory cell)则制作于半导体基板100的主表面上。其中，IMD层110-132可由低介电常数(low-k)材料或超低介电常数材料构成，但不限于此。IMD层110-132也可以包括如氧化硅(silicon oxide)、氮化硅(silicon nitride)、碳化硅(silicon carbide)或氮氧化硅(silicon oxy-nitride)等现有的介电层。上述低介电常数材料或超低介电常数材料可包括有机材料(如SiLK)或无机材料(如HSQ)，其可以是多孔(porous)或无孔(non-porous)材料。
依本发明，金属层M1-M6以及相应的通孔V1-V5是利用铜镶嵌工艺或双镶嵌工艺所形成，由于这类工艺已为本领域技术人员所熟知，因此其细节不再赘述。如图2所示，第一层铜金属层，即M1，形成于IMD层112中；接触插头(contact plug)220，通常是钨(tungsten)插头，形成于IMD层110中，用来连接M1与基本电路器件101。第二层铜金属层，即M2，形成于IMD层116中；通孔V1，其通常是以铜镶嵌通孔型态与M2整合在一起，形成于IMD层114中，用来连接M1与M2。第三层铜金属层，即M3，形成于IMD层120中；通孔V2形成于IMD层118中，用来连接M2与M3。第四层铜金属层，即M4，形成于IMD层124中；通孔V3形成于IMD层122中，用来连接M3与M4。第五层铜金属层，即M5，形成于IMD层128中；通孔V4形成于IMD层126中，用来连接M4与M5。最上层铜金属层，即M6，形成于IMD层132中；通孔V5形成于IMD层130中，用来连接M5与M6。
此外，在IMD层132上还形成有第一保护层140，且第一保护层140覆盖住暴露出来的M6铜金属层表面。第一保护层140可以包括氧化硅、氮化硅、聚酰亚胺(polyimide)或其它适合的材料。
集成电路芯片1a更包括焊接区300，且焊接区300内形成有铝焊盘302，其中铝焊盘302形成于第一保护层140之上。铝焊盘302通过通孔306电性连接至其下方的铜焊盘304，铜焊盘304形成于M6铜金属层中。铝焊盘302可以避免下方的铜焊盘304被氧化。依本发明，铝焊盘302可以是环绕集成电路芯片1a中某一电路区块的电源或地环的一部分。
依本发明，铝焊盘302被第二保护层142所覆盖。第二保护层142可以包括氧化硅、氮化硅、聚酰亚胺或其它适合的材料。第二保护层142提供有开口308，以暴露出铝焊盘302的部分上表面。开口308可以利用现有的光刻及蚀刻方法形成。
图2中所示的集成电路芯片1a是基于所谓的1P6M结构制成，即一层多晶硅(polysilicon)层以及六层铜金属层。然而，本发明也适用于其它不同的内连接结构中，例如1P3M、1P4M、1P5M、1P7M或1P8M结构等。
如上所述，最上层铜金属层，即M6，其厚度比第五层铜金属层M5厚，因此，M5具有相对较高的片电阻。举例来说，M6的厚度t1约为0.85微米(μm)，线宽为0.36微米，片电阻为0.0212欧姆/平方厘米(Ω/cm2)，M5的厚度t2约0.29微米，线宽为0.18微米，片电阻为0.0779欧姆/平方厘米。
仍参阅图2，集成电路芯片1a更包括电源或地环402，其形成于第一保护层140上的铝金属层中。上述的铝焊盘302以及铝金属电源或地环402可以同时形成。铝金属电源或地环402的厚度t3约为1.45微米，其比M6铜金属层还厚很多。较佳地，为了有效分送电源，建议电源或地环402的线宽(L)约为3.0微米，线间距(S)约为2.0微米，即线宽线间距比(L/S)建议为3/2。然而，铝金属电源或地环402的线宽可以介于3微米至30微米之间。
由于铝金属电源或地环402较厚，因此其片电阻可以降至约为0.0212欧姆/平方厘米，此数值已接近M6铜金属层的片电阻。铝金属电源或地环402可通过通孔406电性连接至下方的铜走线404。依本发明的较佳实施例，为了有效分送电源，通孔406的较佳尺寸大小为3微米×3微米。上述铜走线404形成于M6铜金属层中，并且可作为网状内连接网络(图未示)的一部分，以通过例如通孔堆叠502的方式将电源或地信号分送至基本电路器件101。
如上所述，网状内连接网络包括穿过电路区块的多条彼此正交的水平走线以及垂直走线。由于工艺差异，上述走线也可以是大致彼此正交。依本发明的较佳实施例，可以利用第一保护层140上的铝金属层来形成上述网状内连接网络中的水平走线或者垂直走线。
本发明最重要的技术特征之一在于：用来将电源或地信号分送至集成电路芯片1a某电路区块的电源或地环仅形成于最上层铜金属层以及第一保护层140上的铝金属层中。换句话说，第一保护层140上的铝金属层不仅可以在倒装芯片或凸点(bump)应用中作为线路重分布层(RDL)，还可以用来形成电源或地信号布线。这样一来，M5金属层即可以被省略或者空出以用于弹性地信号布线。此外，由于第一保护层140上的铝金属层具有比M5铜金属层更低的片电阻，因此可以降低电压降。
图3是依本发明第二实施例的集成电路芯片1b的部分剖面示意图，其中沿用相同的符号来表示具有相同材料或功能的器件、材料层或区域。如图3所示，集成电路芯片1b同样包括半导体基板100，半导体基板100上形成有基本电路器件(图3中未示)，例如，晶体管、电容或者存储单元。在半导体基板100之上另沉积有多层IMD层。为简化说明，在图3中仅显示IMD层128-132。IMD层132之上沉积有第一保护层140，且第一保护层140覆盖住暴露出的Mn铜金属层表面。
集成电路芯片1b包括利用铜镶嵌工艺或双镶嵌工艺所制作的n层铜金属层(M1-Mn)以及相应的通孔(V1-Vn-1)，由于这类工艺已为本领域技术人员熟知，因此其细节不再赘述。集成电路芯片1b上形成有电源或地环502，其是结合铝金属层以及Mn铜金属层所构成。另外，在Mn-1铜金属层中形成有电源或地环602。通过利用通孔506将铝金属层504与其下方的Mn铜金属层508并联，使得电源或地环502的片电阻降低，进而达到降低电压降的目的。
图4是依据本发明第二实施例的集成电路芯片布局的示意图，其中沿用相同的符号来表示具有相同材料或功能的器件、材料层或区域。如图4所示，集成电路芯片1c包括地环508a，用来分送VSS信号，以及电源环508b，用来分送VDD信号。彼此互相平行的地环508a与电源环508b都形成于Mn铜金属层中，即集成电路芯片1c的最上层铜金属层。
图中另有两条示范用的走线702及802，其形成于Mn-1铜金属层中，属于网状内连接网络的一部分，且走线702及802与地环508a以及电源环508b正交(由于工艺差异，其也可以是大致彼此正交)。其中，走线702通过通孔706与其上方的地环508a电性连接，而通孔706介于Mn-1铜金属层与Mn铜金属层之间。走线802通过通孔806与其上方的地环508b电性连接，通孔806同样介于Mn-1铜金属层与Mn铜金属层之间。
依本发明的较佳实施例，地环508a的正上方设置有平行于地环508a的铝金属导线504a，且铝金属导线504a通过通孔506a电性连接至地环508a。电源环508b的正上方设置有平行于电源环508b的铝金属导线504b，且铝金属导线504b通过通孔506b电性连接至电源环508b。较佳地，铝金属导线504a与铝金属导线504b的线宽约为3微米至30微米，且其线间距(spacing)约为20微米。此外，通孔506a与通孔506b的较佳尺寸为3微米×3微米，而相邻两个通孔的距离约为3微米。在铝金属导线与电源及地环之间另设有第一保护层(图4中未示)。此外，另有第二保护层，例如氮化硅或聚酰亚胺，覆盖于铝金属导线504a、504b以及第一保护层之上。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (6)

1.一种集成电路芯片，包括：
半导体基板，其上具有多层金属层间绝缘层及分别嵌于该多层金属层间绝缘层之间的多层铜金属层；
第一保护层，覆盖于该多层金属层间绝缘层及该多层铜金属层之上；
第一电源/地网状内连接网络，形成于该多层铜金属层的最上层中，其中该第一电源/地网状内连接网络属于该集成电路芯片的一个电路区块；
第二电源/地网状内连接网络，形成于该第一保护层之上的铝金属层中，且该第二电源/地网状内连接网络同属于该集成电路芯片的该电路区块；以及
第二保护层，覆盖该第二电源/地网状内连接网络及该第一保护层。
2.如权利要求1所述的集成电路芯片，其特征在于：该第二电源/地网状内连接网络的片电阻与该第一电源/地网状内连接网络的片电阻大体相等。
3.如权利要求1所述的集成电路芯片，其特征在于：该第二电源/地网状内连接网络的厚度大于该第一电源/地网状内连接网络的厚度。
4.如权利要求1所述的集成电路芯片，其特征在于：该第二电源/地网状内连接网络是通过通孔电性连接至形成于该多层铜金属层的该最上层的铜导线。
5.如权利要求4所述的集成电路芯片，其特征在于：该铜导线为网状内连接网络的一部分，其中该网状内连接网络包括多条彼此正交的水平走线与垂直走线，用于在该电路区块中分送电源。
6.一种集成电路芯片，包括：
半导体基板，其上具有多层金属层间绝缘层及分别嵌于该多层金属层间绝缘层之间的多层铜金属层；
第一保护层，覆盖于该多层金属层间绝缘层及该多层铜金属层之上；
电源网状内连接网络，形成于该多层铜金属层的最上层中，其中该电源网状内连接网络属于该集成电路芯片的一个电路区块；
地网状内连接网络，同属于该集成电路芯片的该电路区块，形成于该多层铜金属层的该最上层中，其中至少该电源网状内连接网络与该地网状内连接网络的其中之一电性连接至位于该第一保护层上的铝导线，以降低该电源网状内连接网络或该地网状内连接网络的片电阻，且该铝导线与该电源网状内连接网络或该地网状内连接网络平行配置；以及
第二保护层，覆盖该铝导线及该第一保护层。
CN201110060964.1A 2008-03-21 2008-06-17 集成电路芯片 Active CN102163593B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/052,735 2008-03-21
US12/052,735 US7821038B2 (en) 2008-03-21 2008-03-21 Power and ground routing of integrated circuit devices with improved IR drop and chip performance

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200810126628.0A Division CN101540316B (zh) 2008-03-21 2008-06-17 集成电路芯片

Publications (2)

Publication Number Publication Date
CN102163593A true CN102163593A (zh) 2011-08-24
CN102163593B CN102163593B (zh) 2013-03-27

Family

ID=41087997

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200810126628.0A Active CN101540316B (zh) 2008-03-21 2008-06-17 集成电路芯片
CN201110060964.1A Active CN102163593B (zh) 2008-03-21 2008-06-17 集成电路芯片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200810126628.0A Active CN101540316B (zh) 2008-03-21 2008-06-17 集成电路芯片

Country Status (3)

Country Link
US (3) US7821038B2 (zh)
CN (2) CN101540316B (zh)
TW (1) TWI381483B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071774A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5389352B2 (ja) 2007-12-06 2014-01-15 ローム株式会社 半導体装置
JP5248170B2 (ja) * 2008-04-03 2013-07-31 ルネサスエレクトロニクス株式会社 半導体装置
JP2011100989A (ja) * 2009-10-09 2011-05-19 Renesas Electronics Corp 半導体装置
US8208768B2 (en) * 2009-10-26 2012-06-26 United Microelectronics Corp. Focusing member and optoelectronic device
US8139907B2 (en) * 2009-12-29 2012-03-20 United Microelectronics Corp. Optoelectronic device and method of forming the same
JP5622433B2 (ja) * 2010-04-28 2014-11-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20120241972A1 (en) * 2011-03-24 2012-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Layout scheme for an input output cell
US8772928B2 (en) * 2011-08-09 2014-07-08 Mediatek Inc. Integrated circuit chip with reduced IR drop
US8437166B1 (en) * 2011-11-16 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Word line driver cell layout for SRAM and other semiconductor devices
US20130320522A1 (en) * 2012-05-30 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Re-distribution Layer Via Structure and Method of Making Same
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
CN103794592B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 具有接地屏蔽结构的半导体器件
US9673125B2 (en) * 2012-10-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure
US8994148B2 (en) * 2013-02-19 2015-03-31 Infineon Technologies Ag Device bond pads over process control monitor structures in a semiconductor die
US8946914B2 (en) * 2013-03-04 2015-02-03 Globalfoundries Inc. Contact power rail
US9099471B2 (en) 2013-03-12 2015-08-04 International Business Machines Corporation Semiconductor device channels
US9111935B2 (en) 2013-03-12 2015-08-18 International Business Machines Corporation Multiple-patterned semiconductor device channels
US9076848B2 (en) 2013-03-12 2015-07-07 International Business Machines Corporation Semiconductor device channels
CN104103630B (zh) * 2013-04-02 2016-12-28 中芯国际集成电路制造(上海)有限公司 半导体器件
KR102161736B1 (ko) * 2014-08-13 2020-10-05 삼성전자주식회사 시스템 온 칩, 시스템 온 칩을 포함하는 전자 장치 및 시스템 온 칩의 설계 방법
US10128182B2 (en) 2016-09-14 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US20200006122A1 (en) * 2018-06-27 2020-01-02 Qualcomm Incorporated Integrated circuits (ics) made using extreme ultraviolet (euv) patterning and methods for fabricating such ics
CN112257206B (zh) * 2020-09-30 2023-06-16 上海兆芯集成电路有限公司 电源网络设计方法及电源网络模型
CN112349679B (zh) * 2020-10-26 2023-09-19 Oppo广东移动通信有限公司 集成电路的连线网络、集成电路、芯片及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551856B1 (en) * 2000-08-11 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper pad redistribution and device formed
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
TW515054B (en) * 2001-06-13 2002-12-21 Via Tech Inc Flip chip pad arrangement on chip for reduction of impedance
US6835642B2 (en) * 2002-12-18 2004-12-28 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal fuse on semiconductor devices
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
US7208837B2 (en) * 2004-02-10 2007-04-24 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
CN100362657C (zh) * 2004-12-22 2008-01-16 中芯国际集成电路制造(上海)有限公司 半导体集成电路的内连焊盘
US20060163734A1 (en) * 2005-01-24 2006-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse structure and method for making the same
US7456507B2 (en) * 2006-01-12 2008-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Die seal structure for reducing stress induced during die saw process
US20070176292A1 (en) * 2006-01-27 2007-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure

Also Published As

Publication number Publication date
US8072004B2 (en) 2011-12-06
US8120067B1 (en) 2012-02-21
US20120038055A1 (en) 2012-02-16
CN101540316B (zh) 2011-04-20
TWI381483B (zh) 2013-01-01
TW200941642A (en) 2009-10-01
CN102163593B (zh) 2013-03-27
CN101540316A (zh) 2009-09-23
US20090236637A1 (en) 2009-09-24
US20110001168A1 (en) 2011-01-06
US7821038B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
CN101540316B (zh) 集成电路芯片
US10002833B2 (en) Power and ground routing of integrated circuit devices with improved IR drop and chip performance
US8643178B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US7309920B2 (en) Chip structure and process for forming the same
CN101599498B (zh) 半导体器件
CN101840913B (zh) 半导体器件
JP2004207723A (ja) フリップチップｆｅｔ素子
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
CN101882611B (zh) 集成电路芯片
JP2001284454A (ja) マルチレベル共面相互接続構造
JPH09283632A (ja) 半導体集積回路装置
US8766417B2 (en) Integrated circuit chip with reduced IR drop
JP3376953B2 (ja) 半導体集積回路装置
JP2006049486A (ja) 半導体装置およびその製造方法
US6770973B2 (en) Semiconductor apparatus including a multi-layer wiring configuration and manufacturing method therefor
KR101035592B1 (ko) 콘택홀 간을 연결하는 연결부와 비아홀 간을 연결하는연결부가 일직선 상에 배치된 반도체 소자
JP3482272B2 (ja) 半導体集積回路装置
KR100582410B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
JP5285859B2 (ja) 半導体装置の製造方法および半導体装置
JPH08321551A (ja) 半導体集積回路装置およびその製造方法
KR20050114147A (ko) 두 개 이상의 직경들로 이루어진 홀을 갖는 반도체 장치들및 그 형성방법들
JPH01143340A (ja) 半導体集積回路
JPH06163726A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant