CN112257206B - 电源网络设计方法及电源网络模型 - Google Patents

电源网络设计方法及电源网络模型 Download PDF

Info

Publication number
CN112257206B
CN112257206B CN202011054653.XA CN202011054653A CN112257206B CN 112257206 B CN112257206 B CN 112257206B CN 202011054653 A CN202011054653 A CN 202011054653A CN 112257206 B CN112257206 B CN 112257206B
Authority
CN
China
Prior art keywords
metal layer
power line
power
value
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011054653.XA
Other languages
English (en)
Other versions
CN112257206A (zh
Inventor
王龙
林哲民
李翊
李小静
艾迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
VIA Alliance Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VIA Alliance Semiconductor Co Ltd filed Critical VIA Alliance Semiconductor Co Ltd
Priority to CN202011054653.XA priority Critical patent/CN112257206B/zh
Priority to US17/085,059 priority patent/US11295054B1/en
Publication of CN112257206A publication Critical patent/CN112257206A/zh
Application granted granted Critical
Publication of CN112257206B publication Critical patent/CN112257206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/10—Geometric CAD
    • G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9017—Indexing; Data structures therefor; Storage structures using directory or table look-up
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种电源网络设计方法及电源网络模型，该电源网络设计方法包括初始化通孔宽度以及电源线宽度；判断第一金属层的布线通道利用率、第二金属层的布线通道利用率以及第三金属层的布线通道利用率是否分别等于第一数值、第二数值以及第三数值；当第一金属层的布线通道利用率不等于第一数值时，调整第一电源线以及第二电源线的间距至第一金属层的布线通道利用率等于第一数值；当第二金属层的布线通道利用率不等于第二数值时，调整第三电源线以及第四电源线的间距至第二金属层的布线通道利用率等于第二数值；以及当第三金属层的布线通道利用率不等于第三数值时，调整第五电源线以及第六电源线的间距至第三金属层的布线通道利用率等于第三数值。

Description

电源网络设计方法及电源网络模型
技术领域
本发明涉及一种电源网络设计方法，特别涉及一种具有多金属层的电源网络的设计方法。
背景技术
一般而言，电流的流向从一外界电源点流入电源网络的第一金属层，再通过通孔到第二金属层，然后通过通孔再到底金属层。如果第二金属层的电源线的宽度小于底金属层的电源线的宽度时，将造成第二金属层的供电能力小于底金属层的供电能力。
发明内容
本发明的一实施例提供一种电源网络设计方法，适用于一包括第一金属层、第二金属层以及第三金属层的电源网络。第一金属层包括多个第一布线通道，第二金属层包括多个第二布线通道，第三金属层包括多个第三布线通道，第二金属层位于第一金属层及第三金属层之间。该电源网络设计方法包括初始化通孔宽度以及电源线宽度；判断多个第一布线通道的利用率、多个第二布线通道的利用率以及多个第三布线通道的利用率是否分别等于第一数值、第二数值以及第三数值；当多个第一布线通道的利用率不等于第一数值时，调整第一金属层的第一电源线以及第二电源线的间距至多个第一布线通道的利用率等于第一数值；当多个第二布线通道的利用率不等于第二数值时，调整第二金属层的第三电源线以及第四电源线的间距至多个第二布线通道的利用率等于第二数值；以及当多个第三布线通道的利用率不等于第三数值时，调整第三金属层的第五电源线以及第六电源线的间距至多个第三布线通道的利用率等于第三数值。
本发明的一实施例提供一种电源网络，该种电源网络包括第一金属层、第二金属层以及第三金属层。第一金属层包括多个第一布线通道、多个第一电源线以及多个第一通孔，多个第一电源线电性连接多个第一通孔。第二金属层，包括多个第二布线通道以及多个第二通孔，多个第二通孔电性连接多个第一通孔。第三金属层，包括多个第三布线通道、多个第三电源线以及多个第三通孔，多个第三电源线电性连接多个第二通孔及多个第三通孔。其中多个第一布线通道的利用率大于多个第二布线通道的利用率，多个第二布线通道的利用率大于多个第三布线通道的利用率。
本发明的电源网络设计方法为可执行特定功能的硬件或固件，也可以通过程序代码方式收录于一记录介质中，并结合特定硬件来实作。当程序代码被电子装置、处理器、计算机或机器加载且执行时，电子装置、处理器、计算机或机器变成用以实行本发明的装置或系统。
附图说明
图1为本发明的电源网络设计方法的一可能流程图。
图2A～2C为本发明的布线通道的示意图。
图3为本发明的电源线的示意图。
图4为本发明的直通型电源网络的模型示意图。
图5为本发明的多管疏通型电源网络的模型示意图。
图6为图5的金属层的示意图。
图7为本发明的电源网络设计方法的另一示意图。
图8为本发明的电源网络设计方法的另一示意图。
图9为本发明的电源线的示意图。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合附图，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各组件的配置为说明之用，并非用以限制本发明。另外，实施例中附图标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明一实施例所述的电源网络设计方法100的流程图。电源网络设计方法100适用于电源网络，其中该电源网络包括高层部分、中间部分以及底层部分。中间部分位于高层部分及底层部分之间。其中，高层部分包括至少一个第一金属层，中间部分包括至少一个第二金属层，底层部分包括至少一个第三金属层。这些第一至第三金属层中的每一金属层包括多个面积相等的区域。为方便表述，将每一第一金属层的每一区域称为第一布线通道，将每一第二金属层的每一区域称为第二布线通道，将每一第三金属层的每一区域称为第三布线通道。
首先，在步骤S111，确定每一第一金属层的电源线宽度及中心间距。在本实施例中，第一金属层可能包括电源点，用以接收外部供电装置所提供的电源电压。因此，第一金属层与外部供电装置之间的距离短于第二及第三金属层与该外部供电装置之间的距离。此外，第三金属层与该外部供电装置之间的距离长于第一及第二金属层与该外部供电装置之间的距离。
在一可能实施例中，设计人员在完成布局设计后，便可规划出初步的电源网络，并事先定义出最大承载电流。在此例中，步骤S111根据最大承载电流，从查找表中，找出对应的通孔宽度。查找表记录有多个承载电流以及与该等承载电流的每一个对应的通孔宽度。在一可能实施例中，查找表存储于内存中。在此例中，步骤S111可能根据设计人员所定义的最大承载电流，读取该内存，用以得知最大承载电流所对应的通孔宽度。在一可能实施例中，步骤S111根据每一第一金属层的最大承载电流所对应的通孔宽度，确定每一第一金属层的电源线的初始宽度以及两电源线之间的距离，如两电源线的中心点之间的间距。在一可能实施例中，步骤S111根据每一第二金属层的最大承载电流所对应的通孔宽度，确定每一第二金属层的电源线的初始宽度以及两电源线之间的距离，如两电源线的中心点之间的间距。在一可能实施例中，步骤S111根据每一第三金属层的最大承载电流所对应的通孔宽度，确定每一第三金属层的电源线的初始宽度以及两电源线之间的距离，如两电源线的中心点之间的间距。
在步骤S112，判断每一第一金属层、每一第二金属层以及每一第三金属层的布线通道的利用率是否符合标准。在一可能实施例中，步骤S112判断每一第一金属层的第一布线通道的利用率是否等于第一数值、判断每一第二金属层的第二布线通道的利用率是否等于第二数值，以及判断每一第三金属层的第三布线通道的利用率是否等于第三数值。由于步骤S112判断这些第一至第三金属层的第一至第三布线通道的利用率是否符合标准的方法相同，故以下内容是以判断一个第一金属层的第一布线通道的利用率是否符合标准为例，说明步骤S112是如何判断这些第一至第三金属层的第一至第三布线通道的利用率是否符合标准。
在本实施例中，该个第一金属层对其第一布线通道的利用率UtiT如下式：
Figure BDA0002710559470000041
其中，PCHT为被电源线覆盖的第一布线通道的数量，TCHT为第一布线通道的总量。
图2A～2C为本发明的布线通道的示意图。图2A～2C的金属层200A～200C例如为该个第一金属层。在此例中，金属层200A包括24条布线信道，如符号CH1～CH24所示，但并非用以限制本发明。在其它实施例中，金属层200A具有更多或更少的布线通道。布线通道的尺寸由设计人员事先预设。
在本实施例中，布线通道CH1～CH4被电源线201所覆盖、布线通道CH4～CH9被电源线202所覆盖、布线通道CH9～CH14被电源线203所覆盖、布线通道CH14～CH19被电源线204所覆盖、布线通道CH19～CH24被电源线205所覆盖。由于金属层200A的布线通道CH1～CH24均被电源线所覆盖，故金属层200A的布线通道利用率为100％，也就是(24/24)*100％。
在图2B中，只有12条布线通道被电源线所覆盖，故金属层200B的布线通道利用率为50％，也就是(12/24)*100％。举例而言，电源线206覆盖布线通道CH1～CH4、电源线207覆盖布线通道CH11～CH14、电源线208覆盖布线通道CH21～CH24。
在图2C中，电源线209覆盖布线通道CH1及CH2、电源线210覆盖布线通道CH12及CH13、电源线211覆盖布线通道CH23及CH24。在此例中，共有6条布线通道被电源线所覆盖。因此，金属层200C的布线通道利用率为25％((6/24)*100％)。
请回到图1，在步骤S113，当第一布线通道的利用率不等于第一数值(如100％)时，调整该个第一金属层的多个电源线中第一电源线以及第二电源线之间的间距。在一可能实施例中，在步骤S113，减小第一电源线与第二电源线之间的间距。
图3为本发明的电源线的示意图。为方便说明，图3没有显示布线信道。在图3中，金属层300包括电源线301及302。如图所示，电源线301与302彼此相邻，并传送相同的电压，如VDD或VSS。在一可能实施例中，电源线301电性连接电源线302。
在本实施例中，电源线301包括中心点311以及边缘321、322。中心点311与边缘321之间的距离相同于中心点311与边缘322之间的距离。在本实施例中，边缘321平行于边缘322。另外，电源线302包括中心点312以及边缘323、324。中心点312与边缘323之间的距离相同于中心点312与边缘324之间的距离。在本实施例中，边缘323平行于边缘324。此外，边缘321～324彼此平行。
在此例中，当金属层300的布线通道利用率不等于第一数值时，步骤S113调整中心点311与312之间的距离331，例如减小中心点311与312之间的距离331而使电源线301与302之间的距离变短。在其它实施例中，步骤S113可能增加中心点311与312之间的距离331而使电源线301与302之间的距离变长。回到图1，当每一第一至第三金属层的布线通道利用率等于对应的数值，亦即符合预定的标准时，执行步骤S114，判断每一第二金属层的布线资源是否紧张。在一可能实施例中，当某个第二金属层的信号线数量达一临界值时，表示该个第二金属层的布线资源紧张。因此，在步骤S115，设置该个第二金属层为单孔直通型金属层。单孔直通是指金属层包括多个通孔，这些通孔彼此独立并绝缘，且没有金属线位于这些通孔之间。可以通过单孔直通型金属层的通孔电性连接至第一及第三金属层的电源线。在一些实施例中，单孔直通型金属层的每一单孔直通型通孔传送相同的电压。此种情况下，设置该个第二金属层为单孔直通型金属层的步骤S115包括设置多个通孔于该个第二金属层，该个第二金属层的该多个通孔传送该第一金属层的电压给该第三金属层，该第二金属层的该多个通孔彼此独立。
然而，当该个第二金属层的信号线数量未达临界值时，表示第二金属层的布线资源不紧张。因此，在步骤S116，设置该个第二金属层为多管疏通型金属层。多管疏通是指金属层包括多个通孔以及多条电源线。在此例中，由于该个第二金属层的布线资源不紧张，故除了通孔外，多管疏通型金属层还包括多条电源线，用以电性连接这些通孔。此种情况下，设置该个第二金属层为多管疏通型金属层的步骤S116包括设置多个通孔以及多个电源线于该个第二金属层，设置于该个第二金属层的多条电源线用于电性连接该个第二金属层的该多个通孔。
图4为本发明一实施例所述的包括单孔直通型的第二金属层的电源网络400的示意图。如图所示，包括单孔直通型金属层的电源网络400包括高层部分TM、中间部分(或称次高部分)MM以及底层部分BM。在其它实施例中，高层部分TM与中间部分MM之间还包括至少一个金属层。同样地，中间部分MM与底层部分BM之间也包括至少一个金属层。
在本实施例中，高层部分TM包括两个第一金属层TM-A、TM-B。电源线(或称第一金属线)401～403位于其中一个第一金属层(如TM-B)。电源线(或称第一金属线)404～406位于另一个第一金属层(如TM-B)。通孔(或称第一通孔)411～419位于层间的电源线交叉之处，例如通孔414分布在电源线403与电源线405交叉之处。本发明并不限定每一第一金属层的电源线及通孔的数量。在其它实施例中，每一第一金属层包括其它数量的电源线及通孔。每一第一金属层包括多个第一布线通道。电源线401～406以及通孔411～419被设置于这些第一布线通道中。
电源线401～403平行排列，并垂直于电源线404～406。在本实施例中，电源线401～406彼此电性连接，并传送相同的电压。本发明并不限定电源线401～406的宽度。在一可能实施例中，电源线401～406中之一个的宽度不同于电源线401～406中的另一个的宽度。另外，电源线401～406中的一个与电源线401～406中的另一个通过通孔相耦接。举例而言，电源线401与404通过通孔413相耦接。在一可能实施例中，当两相邻电源线之间的距离不足以再置入一金属线(如电源线或信号线)时，则可适当地增加该两个相邻的电源线的宽度。在此例中，电源线401～406的宽度大于通孔411～419的宽度。
中间部分MM包括一个第二金属层，该个第二金属层包括通孔(或称第二通孔)421～429。在一可能实施例中，该个第二金属层包括多个第二布线通道。在此例中，通孔421～429的每一个位于相对应的第二布线通道中。在一些实施例中，当该个第二金属层的信号线的数量达一临界值时，表示中间部分MM的第二金属层的走线密度较高。因此，不设置电源线于通孔421～429之间。在此例中，通孔421～429之间并未直接电性连接，而是通过其它金属层的电源线或通孔，间接地电性连接在一起。举例而言，由于通孔421与通孔422或通孔424之间并没有电源线，故在该个第二金属层中，通孔421并未直接连接通孔422及424。然而，通孔421可通过高层部分TM的通孔411、412及电源线404，间接地电性连接通孔422。同样地，通孔421可通过高层部分TM的通孔411、414及电源线403，间接地电性连接通孔424。在此例中，包括通孔421～429的该个第二金属层属于单孔直通型金属层。
底层部分BM包括两个第三金属层BM-A、BM-B。电源线(或称第三金属线)431～433位于其中一个第三金属层(如BM-B)。电源线(或称第三金属线)434～436位于另外一个第三金属层(如BM-A)。通孔(或称第三通孔)441～449位于层间的电源线交叉之处，例如通孔444分布在电源线433与电源线435交叉之处。在一可能实施例中，每一第三金属层包括多个布线通道。电源线431～436与通孔441～449位于该等布线通道中。由于电源线431～436及通孔441～449的特性相同于电源线401～406及通孔411～419的特性，故在此不再赘述。在本实施例中，通孔441～449分别电性连接通孔421～429。
在一可能实施例中，每一第一金属层的第一布线通道利用率相等，每一第一金属层的第一布线通道利用率大于每一第二金属层的第二布线通道利用率，其中，每一第二金属层的第二布线通道利用率也相等。举例而言，每一第一金属层的金属线(例如金属线401～406)以及通孔(例如通孔411～419)占用所在的第一金属层的全部布线通道，而每一第二金属层的通孔(例如通孔421～429)则占用所在的第二金属层的一半的布线通道。另外，每一第二金属层的第二布线通道利用率大于每一第三金属层的第三布线通道利用率，其中，每一第三金属层的第三布线通道利用率相等。举例而言，每一第二金属层的通孔(例如通孔421～429)占用所在第二金属层的一半的布线通道，而每一第三金属层的电源线(例如电源线431～439)以及通孔(例如通孔441～449)占用所在第三金属层的四分之一的布线通道。
图5为本发明的多管疏通型电源网络500的模型示意图。图5所示的结构相似于图4所示的结构，不同之处在于，图5的多管疏通型电源网络500的中间部分MM的第二金属层为两层多管疏通型金属层(如MM-A、MM-B)，因而还包括电源线(或称第二金属线)451～456。电源线451～456电性连接贯孔421～429。在本实施例中，电源线451～456彼此电性连接。
图6为本发明一实施例所述的金属层600的示意图。图6所示例如为包括两个第一金属层的高层部分TM，或者例如为包括两个第三金属层的底层部分BM，或者例如为包括至少两个第二金属层的中间部分MM。如图6所示，金属层600包括电源线601～606。电源线601～603属于一金属层，电源线601～603彼此平行。电源线604～606属于另一金属层，电源线604～606彼此平行。其中，电源线601～603所在的金属层可以直接堆叠于电源线604～606所在的金属层，也可以与电源线604～606所在的金属层之间还包括有其他金属层。在此例中，通孔或通孔层(未显示)位于电源线601～603重迭于电源线604～606之处。
图7为本发明的电源网络设计方法700的另一示意图。图7相似于图1，不同之处在于，图7所示为逐步判断每一第一、第二及第三金属层的布线通道的利用率是否分别等于第一数值、第二数值以及第三数值。由于图7的步骤S711～S713相似于图1的步骤S111～S113，故不再赘述。
步骤S714判断每一第二金属层的第二布线通道的利用率是否等于第二数值。当某个第二金属层的布线通道利用率不等于第二数值时，调整该个第二金属层的第三电源线及第四电源线之间的间距(步骤S715)。在一可能实施例中，第三及第四电源线彼此电性连接。在此例中，第三及第四电源线可能电性连接某一第一金属层的第一及第二电源线。
当所有第二金属层的布线通道利用率等于第二数值时，在步骤S716，判断每一第三金属层的布线通道利用率是否等于第三数值。当某个第三金属层的第三布线通道的利用率不等于第三数值时，在步骤S717，调整该个第三金属层的第五电源线及第六电源线之间的间距。在一可能实施例中，第五及第六电源线彼此电性连接。在此例中，第五及第六电源线可能电性连接某一第一金属层的第一及第二电源线以及第二金属层的第三及第四电源线。
当所有第三金属层的布线通道的利用率等于第三数值时，表示这些第一至第三金属层的布线通道的利用率已达标准，在步骤S718，判断每一第二金属层的绕线资源是否紧张。由于步骤S718～S720相同于图1的步骤S114～S116，故再次不再赘述。
在一些实施例中，步骤S712的第一数值大于步骤S714的第二数值。在此例中，步骤S714的第二数值大于步骤S716的第三数值。举例而言，当每一第一金属层的所有布线通道均被电源线所覆盖时，表示每一第一金属层的布线通道的利用率等于第一数值，如100％。在此例中，当每一第二金属层的一半布线通道被电源线所覆盖时，表示每一第二金属层的布线通道的利用率等于第二数值，如50％。当每一第三金属层的四分之一布线通道被电源线所覆盖时，表示每一第三金属层的布线通道的利用率等于第三数值，如25％。
图8为本发明的电源网络设计方法800的另一示意图。首先，确认第一金属层的电源线宽度及中心间距(步骤S811)。由于步骤S811相似于图1的步骤S111，故不再赘述。
接着，判断每一第一至第三金属层的相邻金属线是否浪费布线通道(步骤S812)。为了方便说明，以下以一第一金属层为例。在一可能实施例中，步骤S812判断该第一金属层中相邻的第一电源线与第二电源线之间的距离是否大于预设距离。
当第一电源线与第二电源线之间的距离大于预设距离时，表示第一电源线及第二电源线的位置造成布线信道的浪费。以图9为例，电源线901与电源线902之间的距离d5大于一预设距离。并且，电源线901与902之间的空间也不足以置入信号线，所以造成电源线901与902之间具有空闲的布线通道，也就是部分布线通道并未被任何金属线所覆盖。因此，在步骤S813，增加第一及第二电源线的宽度。举例而言，将电源线901的宽度由d3增加至d4，将电源线902的宽度由d1增加至d2。在此例中，当电源线901及902宽度的增加，可减少电源线901及902所造成的压降，并可提高电源线901及902的电流承载能力。
在其它实施例中，在步骤S813，调整电源线901或902的宽度。也就是说，步骤S813可能只调整电源线901的右侧边界931，使其往电源线902的左侧边界934靠近，而不移动电源线901的左侧边界932。同样地，步骤S813也可能只调整电源线902的左侧边界934，使其往电源线901的右侧边界931靠近，而不移动电源线902的右侧边界933。
在一些实施例中，电源线901投射有通孔911，电源线902投射有通孔912。在此例中，电源线901原本的宽度相当于通孔911的宽度。经调整后，电源线901的宽度大于通孔911的宽度。同样地，电源线902原本的宽度相当于通孔912的宽度。经调整后，电源线902的宽度大于通孔912的宽度。本发明并不限定电源线901及902的宽度。在一可能实施例中，电源线901的宽度d4可能相同或不同于电源线902的宽度d2。
藉由步骤S813对电源线的宽度进行调整，便可减少电源线所带来的压降，并可提高电源线的电流承载能力。另外，在第二金属层的布线资源紧张时，提供对应类型的电源网络，如包括单孔直通型金属层的电源网络，以减少第二金属层的电源线数量，并可避免第二金属层的电源线的宽度过窄。
再者，第一金属层需要承载较大的电流，而第二金属层所承载的电流低于第一金属层，第三金属层所承载的电流低于第二金属层。因此，第一金属层的电流承载能力需大于第二金属层及第三金属层的电流承载能力，而第二金属层的电流承载能力需大于第三金属层的电流承载能力。在一可能实施例中，藉由调整电源线的中心间距，便可控制每一金属层的布线通道的利用率，进而设定每一金属层的电流承载能力。
本发明的电源网络设计方法，或特定形态或其部分，可以以程序代码的形态存在。程序代码可存储于实体介质，如软盘、光盘片、硬盘、或是任何其他机器可读(如计算机可读)存储介质，亦或不限于外在形式的计算机程序产品，其中，当程序代码被机器，如计算机加载且执行时，此机器变成用以参与本发明的电源网络模型。程序代码也可通过一些传送介质，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序代码被机器，如计算机接收、加载且执行时，此机器变成用以参与本发明的电源网络模型。当在一般用途处理单元实作时，程序代码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本领域技术人员的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。虽然“第一”、“第二”等术语可用于描述各种组件，但这些组件不应受这些术语的限制。这些术语只是用以区分一个组件和另一个组件。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来说，本发明实施例所述的系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (17)

1.一种电源网络设计方法，适用于一电源网络，该电源网络包括第一金属层、第二金属层以及第三金属层，该第一金属层包括多个第一布线通道，该第二金属层包括多个第二布线通道，该第三金属层包括多个第三布线通道，并且该第二金属层位于该第一金属层及该第三金属层之间，该电源网络设计方法包括：
初始化该第一金属层、该第二金属层以及该第三金属层的通孔宽度以及电源线宽度；
判断该多个第一布线通道的利用率、该多个第二布线通道的利用率以及该多个第三布线通道的利用率是否分别等于第一数值、第二数值以及第三数值；
当该多个第一布线通道的利用率不等于该第一数值时，调整该第一金属层的第一电源线以及第二电源线的间距至该多个第一布线通道的利用率等于该第一数值；
当该多个第二布线通道的利用率不等于该第二数值时，调整该第二金属层的第三电源线以及第四电源线的间距至该多个第二布线通道的利用率等于该第二数值；以及
当该多个第三布线通道的利用率不等于该第三数值时，调整该第三金属层的第五电源线以及第六电源线的间距至该多个第三布线通道的利用率等于该第三数值，
其中所述方法还包括：
当该多个第一布线通道的利用率、该多个第二布线通道的利用率以及该多个第三布线通道的利用率分别等于该第一数值、第二数值以及第三数值时，判断该第二金属层的信号线数量是否达临界值；
当该第二金属层的信号线数量达该临界值时，设定该第二金属层为单孔直通型金属层，单孔直通是指金属层包括多个通孔，多个通孔彼此独立并绝缘，且没有金属线位于多个通孔之间；以及
当该第二金属层的信号线数量未达该临界值时，设定该第二金属层为多管疏通型金属层，多管疏通是指金属层包括多个通孔以及连接多个通孔的多条电源线。
2.如权利要求1所述的电源网络设计方法，其中初始化该第一金属层、该第二金属层以及该第三金属层的该通孔宽度以及该电源线宽度的步骤包括：
读取查找表，以获取该第一金属层、该第二金属层以及该第三金属层的最大承载电流各自对应的该通孔宽度，其中该查找表包括多个承载电流与每一该多个承载电流对应的通孔宽度；以及
根据该第一金属层、该第二金属层以及该第三金属层的该通孔宽度，初始化该第一金属层、该第二金属层以及该第三金属层的该电源线宽度。
3.如权利要求1所述的电源网络设计方法，其中当该多个第一布线通道的利用率不等于该第一数值时，调整该第一电源线及该第二电源线的间距至该多个第一布线通道的利用率等于该第一数值的步骤包括：
调整该第一电源线的中心点与该第二电源线的中心点之间的距离，其中该第一电源线相邻该第二电源线，并且电性连接该第二电源线。
4.如权利要求1所述的电源网络设计方法，其中当该多个第二布线通道的利用率不等于该第二数值时，调整该第三电源线及该第四电源线的间距至该多个第二布线通道的利用率等于该第二数值的步骤包括：
调整该第三电源线的中心点与该第四电源线的中心点之间的距离，其中该第三电源线相邻该第四电源线，并且电性连接该第四电源线。
5.如权利要求1所述的电源网络设计方法，其中当该多个第三布线通道的利用率不等于该第三数值时，调整该第五电源线及该第六电源线的间距至该多个第三布线通道的利用率等于该第三数值的步骤包括：
调整该第五电源线的中心点与该第六电源线的中心点之间的距离，其中该第五电源线相邻该第六电源线，并且电性连接该第六电源线。
6.如权利要求1所述的电源网络设计方法，其中该第一电源线、该第二电源线、该第三电源线、该第四电源线、该第五电源线及该第六电源线彼此电性连接。
7.如权利要求1所述的电源网络设计方法，其中该第一数值大于该第二数值，该第二数值大于该第三数值。
8.如权利要求1所述的电源网络设计方法，其中当该多个第一布线通道全部被电源线覆盖时，表示该多个第一布线通道的利用率等于该第一数值，当一半的该多个第二布线通道被电源线所覆盖时，表示该多个第二布线通道的利用率等于该第二数值，当四分之一的该多个第三布线通道被电源线所覆盖时，表示该多个第三布线通道的利用率等于该第三数值。
9.如权利要求1所述的电源网络设计方法，还包括：
判断该第一电源线以及该第二电源线之间的距离是否大于预设距离，当该第一电源线以及该第二电源线之间的该距离大于该预设距离时，增加该第一电源线的宽度及或该第二电源线的宽度，其中该第一电源线相邻该第二电源线。
10.如权利要求1所述的电源网络设计方法，其中当该第二金属层的该信号线数量达该临界值时，设定该第二金属层为该单孔直通型金属层的步骤包括：
设置多个通孔于该第二金属层，
其中该第二金属层的该多个通孔传送该第一金属层的电压给该第三金属层，该第二金属层的该多个通孔彼此独立。
11.如权利要求1所述的电源网络设计方法，其中当该第二金属层的该信号线数量未达该临界值时，设定该第二金属层为该多管疏通型金属层的步骤包括：
设置多个通孔于该第二金属层；以及
设置多条电源线于第二金属层，用以电性连接该第二金属层的该多个通孔。
12.一种电源网络，包括：
第一金属层，包括多个第一布线通道、多个第一电源线以及多个第一通孔，该多个第一电源线电性连接该多个第一通孔；
第二金属层，包括多个第二布线通道以及多个第二通孔，该多个第二通孔电性连接该多个第一通孔；以及
第三金属层，包括多个第三布线通道、多个第三电源线以及多个第三通孔，该多个第三电源线电性连接该多个第二通孔及该多个第三通孔，
其中该多个第一布线通道的利用率大于该多个第二布线通道的利用率，该多个第二布线通道的利用率大于该多个第三布线通道的利用率，
在该第二金属层的信号线数量达临界值的情况下，该第二金属层中的该多个第二通孔彼此独立并绝缘，且没有金属线位于该多个第二通孔之间；以及
在该第二金属层的信号线数量未达该临界值的情况下，该第二金属层还包括多个第二电源线，该多个第二电源线电性连接该多个第二通孔。
13.如权利要求12所述的电源网络模型，其中该多个第一电源线彼此电性连接，并且该多个第一电源线中的一个的宽度不同于该多个第一电源线中的另一个的宽度。
14.如权利要求12所述的电源网络模型，其中该多个第一电源线中的一个的宽度大于该多个第一通孔中的一个的宽度。
15.如权利要求12所述的电源网络模型，其中该多个第一布线通道被该多个第一电源线覆盖。
16.如权利要求12所述的电源网络模型，其中该多个第一电源线、该多个第二电源线、该多个第三电源线通过该多个第一通孔、该多个第二通孔以及该多个第三通孔电性连接。
17.如权利要求12所述的电源网络模型，其中该多个第二布线通道的一半被该多个第二电源线覆盖，该多个第三布线通道的四分之一被该多个第三电源线覆盖。
CN202011054653.XA 2020-09-30 2020-09-30 电源网络设计方法及电源网络模型 Active CN112257206B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011054653.XA CN112257206B (zh) 2020-09-30 2020-09-30 电源网络设计方法及电源网络模型
US17/085,059 US11295054B1 (en) 2020-09-30 2020-10-30 Method for designing power network and power network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011054653.XA CN112257206B (zh) 2020-09-30 2020-09-30 电源网络设计方法及电源网络模型

Publications (2)

Publication Number Publication Date
CN112257206A CN112257206A (zh) 2021-01-22
CN112257206B true CN112257206B (zh) 2023-06-16

Family

ID=74234524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011054653.XA Active CN112257206B (zh) 2020-09-30 2020-09-30 电源网络设计方法及电源网络模型

Country Status (2)

Country Link
US (1) US11295054B1 (zh)
CN (1) CN112257206B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116705756B (zh) * 2023-08-03 2023-12-12 之江实验室 一种晶圆集成系统基板及直流压降优化方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821038B2 (en) * 2008-03-21 2010-10-26 Mediatek Inc. Power and ground routing of integrated circuit devices with improved IR drop and chip performance
US8742618B2 (en) * 2011-03-25 2014-06-03 Mediatek Inc. Method for designing power distribution network of circuit system and related circuit system
US20150263039A1 (en) * 2014-03-12 2015-09-17 Paramjeet Singh Standard cell layout for logic gate
US9846759B2 (en) * 2015-07-30 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Global connection routing method and system for performing the same
JP2020088136A (ja) * 2018-11-22 2020-06-04 渡辺　浩志 パワー半導体装置
CN111540735B (zh) * 2020-05-09 2021-03-19 安徽省东科半导体有限公司 一种提升芯片硬宏供电能力的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张丽娜 等."PCB布线".《51单片机系统开发与实践》.北京航空航天大学出版社,2013, *

Also Published As

Publication number Publication date
CN112257206A (zh) 2021-01-22
US20220100944A1 (en) 2022-03-31
US11295054B1 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
CN110795908B (zh) 偏差驱动的总线感知总体布线方法
CN112257206B (zh) 电源网络设计方法及电源网络模型
KR20040071307A (ko) 블루투스 전송들을 최적화하여 신호간섭을 극복하기 위한시스템 및 방법
CN115659901B (zh) 一种芯片物理设计的距离布线优化方法和装置
CN115130413B (zh) 现场可编程门阵列的拓扑结构设计方法和电子设备
EP3239865A1 (en) Method for analyzing ir drop and electromigration of ic
CN113111621B (zh) 半导体装置和半导体装置制造方法
US6505334B1 (en) Automatic placement and routing method, automatic placement and routing apparatus, and semiconductor integrated circuit
CN115713060A (zh) 时序违例修复方法、装置、服务器及可读存储介质
JP5084380B2 (ja) 半導体設計装置および半導体回路
CN109492273B (zh) 一种基于通孔的自动打孔方法
JP4745697B2 (ja) 複数の配線層を有する半導体回路の端子層設定方法、端子層設定プログラム、配線端子延長処理プログラム、および、その端子層を設定に用いられる端子延長用コンポーネント
CN114423157A (zh) Pcb板的制作方法、装置、电路板以及pcb板
CN104618081A (zh) 上行线路发送控制方法和装置
JP2005100239A (ja) 自動レイアウト装置、レイアウトモデル生成装置、レイアウトモデル検証装置及びレイアウトモデル
CN111585784B (zh) 一种网络切片部署方法及装置
CN116757144B (zh) 一种优化电源网络节省绕线资源的方法、系统和存储介质
US6760897B2 (en) Method and apparatus for automatic wiring design between block circuits of integrated circuit
US20140317467A1 (en) Method of detecting and correcting errors with bch engines for flash storage system
JP2001007209A (ja) 半導体集積回路装置及びそのレイアウト方法及び装置
CN115941476B (zh) 网络架构调整系统、方法及网络架构
US6567965B2 (en) Electronic parts placement method and a computer readable medium having an electronic parts placement program
CN118297029A (zh) 总线的绕线方法、设备、数模混合芯片及集成电路
CN114201938A (zh) 延时模型确定方法、布局布线方法、装置、设备及介质
WO2024136909A1 (en) Providing continuous service in wireless communication network

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB02 Change of applicant information

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Applicant after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: 201210 Room 301, No. 2537, Jinke Road, Zhangjiang High Tech Park, Shanghai

Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CB02 Change of applicant information