CN118297029B - 总线的绕线方法、设备、数模混合芯片及集成电路 - Google Patents

Abstract

本申请涉及集成电路技术领域，涉及一种总线的绕线方法、设备、数模混合芯片及集成电路。该方法，包括：将多条信号线均匀分配在EDA工具上的多条绕线路径，并对各条信号线依次进行编码；将多条信号线按照预设的划分方式，在垂直于多条绕线路径的方向上划分为多个区段；固定其中一个区段所对应的各条信号线的编码顺序，调整其他区段中的各条信号线的顺序；各个区段中编码相同的信号线依次连接，以完成多条信号线之间的绕线操作；将各条实际信号线按照对应的信号线的绕线方式完成绕线。该方法通过对多条信号线进行分段，并调整各个区段的相互顺序，减少了信号线之间的干扰及信号线上的传播延时，优化了集成电路的性能。

Description

总线的绕线方法、设备、数模混合芯片及集成电路

技术领域

本申请涉及集成电路技术领域，进一步的涉及一种总线的绕线方法、设备、数模混合芯片及集成电路。

背景技术

随着集成电路的不断发展，工艺越来越先进，频率越来越高，芯片越来越复杂，实现的功能越来越多，芯片内部的互连线越来越多。现有的集成电路中的绕线方式包括使用电子设计自动化（Electronic Design Automation，EDA）工具默认的自动绕线（AutoRoute）的功能，在给定的时序约束，绕线层次的限制下，让工具根据时序要求自动绕线，进行迭代优化。或者基于绕线通道的利用率，使用脚本进行大规模的规则绕线。但是这两种绕线方式均会出现相邻的信号线长距离并行走线，增加了信号线之间的干扰以及降低了集成电路的性能等问题。

发明内容

为了解决上述技术问题，本申请提供一种总线的绕线方法、设备、数模混合芯片及集成电路，降低了信号线之间的干扰以及提高了集成电路的性能。

第一方面，本申请提供一种总线的绕线方法，通过EDA工具完成集成电路中的所述总线的绕线，包括：将多条信号线均匀分配在所述EDA工具上的多条绕线路径，所述多条绕线路径平行排布，并对各条信号线依次进行编码，其中，所述多条信号线为所述总线中的多条实际信号线在所述EDA工具上的映射，且各条实际信号线的编码分别与对应的各条信号线的编码相同；将所述多条信号线按照预设的划分方式，在垂直于所述多条绕线路径的方向上划分为多个区段；固定其中一个区段所对应的各条信号线的编码顺序，并通过预设的排序方式调整其他区段中的各条信号线的顺序，所述预设的排序方式用于使相邻区段之间的各条信号线的排序不同；通过所述EDA工具将各个区段中编码相同的信号线依次连接，以完成所述多条信号线之间的绕线操作；将各条实际信号线按照对应的编码相同的各条信号线的绕线方式完成绕线。

以上总线的绕线方法，通过对多条信号线进行分段，并调整各个区段的相互顺序，使得相邻的信号线之间不会一直出现相同的信号线并行的问题，减少了信号线之间的干扰以及信号线上的传播延时，优化了集成电路的性能。同时，通过脚本规则实现受限制的水平方向的绕线，能够达到最高100%的绕线利用率。

在一种实现中，所述预设的排序方式为固定取余，所述的固定其中一个区段所对应的各条信号线的编码顺序，并通过预设的排序方式调整其他区段中的各条信号线的顺序，具体包括：将编码完成的各条信号线平均分成多个第一信号线组；固定各个第一信号线组的当前区段所对应的各条信号线的编码顺序；根据所述各个第一信号线组的当前区段所对应的各条信号线的编码进行固定取余，并根据余数的大小排序作为下一个区段各条信号线的排列顺序，直至将所述多条信号线的排列顺序调整完成。

以上总线的绕线方法，将编码完成的各条信号线平均分成多个第一信号线组，且各个第一信号线组的纵向长度相同。通过选取各个第一信号线组当前区段对应的各条信号线的编码顺序，例如选取第一个区段中各个第一信号线组中的各条信号线编码顺序进行固定取余，根据固定取余结果的大小顺序作为第二区段的各个第一信号线组的排列顺序，不断重复该流程直至将所有信号线的排列顺序调整完成，然后通过EDA工具将编码相同的各条信号线连接，实现多条信号线之间的绕线。进一步减少了信号线之间的干扰以及信号线上的传播延时，优化了集成电路的性能。

在一种实现中，还包括：判断所述多条信号线的数量是否小于所述多条绕线路径的数量；若小于，则在多余的绕线路径上设置屏蔽走线，所述屏蔽走线用于减少相邻信号线之间的串扰。

以上总线的绕线方法，在多条信号线的数量小于EDA工具在总线对应物理区域所画出的绕线路径的数量时，可以在多余的绕线路径上设置屏蔽走线，可进一步减少相邻信号线之间的串扰，优化集成电路的性能。

在一种实现中，所述的将所述多条信号线按照预设的划分方式，在垂直于所述多条绕线路径的方向上划分为多个区段，具体包括:判断所述多条信号线中的第一信号线相邻的两个绕线路径上是否均存在对应的第二信号线，所述第一信号线为所述多条信号线中的任一条信号线；若存在，则判断两个所述第二信号线相邻的绕线路径上是否存在其他信号线；若两个所述第二信号线相邻的绕线路径上均不存在其他信号线，则将所述第一信号线和两个所述第二信号线作为一组；将两个所述第二信号线按照预设的划分方式，纵向划分为多个区段，且所述第一信号线不作划分。

在一种实现中，所述多个区段的长度相同或不同。

在一种实现中，还包括：在所述多个区段之间设置间隔，且各个区段之间的间隔相同。

第二方面，本申请还提供一种总线的绕线设备，包括存储器、处理器及存储在存储器上的计算机程序，所述处理器执行所述计算机程序以实现以上任一实现所述总线的绕线方法的步骤。

第三方面，本申请还提供一种数模混合芯片，包括使用以上任一实现所述的总线的绕线方法进行绕线的总线。

第四方面，本申请还提供一种集成电路，包括以上任一实现所述的数模混合芯片。

与现有技术相比，本发明至少具有以下一项有益效果：

1、通过对多条信号线进行分段，并调整各个区段的相互顺序，使得相邻的信号线之间不会一直出现相同的信号线并行的问题，减少了信号线之间的干扰以及信号线上的传播延时，优化了集成电路的性能。同时，通过脚本规则实现受限制的水平方向的绕线，能够达到最高100%的绕线利用率。

2、将编码完成的各条信号线平均分成多个第一信号线组，且各个第一信号线组的纵向长度相同。通过选取各个第一信号线组当前区段对应的各条信号线的编码顺序，例如选取第一个区段中各个第一信号线组中的各条信号线编码顺序进行固定取余，根据固定取余结果的大小顺序作为第二区段的各个第一信号线组的排列顺序，不断重复该流程直至将所有信号线的排列顺序调整完成，然后通过EDA工具将编码相同的各条信号线连接，实现多条信号线之间的绕线。进一步减少了信号线之间的干扰以及信号线上的传播延时，优化了集成电路的性能。

3、在多条信号线的数量小于EDA工具在总线对应物理区域所画出的绕线路径的数量时，可以在多余的绕线路径上设置屏蔽走线，可进一步减少相邻信号线之间的串扰，优化集成电路的性能。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1示出了本申请实施例提供的一种绕线路径划分的结构示意图；

图2示出了本申请实施例提供的一种芯片中完成绕线的总线示意图；

图3示出了本申请实施例提供的一种通过脚本进行规则绕线的方法的示意图；

图4示出了本申请实施例提供的一种总线的绕线方法的流程图；

图5示出了本申请实施例提供的一种总线的绕线方法的示意图；

图6示出了本申请实施例提供的一种总线的绕线方法的流程图；

图7示出了本申请实施例提供的一种总线的绕线方法的示意图；

图8示出了本申请实施例提供的一种总线的绕线方法的示意图；

图9示出了本申请实施例提供的一种总线的绕线方法的流程图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

另外，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

总线（BUS）是一组信号传输线路的集合，它们在集成电路的不同部分之间传输数据、地址或控制信息。总线是集成电路内部或之间通信的通道，它们对于电路的功能至关重要，因为它们允许不同组件之间进行必要的信息交换。总线包括数据总线、地址总线、控制总线、并行总线、串行总线、多层总线等。

总线位宽（Bus Width）通常指的是在总线上可以同时传输的信号线（或称为线路、导线）的数量，例如总线位宽为N，代表可以同时传输的信号线为N条。每一位信号线对应一个比特的传输能力，因此总线位宽直接决定了总线一次能够传输的数据量。例如，一个8位宽的总线可以同时传输8个比特（bits）的数据。一个16位宽的总线可以同时传输16个比特的数据。一个32位宽的总线可以同时传输32个比特的数据。

总线绕线通常是指在集成电路的设计过程中为多条信号线安排和优化具体的走线规则，多条信号线绕线完成后形成总线。而在总线绕线的过程中，EDA工具首先将设计（Design）的所有物理区域按照预定的规则进行划分。物理区域被划分成一系列平行的路径，这些路径称为Tracks（本实施例中称为绕线路径）。Tracks可以水平或垂直排列，具体取决于设计的需求和工艺层的方向。参考附图1，其示出了本申请实施例提供的一种绕线路径划分的结构示意图。如图1所示，虚线便为EDA工具上划分的多条绕线路径，EDA工具在进行自动绕线（Auto Route）时，便将实际的信号线分配到对应的绕线路径上完成连接。

参考附图2，其示出了本申请实施例提供的一种芯片中完成绕线的总线示意图。如图2所示，针对一组位宽为N的总线，需要在物理上用信号线绕线（或称为纯金属绕线）实现从总线的起点A处到总线的终点B处长度为L的距离的连接，中间没有任何中继缓存器（Buffer），同时基于工作频率的要求，从A点到B点的延时要小于一定的值。但是，随着集成工艺越来越先进，信号线的宽度尺寸越来越小, 相邻信号线间的间距也越来越小，这样使得完成N位总线的信号线需要的宽度W越来越小，因此总线的面积越来越小。由于宽度变小，每根信号线的单位长度的电阻会变大，同时相邻信号线的间距减小导致相邻信号线之间的电容增加，从而会使总线延时增加，同时相邻信号线的间距减小，导致信号线之间干扰和噪声也越来越严重，进一步恶化延时。针对这些问题最常规的手段是通过使用EDA工具的自动绕线功能，在给定的时序约束和绕线层次的限制下，让EDA工具根据时序要求自动绕线，进行迭代优化。或者通过使用脚本进行大规模的规则绕线，这样可以达到很高的绕线利用率，同时不同线之间的延时趋于一致。参考附图3，其示出了本申请实施例提供的一种通过脚本进行规则绕线的方法的示意图。如图3所示规则的绕线可以用脚本实现。脚本实现不仅简单高效，同时可以实现很高的绕线利用率，最高可以到达100%。

无论是通过EDA工具自动绕线还是通过脚本进行规则绕线，均不可避免会带来相邻的信号线长距离并行走线，增加了信号线之间的干扰以及降低了集成电路的性能等问题。同时使用EDA自动绕线还会出现当按照总线位宽N计算出比较极限的绕线宽度时，绕线路径利用率高时比如超过65%后，EDA工具不能完成所有的绕线，从而出现开路或者短路。并且，在实际的电路设计中，EDA工具要同时对其他部分逻辑电路进行优化，其他部分逻辑电路的优化会导致EDA自动绕线的总线优化在不同的优化中一致性不高。比如其他部分电路完全满足时序，这部分绕线的总线优化会好些；其他部分存在时序问题或者拥塞问题，那这部分绕线的总线优化会不充分。因此，本申请实施例通过对平行的信号线分段切割，并调整相应的分段顺序进行绕线，可以实现以下至少一种有益效果：通过避免相邻的信号线的长距离并行走线，减少了信号线之间的干扰以及信号线上的传播延时，优化了集成电路的性能。

参考附图4，其示出了本申请实施例提供的一种总线的绕线方法的流程图，如图4所示，通过EDA工具完成集成电路中的所述总线的绕线，该方法包括：

S400，将多条信号线均匀分配在所述EDA工具上的多条绕线路径，所述多条绕线路径平行排布，并对各条信号线依次进行编码，其中，所述多条信号线为所述总线中的多条实际信号线在所述EDA工具上的映射，且各条实际信号线的编码分别与对应的各条信号线的编码相同。

S410，将多条信号线按照预设的划分方式，在垂直于所述多条绕线路径的方向上划分为多个区段。

S420，固定其中一个区段所对应的各条信号线的编码顺序，并通过预设的排序方式调整其他区段中的各条信号线的顺序，预设的排序方式用于使相邻区段之间的各条信号线的排序不同。

S430，通过EDA工具将各个区段中编码相同的信号线依次连接，以完成多条信号线之间的绕线操作；

S440，将各条实际信号线按照对应的编码相同的各条信号线的绕线方式完成绕线。

通过EDA工具上划分的多个绕线路径，多条绕线路径平行排布，以及通过脚本规则画出总线中从起点到终点的多条信号线（在EDA工具上画出的多条信号线是虚拟的，其只是总线中的多条实际信号线在EDA工具上的映射），并将多条信号线均匀分配到对应的绕线路径上。通过脚本规则将多条信号线在垂直于多条绕线路径的方向上划分为多个区段，参考附图5中的划分方式。各个区段中均包括数量相同的信号线，并且对各条信号线进行编码。例如，信号线为3条为a、b、c，分别对这3条信号线编码为1、2、3。在对信号线编码结束之后，固定其中一个区段所对应的编码顺序，例如可以固定第一个区段的编码顺序为1、2、3，对应的第二个区段的信号线初始顺序也为1、2、3。通过预设的排序方式的方式调整相邻的第二区段信号线的顺序，使得第一个区段的信号线顺序和第二区段的信号线的顺序不同。例如可以通过将1、2、3分别除以3按照余数的大小顺序进行排列，调整后的第二区段的信号线顺序可以为3、1、2。同理，对于第三个区段的信号线顺序也可根据第二区段的信号线编码进行固定取余，从而调整第三个区段的信号线顺序，直至将所有区段的信号线的顺序全部调整完成。然后，将调整完顺序的所有区段进行固定，并通过EDA工具自动绕线功能在预设的绕线路径上将各个区段之间编码相同的信号线依次连接，由此完成多条信号线之间的绕线。然后在实际过程中，将各条实际信号线按照EDA工具上编码相同的各条信号线的绕线方式进行绕线。即在实际绕线过程中不会将实际信号线进行切割，只是在EDA工具上将实际信号线对应的虚拟的信号线进行切割、排序、连接。实际信号线只是按照对应的编码相同的信号线在绕线路径上的排布，在实际的电路中进行相应的布线，并完成总线的绕线。

本实施例中绕线数量以及编码均是为了方便理解进行示例，具体根据实际情况进行设置。预设的排序方式包括固定取余、随机排序算法、冒泡排序、选择排序、快速排序、计数排序等，能使得各个区段之间的信号线编码顺序不同，均可被申请实施例使用。

下面针对信号线数量为4条时的绕线进行阐述，参考附图5，其示出了本申请实施例提供的一种总线的绕线方法的示意图，如图5所示，将4条信号线划分为两个区段，其中每个区段的长度相同。其中，第一个区段的4条信号线编码为1、2、3、4，第二个区段调整后的顺序为2、4、3、1。在使用EDA工具将信号线相互连接之前，固定第一个区段和第二个区段，由此EDA工具在自动绕线时便不会在调整第一个区段和第二个区段的信号线。通过EDA工具的自动绕线功能完成这4根线的绕线，EDA工具可以使用本来就不需要的纵向绕线资源完成这4根线的完整连接，提高了资源利用率。

本申请实施例通过对多条信号线进行分段，并调整各个区段的相互顺序，使得相邻的信号线之间不会一直出现相同的信号线并行的问题，减少了信号线之间的干扰以及信号线上的传播延时，优化了集成电路的性能。同时，通过脚本规则实现受限制的水平方向的绕线，能够达到最高100%的绕线利用率。

在信号线数量较大时，为了进一步减少信号线之间的干扰以及信号线上的传播延时，需要将信号线进行分组连接。参考附图6，其示出了本申请实施例提供的一种总线的绕线方法的流程图，如图6所示，所述预设的排序方式为固定取余，所述的固定其中一个区段所对应的各条信号线的编码顺序，并通过预设的排序方式调整其他区段中的各条信号线的顺序，具体包括：

S600，将编码完成的各条信号线平均分成多个第一信号线组。

S610，固定各个第一信号线组的当前区段所对应的各条信号线的编码顺序。

S620，根据各个第一信号线组的当前区段所对应的各条信号线的编码进行固定取余，并根据余数的大小排序作为下一个区段各条信号线的排列顺序，直至将多条信号线的排列顺序调整完成。

将编码完成的各条信号线平均分成多个第一信号线组，且各个第一信号线组的纵向长度相同。通过选取各个第一信号线组当前区段对应的各条信号线的编码顺序，例如选取第一个区段中各个第一信号线组中的各条信号线编码顺序进行固定取余，根据固定取余结果的大小顺序作为第二区段的各个第一信号线组的排列顺序，不断重复该流程直至将所有信号线的排列顺序调整完成，然后通过EDA工具将编码相同的各条信号线连接，实现多条信号线之间的绕线。进一步减少了信号线之间的干扰以及信号线上的传播延时，优化了集成电路的性能。

下面将针对信号线为400条时的绕线进行阐述，参考附图7，其示出了本申请实施例提供的一种总线的绕线方法的示意图，如图7所示，将400根信号线按照50根一组分成8组，其中每一组占据的纵向距离在5um左右；将420um的信号线，按30um一段进行切割，分成14个区段；对每一个区段里面的50根信号线，基于前一区段里同一组的50根线的顺序，按照一个某个固定简单的算法，进行重新排列； 这个固定简单的算法可以是固定取余的方法：比如将50根线依次编号为1，2，3....50，然后用编号对除以9之后按照余数从小到大排列：9 ，18 ，27，36，45，1，10，19，28，37，46....因为基于的前一段的排列顺序都不一样，所以即使用简单固定的算法，当前段的排列顺序也会是一个新的序列，信号线旁边是重复相同线的概率也很低，这样降低了实现的复杂度；即使相隔几个区段，出现低概率的重合，对延时影响也不大；使用EDA工具的自动绕线功能，完成区段与区段之间的绕线。

在本申请的一些实施例中，参考附图7，多个区段之间会设置间隔，且各个区段之间的间隔相同。

本申请实施例中信号线的分组不一定要平均分配。分组的目的是为了在绕线过程中实现更优化的走线布局，减少串扰和信号干扰，从而提高电路的性能。分组的具体方式取决于多种因素，包括但不限于：信号线数量：总线上的信号线总数将决定分组的基础。绕线资源：可用的绕线资源，包括绕线路径的数量和层数，将影响分组的方式。设计规则：制造工艺的设计规则，如最小线宽和线间距，也会影响分组的细节。性能要求：信号线的时序和性能要求可能需要特定的分组策略。干扰最小化：分组的目的之一是为了减少相邻信号线之间的干扰，这可能需要非平均的分配以实现最佳布局。散热和热管理：在某些情况下，为了更好地管理热量，可能需要对信号线进行特定的分组。屏蔽和隔离：为了提高信号完整性，可能需要在某些信号线之间插入屏蔽线或隔离带，这也可能影响分组的方式。

可以想到的，信号线并不一定占满绕线路径，在多条信号线的数量小于EDA工具上的多条绕线路径的数量时，可以在多余的绕线路径上设置屏蔽走线，可进一步减少相邻信号线之间的串扰，优化集成电路的性能。例如，参考附图8，其示出了本申请实施例提供的一种总线的绕线方法的示意图，如图8所示，在有多余面积可以利用时，可以在空余的绕线路径上使用地线（VSS）做屏蔽，进一步提高某些信号线的性能，减小功耗。本申请实施例中的屏蔽走线不局限于地线，例如包括但不限于地线网格（Ground Grid）、电源线屏蔽（PowerLine Shielding）、双微带线（Differential Microstrip Lines）、阻抗控制走线（Impedance Controlled Routing）。当然，还可通过增加信号线之间的间距，减少它们之间的电容性耦合，从而降低串扰；在不同的信号层之间使用高介电常数的材料，以物理隔离信号线，减少串扰；使用多边形的屏蔽结构，如L形或U形地线，来包围敏感信号线；在信号线附近放置吸收层，可以吸收部分干扰信号，减少串扰；对于特别敏感的信号，可以使用物理屏蔽罩来提供全面的屏蔽等方式实现相同的效果。

在本申请的一些实施例中，当多条信号线数量小于多条绕线路径时，可能会出现某一条信号线相邻的绕线路径均存在信号线的情况。由此，会对这条信号线造成较大的串扰。针对这种情况，区段的划分还可以存在其他划分方式。例如，当相邻的3条信号线中第一条信号线和最后一条信号线的周围不存在其他信号线，那么可以将这3条信号线作为一组。将这组信号线中的第一条信号线和最后一条信号线划分为多个区段，中间的信号线不作划分，调整各个区段中第一条信号线和最后一条信号线的编码顺序，由此能够减少某一条信号线相邻的绕线路径均存在信号线时所带来的串扰。参考附图9，其示出了本申请实施例提供的一种总线的绕线方法的流程图，如图9所示，所述的将所述多条信号线按照预设的划分方式，在垂直于所述多条绕线路径的方向上划分为多个区段，具体包括：

S900，判断多条信号线中的第一信号线相邻的两个绕线路径上是否均存在对应的第二信号线，第一信号线为多条信号线中的任一条信号线。

S910，若存在，则判断两个第二信号线相邻的绕线路径上是否存在其他信号线。

S920，若两个第二信号线相邻的绕线路径上均不存在其他信号线，则将第一信号线和两个第二信号线作为一组。

S930，将两个第二信号线按照预设的划分方式，纵向划分为多个区段，且第一信号线不作划分。

针对多条信号线小于多条绕线路径的情况，在多条信号线均匀分配至多条绕线路径上且各条信号线编码之后，判断多个信号线中的第一信号线相邻的两个绕线路径上是否均存在第二信号线（本申请实施例第一信号线位于第一条绕线路径和最后一条绕线路径中的任一条绕线路径）。若存在，则进一步判断这两条第二信号线相邻的绕线路径上是否还存在其他信号线。当这两条第二信号线相邻的绕线路径上均不存在其他信号线时，将第一信号线和两条第二信号线作为一组，并对两条第二信号线进行区段划分，第一信号线不作区段划分处理。在调整编码顺序时，只需调整两条第二信号线的编码顺序，便可减少两条第二信号线对第一信号线的串扰。

本申请实施例通过对多条信号线中任一条信号线相邻的两条信号线进行区段划分，而对两条信号线中间的信号线不作区段划分，减少了某一条信号线相邻的绕线路径均存在信号线时所带来的串扰。

本申请实施例还提供一种总线的绕线设备，包括存储器、处理器及存储在存储器上的计算机程序，所述处理器执行所述计算机程序以实现以上实施例所述总线的绕线方法的步骤。

本申请实施例还提供一种数模混合芯片，包括使用以上任一实施例所述的总线的绕线方法进行绕线的总线。

本申请实施例还提供一种集成电路，包括以上实施例的数模混合芯片。

本申请实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以上实施例所述总线的绕线方法的步骤。

应当说明的是，上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种总线的绕线方法，其特征在于，通过EDA工具完成集成电路中的所述总线的绕线，包括：

将多条信号线均匀分配在所述EDA工具上的多条绕线路径，所述多条绕线路径平行排布，并对各条信号线依次进行编码，其中，所述多条信号线为所述总线中的多条实际信号线在所述EDA工具上的映射，且各条实际信号线的编码分别与对应的各条信号线的编码相同；

将所述多条信号线按照预设的划分方式，在垂直于所述多条绕线路径的方向上划分为多个区段；

固定其中一个区段所对应的各条信号线的编码顺序，并通过预设的排序方式调整其他区段中的各条信号线的顺序，所述预设的排序方式用于使相邻区段之间的各条信号线的排序不同；

通过所述EDA工具将各个区段中编码相同的信号线依次连接，以完成所述多条信号线之间的绕线操作；

将各条实际信号线按照对应的编码相同的各条信号线的绕线方式完成绕线。

2.根据权利要求1所述的总线的绕线方法，其特征在于，所述预设的排序方式为固定取余，所述的固定其中一个区段所对应的各条信号线的编码顺序，并通过预设的排序方式调整其他区段中的各条信号线的顺序，具体包括：

将编码完成的各条信号线平均分成多个第一信号线组；

固定各个第一信号线组的当前区段所对应的各条信号线的编码顺序；

根据所述各个第一信号线组的当前区段所对应的各条信号线的编码进行固定取余，并根据余数的大小排序作为下一个区段各条信号线的排列顺序，直至将所述多条信号线的排列顺序调整完成。

3.根据权利要求1所述的总线的绕线方法，其特征在于，还包括：

判断所述多条信号线的数量是否小于所述多条绕线路径的数量；

若小于，则在多余的绕线路径上设置屏蔽走线，所述屏蔽走线用于减少相邻信号线之间的串扰。

4.根据权利要求1所述的总线的绕线方法，其特征在于，所述的将所述多条信号线按照预设的划分方式，在垂直于所述多条绕线路径的方向上划分为多个区段，具体包括:

判断所述多条信号线中的第一信号线相邻的两个绕线路径上是否均存在对应的第二信号线，所述第一信号线为所述多条信号线中的任一条信号线；

若存在，则判断两个所述第二信号线相邻的绕线路径上是否存在其他信号线；

若两个所述第二信号线相邻的绕线路径上均不存在其他信号线，则将所述第一信号线和两个所述第二信号线作为一组；

将两个所述第二信号线按照预设的划分方式，纵向划分为多个区段，且所述第一信号线不作划分。

5.根据权利要求1-4任一项所述的总线的绕线方法，其特征在于，所述多个区段的长度相同。

6.根据权利要求1-4任一项所述的总线的绕线方法，其特征在于，所述预设的排序方式还包括随机排序算法。

7.根据权利要求1-4任一项所述的总线的绕线方法，其特征在于，还包括：

在所述多个区段之间设置间隔，且各个区段之间的间隔相同。

8.一种总线的绕线设备，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现权利要求1-7任一项所述的总线的绕线方法的步骤。

9.一种数模混合芯片，其特征在于，包括使用权利要求1-7任一项所述的总线的绕线方法进行绕线的总线。

10.一种集成电路，其特征在于，包括权利要求9所述的数模混合芯片。