JP2001007209A - 半導体集積回路装置及びそのレイアウト方法及び装置 - Google Patents
半導体集積回路装置及びそのレイアウト方法及び装置Info
- Publication number
- JP2001007209A JP2001007209A JP11171821A JP17182199A JP2001007209A JP 2001007209 A JP2001007209 A JP 2001007209A JP 11171821 A JP11171821 A JP 11171821A JP 17182199 A JP17182199 A JP 17182199A JP 2001007209 A JP2001007209 A JP 2001007209A
- Authority
- JP
- Japan
- Prior art keywords
- primitive
- cell
- power supply
- supply wiring
- primitive cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】プリミティブセルのグリッド本数を任意に選択
することを可能としレイアウト面積の最小化を図る半導
体集積回路装置及びそのレイアウト設計方法並びに装置
の提供。 【解決手段】プリミティブセルが、該プリミティブセル
に固有の機能を実現する回路が構成されるコア部と、前
記コア部と電源配線との電気的接続及びプリミティブセ
ル間の前記コア部相互の電気的接続を行う電源配線部を
備え、プリミティブセル単位に、固有の機能を実現する
回路が構成されるコア部を同一構成とし、電源配線部
が、配置可能な信号本数が互いに異なる複数種の電源配
線部よりなるプリミティブセル小群を用意しておき、レ
イアウト時、前記プリミティブセル小群から電源配線部
として配置可能な信号本数をもつプリミティブセルを選
択して配置する。
することを可能としレイアウト面積の最小化を図る半導
体集積回路装置及びそのレイアウト設計方法並びに装置
の提供。 【解決手段】プリミティブセルが、該プリミティブセル
に固有の機能を実現する回路が構成されるコア部と、前
記コア部と電源配線との電気的接続及びプリミティブセ
ル間の前記コア部相互の電気的接続を行う電源配線部を
備え、プリミティブセル単位に、固有の機能を実現する
回路が構成されるコア部を同一構成とし、電源配線部
が、配置可能な信号本数が互いに異なる複数種の電源配
線部よりなるプリミティブセル小群を用意しておき、レ
イアウト時、前記プリミティブセル小群から電源配線部
として配置可能な信号本数をもつプリミティブセルを選
択して配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト方法及び装置並びに半導体集積回路に関し、
特にプリミティブセルを用いたレイアウト方法及び装置
に関する。
レイアウト方法及び装置並びに半導体集積回路に関し、
特にプリミティブセルを用いたレイアウト方法及び装置
に関する。
【０００２】
【従来の技術】プリミティブセルを用いたレイアウト設
計では、トランジスタや論理ゲートを構成する基本（最
小）セル（「プリミティブセル」という）群の中から要
求される機能のプリミティブセルを選択し、これらを電
気的に接続することで半導体回路のレイアウト設計が行
われる。
計では、トランジスタや論理ゲートを構成する基本（最
小）セル（「プリミティブセル」という）群の中から要
求される機能のプリミティブセルを選択し、これらを電
気的に接続することで半導体回路のレイアウト設計が行
われる。
【０００３】図５は、プリミティブセル（「スタンダー
ドセル」ともいう）を用いたレイアウト設計のレイアウ
ト結果の一例を示す図である。
ドセル」ともいう）を用いたレイアウト設計のレイアウ
ト結果の一例を示す図である。
【０００４】図５に示すように、プリミティブセル内
に、セル間接続信号を配置する領域が設けられていず、
プリミティブセル間の電気的接続を行う信号ライン
（「セル間接続信号」という）は、プリミティブセルが
配置される行（ロウ）の間の配線領域で配線されてい
る。
に、セル間接続信号を配置する領域が設けられていず、
プリミティブセル間の電気的接続を行う信号ライン
（「セル間接続信号」という）は、プリミティブセルが
配置される行（ロウ）の間の配線領域で配線されてい
る。
【０００５】ところで、セル間接続信号は、必ず電源配
線と交差するため、複数層にまたがる配線にて行われ
る。この複数層にまたがる配線の結合部には、コンタク
トが配置される。
線と交差するため、複数層にまたがる配線にて行われ
る。この複数層にまたがる配線の結合部には、コンタク
トが配置される。
【０００６】プリミティブセルの電気的接続を行うセル
間接続信号が複数層にまたがり、またコンタクトが発生
するため、セル間接続信号の配置に制約が生じ、また配
線領域の面積増加を招いている。
間接続信号が複数層にまたがり、またコンタクトが発生
するため、セル間接続信号の配置に制約が生じ、また配
線領域の面積増加を招いている。
【０００７】すなわちレイアウト面積の縮小化及びレイ
アウトの素子密度向上を図るには、配線領域の面積の縮
減が必要とされる。そして、チップサイズの小型化、高
集積化を図るスタンダードセル方式のレイアウト設計方
法として、例えば特開平６−１６９０１６号公報には、
図６に示すように、複数のスタンダードセルのうち相互
に電気的接続がなされるロジック部を有する第１、第２
のスタンダードセルが、それらのロジック部と電源部と
の間に電気的接続を形成するための配線領域を備えた構
成が提案されている。
アウトの素子密度向上を図るには、配線領域の面積の縮
減が必要とされる。そして、チップサイズの小型化、高
集積化を図るスタンダードセル方式のレイアウト設計方
法として、例えば特開平６−１６９０１６号公報には、
図６に示すように、複数のスタンダードセルのうち相互
に電気的接続がなされるロジック部を有する第１、第２
のスタンダードセルが、それらのロジック部と電源部と
の間に電気的接続を形成するための配線領域を備えた構
成が提案されている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記公
報に記載されるレイアウト方法では、プリミティブセル
のグリッド本数を任意に選択することができず、このた
め、レイアウトに際して回路に応じたプリミティブセル
のグリッド本数の最適化を図ることができず、結果的に
レイアウトを最小とすることができない。
報に記載されるレイアウト方法では、プリミティブセル
のグリッド本数を任意に選択することができず、このた
め、レイアウトに際して回路に応じたプリミティブセル
のグリッド本数の最適化を図ることができず、結果的に
レイアウトを最小とすることができない。
【０００９】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、プリミティブセ
ルのグリッド本数を任意に選択することを可能としレイ
アウト面積の最小化を図る半導体集積回路装置及びその
レイアウト設計方法並びに装置を提供することにある。
てなされたものであって、その目的は、プリミティブセ
ルのグリッド本数を任意に選択することを可能としレイ
アウト面積の最小化を図る半導体集積回路装置及びその
レイアウト設計方法並びに装置を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成する本発
明に係る半導体集積回路装置は、複数のプリミティブセ
ルを配置し電気的に接続してなる半導体集積回路装置に
おいて、前記プリミティブセルが、該プリミティブセル
に固有の機能を実現する回路が構成されるコア部と、前
記コア部と電源配線との電気的接続及びプリミティブセ
ル間の前記コア部相互の電気的接続を行う配線本数が最
適に選択される構成とされた電源配線部を備えている。
明に係る半導体集積回路装置は、複数のプリミティブセ
ルを配置し電気的に接続してなる半導体集積回路装置に
おいて、前記プリミティブセルが、該プリミティブセル
に固有の機能を実現する回路が構成されるコア部と、前
記コア部と電源配線との電気的接続及びプリミティブセ
ル間の前記コア部相互の電気的接続を行う配線本数が最
適に選択される構成とされた電源配線部を備えている。
【００１１】本発明に係る半導体集積回路のレイアウト
方法は、プリミティブセル単位に、固有の機能を実現す
る回路が構成されるコア部を同一構成とし、電源配線部
が、配置可能な信号本数が互いに異なる複数種の電源配
線部よりなるプリミティブセル小群を用意しておき、レ
イアウト時、前記プリミティブセル小群から電源配線部
として配置可能な信号本数をもつプリミティブセルを選
択して配置する。
方法は、プリミティブセル単位に、固有の機能を実現す
る回路が構成されるコア部を同一構成とし、電源配線部
が、配置可能な信号本数が互いに異なる複数種の電源配
線部よりなるプリミティブセル小群を用意しておき、レ
イアウト時、前記プリミティブセル小群から電源配線部
として配置可能な信号本数をもつプリミティブセルを選
択して配置する。
【００１２】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明において、プリミティブセル間相互の電気
的接続を行う信号（「セル間接続信号」という）の配置
は、プリミティブセル内でも行われる。
する。本発明において、プリミティブセル間相互の電気
的接続を行う信号（「セル間接続信号」という）の配置
は、プリミティブセル内でも行われる。
【００１３】本発明は、プリミティブセルの集合体であ
るプリミティブセル群に、同一機能であり、プリミティ
ブセル内にてセル間接続信号の配置可能な最大本数
（「グリッド本数」という）が異なるものを複数用意し
ておき、これらプリミティブセル群の中で任意のグリッ
ド本数のプリミティブセルを選択する。
るプリミティブセル群に、同一機能であり、プリミティ
ブセル内にてセル間接続信号の配置可能な最大本数
（「グリッド本数」という）が異なるものを複数用意し
ておき、これらプリミティブセル群の中で任意のグリッ
ド本数のプリミティブセルを選択する。
【００１４】図１は、プリミティブセルの基本構成を示
すレイアウト図である。プリミティブセルは、トランジ
スタ等により回路を構成するコア（ＣＯＲＥ）部１と、
電源及びセル間接続信号を配置するソース電源配線部２
とから構成されている。コア部１はプリミティブセルの
論理機能を実現する回路であり、コア部が同一であれば
動作機能も同一である。また、コア部１に、セル間接続
信号の信号配線を配線する配線領域も設けられているも
のとする。
すレイアウト図である。プリミティブセルは、トランジ
スタ等により回路を構成するコア（ＣＯＲＥ）部１と、
電源及びセル間接続信号を配置するソース電源配線部２
とから構成されている。コア部１はプリミティブセルの
論理機能を実現する回路であり、コア部が同一であれば
動作機能も同一である。また、コア部１に、セル間接続
信号の信号配線を配線する配線領域も設けられているも
のとする。
【００１５】ソース電源配線部２は、電源配線及びセル
間接続信号線が配線される領域である。コア部１の上下
両側にそれぞれ分離して配置されるソース電源配線部２
は、それぞれ、コア部１の高電位電源側のｐチャネルＭ
ＯＳトランジスタのソース端子への電源（高位側電源）
及び低電位電源側のｎチャネルＭＯＳトランジスタのソ
ース端子への電源（低位側電源）を供給する。
間接続信号線が配線される領域である。コア部１の上下
両側にそれぞれ分離して配置されるソース電源配線部２
は、それぞれ、コア部１の高電位電源側のｐチャネルＭ
ＯＳトランジスタのソース端子への電源（高位側電源）
及び低電位電源側のｎチャネルＭＯＳトランジスタのソ
ース端子への電源（低位側電源）を供給する。
【００１６】プリミティブセルのグリッド本数は、コア
部１と、ソース電源配線部２のセル間接続信号が配置可
能な領域の形状、及び合計面積によって決定される。
部１と、ソース電源配線部２のセル間接続信号が配置可
能な領域の形状、及び合計面積によって決定される。
【００１７】本発明においては、同一コア部に対して、
グリッド本数が異なるソース電源配線部を複数用意する
ことで、同機能でグリッド本数が異なるプリミティブセ
ルを予め作成して用意しておく。これらを各コア部毎に
行い、各コア部毎に、プリミティブセル小群を構成す
る。
グリッド本数が異なるソース電源配線部を複数用意する
ことで、同機能でグリッド本数が異なるプリミティブセ
ルを予め作成して用意しておく。これらを各コア部毎に
行い、各コア部毎に、プリミティブセル小群を構成す
る。
【００１８】本発明のレイアウト方法は、各プリミティ
ブセルについて、対応するプリミティブセル小群の中か
ら最適なセル内の配線本数を持つプリミティブセルを選
択することにより、各セル間接続信号の配線効率が向上
させ、これにより配線チャネル領域を削減し、レイアウ
ト面積の縮小に有効である。
ブセルについて、対応するプリミティブセル小群の中か
ら最適なセル内の配線本数を持つプリミティブセルを選
択することにより、各セル間接続信号の配線効率が向上
させ、これにより配線チャネル領域を削減し、レイアウ
ト面積の縮小に有効である。
【００１９】本発明のレイアウト装置は、その好ましい
実施の形態において、プリミティブセルが、該プリミテ
ィブセルに固有の機能を実現する回路が構成されるコア
部と、前記コア部と電源配線との電気的接続及びプリミ
ティブセル間の前記電気的接続を行うセル間接続信号を
配置する領域を備えた電源配線部を備え、前記プリミテ
ィブセル単位に、コア部を共通とし、前記電源配線部と
して、配置可能なセル間接続信号の本数が互いに異なる
複数種の電源配線部よりなるプリミティブセル小群を設
け、プリミティブセル毎のプリミティブセル小群よりな
るプリミティブセル群をセルライブラリとして格納した
記憶手段を備え、自動配置・配線処理手段では、前記プ
リミティブセル小群から電源配線部として配置可能な信
号本数をもつプリミティブセルを選択して配置及び配線
する。
実施の形態において、プリミティブセルが、該プリミテ
ィブセルに固有の機能を実現する回路が構成されるコア
部と、前記コア部と電源配線との電気的接続及びプリミ
ティブセル間の前記電気的接続を行うセル間接続信号を
配置する領域を備えた電源配線部を備え、前記プリミテ
ィブセル単位に、コア部を共通とし、前記電源配線部と
して、配置可能なセル間接続信号の本数が互いに異なる
複数種の電源配線部よりなるプリミティブセル小群を設
け、プリミティブセル毎のプリミティブセル小群よりな
るプリミティブセル群をセルライブラリとして格納した
記憶手段を備え、自動配置・配線処理手段では、前記プ
リミティブセル小群から電源配線部として配置可能な信
号本数をもつプリミティブセルを選択して配置及び配線
する。
【００２０】本発明においては、前記プリミティブセル
の電源配線部として配置可能な信号本数を複数想定し、
自動配置・配線手段にて、前記電源配線部として配置可
能な信号本数の各想定値に対応したプリミティブセルを
前記プリミティブセルに対応する前記プリミティブセル
小群から選択してレイアウトを、前記想定値の数分行な
うように制御する手段と、数のレイアウト結果の面積の
うち最小面積となるプリミティブセルを用いたレイアウ
トを導出する手段とを備える。
の電源配線部として配置可能な信号本数を複数想定し、
自動配置・配線手段にて、前記電源配線部として配置可
能な信号本数の各想定値に対応したプリミティブセルを
前記プリミティブセルに対応する前記プリミティブセル
小群から選択してレイアウトを、前記想定値の数分行な
うように制御する手段と、数のレイアウト結果の面積の
うち最小面積となるプリミティブセルを用いたレイアウ
トを導出する手段とを備える。
【００２１】本発明においては、前記プリミティブセル
が配置される行について互いに隣接する行に配置される
プリミティブセル間で電源配線を共有する構成としても
よい。
が配置される行について互いに隣接する行に配置される
プリミティブセル間で電源配線を共有する構成としても
よい。
【００２２】本発明において、上記した前記プリミティ
ブセル小群から電源配線部として配置可能な信号本数を
もつプリミティブセルを選択して配置及び配線する処理
は、設計支援装置で実行されるプログラムで実現され
る。本発明において、前記電源配線部として配置可能な
信号本数の各想定値に対応したプリミティブセルを前記
プリミティブセルに対応する前記プリミティブセル小群
から選択してレイアウトを、前記想定値の数分行なうよ
うに制御する処理と、数のレイアウト結果の面積のうち
最小面積となるプリミティブセルを用いたレイアウトを
導出する処理は、設計支援装置で実行されるプログラム
で実現される。この場合、上記プログラムを記録した記
録媒体もしくは該プログラムを伝送する通信媒体から該
プログラムをコンピュータに読み出して該コンピュータ
の主記憶にロードして実行することで本発明を実施する
ことができる。
ブセル小群から電源配線部として配置可能な信号本数を
もつプリミティブセルを選択して配置及び配線する処理
は、設計支援装置で実行されるプログラムで実現され
る。本発明において、前記電源配線部として配置可能な
信号本数の各想定値に対応したプリミティブセルを前記
プリミティブセルに対応する前記プリミティブセル小群
から選択してレイアウトを、前記想定値の数分行なうよ
うに制御する処理と、数のレイアウト結果の面積のうち
最小面積となるプリミティブセルを用いたレイアウトを
導出する処理は、設計支援装置で実行されるプログラム
で実現される。この場合、上記プログラムを記録した記
録媒体もしくは該プログラムを伝送する通信媒体から該
プログラムをコンピュータに読み出して該コンピュータ
の主記憶にロードして実行することで本発明を実施する
ことができる。
【００２３】
【実施例】本発明の実施例について図面を参照して以下
に説明する。図１は、本発明の一実施例のプリミティブ
セルの構成を説明するレイアウト図である。図１を参照
すると、本発明の一実施例において、プリミティブセル
は、トランジスタ及び信号配線により電気回路が構成さ
れるコア部１と、コア部１と電源配線や他のプリミティ
ブセルとの電気的接続、あるいは他のプリミティブセル
同士にて行われるセル間接続信号を配置するソース電源
配線部２と、を有する。
に説明する。図１は、本発明の一実施例のプリミティブ
セルの構成を説明するレイアウト図である。図１を参照
すると、本発明の一実施例において、プリミティブセル
は、トランジスタ及び信号配線により電気回路が構成さ
れるコア部１と、コア部１と電源配線や他のプリミティ
ブセルとの電気的接続、あるいは他のプリミティブセル
同士にて行われるセル間接続信号を配置するソース電源
配線部２と、を有する。
【００２４】コア部１には、プリミティブセルの所望の
機能を実現する回路が構成されており、実質的にプリミ
ティブセルの動作機能を決定する。すなわちプリミティ
ブセルのコア部が同一であれば、そのプリミティブセル
の動作機能は同一のものとなる。コア部１にもセル間接
続信号を配置できる。
機能を実現する回路が構成されており、実質的にプリミ
ティブセルの動作機能を決定する。すなわちプリミティ
ブセルのコア部が同一であれば、そのプリミティブセル
の動作機能は同一のものとなる。コア部１にもセル間接
続信号を配置できる。
【００２５】ソース電源配線部２は、電源配線及びセル
間接続信号の配置を行う領域である。ソース電源配線部
２の形状により、グリッド本数が決定される。
間接続信号の配置を行う領域である。ソース電源配線部
２の形状により、グリッド本数が決定される。
【００２６】図２は、プリミティブセル群の例を示す模
式図である。プリミティブセル群は、動作機能毎に分け
られたプリミティブセル小群Ａ、プリミティブセル小群
Ｂ及びプリミティブセル小群Ｃを含む。
式図である。プリミティブセル群は、動作機能毎に分け
られたプリミティブセル小群Ａ、プリミティブセル小群
Ｂ及びプリミティブセル小群Ｃを含む。
【００２７】各プリミティブセル小群をプリミティブセ
ル小群Ａを例に説明する。プリミティブセル小群Ａは、
動作機能は同一であり、且つグリッド本数が異なるプリ
ミティブセルの集合体である。
ル小群Ａを例に説明する。プリミティブセル小群Ａは、
動作機能は同一であり、且つグリッド本数が異なるプリ
ミティブセルの集合体である。
【００２８】プリミティブセル群Ａを構成する各プリミ
ティブセルＡ１、Ａ２及びＡ３は、同一コア部１を持
つ。またグリッド本数により、ソース電源配線部とし
て、それぞれソース電源配線部２−１、ソース電源配線
部２−２、及びソース電源配線部２−３と形状の異なっ
たソース電源配線部を持つ。
ティブセルＡ１、Ａ２及びＡ３は、同一コア部１を持
つ。またグリッド本数により、ソース電源配線部とし
て、それぞれソース電源配線部２−１、ソース電源配線
部２−２、及びソース電源配線部２−３と形状の異なっ
たソース電源配線部を持つ。
【００２９】プリミティブセル群を構成するプリミティ
ブセル小群の種類の数及び一つのプリミティブセル小群
を構成するプリミティブセルの種類は任意である。
ブセル小群の種類の数及び一つのプリミティブセル小群
を構成するプリミティブセルの種類は任意である。
【００３０】プリミティブセル群より任意のグリッド本
数を持つプリミティブセルを選択し配置及び配線を行
い、プリミティブセルのグリッド本数の選択値を複数個
想定し、レイアウト結果より最小なレイアウトを選択す
る。
数を持つプリミティブセルを選択し配置及び配線を行
い、プリミティブセルのグリッド本数の選択値を複数個
想定し、レイアウト結果より最小なレイアウトを選択す
る。
【００３１】本発明の一実施例の動作について説明す
る。本実施例では、予め選択するプリミティブセルのグ
リッド本数をｍとする。プリミティブセル群の中からグ
リッド本数がｍであるセルのみを用いてレイアウトを行
う。
る。本実施例では、予め選択するプリミティブセルのグ
リッド本数をｍとする。プリミティブセル群の中からグ
リッド本数がｍであるセルのみを用いてレイアウトを行
う。
【００３２】レイアウト設計は、プリミティブセル群よ
り、前述の通りグリッド本数にｍを指定されたプリミテ
ィブセルを用いてセルの配置及び配線を行う。
り、前述の通りグリッド本数にｍを指定されたプリミテ
ィブセルを用いてセルの配置及び配線を行う。
【００３３】この結果として出力されるレイアウトの面
積をＭとする。
積をＭとする。
【００３４】次にプリミティブセルのグリッド本数をｎ
とし、前述と同様にプリミティブセル群より前述の通り
グリッド本数にｎを指定されたプリミティブセルを用い
てレイアウトを行う。このレイアウトの面積をＮとす
る。
とし、前述と同様にプリミティブセル群より前述の通り
グリッド本数にｎを指定されたプリミティブセルを用い
てレイアウトを行う。このレイアウトの面積をＮとす
る。
【００３５】ここで、レイアウト面積Ｍとレイアウト面
積Ｎとを比較し、レイアウト面積の小さいものを採用デ
ータとして保管するとともに、レイアウト面積Ｍとレイ
アウト面積Ｎの大小関係により、次回のプリミティブセ
ルのグリッド本数の選択値を設定する。
積Ｎとを比較し、レイアウト面積の小さいものを採用デ
ータとして保管するとともに、レイアウト面積Ｍとレイ
アウト面積Ｎの大小関係により、次回のプリミティブセ
ルのグリッド本数の選択値を設定する。
【００３６】以後、同様にプリミティブセルのグリッド
本数の選択値を変えてレイアウトを行い、それまでの採
用データと面積の比較を行う。
本数の選択値を変えてレイアウトを行い、それまでの採
用データと面積の比較を行う。
【００３７】このようにして、レイアウトを繰り返す
と、レイアウト面積がある一定値以下にならなくなる。
と、レイアウト面積がある一定値以下にならなくなる。
【００３８】この値がレイアウト面積の最小値であり、
この時の採用データをレイアウトの最終データとする。
この時の採用データをレイアウトの最終データとする。
【００３９】図３は、本発明の一実施例のレイアウト結
果を示す図である。セルＡとセルＧ間のセル間接続信号
は、プリミティブセル内のソース電源配線部に配置され
ている。
果を示す図である。セルＡとセルＧ間のセル間接続信号
は、プリミティブセル内のソース電源配線部に配置され
ている。
【００４０】これにより、セル間接続信号がプリミティ
ブセルの電源配線と交差する必要がないため、複数層に
またがった配線やコンタクト数の低減を図ることができ
る。複数層の配線やコンタクトは、他のセル間接続信号
の配置を阻害する要因であり、これを減少させることで
配線に使用されるレイアウト面積を減少させる。
ブセルの電源配線と交差する必要がないため、複数層に
またがった配線やコンタクト数の低減を図ることができ
る。複数層の配線やコンタクトは、他のセル間接続信号
の配置を阻害する要因であり、これを減少させることで
配線に使用されるレイアウト面積を減少させる。
【００４１】また、本発明ではプリミティブセルのグリ
ッド本数を任意に選択できるため、必要以上にプリミテ
ィブセルのソース電源配線部の面積が大きくなることも
防止でき、レイアウト面積の最小化が図れる。
ッド本数を任意に選択できるため、必要以上にプリミテ
ィブセルのソース電源配線部の面積が大きくなることも
防止でき、レイアウト面積の最小化が図れる。
【００４２】次に本発明の第２の実施例について説明す
る。図４は、本発明の第２の実施例を示す図である。
る。図４は、本発明の第２の実施例を示す図である。
【００４３】本発明の第２の実施例では、プリミティブ
セルを配置する行（「ロウ」という）で電源配線を共有
する。
セルを配置する行（「ロウ」という）で電源配線を共有
する。
【００４４】本発明においては、プリミティブセルは、
セル内のソース電源配線部にセル間接続信号を配置でき
ることから、セル間接続信号をすべてソース電源配線部
に配置し、ロウ毎にそれぞれに配置されている、電源配
線を共有化する。
セル内のソース電源配線部にセル間接続信号を配置でき
ることから、セル間接続信号をすべてソース電源配線部
に配置し、ロウ毎にそれぞれに配置されている、電源配
線を共有化する。
【００４５】この実施例では、電源配線の本数を縮減す
ることで、セル間接続信号と電源配線の交差する点を減
少させることができるため、セル間接続信号の複数層に
またがった配置やコンタクト数の縮減に効果が有る。
ることで、セル間接続信号と電源配線の交差する点を減
少させることができるため、セル間接続信号の複数層に
またがった配置やコンタクト数の縮減に効果が有る。
【００４６】また、ロウとロウの間で電源配線の１配線
分の面積を削除できる。これによりレイアウト面積を縮
小させることが可能である。
分の面積を削除できる。これによりレイアウト面積を縮
小させることが可能である。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
同一コア部に対するソース電源配線部の組み合わせを複
数用意することで、同機能でグリッド本数が異なるプリ
ミティブセル群を構成し、プリミティブセル群の中から
最適なセル内の配線本数を持つプリミティブセルを選択
することにより、各セル間接続信号の配線効率が向上さ
せ、これにより配線チャネル領域を削減し、レイアウト
面積の縮減に貢献する、という効果を奏する。
同一コア部に対するソース電源配線部の組み合わせを複
数用意することで、同機能でグリッド本数が異なるプリ
ミティブセル群を構成し、プリミティブセル群の中から
最適なセル内の配線本数を持つプリミティブセルを選択
することにより、各セル間接続信号の配線効率が向上さ
せ、これにより配線チャネル領域を削減し、レイアウト
面積の縮減に貢献する、という効果を奏する。
【図１】本発明の一実施例のプリミティブセルの基本構
成を示す図である。
成を示す図である。
【図２】本発明の一実施例のプリミティブセルの構成を
例示した図である。
例示した図である。
【図３】本発明の一実施例のレイアウト結果を示す図で
ある。
ある。
【図４】本発明の他の実施例を説明するための図であ
る。
る。
【図５】従来のプリミティブセルを用いたレイアウト結
果を示す図である。
果を示す図である。
【図６】特開平６−１６９０１６号公報に記載されて図
であり、レイアウト構造を示す図である。
であり、レイアウト構造を示す図である。
１ コア部 ２ ソース電源配線部 ３ 第１層配線 ４ 第２層配線 ５ スルーホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古財 敦子 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 Ｆターム(参考） 5F038 CA03 CD02 EZ09 EZ20 5F064 AA04 DD03 DD04 DD25 EE52 HH12
Claims (10)
- 【請求項１】複数のプリミティブセルを配置し電気的に
接続してなる半導体集積回路装置において、 前記プリミティブセルが、該プリミティブセルに固有の
機能を実現する回路を含むコア部と、前記コア部と電源
配線との電気的接続及びプリミティブセル間の前記コア
部相互の電気的接続を行う配線の本数が最適に選択され
る構成とされた電源配線部と、を備えたことを特徴とす
る半導体集積回路装置。 - 【請求項２】前記プリミティブセルが配置される行につ
いて互いに隣接する行に配置されるプリミティブセル間
で電源配線を共有する構成とされている、ことを特徴と
する請求項１記載の半導体集積回路装置。 - 【請求項３】プリミティブセルが、該プリミティブセル
に固有の機能を実現する回路を含むコア部と、前記コア
部と電源配線との電気的接続及びプリミティブセル間の
前記電気的接続を行うセル間接続信号を配置する領域を
備えた電源配線部と、を備え、 前記プリミティブセル単位に、コア部を共通とし、配置
可能なセル間接続信号の本数が互いに異なる複数種の電
源配線部よりなるプリミティブセル小群を記憶手段に登
録しておき、 レイアウト時、前記プリミティブセル小群から電源配線
部として配置可能な信号本数をもつプリミティブセルを
選択して配置する、ことを特徴とする半導体集積回路の
レイアウト方法。 - 【請求項４】プリミティブセルが、該プリミティブセル
に固有の機能を実現する回路を含むコア部と、前記コア
部と電源配線との電気的接続及びプリミティブセル間の
前記電気的接続を行うセル間接続信号を配置する領域を
備えた電源配線部を備え、 前記プリミティブセル単位に、コア部を共通とし、配置
可能なセル間接続信号の本数が互いに異なる複数種の電
源配線部よりなるプリミティブセル小群を記憶手段に登
録しておき、 レイアウトに際して、前記プリミティブセルの電源配線
部として配置可能な信号本数を複数想定し、前記電源配
線部として配置可能な信号本数の各想定値に対応したプ
リミティブセルを前記プリミティブセルに対応する前記
プリミティブセル小群から選択してレイアウトを行うと
ともに、前記レイアウトを前記想定値の数分実行するス
テップと、 複数のレイアウト結果の面積のうち最小面積となるプリ
ミティブセルを用いたレイアウトを導出するステップ
と、 を含むこと特徴とする半導体集積回路のレイアウト方
法。 - 【請求項５】前記プリミティブセルが配置される行につ
いて互いに隣接する行に配置されるプリミティブセル間
で電源配線を共有する構成とされている、ことを特徴と
する請求項４記載の半導体集積回路のレイアウト方法。 - 【請求項６】プリミティブセル方式の半導体集積回路の
レイアウト装置において、 プリミティブセルが、該プリミティブセルに固有の機能
を実現する回路を含むコア部と、前記コア部と電源配線
との電気的接続及びプリミティブセル間の前記電気的接
続を行うセル間接続信号を配置する領域を備えた電源配
線部とを備え、前記プリミティブセル単位に、コア部を
共通とし、配置可能なセル間接続信号の本数が互いに異
なる複数種の電源配線部よりなるプリミティブセル小群
を設け、プリミティブセル毎のプリミティブセル小群よ
りなるプリミティブセル群をセルライブラリとして格納
した記憶手段と、 前記プリミティブセル小群から電源配線部として配置可
能な信号本数をもつプリミティブセルを選択して配置及
び配線する配置・配線処理手段を備えたことを特徴とす
る半導体集積回路のレイアウト装置。 - 【請求項７】プリミティブセル方式の半導体集積回路の
レイアウト装置において、 プリミティブセルが、該プリミティブセルに固有の機能
を実現する回路を含むコア部と、前記コア部と電源配線
との電気的接続及びプリミティブセル間の前記電気的接
続を行うセル間接続信号を配置する領域を備えた電源配
線部と、を備え、前記プリミティブセル単位に、コア部
を共通とし、配置可能なセル間接続信号の本数が互いに
異なる複数種の電源配線部よりなるプリミティブセル小
群を設け、プリミティブセル毎のプリミティブセル小群
よりなるプリミティブセル群をセルライブラリとして格
納した記憶手段を備え、 前記プリミティブセルの電源配線部として配置可能な信
号本数を複数想定し、 配置・配線手段にて、前記電源配線部として配置可能な
信号本数の各想定値に対応したプリミティブセルを前記
プリミティブセルに対応する前記プリミティブセル小群
から選択してレイアウトを、前記想定値の数分、行なう
ように制御する手段と、 複数のレイアウト結果の面積のうち最小面積となるプリ
ミティブセルを用いたレイアウトを導出する手段と、 を含むこと特徴とする半導体集積回路のレイアウト装
置。 - 【請求項８】前記プリミティブセルが配置される行につ
いて互いに隣接する行に配置されるプリミティブセル間
で電源配線を共有する構成とされている、ことを特徴と
する請求項４記載の半導体集積回路のレイアウト装置。 - 【請求項９】プリミティブセル方式の半導体集積回路の
レイアウトを行なう設計支援装置において、 プリミティブセルが、該プリミティブセルに固有の機能
を実現する回路を含むコア部と、前記コア部と電源配線
との電気的接続及びプリミティブセル間の前記電気的接
続を行うセル間接続信号を配置する領域を備えた電源配
線部とを備え、 前記プリミティブセル単位に、コア部を共通とし、配置
可能なセル間接続信号の本数が互いに異なる複数種の電
源配線部よりなるプリミティブセル小群を設け、プリミ
ティブセル毎のプリミティブセル小群よりなるプリミテ
ィブセル群をセルライブラリとして格納した記憶手段を
備え、 前記プリミティブセル小群から電源配線部として配置可
能な信号本数をもつプリミティブセルを選択して配置及
び配線する処理を、前記設計支援装置を構成するコンピ
ュータ上で実行するプログラムを記録した記録媒体。 - 【請求項１０】プリミティブセル方式の半導体集積回路
のレイアウトを行なう設計支援装置において、 プリミティブセルが、該プリミティブセルに固有の機能
を実現する回路を含むコア部と、前記コア部と電源配線
との電気的接続及びプリミティブセル間の前記電気的接
続を行うセル間接続信号を配置する領域を備えた電源配
線部と、を備え、 前記プリミティブセル単位に、コア部を共通とし、配置
可能なセル間接続信号の本数が互いに異なる複数種の電
源配線部よりなるプリミティブセル小群を設け、プリミ
ティブセル毎のプリミティブセル小群よりなるプリミテ
ィブセル群をセルライブラリとして格納した記憶手段を
備え、 前記プリミティブセルの電源配線部として配置可能な信
号本数を複数想定し、 （ａ）前記電源配線部として配置可能な信号本数の各想
定値に対応したプリミティブセルを前記プリミティブセ
ルに対応する前記プリミティブセル小群から選択してレ
イアウトを行なう処理、 （ｂ）前記処理（ａ）のレイアウトを前記想定値の数分
行なうように制御する処理、 （ｃ）複数のレイアウト結果の面積のうち最小面積とな
るプリミティブセルを用いたレイアウトを導出する処
理、 の前記（ａ）乃至（ｃ）の処理を、前記設計支援装置を
構成するコンピュータ上で実行するプログラムを記録し
た記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17182199A JP3349989B2 (ja) | 1999-06-18 | 1999-06-18 | 半導体集積回路装置及びそのレイアウト方法及び装置 |
| US09/588,458 US6513147B1 (en) | 1999-06-18 | 2000-06-06 | Semiconductor integrated circuit device and layout method using primitive cells having indentical core designs |
| EP00112706A EP1061583A1 (en) | 1999-06-18 | 2000-06-15 | Semiconductor integrated circuit device and apparatus for producing the layout thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17182199A JP3349989B2 (ja) | 1999-06-18 | 1999-06-18 | 半導体集積回路装置及びそのレイアウト方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007209A true JP2001007209A (ja) | 2001-01-12 |
| JP3349989B2 JP3349989B2 (ja) | 2002-11-25 |
Family
ID=15930374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17182199A Expired - Fee Related JP3349989B2 (ja) | 1999-06-18 | 1999-06-18 | 半導体集積回路装置及びそのレイアウト方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6513147B1 (ja) |
| EP (1) | EP1061583A1 (ja) |
| JP (1) | JP3349989B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6754880B2 (en) | 2001-11-29 | 2004-06-22 | Nec Electronics Corporation | Method for automatically laying out semiconductor integrated circuit |
| US6849906B2 (en) | 2002-08-14 | 2005-02-01 | Kabushiki Kaisha Toshiba | Standard-cell type semiconductor integrated circuit device with a mixed arrangement of standard cells differing in height |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053424B2 (en) * | 2002-10-31 | 2006-05-30 | Yamaha Corporation | Semiconductor integrated circuit device and its manufacture using automatic layout |
| JP2004221231A (ja) * | 2003-01-14 | 2004-08-05 | Nec Electronics Corp | レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 |
| US7536664B2 (en) | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
| JP2007234777A (ja) * | 2006-02-28 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびその設計方法 |
| US8584077B1 (en) * | 2012-07-30 | 2013-11-12 | Agilent Technologies, Inc. | User-controllable connectivity engine for electronic design automation tools |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285656A (ja) * | 1989-04-27 | 1990-11-22 | Toshiba Corp | スタンダードセル方式の半導体集積回路 |
| JPH0329342A (ja) | 1989-06-26 | 1991-02-07 | Toshiba Corp | 半導体装置 |
| JPH0685062A (ja) | 1992-09-04 | 1994-03-25 | Fujitsu Ltd | セルベースレイアウト設計方法 |
| JPH06169016A (ja) | 1992-11-30 | 1994-06-14 | Toshiba Corp | 半導体集積回路及びそのレイアウト設計方法 |
| JPH07321295A (ja) * | 1994-05-27 | 1995-12-08 | Fujitsu Ltd | 半導体集積回路に於けるセル列と配線チャネルの配置方法 |
| JPH08330434A (ja) | 1994-12-09 | 1996-12-13 | Mitsubishi Electric Corp | 半導体集積回路装置およびその配置配線方法並びにレイアウト方法 |
| EP0782187B1 (en) * | 1995-12-29 | 2000-06-28 | STMicroelectronics S.r.l. | A library of standard cells for the design of integrated circuits |
| JP3352895B2 (ja) * | 1996-12-25 | 2002-12-03 | 株式会社東芝 | 半導体集積回路、半導体集積回路の設計方法および製造方法 |
| JP3420694B2 (ja) * | 1996-12-27 | 2003-06-30 | 株式会社東芝 | スタンダードセル方式の集積回路 |
| JPH10284690A (ja) * | 1997-04-07 | 1998-10-23 | Toshiba Corp | 半導体集積回路装置及びその電源配線方法 |
| JP4014708B2 (ja) * | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
| US5981987A (en) * | 1997-12-02 | 1999-11-09 | Nurlogic Design, Inc. | Power ground metallization routing in a semiconductor device |
| JP3123974B2 (ja) * | 1998-03-19 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路の配線方法 |
| JP3564295B2 (ja) * | 1998-05-22 | 2004-09-08 | 富士通株式会社 | セル配置装置及び方法並びにセル配置プログラムを記録したコンピュータ読取り可能な記録媒体 |
-
1999
- 1999-06-18 JP JP17182199A patent/JP3349989B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-06 US US09/588,458 patent/US6513147B1/en not_active Expired - Fee Related
- 2000-06-15 EP EP00112706A patent/EP1061583A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6754880B2 (en) | 2001-11-29 | 2004-06-22 | Nec Electronics Corporation | Method for automatically laying out semiconductor integrated circuit |
| US6849906B2 (en) | 2002-08-14 | 2005-02-01 | Kabushiki Kaisha Toshiba | Standard-cell type semiconductor integrated circuit device with a mixed arrangement of standard cells differing in height |
Also Published As
| Publication number | Publication date |
|---|---|
| US6513147B1 (en) | 2003-01-28 |
| JP3349989B2 (ja) | 2002-11-25 |
| EP1061583A1 (en) | 2000-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838713B1 (en) | Dual-height cell with variable width power rail architecture | |
| USRE39469E1 (en) | Semiconductor integrated circuit with mixed gate array and standard cell | |
| US6938226B2 (en) | 7-tracks standard cell library | |
| US6765245B2 (en) | Gate array core cell for VLSI ASIC devices | |
| US6269466B1 (en) | Method of constructing an integrated circuit utilizing multiple layers of interconnect | |
| US6675361B1 (en) | Method of constructing an integrated circuit comprising an embedded macro | |
| EP0563973B1 (en) | Master slice integrated circuit having a reduced chip size and a reduced power supply noise | |
| JPH0555530A (ja) | 不揮発性記憶装置 | |
| US5012427A (en) | Semiconductor integrated circuit and method of manufacturing the same | |
| US6066866A (en) | Semiconductor device with alternating general-purpose functional regions and specific functional regions | |
| JP3349989B2 (ja) | 半導体集積回路装置及びそのレイアウト方法及び装置 | |
| JPS59163837A (ja) | 半導体集積回路 | |
| US4910574A (en) | Porous circuit macro for semiconductor integrated circuits | |
| JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
| JP3644138B2 (ja) | 半導体集積回路及びその配置配線方法 | |
| US6421819B1 (en) | Integrated circuit layout designing system and power source eliminating method to be employed in the same using arranging power blocks | |
| EP1143520B1 (en) | High density and high speed cell array architecture | |
| US20050128818A1 (en) | Memory circuit and method of generating the same | |
| JPH08213577A (ja) | 半導体集積回路装置 | |
| JPS5972742A (ja) | マスタスライスｌｓｉのマスタ方法 | |
| JP5385575B2 (ja) | 半導体記憶装置 | |
| EP0288688A2 (en) | Porous circuit macro for semiconductor integrated circuits | |
| JPH08340096A (ja) | 半導体集積回路の製造方法及び半導体集積回路 | |
| JPH04312958A (ja) | 半導体集積回路装置 | |
| JPH07176617A (ja) | 半導体集積回路装置及びその設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020827 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130913 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |