JP2001284454A - マルチレベル共面相互接続構造 - Google Patents

マルチレベル共面相互接続構造

Info

Publication number
JP2001284454A
JP2001284454A JP2001047144A JP2001047144A JP2001284454A JP 2001284454 A JP2001284454 A JP 2001284454A JP 2001047144 A JP2001047144 A JP 2001047144A JP 2001047144 A JP2001047144 A JP 2001047144A JP 2001284454 A JP2001284454 A JP 2001284454A
Authority
JP
Japan
Prior art keywords
layer
dielectric
interconnect structure
coplanar
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001047144A
Other languages
English (en)
Inventor
Charles R Davis
チャールズ・アール・デイヴィス
Daniel Charles Edelstein
ダニエル・チャールズ・エデルステイン
John C Hay
ジョン・シー・ヘイ
Jeffrey C Hedrick
ジェフリー・シー・ヘドリック
Christopher Jahnes
クリストファー・ジャーネス
Gahay Vincent Mc
ヴィンセント・マクゲイヘイ
Henry A Nye
ヘンリー・エイ・ナイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2001284454A publication Critical patent/JP2001284454A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 バックエンド・オブ・ライン構造の剛性を改
善する。 【解決手段】 集積回路チップ上のマルチレベル銅ダマ
シン相互接続構造は、集積回路上にあって、かなり低い
誘電率とかなり高い弾性係数とを有する誘電体材料によ
って分離された複数のライン導体を含む。第１の平坦な
相互接続層１４上の第２の平坦な相互接続層１８は、第
１の平坦な相互接続層１４の誘電体材料より高い弾性係
数を有する誘電体膜２６と、誘電体膜２６を通る導電バ
イア２８とからなる。導電バイア２８は、選択的にライ
ン導体２２に接触している。第２の平坦な相互接続層１
８上の第３の平坦な相互接続層２０は、誘電体材料によ
って分離され、導電バイアに選択的に接触している複数
のライン導体２２を有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路上のマル
チレベル共面相互接続構造に関し、特に、バックエンド
・オブ・ライン構造の剛性（ｓｔｉｆｆｎｅｓｓ）を改
善するハイブリッド誘電体構造に関する。
【０００２】
【従来の技術】集積回路密度における継続された改良
は、部分的には、相互接続技術の進歩によるものであ
る。ＩＣ製造は、一般に、前処理（ｆｒｏｎｔ ｅｎｄ
ｏｆ ｔｈｅ ｌｉｎｅ；ＦＥＯＬ）プロセスおよび
後処理（ｂａｃｋ ｅｎｄ ｏｆｔｈｅ ｌｉｎｅ；Ｂ
ＥＯＬ）プロセスを含む。ＦＥＯＬプロセスは、ポリシ
リコン・ゲート層と共に、トランジスタおよびキャパシ
タなどを形成することに関する。ＢＥＯＬプロセスは、
金属相互接続および関連誘電体を形成する工程を含む。
従来の相互接続構造は、導体としてアルミニウムを用い
ている。アルミニウムは、膜として付着された後、パタ
ーニングされ、相互接続を形成する。次に、誘電体絶縁
材料が、付加され、平坦化される。
【０００３】近年では、銅相互接続を用いるプロセス
が、開発されてきた。このようなプロセスの１つは、チ
ップ相互接続にダマシン銅電気メッキを用いる。このプ
ロセスは、まず、平坦な絶縁層を形成する。絶縁層は、
エッチングされ、トレンチまたはバイアを形成する。こ
れらトレンチまたはバイアは、金属で充填され、研磨さ
れて平坦化される。デュアルダマシン・プロセスでは、
２つのパターンが、１つに結合される。
【０００４】アルミニウム相互接続から銅相互接続への
遷移は、相互接続の抵抗を減少させた。ＲＣノイズを小
さくするために、今日では、低誘電率（“ｌｏｗ ｋ”
とも呼ばれる）を有する誘電体材料が、ＢＥＯＬ構造内
に集積されている。しかし、低誘電率誘電体材料は、一
般的には、全く構造的ではない。それら誘電体材料は、
デバイスの電気的信頼性に悪影響を与えることなく、ワ
イヤーボンディングまたはボールボンディングの際に生
じる荷重に耐えることはできない。しかし、高弾性係数
を有する石英から、誘電体として用いられる低弾性係数
の材料への工業的変化は、考慮されなければならない。
【０００５】
【発明が解決しようとする課題】本発明は、上述した問
題の１つ以上を、新規かつ簡単な方法で克服することに
ある。
【０００６】
【課題を解決するための手段】本発明によれば、低誘電
率誘電体材料を用いるハイブリッド誘電体の相互接続構
造は、ノイズが殆ど同じラインレベルでは低い弾性係数
の誘電体材料を使用し、バイアレベルでは全く構造的な
高い弾性係数の誘電体材料を使用する。
【０００７】概略すれば、本発明は、集積回路上のマル
チレベル共面相互接続構造を開示し、この構造は、かな
り低い誘電率とかなり低い弾性係数とを有する誘電体材
料によって分離された複数の相互接続導体を有する平坦
なライン層を含む。平坦なバイア層は、ライン層の誘電
体材料よりも高い弾性係数を有する誘電体膜と、誘電体
膜を通る導電バイアとからなる。ライン層およびバイア
層の一方は、集積回路上にあり、第１の層を構成し、ラ
イン層およびバイア層の他方は、第１の層上にあり、導
電バイアが、ライン層導体に選択的に接触している。
【０００８】本発明の１つの形態は、誘電体膜が、かな
り低い誘電率を有することである。
【０００９】本発明の他の形態は、誘電体材料が、約
３．０より低い誘電率を有することである。
【００１０】本発明の他の形態は、誘電体材料が、ポリ
アリーレンエーテル材料からなることである。
【００１１】本発明のまた他の形態は、誘電体材料が、
有機材料または無機材料からなることである。誘電体膜
は、無機薄膜からなる。
【００１２】本発明のまた他の形態は、誘電体膜が、Ｓ
ｉＣＯＨ膜からなることである。
【００１３】本発明の他の形態によれば、集積回路上の
マルチレベル共面銅ダマシン相互接続構造を開示し、こ
の構造は、集積回路基板上にあり、かなり低い誘電率と
かなり低い弾性係数とを有する誘電体材料によって分離
された複数のライン導体を有する第１の平坦な相互接続
層を含む。第１の平坦な相互接続層上の第２の平坦な相
互接続層は、第１の平坦な相互接続層の誘電体材料より
もかなり高い弾性係数を有する誘電体膜と、誘電体膜を
通る導電バイアとからなる。導電バイアは、ライン導体
に選択的に接触している。第２の平坦な相互接続層上の
第３の平坦な相互接続層は、誘電体材料によって分離さ
れ、導電バイアに選択的に接触している複数のライン導
体を有する。
【００１４】本発明のまた他の形態によれば、集積回路
チップ上のマルチレベル共面相互接続構造は、かなり低
い誘電率を有する有機または無機誘電体材料によって分
離された複数の相互接続導体を有する平坦なライン層を
有する。平坦なバイア層は、かなり低い誘電率を有する
無機誘電体膜と、無機誘電体膜を通る導電バイアとから
なる。ライン層およびバイア層の一方は、集積回路基板
上にあり、第１の層を構成し、ライン層およびバイア層
の他方は、第１の層上にあり、導電バイアが、ライン層
導体に選択的に接触している。
【００１５】本発明のまた他の形態および利点は、実施
の形態および図面によって容易に明らかになるであろ
う。
【００１６】
【発明の実施の形態】銅相互接続に対するアスペクト比
が、次世代デバイスと共に増大するにつれて、ライン間
のクロストークは、同じラインレベル上のライン間では
かなり発生し、異なるラインレベル（すなわち、バイア
レベルにわたるキャパシタンス）上にあるライン間では
あまり発生しない。本発明によれば、低誘電率を有する
誘電体材料は、あるラインレベル上のラインを分離す
る。銅密度が重要でないバイアレベルでは、バイアレベ
ルに高弾性係数の誘電体材料を用いることによって、剛
性が増大する。
【００１７】まず、図１に、本発明によるマルチレベル
共面相互接続構造１２を有する集積回路チップ１０を示
す。相互接続構造は、基板１６上に第１の平坦な層１４
を含む。第２の平坦な層１８は、第１の平坦な層１４上
にある。最後に、第３の平坦な層２０は、第２の平坦な
層１８上にある。
【００１８】基板１６は、下層の電子デバイスを有する
シリコン集積回路からなる。第１の平坦な層１４は、ラ
イン層からなる。第２の平坦な層１８は、バイア層から
なる。第３の平坦な層２０は、ライン層からなる。
【００１９】ライン層１４および２０は、誘電体材料２
４によって分離された複数の相互接続導体２２を有す
る。バイア層１８は、誘電体膜２６を有し、誘電体膜
は、膜をを通る複数の導電バイア２８を有している。導
電バイア２８は、導体２２のうちの所定の導体に選択的
に接触している。明らかなように、集積回路チップ１０
の構造に必要な特定の接続が定められる。
【００２０】本発明によれば、ライン層１４および２０
内の誘電体材料２４は、低誘電率および低弾性係数の誘
電体からなる。バイア層１８内の誘電体膜２６は、適度
な低誘電率と、高弾性係数とを有する。集積回路におい
て用いられる普通の誘電体材料は、ｋ＝４．０の誘電率
と、約７５ＧＰａの弾性係数とを有する。本発明の実施
例では、ラインレベル１４および２０における誘電率
は、４．０より低く、好適には３．０より低く、弾性係
数は、２０ＧＰａより低い。本発明の実施例では、誘電
体材料２４は、Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏｍｐａ
ｎｙから市販されるＳｉＬＫ半導体誘電体樹脂とするこ
とができる。ＳｉＬＫは、絶縁膜を形成するために硬化
された有機材料上にスピン塗布されたポリアリーレンエ
ーテルである。あるいはまた、誘電体材料２４は、無機
材料とすることができる。ＳｉＬＫは、ｋ＝２．６５の
誘電率を有する。誘電体膜２６は、例えば、ｋ＝２．７
の誘電率を有するＳｉＣＯＨのような無機薄膜とするこ
とができる。本発明によれば、バイア層１８内の誘電体
膜２６に、ＳｉＯ2 を含む高誘電率材料を用いることが
できる。しかし、高誘電率材料は、ライン１４または２
０では用いない。
【００２１】図２〜４に、相互接続構造１２を形成する
プロセスを示す。図２は、ライン層からなる第１の層１
４を含む基板１６を示す。第１の層１４は、銅相互接続
導体２２の１つおよび誘電体材料２４を含む。本発明の
実施例では、上述したように、誘電体材料２４は、絶縁
膜を形成するために、スピン塗布され硬化されたＳｉＬ
Ｋからなる。次に、相互接続ライン導体２２が、普通の
銅ダマシン処理を用いて形成される。バリア層３０は、
第１の層１４に積層する。次に、無機誘電体薄膜２６
が、ＳｉＣＯＨのプラズマ化学気相成長（ＰＥＣＶＤ）
を用いて、第１の層１４上に付着される。次に、バイア
開口３２が、普通のパターニング技術およびエッチング
技術を用いて形成される。
【００２２】図３では、ＳｉＬＫ誘電体材料２４が、ス
ピン塗布され硬化される。図示のように、ボイド３４
が、バイア開口３２内に形成されることがある。ハード
マスク・キャップ層３６が、ＳｉＬＫ２４上に形成さ
れ、次に、フォトレジスト層３８が、形成されるべき導
体ラインパターンに従ってパターニングされる。図４で
は、パターニングされない領域内のＳｉＬＫ誘電体材料
２４を除去するために、ＳｉＬＫエッチングが行われ
る。バイア開口３２の下層のバリア層３０を除去するた
めには、別のガスが用いられる。次に、バイアレベル１
８の導電バイア２８と、第３の平坦な層２０内のライン
導体２２とを電気メッキするために、デュアルダマシン
・プロセスが用いられる。
【００２３】明らかなように、相互接続構造１２は、追
加のライン層および／またはバイア層を用いることがで
きる。同様に、チップ要件により、第１の層は、バイア
層、第２の層はライン層、などとすることができる。
【００２４】このように、本発明は、特に、銅ダマシン
相互接続に対する２種の低誘電率材料の使用に関する。
各誘電体は、平坦な面に付着された平坦な膜で用いられ
る。平坦なレベル上の相互接続間の各ギャップは、間隔
に拘わらず、同じ低誘電率材料で充填される。異なる誘
電体間の全ての界面は、完全に水平である。本発明によ
れば、高誘電率材料は、バイアレベルで用いることがで
きるが、相互接続導体間では用いることができない。
【００２５】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）集積回路チップ上のマルチレベル共面相互接続構
造であって、かなり低い誘電率とかなり低い弾性係数と
を有する誘電体材料によって分離された複数の相互接続
導体を有する平坦なライン層と、前記ライン層の誘電体
材料よりも高い弾性係数を有する誘電体膜と、前記誘電
体膜を通る導電バイアとからなる平坦なバイア層とを備
え、前記ライン層およびバイア層の一方は、集積回路基
板上にあり、第１の層を構成し、前記ライン層およびバ
イア層の他方は、前記第１の層上にあり、前記導電バイ
アが、前記ライン層の導体に選択的に接触している、マ
ルチレベル共面相互接続構造。 （２）前記誘電体膜は、かなり低い誘電率を有する、上
記（１）に記載のマルチレベル共面相互接続構造。 （３）前記誘電体材料は、約３．０より低い誘電率を有
する、上記（１）に記載のマルチレベル共面相互接続構
造。 （４）前記誘電体材料は、ポリアリーレンエーテル材料
からなる、上記（１）に記載のマルチレベル共面相互接
続構造。 （５）前記誘電体材料は、有機材料からなる、上記
（１）に記載のマルチレベル共面相互接続構造。 （６）前記誘電体膜は、無機薄膜からなる、上記（１）
に記載のマルチレベル共面相互接続構造。 （７）前記誘電体膜は、ＳｉＣＯＨ膜からなる、上記
（１）に記載のマルチレベル共面相互接続構造。 （８）集積回路上のマルチレベル共面銅ダマシン相互接
続構造であって、集積回路上にあり、かなり低い誘電率
とかなり低い弾性係数とを有する誘電体材料によって分
離された複数のライン導体を有する第１の平坦な相互接
続層と、前記第１の平坦な相互接続層上にあり、前記第
１の平坦な相互接続層の誘電体材料よりも高い弾性係数
を有する誘電体膜と、前記誘電体膜を通る導電バイアと
からなる第２の平坦な相互接続層と、前記第２の平坦な
相互接続層上にあり、前記誘電体材料によって分離さ
れ、前記導電バイアに選択的に接触している複数のライ
ン導体を有する第３の平坦な相互接続層とを備えた、マ
ルチレベル共面銅ダマシン相互接続構造。 （９）前記誘電体膜は、かなり低い誘電率を有する、上
記（８）に記載のマルチレベル共面銅ダマシン相互接続
構造。 （１０） 前記誘電体材料は、約３．０より低い誘電率
を有する、上記（８）に記載のマルチレベル共面銅ダマ
シン相互接続構造。 （１１）前記誘電体材料は、ポリアリーレンエーテル材
料からなる、上記（８）に記載のマルチレベル共面銅ダ
マシン相互接続構造。 （１２）前記誘電体材料は、有機材料からなる、上記
（８）に記載のマルチレベル共面銅ダマシン相互接続構
造。 （１３）前記誘電体膜は、無機薄膜からなる、上記
（８）に記載のマルチレベル共面銅ダマシン相互接続構
造。 （１４）前記誘電体膜は、ＳｉＣＯＨ膜からなる、上記
（８）に記載のマルチレベル共面ダマシン相互接続構
造。 （１５）集積回路上のマルチレベル共面相互接続構造で
あって、かなり低い誘電率を有する誘電体材料によって
分離された複数の相互接続導体を有する平坦なライン層
と、かなり低い誘電率を有する無機誘電体膜と、前記無
機誘電体膜を通る導電バイアとからなる平坦なバイア層
とを備え、前記ライン層およびバイア層の一方は、集積
回路基板上にあり、第１の層を構成し、前記ライン層お
よびバイア層の他方は、前記第１の層上にあり、前記導
電バイアが、前記ライン層の導体に選択的に接触してい
る、マルチレベル共面相互接続構造。 （１６）前記誘電体材料は、前記誘電体膜より低い弾性
係数を有する、上記（１５）に記載のマルチレベル共面
相互接続構造。 （１７）前記誘電体材料および前記誘電体膜は、各々、
約３．０より低い誘電率を有する、上記（１５）に記載
のマルチレベル共面相互接続構造。 （１８）前記誘電体材料は、２０ＧＰａより低い弾性係
数を有する、上記（１６）に記載のマルチレベル共面相
互接続構造。
【図面の簡単な説明】
【図１】本発明によって、集積回路チップ上で用いられ
るマルチレベル共面相互接続構造を示す断面図である。
【図２】図１の相互接続構造を製造するプロセスを示す
図である。
【図３】図１の相互接続構造を製造するプロセスを示す
図である。
【図４】図１の相互接続構造を製造するプロセスを示す
図である。
【符号の説明】
１０ 集積回路チップ １２ 相互接続構造 １４ 第１の平坦な層 １６ 基板 １８ 第２の平坦な層 ２０ 第３の平坦な層 ２２ 複数の相互接続導体 ２４ 誘電体材料 ２６ 誘電体膜 ２８ 導電バイア ３０ バリア層 ３２ 開口 ３４ ボイド ３６ キャップ層 ３８ フォトレジスト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールズ・アール・デイヴィス アメリカ合衆国 12524 ニューヨーク州 フィッシュキル フース ビーエルブイ ディー 38 (72)発明者 ダニエル・チャールズ・エデルステイン アメリカ合衆国 10606 ニューヨーク州 ホワイト プレインズ シャルロッテ エスティー 15 (72)発明者 ジョン・シー・ヘイ アメリカ合衆国 37922 テネシー州 ノ ックスヴィル バトルフロント トレイル 709 (72)発明者 ジェフリー・シー・ヘドリック アメリカ合衆国 07645 ニュージャージ ー州 モントヴェイル ホープ エスティ ー ５ (72)発明者 クリストファー・ジャーネス アメリカ合衆国 07458 ニュージャージ ー州 アッパー サドル リバー サンラ イズ レーン ７ (72)発明者 ヴィンセント・マクゲイヘイ アメリカ合衆国 12601 ニューヨーク州 ポウキープシー イェイツ ビーエルブ イディー ５ (72)発明者 ヘンリー・エイ・ナイ アメリカ合衆国 06804 コネチカット州 ブルックフィールド ウィスコニアー ロード 196

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】集積回路チップ上のマルチレベル共面相互
    接続構造であって、 かなり低い誘電率とかなり低い弾性係数とを有する誘電
    体材料によって分離された複数の相互接続導体を有する
    平坦なライン層と、 前記ライン層の誘電体材料よりも高い弾性係数を有する
    誘電体膜と、前記誘電体膜を通る導電バイアとからなる
    平坦なバイア層とを備え、 前記ライン層およびバイア層の一方は、集積回路基板上
    にあり、第１の層を構成し、前記ライン層およびバイア
    層の他方は、前記第１の層上にあり、前記導電バイア
    が、前記ライン層の導体に選択的に接触している、マル
    チレベル共面相互接続構造。
  2. 【請求項２】前記誘電体膜は、かなり低い誘電率を有す
    る、請求項１に記載のマルチレベル共面相互接続構造。
  3. 【請求項３】前記誘電体材料は、約３．０より低い誘電
    率を有する、請求項１に記載のマルチレベル共面相互接
    続構造。
  4. 【請求項４】前記誘電体材料は、ポリアリーレンエーテ
    ル材料からなる、請求項１に記載のマルチレベル共面相
    互接続構造。
  5. 【請求項５】前記誘電体材料は、有機材料からなる、請
    求項１に記載のマルチレベル共面相互接続構造。
  6. 【請求項６】前記誘電体膜は、無機薄膜からなる、請求
    項１に記載のマルチレベル共面相互接続構造。
  7. 【請求項７】前記誘電体膜は、ＳｉＣＯＨ膜からなる、
    請求項１に記載のマルチレベル共面相互接続構造。
  8. 【請求項８】集積回路上のマルチレベル共面銅ダマシン
    相互接続構造であって、 集積回路上にあり、かなり低い誘電率とかなり低い弾性
    係数とを有する誘電体材料によって分離された複数のラ
    イン導体を有する第１の平坦な相互接続層と、 前記第１の平坦な相互接続層上にあり、前記第１の平坦
    な相互接続層の誘電体材料よりも高い弾性係数を有する
    誘電体膜と、前記誘電体膜を通る導電バイアとからなる
    第２の平坦な相互接続層と、 前記第２の平坦な相互接続層上にあり、前記誘電体材料
    によって分離され、前記導電バイアに選択的に接触して
    いる複数のライン導体を有する第３の平坦な相互接続層
    とを備えた、マルチレベル共面銅ダマシン相互接続構
    造。
  9. 【請求項９】前記誘電体膜は、かなり低い誘電率を有す
    る、請求項８に記載のマルチレベル共面銅ダマシン相互
    接続構造。
  10. 【請求項１０】前記誘電体材料は、約３．０より低い誘
    電率を有する、請求項８に記載のマルチレベル共面銅ダ
    マシン相互接続構造。
  11. 【請求項１１】前記誘電体材料は、ポリアリーレンエー
    テル材料からなる、請求項８に記載のマルチレベル共面
    銅ダマシン相互接続構造。
  12. 【請求項１２】前記誘電体材料は、有機材料からなる、
    請求項８に記載のマルチレベル共面銅ダマシン相互接続
    構造。
  13. 【請求項１３】前記誘電体膜は、無機薄膜からなる、請
    求項８に記載のマルチレベル共面銅ダマシン相互接続構
    造。
  14. 【請求項１４】前記誘電体膜は、ＳｉＣＯＨ膜からな
    る、請求項８に記載のマルチレベル共面ダマシン相互接
    続構造。
  15. 【請求項１５】集積回路上のマルチレベル共面相互接続
    構造であって、 かなり低い誘電率を有する誘電体材料によって分離され
    た複数の相互接続導体を有する平坦なライン層と、 かなり低い誘電率を有する無機誘電体膜と、前記無機誘
    電体膜を通る導電バイアとからなる平坦なバイア層とを
    備え、 前記ライン層およびバイア層の一方は、集積回路基板上
    にあり、第１の層を構成し、前記ライン層およびバイア
    層の他方は、前記第１の層上にあり、前記導電バイア
    が、前記ライン層の導体に選択的に接触している、マル
    チレベル共面相互接続構造。
  16. 【請求項１６】前記誘電体材料は、前記誘電体膜より低
    い弾性係数を有する、請求項１５に記載のマルチレベル
    共面相互接続構造。
  17. 【請求項１７】前記誘電体材料および前記誘電体膜は、
    各々、約３．０より低い誘電率を有する、請求項１５に
    記載のマルチレベル共面相互接続構造。
  18. 【請求項１８】前記誘電体材料は、２０ＧＰａより低い
    弾性係数を有する、請求項１６に記載のマルチレベル共
    面相互接続構造。
JP2001047144A 2000-02-29 2001-02-22 マルチレベル共面相互接続構造 Pending JP2001284454A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/515110 2000-02-29
US09/515,110 US6486557B1 (en) 2000-02-29 2000-02-29 Hybrid dielectric structure for improving the stiffness of back end of the line structures

Publications (1)

Publication Number Publication Date
JP2001284454A true JP2001284454A (ja) 2001-10-12

Family

ID=24050008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047144A Pending JP2001284454A (ja) 2000-02-29 2001-02-22 マルチレベル共面相互接続構造

Country Status (7)

Country Link
US (1) US6486557B1 (ja)
JP (1) JP2001284454A (ja)
KR (1) KR100388830B1 (ja)
CN (1) CN1176491C (ja)
DE (1) DE10106161A1 (ja)
SG (1) SG101957A1 (ja)
TW (1) TW477028B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235978A (ja) * 2004-02-19 2005-09-02 Sony Corp 半導体装置および半導体装置の製造方法
JP2006054487A (ja) * 2005-10-13 2006-02-23 Fujitsu Ltd 半導体集積回路装置
JP2006506806A (ja) * 2002-11-14 2006-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイブリッド誘電体を備えた高信頼低誘電率相互接続構造
WO2007020688A1 (ja) * 2005-08-17 2007-02-22 Fujitsu Limited 半導体装置及びその製造方法
US7928002B2 (en) 2008-03-05 2011-04-19 Samsung Electronics Co., Ltd. Method of forming wiring layer of semiconductor device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269666A1 (en) * 2004-06-07 2005-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuses as programmable data storage
US6737727B2 (en) * 2001-01-12 2004-05-18 International Business Machines Corporation Electronic structures with reduced capacitance
US7425346B2 (en) * 2001-02-26 2008-09-16 Dielectric Systems, Inc. Method for making hybrid dielectric film
US6642139B1 (en) * 2002-06-28 2003-11-04 Macronix International Co., Ltd. Method for forming interconnection structure in an integration circuit
US6653223B1 (en) * 2002-07-09 2003-11-25 Taiwan Semiconductor Manufacturing Co., Ltd Dual damascene method employing void forming via filling dielectric layer
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
JP2005085939A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
US7851872B2 (en) * 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US7960833B2 (en) * 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7265448B2 (en) * 2004-01-26 2007-09-04 Marvell World Trade Ltd. Interconnect structure for power transistors
JP2005136215A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置
US20050140029A1 (en) * 2003-12-31 2005-06-30 Lih-Ping Li Heterogeneous low k dielectric
US20050285222A1 (en) 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
US20070187828A1 (en) * 2006-02-14 2007-08-16 International Business Machines Corporation Ild layer with intermediate dielectric constant material immediately below silicon dioxide based ild layer
US7425910B1 (en) 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
US8836127B2 (en) * 2009-11-19 2014-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with flexible dielectric layer
US10534888B2 (en) 2018-01-03 2020-01-14 International Business Machines Corporation Hybrid back end of line metallization to balance performance and reliability

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5023205A (en) * 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
US5486493A (en) 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5691573A (en) 1995-06-07 1997-11-25 Advanced Micro Devices, Inc. Composite insulation with a dielectric constant of less than 3 in a narrow space separating conductive lines
US5776834A (en) 1995-06-07 1998-07-07 Advanced Micro Devices, Inc. Bias plasma deposition for selective low dielectric insulation
US5821621A (en) 1995-10-12 1998-10-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits
US5942328A (en) * 1996-02-29 1999-08-24 International Business Machines Corporation Low dielectric constant amorphous fluorinated carbon and method of preparation
US5965679A (en) * 1996-09-10 1999-10-12 The Dow Chemical Company Polyphenylene oligomers and polymers
US5744865A (en) * 1996-10-22 1998-04-28 Texas Instruments Incorporated Highly thermally conductive interconnect structure for intergrated circuits
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6093636A (en) * 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
JP3727818B2 (ja) * 1999-03-19 2005-12-21 株式会社東芝 半導体装置の配線構造及びその形成方法
US6107357A (en) * 1999-11-16 2000-08-22 International Business Machines Corporatrion Dielectric compositions and method for their manufacture
JP4658280B2 (ja) * 1999-11-29 2011-03-23 太平洋セメント株式会社 積層型圧電アクチュエータ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006506806A (ja) * 2002-11-14 2006-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイブリッド誘電体を備えた高信頼低誘電率相互接続構造
JP2011061228A (ja) * 2002-11-14 2011-03-24 Internatl Business Mach Corp <Ibm> ハイブリッド誘電体を備えた高信頼低誘電率相互接続構造
JP2005235978A (ja) * 2004-02-19 2005-09-02 Sony Corp 半導体装置および半導体装置の製造方法
WO2007020688A1 (ja) * 2005-08-17 2007-02-22 Fujitsu Limited 半導体装置及びその製造方法
KR101015444B1 (ko) * 2005-08-17 2011-02-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US7956462B2 (en) 2005-08-17 2011-06-07 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP2006054487A (ja) * 2005-10-13 2006-02-23 Fujitsu Ltd 半導体集積回路装置
JP4521349B2 (ja) * 2005-10-13 2010-08-11 富士通セミコンダクター株式会社 半導体集積回路装置
US7928002B2 (en) 2008-03-05 2011-04-19 Samsung Electronics Co., Ltd. Method of forming wiring layer of semiconductor device

Also Published As

Publication number Publication date
DE10106161A1 (de) 2001-09-13
KR20010085379A (ko) 2001-09-07
TW477028B (en) 2002-02-21
CN1176491C (zh) 2004-11-17
US6486557B1 (en) 2002-11-26
CN1311530A (zh) 2001-09-05
SG101957A1 (en) 2004-02-27
KR100388830B1 (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
JP2001284454A (ja) マルチレベル共面相互接続構造
KR100497580B1 (ko) 응력 조정 캡층을 포함한 상호 접속 구조
US6395632B1 (en) Etch stop in damascene interconnect structure and method of making
US9287345B2 (en) Semiconductor structure with thin film resistor and terminal bond pad
US7488643B2 (en) MIM capacitor and method of making same
US6573572B2 (en) Damascene structure and method of making
JP5400355B2 (ja) 半導体装置
KR20040015789A (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
KR20010019643A (ko) 저유전율 절연막을 갖는 다층 금속배선의 형성방법
US7060193B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
US6448654B1 (en) Ultra thin etch stop layer for damascene process
CN115274594A (zh) 一种半导体结构及其制作方法
KR100607363B1 (ko) 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
WO2002019419A2 (en) Substractive metallization structure and method of making
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
US6599823B1 (en) Method for improving package bonding between multi-level interconnection lines and low K inter-metal dielectric
US7763521B2 (en) Metal wiring and method for forming the same
US20230187341A1 (en) Barrier liner free interface for metal via
KR100853800B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
WO2001099184A2 (en) Dual damascene process utilizing a low-k dual dielectric
Mavoori Copper/low-k interconnects for smaller and faster circuits
KR20010066380A (ko) 다층 배선을 갖는 반도체장치의 제조방법
KR20030050616A (ko) 다층 금속배선의 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20051027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20051107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404