CN102053437B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN102053437B
CN102053437B CN201010510818.XA CN201010510818A CN102053437B CN 102053437 B CN102053437 B CN 102053437B CN 201010510818 A CN201010510818 A CN 201010510818A CN 102053437 B CN102053437 B CN 102053437B
Authority
CN
China
Prior art keywords
diode
wire
line
distribution
insulated substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010510818.XA
Other languages
English (en)
Other versions
CN102053437A (zh
Inventor
具本龙
金景旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102053437A publication Critical patent/CN102053437A/zh
Application granted granted Critical
Publication of CN102053437B publication Critical patent/CN102053437B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

本发明提供了一种显示面板。该显示面案包括：绝缘基板，具有显示区域和周边区域；配线，设置在显示区域中的绝缘基板上；第一和第二测试线，设置在绝缘基板上并彼此基本平行排列；以及二极管单元，设置在配线与第一测试线或第二测试线之间。配线从显示区域延伸到周边区域中并通过包括在二极管单元中的二极管，配线电连接到第一测试线和第二测试线之一。

Description

显示面板
技术领域
本发明涉及一种显示面板，更具体地，本发明涉及执行阵列测试的显示面板。
背景技术
液晶显示器(LCD)是经常用作显示器件的一种平板显示器。液晶显示器通常包括两个显示面板以及插设在两个显示面板之间的液晶层，场产生电极诸如像素电极和公共电极设置在这两个显示面板上。液晶显示器施加电压到场产生电极以在液晶层中产生电场。结果，液晶层的液晶分子的排列且因此入射到液晶层的光的偏振被控制以在液晶显示器上显示图像。
在制造液晶显示器之后，进行阵列测试以确定液晶显示器中的像素是否正常操作或者是否有缺陷，诸如断开。在阵列测试之后，用于阵列测试的测试线与液晶显示器的信号线电分离。
然而，分离的测试线暴露到液晶显示器外，分离的测试线从而经常被损坏，诸如被来自例如液晶显示器外的热或湿气引起的腐蚀损坏。此外，该损坏能转移到液晶显示器的信号线。
发明内容
本发明提供一种显示面板，其中来自被热或湿气腐蚀的测试线的损害被有效地防止传输到显示面板。
根据本发明示范性实施例的显示面板包括：绝缘基板，具有显示区域和周边区域；配线，设置在显示区域中的绝缘基板上；第一测试线和第二测试线，设置在绝缘基板上并彼此基本平行地排列；以及二极管单元，设置在配线与第一测试线或第二测试线之间。配线从显示区域延伸到周边区域中并经过包括在二极管单元中的二极管，配线电连接到第一测试线或第二测试线。
每个二极管的输入端子和输出端子由绝缘基板上的不同配线层形成。
二极管可以是连接成二极管的薄膜晶体管(diode connected thin filmtransistor)。
薄膜晶体管可以包括由与栅极线相同的层形成的栅极电极以及由与数据线相同的层形成的源极电极和漏极电极。
栅极绝缘层和半导体层可以设置在每个薄膜晶体管的栅极电极与漏极电极之间。
部分半导体层可以设置在漏极电极之下以具有与绝缘基板上的漏极电极的边界相同的边界。
欧姆接触层可以设置在半导体层与绝缘基板上的漏极电极之间。
切割线可以设置在第一测试线或第二测试线与二极管之间以将第一测试线或第二测试线与二极管单元的二极管电断开。
切割线和二极管之间的距离可以为约200微米(μm)。
短路条可以设置为基本平行于绝缘基板上的第一测试线和第二测试线之一，其中短路条使两条或多条配线彼此连接。
静电保护电路可以设置在绝缘基板上在二极管单元与配线之间以耗散配线与二极管单元之间的静电。
焊垫可以设置在绝缘基板上在配线与二极管之间，并可以从外部源提供信号到配线。
焊垫可以在绝缘基板的与设置二极管单元的一侧相反的一侧，其中焊垫将来自外部源的信号提供到配线。
配线可以是数据线或栅极线。
根据本发明另一示范性实施例的显示面板包括：绝缘基板，包括显示区域和周边区域；配线，设置在显示区域中；以及二极管单元，连接到配线的从显示区域延伸到周边区域中的部分。配线穿过二极管单元中的二极管并延伸使得配线的一端对应于绝缘基板的边缘。
每个二极管的输入端子和输出端子可由绝缘基板上的不同配线层形成。
二极管可以是连接成二极管的薄膜晶体管，薄膜晶体管可以每个包括用与栅极线相同的层形成的栅极电极以及用与数据线相同的层形成的源极电极和漏极电极。栅极绝缘层和半导体层可设置在每个薄膜晶体管的栅极电极与漏极电极之间。
部分半导体层可以设置在漏极电极之下以具有与绝缘基板上的漏极电极的边界相同的边界。
从切割线到二极管的距离可以为约200μm。
显示面板还可以包括焊垫，该焊垫将来自外部源的信号提供到配线。焊垫可以设置在二极管和配线之间或在绝缘基板的与设置二极管单元的一侧相反的一侧。
根据这里描述的本发明的示范性实施例，二极管连接在测试线与配线之间，绝缘层和半导体层设置在测试线与配线之间，使得由被暴露和被热或湿气腐蚀的测试线导致的腐蚀不转移到配线。
附图说明
通过参照附图更详细地描述本发明的示范性实施例，本发明的以上和其他方面将变得更加明显，附图中：
图1是根据本发明的液晶面板的示范性实施例的平面图；
图2是图1的区域“A”的放大图；
图3是图2的区域“B”的放大图；
图4是沿图3的线IV-IV截取的截面图；
图5是图2-4中示出的二极管的示意电路图；
图6是图1的区域“A”的放大图；
图7是图6的区域“B”的放大图；
图8是沿图7的线VIII-VIII截取的截面图；
图9和图10是平面图，示出根据本发明的，在断开连接线之后，液晶面板的示范性实施例；以及
图11是根据本发明的液晶面板的另一示范性实施例的平面图。
具体实施方式
在下文将参照附图更充分地描述本发明，附图中示出各种实施例。然而，本发明可以以多种不同的形式实施，而不应被解释为仅限于这里阐述的示例性实施例。而是，提供这些实施例使得本公开透彻和完整，并将本发明的范围充分传达给本领域技术人员。相似的附图标记始终指代相似的元件。
应当理解，当称一元件在另一元件“上”时，它可以直接在另一元件上，或者在两者之间可以存在插入的元件。相反，当称一元件“直接在”另一元件上时，不存在插入的元件。如此处所用的，术语“和/或”包括相关所列项的一个或更多的任意和全部组合。
应当理解，虽然术语第一、第二、第三等可在这里用来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而不背离本发明的教导。
这里所用的术语仅仅是为了描述特定实施例，并非是限制性的。如此处所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。还应当理解，术语“包括”和/或“包含”，当在本说明书中使用时，指定了所述特征、区域、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它的特征、区域、整体、步骤、操作、元件、组件和/或其组合的存在或增加。
此外，这里可以使用诸如“下”或“底”以及“上”或“顶”的相对性术语来描述如附图所示的一个元件与另一个元件之间的关系。应当理解，相对性术语旨在概括除附图所示取向之外的器件的不同取向。例如，如果一个附图中的器件翻转过来，被描述为“在”其它元件“下”侧的元件将会在其它元件的“上”侧。因而，示范性术语“下”能够根据附图的具体取向而涵盖“上”和“下”两种取向。类似地，如果一个附图中的器件翻转过来，被描述为“在”其它元件“之下”或“下面”的元件将会在其它元件“之上”。因此，示范性术语“之下”或“下面”能够涵盖之上和之下两种取向。
除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具有本发明所属领域内的普通技术人员所通常理解的相同的含义。还应当理解，诸如通用词典中所定义的术语，除非此处加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
这里参照截面图描述示范性实施例，这些图为理想化实施例的示意图。因而，例如，由制造技术和/或公差引起的附图形状的变化是可能发生的。因此，这里描述的实施例不应被解释为限于这里示出的区域的特定形状，而是包括由例如制造引起的形状偏差在内。例如，示出或描述为平坦的区域可以通常具有粗糙和/或非线性的特征。此外，示出的锐角可以是倒圆的。因此，附图所示的区域本质上是示意性的，它们的形状并非要示出区域的精确形状，也并非要限制权利要求书的范围。
在下文，将参照附图更详细地描述本发明的示范性实施例。应指出，尽管这里描述的示范性实施例具体参照液晶面板作为显示面板的代表示例，但是备选的示范性实施例不限于此。
现在将参照图1更详细地描述根据本发明示范性实施例的液晶面板。
图1是根据本发明的液晶面板的示范性实施例的平面图，更具体地，图1示出根据一个或多个示范性实施例的液晶面板的下基板100的配线布置。
下基板100包括显示区域300和周边区域。在示范性实施例中，周边区域设置在显示区域300周围，例如在显示区域300外或围绕显示区域300，如图1所示。
显示区域300包括栅极线121和数据线171(在下文单独地或整体地称为“配线”)、连接到栅极线121和数据线171的薄膜晶体管(未示出)、以及连接到薄膜晶体管的输出端子的像素电极(未示出)。
在下基板100上，栅极线121和数据线171彼此交叉并形成在例如设置在绝缘基板110(图4)上，绝缘基板110例如由诸如玻璃的材料制成，包括开关元件例如连接到栅极线121和数据线171的薄膜晶体管(未示出)的像素设置于显示区域300中。在一示范性实施例中，栅极线121沿第一方向(基本纵向的方向，如图1所示)设置，数据线171沿第二方向(基本横向的方向)设置，第二方向基本垂直于第一方向。在一示范性实施例中，显示区域300的像素包括连接到薄膜晶体管的输出端子的像素电极。
此外，周边区域包括：焊垫129和179，例如栅极焊垫129和数据焊垫179，它们接收来自外部的信号，诸如来自外部源(未示出)的信号，以用于配线(例如，用于栅极线121和/或数据线171)；测试线250、251、252和253，用于施加测试信号到配线；以及二极管单元210和211，用于将从测试线250、251、252和253提供的信号传输到配线。测试线250、251、252和253以及二极管单元210和211包括连接到数据线171的第一测试线250、第二测试线251和第一二极管单元210，以及连接到栅极线121的第三测试线252、第四测试线253和第二二极管单元211。
根据一示范性实施例，数据焊垫179设置在与靠近第一二极管单元210的一侧相反的一侧，并设置在显示区域300下方的周边区域中，栅极焊垫129设置在与第二二极管单元211相反的一侧，并设置在显示区域300左侧的周边区域中。
第一静电保护电路单元270和第二静电保护电路单元271通过例如耗散静电来保护配线和像素免受静电影响，且设置在周边区域的二极管单元210和211与配线之间。短路条200和201连接多条配线，例如两条或更多的配线，并设置在二极管单元210和211外侧。
换句话说，如图1所示，第一静电保护电路单元270设置在第一二极管单元210与栅极线121之间，而第二静电保护电路单元271设置在第二二极管单元211与数据线171之间，但备选的示范性实施例不限于此。
一条数据线171经过包括在第一静电保护电路单元270中的一个静电保护电路(未示出)并连接到包括在第一二极管单元210中的一个二极管(下面参照图3-5更详细地描述)，并分别电连接到第一测试线250和第二测试线251之一。此外，数据线171可以经过第一测试线250和第二测试线251并电连接到第一短路条200。
另一方面，一条栅极线121经过包括在第二静电保护电路单元271中的一个静电保护电路(未示出)并连接到包括在第二二极管单元211中的一个二极管(图5、7和8)，并分别电连接到第三测试线252和第四测试线253。此外，栅极线121可以经过第三测试线252和第四测试线253并电连接到第二短路条201。
现在将参照图1-8更详细地描述设置在下基板上的配线的结构。
图2是图1的区域“A”的放大图，图3是图2的区域“B”的放大图，图4是沿图3的线IV-IV截取的截面图，图5是图2-4所示的二极管的示意电路图，图6是图1的区域“A”的放大图，图7是图6的区域“B”的放大图，图8是沿图7的线VIII-VIII截取的截面图。
现在将具体参照图2-5更详细地描述连接到数据线171的第一二极管单元210、第一和第二测试线250和251、以及第一短路条200。
在本发明一示范性实施例中，设置在数据线171的一端处的数据焊垫179位于下基板100的下部周边区域处。
第一静电保护电路单元270、第一二极管单元210、第一和第二测试线250和251、以及第一短路条200设置在数据线171的另一端处。
参照图1和图2，数据线171连接到第一静电保护电路单元270，每条数据线171电连接到第一静电保护电路单元270中的一个静电保护电路(未示出)的一端。该静电保护电路的另一端通过与数据线171基本平行地排列的连接线172连接到第一二极管单元210。每条连接线172连接到第一二极管单元210中的每个二极管(图3和图4)的一端。二极管的另一端通过另一连接线125分别电连接到第一和第二测试线250和251之一，连接线125也基本平行于数据线171设置。如图2所示，在一个或多个示范性实施例中，第一和第二测试线250和251中的至少一个与连接线125彼此连接。此外，沿横向方向(如图1所示)设置的连接线125与沿纵向方向设置的第一和第二测试线250和251由此形成交叉点，连接部件197设置在交叉点上，从而将这些线彼此电连接，连接部件197可由与像素电极(未示出)相同的材料制成。因此，暴露测试线的接触孔187设置在连接部件197与测试线250和251之一彼此重叠的区域中，暴露连接线125的另一接触孔187设置在连接部件197与连接线125彼此重叠的区域中，使得测试线和连接线125通过连接部件197彼此电连接，如图2所示。在一示范性实施例中，第一和第二测试线250和251可以由与数据线171相同的材料形成。
连接线125的一部分进一步延伸并可以连接到第一短路条200，更具体地，从仅偶数编号的(或者备选地，奇数编号的)数据线171延伸的连接线125连接到第一短路条200，但备选的示范性实施例不限于此。连接到第一短路条200的连接线125可以由与短路条200相同的材料一起形成，其在一示范性实施例中是与栅极线121相同的材料。
现在将参照图3至图5更详细地描述每个二极管的结构。
在一示范性实施例中，每个二极管是连接成二极管的薄膜晶体管(TFT)，薄膜晶体管是三端子开关元件，其中TFT的控制端子和输入端子彼此连接，如图5所示的连接成二极管的TFT的示意电路图所示。在一示范性实施例中，连接成二极管的TFT(下文称为“晶体管”)如图3和图4所示地形成，如将更详细地描述的那样。
连接到第一和第二测试线250和251之一且基本平行于数据线171的连接线125延伸得具有宽的宽度(相对于它的其它部分)，从而形成栅极电极126。连接线125和栅极电极126设置在绝缘基板110上，例如如上所述的绝缘基板110。在一示范性实施例中，栅极电极126形成晶体管的控制端子，连接线125和栅极电极126由与显示区域300的栅极线121相同的材料形成。
栅极绝缘层140设置在连接线125和栅极电极126上。栅极绝缘层140覆盖几乎下基板100的全部区域，包括显示区域300，并可以包括用于暴露部分栅极焊垫129和连接线125的接触孔185。
半导体层150设置在栅极绝缘层140上。半导体层150覆盖栅极电极126的上部的至少一部分，并包括沟道区域。在一示范性实施例中，半导体层150由与显示区域300的半导体层(未示出)相同的材料形成。
在一示范性实施例中分别为晶体管的输入端子和输出端子的源极电极173和漏极电极175设置在半导体层150上。源极电极173电连接到连接线125，并接收来自连接线125的输入信号。漏极电极175延伸，从而具有与连接线172相同的功能，连接二极管和第一静电保护电路单元270。浮置电极174设置在漏极电极175与源极电极173之间。在一示范性实施例中，浮置电极174具有确保半导体层150的沟道区域的功能。欧姆接触层163、164和165分别设置在半导体层150与源极电极173之间、半导体层150与浮置电极174之间以及半导体层150与漏极电极175之间，如图4所示。源极电极173、漏极电极175和浮置电极174可以由与显示区域300的数据线171相同的材料一起形成。此外，在一示范性实施例中，半导体层150可以被蚀刻使得欧姆接触层163、164和165(其分别与源极电极173、浮置电极174和漏极电极175一起被蚀刻)具有与半导体层150公共(例如相同)的边界。
钝化层180设置在栅极绝缘层140、源极电极173、漏极电极175和浮置电极174上。钝化层180具有用于暴露部分源极电极173的接触孔186和用于暴露部分连接线125的接触孔185。在一示范性实施例中，钝化层180覆盖所有的二极管。
用于连接连接线125和源极电极173的连接电极192设置在钝化层180上。
因此，在一示范性实施例中，第一二极管单元210的二极管形成为连接成二极管的晶体管(图5)。当形成二极管时，二极管的沟道的宽度足以有效防止施加阵列测试信号时的问题。
在一示范性实施例中，用于检查数据线171的诸如断线的问题的阵列测试使用图1-5所示的示范性实施例的上述结构来进行。阵列测试可以在形成上基板(未示出)和液晶层(未示出)的状态下执行。为了阵列测试，第一和第二测试线250和251被提供不同的电压。具体地，例如，一条测试线提供有高电压，另一测试线提供有(相对)低的电压，在预定时段后可以施加相反的电压。结果，相应像素的任何缺陷可以通过观察像素中的显示恶化而确认。
连接线125关于图2中示出的线C(例如切割线C)被断开，或者下基板100的线C(切割线C)的上部可被切割，如下面将参照图9和图10更详细地描述的那样。此外，第一二极管单元210位于距离线C(切割线C)一距离处，在一示范性实施例中其为约200微米(μm)的距离，如图2所示。应指出，在其它的示范性实施例中，可以改变该距离，此距离可以大于或小于200μm。
当连接线125被断开或切割使得它暴露到外部时，连接线会被热和/或湿气腐蚀。此腐蚀延伸，然后会不利地影响显示区域300。然而，在一示范性实施例中，如图3和图4所示，二极管设置在显示区域300和线C(切割线)之间，使得任何腐蚀不蔓延到显示区域300中。具体地，对于要进到显示区域300中的腐蚀，腐蚀在其进展到连接线125的端部之后必须经过栅极绝缘层140和半导体层150，然后必须通过漏极电极175进展到连接线172。然而，在一示范性实施例中，栅极绝缘层140和半导体层150阻挡腐蚀，使得它无法进一步前进，例如使得它不进展到显示区域300中。因此，在一示范性实施例中，栅极绝缘层140和半导体层150是双阻挡膜。因而，腐蚀无法进展到漏极电极175中，显示区域300保持不被腐蚀。此外，如图2所示，在一示范性实施例中线C(切割线C)与第一二极管单元210之间的距离为约200μm，因此对于腐蚀需要足够长的时间来进展此距离，使得进一步防止了腐蚀进程。然而，尽管线C(切割线)与第一二极管单元210之间的距离也可以很小，但是第一二极管单元210中的二极管包括栅极绝缘层140和半导体层150的双阻挡膜，使得腐蚀仍然无法进展到显示区域300中。
在图5中，以示意电路图示出图3和图4的二极管。如图5所示，输入到晶体管的控制端子的阵列测试信号通过输出端子传输，控制晶体管的沟道的宽度以去除阵列测试信号的传输的问题。
现在将参照图6至图8进一步描述图1的连接到栅极线121的第二二极管单元211、第三和第四测试线252和253、以及第二短路条201的结构。
在一示范性实施例中，在栅极线121一端处的栅极焊垫129位于下基板100的左周边区域中。另一方面，第二静电保护电路单元271、第二二极管单元211、第三和第四测试线252和253、以及第二短路条201设置在栅极线121的另一端处。
参照图1和图6，栅极线121连接到第二静电保护电路单元271，每条栅极线121电连接到第二静电保护电路单元271中的一个静电保护电路(未示出)的一端。静电保护电路的另一端通过与栅极线121基本平行地排列的连接线122和172-1连接到第二二极管单元211。每条连接线122和172-1连接到第二二极管单元211中的二极管(图7和图8)的一端。在一示范性实施例中，连接线122和172-1可以通过连接两条彼此分离的线而形成，如图6所示，图6示出了其放大的连接关系。连接线122和172-1基本平行于栅极线121延伸，靠近显示区域300的连接线122直接连接到栅极线121并由与栅极线121相同的材料制成，另一连接线172-1基本平行于栅极线121，但是它由与数据线171相同的材料制成。如图6所示，两条连接线122和172-1的端部彼此相对，并通过覆盖其一部分的连接部件198而彼此电连接。此外，暴露连接线122的接触孔188形成在直接连接到栅极线121的连接线122与连接部件198彼此重叠的区域中，暴露另一连接线172-1的接触孔188形成在另一连接线172-1与连接部件198彼此重叠的区域中，从而将这些部件连接到连接部件198。在一示范性实施例中，连接部件198设置在两条连接线122和172-1上，并可以由与像素电极(未示出)相同的材料一起形成。
每个二极管的另一端通过基本平行于栅极线121排列的另一连接线125-1分别电连接到第三和第四测试线252和253之一。图6示出其中第三和第四测试线252和253之一与连接线125-1彼此连接的放大结构。如图6所示，连接线125-1沿纵向方向设置，第三和第四测试线252和253沿横向方向设置，因而形成交叉点，由与像素电极(未示出)相同的材料制成的连接部件197-1设置在交叉点上从而电连接这两条线。因此，用于暴露测试线的接触孔187-1设置在连接部件197-1与测试线252和253之一彼此重叠的区域中，用于暴露连接线125-1的接触孔187-1设置在连接部件197-1与连接线125-1重叠的区域中，使得这两条线通过连接部件197-1彼此电连接。在一示范性实施例中，第三和第四测试线252和253可以由与数据线171相同的材料形成。
连接线125-1的一部分进一步延伸从而它可以连接到第二短路条201，仅从偶数编号的(或者备选地，奇数编号的)栅极线121延伸的连接线125-1连接到第二短路条201，但备选的示范性实施例不限于此。连接到第二短路条201的连接线125-1可以由与短路条201相同的材料一起形成，在一示范性实施例中由与栅极线121相同的材料一起形成。
现在将参照图7和图8更详细地描述每个二极管的结构。
根据一示范性实施例的每个二极管具有连接成二极管的TFT结构，其中TFT例如三端子元件晶体管的控制端子和输入端子彼此连接，如图5的示意电路图所示。在一示范性实施例中，如图7和图8所示地形成连接成二极管的晶体管。
更具体地，分别连接到第三和第四测试线252和253之一且基本平行于栅极线121排列的连接线125-1延伸以具有宽的宽度(相对于它的其它部分)，从而形成栅极电极126-1。在一示范性实施例中，栅极电极126-1形成晶体管的控制端子，连接线125-1和栅极电极126-1由与显示区域300的栅极线121相同的材料形成。
栅极绝缘层140设置在连接线125-1和栅极电极126-1上。栅极绝缘层140覆盖下基板100的几乎全部区域，包括显示区域300，并可以包括用于暴露部分栅极焊垫129和连接线125-1的接触孔185-1。
半导体层150-1设置在栅极绝缘层140上。半导体层150-1覆盖栅极电极126-1的上部的至少一部分，并包括沟道区域。半导体层150-1由与显示区域300的半导体层相同的材料形成。
分别为晶体管的输入端子和输出端子的源极电极173-1和漏极电极175-1设置在半导体层150-1上。源极电极173-1电连接到连接线125-1，并接收来自连接线125-1的输入信号。漏极电极175-1延伸，从而具有与连接二极管和第一静电保护电路单元270的连接线172-1相同的功能。浮置电极174-1设置在漏极电极175-1与源极电极173-1之间，浮置电极174-1确保半导体层150-1的沟道区域。在一示范性实施例中，欧姆接触层163-1、164-1和165-1分别设置在半导体层150-1与源极电极173-1之间、半导体层150-1与浮置电极174-1之间、以及半导体层150-1与漏极电极175-1之间。源极电极173-1、浮置电极174-1和漏极电极175-1由与显示区域300的数据线171相同的材料一起形成。此外，半导体层150-1以及欧姆接触层163-1、164-1和165-1被蚀刻(欧姆接触层163-1、164-1和165-1分别与源极电极173-1、浮置电极174-1和漏极电极175-1一起被蚀刻)，使得它们可以具有相同的边界，除了沟道部分之外。
钝化层180设置在栅极绝缘层140、源极电极173-1、漏极电极175-1和浮置电极174-1上。钝化层180具有用于暴露部分源极电极173-1的接触孔186-1和用于暴露部分连接线125-1的接触孔185-1，且覆盖全部二极管。
用于连接连接线125-1和源极电极173-1的连接电极192-1设置在钝化层180上。
因此，在示范性实施例中，第二二极管单元211的二极管形成为连接成二极管的晶体管。当形成二极管时，二极管的沟道的宽度足以有效防止施加阵列测试信号时的问题。
用于检查栅极线121的诸如断线的问题的阵列测试使用以上参照图1和图6-8的结构描述的示范性实施例来进行。阵列测试可以在形成上基板(未示出)和液晶层(未示出)的状态下执行。为了阵列测试，第三和第四测试线252和253被分别提供不同的电压。具体地，例如，一条测试线提供有高电压，另一测试线提供有(相对)低的电压，在预定时段后可以施加相反的电压。结果，相应像素的任何缺陷可以通过观察像素中的显示恶化而确认。
在一示范性实施例中，连接线125-1在图6所示的线C(例如切割线C)处被断开，或者备选地，下基板100的线C(切割线C)的右部可以被切割和/或去除，如下面将参照图9和图10更详细地描述的那样。此外，第二二极管单元211置于距离线C(切割线C)一距离处，诸如在约200μm的距离处，如图6所示。应指出，在备选的示范性实施例中，可以改变此距离，此距离可以大于或小于200μm。
因而，当连接线125-1被断开或切割使得它暴露到外部时，连接线会被热和/或湿气腐蚀。此腐蚀朝向显示区域300延伸，然后会影响显示区域300。然而，在一示范性实施例中，二极管(图7和图8)设置在显示区域300和线C(切割线C)之间，使得腐蚀不蔓延到显示区域300中。具体地，对于要进展到显示区域300中的腐蚀，该腐蚀在其进展到连接线125-1的端部之后必须经过栅极绝缘层140和半导体层150-1，然后必须通过漏极电极175-1进展到连接线172-1和122。然而，在一示范性实施例中，栅极绝缘层140和半导体层150-1阻挡该腐蚀(由于它们是双阻挡膜)，使得腐蚀无法进一步进展。结果，腐蚀无法进展到漏极电极175-1中，显示区域300由此保持不被腐蚀。此外，如图6所示，线C(切割线C)与第二二极管单元211之间的距离为约200μm，因此腐蚀需要(相对)长的时间沿着从线C(切割线C)到连接线125的此距离进展，因而腐蚀的转移被进一步防止。然而，尽管线C(切割线)与第二二极管单元211之间的距离可以被减小，但是第二二极管单元211中的二极管包括双阻挡膜(例如栅极绝缘层140和半导体层150-1)，使得腐蚀仍然无法进展到显示区域300中。
如图5所示，图7和图8的二极管(以及图3和图4的二极管)示于示意电路图中。如图5所示，输入到晶体管的控制端子中的阵列测试信号通过输出端子传输，晶体管的沟道的宽度可以被控制以去除阵列测试信号的传输的问题。
现在将更详细地描述连接线125和125-1关于线C(切割线C)断开和下基板100的切割线C外的部分被切割并去除的情形。
在图1所示的示范性实施例中，信号施加到栅极线121和数据线171以进行阵列测试。然而，在显示面板的使用期间像素独立地显示图像；因此，需要通过在切割线C处切割而将栅极线121和数据线171分离。此分离方法基本分为两类，如图9和图10所示。
图9和图10是示出断开连接线后的液晶面板的示范性实施例的平面图。
图9示出通过使用例如激光仅断开连接线125和125-1的示范性实施例。结果，连接线125和125-1被断开使得栅极线121和数据线171彼此分离，从而允许显示器件正常地操作，例如以非测试型模式。如图9所示，测试线250、251、252和253以及短路条200和201保留在下基板100上。
另一方面，图10示出通过关于切割线C的位置切割基板来去除下基板100和设置在其上的配线的示范性实施例。在示范性实施例中，下基板100上的测试线和短路条被去除，使得不必要的配线从下基板100去除；然而切割基板比使用激光切割配线(如图9所示)更困难。
因此，图9和图10所示的方法的示范性实施例各具有其优点和缺点，因而可以选择两种方法中的任一种。
现在将参照图11更详细地描述本发明的另一示范性实施例，图11是根据本发明的液晶面板的另一示范性实施例的平面图。
图11中相同或相似的部件与图1中的那些对应，因此在图1和图11中使用相同的附图标记，下文将省略或简化对其的任何重复详细描述。应指出，如图11所示，焊垫129和179设置在靠近二极管单元210和211的周边区域中，这与图1所示的示范性实施例不同。
现在参照图11，周边区域包括：焊垫129和179，用于接收来自外部例如来自外部源(未示出)的信号以用于配线；测试线250、251、252和253，用于施加测试信号到配线；以及二极管单元210和211，用于将从测试线提供的信号传输到配线。测试线250、251、252和253以及二极管单元210和211包括连接到数据线171一侧的第一测试线250、第二测试线251和第一二极管单元210，以及连接到栅极线121一侧的第三测试线252、第四测试线253和第二二极管单元211。
根据图11所示的示范性实施例，数据焊垫179和第一二极管单元210设置在相同侧(关于数据线171)，从而设置在显示区域300上的周边区域中；栅极焊垫129和第二二极管单元211设置在相同侧(关于栅极线121)，从而设置在显示区域300左侧的周边区域中。
用于保护配线和像素不受静电影响的静电保护电路单元270和271设置在周边区域的二极管单元210和211与焊垫179和129之间，用于连接多条配线的短路条200和201设置在二极管单元210和211外面。
因此，第一静电保护电路单元270设置在第一二极管单元210与数据焊垫179之间，第二静电保护电路单元271设置在第二二极管单元211与栅极焊垫129之间。
从数据焊垫179延伸的一条数据线171经过包括在第一静电保护电路单元270中的一个静电保护电路(未示出)且连接到包括在第一二极管单元210中的一个二极管(图3和图4)，并电连接到第一测试线250和第二测试线251之一。此外，数据线171可以经过测试线250和251并电连接到第一短路条200。
从栅极焊垫129延伸的一条栅极线121经过包括在第二静电保护电路单元271中的一个静电保护电路(未示出)且连接到包括在第二二极管单元211中的一个二极管(图7和图8)，并电连接到第三测试线252和第四测试线253。此外，栅极线121可经过测试线252和253并电连接到第二短路条201。
因此，图11的示范性实施例与图1的示范性实施例基本相同，除了焊垫129和179的位置之外。
在图1和图11的两个示范性实施例中，描述了静电保护电路单元。然而，如上所示，静电保护电路单元可以仅设置在栅极线一侧或数据线一侧，尽管其它示范性实施例不限于此。此外，在图1和图11中，静电保护电路单元位于配线(或焊垫)与二极管单元之间；然而它可以设置在二极管的相对于配线相反的一侧。
图1和图11的焊垫129和179分别电连接到栅极驱动器(未示出)和数据驱动器(未示出)以接收栅极信号和数据电压。在一示范性实施例中，栅极驱动器可以形成为包括多个薄膜晶体管，并可与显示区域300的形成一起形成。在此情形下，栅极焊垫129不被包括，栅极线可以替代地直接连接到栅极驱动器。在其它示范性实施例中，短路条201、测试线252和253、以及第二二极管单元211可以从栅极线的侧面省略。
图1和图11的焊垫129和179沿一个方向布置，然而它们可以以交替方式布置，例如以Z字形，但不限于此。具体地，例如，在示范性实施例中，栅极焊垫129布置于基本平行于数据线171的一条线中(如图1和图11所示)。然而，根据其它示范性实施例，连接到偶数编号的栅极线的栅极焊垫进一步移动并设置在左侧，连接到奇数编号的栅极线的栅极焊垫进一步移动并设置在右侧，从而形成Z字形结构。
此外，如图1和图11所示，测试线的数目是相同的，然而这可以在其它示范性实施例中改变。例如，三条配线可以用作测试线并可以在周边区域的一侧彼此基本平行地形成，或者备选地，一条配线可以设置在其上。
在图1和图11所示的示范性实施例中，示出了短路条，然而在备选的示范性实施例中可以省略短路条。备选地，两个或多个短路条可以形成在周边区域的一侧，用于栅极线的短路条和用于数据线的短路条可以彼此电连接。
尽管这里已经参照本发明的示范性实施例描述了本发明，但是应当理解，本发明不应被解释为限于这里阐述的示范性实施例。而是，提供这些示范性实施例使得本公开透彻并完整并将本发明的理念充分传达给本领域技术人员。
此外，尽管已经参照本发明的示范性实施例具体示出并描述了本发明，但是本领域技术人员将理解，可以在其中进行形式和细节上的各种变化而不背离本发明的由权利要求书限定的精神或范围。

Claims (13)

1.一种显示面板，包括：
绝缘基板，具有显示区域和周边区域；
配线，设置在所述显示区域中的绝缘基板上；
第一测试线和第二测试线，设置在所述绝缘基板上并基本彼此平行地排列；以及
二极管单元，设置在所述配线与所述第一测试线和所述第二测试线之一之间，
其中所述配线从所述显示区域延伸到所述周边区域中并通过包括在所述二极管单元中的二极管，并且
所述配线电连接到所述第一测试线和所述第二测试线之一，
其中切割线设置在所述第一测试线和所述第二测试线之一与所述二极管单元之间以将所述第一测试线和所述第二测试线之一与所述二极管单元的所述二极管电断开。
2.如权利要求1所述的显示面板，其中每个所述二极管的输入端子和输出端子由所述绝缘基板上的不同配线层形成。
3.如权利要求1所述的显示面板，其中每个所述二极管是连接成二极管的薄膜晶体管。
4.如权利要求1所述的显示面板，还包括短路条，与所述第一测试线和所述第二测试线之一基本平行地设置在所述绝缘基板上，其中所述短路条将两条或更多条所述配线彼此连接。
5.如权利要求1所述的显示面板，还包括静电保护电路，设置在所述二极管单元与所述配线之间的所述绝缘基板上以耗散所述配线与所述二极管单元之间的静电。
6.如权利要求1所述的显示面板，还包括焊垫，设置在所述配线与所述二极管单元之间的所述绝缘基板上，其中所述焊垫将来自外部源的信号提供到所述配线。
7.如权利要求1所述的显示面板，还包括
焊垫，在所述绝缘基板的与设置所述二极管单元的一侧相反的一侧，其中所述焊垫将来自外部源的信号提供到所述配线。
8.如权利要求1所述的显示面板，其中
所述配线包括数据线和栅极线之一。
9.一种显示面板，包括：
绝缘基板，包括显示区域和周边区域；
配线，设置在所述显示区域中；
第一测试线和第二测试线，设置在所述绝缘基板上并基本彼此平行地排列；以及
二极管单元，连接到所述配线的从所述显示区域延伸到所述周边区域中的部分，
其中所述配线通过所述二极管单元中的二极管并延伸使得所述配线的一端对应于所述绝缘基板的边缘，切割线设置在所述第一测试线和所述第二测试线之一与所述二极管单元之间以将所述第一测试线和所述第二测试线之一与所述二极管单元的所述二极管电断开。
10.如权利要求9所述的显示面板，其中每个所述二极管的输入端子和输出端子由所述绝缘基板上的不同配线层形成。
11.如权利要求9所述的显示面板，其中每个所述二极管是连接成二极管的薄膜晶体管，
该薄膜晶体管包括：
栅极电极，由与栅极线相同的层形成；
源极电极，由与数据线相同的层形成；以及
漏极电极，由与数据线相同的层形成，且
栅极绝缘层和半导体层设置在所述薄膜晶体管的栅极电极与漏极电极之间。
12.如权利要求9所述的显示面板，其中从切割线到所述二极管的距离为约200μm。
13.如权利要求9所述的显示面板，还包括焊垫，所述焊垫将来自外部源的信号提供到所述配线，
其中所述焊垫设置在以下位置之一：所述二极管和所述配线之间，在所述绝缘基板的与设置所述二极管单元的一侧相反的一侧。
CN201010510818.XA 2009-10-27 2010-10-19 显示面板 Expired - Fee Related CN102053437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090102475A KR101614900B1 (ko) 2009-10-27 2009-10-27 표시 패널
KR102475/09 2009-10-27

Publications (2)

Publication Number Publication Date
CN102053437A CN102053437A (zh) 2011-05-11
CN102053437B true CN102053437B (zh) 2015-07-22

Family

ID=43897631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010510818.XA Expired - Fee Related CN102053437B (zh) 2009-10-27 2010-10-19 显示面板

Country Status (3)

Country Link
US (3) US20110095290A1 (zh)
KR (1) KR101614900B1 (zh)
CN (1) CN102053437B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254502B (zh) * 2011-07-26 2013-03-27 深圳市华星光电技术有限公司 液晶面板的电压测试装置和系统
KR101900915B1 (ko) 2011-10-14 2018-09-27 삼성디스플레이 주식회사 표시 장치
CN102800668A (zh) * 2012-08-09 2012-11-28 京东方科技集团股份有限公司 一种薄膜场效应晶体管阵列基板及其制造方法
TWI486928B (zh) * 2012-11-16 2015-06-01 Au Optronics Corp 顯示面板及其檢測方法
US9588387B2 (en) * 2013-07-10 2017-03-07 Shenzhen China Star Optoelectronics Technology Co., Ltd Fast testing switch device and the corresponding TFT-LCD array substrate
EP2878996B1 (en) 2013-12-02 2018-08-29 LG Display Co., Ltd. Display device and manufacturing and testing methods thereof
CN103676255B (zh) * 2013-12-26 2016-02-24 深圳市华星光电技术有限公司 阵列基板的防静电结构
CN103926773B (zh) * 2014-03-21 2016-08-17 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR102213223B1 (ko) 2014-05-23 2021-02-08 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN104062784B (zh) * 2014-06-25 2017-06-30 深圳市华星光电技术有限公司 一种面板检测电路及显示面板
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104299975B (zh) * 2014-10-28 2017-05-31 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
KR102315889B1 (ko) * 2015-04-14 2021-10-21 삼성디스플레이 주식회사 표시 패널
CN104880877A (zh) * 2015-06-18 2015-09-02 京东方科技集团股份有限公司 一种阵列基板及其制作方法、测试方法
CN105759472A (zh) * 2016-05-06 2016-07-13 深圳市华星光电技术有限公司 面板检测单元、阵列基板及液晶显示装置
CN106094375A (zh) * 2016-06-17 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板
KR102611213B1 (ko) * 2016-06-22 2023-12-07 삼성디스플레이 주식회사 표시 장치
CN106773427A (zh) * 2017-03-10 2017-05-31 京东方科技集团股份有限公司 数据线维修方法和阵列基板
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
TWI679754B (zh) 2018-11-26 2019-12-11 友達光電股份有限公司 元件基板
US20230095839A1 (en) * 2019-11-29 2023-03-30 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate, display panel and driving method thereof
CN113066408A (zh) 2020-01-02 2021-07-02 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR20210108526A (ko) * 2020-02-25 2021-09-03 삼성디스플레이 주식회사 표시 장치
CN114678406A (zh) * 2022-03-21 2022-06-28 鄂尔多斯市源盛光电有限责任公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877666A (zh) * 2005-06-10 2006-12-13 三星电子株式会社 显示基板及测试具有该显示基板的显示面板的装置和方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
TW498553B (en) * 1999-03-11 2002-08-11 Seiko Epson Corp Active matrix substrate, electro-optical apparatus and method for producing active matrix substrate
KR100816336B1 (ko) 2001-10-11 2008-03-24 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100692691B1 (ko) 2004-10-26 2007-03-14 비오이 하이디스 테크놀로지 주식회사 액정표시장치
KR101165473B1 (ko) 2005-12-30 2012-07-13 엘지디스플레이 주식회사 액정패널 및 그 제조방법
JP2007226001A (ja) 2006-02-24 2007-09-06 Seiko Instruments Inc 電気光学装置
JP4142066B2 (ja) * 2006-06-01 2008-08-27 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
KR20080008704A (ko) 2006-07-21 2008-01-24 삼성전자주식회사 표시기판, 그 제조방법 및 이를 갖는 표시장치
KR20080047790A (ko) 2006-11-27 2008-05-30 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20080048627A (ko) 2006-11-29 2008-06-03 삼성전자주식회사 어레이 기판 및 이를 갖는 표시패널
KR101326246B1 (ko) 2006-12-12 2013-11-11 삼성디스플레이 주식회사 표시 장치
KR101298341B1 (ko) 2006-12-28 2013-08-20 엘지디스플레이 주식회사 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법
KR20080102730A (ko) 2007-05-22 2008-11-26 삼성전자주식회사 표시장치
KR20080099411A (ko) 2007-05-09 2008-11-13 엘지디스플레이 주식회사 테스트 패드, 그 제조 방법, 이를 갖는 액정 표시 장치 및그 제조 방법
TW200937069A (en) 2008-02-25 2009-09-01 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
JP5095547B2 (ja) * 2008-07-30 2012-12-12 株式会社ジャパンディスプレイイースト 画像表示装置
KR101579853B1 (ko) * 2009-03-23 2015-12-24 삼성디스플레이 주식회사 정전기 방지 패턴을 가지는 표시 패널
KR101728497B1 (ko) * 2010-04-16 2017-04-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877666A (zh) * 2005-06-10 2006-12-13 三星电子株式会社 显示基板及测试具有该显示基板的显示面板的装置和方法

Also Published As

Publication number Publication date
US8816343B2 (en) 2014-08-26
CN102053437A (zh) 2011-05-11
US20140084294A1 (en) 2014-03-27
KR101614900B1 (ko) 2016-04-25
KR20110045777A (ko) 2011-05-04
US8624243B2 (en) 2014-01-07
US20130277674A1 (en) 2013-10-24
US20110095290A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
CN102053437B (zh) 显示面板
KR101571768B1 (ko) 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판
US8083561B1 (en) Liquid crystal display panel and method for repairing signal line thereof
CN101211026B (zh) 显示器基板、包括该基板的液晶显示设备及其修补方法
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
KR100192193B1 (ko) 다수의 션트 버스를 갖는 액정 표시 패널
CN101110443B (zh) 显示基板、其制造方法和具有显示基板的显示设备
KR101579853B1 (ko) 정전기 방지 패턴을 가지는 표시 패널
KR20140084601A (ko) 디스플레이 장치용 어레이 기판
US20140132873A1 (en) Active matrix display device
KR20040062161A (ko) 다수의 어레이셀을 포함하는 표시장치용 기판 및 이의제조방법
CN109154729A (zh) 显示面板及其信号线的修复方法、显示装置
US20140184966A1 (en) Active matrix display device
CN104280956A (zh) 液晶显示器
US5734458A (en) Display apparatus with drive circuits on the substrate and with a shorting line
US7317602B2 (en) Electrostatic discharge guide and liquid crystal display utilizing same
KR100576629B1 (ko) 액정표시장치의 ｔｆｔ어레이 기판 및 그 검사방법
US20080174713A1 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
KR101258085B1 (ko) 정전기 방지가 가능한 액정표시장치 및 그 제조방법
JPH07318980A (ja) 液晶表示パネル
US20190206906A1 (en) Display panel and manufacturing method thereof, and display device
KR100646777B1 (ko) 정전기 보호 회로를 가지는 액정 표시 장치 및 정전기 보호 회로를 이용한 표시검사 방법
KR100752207B1 (ko) 액정표시장치
KR101232145B1 (ko) 액정표시장치의 검사용 기판
KR20120130593A (ko) 액정표시장치 및 액정표시장치의 라인 검사 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121106

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121106

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150722

Termination date: 20171019