CN113066408A - 一种显示基板及其制作方法、显示装置 - Google Patents

一种显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN113066408A
CN113066408A CN202010000925.1A CN202010000925A CN113066408A CN 113066408 A CN113066408 A CN 113066408A CN 202010000925 A CN202010000925 A CN 202010000925A CN 113066408 A CN113066408 A CN 113066408A
Authority
CN
China
Prior art keywords
signal line
test
test signal
conductive pattern
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010000925.1A
Other languages
English (en)
Inventor
樊聪
刘琦
何帆
董向丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010000925.1A priority Critical patent/CN113066408A/zh
Priority to PCT/CN2020/140706 priority patent/WO2021136242A1/zh
Priority to US17/418,235 priority patent/US11783740B2/en
Publication of CN113066408A publication Critical patent/CN113066408A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示基板及其制作方法、显示装置，涉及显示技术领域，为解决在利用测试电路对显示产品进行测试时，显示区域接收到的测试信号均一性较差，导致测试的准确率较低的问题。所述显示基板中测试电路中的第一测试信号线沿第二方向延伸，第二测试信号线包括沿第一方向延伸的第一部分和沿第二方向延伸的第二部分；第二测试信号线的第一部分沿垂直于第一方向的方向上的宽度，与第一测试信号线沿垂直于第二方向上的宽度不同；第二测试信号线的第二部分沿垂直于第二方向的方向上的宽度，与第一测试信号线沿垂直于第二方向上的宽度不同；第一测试信号线的电阻和第二测试信号线的电阻之间的差值小于第一阈值。本发明提供的显示基板用于显示。

Description

一种显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制作方法、显示装置。
背景技术
有源矩阵有机发光二极管(英文：Active-matrix organic light-emittingdiode，简称：AMOLED)显示产品，以其自发光、高对比度、低功耗等优点在社会生活中得到广泛应用。然而，相较于液晶显示产品而言，AMOLED显示产品受限于生产工艺流程复杂及产品良率较低，使得AMOLED显示产品的生产成本普遍较高；因此，为了提升AMOLED显示产品的生产良率，相关技术中一般在显示产品中设置测试电路，通过测试电路对生产过程中得到的中间产品的性能及时测试，这样不仅有助于对产品不良问题的及时解决，还有助于提高产品的生产良率，同时也节省了生产时间、降低了生产成本、提高了效率。
但是相关技术中在利用测试电路对显示产品进行测试时，在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较差，从而影响对显示产品测试的准确率。
发明内容
本发明的目的在于提供一种显示基板及其制作方法、显示装置，用于解决相关技术中，在利用测试电路对显示产品进行测试时，显示产品的显示区域接收到的测试信号均一性较差，导致对显示产品测试的准确率较低的问题。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供一种显示基板，包括：显示区域和位于所述显示区域周边的非显示区域，所述显示基板还包括位于所述非显示区域的测试结构，所述测试结构包括沿第一方向排布的多个测试电路，每个所述测试电路均包括：
多条测试信号线，所述多条测试信号线包括第一测试信号线和第二测试信号线，所述第一测试信号线沿第二方向延伸，所述第二测试信号线包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分，所述第二方向与所述第一方向相交；
所述第二测试信号线的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；所述第二测试信号线的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；所述第一测试信号线的电阻和所述第二测试信号线的电阻之间的差值小于第一阈值。
可选的，所述第二测试信号线的第一部分沿垂直于所述第一方向的方向上的宽度，小于所述第二测试信号线的第二部分沿垂直于所述第二方向上的宽度；所述第一测试信号线沿垂直于所述第二方向上的宽度，小于所述第二测试信号线的第二部分沿垂直于所述第二方向的方向上的宽度。
可选的，每个所述测试电路还包括：第一测试子电路，所述第一测试子电路包括：
第一测试单元，所述第一测试单元在所述显示基板的基底上的正投影，位于所述第一测试信号线在所述基底上的正投影，与所述第二测试信号线在所述基底上的正投影之间；所述第一测试单元的输出端与所述第一测试信号线耦接，用于分时向所述第一测试信号线输出第一画面测试信号和第二画面测试信号；
第二测试单元，所述第二测试单元在所述基底上的正投影，位于所述第二测试信号线在所述基底上的正投影远离所述第一测试信号线在所述基底上的正投影的一侧；所述第二测试单元的输出端与所述第二测试信号线耦接，用于向所述第二测试信号线输出第三画面测试信号。
可选的，所述第二测试信号线包括顺序耦接的第一导电图形、第二导电图形、第三导电图形、第四导电图形、第五导电图形、第六导电图形和第七导电图形；
所述第二测试信号线的第一部分包括：所述第二导电图形、所述第四导电图形和所述第六导电图形，所述第二测试信号线的第二部分包括：第一导电图形、第三导电图形、第五导电图形和第七导电图形；
所述第二导电图形、所述第三导电图形、所述第四导电图形、第五导电图形和第六导电图形与所述第一测试信号线共同限定出第一容纳空间，所述第一测试单元的至少部分位于所述第一容纳空间中。
可选的，每个所述测试电路还包括：第二测试子电路，所述第二测试子电路包括：
第三测试单元，所述第三测试单元在所述显示基板的基底上的正投影，位于所述第一测试信号线在所述基底上的正投影，与所述第二测试信号线在所述基底上的正投影之间；所述第三测试单元的输出端分别与所述第一测试信号线和所述第二测试信号线耦接，用于向所述第一测试信号线和所述第二测试信号线同时输出相同的功能测试信号。
可选的，所述第二测试信号线包括：顺序耦接的第八导电图形、第九导电图形、第十导电图形和第十一导电图形；
所述第二测试信号线的第一部分包括：第八导电图形和第十导电图形，所述第二测试信号线的第二部分包括：第九导电图形和第十一导电图形；
所述第八导电图形、所述第九导电图形和所述第十导电图形与所述第一测试信号线共同限定出第三容纳空间，所述第三测试单元的至少部分位于所述第三容纳空间中。
可选的，所述多条测试信号线还包括第三测试信号线和第四测试信号线，所述第三测试信号线包括沿所述第一方向延伸的第三部分和沿所述第二方向延伸的第四部分，所述第四测试信号线沿所述第二方向延伸；
所述第三测试信号线的第三部分沿垂直于所述第一方向的方向上的宽度，与所述第四测试信号线沿垂直于所述第二方向上的宽度不同；所述第三测试信号线的第四部分沿垂直于所述第二方向的方向上的宽度，与所述第四测试信号线沿垂直于所述第二方向上的宽度不同；
所述第一测试信号线、所述第二测试信号线、所述第三测试信号线和所述第四测试信号线中，任意两条测试信号线之间的电阻差值均小于第一阈值。
可选的，所述第三测试信号线的第三部分沿垂直于所述第一方向的方向上的宽度，小于所述第三测试信号线的第四部分沿垂直于所述第二方向的方向上的宽度；
所述第四测试信号线沿垂直于所述第二方向上的宽度，小于所述第三测试信号线的第四部分沿垂直于所述第二方向的方向上的宽度。
可选的，所述第一测试信号线沿垂直于所述第二方向上的宽度与所述第四测试信号线沿垂直于所述第二方向上的宽度相等；
所述第二测试信号线的第二部分沿垂直于所述第二方向上的宽度，以及所述第三测试信号线的第四部分沿垂直于所述第二方向上的宽度，均大于所述第一测试信号线沿垂直于所述第二方向上的宽度。
可选的，每个所述测试电路还包括：第一测试子电路，所述第一测试子电路包括：
第四测试单元，所述第四测试单元在所述基底上的正投影，位于所述第二测试信号线在所述基底上的正投影，与所述第三测试信号线在所述基底上的正投影之间；所述第四测试单元的输出端与所述第三测试信号线耦接，用于分时向所述第三测试信号线输出第一画面测试信号和第二画面测试信号；
第五测试单元，所述第五测试单元在所述基底上的正投影，位于所述第三测试信号线在所述基底上的正投影，与所述第四测试信号线在所述基底上的正投影之间；所述第五测试单元的输出端与所述第四测试信号线耦接，用于向所述第四测试信号线输出第三画面测试信号；
每个所述测试电路还包括：第二测试子电路，所述第二测试子电路包括：
第六测试单元，所述第六测试单元在所述基底上的正投影，位于所述第三测试信号线在所述基底上的正投影，与所述第四测试信号线在所述基底上的正投影之间；所述第六测试单元的输出端分别与所述第三测试信号线和所述第四测试信号线耦接，用于向所述第三测试信号线和所述第四测试信号线同时输出相同的功能测试信号。
可选的，所述第三测试信号线包括顺序耦接的第十二导电图形、第十三导电图形、第十四导电图形、第十五导电图形、第十六导电图形、第十七导电图形、第十八导电图形、第十九导电图形和二十导电图形；
所述第三测试信号线的第三部分包括第十三导电图形、第十五导电图形、第十七导电图形和所述第十九导电图形，所述第三测试信号线的第四部分包括第十二导电图形、第十四导电图形、第十六导电图形、第十八导电图形和第二十导电图形；
所述第十五导电图形、所述第十六导电图形和所述第十七导电图形与所述第二测试信号线共同限定出第二容纳空间，所述第二测试单元的至少部分位于所述第二容纳空间中；
所述第十三导电图形、所述第十四导电图形、所述第十五导电图形与所述第四测试信号线共同限定出第五容纳空间，所述第五测试单元的至少部门位于所述第五容纳空间中；
所述第十九导电图形、所述第二十导电图形与所述第四测试信号线共同限定出第六容纳空间，所述第六测试单元的至少部分位于所述第六容纳空间中。
可选的，所述第一测试子电路和所述第二测试子电路沿所述第二方向排列，所述第一测试子电路位于所述显示区域与所述第二测试子电路之间，或者，所述第二测试子电路位于所述显示区域与所述第一测试子电路之间。
可选的，所述测试结构还包括：均沿所述第一方向延伸的第一控制信号线、第二控制信号线、第三控制信号线、第四控制信号线、第五控制信号线、第六控制信号线和第七控制信号线；以及均沿所述第一方向延伸的第一测试数据线、第二测试数据线、第三测试数据线、第四测试数据线、第五测试数据线、第六测试数据线、第七测试数据线和第八测试数据线；
所述多条测试信号线还包括第三测试信号线和第四测试信号线；
每个所述测试电路均包括第一测试子电路和第二测试子电路；所述第一测试子电路包括第一测试单元、第二测试单元、第三测试单元和第四测试单元；所述第二测试子电路包括第五测试单元和第六测试单元；
所述第一测试单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第二控制信号线耦接，所述第一晶体管的第一极与所述第三测试数据线耦接，所述第一晶体管的第二极与所述第一测试信号线耦接；
所述第二晶体管的栅极与所述第三控制信号线耦接，所述第二晶体管的第一极与所述第四测试数据线耦接，所述第二晶体管的第二极与所述第一测试信号线耦接；
所述第二测试单元包括第三晶体管，所述第三晶体管的栅极与所述第五控制信号线耦接，所述第三晶体管的第一极与所述第六测试数据线耦接，所述第三晶体管的第二极与所述第二测试信号线耦接；
所述第四测试单元包括第四晶体管和第五晶体管，所述第四晶体管的栅极与所述第一控制信号线耦接，所述第四晶体管的第一极与所述第一测试数据线耦接，所述第四晶体管的第二极与所述第三测试信号线耦接；
所述第五晶体管的栅极与所述第二控制信号线耦接，所述第五晶体管的第一极与所述第二测试数据线耦接，所述第五晶体管的第二极与所述第三测试信号线耦接；
所述第五测试单元包括第六晶体管，所述第六晶体管的栅极与所述第四控制信号线耦接，所述第六晶体管的第一极与所述第五测试数据线耦接，所述第六晶体管的第二极与所述第四测试信号线耦接；
所述第三测试单元包括第七晶体管和第八晶体管，所述第七晶体管的栅极和所述第八晶体管的栅极均与所述第六控制信号线耦接，所述第七晶体管的第一极和所述第八晶体管的第一极均与所述第七测试数据线耦接，所述第七晶体管的第二极与所述第一测试信号线耦接，所述第八晶体管的第二极与所述第二测试信号线耦接；
所述第六测试单元包括第九晶体管和第十晶体管，所述第九晶体管的栅极和所述第十晶体管的栅极均与所述第七控制信号线耦接，所述第九晶体管的第一极和所述第十晶体管的第一极均与所述第八测试数据线耦接，所述第九晶体管的第二极与所述第三测试信号线耦接，所述第十晶体管的第二极与所述第四测试信号线耦接。
可选的，所述显示基板还包括：
位于所述显示区域的多条数据信号线，所述数据信号线与所述测试信号线一一对应；
位于所述非显示区域的多条第一扇出线，所述第一扇出线与所述数据信号线一一对应，所述数据信号线通过对应的所述第一扇出线与对应的所述测试信号线耦接；所述多条第一扇出线形成沿所述第一方向排布的多个子扇出区，每个子扇出区中包括多条所述第一扇出线；
多个电源信号线图形，每个所述电源信号线图形在所述基底上的正投影均位于相邻的两个所述子扇出区在所述基底上的正投影之间，位于所述显示基板的中轴线同一侧的多条所述第一扇出线，沿靠近所述中轴线的方向阻值逐渐增大，任意相邻两条所述第一扇出线之间的阻值之差小于第二阈值，所述中轴线沿与所述第二方向平行的方向延伸。
可选的，每条所述第一扇出线均包括：相耦接的第一扇出图形和第二扇出图形，所述第一扇出图形位于所述显示区域和所述第二扇出图形之间，所述第一扇出图形沿所述第二方向延伸，所述第二扇出图形沿第三方向延伸，所述第三方向与所述第二方向相交；
在所述中轴线的同一侧，沿靠近所述显示基板的中轴线的方向，位于同一子扇出区中的多条所述第一扇出线包括的所述第一扇出图形的宽度逐渐变大，位于同一子扇出区中的多条所述第一扇出线包括的所述第二扇出图形的宽度相同；
在所述中轴线的同一侧，相邻的两个所述子扇出区中，靠近所述中轴线的子扇出区中最远离所述中轴线的第一扇出图形的宽度，大于远离所述中轴线的子扇出区中最靠近所述中轴线的第一扇出图形的宽度；靠近所述中轴线的子扇出区中最远离所述中轴线的第一扇出图形的宽度，与远离所述中轴线的子扇出区中最靠近所述中轴线的第一扇出图形的宽度之间的差值大于第三阈值；
所述第一扇出图形的宽度为所述第一扇出图形在垂直于所述第二方向上的宽度；所述第二扇出图形的宽度为所述第二扇出图形在垂直于所述第三方向上的宽度。
基于上述基板的技术方案，本发明的第二方面提供一种显示装置，包括上述显示基板。
基于上述基板的技术方案，本发明的第三方面提供一种显示基板的制作方法，用于制作上述显示基板，所述制作方法包括：
在所述显示基板的非显示区域制作测试结构，所述测试结构包括沿第一方向排布的多个测试电路，每个所述测试电路均包括：多条测试信号线，所述多条测试信号线包括第一测试信号线和第二测试信号线，所述第一测试信号线沿第二方向延伸，所述第二测试信号线包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分，所述第二方向与所述第一方向相交；所述第二测试信号线的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；所述第二测试信号线的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；所述第一测试信号线的电阻和所述第二测试信号线的电阻之间的差值小于第一阈值。
本发明提供的技术方案中，通过设置所述第二测试信号线的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；以及所述第二测试信号线的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同，使得所述第一测试信号线的电阻和所述第二测试信号线的电阻之间的差值小于第一阈值，从而使得各测试信号线的压降相差较小，在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较高，有效提升了对显示产品测试的准确率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的测试电路的结构示意图；
图2为本发明实施例提供的测试电路的布局示意图；
图3a为本发明实施例提供的第二测试信号线的示意图；
图3b为本发明实施例提供的第三测试信号线的示意图；
图4为补偿前测试电路中四条测试信号线的电阻变化趋势示意图；
图5为补偿后测试电路中四条测试信号线的电阻变化趋势示意图；
图6为本发明实施例提供的非显示区域的布局示意图；
图7为图6中X部分的放大示意图；
图8为补偿前D区域E区域和F区域的第一扇出线的阻值变化示意图；
图9为补偿后D区域E区域和F区域的第一扇出线的阻值变化示意图。
具体实施方式
为了进一步说明本发明实施例提供的显示基板及其制作方法、显示装置，下面结合说明书附图进行详细描述。
基于背景技术中存在的问题，本发明的发明人经研究发现，造成显示产品的显示区域接收到的测试信号均一性较差的原因为：测试电路中包括的各测试信号线的阻值相差较大，导致各测试信号线的压降相差较大，从而使得在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较差，影响对显示产品测试的准确率。
请参阅图1、图2和图6所示，本发明实施例提供了一种显示基板，包括：显示区域AA和位于所述显示区域AA周边的非显示区域，所述显示基板还包括位于所述非显示区域的测试结构CT，所述测试结构CT包括沿第一方向排布的多个测试电路，每个所述测试电路均包括：
多条测试信号线，所述多条测试信号线包括第一测试信号线1和第二测试信号线2，所述第一测试信号线1沿第二方向延伸，所述第二测试信号线2包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分，所述第二方向与所述第一方向相交；
所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值。
具体地，所述显示基板包括显示区域AA和围绕所述显示区域AA的非显示区域，示例性的，所述非显示区域包括沿远离所述显示区域AA的方向依次排列的第一扇出区N、测试结构CT设置区、第二扇出区M和芯片绑定区(图中未示出)，所述非显示区域还包括弯折区G，所述弯折区与所述第一扇出区N交叠，所述弯折区G位于所述第一扇出区N的内部。
每个所述测试电路均可包括多条测试信号线，示例性的，所述多条测试信号线可包括形状不同的第一测试信号线1和第二测试信号线2，其中所述第一测试信号线1沿第二方向延伸，该第二方向可与显示基板中的数据线延伸方向相同，但不仅限于此；所述第二测试信号线2可包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分，所述第一方向可包括与所述第二方向相交的多个方向，如：所述第一方向与所述第二方向垂直；或所述第一方向与所述第二方向夹角小于90度。另外，可设置所述第一方向为X方向，所述第二方向为Y方向。
通过调节所述第一测试信号线1在垂直于所述第二方向上的宽度，所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，以及所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，实现对所述第一测试信号线1的电阻和所述第二测试信号线2的电阻的调节，从而使得所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值。
需要说明，所述第一阈值可根据实际需要设置，示例性的，所述第一阈值为1Ω。另外，所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值，即所述第一测试信号线1的电阻和所述第二测试信号线2的电阻本质上是相等的。
另外值得注意，所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，所述第一测试信号线1沿垂直于所述第二方向上的宽度，所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，以及所述第一测试信号线1沿垂直于所述第二方向上的宽度；以及本申请文件中的其它部分提到的“宽度”均可指最大宽度，但不仅限于此。
根据上述显示基板的具体结构可知，本发明实施例提供的显示基板中，通过设置所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；以及所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同，使得所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值，从而使得各测试信号线的压降相差较小，在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较高，有效提升了对显示产品测试的准确率。
如图2和图3a所示，在一些实施例中，所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度h5，小于所述第二测试信号线2的第二部分沿垂直于所述第二方向上的宽度h2；所述第一测试信号线1沿垂直于所述第二方向上的宽度h1，小于所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度h2。
具体地，可设置所述第一测试信号线1和所述第二测试信号线2在所述第二方向上的总长度相同，由于所述第一测试信号线1沿所述第二方向延伸，即其仅包括沿所述第二方向延伸的部分，所述第二测试信号线2包括沿所述第一方向延伸的第一部分和沿所述第二方向延伸的第二部分，因此，所述第二测试信号线2的走线行程大于所述第一测试信号线1的走线行程，这样在设置所述第一测试信号线1和所述第二测试信号线2的线宽时，可设置所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，小于所述第二测试信号线2的第二部分沿垂直于所述第二方向上的宽度；所述第一测试信号线1沿垂直于所述第二方向上的宽度，小于所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，从而实现所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值，使得各测试信号线的压降相差较小，在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较高，有效提升了对显示产品测试的准确率。
如图1和图2所示，在一些实施例中，每个所述测试电路还包括：第一测试子电路CT1，所述第一测试子电路CT1包括：
第一测试单元，所述第一测试单元在所述显示基板的基底上的正投影，位于所述第一测试信号线1在所述基底上的正投影，与所述第二测试信号线2在所述基底上的正投影之间；所述第一测试单元的输出端与所述第一测试信号线1耦接，用于分时向所述第一测试信号线1输出第一画面测试信号和第二画面测试信号；
第二测试单元，所述第二测试单元在所述基底上的正投影，位于所述第二测试信号线2在所述基底上的正投影远离所述第一测试信号线1在所述基底上的正投影的一侧；所述第二测试单元的输出端与所述第二测试信号线2耦接，用于向所述第二测试信号线2输出第三画面测试信号。
具体地，上述结构的第一测试子电路CT1的工作过程如下：
在第一测试时段，所述第一测试单元向所述第一测试信号线1写入第一画面测试信号，所述第二测试单元向所述第二测试信号线2写入第三画面测试信号，以实现对所述显示基板进行第一画面测试。
在第二测试时段，所述第一测试单元向所述第一测试信号线1写入第二画面测试信号，所述第二测试单元向所述第二测试信号线2写入第三画面测试信号，以实现对所述显示基板进行第二画面测试。
示例性的，所述第一画面测试信号包括蓝色像素测试信号，所述第二画面测试信号包括红色像素测试信号，所述第三画面测试信号包括绿色像素测试信号，在所述第一测试时段，实现对显示基板进行绿蓝(GB)画面测试，在所述第二测试时段，实现对显示基板进行绿红(GR)画面测试。
上述结构的第一测试单元和第二测试单元能够分时对显示基板进行不同画面的显示画面测试，从而实现对显示基板的显示性能进行更精确的检测。
如图2和图3a所示，所述第一测试单元和所述第二测试单元的具体布局位置多种多样，在一些实施例中，所述测试信号线包括顺序耦接的第一导电图形21、第二导电图形22、第三导电图形23、第四导电图形24、第五导电图形25、第六导电图形26和第七导电图形27；
所述第二测试信号线2的第一部分包括：所述第二导电图形22、所述第四导电图形24和所述第六导电图形26，所述第二测试信号线2的第二部分包括：第一导电图形21、第三导电图形23、第五导电图形25和第七导电图形27；
所述第二导电图形22、所述第三导电图形23、所述第四导电图形24、第五导电图形25和第六导电图形26与所述第一测试信号线1共同限定出第一容纳空间81，所述第一测试单元的至少部分位于所述第一容纳空间81中。
具体地，由于所述第二导电图形22、所述第四导电图形24和所述第六导电图形26沿所述第一方向延伸，所述第三导电图形23和所述第五导电图形25沿所述第二方向延伸，且所述第二导电图形22、所述第三导电图形23、所述第四导电图形24、所述第五导电图形25和所述第六导电图形26顺序耦接，因此，所述第二导电图形22、所述第三导电图形23、所述第四导电图形24、所述第五导电图形25和所述第六导电图形26能够形成为第一凹槽结构，将该第一凹槽结构的开口朝向所述第一测试信号线1，该第一凹槽结构能够与所述第一测试信号线1之间形成所述第一容纳空间81，在布局所述第一测试单元时，可将所述第一测试单元布局在该第一容纳空间81中，以缩小所述测试电路整体占用的布局空间。
如图1和图2所示，在一些实施例中，每个所述测试电路还包括：第二测试子电路CT2，所述第二测试子电路CT2包括：
第三测试单元，所述第三测试单元在所述显示基板的基底上的正投影，位于所述第一测试信号线1在所述基底上的正投影，与所述第二测试信号线2在所述基底上的正投影之间；所述第三测试单元的输出端分别与所述第一测试信号线1和所述第二测试信号线2耦接，用于向所述第一测试信号线1和所述第二测试信号线2同时输出相同的功能测试信号。
具体地，上述结构的第三测试单元的工作过程如下：
在同一测试时段，所述第三测试单元分别向所述第一测试信号线1和所述第二测试信号线2写入相同的功能测试信号，以该功能测试信号高电平有效为例，将该功能测试信号写入显示基板的显示区域时，正常情况下显示区域对应显示黑画面，若显示区域中存在异常(如：信号线断开)，则该异常的位置出现低电平，使得异常位置对应的像素发亮，在显示区域出现异常亮点，根据该异常亮点的位置，可确定显示基板的异常位置。
上述第三测试单元能够检测显示基板中是否存在断线或接触不良等异常情况。
如图2和图3a所示，在一些实施例中，所述第二测试信号线2包括：顺序耦接的第八导电图形28、第九导电图形29、第十导电图形30和第十一导电图形31；
所述第二测试信号线2的第一部分包括：第八导电图形28和第十导电图形30，所述第二测试信号线2的第二部分包括：第九导电图形29和第十一导电图形31；
所述第八导电图形28、所述第九导电图形29和所述第十导电图形30与所述第一测试信号线1共同限定出第三容纳空间，所述第三测试单元的至少部分位于所述第三容纳空间中。
具体地，由于所述第八导电图形28和所述第十导电图形30沿所述第一方向延伸，所述第九导电图形29沿所述第二方向延伸，且所述第八导电图形28、所述第九导电图形29和所述第十导电图形30顺序耦接，因此，所述第八导电图形28、所述第九导电图形29和所述第十导电图形30能够形成为第三凹槽结构，将该第三凹槽结构的开口朝向所述第一测试信号线1，该第三凹槽结构能够与所述第一测试信号线1之间形成所述第三容纳空间83，在布局所述第三测试单元时，可将所述第三测试单元布局在该第三容纳空间83中，以缩小所述测试电路整体占用的布局空间。
如图1和图2所示，在一些实施例中，所述多条测试信号线还包括第三测试信号线3和第四测试信号线4，所述第三测试信号线3包括沿所述第一方向延伸的第三部分和沿所述第二方向延伸的第四部分，所述第四测试信号线4沿所述第二方向延伸；
所述第三测试信号线3的第三部分沿垂直于所述第一方向的方向上的宽度，与所述第四测试信号线4沿垂直于所述第二方向上的宽度不同；所述第三测试信号线3的第四部分沿垂直于所述第二方向的方向上的宽度，与所述第四测试信号线4沿垂直于所述第二方向上的宽度不同；
所述第一测试信号线1、所述第二测试信号线2、所述第三测试信号线3和所述第四测试信号线4中，任意两条测试信号线之间的电阻差值均小于第一阈值。
具体地，每个所述测试电路中的多条测试信号线还可包括形状不同的第三测试信号线3和第四测试信号线4，其中所述第四测试信号线4沿第二方向延伸，该第二方向可与显示基板中的数据线延伸方向相同，但不仅限于此；所述第三测试信号线3可包括沿所述第一方向延伸的第三部分和沿第二方向延伸的第四部分，所述第一方向可包括与所述第二方向相交的多个方向，如：所述第一方向与所述第二方向垂直；或所述第一方向与所述第二方向夹角小于90度。
通过调节所述第四测试信号线4在垂直于所述第二方向上的宽度，所述第三测试信号线3的第三部分沿垂直于所述第一方向的方向上的宽度，以及所述第三测试信号线3的第四部分沿垂直于所述第二方向的方向上的宽度，实现对所述第四测试信号线4的电阻和所述第三测试信号线3的电阻的调节，从而使得所述第三测试信号线3的电阻和所述第四测试信号线4的电阻之间的差值小于第一阈值。示例性的，所述第一阈值为1Ω。
需要说明，所述第一测试信号线1、所述第二测试信号线2、所述第三测试信号线3和所述第四测试信号线4中，任意两条测试信号线之间的电阻差值均小于第一阈值，即所述第一测试信号线1的电阻、所述第二测试信号线2的电阻、所述第三测试信号线3的电阻和所述第四测试信号线4的电阻本质上是相等的。
上述实施例提供的显示基板中，通过设置所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；以及所述第三测试信号线3的第三部分沿垂直于所述第一方向的方向上的宽度，与所述第四测试信号线4沿垂直于所述第二方向上的宽度不同；所述第三测试信号线3的第四部分沿垂直于所述第二方向的方向上的宽度，与所述第四测试信号线4沿垂直于所述第二方向上的宽度不同；使得所述第一测试信号线1、所述第二测试信号线2、所述第三测试信号线3和所述第四测试信号线4中，任意两条测试信号线之间的电阻差值均小于第一阈值，从而使得测试电路中各测试信号线的压降相差较小，在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较高，有效提升了对显示产品测试的准确率。
如图2和图3b所示，在一些实施例中，可设置所述第三测试信号线3的第三部分沿垂直于所述第一方向的方向上的宽度h6，小于所述第三测试信号线3的第四部分沿垂直于所述第二方向的方向上的宽度h3；所述第四测试信号线4沿垂直于所述第二方向上的宽度h4，小于所述第三测试信号线3的第四部分沿垂直于所述第二方向的方向上的宽度h3。
具体地，可设置所述第三测试信号线3和所述第四测试信号线4在所述第二方向上的总长度相同，由于所述第四测试信号线4沿所述第二方向延伸，即其仅包括沿所述第二方向延伸的部分，所述第三测试信号线3包括沿所述第一方向延伸的第三部分和沿所述第二方向延伸的第四部分，因此，所述第三测试信号线3的走线行程大于所述第四测试信号线4的走线行程，这样在设置所述第三测试信号线3和所述第四测试信号线4的线宽时，可设置所述第三测试信号线3的第三部分沿垂直于所述第一方向的方向上的宽度，小于所述第三测试信号线3的第四部分沿垂直于所述第二方向的方向上的宽度；所述第四测试信号线4沿垂直于所述第二方向上的宽度，小于所述第三测试信号线3的第四部分沿垂直于所述第二方向的方向上的宽度，从而实现所述第三测试信号线3的电阻和所述第四测试信号线4的电阻之间的差值小于第一阈值，使得各测试信号线的压降相差较小，在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较高，有效提升了对显示产品测试的准确率。
如图2所示，在一些实施例中，可设置所述第一测试信号线1沿垂直于所述第二方向上的宽度h1与所述第四测试信号线4沿垂直于所述第二方向上的宽度h4相等；所述第二测试信号线2的第二部分沿垂直于所述第二方向上的宽度h2，以及所述第三测试信号线3的第四部分沿垂直于所述第二方向上的宽度h3，均大于所述第一测试信号线1沿垂直于所述第二方向上的宽度h1。
具体的，上述设置方式使得所述第一测试信号线1的阻值和所述第四测试信号线4的阻值基本一致，而且由于所述第二测试信号线2和所述第三测试信号线3的走线行程大于所述第一测试信号线1和所述第四测试信号线4的走线行程，通过设置所述第二测试信号线2的第二部分沿垂直于所述第二方向上的宽度，以及所述第三测试信号线3的第四部分沿垂直于所述第二方向上的宽度，均大于所述第一测试信号线1沿垂直于所述第二方向上的宽度，使得所述第二测试信号线2和所述第三测试信号线3的阻值更接近于所述第一测试信号线1的阻值，从而更有利于实现测试电路中各测试信号线的阻值均一性。
可见，按照上述方式设置所述第一测试信号线1、所述第二测试信号线2、所述第三测试信号线3和所述第四信号线的线宽时，仅需要考虑所述第三测试信号线3、所述第四测试信号线4的走线行程，以及所述第一测试信号线1和所述第四测试信号线4中一条测试信号线的走线行程即可，更有利于实现各测试信号线之间的电阻差值小于第一阈值。
如图1所示，在一些实施例中，每个所述测试电路还包括：第一测试子电路CT1，所述第一测试子电路CT1包括：
第四测试单元，所述第四测试单元在所述基底上的正投影，位于所述第二测试信号线2在所述基底上的正投影，与所述第三测试信号线3在所述基底上的正投影之间；所述第四测试单元的输出端与所述第三测试信号线3耦接，用于分时向所述第三测试信号线3输出第一画面测试信号和第二画面测试信号；
第五测试单元，所述第五测试单元在所述基底上的正投影，位于所述第三测试信号线3在所述基底上的正投影，与所述第四测试信号线4在所述基底上的正投影之间；所述第五测试单元的输出端与所述第四测试信号线4耦接，用于向所述第四测试信号线4输出第三画面测试信号。
每个所述测试电路还包括：第二测试子电路CT2，所述第二测试子电路CT2包括：
第六测试单元，所述第六测试单元在所述基底上的正投影，位于所述第三测试信号线3在所述基底上的正投影，与所述第四测试信号线4在所述基底上的正投影之间；所述第六测试单元的输出端分别与所述第三测试信号线3和所述第四测试信号线4耦接，用于向所述第三测试信号线3和所述第四测试信号线4同时输出相同的功能测试信号。
具体地，上述结构的第一测试子电路CT1的工作过程如下：
在第一测试时段，所述第四测试单元向所述第三测试信号线3写入第一画面测试信号，所述第五测试单元向所述第四测试信号线4写入第三画面测试信号，以实现对所述显示基板进行第一画面测试。
在第二测试时段，所述第四测试单元向所述第三测试信号线3写入第二画面测试信号，所述第五测试单元向所述第四测试信号线4写入第三画面测试信号，以实现对所述显示基板进行第二画面测试。
示例性的，所述第一画面测试信号包括蓝色像素测试信号，所述第二画面测试信号包括红色像素测试信号，所述第三画面测试信号包括绿色像素测试信号，在所述第一测试时段，实现对显示基板进行GB画面测试，在所述第二测试时段，实现对显示基板进行GR画面测试。
上述结构的第四测试单元和第五测试单元能够分时对显示基板进行不同画面的显示画面测试，从而实现对显示基板的显示性能进行更精确的检测。
上述结构的第六测试单元的工作过程如下：
在同一测试时段，所述第六测试单元分别向所述第三测试信号线3和所述第四测试信号线4写入相同的功能测试信号，以该功能测试信号高电平有效为例，将该功能测试信号写入显示基板的显示区域时，正常情况下显示区域对应显示黑画面，若显示区域中存在异常(如：信号线断开)，则该异常的位置出现低电平，使得异常位置对应的像素发亮，在显示区域出现异常亮点，根据该异常亮点的位置，可确定显示基板的异常位置。
上述第六测试单元能够检测显示基板中是否存在断线或接触不良等异常情况。
如图2和图3b所示，在一些实施例中，所述第三测试信号线3包括顺序耦接的第十二导电图形32、第十三导电图形33、第十四导电图形34、第十五导电图形35、第十六导电图形36和第十七导电图形37；
所述第三测试信号线3的第三部分包括第十三导电图形33、第十五导电图形35和第十七导电图形37，所述第三测试信号线3的第四部分包括第十二导电图形32、第十四导电图形34和第十六导电图形36；
所述第十五导电图形35、所述第十六导电图形36和所述第十七导电图形37与所述第二测试信号线2共同限定出第二容纳空间82，所述第二测试单元的至少部分位于所述第二容纳空间82中。
具体地，由于所述第十五导电图形35和所述第十七导电图形37沿所述第一方向延伸，所述第十六导电图形36沿所述第二方向延伸，且所述第十五导电图形35、所述第十六导电图形36和所述第十七导电图形37顺序耦接，因此，所述第十五导电图形35、所述第十六导电图形36和所述第十七导电图形37能够形成为第二凹槽结构，将该第二凹槽结构的开口朝向所述第二测试信号线2，该第二凹槽结构能够与所述第二测试信号线2之间形成所述第二容纳空间82，在布局所述第二测试单元时，可将所述第二测试单元布局在该第二容纳空间82中，以缩小所述测试电路整体占用的布局空间。
如图2和图3b所示，在一些实施例中，所述第十三导电图形33、所述第十四导电图形34、所述第十五导电图形35与所述第四测试信号线4共同限定出第五容纳空间85，所述第五测试单元的至少部门位于所述第五容纳空间85中；
沿所述第二方向，所述第五容纳空间85位于所述第一容纳空间81与所述第二容纳空间82之间，所述第四测试单元位于所述第一容纳空间81远离所述第五容纳空间85的一侧。
具体地，由于所述第十三导电图形33和所述第十五导电图形35沿所述第一方向延伸，所述第十四导电图形34沿所述第二方向延伸，且所述第十三导电图形33、所述第十四导电图形34和所述第十五导电图形35顺序耦接，因此，所述第十三导电图形33、所述第十四导电图形34和所述第十五导电图形35能够形成为第五凹槽结构，将该第五凹槽结构的开口朝向所述第四测试信号线4，该第五凹槽结构能够与所述第四测试信号线4之间形成所述第五容纳空间85，在布局所述第五测试单元时，可将所述第五测试单元布局在该第五容纳空间85中，以缩小所述测试电路整体占用的布局空间。
另外，上述设置沿所述第二方向，所述第五容纳空间85位于所述第一容纳空间81与所述第二容纳空间82之间，所述第四测试单元位于所述第一容纳空间81远离所述第五容纳空间85的一侧，使得沿所述第二方向，所述第四测试单元、所述第一测试单元、所述第五测试单元和所述第二测试单元依次排列，最大限度的减小了所述第一测试子电路CT1在沿所述第一方向上的布局空间。
如图2和图3b所示，在一些实施例中，所述第三测试信号线3包括顺序耦接的第十八导电图形38、第十九导电图形39和第二十导电图形40；
所述第三测试信号线3的第三部分包括所述第十九导电图形39，所述第三测试信号线3的第四部分包括第十八导电图形38和第二十导电图形40；
所述第十九导电图形39、所述第二十导电图形40与所述第四测试信号线4共同限定出第六容纳空间86，所述第六测试单元的至少部分位于所述第六容纳空间86中。
具体地，由于所述第十九导电图形39沿所述第一方向延伸，所述第二十导电图形40沿所述第二方向延伸，且所述第十九导电图形39和所述第二十导电图形40顺序耦接，因此，可设置所述第十九导电图形39、所述第二十导电图形40与所述第四测试信号线4之间形成所述第六容纳空间86，在布局所述第六测试单元时，可将所述第六测试单元布局在该第六容纳空间86中，以缩小所述测试电路整体占用的布局空间。
上述实施例提供的显示基板中，所述测试电路形成为双排结构，该双排结构包括由所述第一测试信号线1、第二测试信号线2、第一测试单元、第二测试单元和第三测试单元形成的一排，以及由所述第三测试信号线3、第四测试信号线4、所述第四测试单元、第五测试单元和第六测试单元形成的另一排，这种双排结构的测试电路在布局时能够更远离所述显示基板的弯折区，使得在弯折区发生弯折时，能够降低弯折对测试电路中各中功能图形产生的影响，有效提升了测试电路的良率。
为了更清楚的说明上述实施例提供的显示基板中，测试电路包括的各测试信号线的具体结构和宽度设置方式，下面给出具体实施例。
如图2所示，上述实施例提供的显示基板中，所述测试电路包括的所述第一测试信号线1、所述第二测试信号线2、所述第三测试信号线3和所述第四测试信号线4沿所述第一方向依次排列；所述测试电路包括第一转角区域A、第二转角区域B和第三转角区域C，所述测试电路中的第二测试信号线2在所述第一转角区域A、所述第二转角区域B和所述第三转角区域C均包括所述第一部分和所述第二部分；所述测试电路中的第三测试信号线3在所述第二转角区域B和所述第三转角区域C均包括所述第三部分和所述第四部分。
在布局所述测试电路中的各测试信号线时，可将所述第一测试信号线1和所述第三测试信号线3采用第一栅金属层布局，将所述第二测试信号和所述第四测试信号线4采用第二栅金属层布局，这样更有利降低相邻测试信号线之间发生短路的可能性。
在对各测试信号线的电阻进行均一化补偿时，可对位于所述第一转角区域A、所述第二转角区域B和所述第三转角区域C中的所述第二测试信号线2的第一部分进行宽度补偿，以及对所述第二转角区域B和所述第三转角区域C中的所述第三测试信号线3的第二部分进行宽度补偿。
更详细地说，可设置所述第一测试信号线1在垂直于所述第二方向上的宽度在2.5μm～3.5μm之间；所述第四测试信号线4在垂直于所述第二方向上的宽度在2.5μm～3.5μm之间；所述第二测试信号线2的第二部分在垂直于所述第二方向上的宽度在3μm～4μm之间，所述第二测试信号线2的第一部分在垂直于所述第一方向上的宽度小于所述第二测试信号线2的第二部分在垂直于所述第二方向上的宽度；所述第三测试信号线3的第四部分在垂直于所述第二方向上的宽度在3.5μm～4.5μm之间，所述第三测试信号线3的第三部分在垂直于所述第一方向上的宽度小于所述第三测试信号线3的第四部分在垂直于所述第二方向上的宽度。
示例性的，可设置所述第一测试信号线1在垂直于所述第二方向上的宽度为3μm，所述第四测试信号线4在垂直于所述第二方向上的宽度为3μm，所述第二测试信号线2的第二部分在垂直于所述第二方向上的宽度为3.5μm，所述第三测试信号线3的第四部分在垂直于所述第二方向上的宽度为4μm。
上述通过对各所述测试信号线的线宽进行补偿，实现了对各测试信号线的电阻均一化补偿，当设置各所述测试信号线采用上述线宽时，产生的有益效果如下：
如图4和图5，以及下方表1所示，通过电阻模拟计算，在进行电阻均一化补偿前，所述第一测试信号线1的阻值为176.78，所述第二测试信号线2的阻值为188.75，所述第三测试信号线3的阻值为190.36，所述第四测试信号线4的阻值为176.36，这四条测试信号线中，最大阻值与最小阻值之间相差14Ω；在进行电阻均一化补偿后，所述第一测试信号线1的阻值为176.78，所述第二测试信号线2的阻值为176.09，所述第三测试信号线3的阻值为176.68，所述第四测试信号线4的阻值为176.36，这四条测试信号线中，最大阻值与最小阻值之间相差0.69Ω。
Gate line 1 2 3 4 Δ(Max-Min)
补偿前(Ω) 176.78 188.75 190.36 176.36 14
补偿后(Ω) 176.78 176.09 176.68 176.36 0.69
表1
可见，从补偿前后四根测试信号线上电阻阻值变化效果明显可看出，补偿前四根测试信号线间电阻存在突变，其阻值变化范围大约在170Ω～190Ω之间，其最大电阻差值大约为14Ω。而补偿后四根信号线间的电阻关系曲线则较为平滑且电阻波动范围较小，基本保持在176Ω左右(176Ω为测试信号线的核心阻值，各测试信号线均应接近于176Ω)。需要说明，表1中的Gate line代表测试信号线。
如图1所示，所述第一测试子电路CT1和所述第二测试子电路CT2的布局方式多种多样，在一些实施例中，所述第一测试子电路CT1和所述第二测试子电路CT2沿所述第二方向排列，所述第一测试子电路CT1位于所述显示区域与所述第二测试子电路CT2之间，或者，所述第二测试子电路CT2位于所述显示区域与所述第一测试子电路CT1之间。
具体地，由于所述第二测试子电路CT2一般会与所述显示基板中的多路复用器(MUX)，在将所述第一测试子电路CT1设置于所述显示区域与所述第二测试子电路CT2之间时，不仅更方便所述第二测试子电路CT2与所述MUX之间的耦接，而且，在利用所述显示基板形成显示模组时，能够使得MUX与所述显示模组中的天线距离更远，从而有效降低了天线对MUX产生的干扰，使得在模组工艺段更易于贴付吸波材料，同时也有效降低了天线对测试电路造成的信号干扰，更好的提升了测试电路对显示基板的测试效率及测试准确性。
如图1和图2所示，在一些实施例中，所述测试结构CT还包括：均沿所述第一方向延伸的第一控制信号线SW1、第二控制信号线SW2、第三控制信号线SW3、第四控制信号线SW4、第五控制信号线SW5、第六控制信号线SW6和第七控制信号线SW7；以及均沿所述第一方向延伸的第一测试数据线D1、第二测试数据线D2、第三测试数据线D3、第四测试数据线D4、第五测试数据线D5、第六测试数据线D6、第七测试数据线D7和第八测试数据线D8；
所述多条测试信号线还包括第三测试信号线3和第四测试信号线4；
每个所述测试电路均包括第一测试子电路CT1和第二测试子电路CT2；所述第一测试子电路CT1包括第一测试单元、第二测试单元、第三测试单元和第四测试单元；所述第二测试子电路CT2包括第五测试单元和第六测试单元；
所述第一测试单元包括第一晶体管T1和第二晶体管T2，所述第一晶体管T1的栅极与所述第二控制信号线SW2耦接，所述第一晶体管T1的第一极与所述第三测试数据线D3耦接，所述第一晶体管T1的第二极与所述第一测试信号线1耦接；
所述第二晶体管T2的栅极与所述第三控制信号线SW3耦接，所述第二晶体管T2的第一极与所述第四测试数据线D4耦接，所述第二晶体管T2的第二极与所述第一测试信号线1耦接；
所述第二测试单元包括第三晶体管T3，所述第三晶体管T3的栅极与所述第五控制信号线SW5耦接，所述第三晶体管T3的第一极与所述第六测试数据线D6耦接，所述第三晶体管T3的第二极与所述第二测试信号线2耦接；
所述第四测试单元包括第四晶体管T4和第五晶体管T5，所述第四晶体管T4的栅极与所述第一控制信号线SW1耦接，所述第四晶体管T4的第一极与所述第一测试数据线D1耦接，所述第四晶体管T4的第二极与所述第三测试信号线3耦接；
所述第五晶体管T5的栅极与所述第二控制信号线SW2耦接，所述第五晶体管T5的第一极与所述第二测试数据线D2耦接，所述第五晶体管T5的第二极与所述第三测试信号线3耦接；
所述第五测试单元包括第六晶体管T6，所述第六晶体管T6的栅极与所述第四控制信号线SW4耦接，所述第六晶体管T6的第一极与所述第五测试数据线D5耦接，所述第六晶体管T6的第二极与所述第四测试信号线4耦接；
所述第三测试单元包括第七晶体管T7和第八晶体管T8，所述第七晶体管T7的栅极和所述第八晶体管T8的栅极均与所述第六控制信号线SW6耦接，所述第七晶体管T7的第一极和所述第八晶体管T8的第一极均与所述第七测试数据线D7耦接，所述第七晶体管T7的第二极与所述第一测试信号线1耦接，所述第八晶体管T8的第二极与所述第二测试信号线2耦接；
所述第六测试单元包括第九晶体管T9和第十晶体管T10，所述第九晶体管T9的栅极和所述第十晶体管T10的栅极均与所述第七控制信号线SW7耦接，所述第九晶体管T9的第一极和所述第十晶体管T10的第一极均与所述第八测试数据线D8耦接，所述第九晶体管T9的第二极与所述第三测试信号线3耦接，所述第十晶体管T10的第二极与所述第四测试信号线4耦接。
具体地，所述第一测试数据线D1和所述第三测试数据线D3均用于传输所述第一画面测试信号；所述第二测试数据线D2和所述第四测试数据线D4均用于传输所述第二画面测试信号；所述第五测试数据线D5和所述第六测试数据线D6均用于所述第三画面测试信号；所述第七测试数据线D7和所述第八测试数据线D8均用于传输所述功能测试信号。
上述结构的测试电路在工作时，包括如下工作过程：
在第一测试时段，在所述第二控制信号线SW2传输的第二控制信号的控制下，所述第一晶体管T1导通，将所述第三测试数据线D3传输的所述第一画面测试信号写入所述第一测试信号线1；在所述第一控制信号线SW1传输的第一控制信号的控制下，所述第四晶体管T4导通，将所述第一测试数据线D1传输的所述第一画面测试信号写入所述第三测试信号线3；在所述第五控制信号线SW5传输的第五控制信号的控制下，所述第三晶体管T3导通，将所述第六测试数据线D6传输的所述第三画面测试信号写入所述第二测试信号线2。
在第二测试时段，在所述第三控制信号线SW3传输的第三控制信号的控制下，所述第二晶体管T2导通，将所述第四测试数据线D4传输的所述第二画面测试信号写入所述第一测试信号线1；在所述第二控制信号线SW2传输的第二控制信号的控制下，所述第五晶体管T5导通，将所述第二测试数据线D2传输的所述第二画面测试信号写入所述第三测试信号线3；在所述第四控制信号线SW4传输的第四控制信号的控制下，所述第六晶体管T6导通，将所述第五测试数据线D5传输的所述第三画面测试信号写入所述第四测试信号线4。
在第三测试时段，在所述第六控制信号线SW6传输的第六控制信号的控制下，所述第七晶体管T7和所述第八晶体管T8均导通，将所述第七测试数据线D7传输的所述功能测试信号写入所述第一测试信号线1和所述第二测试信号线2；在所述第七控制信号线SW7传输的第七控制信号的控制下，所述第九晶体管T9和所述第十晶体管T10均导通，将所述第八测试数据线D8传输的所述功能测试信号写入所述第三测试信号线3和所述第四测试信号线4。
需要说明，所述第一测试时段、所述第二测试时段和所述第三测试时段的先后顺序可以根据实际需要设置。
值得注意，如图2所示，当所述测试电路采用上述结构时，所述测试电路可采用如下四个膜层实现布局：沿远离所述显示基板的基底的方向，依次层叠设置的有源层、第一栅金属层、第二栅金属层和源漏金属层；其中所述有源层用于形成各所述晶体管的有源层，所述第一栅金属层用于形成所述第二测试信号线2、所述第四测试信号线4、各所述晶体管中的栅极以及部分晶体管的第一极和第二极；所述第二栅金属层用于形成所述第一测试信号线1、所述第三测试信号线3以及部分晶体管的第一极和第二极；所述源漏金属层用于形成部分晶体管的第一极和第二极、各所述控制信号线和各所述控制信号线。
如图6和图7所示，在一些实施例中，所述显示基板还包括：
位于所述显示区域的多条数据信号线，所述数据信号线与所述测试信号线一一对应；
位于所述非显示区域的多条第一扇出线7，所述第一扇出线7与所述数据信号线一一对应，所述数据信号线通过对应的所述第一扇出线7与对应的所述测试信号线耦接；所述多条第一扇出线7形成沿所述第一方向排布的多个子扇出区，每个子扇出区中包括多条所述第一扇出线7；
多个电源信号线图形，每个所述电源信号线图形在所述基底上的正投影均位于相邻的两个所述子扇出区在所述基底上的正投影之间，位于所述显示基板的中轴线6同一侧的多条所述第一扇出线7，沿靠近所述中轴线6的方向阻值逐渐增大，任意相邻两条所述第一扇出线之间的阻值之差小于第二阈值，所述中轴线6沿与所述第二方向平行的方向延伸。
具体地，所述显示基板还包括位于所述显示区域的多条数据信号线，示例性的，所述多条数据信号线均沿所述第二方向延伸，所述数据信号线与所述测试信号线一一对应。
所述显示基板还包括位于所述非显示区域的多条第一扇出线7，所述多条第一扇出线7在所述基底上的正投影位于所述显示区域在所述基底上的正投影与所述测试电路在所述基底上的正投影之间，所述第一扇出线7与所述数据信号线一一对应，所述第一扇出线7靠近所述显示区域的一端与对应的数据线耦接，所述第一扇出线7靠近所述测试电路的一端与对应的测试信号线耦接。所述第一扇出线7用于将对应的测试信号线提供的测试信号，传输至对应的数据线中。
所述多条第一扇出线7可划分为沿所述第一方向排布的多个子扇出区，每个所述子扇出区中均包括多条所述第一扇出线7。
所述显示基板还包括多个电源信号线图形51，每个所述电源信号线图形51在所述基底上的正投影均位于相邻的两个所述子扇出区在所述基底上的正投影之间，将所述相邻的两个所述子扇出区(如D区和E区)隔开；由于在该电源信号线图形51处，无法布置所述第一扇出线7，导致所述多条第一扇出线7无法实现等间距均匀排布，导致在电源信号线图形51的两侧容易出现第一扇出线7阻值跳变较大的问题。
上述实施例提供的显示基板中，通过设置位于所述显示基板的中轴线6同一侧的多条所述第一扇出线7，沿靠近所述中轴线6的方向阻值逐渐增大，任意相邻两条所述第一扇出线之间的阻值之差小于第二阈值，使得所述多条第一扇出线7的阻值均匀变化，避免了出现在电源信号线图形的两侧第一扇出线7阻值跳变较大的问题。需要说明，所述第二阈值可根据实际需要设置，示例性的，所述第二阈值在0.5Ω～10Ω之间，可包括端点值。
需要说明，任意相邻两条所述第一扇出线之间的阻值之差小于第二阈值，即任意相邻两条所述第一扇出线的电阻本质上是相等的。
如图6和图7所示，在一些实施例中，每条所述第一扇出线7均包括：相耦接的第一扇出图形71和第二扇出图形72，所述第一扇出图形71位于所述显示区域和所述第二扇出图形72之间，所述第一扇出图形71沿所述第二方向延伸，所述第二扇出图形72沿第三方向延伸，所述第三方向与所述第二方向相交；
在所述中轴线6的同一侧，沿靠近所述显示基板的中轴线6的方向，位于同一子扇出区中的多条所述第一扇出线7包括的所述第一扇出图形71的宽度逐渐变大，位于同一子扇出区中的多条所述第一扇出线7包括的所述第二扇出图形72的宽度相同；
在所述中轴线6的同一侧，相邻的两个所述子扇出区中，靠近所述中轴线6的子扇出区E中最远离所述中轴线6的第一扇出图形71的宽度，大于远离所述中轴线6的子扇出区D中最靠近所述中轴线6的第一扇出图形71的宽度；靠近所述中轴线6的子扇出区E中最远离所述中轴线6的第一扇出图形71的宽度，与远离所述中轴线6的子扇出区D中最靠近所述中轴线6的第一扇出图形71的宽度之间的差值大于第三阈值；
所述第一扇出图形71的宽度为所述第一扇出图形71在垂直于所述第二方向上的宽度；所述第二扇出图形72的宽度为所述第二扇出图形72在垂直于所述第三方向上的宽度。
具体地，每条所述第一扇出线7均包括：顺序耦接的第三扇出图形73、第一扇出图形71和第二扇出图形72，所述第三扇出图形73和第一扇出图形71同层同材料制作，具体可采用第一栅金属层和/或第二栅金属层制作，所述第二扇出图形72与所述电源信号线图形51采用源漏金属层同层制作；同时，可设置所述第一扇出图形71位于所述显示区域和所述第二扇出图形72之间，所述第一扇出图形71沿所述第二方向延伸，所述第二扇出图形72沿第三方向延伸，所述第三方向与所述第二方向相交，示例性的，所述第三方向与所述第二方向之间的夹角小于90度。
进一步地，可设置所述电源信号线图形的延伸方向与所述第二扇出图形72的延伸方向相同，且所述电源信号线图形在所述基底上的正投影均位于相邻的两个所述子扇出区中，第二扇出图形72在所述基底上的正投影之间。
由于所述第二扇出图形72与所述电源信号线图形51均采用源漏金属层同层制作，因此，所述电源信号线图形51会对相邻子扇出区产生阻隔，使得第一扇出线7无法等间距均匀排布，第一扇出线7的走线行程无法均匀增长，导致位于所述电源信号线图形51左右两侧的所述第一扇出线7的阻值发生较大的跳变。
上述通过设置在所述中轴线6的同一侧，沿靠近所述显示基板的中轴线6的方向，位于同一子扇出区中的多条所述第一扇出线7包括的所述第一扇出图形71的宽度逐渐变大，位于同一子扇出区中的多条所述第一扇出线7包括的所述第二扇出图形72的宽度相同；在所述中轴线6的同一侧，相邻的两个所述子扇出区中，靠近所述中轴线6的子扇出区E中最远离所述中轴线6的第一扇出图形71的宽度，大于远离所述中轴线6的子扇出区D中最靠近所述中轴线6的第一扇出图形71的宽度；靠近所述中轴线6的子扇出区E中最远离所述中轴线6的第一扇出图形71的宽度，与远离所述中轴线6的子扇出区D中最靠近所述中轴线6的第一扇出图形71的宽度之间的差值大于第三阈值；能够实现在所述中轴线6的同一侧，沿靠近所述显示基板的中轴线6的方向，显示基板包括的全部第一扇出线7的阻值逐渐增大，使得所述多条第一扇出线7的阻值均匀变化，避免了出现在电源信号线图形的两侧第一扇出线7阻值跳变较大的问题。
因此，上述实施例提供的显示基板中，通过在第二扇出图形72的宽度上进行调节，实现对所述第一扇出线7的阻值进行补偿，使得测试电路中的测试信号线以及连接在数据线与测试信号线之间的第一扇出线7均具有良好的电阻均一性，从而很好的提升了测试电路对显示基板测试的准确率，更好的保证了显示基板的生产良率。
需要说明，上述第三阈值的取值范围，能够满足使得任意相邻两条所述第一扇出线之间的阻值之差小于第二阈值。
更详细地说，如图8和图9以及下方表2所示，在补偿前，由于电源信号线图形的阻隔，使得D区域的第一扇出线7的阻值平均值到E区域的第一扇出线7的阻值平均值发生较大跳变，如：D区域的阻值平均值为3502Ω，E区域的阻值平均值为3549Ω，D区到E区第一扇出线7的平均阻值跳变接近50Ω，阻值变化量为1.34％；
通过计算模拟，利用宽度均一化补偿后，D区域的第一扇出线7的阻值平均值到E区域的第一扇出线7的阻值平均值发生较小跳变，如：D区域的阻值平均值为3340Ω，E区域的阻值平均值为3348Ω；进行均一化补偿后的电阻走线间变化较为平滑，其变化量大约为0.24％(变化量的核心点)。
D E Δ Δ/D
补偿前(Ω) 3502 3549 47 1.34％
补偿后(Ω) 3340 3348 8 0.24％
表2
需要说明，所述显示基板还可以包括位于所述中轴线6处的中间电源信号线图形52，由于所述第一扇出线7对称分布在中轴线6两侧，使得位于该中间电源信号线图形52左右两侧相邻的扇出子区域(即F区域)中的第一扇出线7的走线行程，以及其包括的第二扇出图形72的宽度相同，从而使得位于该中间电源信号线图形52左右两侧相邻的扇出子区域中的第一扇出线7的平均阻值基本相同，不会发生大的跳变。
本发明实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
由于上述实施例提供的显示基板中，通过设置所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；以及所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同，使得所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值，从而使得各测试信号线的压降相差较小，在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较高，有效提升了对显示产品测试的准确率。
因此，本发明实施例提供的显示装置在包括上述实施例提供的显示基板时，同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例还提供了一种显示基板的制作方法，用于制作上述实施例提供的显示基板，所述制作方法包括：
在所述显示基板的非显示区域制作测试结构CT，所述测试结构CT包括沿第一方向排布的多个测试电路，每个所述测试电路均包括：多条测试信号线，所述多条测试信号线包括第一测试信号线1和第二测试信号线2，所述第一测试信号线1沿第二方向延伸，所述第二测试信号线2包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分，所述第二方向与所述第一方向相交；所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值。
具体地，所述显示基板包括显示区域AA和围绕所述显示区域AA的非显示区域，示例性的，所述非显示区域包括沿远离所述显示区域AA的方向依次排列的第一扇出区N、测试结构CT设置区、第二扇出区M和芯片绑定区(图中未示出)，所述非显示区域还包括弯折区G，所述弯折区与所述第一扇出区N交叠，所述弯折区G位于所述第一扇出区N的内部。
每个所述测试电路均可包括多条测试信号线，示例性的，所述多条测试信号线可包括形状不同的第一测试信号线1和第二测试信号线2，其中所述第一测试信号线1沿第二方向延伸，该第二方向可与显示基板中的数据线延伸方向相同，但不仅限于此；所述第二测试信号线2可包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分，所述第一方向可包括与所述第二方向相交的多个方向，如：所述第一方向与所述第二方向垂直；或所述第一方向与所述第二方向夹角小于90度。另外，可设置所述第一方向为X方向，所述第二方向为Y方向。
通过调节所述第一测试信号线1在垂直于所述第二方向上的宽度，所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，以及所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，实现对所述第一测试信号线1的电阻和所述第二测试信号线2的电阻的调节，从而使得所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值。
需要说明，所述第一阈值可根据实际需要设置，示例性的，所述第一阈值为1Ω。另外，所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值，即所述第一测试信号线1的电阻和所述第二测试信号线2的电阻本质上是相等的。
采用本发明实施例提供的制作方法制作的显示基板中，通过设置所述第二测试信号线2的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同；以及所述第二测试信号线2的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线1沿垂直于所述第二方向上的宽度不同，使得所述第一测试信号线1的电阻和所述第二测试信号线2的电阻之间的差值小于第一阈值，从而使得各测试信号线的压降相差较小，在通过测试电路向显示产品的显示区域提供相同的测试信号时，显示产品的显示区域接收到的测试信号均一性较高，有效提升了对显示产品测试的准确率。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种显示基板，包括：显示区域和位于所述显示区域周边的非显示区域，所述显示基板还包括位于所述非显示区域的测试结构，所述测试结构包括沿第一方向排布的多个测试电路，每个所述测试电路均包括：
多条测试信号线，所述多条测试信号线包括第一测试信号线和第二测试信号线，所述第一测试信号线沿第二方向延伸，所述第二测试信号线包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分，所述第二方向与所述第一方向相交；
所述第二测试信号线的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；所述第二测试信号线的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；所述第一测试信号线的电阻和所述第二测试信号线的电阻之间的差值小于第一阈值。
2.根据权利要求1所述的显示基板，其特征在于，所述第二测试信号线的第一部分沿垂直于所述第一方向的方向上的宽度，小于所述第二测试信号线的第二部分沿垂直于所述第二方向上的宽度；所述第一测试信号线沿垂直于所述第二方向上的宽度，小于所述第二测试信号线的第二部分沿垂直于所述第二方向的方向上的宽度。
3.根据权利要求1所述的显示基板，其特征在于，每个所述测试电路还包括：第一测试子电路，所述第一测试子电路包括：
第一测试单元，所述第一测试单元在所述显示基板的基底上的正投影，位于所述第一测试信号线在所述基底上的正投影，与所述第二测试信号线在所述基底上的正投影之间；所述第一测试单元的输出端与所述第一测试信号线耦接，用于分时向所述第一测试信号线输出第一画面测试信号和第二画面测试信号；
第二测试单元，所述第二测试单元在所述基底上的正投影，位于所述第二测试信号线在所述基底上的正投影远离所述第一测试信号线在所述基底上的正投影的一侧；所述第二测试单元的输出端与所述第二测试信号线耦接，用于向所述第二测试信号线输出第三画面测试信号。
4.根据权利要求3所述的显示基板，其特征在于，所述第二测试信号线包括顺序耦接的第一导电图形、第二导电图形、第三导电图形、第四导电图形、第五导电图形、第六导电图形和第七导电图形；
所述第二测试信号线的第一部分包括：所述第二导电图形、所述第四导电图形和所述第六导电图形，所述第二测试信号线的第二部分包括：第一导电图形、第三导电图形、第五导电图形和第七导电图形；
所述第二导电图形、所述第三导电图形、所述第四导电图形、第五导电图形和第六导电图形与所述第一测试信号线共同限定出第一容纳空间，所述第一测试单元的至少部分位于所述第一容纳空间中。
5.根据权利要求1所述的显示基板，其特征在于，每个所述测试电路还包括：第二测试子电路，所述第二测试子电路包括：
第三测试单元，所述第三测试单元在所述显示基板的基底上的正投影，位于所述第一测试信号线在所述基底上的正投影，与所述第二测试信号线在所述基底上的正投影之间；所述第三测试单元的输出端分别与所述第一测试信号线和所述第二测试信号线耦接，用于向所述第一测试信号线和所述第二测试信号线同时输出相同的功能测试信号。
6.根据权利要求5所述的显示基板，其特征在于，所述第二测试信号线包括：顺序耦接的第八导电图形、第九导电图形、第十导电图形和第十一导电图形；
所述第二测试信号线的第一部分包括：第八导电图形和第十导电图形，所述第二测试信号线的第二部分包括：第九导电图形和第十一导电图形；
所述第八导电图形、所述第九导电图形和所述第十导电图形与所述第一测试信号线共同限定出第三容纳空间，所述第三测试单元的至少部分位于所述第三容纳空间中。
7.根据权利要求1所述的显示基板，其特征在于，所述多条测试信号线还包括第三测试信号线和第四测试信号线，所述第三测试信号线包括沿所述第一方向延伸的第三部分和沿所述第二方向延伸的第四部分，所述第四测试信号线沿所述第二方向延伸；
所述第三测试信号线的第三部分沿垂直于所述第一方向的方向上的宽度，与所述第四测试信号线沿垂直于所述第二方向上的宽度不同；所述第三测试信号线的第四部分沿垂直于所述第二方向的方向上的宽度，与所述第四测试信号线沿垂直于所述第二方向上的宽度不同；
所述第一测试信号线、所述第二测试信号线、所述第三测试信号线和所述第四测试信号线中，任意两条测试信号线之间的电阻差值均小于第一阈值。
8.根据权利要求7所述的显示基板，其特征在于，所述第三测试信号线的第三部分沿垂直于所述第一方向的方向上的宽度，小于所述第三测试信号线的第四部分沿垂直于所述第二方向的方向上的宽度；
所述第四测试信号线沿垂直于所述第二方向上的宽度，小于所述第三测试信号线的第四部分沿垂直于所述第二方向的方向上的宽度。
9.根据权利要求7所述的显示基板，其特征在于，
所述第一测试信号线沿垂直于所述第二方向上的宽度与所述第四测试信号线沿垂直于所述第二方向上的宽度相等；
所述第二测试信号线的第二部分沿垂直于所述第二方向上的宽度，以及所述第三测试信号线的第四部分沿垂直于所述第二方向上的宽度，均大于所述第一测试信号线沿垂直于所述第二方向上的宽度。
10.根据权利要求7所述的显示基板，其特征在于，每个所述测试电路还包括：第一测试子电路，所述第一测试子电路包括：
第四测试单元，所述第四测试单元在所述显示基板的基底上的正投影，位于所述第二测试信号线在所述基底上的正投影，与所述第三测试信号线在所述基底上的正投影之间；所述第四测试单元的输出端与所述第三测试信号线耦接，用于分时向所述第三测试信号线输出第一画面测试信号和第二画面测试信号；
第五测试单元，所述第五测试单元在所述基底上的正投影，位于所述第三测试信号线在所述基底上的正投影，与所述第四测试信号线在所述基底上的正投影之间；所述第五测试单元的输出端与所述第四测试信号线耦接，用于向所述第四测试信号线输出第三画面测试信号；
每个所述测试电路还包括：第二测试子电路，所述第二测试子电路包括：
第六测试单元，所述第六测试单元在所述基底上的正投影，位于所述第三测试信号线在所述基底上的正投影，与所述第四测试信号线在所述基底上的正投影之间；所述第六测试单元的输出端分别与所述第三测试信号线和所述第四测试信号线耦接，用于向所述第三测试信号线和所述第四测试信号线同时输出相同的功能测试信号。
11.根据权利要求10所述的显示基板，其特征在于，所述第三测试信号线包括顺序耦接的第十二导电图形、第十三导电图形、第十四导电图形、第十五导电图形、第十六导电图形、第十七导电图形、第十八导电图形、第十九导电图形和二十导电图形；
所述第三测试信号线的第三部分包括第十三导电图形、第十五导电图形、第十七导电图形和所述第十九导电图形，所述第三测试信号线的第四部分包括第十二导电图形、第十四导电图形、第十六导电图形、第十八导电图形和第二十导电图形；
所述第十五导电图形、所述第十六导电图形和所述第十七导电图形与所述第二测试信号线共同限定出第二容纳空间，第二测试单元的至少部分位于所述第二容纳空间中；
所述第十三导电图形、所述第十四导电图形、所述第十五导电图形与所述第四测试信号线共同限定出第五容纳空间，所述第五测试单元的至少部门位于所述第五容纳空间中；
所述第十九导电图形、所述第二十导电图形与所述第四测试信号线共同限定出第六容纳空间，所述第六测试单元的至少部分位于所述第六容纳空间中。
12.根据权利要求5所述的显示基板，其特征在于，第一测试子电路和第二测试子电路沿所述第二方向排列，所述第一测试子电路位于所述显示区域与所述第二测试子电路之间，或者，所述第二测试子电路位于所述显示区域与所述第一测试子电路之间。
13.根据权利要求1所述的显示基板，其特征在于，所述测试结构还包括：均沿所述第一方向延伸的第一控制信号线、第二控制信号线、第三控制信号线、第四控制信号线、第五控制信号线、第六控制信号线和第七控制信号线；以及均沿所述第一方向延伸的第一测试数据线、第二测试数据线、第三测试数据线、第四测试数据线、第五测试数据线、第六测试数据线、第七测试数据线和第八测试数据线；
所述多条测试信号线还包括第三测试信号线和第四测试信号线；
每个所述测试电路均包括第一测试子电路和第二测试子电路；所述第一测试子电路包括第一测试单元、第二测试单元、第三测试单元和第四测试单元；所述第二测试子电路包括第五测试单元和第六测试单元；
所述第一测试单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第二控制信号线耦接，所述第一晶体管的第一极与所述第三测试数据线耦接，所述第一晶体管的第二极与所述第一测试信号线耦接；
所述第二晶体管的栅极与所述第三控制信号线耦接，所述第二晶体管的第一极与所述第四测试数据线耦接，所述第二晶体管的第二极与所述第一测试信号线耦接；
所述第二测试单元包括第三晶体管，所述第三晶体管的栅极与所述第五控制信号线耦接，所述第三晶体管的第一极与所述第六测试数据线耦接，所述第三晶体管的第二极与所述第二测试信号线耦接；
所述第四测试单元包括第四晶体管和第五晶体管，所述第四晶体管的栅极与所述第一控制信号线耦接，所述第四晶体管的第一极与所述第一测试数据线耦接，所述第四晶体管的第二极与所述第三测试信号线耦接；
所述第五晶体管的栅极与所述第二控制信号线耦接，所述第五晶体管的第一极与所述第二测试数据线耦接，所述第五晶体管的第二极与所述第三测试信号线耦接；
所述第五测试单元包括第六晶体管，所述第六晶体管的栅极与所述第四控制信号线耦接，所述第六晶体管的第一极与所述第五测试数据线耦接，所述第六晶体管的第二极与所述第四测试信号线耦接；
所述第三测试单元包括第七晶体管和第八晶体管，所述第七晶体管的栅极和所述第八晶体管的栅极均与所述第六控制信号线耦接，所述第七晶体管的第一极和所述第八晶体管的第一极均与所述第七测试数据线耦接，所述第七晶体管的第二极与所述第一测试信号线耦接，所述第八晶体管的第二极与所述第二测试信号线耦接；
所述第六测试单元包括第九晶体管和第十晶体管，所述第九晶体管的栅极和所述第十晶体管的栅极均与所述第七控制信号线耦接，所述第九晶体管的第一极和所述第十晶体管的第一极均与所述第八测试数据线耦接，所述第九晶体管的第二极与所述第三测试信号线耦接，所述第十晶体管的第二极与所述第四测试信号线耦接。
14.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：
位于所述显示区域的多条数据信号线，所述数据信号线与所述测试信号线一一对应；
位于所述非显示区域的多条第一扇出线，所述第一扇出线与所述数据信号线一一对应，所述数据信号线通过对应的所述第一扇出线与对应的所述测试信号线耦接；所述多条第一扇出线形成沿所述第一方向排布的多个子扇出区，每个子扇出区中包括多条所述第一扇出线；
多个电源信号线图形，每个所述电源信号线图形在所述显示基板的基底上的正投影均位于相邻的两个所述子扇出区在所述基底上的正投影之间，位于所述显示基板的中轴线同一侧的多条所述第一扇出线，沿靠近所述中轴线的方向阻值逐渐增大，任意相邻两条所述第一扇出线之间的阻值之差小于第二阈值，所述中轴线沿与所述第二方向平行的方向延伸。
15.根据权利要求14所述的显示基板，其特征在于，每条所述第一扇出线均包括：相耦接的第一扇出图形和第二扇出图形，所述第一扇出图形位于所述显示区域和所述第二扇出图形之间，所述第一扇出图形沿所述第二方向延伸，所述第二扇出图形沿第三方向延伸，所述第三方向与所述第二方向相交；
在所述中轴线的同一侧，沿靠近所述显示基板的中轴线的方向，位于同一子扇出区中的多条所述第一扇出线包括的所述第一扇出图形的宽度逐渐变大，位于同一子扇出区中的多条所述第一扇出线包括的所述第二扇出图形的宽度相同；
在所述中轴线的同一侧，相邻的两个所述子扇出区中，靠近所述中轴线的子扇出区中最远离所述中轴线的第一扇出图形的宽度，大于远离所述中轴线的子扇出区中最靠近所述中轴线的第一扇出图形的宽度；靠近所述中轴线的子扇出区中最远离所述中轴线的第一扇出图形的宽度，与远离所述中轴线的子扇出区中最靠近所述中轴线的第一扇出图形的宽度之间的差值大于第三阈值；
所述第一扇出图形的宽度为所述第一扇出图形在垂直于所述第二方向上的宽度；所述第二扇出图形的宽度为所述第二扇出图形在垂直于所述第三方向上的宽度。
16.一种显示装置，其特征在于，包括如权利要求1～15中任一项所述的显示基板。
17.一种显示基板的制作方法，其特征在于，用于制作如权利要求1～15中任一项所述的显示基板，所述制作方法包括：
在所述显示基板的非显示区域制作测试结构，所述测试结构包括沿第一方向排布的多个测试电路，每个所述测试电路均包括：多条测试信号线，所述多条测试信号线包括第一测试信号线和第二测试信号线，所述第一测试信号线沿第二方向延伸，所述第二测试信号线包括沿所述第一方向延伸的第一部分和沿第二方向延伸的第二部分，所述第二方向与所述第一方向相交；所述第二测试信号线的第一部分沿垂直于所述第一方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；所述第二测试信号线的第二部分沿垂直于所述第二方向的方向上的宽度，与所述第一测试信号线沿垂直于所述第二方向上的宽度不同；所述第一测试信号线的电阻和所述第二测试信号线的电阻之间的差值小于第一阈值。
CN202010000925.1A 2020-01-02 2020-01-02 一种显示基板及其制作方法、显示装置 Pending CN113066408A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010000925.1A CN113066408A (zh) 2020-01-02 2020-01-02 一种显示基板及其制作方法、显示装置
PCT/CN2020/140706 WO2021136242A1 (zh) 2020-01-02 2020-12-29 显示基板及其制作方法、显示装置
US17/418,235 US11783740B2 (en) 2020-01-02 2020-12-29 Display substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010000925.1A CN113066408A (zh) 2020-01-02 2020-01-02 一种显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN113066408A true CN113066408A (zh) 2021-07-02

Family

ID=76559347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010000925.1A Pending CN113066408A (zh) 2020-01-02 2020-01-02 一种显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11783740B2 (zh)
CN (1) CN113066408A (zh)
WO (1) WO2021136242A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220328598A1 (en) * 2020-03-31 2022-10-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and test method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707034B1 (ko) 2005-02-28 2007-04-11 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치에서의 어레이 기판테스트를 위한 배선 형성방법
KR20080034546A (ko) 2006-10-17 2008-04-22 삼성전자주식회사 브리지형 정전기 분산구조를 가지는 액정 표시 장치
KR101614900B1 (ko) * 2009-10-27 2016-04-25 삼성디스플레이 주식회사 표시 패널
KR101975569B1 (ko) 2012-10-15 2019-05-08 삼성디스플레이 주식회사 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치
CN108257540A (zh) 2018-01-26 2018-07-06 鄂尔多斯市源盛光电有限责任公司 显示基板、显示基板的测试方法和显示装置
CN108646483B (zh) 2018-04-26 2021-08-24 上海中航光电子有限公司 阵列基板、显示面板和显示装置
CN109188810B (zh) 2018-09-30 2021-01-12 惠科股份有限公司 阵列基板和显示面板
CN210805177U (zh) 2020-01-02 2020-06-19 京东方科技集团股份有限公司 一种显示基板、显示装置

Also Published As

Publication number Publication date
WO2021136242A1 (zh) 2021-07-08
US11783740B2 (en) 2023-10-10
US20230134900A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
CN210805177U (zh) 一种显示基板、显示装置
CN110164359B (zh) 显示面板及显示装置
US11943981B2 (en) Display substrate and display apparatus
US10649564B2 (en) Touch display panel and display device
CN111697040B (zh) 一种显示面板及显示装置
CN113809141B (zh) 显示面板及显示装置
CN215451419U (zh) 显示基板和显示装置
US20230132313A1 (en) Display panel and manufacturing method thereof, and display device
CN114784077A (zh) 显示面板及显示装置
CN113917744B (zh) 显示基板及显示装置
CN113066408A (zh) 一种显示基板及其制作方法、显示装置
CN113725236A (zh) 一种显示基板及显示装置
CN109887987B (zh) 一种阵列基板及显示模组
CN113196371A (zh) 阵列基板及其制备方法、像素驱动方法、显示面板
CN108445663B (zh) 一种显示面板及显示装置
WO2023124158A1 (zh) 阵列基板、显示面板及显示装置
US11569271B2 (en) Display panel and method for manufacturing the same, and display device
CN115132811A (zh) 显示面板和显示装置
US12111992B2 (en) Touch panel with chip region having display pins and touch pins, preparation method therefor, and display apparatus
CN117912411B (zh) 显示面板及显示装置
US12035587B2 (en) Display panel and display device
CN115938227B (zh) 显示面板及显示装置
US20240081109A1 (en) Display panel and display apparatus
CN114783365B (zh) 显示模组及显示装置
US20240241542A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination