CN101996599A - 显示装置及其操作方法 - Google Patents

显示装置及其操作方法 Download PDF

Info

Publication number
CN101996599A
CN101996599A CN2010102508890A CN201010250889A CN101996599A CN 101996599 A CN101996599 A CN 101996599A CN 2010102508890 A CN2010102508890 A CN 2010102508890A CN 201010250889 A CN201010250889 A CN 201010250889A CN 101996599 A CN101996599 A CN 101996599A
Authority
CN
China
Prior art keywords
data
image data
speed
doubly
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102508890A
Other languages
English (en)
Other versions
CN101996599B (zh
Inventor
能势崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101996599A publication Critical patent/CN101996599A/zh
Application granted granted Critical
Publication of CN101996599B publication Critical patent/CN101996599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明涉及显示装置及其操作方法。显示装置被提供有：显示面板；驱动器，驱动显示面板；以及控制器，适于对外部提供的原始图像数据执行倍速驱动处理。驱动器适于通过倍速驱动来驱动显示面板。当驱动器执行倍速驱动时，控制器通过对原始图像数据执行倍速驱动处理生成倍速驱动图像数据，通过压缩倍速驱动图像数据生成压缩图像数据，并且将压缩图像数据传输到驱动器。在该情况下，驱动器对压缩图像数据解压缩从而再生倍速驱动图像数据，并且响应于再生的倍速驱动图像数据驱动显示面板。另一方面，当驱动器不执行倍速驱动时，控制器将原始图像数据传输到驱动器，并且驱动器响应于从控制器接收到的原始图像数据驱动显示面板。

Description

显示装置及其操作方法
技术领域
本发明一般地涉及显示装置和操作显示装置的方法，并且特别地涉及保持型显示装置内的数据传输的改进。
背景技术
在液晶显示装置中，一旦写入在每个像素电极中的电压被保持直到接下来选择相对应的扫描线，从而在一个帧时段期间透射光保持稳定。因此，鉴于CRT(阴极射线管)被称为脉冲型显示装置，液晶显示装置被称为保持型显示装置。
已经考虑到显示移动图像中的运动模糊是由液晶显示面板中的液晶的低响应速度导致的；然而，最近已知的是，尽管提高了液晶的响应速度但是在保持型显示装置中固有地引起运动模糊。
为了抑制保持型显示中固有的此种运动模糊，已经提出两种方法：一个提出的方法是在每两个相邻的帧图像之间插入黑帧并且另一个是在每两个相邻的帧图像之间插入一个或者多个插值帧图像，所述插值帧图像是通过基于两个相邻的帧图像之间的运动矢量的插值生成的。在下述文献中公布了黑帧的插入：日本专利申请公开No.P2002-215111A，P2008-165161A和日本专利公报No.4079793 B，N.Kimura等人，″New Technologies for Large-Sized High Quality LCD TV″，SID05 Digest，p.1735，K.Ono等人，SID06 Digest，″Progress of IPS-ProTechnology for LCD TV″，p.1954，and T.S.Kim等人，“Impulsive Driving Technique in S-PVA Architecture″，SID06 Digest p.1709。在Sang Soo Kim等人中公布了插值帧图像的插入：“Distinguished Paper：Novel TFT-LCD Technology for Motion Blur Reduction Using 120Hz Driving with McFi”，SID07 Digest p.1003。
其中在每两个相邻的帧图像中插入一个或者多个额外的帧图像的这些驱动方法被称为倍速(multiplied-speed)驱动，这是因为帧频率是120Hz或者更多，而传统的帧频率是60Hz。这里应注意的是，在本申请的说明书中术语“倍速驱动”意指以传统的帧频率的N(N是2或者更大的整数)倍的频率进行的显示面板驱动。还应注意的是，术语“倍速驱动处理”意指其中将额外的帧图像插入帧频率为60Hz的每两个帧图像以实现倍速驱动的图像数据处理。
图1是示出适于倍速驱动的液晶显示装置101的构造的示例的框图。液晶显示装置101被构造为接收来自于图像渲染单元102(例如，CPU)的图像数据111和同步信号112并且响应于图像数据111和同步信号112显示图像。在此构造中，同步信号112是用于液晶显示装置101的时序控制的一组控制信号，包括水平同步信号Hsync和垂直同步信号Vsync。
详细地，液晶显示装置101包括倍速驱动处理电路103、帧存储器104、时序控制器105、栅极驱动器106、数据驱动器107、基准灰阶电压生成器108以及液晶显示面板109。
倍速驱动处理电路103对图像数据111执行倍速驱动处理从而生成倍速驱动图像数据113。更加具体地，倍速驱动处理电路103从被包含在图像数据11中的每两个相邻的帧图像生成要被额外地插入的帧图像，并且生成具有被插入在其中的生成的帧图像的图像数据作为倍速驱动图像数据113。要被插入的帧图像可以是对应于两个相邻的帧图像的通过插值获得的帧图像或者黑图像。另外，倍速驱动处理电路103从同步信号112生成被适于倍速显示驱动的格式的倍速驱动处理同步信号114。倍速驱动处理电路103使用帧存储器104作为用于生成倍速驱动图像数据113的工作区域。
时序控制器105控制被集成在液晶显示装置101内的各组件的操作。更加具体地，时序控制器105接收来自于倍速驱动处理电路103的倍速驱动图像数据113并且将其传输到数据驱动器107。此外，时序控制器105基于倍速驱动处理同步信号114生成栅极控制信号115和数据控制信号116。栅极控制信号115被提供给栅极驱动器106并且数据控制信号116被提供给数据驱动器107。
栅极驱动器106响应于栅极控制信号115驱动液晶显示面板109的栅极线，并且数据驱动器107响应于倍速驱动图像数据113和数据控制信号116驱动液晶显示面板109的数据线。基准灰阶电压生成器108生成基准灰阶电压V0至Vm并且将其提供给数据驱动器107以控制在倍速驱动图像数据113中描述的每个像素的灰阶级和通过其实际驱动数据线中的每一个的驱动电压的电压电平之间的关系。
执行倍速驱动的液晶显示装置的一个缺点在于由于倍速处理导致在液晶显示装置内增加了传输的图像数据的量(例如，加倍)。更加具体地，例如，在液晶显示面板具有与全HD(高清)显示相对应的像素的数目的情况下，取决于是否如下地执行倍速驱动来确定从时序控制器到数据驱动器的传输的图像数据的量：
(1)不执行倍速驱动
1920×1080×24位×60Hz＝2.986Gbps
(2)执行倍速驱动
1920×1080×24位×120Hz＝5.972Gbps
如果传输的图像数据的量增加，那么在液晶显示装置中要求高速数据传输，并且这可能引起来自于数据传输线的EMI(电磁干扰)并且增加功率消耗。在图1中所示的液晶显示装置101中，例如，将倍速驱动图像数据113从倍速驱动处理电路103传输到时序控制器105和将倍速驱动图像数据113从时序控制器105传输到数据驱动器107要求高速数据传输。另外，出现安装高速接口用于执行到数据驱动器107的高速数据传输或者增加被连接至数据驱动器107的数据传输线的数目的必要性。
发明内容
在本发明的方面中，显示装置被提供有：显示面板；驱动器，该驱动器驱动所述显示面板；以及控制器，该控制器适于对外部提供的原始图像数据执行倍速驱动处理。驱动器适于通过倍速驱动来驱动所述显示面板。当驱动器执行倍速驱动时，控制器通过对原始图像数据执行倍速驱动处理生成倍速驱动图像数据，通过压缩倍速驱动图像数据生成压缩图像数据，并且将压缩图像数据传输到驱动器。在这样的情况下，驱动器对压缩图像数据解压缩从而再生倍速驱动图像数据，并且响应于再生的倍速驱动图像数据驱动显示面板。另一方面，当驱动器不执行倍速驱动时，控制器将原始图像数据传输到驱动器，并且驱动器响应于从控制器接收到的原始图像数据驱动显示面板。
本发明有效地减少显示装置内的数据传输量，消除了显示装置内的高速数据传输的必要性并且还减少了EMI和功率消耗。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它目的、优点和特征将更加明显，其中：
图1是示出执行倍速驱动的传统的液晶显示装置的示例性构造的框图；
图2是示出本发明的第一实施例中的液晶显示装置的示例性构造的框图；
图3是示出第一实施例中的普通/倍速驱动切换电路的示例性构造的框图；
图4A是示出第一实施例中的数据驱动器的示例性构造的框图；
图4B是示出第一实施例中的数据寄存器电路和移位寄存器电路的示例性构造的框图；
图4C是示出根据第一实施例的数据寄存器电路和移位寄存器电路的示例性构造的框图；
图5是示出第一实施例中的普通/倍速驱动切换电路的示例性操作的时序图；
图6是示出根据第一实施例的普通/压缩切换的图像数据的格式的图；
图7是示出第一实施例中的倍速驱动图像数据和普通/压缩切换的图像数据之间的关系的图；
图8是示出第一实施例中用于普通驱动操作的数据驱动器的示例性操作的时序图；
图9是示出第一实施例中用于倍速驱动的数据驱动器的示例性操作的时序图；
图10是示出第二实施例中的倍速驱动图像数据的压缩处理的图；
图11是示出第二实施例中的普通/倍速驱动切换电路的示例性构造的框图；
图12是示出第二实施例中的数据驱动器的示例的框图；以及
图13是示出第二实施例中用于倍速驱动的数据驱动器的示例性操作的时序图。
具体实施方式
现在在此将参考示例性实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多替代实施例并且本发明不限于为解释性目的而示出的实施例。
第一实施例
(整体构造)
图2是示出本发明的第一实施例中的液晶显示装置1的示例性构造的框图。液晶显示装置1被构造为接收来自于图像渲染单元2(例如，CPU)的图像数据11、倍速切换信号12、时钟信号CLK以及同步信号13并且响应于这些数据和信号显示图像。图像数据11表示各像素的灰阶级，并且倍速切换信号12是指示液晶显示装置1执行倍速驱动的控制信号。如稍后所述，本实施例的液晶显示装置1被构造为响应于倍速切换信号12选择性地执行倍速驱动。同步信号13被用于液晶显示装置1的时序控制并且包括水平同步信号Hsync和垂直同步信号Vsync。如稍后将会描述的，同步信号13被用于在液晶显示装置1内生成水平同步信号和垂直同步信号。
液晶显示装置1包括普通/倍速驱动切换电路3、帧存储器4、时序控制器5、栅极驱动器6、数据驱动器7、基准灰阶电压生成器8以及液晶显示面板9。在本实施例中，普通/倍速驱动切换电路3、帧存储器4、时序控制器5、以及数据驱动器7被实现为不同的集成电路。
普通/倍速驱动切换电路3用于当通过倍速切换信号12要求倍速驱动时对图像数据11执行倍速驱动处理。在本实施例中，普通/倍速驱动切换电路3适于进一步对通过对图像数据11执行倍速驱动处理生成的倍速驱动图像数据执行压缩处理，从而生成压缩图像数据。另外，普通/倍速驱动切换电路3还适于当不要求进行倍速驱动时无改变地输出图像数据11。响应于倍速切换信号12切换普通/倍速驱动切换电路3的操作。当倍速切换信号12被断言时，普通/倍速驱动切换电路3生成倍速驱动图像数据和压缩图像数据，并且输出压缩图像数据。另一方面，当倍速切换信号12被否定时，普通/倍速驱动切换电路3无改变地输出图像数据11。在下面的描述中，从普通/倍速驱动切换电路3输出的图像数据(即，图像数据11或者压缩图像数据)被称为普通/压缩切换的图像数据14。
另外，普通/倍速驱动切换电路3根据同步信号13生成普通/倍速切换的同步信号15。在这里，普通/倍速切换的同步信号15是一组用于液晶显示装置1内的时序控制的包括水平同步信号Hsync_SEL和垂直同步信号Vsync_SEL的控制信号。在执行倍速驱动的情况和不执行倍速驱动的情况之间切换水平同步信号Hsync_SEL和垂直同步信号Vsync_SEL的频率。普通/倍速驱动切换电路3进一步将倍速切换信号12和时钟信号CLK传输到时序控制器5。
帧存储器4与普通/倍速驱动切换电路3相连接并且用作当普通/倍速驱动切换电路3对图像数据11执行倍速驱动处理时的工作区域。
时序控制器5控制液晶显示装置1内的各组件的操作。更加具体地，时序控制器5接收来自于普通/倍速驱动切换电路3的普通/压缩切换的图像数据14并且将其传输到数据驱动器7。此外，时序控制器5基于普通/倍速切换的同步信号15生成栅极控制信号16和数据控制信号17，将栅极控制信号16提供给栅极驱动器6，并且将倍速切换信号12和数据控制信号17提供给数据驱动器7。
栅极驱动器6响应于栅极控制信号16驱动液晶显示面板9中的栅极线。
数据驱动器7响应于普通/压缩切换的图像数据14和数据控制信号17驱动液晶显示面板9中的数据线。当数据驱动器7接收图像数据11(即，不进行倍速驱动处理和压缩处理的图像数据)作为普通/压缩切换的图像数据14时，数据驱动器7响应于图像数据11驱动液晶显示面板9中的数据线。另一方面，当接收压缩图像数据作为普通/压缩切换的图像数据14时，数据驱动器7对压缩图像数据解压缩以再生倍速驱动图像数据，并且响应于再生的倍速驱动图像数据驱动液晶显示面板9中的数据线。响应于从时序控制器5接收到的倍速切换信号12切换数据驱动器7的操作。稍后将会详细地描述数据驱动器7的操作和构造。
基准灰阶电压生成器8将基准灰阶电压V0至Vm提供给数据驱动器7。基准灰阶电压V0至Vm用于控制在普通/压缩切换的图像数据14中描述的每个像素的灰阶值与通过其实际驱动相对应的数据线的驱动电压的电压电平之间的关系。
接下来，详细地描述普通/倍速驱动切换电路3和数据驱动器7的构造。
图3是示出本实施例中的普通/倍速驱动切换电路3的示例性构造的框图。在图3中，假定图像数据11和普通/压缩切换的图像数据14都是24位数据来示出普通/倍速驱动切换电路3的构造。可以将图像数据11和普通/压缩切换的图像数据14分别称为图像数据Data[23:0]和普通/压缩切换的图像数据Data_SEL[23:0]，以强调图像数据11和普通/压缩切换的图像数据14都是24位数据。
普通/倍速驱动切换电路3包括倍速驱动处理电路21、压缩电路22、串/并转换电路23以及选择电路24和25。
当倍速切换信号12被断言时，倍速驱动处理电路21如下地执行三个操作：首先，倍速驱动处理电路21对图像数据Data[23:0]执行倍速驱动处理以生成用于倍速驱动的倍速驱动图像数据DD[23:0]。第二，倍速驱动处理电路21根据同步信号13生成适于倍速驱动的倍速驱动处理同步信号18。倍速驱动处理同步信号18包括分别具有垂直同步信号Vsync和水平同步信号Hsync的m倍(在本实施例中两倍)的频率的垂直同步信号Vsync2和水平同步信号Hsync2。第三，倍速驱动处理电路21执行时钟信号CLK的m倍频率倍增(在本实施例中两倍)并且生成时钟信号CLK2。与时钟信号CLK2同步地从倍速驱动处理电路21输出倍速驱动图像数据DD[23:0]。另一方面，当倍速切换信号12被否定时，倍速驱动处理电路21停止操作以减少功率消耗。倍速驱动处理电路21与帧存储器4相连接并且使用帧存储器4作为工作区域。
压缩电路22对倍速驱动图像数据DD[23:0]执行压缩处理以生成压缩图像数据Comp_Data[11:0]。在本实施例中，压缩图像数据Comp_Data[11:0]是12位数据。压缩电路22被提供有时钟信号CLK2并且与时钟信号CLK2同步地进行操作。
串/并转换电路23对是12位数据的压缩图像数据Comp_Data[11:0]执行1∶2的比率的串/并转换，以输出相对应的24位数据。串/并转换电路23被提供有时钟信号CLK2并且与时钟信号CLK2同步地进行操作。
选择电路24响应于倍速切换信号12在图像数据Data[23:0]和从串/并转换电路23接收到的压缩图像数据之间进行选择，并且输出所选择的图像数据作为普通/压缩切换的图像数据Data_SEL[23:0]。更加具体地，当倍速切换信号12被断言时，选择电路24选择从串/并转换电路23接收到的压缩图像数据作为普通/压缩切换的图像数据Data_SEL[23:0]。当倍速切换信号12被否定时，选择电路24选择图像数据Data[23:0]作为普通/压缩切换的图像数据Data_SEL[23:0]。
类似地，选择电路25响应于倍速切换信号12在同步信号13和倍速驱动处理同步信号18之间进行选择，并且输出所选择的同步信号作为普通/倍速切换的同步信号15。更加具体地，当倍速切换信号12被断言时，选择电路24选择倍速驱动处理同步信号18作为普通/倍速切换的同步信号15。当倍速切换信号12被否定时，选择电路24选择同步信号13作为普通/倍速切换的同步信号15。
同时，图4A是示出本实施例中的数据驱动器7的示例性构造的框图。数据驱动器7包括移位寄存器电路31、解压缩电路32、并/串电路33、选择电路34、数据寄存器电路35、锁存电路36、电平移位电路37、D/A转换电路38以及缓冲电路39。如图4B和图4C中所示，数据寄存器电路35包括分别与数据线X1至Xn相关联的锁存电路401至40n。
移位寄存器电路31进行操作作为锁存控制器，该锁存控制器提供指示数据寄存器电路35中的锁存电路401至40n的锁存信号SR1至SRn以执行锁存操作。更加具体地，移位寄存器电路31响应于起始脉冲信号STHR、时钟信号HCT以及选通信号STB执行移位操作，并且顺序地断言锁存信号SR1至SRn(在本实施例中将锁存信号SR1至SRn上拉到高电平)。在此，起始脉冲信号STHR是用于指示数据驱动器7捕获普通/压缩切换的图像数据14的信号。在本实施例中，数据驱动器7响应于起始脉冲信号STHR的断言捕获普通/压缩切换的图像数据14。时钟信号HCK是从时序控制器5提供的数据控制信号17中的一个。
移位寄存器电路31具有使得能够切换响应于倍速切换信号12顺序地断言锁存信号SR1至SRn的时间间隔的构造。更加具体地，当倍速切换信号12被否定时，与时钟信号HCK的下降沿同步顺序地断言锁存信号SR1至SRn。另一方面，当倍速切换信号12被断言时，与时钟信号HCK的上升和下降沿同步顺序地断言锁存信号SR1至SRn。
图4B和图4C是示出用于执行这些操作的移位寄存器电路31的构造的示例的框图。在图4B中所示的构造中，移位寄存器电路31包括串联地连接的触发器411至41n、输出触发器42、倍频器43以及选择器44。倍频器43加倍时钟信号HCK的频率以生成频率加倍的时钟信号HCK_D。选择器44响应于倍速切换信号12在时钟信号HCK和频率加倍的时钟信号HCK_D之间进行选择，并且将所选择的时钟信号提供给触发器411至41n的时钟端子中的每一个。411至41n被用于通过移位操作生成锁存信号SR1至SRn。触发器411响应于由选择器44选择的时钟信号(时钟信号HCK或者频率加倍的时钟信号HCK_D)的下拉锁存起始脉冲信号STHR。触发器411的输出信号被作为锁存信号SR1输出到数据寄存器电路35并且还被提供给触发器412。触发器412响应于由选择器44选择的时钟信号的下拉锁存触发器411的输出信号。触发器411的输出信号被作为锁存信号SR2提供给数据寄存器电路35并且还被提供给触发器413。触发器413至41n以同样的方式生成锁存信号SR3至SRn。输出触发器42响应于由选择器44选择的时钟信号的上拉锁存触发器41n的输出信号(锁存信号SRn)。输出触发器42的输出信号被作为移位脉冲信号STHL提供给邻近的数据驱动器。在图4B中所示的构造中，通过切换用于操作触发器411至41n的时钟信号的频率来切换顺序地断言锁存信号SR1至SRn的时间间隔。
另一方面，在图4C中所示的构造中，移位寄存器电路31包括被串联地连接的触发器411至41n、输出触发器42、逆变器45、选择器46至48、AND(与)门491至49n以及选择器50。逆变器45反转时钟信号HCK以生成反转时钟信号/HCK。选择器46响应于倍速切换信号12在时钟信号HCK和反转时钟信号/HCK之间进行选择，并且输出所选择的时钟信号。选择器47响应于倍速切换信号12在时钟信号HCK和高电平信号(VDD)之间进行选择。另一方面，选择器48响应于倍速切换信号12在反转时钟信号/HCK和高电平信号之间进行选择。触发器411至41n中的每一个锁存在前的触发器41的输出信号或者起始脉冲信号STHR。在此构造中，触发器411至41n的奇数编号的触发器412i-1与时钟信号HCK的下拉同步地执行锁存操作，并且偶数编号的触发器412i与由选择器46选择的时钟信号(时钟信号HCK或者反转时钟信号/HCK)的下拉同步地执行锁存操作。奇数编号的AND门492i-1生成奇数编号的触发器412i-1的输出和选择器48的输出的逻辑AND，并且偶数编号的AND门492i生成偶数编号的触发器412i的输出和选择器47的输出的逻辑AND。AND门491至49n的输出信号被用作锁存信号SR1至SRn。输出触发器42响应于时钟信号的上拉锁存触发器41n的输出信号(锁存信号SRn)。选择器50响应于倍速切换信号12在最后的锁存器41n的输出信号和输出触发器42的输出信号之间进行选择。由选择器50选择的输出信号被作为移位脉冲信号STHL提供给邻近的数据驱动器。在图4C中所示的构造中，通过在与时钟信号HCK的下降沿同步的移位操作和与时钟信号HCK和反转时钟信号/HCK的下降沿同步的移位操作之间进行切换来切换顺序地断言锁存信号SR1至SRn的时间间隔。
再次参考图4A，当普通/压缩切换的图像数据14是压缩图像数据时，解压缩电路32对压缩图像数据解压缩以生成解压缩的图像数据。并/串转换电路33对解压缩的图像数据执行并/串转换以再生倍速驱动图像数据DD[23:0]。
选择电路34响应于倍速切换信号12在并/串转换电路33的输出数据(即，倍速驱动图像数据DD[23:0]与从时序控制器5接收到的普通/压缩切换的图像数据14之间进行选择，并且将所选择的数据输出到数据寄存器电路35。更加具体地，当倍速切换信号12被断言时，选择电路34选择倍速驱动图像数据DD[23:0]，并且当倍速切换信号12被否定时，选择电路34选择普通/压缩切换的图像数据14。在此操作中，当倍速切换信号12被否定时，图像数据DD[23:0]被提供作为普通/压缩切换的图像数据14，并且因此，选择电路34将倍速驱动图像数据DD[23:0]或者图像数据Data[23:0]提供给数据寄存器电路35。
数据寄存器电路35、锁存电路36、电平移位电路37、D/A转换器电路以及缓冲器电路39组成驱动电路，该驱动电路响应于倍速驱动图像数据DD[23:0]或者图像数据Data[23:0]驱动液晶显示面板9的n条数据线。在图4A中，通过附图标记X1至Xn表示n条数据线。
更加具体地，数据寄存器电路35接收来自于选择电路34的图像数据(倍速驱动图像数据DD[23:0]或者图像数据Data[23:0])并且将其保持在其中。具体地，如图4B和图4C中所示，数据寄存器电路35包括分别与数据线X1至Xn相关联的锁存电路401至40n。当从移位寄存器31提供的锁存信号SRi被断言时，相对应的锁存电路40i接收并且保持与被连接至相对应的数据线Xi的液晶像素相对应的图像数据。
锁存电路36锁存来自于数据寄存器电路35的图像数据。锁存电路36响应于选通信号STB；锁存电路36响应于选通信号STB的断言同时锁存来自于所有的锁存电路401至40n的图像数据。
电平移位电路37提供锁存电路401至40n的输出信号和D/A转换器电路38的输入信号之间的信号电平匹配。从锁存电路401至40n输出的解压缩的图像数据通过电平移位电路37传输到D/A转换器电路38。
D/A转换器电路38提供从锁存电路36传输的图像数据的数字模拟转换以从而生成具有与由图像数据表示的灰阶级相对应的电压电平的灰阶电压。具体地，D/A转换器电路38响应于从基准灰阶电压生成器8提供的基准灰阶电压V0至Vm生成分别对应于图像数据的容许的灰阶级的灰阶电压。基准灰阶电压V0至Vm被用于控制生成的灰阶电压。此外，D/A转换器电路38选择与由从锁存电路36传输的图像数据表示的灰阶级相对应的灰阶电压并且输出所选择的灰阶电压。
缓冲器电路39包括分别与数据线X1至Xn相关联的缓冲器(例如，由运算放大器组成的电压跟随器)，并且以与从D/A转换器电路38提供的灰阶电压相同的驱动电压驱动数据线X1至Xn。因此，以想要的驱动电压驱动被连接至数据线X1至Xn的液晶像素。
(液晶显示装置的操作)
接下来，描述本实施例的液晶显示装置1的示例性操作。
本实施例的液晶显示装置1适于响应于图像数据11执行倍速驱动。当执行倍速驱动时，普通/倍速驱动切换电路3对图像数据11执行倍速驱动处理以生成倍速驱动图像数据，并且然后对倍速驱动图像数据执行压缩处理以生成压缩图像数据。从倍速驱动图像数据生成的压缩图像数据通过时序控制器5被传输到数据驱动器7。数据驱动器7对压缩图像数据解压缩以再生倍速驱动图像数据，并且响应于倍速驱动图像数据通过倍速驱动来驱动数据线X1至Xn。
因为在压缩倍速驱动图像数据之后在液晶显示装置1的内部传输倍速驱动图像数据，因此液晶显示装置1的此种操作有效地减少从普通/倍速驱动切换电路3到时序控制器5的传输数据的量和从时序控制器5到数据驱动器7的传输数据的量。数据传输量的减少消除了液晶显示装置1内的高速数据传输的需要并且有效地减少来自于数据传输线的EMI和功率消耗。
此外，液晶显示装置1适于在不执行倍速驱动的情况下响应于图像数据11显示图像。在这样的情况下，普通/倍速驱动切换电路3无改变地输出从图像渲染单元2接收到的图像数据11。图像数据11通过时序控制器5被传输到数据驱动器7。数据驱动器7响应于图像数据11驱动数据线X1至Xn。
倍速驱动的切换执行/不执行有效地减少功率消耗。倍速驱动有效地提高移动图像的质量；然而，帧频率增加并且功率消耗增加。因此，在显示移动图像时执行倍速驱动；在显示静止图画时不执行倍速驱动。这有效地抑制运动模糊，同时防止功率消耗增加。
接下来，详细地描述液晶显示装置1的各组件的操作。
图5是示出普通/倍速驱动切换电路3的操作的时序图。图5示出在当在帧#k中响应于倍速切换信号12的否定而执行普通驱动操作而在下面的帧#k+1中响应于倍速切换信号12的断言而执行倍速驱动时的情况下的操作。
当响应于倍速切换信号12的否定而执行普通驱动操作时，普通/倍速驱动切换电路3以60Hz的频率输出垂直同步信号Vsync_SEL并且无改变地输出从图像渲染单元2提供的图像数据Data[23:0]。
另一方面，当响应于倍速切换信号12的断言而执行倍速驱动时，普通/倍速驱动切换电路3以120Hz的频率输出垂直同步信号Vsync_SEL，并且输出通过压缩图像数据Comp_Data[11:0]的串/并转换获得的24位数据作为普通/压缩切换的图像数据Data_SEL[23:0]。在这样的情况下，普通/倍速驱动切换电路3生成具有时钟CLK的频率的双倍的频率的时钟信号CLK2并且生成倍速驱动图像数据DD[23:0]，并且压缩倍速驱动图像数据DD[23:0]以生成压缩图像数据Comp_Data[11:0]。在图5中，“倍速驱动帧A(k+1)”表示在根据帧#k+1的图像生成的一对帧图像当中在时间域中先生成的帧图像的倍速驱动图像数据DD[23:0]。类似地，“倍速驱动帧B(k+1)”表示在根据帧#k+1的图像生成的一对帧图像当中在时间域中后生成的帧图像的倍速驱动图像数据DD[23:0]。类似地，“压缩帧A(k+1)”表示通过压缩在时间域中先生成的帧图像的倍速驱动图像数据DD[23:0]获得的压缩图像数据，并且“压缩帧B(k+1)”表示通过压缩在时间域中后生成的帧图像的倍速驱动图像数据DD[23:0]获得的压缩图像数据。
图6是具体地示出从普通/倍速驱动切换电路3输出的普通/压缩切换的图像数据Data_SEL[23:0]的格式的图。在这里，Data_SEL0至Data_SEL23表示普通/压缩切换的图像数据Data_SEL[23:0]的各个位。
在响应于倍速切换信号12的否定而执行普通驱动操作中，图像数据Data[23:0]被从普通/倍速驱动切换电路3输出作为普通/压缩切换的图像数据Data_SEL[23:0]。在图6中，Data0(i)至Data23(i)表示关注的水平线中的第i像素的图像数据[23:0]的各个位。在这样的情况下，图像数据Data[23:0]的第j位被选择作为普通/压缩切换的图像数据Data_SEL[23:0]的第j位，并且在每个时钟周期中将一个像素的图像数据Data[23:0]从普通/倍速驱动切换电路3输出。
另一方面，在响应于倍速切换信号12的断言而执行倍速驱动中，通过由压缩电路22生成的压缩图像数据Comp_Data[11:0]的串/并转换获得的数据被从普通/倍速驱动切换电路3输出作为普通/压缩切换的图像数据Data_SEL[23:0]。在图6中，Comp_Data0(i)至Comp_Data11(i)表示与关注的水平线中的第i像素相关联的压缩图像数据Comp_Data[11:0]的各个位。这时，第2k像素的压缩图像数据Comp_Data[11:0]的位被用作普通/压缩切换的图像数据Data_SEL[23:0]的高12位，并且第(2k+1)像素的压缩图像数据Comp_Data[11:0]的位被用作普通/压缩切换的图像数据Data_SEL[23:0]的低12位。因此，在每个时钟周期中从普通/倍速驱动切换电路3输出两个像素的压缩图像数据Comp_Data[11:0]。
图7示出由倍速驱动处理电路21生成的倍速驱动图像数据DD[23:0]、由压缩电路22生成的压缩图像数据Comp_Data[11:0]以及从普通/倍速驱动切换电路3最终输出的普通/压缩切换的图像数据Data_SEL[23:0]的关系。在图7中，DD0(i)至DD23(i)表示与关注的水平线上的第i像素相关联的倍速驱动图像数据DD[23:0]的各个位。
如图7中所示，在普通/倍速驱动切换电路3中，以具有时钟信号CLK的频率的双倍的频率的时钟信号CLK2同步地生成倍速驱动图像数据DD[23:0]。通过压缩倍速驱动图像数据DD[23:0]生成压缩图像数据Comp_Data[11:0]以具有其一半的数据量。然后，从压缩图像数据Comp_Data[11:0]通过1∶2的比率的串/并转换生成普通/压缩切换的图像数据Data_SEL[23:0]。即使当响应于倍速切换信号12的否定断言而执行倍速驱动时，这样描述的生成普通/压缩切换的图像数据Data_SEL[23:0]消除了增加从普通/倍速驱动切换电路3到时序控制器5的数据传输和从时序控制器5到数据驱动器7的数据传输中的数据传输率的需要。
另一方面，图8和图9是示出接收来自于普通/倍速驱动切换电路3的普通/压缩切换的图像数据Data_SEL[23:0]的数据驱动器7的示例性操作的时序图。在这里，图8示出当执行普通驱动操作(没有执行倍速驱动)时的数据驱动器7的示例性操作，并且图9示出当执行倍速驱动时的数据驱动器7的示例性操作。在图8和图9中，“HCK”表示从时序控制器5传输到数据驱动器7的时钟信号。时钟信号HCK是从时序控制器5提供给数据驱动器7的数据控制信号17中的一个，并且其频率与从普通/倍速驱动切换电路3传输到时序控制器5的时钟信号CLK的相同。
参考图8，当响应于倍速切换信号12的否定而执行普通驱动操作时，与众所周知的数据驱动器类似地执行普通操作。即，图像数据Data[23:0]被顺序地输入并且锁存信号SR1至SRn被顺序地断言，从而分别与数据线X1至Xn相关联的图像数据Data[23:0]被存储在数据寄存器35中的锁存电路401至40n中。应注意的是，在图8中所示的操作中，顺序地断言锁存信号SR1至SRn的时间间隔是时钟信号HCK的一个时钟周期。在图8中，通过“Data[i]”表示第i像素的图像数据Data[23:0]。存储的图像数据Data(1)至Data(n)通过锁存电路36和电平移位电路37被传输到D/A转换器电路38从而响应于传输的图像数据Data(1)至Data(n)驱动数据线X1至Xn。
另一方面，当倍速切换信号12被断言时，如图9中所示地执行倍速驱动。在执行倍速驱动中，普通/压缩切换的图像数据Data_SEL[23:0]是压缩图像数据Comp_Data[11:0]。更加具体地，普通/压缩切换的图像数据Data_SEL[23:0]的高12位是一个像素的压缩图像数据Comp_Data[11:0]，并且低12位是另一像素的压缩图像数据Comp_Data[11:0]。被包括在普通/压缩切换的图像数据Data_SEL[23:0]中的压缩图像数据Comp_Data[11:0]被解压缩从而再生倍速驱动图像数据，并且倍速驱动图像数据被顺序地输入到数据寄存器电路35。此外，锁存信号SR1至SRn被顺序地断言，从而分别与数据线X1至Xn相关联的倍速驱动图像数据被存储在数据寄存器35中的锁存电路401至40n中。在图9中，注意的是，通过“Ext_Data(i)”来表示第i像素的倍速驱动图像数据。存储在数据寄存器电路35中的倍速驱动图像数据Ext_Data(1)至Ext_Data(n)通过锁存电路36和电平移位电路37被传输到D/A转换器电路38，从而响应于传输的倍速驱动图像数据Ext_Data(1)至Ext_Data(n)驱动数据线X1至Xn。
如图9中所示，当执行倍速驱动时，以正常驱动操作的情况下的频率的双倍频率操作数据驱动器7。更加具体地，响应于倍速切换信号12的断言顺序地断言锁存信号SR1至SRn的时间间隔被调整为时钟信号HCK的时钟周期的一半。移位寄存器电路31在执行如图8中所示的正常驱动操作中与时钟信号HCK的下降沿同步地生成锁存信号SR1至SRn；另一方面，在执行倍速驱动中，移位寄存器电路31与时钟信号HCK的下降沿和上升沿同步地生成锁存信号SR1至SRn。在这里应注意的是，如上所述，移位寄存器电路31被构造为切换响应于倍速切换信号12的断言顺序地断言锁存信号SR1至SRn的时间间隔。此外，断言移位脉冲信号STHR和锁存信号STB的周期被减少到在执行正常驱动操作中的一半。因此，以双倍的频率操作锁存电路36、电平移位电路37、D/A转换器电路38以及缓冲器电路39从而执行倍速驱动。
应注意的是，当执行倍速驱动时，在本实施例中仅在数据驱动器7内部加倍操作频率。在倍速驱动和普通驱动操作之间没有改变普通/压缩切换的图像数据Data_SEL[23:0]的数据传输的频率。在本实施例中，因为在进行压缩之后将倍速驱动图像数据作为普通/压缩切换的图像数据Data_SEL[23:0]从时序控制器5传输到数据驱动器7，因此不需要增加从时序控制器5到数据驱动器7的数据传输的频率。对于抑制来自于数据传输线的EMI和减少功率消耗来说这是有效的。
如上所述，因为在进行压缩之后在液晶显示装置1内部传输倍速驱动图像数据，因此本实施例的液晶显示装置1有效地减少从普通/倍速驱动切换电路3到时序控制器5的数据传输量和从时序控制器5到数据驱动器7的数据传输量。数据传输量的减少消除了液晶显示装置1内部的高速数据传输的需要，并且还减少来自于数据传输线的EMI以及功率消耗。
应注意的是，尽管在本实施例中当在倍速切换信号12被否定的情况下执行普通驱动操作时与时钟信号HCK的下降沿同步地顺序地断言锁存信号SR1至SRn，但是替代地，可以与时钟信号HCK的上升沿同步地顺序地断言锁存信号SR1至SRn。操作中的此种修改所要求的电路构造中的修改对本领域的技术人员来说是显而易见的。
第二实施例
在第二实施例中，执行压缩处理以从与多个像素相关联的倍速驱动图像数据DD[23:0]生成一个单位的压缩图像数据，并且在多个时钟周期中传输生成的一个单位的压缩图像数据；应注意的是，在第一实施例中，从与一个像素相关联的倍速驱动图像数据DD[23:0]生成与一个像素相对应的压缩图像数据Comp_Data[11:0]。对多个像素的单位中的图像数据执行压缩处理允许基于多个像素当中的相关性生成压缩图像数据；因此，在抑制图像的劣化方面，与压缩处理一样，从多个像素的倍速驱动图像数据DD生成一个单位的压缩图像数据是优选的。
应注意的是，当在多个时钟周期传输一个单位的压缩图像数据时，在一个单位的压缩图像数据被完全地接收并且解压缩之后应开始到锁存电路404i-3至404i的倍速驱动图像数据的传输。为了满足此要求，在通过数据驱动器7接收压缩图像数据之后开始到数据寄存器电路35的倍速驱动图像数据的传输。另一方面，在普通驱动操作中，与通过数据驱动器7接收图像数据11的时序相比，不需要延迟开始将图像数据11传输到数据寄存器电路35的时序。
因此，当执行倍速驱动处理时，在本实施例中延迟到数据寄存器电路35的数据传输的开始时序。接下来，详细地描述第二实施例的液晶显示装置1的操作和构造。
在第二实施例中，从被排列在与图10中所示的同一水平线中的四个像素的倍速驱动图像数据DD[23:0]生成一个单位的压缩图像数据。此外，在两个时钟周期，一个单位的压缩图像数据被传输到数据驱动器7。
图11是示出用于达到此种操作的普通/倍速驱动切换电路3的示例性构造的框图。在第二实施例中，普通/倍速驱动切换电路3包括倍速驱动处理电路21、压缩电路22A、并/串转换电路23A以及选择电路24和25。倍速驱动处理电路21以及选择电路24和25的操作与第一实施例中的相同。
在第二实施例中，压缩电路22A从被排列在同一水平线中的四个像素的倍速驱动图像数据DD[23:0]生成48位压缩图像数据[47:0]。应注意的是，由于四个像素的倍速驱动图像数据DD[23:0]包括96位，因此压缩电路22A执行其中数据量被减少到一半的压缩处理。并/串转换电路23A对48位压缩图像数据[47:0]执行2∶1的比率的并/串转换从而生成24位压缩图像数据[23:0]。当倍速切换信号12被断言时，通过并/串转换电路23A生成的压缩图像数据[23:0]被传输到数据驱动器7。结果，在两个时钟周期中将48位的压缩图像数据[47:0]传输到数据驱动器7。
图12是示出第二实施例中的数据驱动器7的示例性构造的框图。第二实施例中的数据驱动器7的构造几乎与第一实施例的相类似；不同之处在于使用延迟切换移位寄存器电路31A、解压缩电路32A以及串/并转换电路33A替代移位寄存器电路31、解压缩电路32以及并/串转换电路33。串/并转换电路33A对普通/压缩切换的图像数据Data_SEL[23:0]执行2∶1的比率的串/并转换。在这里，当执行倍速驱动时，通过对48位的压缩图像数据[47:0]进行2∶1的比率的并/串转换生成的压缩图像数据Data[23:0]被传输作为普通/压缩切换的图像数据Data_SEL[23:0]。因此，串/并转换电路33A具有再生48位的压缩图像数据[47:0]的作用。解压缩电路32A对48位的压缩图像数据[47:0]解压缩以再生倍速驱动图像数据[23:0]并且将倍速驱动图像数据[23:0]传输到选择电路34。延迟切换移位寄存器电路31A生成要被提供给数据寄存器电路35的锁存信号SR1至SRn。延迟切换移位寄存器电路31A响应于倍速切换信号12(即，根据倍速驱动的执行/不执行)切换开始锁存信号SR1至SRn的顺序断言的时序。即，延迟切换移位寄存器电路31A操作作为用于控制数据寄存器电路35的开始数据的接收的时序的延迟控制器。
图13是示出当在第二实施例中执行倍速驱动时数据驱动器7的示例性操作的时序图；当执行正常驱动操作时数据驱动器7的操作与第一实施例的相同(参见图8)。在这里应注意的是，在执行正常驱动操作中，当起始脉冲信号STHR被断言之后首先下拉时钟信号HCK时开始锁存信号SR1至SRn的断言并且顺序地断言锁存信号SR1至SRn的时间间隔是时钟信号HCK的一个时钟周期。
另一方面，当执行倍速驱动时，如图13中所示，在从开始接收压缩图像数据时开始的两个时钟周期之后开始将通过对压缩的图像数据解压缩生成的倍速驱动图像数据以被传输到数据寄存器电路35。在图13中，“Comp_DataA(k-(k+3))”表示与第k至第(k+3)像素相对应的48位的压缩图像数据[47:0]的前半24位，并且“Comp_DataB(k-(k+3))”表示48位的压缩图像数据[47:0]的后半24位。“Ext_Data(i)”表示与通过对压缩图像数据解压缩获得的第i像素相关联的倍速驱动图像数据。
更加具体地，在两个时钟周期内接收到压缩图像数据Comp_DataA(0-3)和Comp_DataB(0-3)之后，通过对压缩图像数据Comp_DataA(0-3)和Comp_DataB(0-3)解压缩获得的倍速驱动图像数据Ext_Data(0)至(3)被顺序地传输到数据寄存器电路35。这时，在从起始脉冲信号STHR的断言之后的第一时钟信号HCK的下拉时开始的两个时钟周期之后开始锁存信号SR1至SR4的断言。在倍速驱动图像数据Ext_Data(0)至Ext_Data(3)的传输期间接收下一个压缩图像数据Comp DataA(4-7)和Comp_DataB(4-7)，并且其后通过相类似的操作，与一条水平线相对应的倍速驱动图像数据的再生和其到数据寄存器电路35的传输完成。被传输到数据寄存器电路35的倍速驱动图像数据通过锁存电路36和电平移位电路37被传输到D/A转换器电路38从而响应于倍速驱动图像数据驱动数据线X1至Xn。
因为在进行压缩之后将倍速驱动图像数据作为普通/压缩切换的图像数据Data_SEL[23:0]传输到数据驱动器7，因此第二实施例的液晶显示装置1还消除了增加从时序控制器5到数据驱动器7的数据传输的频率的需要。这有效地抑制来自于数据传输线的EMI并且减少功率消耗。另外，在第二实施例中，以多个像素为单位通过压缩图像数据，能够基于像素之间的相关性生成压缩数据，并且因此在抑制图像的劣化的同时能够实现压缩处理。
尽管在上面具体地描述了本发明的各种实施例，显然的是，本发明不限于上面的实施例，但是可以在不脱离本发明的范围内进行修改和变化。
例如，在上述实施例中，尽管为双倍速度驱动的情况解释了操作，即，对于当从与被外部提供给液晶显示装置1的对应的一个帧图像相关联的图像数据生成与两个帧图像相关联的倍速驱动图像数据时的情况，但是本发明可以适于N倍速驱动(N是2或者更大的整数)，即，在当为一个实际的帧图像的图像数据生成与N个帧图像相关联的倍速驱动图像数据时的情况下。应注意的是，在本申请的描述中，短语“倍速驱动”意指包括N是3或者更大的情况。在这样的情况下，执行压缩处理以生成在普通/倍速驱动切换电路3的压缩电路22中具有被减少到1/N的数据量的压缩图像数据，并且压缩图像数据被从普通/倍速驱动切换电路3传输到时序控制器5，并且进一步被从时序控制器5输出到数据驱动器7。
此外，尽管在上述的实施例中普通/倍速驱动切换电路3、帧存储器4、时序控制器5以及数据驱动器7被实现为单独的集成电路，但是普通/倍速驱动切换电路3和时序控制器5可以被单片地集成在单个集成电路中。在这样的情况下，普通/倍速驱动切换电路3和时序控制器5作为用于控制液晶显示装置1的单个控制器进行操作。即使在这样的情况下，从执行倍速驱动处理的时序控制器5到数据驱动器7的数据传输量被减少，并且这消除了液晶显示装置1内部的高速数据传输的需要，减少来自于数据传输线的EMI以及功率消耗。
此外，尽管上述实施例针对液晶显示装置1，但是对本领域的技术人员来说显然的是，本发明可应用于任何保持型显示装置。

Claims (10)

1.一种显示装置，包括：
显示面板；
驱动器，所述驱动器驱动所述显示面板；以及
控制器，所述控制器适于对外部提供的原始图像数据执行倍速驱动处理，
其中，所述驱动器适于通过倍速驱动来驱动所述显示面板，
其中，当所述驱动器执行所述倍速驱动时，所述控制器通过对所述原始图像数据执行倍速驱动处理来生成倍速驱动图像数据，通过压缩所述倍速驱动图像数据来生成压缩图像数据，并且将所述压缩图像数据传输到所述驱动器，
其中，当所述驱动器不执行所述倍速驱动时，所述控制器将所述原始图像数据传输到所述驱动器；
其中，当所述驱动器执行所述倍速驱动时，所述驱动器对所述压缩图像数据解压缩以从而再生所述倍速驱动图像数据，并且响应于所述再生的倍速驱动图像数据驱动所述显示面板，以及
其中，当所述驱动器不执行所述倍速驱动时，所述驱动器响应于从所述控制器接收到的所述原始图像数据驱动所述显示面板。
2.根据权利要求1所述的显示装置，其中，所述压缩图像数据从所述控制器到所述驱动器的数据传输率与所述原始图像数据从所述控制器到所述驱动器的数据传输率相同。
3.根据权利要求2所述的显示装置，其中，所述驱动器与从所述控制器接收到的时钟信号同步地接收来自于所述控制器的所述压缩图像数据和所述原始图像数据，并且
其中，所述时钟信号的频率在当所述压缩图像数据被从所述控制器传输到所述驱动器时的情况与当所述原始图像数据被从所述控制器传输到所述驱动器时的情况之间没有改变。
4.根据权利要求3所述的显示装置，其中，所述控制器提供指示所述驱动器执行所述倍速驱动的倍速切换信号，
其中，所述驱动器包括：
解压缩电路，所述解压缩电路从所述压缩图像数据再生所述倍速驱动图像数据，
选择器，所述选择器响应于所述倍速切换信号，用于选择所述原始图像数据或者所述倍速驱动图像数据作为选择的图像数据；
数据寄存器电路，所述数据寄存器电路包括顺序地锁存所述选择的图像数据的多个锁存电路；
锁存控制器，所述锁存控制器将多个锁存信号分别馈送到所述多个锁存电路；以及
驱动电路，所述驱动电路响应于从所述数据寄存器电路接收到的所述选择的图像数据驱动所述显示面板，
其中，所述多个锁存电路每一个响应于馈送到其的所述锁存信号的相关联的一个的断言而锁存所述选择的图像数据的相关联的一个，
其中，所述锁存控制器响应于所述倍速切换信号，用于选择性地执行响应于所述时钟信号的上升或下降沿顺序地断言所述多个锁存信号的第一操作和响应于所述时钟信号的上升和下降沿顺序地断言所述多个锁存信号的第二操作中的一个。
5.根据权利要求3所述的显示装置，其中所述控制器提供指示所述驱动器执行所述倍速驱动的倍速切换信号，
其中，当所述驱动器执行所述倍速驱动时，所述控制器在所述压缩处理中根据与多个像素相关联的所述倍速驱动图像数据生成一个单位的所述压缩图像数据，并且在所述时钟信号的多个时钟周期中将一个单位的所述压缩图像数据传输到所述驱动器，
其中，所述驱动器包括：
解压缩电路，所述解压缩电路从所述压缩图像数据再生所述倍速驱动图像数据；
选择器，所述选择器响应于所述倍速切换信号，用于选择所述原始图像数据或者所述倍速驱动图像数据作为选择的图像数据；
数据寄存器电路，所述数据寄存器电路包括多个锁存电路，所述多个锁存电路顺序地锁存所述选择的图像数据；
驱动电路，所述驱动电路响应于从所述数据寄存器电路接收到的所述选择的图像数据驱动所述显示面板；以及
延迟控制器，所述延迟控制器控制所述数据寄存器电路接收所述原始图像数据或者所述倍速驱动图像数据的时序，
其中，所述延迟控制器响应于所述倍速切换信号，用于控制所述数据寄存器电路开始接收所述原始图像数据或者所述倍速驱动图像数据的时序。
6.根据权利要求1至5中的任何一项所述的显示装置，其中，所述控制器包括：
普通/倍速驱动切换电路；和
时序控制器，
其中，当所述驱动器执行所述倍速驱动时，所述普通/倍速驱动切换电路通过对所述原始数据执行倍速驱动处理生成所述倍速驱动图像数据，并且通过对所述倍速驱动图像执行所述压缩处理生成所述压缩图像数据，
其中，当所述驱动器不执行所述倍速驱动时，所述普通/倍速驱动切换电路无改变地输出所述原始图像数据，
其中，所述时序控制器将从所述普通/倍速驱动切换电路接收到的所述压缩图像数据或者所述原始图像数据传输到所述驱动器。
7.根据权利要求6所述的显示装置，其中，所述压缩图像数据从所述普通/倍速驱动切换电路到所述时序控制器的数据传输率与所述原始图像数据从所述普通/倍速驱动切换电路到所述时序控制器的数据传输率相同。
8.一种驱动器，所述驱动器接收指示执行倍速驱动的倍速驱动切换信号并且响应于原始图像数据或者通过对倍速驱动图像数据执行压缩处理生成的压缩图像数据驱动显示面板，所述驱动器包括：
解压缩电路，所述解压缩电路根据所述压缩图像数据再生所述倍速驱动图像数据；
选择器，所述选择器响应于所述倍速切换信号，用于选择所述原始图像数据或者所述倍速驱动图像数据作为选择的图像数据；
数据寄存器电路，所述数据寄存器电路包括多个锁存电路，所述多个锁存电路顺序地锁存所述选择的图像数据；
锁存控制器，所述锁存控制器将多个锁存信号分别馈送到所述多个锁存电路；以及
驱动电路，所述驱动电路响应于从所述数据寄存器电路接收到的所述选择的图像数据驱动所述显示面板；
其中，所述多个锁存电路每一个响应于馈送到其的所述锁存信号的相关联的一个的断言而锁存所述选择的图像数据的相关联的一个，
其中，所述锁存控制器响应于所述倍速切换信号，用于选择性地执行响应于所述时钟信号的上升或下降沿顺序地断言所述多个锁存信号的第一操作和响应于所述时钟信号的上升和下降沿顺序地断言所述多个锁存信号的第二操作中的一个。
9.一种显示装置的操作方法，所述显示装置包括显示面板、驱动器以及控制器，所述方法包括：
通过所述控制器外部地接收原始图像数据；
当所述驱动器执行其中所述驱动器利用倍速驱动来驱动所述显示面板的第一驱动操作时，在所述控制器中通过对所述原始图像数据执行倍速驱动处理生成倍速驱动图像数据；
当执行所述第一驱动操作时，在所述控制器中通过对所述倍速驱动图像数据执行压缩处理来生成压缩图像数据；
当执行所述第一驱动操作时，将所述压缩图像数据从所述控制器传输到所述驱动器；
当执行所述第一驱动操作时，在所述驱动器中通过对所述压缩图像数据解压缩来再生所述倍速驱动图像数据；
当执行所述第一驱动操作时，通过所述驱动器响应于所述再生的倍速驱动图像数据来驱动所述显示面板；
当所述驱动器执行其中所述驱动器在不使用所述倍速驱动的情况下驱动所述显示面板的第二驱动操作时，将所述原始图像数据从所述控制器传输到所述驱动器；以及
当执行所述第二驱动操作时，通过所述驱动器响应于所述原始图像数据驱动所述显示面板。
10.根据权利要求9所述的操作方法，进一步包括：
提供选择所述第一和第二驱动操作中的一个的倍速切换信号，
其中，当所述原始图像数据是视频图像数据时，所述倍速切换信号被设置为指示执行所述第一驱动操作，并且
其中，当所述原始图像数据是静止图像数据时，所述倍速切换信号被设置为指示执行所述第二驱动操作。
CN201010250889.0A 2009-08-10 2010-08-10 显示装置及其操作方法 Active CN101996599B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-186136 2009-08-10
JP2009186136A JP5535546B2 (ja) 2009-08-10 2009-08-10 表示装置及びドライバ

Publications (2)

Publication Number Publication Date
CN101996599A true CN101996599A (zh) 2011-03-30
CN101996599B CN101996599B (zh) 2015-07-29

Family

ID=43534481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010250889.0A Active CN101996599B (zh) 2009-08-10 2010-08-10 显示装置及其操作方法

Country Status (3)

Country Link
US (1) US8674924B2 (zh)
JP (1) JP5535546B2 (zh)
CN (1) CN101996599B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253964A (zh) * 2013-06-27 2014-12-31 精工爱普生株式会社 图像处理装置、图像显示装置以及图像处理装置的控制方法
CN105096849A (zh) * 2014-05-06 2015-11-25 联咏科技股份有限公司 源极驱动器、驱动电路及显示装置
CN106205472A (zh) * 2014-10-28 2016-12-07 三星显示有限公司 驱动单元、显示装置以及驱动显示面板的方法
WO2017020512A1 (zh) * 2015-08-06 2017-02-09 京东方科技集团股份有限公司 一种数据传输方法、数据传输系统和便携式显示装置
US9787995B2 (en) 2014-05-06 2017-10-10 Novatek Microelectronics Corp. Source driver, driving circuit and display apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230502B2 (en) * 2012-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device having blocking circuit for extracting start pulse from signal
TWI470611B (zh) * 2012-08-31 2015-01-21 Au Optronics Corp 電泳顯示系統
KR20140108843A (ko) 2013-03-04 2014-09-15 삼성전자주식회사 디스플레이 구동 회로
KR101698930B1 (ko) 2014-11-11 2017-01-23 삼성전자 주식회사 영상표시 구동장치, 영상표시 장치 및 이의 구동방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505803A (ja) * 2001-10-19 2005-02-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ディスプレイドライバ及び駆動方法
KR20080022689A (ko) * 2006-09-07 2008-03-12 삼성전자주식회사 구동 장치, 이를 포함하는 액정 표시 장치 및 이의 구동방법
CN101241666A (zh) * 2007-02-09 2008-08-13 株式会社日立显示器 显示装置
CN201123734Y (zh) * 2007-12-18 2008-10-01 李怀珍 煎饼电鏊
CN101315748A (zh) * 2007-05-31 2008-12-03 中华映管股份有限公司 显示器的驱动装置与其驱动方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002215111A (ja) 2001-01-18 2002-07-31 Matsushita Electric Ind Co Ltd 映像表示装置
JP2002229547A (ja) * 2001-02-07 2002-08-16 Hitachi Ltd 画像表示システム及び画像情報伝送方法
JP3852024B2 (ja) * 2001-02-28 2006-11-29 株式会社日立製作所 画像表示システム
JP2003078856A (ja) * 2001-09-04 2003-03-14 Nec Corp 映像サーバ・ディスプレイシステム
JP2003134342A (ja) * 2001-10-22 2003-05-09 Nec Corp 画像処理装置、その処理方法及びそのプログラム
GB0206093D0 (en) * 2002-03-15 2002-04-24 Koninkl Philips Electronics Nv Display driver and driving method
JP4079793B2 (ja) 2003-02-07 2008-04-23 三洋電機株式会社 表示方法、表示装置およびそれに利用可能なデータ書込回路
JP4340958B2 (ja) 2003-06-09 2009-10-07 ソニー株式会社 無線通信装置、電波環境測定装置及び信号品質情報表示方法
JP2005055825A (ja) * 2003-08-07 2005-03-03 Seiko Epson Corp 画像表示装置、画像表示方法及び画像表示プログラム
KR100582381B1 (ko) * 2004-08-09 2006-05-22 매그나칩 반도체 유한회사 소스 드라이버 및 드라이버 내에서 수행되는 화상 데이터압축 전송 방법
KR101127844B1 (ko) * 2005-06-21 2012-03-21 엘지디스플레이 주식회사 화상 표시장치의 구동장치 및 구동방법
US20070002059A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Pixel data compression from controller to display
JP4229113B2 (ja) * 2005-11-28 2009-02-25 ソニー株式会社 画像データ処理装置および処理方法
KR100893616B1 (ko) 2006-04-17 2009-04-20 삼성모바일디스플레이주식회사 전자 영상 기기, 2ｄ/3ｄ 영상 표시 장치 및 그 구동방법
JP5174363B2 (ja) 2006-12-08 2013-04-03 株式会社ジャパンディスプレイイースト 表示システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005505803A (ja) * 2001-10-19 2005-02-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ディスプレイドライバ及び駆動方法
KR20080022689A (ko) * 2006-09-07 2008-03-12 삼성전자주식회사 구동 장치, 이를 포함하는 액정 표시 장치 및 이의 구동방법
CN101241666A (zh) * 2007-02-09 2008-08-13 株式会社日立显示器 显示装置
CN101315748A (zh) * 2007-05-31 2008-12-03 中华映管股份有限公司 显示器的驱动装置与其驱动方法
CN201123734Y (zh) * 2007-12-18 2008-10-01 李怀珍 煎饼电鏊

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253964A (zh) * 2013-06-27 2014-12-31 精工爱普生株式会社 图像处理装置、图像显示装置以及图像处理装置的控制方法
CN105096849A (zh) * 2014-05-06 2015-11-25 联咏科技股份有限公司 源极驱动器、驱动电路及显示装置
US9787995B2 (en) 2014-05-06 2017-10-10 Novatek Microelectronics Corp. Source driver, driving circuit and display apparatus
US10089947B2 (en) 2014-05-06 2018-10-02 Novatek Microelectronics Corp. Source driver, driving circuit and display apparatus
CN106205472A (zh) * 2014-10-28 2016-12-07 三星显示有限公司 驱动单元、显示装置以及驱动显示面板的方法
US10255839B2 (en) 2014-10-28 2019-04-09 Samsung Display Co., Ltd. Driving unit, display device and method of driving a display panel
CN106205472B (zh) * 2014-10-28 2019-09-27 三星显示有限公司 驱动单元、显示装置以及驱动显示面板的方法
WO2017020512A1 (zh) * 2015-08-06 2017-02-09 京东方科技集团股份有限公司 一种数据传输方法、数据传输系统和便携式显示装置
US9997132B2 (en) 2015-08-06 2018-06-12 Boe Technology Group Co., Ltd. Data transmission method, data transmission system and portable display device of transmitting compressed data

Also Published As

Publication number Publication date
JP5535546B2 (ja) 2014-07-02
JP2011039256A (ja) 2011-02-24
CN101996599B (zh) 2015-07-29
US8674924B2 (en) 2014-03-18
US20110032235A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
CN101996599B (zh) 显示装置及其操作方法
KR101782818B1 (ko) 데이터 처리 방법, 데이터 구동 회로 및 이를 포함하는 표시 장치
EP1783729B1 (en) Image display device and driver circuit with resolution adjustment
JP4686800B2 (ja) 画像表示装置
CN101923824B (zh) 到级联的显示面板驱动器的图像数据传输
JP4739343B2 (ja) 表示装置、表示方法、表示モニターおよびテレビジョン受像機
US6340970B1 (en) Liquid crystal display control device, liquid crystal display device using the same, and information processor
JP2006018299A (ja) ゲートドライバが内蔵された液晶パネル及びその駆動方法
CN101162577A (zh) 图像处理装置和方法、图像传送装置和图像接收装置
JP2011118052A (ja) 表示装置及び駆動方法
JP3839460B2 (ja) ホールド型表示装置並びにその部品
JP2555420B2 (ja) 液晶マトリックス・パネルの中間調表示駆動回路
JP7379194B2 (ja) 表示装置及びソースドライバ
KR100386732B1 (ko) 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치
JP2008268672A (ja) 表示装置
JPWO2006033254A1 (ja) ドライバモノリシック型液晶パネルの駆動回路およびそれを備えた液晶表示装置
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
CN215577628U (zh) 一种栅极驱动电路、显示面板及显示设备
CN100520873C (zh) 扫描驱动装置、具有相同装置的平板显示器及其驱动方法
JP2005010579A (ja) ホールド型表示パネルの駆動方法
CN100363971C (zh) 数字型数据驱动器及液晶显示器
JP2002014645A (ja) フレーム内時分割階調表示方式への画像データ変換装置
KR20030016717A (ko) 액정 표시 장치
CN220691688U (zh) 一种屏幕控制装置
JP3863887B2 (ja) ディスプレイ駆動装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS SP DRIVERS INC.

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20141013

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20141013

Address after: Tokyo, Japan

Applicant after: Synaptics Display Devices G.K.

Address before: Kanagawa

Applicant before: Renesas Electronics Corp.

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Synaptics Japan G.K.

Address before: Tokyo, Japan

Applicant before: Synaptics Japan G.K.

Address after: Tokyo, Japan

Applicant after: Synaptics Japan G.K.

Address before: Tokyo, Japan

Applicant before: Synaptics Display Devices G.K.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SYNAPTICS DISPLAY DEVICE, K. K. TO: SYNAPTICS DISPLAY DEVICES K. K.

Free format text: CORRECT: ADDRESS; FROM:

Free format text: CORRECT: APPLICANT; FROM: RENESAS SP DRIVERS INC. TO: SYNAPTICS DISPLAY DEVICE, K. K.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Synaptics Japan G.K.

Address before: Tokyo, Japan

Patentee before: Synaptics Japan G.K.