CN215577628U - 一种栅极驱动电路、显示面板及显示设备 - Google Patents

Abstract

本实用新型公开了一种栅极驱动电路、显示面板及显示设备，其中栅极驱动电路，包括：第一触发信号线、第二触发信号线和多个GOA组；多个GOA组依次顺序排列；每个GOA组中包含顺序排列的m行GOA单元，m为偶数；在第一组GOA组中，第一触发信号线连接奇数行GOA单元的触发端口，第二触发信号线连接偶数行GOA单元的触发端口；针对任一GOA组，该GOA组中的GOA单元的输出端口与后一GOA组中的对应位置的GOA单元的触发端口级联；针对任一个GOA单元，该GOA单元的第一复位端口与对应n个之后的GOA单元的输出端口级联，n为偶数。本实用新型能够有效控制高分辨产品成本，并兼容显示面板的多种高刷新率模式。

Description

一种栅极驱动电路、显示面板及显示设备

技术领域

本实用新型涉及显示技术领域，尤其涉及一种栅极驱动电路、显示面板及显示设备。

背景技术

随着5G(5th Generation Mobile Communication Technology，第五代移动通信技术)技术的发展，数据传输的上限得到了极大的提高；因此，高分辨率显示器已逐渐开始流行，各个电视厂商也开始上市高分辨产品，面板厂也快速响应市场需求，快速投入人力进行高分辨率产品的研发，例如8K分辨率产品。高分辨率产品除了PPI(Pixels Per Inch，像素密度)高以外，还需刷新率高。但是，目前由于高分辨率产品的电路资材费用高，实现高刷新率时，会导致产品的成本快速上升。

因此，目前亟需一种能够有效控制高分辨产品成本，并兼容高刷新率的解决方案。

实用新型内容

鉴于上述问题，本实用新型提出了一种栅极驱动电路、显示面板及显示设备，能够有效控制高分辨产品成本，并兼容显示面板的多种高刷新率模式。

第一方面，本申请通过一实施例提供如下技术方案：

一种栅极驱动电路，包括：第一触发信号线、第二触发信号线和多个GOA组；所述多个GOA组依次顺序排列；每个所述GOA组中包含顺序排列的m行GOA单元，m为偶数；在第一组GOA组中，所述第一触发信号线连接奇数行GOA单元的触发端口，所述第二触发信号线连接偶数行GOA单元的触发端口；针对任一GOA组，该GOA组中的GOA单元的输出端口与后一GOA组中的对应位置的GOA单元的触发端口级联；针对任一个GOA单元，该GOA单元的第一复位端口与对应n个之后的GOA单元的输出端口级联，n为偶数。

可选的，还包括：复位信号线；所述复位信号线与每个所述GOA单元的第二复位端口连接。

可选的，还包括多个时钟信号线，所述多个时钟信号线依次循环连接所述GOA单元。

可选的，所述时钟信号线的数量为偶数，且不小于16。

可选的，所述时钟信号线的数量为16，m为8，n为12。

可选的，还包括n个虚拟GOA单元；所述n个虚拟GOA单元依次顺序排列；末尾的n个所述GOA单元的第一复位端口分别对应连接所述n个虚拟GOA单元的输出端口。

可选的，还包括：复位信号线；所述复位信号线与每个所述虚拟GOA单元的第一复位端口及第二复位端口连接。

可选的，一个所述GOA单元为一行。

第二方面，基于同一发明构思，本申请通过一实施例提供如下技术方案：

一种显示面板，包括上述第一方面中任一所述的栅极驱动电路。

第三方面，基于同一发明构思，本申请通过一实施例提供如下技术方案：

一种显示设备，包括显示面板和驱动所述显示面板的驱动电路，所述驱动电路包括上述第一方面中任一所述的栅极驱动电路。

本实用新型实施例提供的一种栅极驱动电路，包括：第一触发信号线、第二触发信号线和多个GOA(Gate driver On Array，阵列栅极驱动)组；多个GOA组依次顺序排列；每个GOA组中包含顺序排列的m行GOA单元，m为偶数；在第一组GOA组中，第一触发信号线连接奇数行GOA单元的触发端口，第二触发信号线连接偶数行GOA单元的触发端口；针对任一GOA组，该GOA组中的GOA单元的输出端口与后一GOA组中的对应位置的GOA单元的触发端口级联；针对任一个GOA单元，该GOA单元的第一复位端口与对应n个之后的GOA单元的输出端口级联，n为偶数。上述栅极驱动电路能够很好的兼容双栅线驱动(Dual Gate)设计，有效的降低了制造成本。同时，通过对GOA单元的奇数行和偶数行独立控制，通过脉冲信号的时序调整能够使得显示面板兼容更高的刷新率。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂，以下特举本实用新型的具体实施方式。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示出了本实用新型实施例提供的一种栅极驱动电路的一部分电路结构示意图；

图2示出了图1中A区域的放大结构示意图；

图3示出了本实用新型实施例提供的一种栅极驱动电路的另一部分电路结构示意图；

图4示出了本实用新型实施例提供的一种栅极驱动方法的流程图；

图5示出了本实用新型实施例中栅极驱动电路工作时的一种信号时序图；

图6示出了本实用新型实施例中栅极驱动电路工作时的另一种信号时序图；

图7示出了本实用新型实施例中栅极驱动电路工作时的又一种信号时序图。

附图标记：11-第一触发信号线；12-第二触发信号线；20-GOA组；21-GOA组；22-GOA组；31-时钟信号线；51-复位信号线。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

第一实施例

请参阅图1，本实用新型实施例中提供的一种栅极驱动电路，该栅极驱动电路工作时，能够很好的兼容双栅线驱动(Dual Gate)设计，Dual Gate设计是一种现有的像素连接架构。该栅极驱动电路包括：第一触发信号线11、第二触发信号线12、多个GOA(Gate driverOn Array，阵列栅极驱动)组20、多个时钟信号线31和复位信号线51。

具体的，多个GOA组20依次顺序排列；每个GOA组20中包含顺序排列的m行GOA单元，m为偶数，且一个GOA单元为一行。在第一组GOA组21中，第一触发信号线11连接的奇数行GOA单元的触发端口，第二触发信号线12连接的偶数行GOA单元的触发端口；针对任一GOA组20，该GOA组21中的GOA单元的输出端口与后一GOA组22中对应位置的GOA单元的触发端口依次级联。进一步的，针对任一个GOA单元，该GOA单元的第一复位端口与对应n个之后的GOA单元的输出端口级联，n为偶数；多个时钟信号线31依次循环连接所述GOA单元。复位信号线51与每个GOA单元的第二复位端口连接。这样就将多个GOA单元分为了奇数组和偶数组两组，每组GOA单元之间无信号连接关系，相互独立，互不影响。

GOA单元的组成架构不做限制，例如，在高分辨率显示面板中可采用P21T1C架构的电路结构实现，以提高可靠性。P21T1C表示21个TFT(Thin Film Transistor，薄膜晶体管)和1个电容构成的驱动电路，具体可参照现有实现方式，本实施例中不再赘述。

时钟信号线31与GOA单元的数量可由驱动的显示面板的分辨率确定。例如，在8K显示面板中，GOA单元的数量为4320；时钟信号线31的数量为偶数。具体的，可不小于16条，如可为16条、32条等等。不小于16条，可保证每条时钟信号线31上的连接合适数量的GOA单元，每个时钟信号线31的GOA单元相对连接数减少，降低了每条时钟信号线31的负载，避免电平降低。从而在低温情况下TFT中载流子的迁移率降低后，也能保证TFT正常打开，提高了GOA单元低温启动的可靠性。进一步的，由于时钟信号线31的数量较多时又不利于显示面板窄边框的设计，因此对显示面板的低温信耐性、成本、兼容性和边框设计等因素综合考量后，对时钟信号线31的数量可确定为16条。当在8k显示面板中采用16条时钟信号线31的设计，可保证较好的兼容性和信耐性，以及可控的成本和边框设计。

进一步的，为了实现末尾n行的GOA单元的复位，该栅极驱动电路还包括：n个虚拟GOA(Dummy GOA)单元。n个虚拟GOA单元依次顺序排列；末尾的n个GOA单元的第一复位端口分别对应连接n个虚拟GOA单元的输出端口。

此时，末尾一组GOA组20中的GOA单元，也即末尾的m行GOA单元的输出端口依次级联前m行虚拟GOA单元的触发端口；末尾n个GOA单元的第一复位端口，与依次与n个虚拟GOA单元输出端口连接。前n-m行虚拟GOA单元输出端口依次级联第n-m+1个至第n个虚拟GOA单元的触发端口。复位信号线51与虚拟GOA单元的第一复位端口和第二复位端口连接，保证末尾的n个GOA单元能够被准确复位和触发逐行扫描。

在本实施例中，m可取4，n可取8；m可取8，n可取12；m可取12，n可取16，等等。较优的，当时钟信号线31数量为16，且应用于分辨率8K显示面板中时，m可取8，n可取12。这样在级联之后，进行复位时可实现分组延时4H复位，可提高8K显示器的兼容性，同时，避免复位信号的脉冲波形异常，提高可靠性。其中，H表示显示面板中维持原有刷新率扫描1行需要的时长，例如，对于8K 120Hz的显示面板产品，1行的扫描时间只有1/120Hz/4500行＝1.85us。

需要说明的是，在16:9的显示面板中8K分辨率为7680×4320像素，在不同的比例的屏幕中分辨率可能存在不同，具体可参照相关的分辨率标准或规范进行理解或解读，本实施例后文中不再赘述。

举个例子，请继续参阅图1，图1为时钟信号线31数量为16，m为8，n为12时，该栅极驱动电路的起始部分的电路结构示意图。其中，第一组GOA组21中的GOA单元在图1中的编号依次为：G1、G2、G3、G4、G5、G6、G7、G8；第二组GOA组22中的GOA单元在图2中的编号依次为：G9、G10、G11、G12、G13、G14、G15、G16。第一触发信号线11与第一组中的奇数行GOA单元的触发端口，也即G1、G3、G5、G7的触发端口；G1、G3、G5、G7的输出端口与第二组GOA组22中的GOA单元：G9、G11、G13、G15的触发端口级联。第二触发信号线12与第一组中的偶数行GOA单元的触发端口，也即G2、G4、G6、G8的触发端口；G2、G4、G6、G8的输出端口与第二组GOA组22中的GOA单元：G10、G12、G14、G16的触发端口级联。按照第一组GOA组21和第二组GOA组22之间的级联方式类推可得到所有GOA单元之间的级联关系。也即可形成输入方式：x→x+8，即第x个GOA单元的输出，输入第x+8个GOA单元，x表示第x个GOA单元。

请参阅图2，图2示出了图2中G1(A区域)的放大示意图，其中，CLK为时钟端口，Input为触发端口，Out_c为输出端口，Rst_PU为第一复位端口，Tot_Rst为第二复位端口；其他GOA单元以及后文阐述的虚拟GOA单元与G1相同，可参照理解，不再赘述。

进一步的，为实现分组延时复位，保证下一帧的扫描控制，提高可靠性。从第13个GOA单元开始，其输出端口同时还与间隔12行(包括输出的GOA单元所在的行)之前的GOA单元的第一复位端口级联。请继续参阅图2，其中，G13、G14、G15、G16的输出端口还分别连接G1、G2、G3、G4的第一复位端口。

请参阅图3，图3为时钟信号线31数量为16，m为8，n为12时，该栅极驱动电路的末尾部分的电路结构示意图。其中，为了保证末尾的GOA单元能够进行复位，对应设置为12个虚拟GOA单元，其在图3中的编号依次为：DUM1、DUM2、DUM3、DUM4、DUM5、DUM6、DUM7、DUM8、DUM9、DUM10、DUM11、DUM12，且分别与末尾的12个GOA单元的第一复位端口级联。DUM1、DUM2、DUM3、DUM4、DUM5、DUM6、DUM7、DUM8的触发端口分别与最末尾的8个GOA单元的输出端口级联；DUM1、DUM2、DUM3、DUM4的输出端口与DUM9、DUM10、DUM11、DUM12的触发端口级联。

请参阅图1和图3，复位信号线51连接所有的GOA单元的第二复位端口，以及所有虚拟GOA单元的第一复位端口和第二复位端口。保证在驱动工作前所有的GOA单元及虚拟GOA单元能够释放电荷，拉至低电平。

需要说明的是，本实施例中第一触发信号线11用于向奇数行的GOA单元传输第一触发信号；第二触发信号线12用于向偶数行的GOA单元传输第二触发信号；第一触发信号和第二触发信号用于触发对应的行开始进行扫描。复位信号线51用于向GOA单元传输复位信号，以使GOA中对应的TFT释放电荷，拉至低电平，保证后续扫描时GOA单元正确工作。多个时钟信号线31用于向GOA单元传输时钟信号，时钟信号可由时序控制器产生；GOA单元用于对时钟信号进行控制以输出一帧画面的GOA时序。

本实施例提供的一种栅极驱动电路，其可很好的结合Dual Gate设计，相对于单栅线驱动(Single Gate)设计，能够使源极芯片(Source IC)的数量减少为原来的一半，有效的降低了高分辨率产品电路资材费用成本。同时，考虑Gate delay(门延迟)及Data delay(数据延迟)，像素无充电时间，本实施例的栅极驱动电路结合Dual Gate设计后可以有效的兼容DLG(Dual Line Gate，两行栅线)模式，HSR(Hardware Super Resolution，硬件超分辨率)模式，提高产品的刷新率。

不仅如此，本实施例的栅极驱动电路通过将GOA单元分为奇数组和偶数组，分别进行独立控制，在将奇数行和偶数行的脉冲信号时序进行调整就可使该栅极驱动电路兼容不同的刷新率模式。

请参阅图4，在本实施例中，还提供了一种栅极驱动方法，该方法可应用于上述的栅极驱动电路，以在不同的控制模式下实现不同的刷新率。具体的，该方法包括：

步骤S10：在帧前所有GOA单元被复位后，通过所述第一触发信号线向所述奇数行GOA单元输出第一脉冲触发信号，通过所述第二触发信号线向所述偶数行GOA单元输出第二脉冲触发信号；其中，所述第一触发信号线和所述第二触发信号线使对应的GOA单元进行逐行扫描。

请参阅图5，在步骤S10中，帧前即一帧扫描前。对GOA单元复位的方式为，通过复位信号线传输的一个复位信号STV0将所有的GOA单元释放电荷完成复位。同时，也可对虚拟GOA单元完成复位。然后，通过第一触发信号线向奇数行GOA单元输出第一脉冲触发信号STV1_A，通过第二触发信号线向偶数行GOA单元输出第二脉冲触发信号STV1_B；从而使奇数行GOA单元和偶数行的GOA单元均完成触发，开始进行逐行扫描。

步骤S20：向所述GOA单元的时钟端口输出时钟信号，以维持显示面板原有的刷新率或提高所述显示面板的刷新率。

在步骤S20中，由于奇数行GOA单元和偶数行的GOA单元之间无信号连接，彼此独立。因此，可通过对时钟信号的调整来改变一帧刷新所消耗的时间。在本实施例中以时钟信号的数量为16，分辨率为8K4K(长边为8K，短边为4K)，刷新率60HZ的显示面板为例进行说明，16个时钟信号可分为奇数组和偶数组，16个时钟信号依次包括第一时钟信号至第十六时钟信号。

驱动控制过程具体如下：

1、以分辨率为8K4K，刷新率为60HZ进行显示。

请参阅5，当按照奇数行的时钟信号和偶数行的时钟信号间相位相差1H时，可以实现16个时钟信号逐行打开，此时显示面板的分辨率为8K4K，刷新率为60HZ。

2、以分辨率为8K2K(长边为8K，短边为2K)，刷新率为120HZ进行显示。

请参阅图6，首先，分别将时钟信号中的第三时钟信号、第四时钟信号、第七时钟信号、第八时钟信号、第十一时钟信号、第十二时钟信号、第十五时钟信号以及第十六时钟信号的脉冲提前2H；其中，H表示显示面板中维持原有刷新率扫描1行需要的时长。然后，将调整后的时钟信号，通过所述时钟信号线输出给对应的所述GOA单元的时钟端口，以提高显示面板的刷新率。

此时，在一组时钟信号对应的16个GOA单元中：第1行和第3行的GOA单元同时打开，第2行和第4行的GOA单元同时打开，第5行和第7行的GOA单元同时打开，第6行与第8行的GOA单元同时打开，第9行与第11行同时打开，第10行与第12行同时打开，第13行与第15行同时打开，第14行与第16行同时打，也即实现了p行与p+2行同时打开，p为显示面板的像素行数。逐行扫描时间减半，兼容了DLG模式，实现了分别率8K2K，刷新率120Hz的显示效率。

3、以分辨率为4K4K(长边为4K，短边为4K)，刷新率为120HZ进行显示。

请参阅图7，首先，分别将时钟信号中的第二时钟信号、第四时钟信号、第六时钟信号、第八时钟信号、第十时钟信号、第十二时钟信号、第十四时钟信号以及第十六时钟信号的脉冲提前1H；其中，H表示显示面板中维持原有刷新率扫描1行需要的时长。然后，将调整后的时钟信号，通过时钟信号线输出给对应的GOA单元的时钟端口，以提高显示面板的刷新率。

此时，在一组时钟信号对应的16个GOA单元中：第1行和第2行的GOA单元同时打开，第3行和第4行的GOA单元同时打开，第5行和第6行的GOA单元同时打开，第7行与第8行的GOA单元同时打开，第9行与第10行同时打开，第11行与第12行同时打开，第13行与第14行同时打开，第15行与第16行同时打，也即实现了p行与p+1行同时打开，p为显示面板的像素行数。逐行扫描时间减半，实现了分别率4K4K，刷新率120Hz的显示效率。

由此可见，在本实施例中提供的一种栅极驱动方法，通过对GOA单元进行分组控制，实现奇偶相互独立控制开启和关闭；可灵活的实现，每行像素逐行打开，也可实现p行与p+1行同时打开，还可实现p行与p+2行同时打开，从而在降低分辨率的情况下有效的将刷新率提升一倍，并且能够和原有刷新率实现兼容，还兼容了至少两种提升分辨率的模式。例如，60Hz可提升至120Hz；75Hz可提升至150Hz；120Hz可提升至240Hz。

需要说明的是，本实施例提供的栅极驱动方法中，其具体实现及产生的技术效果和前述栅极驱动电路实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。

第二实施例

基于同一发明构思，本实用新型第二实施例提供了一种显示面板，该显示面板包括上述第一实施例中任一所述的栅极驱动电路。

需要说明的是，本实用新型实施例所提供的显示面板，其具体实现及产生的技术效果和前述第一实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。

第三实施例

基于同一发明构思，本实用新型第三实施例提供了一种显示设备，包括显示面板和驱动所述显示面板的驱动电路，所述驱动电路包括上述第一实施例中任一所述的栅极驱动电路。

需要说明的是，本实用新型实施例所提供的显示设备，其具体实现及产生的技术效果和前述第一实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。

第四实施例

基于同一发明构思，本实用新型第四实施例还提供了一种时序控制器，其上存储有计算机程序，该程序被执行时实现上述第一实施例中任一项所述方法的步骤。

需要说明的是，本实用新型实施例所提供的时序控制器中，上述每个步骤的具体实现及产生的技术效果和前述第一实施例相同，为简要描述，本实施例未提及之处可参考前述方法实施例中相应内容。

本文中出现的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系；单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本实用新型可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (10)

1.一种栅极驱动电路，其特征在于，包括：第一触发信号线、第二触发信号线和多个GOA组；

所述多个GOA组依次顺序排列；每个所述GOA组中包含顺序排列的m行GOA单元，m为偶数；在第一组GOA组中，所述第一触发信号线连接奇数行GOA单元的触发端口，所述第二触发信号线连接偶数行GOA单元的触发端口；

针对任一GOA组，该GOA组中的GOA单元的输出端口与后一GOA组中的对应位置的GOA单元的触发端口级联；

针对任一个GOA单元，该GOA单元的第一复位端口与对应n个之后的GOA单元的输出端口级联，n为偶数。

2.根据权利要求1所述的栅极驱动电路，其特征在于，还包括：复位信号线；所述复位信号线与每个所述GOA单元的第二复位端口连接。

3.根据权利要求1所述的栅极驱动电路，其特征在于，还包括多个时钟信号线，所述多个时钟信号线依次循环连接所述GOA单元。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述时钟信号线的数量为偶数，且不小于16。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述时钟信号线的数量为16，m为8，n为12。

6.根据权利要求1所述的栅极驱动电路，其特征在于，还包括n个虚拟GOA单元；所述n个虚拟GOA单元依次顺序排列；末尾的n个所述GOA单元的第一复位端口分别对应连接所述n个虚拟GOA单元的输出端口。

7.根据权利要求6所述的栅极驱动电路，其特征在于，还包括：复位信号线；所述复位信号线与每个所述虚拟GOA单元的第一复位端口及第二复位端口连接。

8.根据权利要求1所述的栅极驱动电路，其特征在于，一个所述GOA单元为一行。

9.一种显示面板，其特征在于，包括权利要求1-8中任一所述的栅极驱动电路。

10.一种显示设备，其特征在于，包括显示面板和驱动所述显示面板的驱动电路，所述驱动电路包括权利要求1-8中任一所述的栅极驱动电路。

Images