CN101989495A - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN101989495A
CN101989495A CN2010102431526A CN201010243152A CN101989495A CN 101989495 A CN101989495 A CN 101989495A CN 2010102431526 A CN2010102431526 A CN 2010102431526A CN 201010243152 A CN201010243152 A CN 201010243152A CN 101989495 A CN101989495 A CN 101989495A
Authority
CN
China
Prior art keywords
mentioned
duplexer
capacitor
multilayer circuit
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102431526A
Other languages
English (en)
Other versions
CN101989495B (zh
Inventor
佐藤恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN101989495A publication Critical patent/CN101989495A/zh
Application granted granted Critical
Publication of CN101989495B publication Critical patent/CN101989495B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种能降低ESL的电子装置。电子装置(1)具有电容器(5)和安装基板(6)。电容器(5)具备层叠体(2)、内部电极(3、3a)、和端子电极(4、4a)。安装基板(6)在上面具有连接焊盘(7、7a)，并且在内部具有与连接焊盘(7、7a)连接的贯通导体(8、8a)。在连接焊盘(7、7a)上连接端子电极(4、4a)，将电容器(5)安装在安装基板(6)上。内部电极(3、3a)从层叠体(2)的端面到侧面的中途中露出其端部。俯视时，贯通导体(8、8a)位于层叠体(2)的侧面中的内部电极(3、3a)的露出端部的最远离端面的部位的正下方。

Description

电子装置
技术领域
本发明涉及一种在安装基板上安装电容器的结构的电子装置，特别地涉及一种用于降低电子装置的电感的改进电子装置。
背景技术
近年来，在便携式电话等通信设备和个人电脑等信息处理设备中，为了处理大量的信息而推进信号的高速化，不断推进正在被使用的CPU(Central Processing Unit：中央运算处理装置)的时钟频率的高频化。为此，很容易产生高次谐波噪声。此外，因上述信息处理设备的外围设备及电路等而存在外来噪声等，所以向CPU提供的电压也很容易含有大量的噪声。
此外，由于在用于对CPU等提供电压的电源线或地中存在阻抗，所以在对CPU等提供的电压中含有噪声的情况下，会产生电源线中的电压变动，不能对CPU等提供稳定的电压。由此，存在装载CPU等的电路的工作变得不稳定，或者经由对CPU等提供电压的电路而引起其它电路间的干扰，或者引起振荡的问题。
因此，通常在电源线及地之间连接去耦电容器(decoupling capacitor)。此外，为了提高去耦效果，使用阻抗频率特性好的电容器是有效的。在这点中，由于层叠陶瓷电容器与电解电容器相比，除ESR(Equivalent Series Resistance：等效串联电阻)小外，ESL(Equivalent Series Inductance(L)：等效串联电感)也小，所以层叠陶瓷电容器适于去耦电容器。这是因为在ESL小的情况下，由于能降低存在于电源线或地中的阻抗，所以能不产生电压变动。此外，在电容器的ESL小的情况下，在整个宽的频带中噪声吸收效果优良。
此外，为了进一步提高电容器的去耦效果，有必要进一步降低ESL。
关于此方面，在JP特开2008-192808号公报中公开的包含电容器和安装基板的电子装置中，电容器包括：由层叠的多个绝缘体层构成的层叠体；形成在层叠体的内部的内部电极；和形成在层叠体的外表面上且与内部电极电连接的端子电极。安装基板包括：具有安装面的基板本体；形成在安装面上的连接焊盘；和形成在基板本体的内部且与连接焊盘电连接的贯通导体。电容器的内部电极和安装基板的连接焊盘相互面对地配置。在电连接端子电极和连接焊盘的状态下，在安装基板上安装电容器。配置贯通导体，以便在向电容器的内部电极的引出方向、即与安装面垂直的方向上延伸的虚拟平面上投影时，能使流过内部电极的电流的方向、和从连接焊盘流向贯通导体的电流或从贯通导体流向连接焊盘的电流的方向成为相反方向。
在这种电子装置中，由于有效地抵消了在流过内部电极的电流的周围产生的磁场和在流过连接焊盘的电流的周围产生的磁场，所以其结果，就降低了ESL。
但是，在JP特开2008-192808号公报中公开的这种电子装置中，为了构成俯视时使流过内部电极的电流的方向和流过连接焊盘的电流的方向成为相反方向的结构，而使贯通导体尽可能地位于俯视时的连接焊盘中的、与在连接此贯通导体的连接焊盘上安装的端子电极的端面的一侧的边相对的边(以下称为内侧的边)的附近，如此形成贯通导体。
但是，在JP特开2008-192808号公报中公开的这种电子装置中，在俯视时在连接焊盘中的内侧的边的附近形成贯通导体的情况下，将会多余设计连接焊盘中的、从内侧的边的附近开始到俯视时层叠体的端面中的内部电极的从层叠体露出的露出端部的正下方的地点为止的电流路径。因此，即使磁场抵消也没有避开电流的路径长变长的影响，存在电子装置的ESL变大这样的问题。
发明内容
鉴于上述现有技术中的课题而进行本发明，本发明的目的在于，提供一种可降低ESL的电子装置。
在本发明第一方式中，电子装置包括电容器和安装基板。电容器具备层叠体、内部电极、和端子电极。层叠多个四边形形状的电介质层而形成此层叠体。此内部电极被形成在该层叠体的上述电介质层间。此端子电极被形成在上述层叠体的两端部，并连接到上述内部电极上。此安装基板在其第一主面上具有连接焊盘。此外，安装基板在其内部具有贯通导体。在安装基板的连接焊盘上连接上述端子电极，从而安装电容器。上述安装基板的贯通导体被连接在上述连接焊盘上。上述内部电极从上述层叠体的端面到侧面的中途中露出其端部。俯视时，上述贯通导体位于上述层叠体的上述侧面中的上述内部电极的露出端部的最远离上述端面的部位的正下方。
根据本发明的第一方式，在电容器被安装在安装基板的第一主面上的电子装置中，内部电极从层叠体的端面到侧面的中途中露出端部。俯视时，贯通导体位于层叠体的侧面中的内部电极的露出端部的最远离端面的部位的正下方。因此，从贯通导体流入连接焊盘的电流已经通过俯视时内部电极的露出端部的正下方的位置。由此，经过端子电极直到流入内部电极的电流的路径长变短。此外，电流流入内部电极的地点、和与流入内部电极之前通过的端子电极相反侧的端子电极之间的距离变短。其结果，由于整体的路径长变短，所以电子装置的ESL变小。
在本发明的第二方式中，电子装置包括多层电路基板和电容器。多层电路基板包括：绝缘基体、内部导体、和贯通导体。层叠多个绝缘体层而形成此绝缘基体。此内部导体被形成在多个上述绝缘体层的层间。按照使形成在多个上述绝缘体层的不同的层间的上述内部导体彼此电连接的方式，贯通上述绝缘体层，形成此贯通导体。多层电路基板由第一多层电路块、第二多层电路块、和第三多层电路块构成。在此第一多层电路块中形成四边形形状的贯通孔。此第二多层电路块被配置在该第一多层电路块的第一主面上。此第三多层电路块被配置在上述第一多层电路块的第二主面上。此第三多层电路块在其第一主面具有连接焊盘，并且在其内部具有贯通导体。此贯通导体连接在上述连接焊盘上。电容器被容纳在该多层电路基板的上述贯通孔内。
上述电容器具备层叠体、内部电极、和端子电极。层叠多个四边形形状的电介质层而形成此层叠体。此内部电极在该层叠体的上述电介质层间，按照从上述层叠体的端面到侧面的中途中露出其端部的方式形成。此端子电极被形成在上述层叠体的两端部，并连接到上述内部电极上。上述端子电极一直延伸到上述层叠体的第一主面，连接在上述连接焊盘上。在上述第三多层电路块中，俯视时，上述贯通导体位于上述电容器的上述层叠体的上述侧面中的上述内部电极的露出端部的最远离上述端面的部位的正上方。
根据本发明的第二方式，与本发明的第一方式的电子装置相同，使从贯通导体开始到流入电容器的内部电极为止的路径长变短。由此，能减小电子装置的ESL。
此外，不是在多层电路基板上，而是能将电容器容纳在多层电路基板的内部的贯通孔内。因此，在多层电路基板上可安装其它的电子部件，能进一步实现电子部件的安装的高密度化。
附图说明
基于下面的详细说明和附图，本发明的目的、特点及优点将更加明确。
图1是表示本发明的第一实施方式的电子装置的斜视图。
图2是图1所示的电容器A-A线的剖面图。
图3是图1所示的电子装置及图2所示的电容器的B-B线的电子装置的剖面图。
图4是表示本发明的第二实施方式的电子装置的纵剖面图。
图5是表示本发明的第三实施方式的电子装置的纵剖面图。
具体实施方式
下面，参照附图详细地说明根据本发明的电子装置的优选实施方式。
图1是表示本发明的第一实施方式的电子装置的斜视图。图2是图1所示的电容器5的A-A线的剖面图。图3是图1所示的电子装置1及图2所示的电容器5的B-B线的电子装置1的剖面图。
图1所示的本实施方式的电子装置1包括电容器5和安装基板6。此电容器5具备：层叠体2；内部电极3、3a；和端子电极4、4a。层叠多个四边形形状的电介质层而形成此层叠体2。此内部电极3、3a被形成在层叠体2的电介质层间。此端子电极4、4a被形成在层叠体2的两端部，并连接在内部电极3、3a上。此安装基板6在作为其第一主面的上面上具有连接焊盘7、7a。此外，此安装基板6在其内部具有贯通导体8、8a。在安装基板6的连接焊盘7、7a上连接端子电极4、4a，从而安装电容器5。此安装基板6的贯通导体8、8a被连接在连接焊盘7、7a上。而且，此内部电极3、3a，从层叠体2的端面到侧面的中途中露出其端部。俯视时，此贯通导体8、8a位于层叠体2的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正下方。
通过这种结构，从贯通导体8、8a流入连接焊盘7、7a的电流就已经通过俯视时内部电极3、3a的从层叠体2露出的露出端部的正下方的位置。因此，电流经过端子电极4流入到内部电极3、3a的路径长变短。此外，电流流入内部电极3、3a的地点、和与流入内部电极3、3a之前通过的端子电极4、4a相反侧的端子电极4a、4之间的间隔变短。其结果，由于整体的路径长变短，所以降低了ESL。
电容器5包括：层叠多个电介质层而成的层叠体2；形成在层叠体2的电介质层间的内部电极3、3a；以及连接在内部电极3、3a上并形成在层叠体2的两端部的端子电极4、4a。
电容器5的层叠体2是层叠例如20～2000层的每一层按1～5μm的厚度形成的矩形形状的多个电介质层而形成的长方体状的电介质块。
此外，层叠体2的尺寸是例如：层叠体2的长边的长度是0.2～5mm左右，长边和短边之比通常为2∶1左右。
作为电介质层的材料，例如使用钛酸钡、钛酸钙、钛酸锶等介电常数比较高的以陶瓷为主成分的电介质材料。
在层叠体2的电介质层间形成20～2000层电容器5的内部电极3、3a。作为此内部电极3、3a的材料，例如可使用以镍、铜、银、钯等金属为主成分的导体材料，分别以0.5～2μm的厚度形成。
此外，内部电极3、3a从层叠体2的端面到侧面的中途中露出其端部。也就是说，如图2所示，内部电极3俯视时为T字形状。此内部电极3从层叠体2的端面及侧面露出的部分被连接在端子电极4上。再有，在图2中，虽然图示的内部电极3与图2的右侧的端子电极4连接，但图2的内部电极3的1层上或下的内部电极3a，按与图2的内部电极3a左右相反的方向被形成在相反的端部侧。此内部电极3a与图2左侧的端子电极4a连接。
再有，内部电极3、3a至少分别在形成在层叠体2的两侧的端部的各端子电极4、4a上各连接1个。也就是说，在层叠体2的两侧的端部至少存在1对内部电极3、3a。
此外，内部电极3、3a的大致尺寸如下所示。
在以俯视图2所示的实施方式的层叠体2时的长边(侧面侧的边)的方向为横，以短边(端面侧的边)的方向为纵的情况下，例如横为0.2～5mm左右。此外，在连接在端子电极4的部分中，纵为0.19～4.9mm左右。此外，在层叠体2内的中央部附近，纵为0.1～2.5mm左右。此外，内部电极3中，仅从层叠体2的侧面露出的端部的长度在上述横的方向上为0.1～4mm左右。
电容器5的端子电极4、4a被形成在层叠体2的两端部，并被连接在内部电极3、3a上。端子电极4、4a用于将电容器5电连接到外部的电路上。图1中的本发明的电子装置1的电容器5的端子电极4、4a被安装连接在安装基板6上的连接焊盘7、7a上。此外，如图2所示，端子电极4与内部电极3的从层叠体2露出的端部连接。
此外，在层叠体2的两端部，分别成对地形成端子电极4、4a。
再有，端子电极4、4a与内部电极3、3a连接，以便覆盖内部电极3、3a的从层叠体2露出的端部。通过这种结构，就能使内部电极3、3a从层叠体2露出的部分消失。因此，能确保与外部设备的电绝缘性。
利用浸渍法等在陶瓷基材上印刷膜厚10～50μm的、由铜粉和粘合剂树脂(binder resin)制成的膏，在约900℃的温度下加热1小时进行烧结，形成端子电极4、4a。
通过以下所示的陶瓷生片层叠法制作以上这样结构的电容器5。
具体地，首先，在陶瓷原料粉末中添加适当的有机溶剂等加以混合，形成泥浆状的陶瓷料浆，同时通过使用刮刀法(doctor blade)等形成陶瓷生片。
接着，通过丝网印刷法等在得到的陶瓷生片上形成内部电极3、3a的图形，将它们层叠、压合，制作层叠体2的成型体。
接着，按规定的尺寸分割此层叠体2的成型体，以800～1050℃进行焙烧，由此得到烧结的层叠体2。
接着，为了去除微小裂纹及防止产生缺损，通过滚筒研磨等对得到的层叠体2的角部施行倒角。
接着，使用由铜粉和粘合剂树脂制成的膏，通过浸渍法等在层叠体2的两端面上涂敷膜厚10～50μm的导电膏，在约900℃下加热1小时烧结此导电膏，形成端子电极4、4a。
接着，按照要求在端子电极4、4a的表面上形成镀镍(Ni)层、镀金(Au)层、镀锡(Sn)层、或镀焊料层等电镀层，得到电容器5。
在安装基板6的上面形成连接焊盘7、7a，在内部形成贯通导体8、8a。
安装基板6例如由在玻璃丝网(glass cross)中浸入环氧树脂形成的、或在环氧树脂中添加玻璃填料形成的印刷布线基板构成。
连接焊盘7、7a及贯通导体8、8a用于电连接安装在安装基板6上的电容器5和其它不同的部件等的端子。具体地，连接焊盘7、7a及贯通导体8、8a的一端部被连接在安装基板6的表面部，贯通导体8、8a的另一端部被连接在安装基板6内部的内部导体9、9a上(参照图3)。此外，在此内部导体9、9a的其它地点，内部导体9、9a与其它的不同的贯通导体的一端部连接。此贯通导体的另一端部被连接到形成在安装基板6上的、其它的不同的连接焊盘上。通过在此连接焊盘上连接电容器5之外的其它的部件等的端子，就使得电容器5与其它的电子部件电连接。
此外，连接焊盘7、7a的尺寸，在以俯视层叠体2时的长边(侧面侧的边)的方向为横，以短边(端面侧的边)的方向为纵的情况下，例如横为0.1～5mm左右，纵为0.1～5mm左右。
此外，贯通导体8、8a的直径俯视时为30～200μm左右。
此外，连接焊盘7、7a，贯通导体8、8a及内部导体9、9a可使用由Ag或银-铂(Ag-Pt)合金等以Ag为主成分的合金等制成的导体材料，或者由铜(Cu)或铜-锌(Cu-Zn)合金、铜-锡(Cu-Sn)合金、铜-银(Cu-Ag)合金、铜-镍(Cu-Ni)合金等以Cu为主成分的合金等制成的导体材料。此外，在连接焊盘7、7a的表面上也可以按照要求形成电镀膜。
此外，通过使用利用电镀法来形成Cu、Ag等导电性金属的方法，或粘合预先形成为布线导体及地布线的图形形状的金属箔的方法，或从整面覆盖了金属箔的基板上通过蚀刻去除不需要的部分来形成的方法等，在印刷布线基板的表面及内部形成连接焊盘7、7a及内部导体9、9a。
例如，准备市场上销售的内外整面上覆盖铜箔的敷铜基板，在按所希望的尺寸切断此敷铜基板的同时，用稀盐酸等酸性溶液蚀刻覆盖在表面的铜箔以便形成所希望的图形，由此，制作这样的安装基板6。再有，按照要求使用激光或钻孔机在安装基板6上形成贯通孔，在此贯通孔内填充金属膏，经加热使其硬化，由此就能形成贯通导体8、8a。
此外，如图2及图3所示，俯视时，贯通导体8、8a在层叠体2的侧面中的内部电极3、3a的露出端部中，位于最远离端面的部位的正下方。
在此，在图2中，用虚线的圆表示的贯通导体8、8a不是存在于图2的剖面图上，而是如图3所示，被形成在安装基板6的内部。此外，在图2中，连接焊盘7、7a不是存在于图2的剖面图上，而是存在于安装基板6上，但为了说明将其记载在同一附图中。
通过这种结构，由于从贯通导体8、8a流入连接焊盘7、7a的电流已经通过俯视时内部电极3的从层叠体2露出的露出端部的正下方的位置，所以在连接焊盘7、7a中不存在多余的路径长，经过端子电极4、4a直到流入内部电极3、3a的流入路径变短。此外，电流流入内部电极3、3a的地点、和与流入内部电极3、3a之前通过的端子电极4、4a相反侧的端子电极4a、4之间的距离变短。例如，如图2及图3所示，在安装电容器5的两端部的端子电极4、4a的一对连接焊盘7、7a上分别连接贯通导体8、8a的情况下，贯通导体8、8a俯视的相互的间隔变短。作为结果，由于电子装置1的电流的路径长变短，所以ESL变小。
此外，在此，所谓俯视时贯通导体8、8a位于层叠体2的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正下方的情形的、最远离这样的状态是表示，例如在俯视时贯通导体8、8a的一部分在位于与内部电极3、3a重合位置的情形下远离端面这样的状态。
再有，特别地，如图2所示的实施方式所示，贯通导体8、8a的中心点俯视时位于层叠体2的侧面中的内部电极3、3a的露出端部的部位的正下方，优选位置为贯通导体8、8a的一半的面积俯视时覆盖在内部电极3、3a上。此情况下，优选从贯通导体8、8a通过连接焊盘7、7a及端子电极4、4a的电流以最短路经流入内部电极3、3a。
此外，例如，在以俯视图2所示的实施方式的层叠体2时的长边(侧面侧的边)的方向为横，以短边(端面侧的边)的方向为纵的情况下，层叠体2的尺寸，纵为0.5mm，横为1mm。连接焊盘7、7a的尺寸，纵为0.5mm，横为0.4mm。在内部电极3中，仅从层叠体2的侧面露出的端部的长度在横的方向上为0.25mm。贯通导体8、8a的直径俯视时是80μm。端子电极4、4a的厚度是25μm。在俯视时按照使端子电极4、4a的端面及连接焊盘7、7a的边一致的方式形成二者的情况下，贯通导体8、8a的中心点俯视时位于距一对连接焊盘7、7a间的中心点(俯视时的层叠体2的重心点)在横向为0.265mm，在纵向为0.185mm的地点。
此外，在图2所示的实施方式中，在具有层叠体2的长边的2个侧面中的一个侧面的一侧中，2个贯通导体8、8a俯视时位于层叠体2的侧面中的内部电极3的露出端部的最远离端面的部位的正下方。在此，与图2所示的实施方式不同，优选在具有层叠体2的长边的两侧面中，在上述这样的位置形成2个贯通导体8、8a。此情况下，电流的路径为2个，由于成为并列的关系，所以能将电子装置1的整体的ESL降低到2～5成。
接着，参照图4，说明本发明的第二实施方式的电子装置。
图4是表示本发明的第二实施方式的电子装置的纵剖面图。再有，在图4中针对本实施方式的电子装置10示出包含上述电容器5的纵剖面图。此外，在图4中，例如在多层电路基板17的上面即第三多层电路块16的上面配置电极焊盘18a、18b、18c、18d。在安装IC芯片等电子部件时，在此电极焊盘18a～18d上连接IC芯片等的端子。
如图4所示，本实施方式的电子装置10包含多层电路基板17和电容器5。多层电路基板17包括：绝缘基体12；内部导体9、9a、9b、9c；和贯通导体8、8a、8b、8c、8d、8e、8f、8g。层叠多个绝缘体层11形成此绝缘基体12。此内部导体9、9a、9b、9c被形成在多个绝缘体层11的层间。为了使形成在多个绝缘体层11的不同的层间的内部导体9、9a、9b、9c彼此电连接而贯通绝缘体层11形成此贯通导体8、8a、8b、8c、8d、8e、8f、8g。此多层电路基板17由第一多层电路块14、第二多层电路块15、和第三多层电路块16构成。在此第一多层电路块14中形成四边形形状的贯通孔13。此第二多层电路块15被配置在第一多层电路块14的第一主面即下侧。此第三多层电路块16被配置在第一多层电路块14的第二主面即上侧。此第三多层电路块16在作为其第一主面的下面形成连接焊盘7、7a。电容器5被容纳在多层电路基板17的贯通孔13内。
电容器5具备：层叠体2；内部电极3、3a；和端子电极4、4a。层叠多个四边形形状的电介质层形成此层叠体2。此内部电极3、3a被形成在层叠体2的电介质层间，从层叠体2的端面到侧面的中途中露出其端部。此端子电极4、4a被形成在层叠体2的两端部，并连接到内部电极3、3a。此端子电极4、4a具有一直延伸到层叠体2的第一主面的上侧部分。此端子电极4、4a的上侧部分连接在连接焊盘7、7a上。在此第三多层电路块16中，电连接在连接焊盘7、7a上的贯通导体8、8a在俯视时位于层叠体2的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正上方。
第二多层电路块15具有内部导体9b、9c。第三多层电路块16具有内部导体9、9a。内部导体9和内部导体9c通过贯通第一多层电路块14的贯通导体8b电连接。内部导体9a和内部导体9b通过贯通第一多层电路块14的贯通导体8c电连接。电极焊盘18a和内部导体9通过贯通导体8d电连接。电极焊盘18b和内部导体9通过贯通导体8e电连接。电极焊盘18c和内部导体9a通过贯通导体8f电连接。电极焊盘18d和内部导体9a通过贯通导体8g电连接。
利用此结构，如上所述，由于能使从贯通导体8、8a到流入电容器5的内部电极3、3a的路径长变短，所以能减小电子装置10的ESL。
此外，也可以不在多层电路基板17的上面，而将电容器5容纳在多层电路基板17的内部的贯通孔13中。因此，能在多层电路基板17的上面安装其它的电子部件，能实现电子部件的安装的进一步高密度化。
此外，多层电路基板17的绝缘基体12的材质虽然可以是与上述安装基板6相同的材质，但也可以使用在热硬化树脂中浸入了无机填料的材料作为绝缘体层材料。例如，作为热硬化树脂，可使用聚苯醚类(polyphenylene ether)树脂或环氧类树脂等，作为无机填料可使用二氧化硅或氧化铝等。
接着，在下面示出图4所示这样的内置电容器5的电子装置10的制造方法的例子。
首先，制作第一多层电路块14、第二多层电路块15及第三多层电路块16。
最初，为了形成绝缘体层11，例如利用刮刀法制作由聚苯醚类树脂或环氧类树脂等热硬化性树脂、和二氧化硅或氧化铝等无定形的无机类填料的混合材料形成的厚度80～150μm的未硬化状态的绝缘薄片。
接着，在此绝缘薄片的表面形成内部导体9、9a、9b、9c。这些内部导体9、9a、9b、9c例如采用如下方法：即，在绝缘薄片的表面上转印例如铜箔、Al箔等金属箔后，通过抗蚀剂涂敷、曝光、显影、蚀刻、抗蚀剂去除各工序，形成规定的图形的内部导体9、9a、9b、9c。
接着，通过碳酸气体激光或冲孔机等在成为绝缘体层11的绝缘薄片上形成多个贯通导体用的孔。再有，图4所示的贯通导体8、8a～8g用的孔仅在成为第三多层电路块16的绝缘薄片上形成。
此外，在制作第一多层电路块14的时候，还形成用于容纳电容器5的四边形形状的贯通孔13。
接着，在绝缘薄片的贯通导体8、8a～8g用的孔等中填充含Cu粉末的导电膏，形成贯通导体8、8a～8g等。
接着，层叠多个这样制作成的绝缘薄片，分别制作第一多层电路块14、第二多层电路块15及第三多层电路块16。此时，以170～240℃及压力120～400kPa对层叠多个绝缘薄片而形成的层叠物进行加热·加压。由此，能使多个绝缘薄片相互层叠压合。
接着，在这样制作成的第三多层电路块16的下面形成连接焊盘7、7a。此外，连接焊盘7、7a与第三多层电路块16的贯通导体8、8a电连接。再有，形成第三多层电路块16的贯通导体8、8a，以使其俯视时位于层叠体2的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正上方。
接着，按照在此连接焊盘7、7a上电连接端子电极4、4a的上侧部分的方式，通过焊料将电容器5安装在第三多层电路块16上。
接着，在第三多层电路块16的下侧配置第一多层电路块14，以便将此电容器5容纳在四边形形状的贯通孔13内。
接着，在第一多层电路块14的下侧配置第二多层电路块15，将此电容器5完全容纳在贯通孔13内部。
此后，通过对第一多层电路块14、第二多层电路块15及第三多层电路块16进行加热·加压，使它们分别连接，就得到本实施方式的电子装置10。
此外，在图5中示出本发明的第三实施方式的电子装置。图5是表示本发明的第三实施方式的电子装置的纵剖面图。此外，在图5中，对于与图4相同的部位付与相同的符号。例如，在多层电路基板17的上面即第三多层电路块16的上面配置电极焊盘18a～18d。在安装IC芯片等电子部件时，在此电极焊盘18a～18d上连接IC芯片等端子。
本实施方式的电子装置20在作为第二多层电路块15的第一主面的上面形成第二连接焊盘19、19a，电容器5的端子电极4、4a具有一直延伸到层叠体2的第二主面的下侧部分。此端子电极4、4a的下侧部分被连接在第二连接焊盘19、19a上。在此第二多层电路块15中，电连接在第二连接焊盘19、19a上的贯通导体8h、8i俯视时位于层叠体2的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正下方。
通过此结构，例如在多层电路基板17的上面即第三多层电路块16的上面形成电极焊盘18a～18d，以便与贯通导体8d～8g电连接。将IC芯片等电子部件的端子与电极焊盘18连接，从而在第三多层电路块16的上面安装IC芯片等电子部件。在从第二多层电路块15向此IC芯片等电子部件提供电流的情况下，就会通过电容器5的端子电极4、4a电连接第二多层电路块15的上面的第二连接焊盘19、19a和第三多层电路块16的下面的连接焊盘7、7a。因此，不需要在第一多层电路块14中形成多余的贯通导体。其结果，能实现电子装置20的小型化及低成本化。
(实施例)
实施例1
下面说明本发明的电子装置的实施例。再有，在本实施例中，制作图1～图3所示的电子装置1。
以下首先说明实施例1的电子装置1中的电容器5。
首先，使用TiO2-Nd2O3-BaTiO3粉末制作陶瓷料浆，使用此陶瓷料浆通过刮刀法，制作出成为电介质层的陶瓷生片。将电介质层的厚度设定为5μm，设电介质层的层叠数为50层。
接着，使用含Ag-Pd合金的导体膏通过丝网印刷法，在得到的陶瓷生片上形成内部电极3、3a，并层叠、压合形成了内部电极3、3a的陶瓷生片，制作出层叠体2的成型体。再有，通过将以所谓多腔方式(multi-cavity)制作的成型体分割成单个，来制作出层叠体2的成型体。
此外，层叠体2的成型体的尺寸，在以层叠体2中的上下方向(层叠方向)为高，以俯视时的长边(侧面侧的边)的方向为横，以短边(端面侧的边)的方向为纵的情况下，例如高为0.5mm，横为1mm左右，纵为0.5mm左右。
此外，设定内部电极3、3a的厚度在焙烧后为2μm。此外，内部电极3、3a，从层叠体2的端面到侧面的中途中露出其端部，俯视时内部电极3、3a为T字形状。此外，内部电极3、3a中从层叠体2的侧面露出的端部的长度在上述横向上为0.2mm左右。
接着，通过在1200℃下焙烧此层叠体2的成型体，得到烧结的层叠体2。
接着，通过滚筒研磨对得到的层叠体2的各个角部实施倒角。
接着，利用浸渍法，在层叠体2的两端部涂敷膜厚10～50μm的导电膏，在约900℃下加热此导电膏1小时进行烧结，形成端子电极4、4a。导电膏由铜粉和粘合剂树脂制成。此外，设端子电极4、4a的厚度为25μm。
接着，在端子电极4、4a的表面覆盖镀Ni层，得到电容器5。
接着，将按上述这样得到的电容器5安装在安装基板6上，得到实施例1的电子装置1。在此安装基板6的上面形成连接焊盘7、7a。在此连接焊盘7、7a上连接电容器5的端子电极4、4a，从而在安装基板6上安装电容器5。再有，此时，按照俯视时使端子电极4的端面及连接焊盘7的边一致的方式形成二者。此外，使用在安装基板6的内部形成贯通导体8、8a及内部导体9、9a的结构。
再有，贯通导体8、8a的直径为80μm。在以俯视图2中的层叠体2时的长边(侧面侧的边)的方向为横，以短边(端面侧的边)的方向为纵的情况下，贯通导体8、8a的中心点俯视时位于距一对连接焊盘7、7a间的中心点(俯视时的层叠体2的重心点)在横向为0.265mm，在纵向为0.185mm的地点。
此外，连接焊盘7、7a的尺寸，横向为0.4mm左右，纵向为0.5mm左右。
此外，在玻璃丝网中浸入环氧树脂形成安装基板6。此外，连接焊盘7、7a，贯通导体8、8a及内部导体9、9a由Cu-Zn合金形成。
此外，作为比较例，设贯通导体8、8a位于俯视时的连接焊盘7、7a中的、从与安装在连接此贯通导体8、8a的连接焊盘7上的端子电极的端面的一侧的边即外侧的边相对的内侧的边开始、朝向外侧的边在俯视时距离为0.04mm的地点。也就是说，贯通导体8、8a的中心点俯视时位于距一对连接焊盘7、7a间的中心点在横向为0.14mm，在纵向为0mm的地点。
此外，比较例的电子装置中的电容器的内部电极，俯视时各自并没有成为T字形状，内部电极整体的形状是矩形形状。此外，矩形形状的内部电极中、长边方向的两端部中的一个端部被连接在端子电极上。
此外，在比较例的电子装置中，除贯通导体8、8a的位置及内部电极的形状外，全都与本实施例的电子装置1、10、20的结构及尺寸相同。
然后，对实施例1的电子装置1及比较例的电子装置分别施加额定电压为1V、频率为1kHz～1MHz的高频电压，使用测量仪(阻抗分析仪)测量ESL值。
此测量结果，在实施例的电子装置1中ESL值为0.36nH，在比较例的电子装置中ESL值为0.84nH。此外，实施例1的电子装置1中的两贯通导体8间的路径长为0.8mm，比较例的电子装置中的两贯通导体间的路径长为2.1mm。
在实施例1的电子装置1中，内部电极3、3a从层叠体2的端面到侧面的中途中露出其端部，贯通导体8、8a俯视时位于层叠体的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正下方。因此，可知电子装置1整体的路径长变短，降低了ESL。
再有，在普通的电子装置中，优选若越降低ESL，则越提高去耦效果。
实施例2
下面，说明本发明的电子装置的另一实施例。再有，在本实施例中，制作图4所示的电子装置10。此外，在本发明的实施例的电子装置10中使用的电容器5使用实施例1所示的电容器。
最初，为了形成绝缘体层11，通过刮刀法制作由作为热硬化性树脂的环氧树脂和作为无机填料的二氧化硅的混合材料形成的厚100μm的未硬化状态的绝缘薄片。
接着，在此绝缘薄片的表面上转印铜箔后，通过抗蚀剂涂敷、曝光、显影、蚀刻、抗蚀剂去除各工序，形成内部导体9、9a、9b、9c。
接着，通过碳酸气体激光在成为绝缘体层11的绝缘薄片上形成多个贯通导体用的孔。再有，图4所示的贯通导体8、8a～8g用的孔仅在成为第三多层电路块16的绝缘薄片上形成。
此外，在制作第一多层电路块14时，还形成用于容纳电容器5的四边形形状的贯通孔13。
接着，在绝缘薄片中的贯通导体8、8a～8g用的孔等中填充含Cu粉末的导电膏，形成贯通导体8、8a～8g等。此外，在图4中，贯通导体8b、8c是供给电源用的贯通导体。
接着，层叠多个这样制作成的绝缘薄片，分别制作第一多层电路块14、第二多层电路块15及第三多层电路块16。此时，以200℃及压力300kPa对层叠多个绝缘薄片而形成的层叠物进行加热·加压，使多个绝缘薄片相互层叠压合。再有，设第一多层电路块14层叠了6片绝缘薄片，第二多层电路块15层叠了3片绝缘薄片，第三多层电路块16层叠了3片绝缘薄片。
接着，在这样制作成的第三多层电路块16的下面形成连接焊盘7、7a。此外，将连接焊盘7、7a与第三多层电路块16的贯通导体8、8a电连接。再有，形成第三多层电路块16的贯通导体8、8a，以使其俯视时位于层叠体2的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正上方。
接着，按照此连接焊盘7、7a与端子电极4、4a的上侧电连接的方式，通过焊料在第三多层电路块16上安装电容器5。
接着，在第三多层电路块16的下侧配置第一多层电路块14，以便将此电容器5容纳在四边形形状的贯通孔13内。
接着，在第一多层电路块14的下侧配置第二多层电路块15，将此电容器5完全容纳在贯通孔13内部。
此后，通过对第一多层电路块14、第二多层电路块15及第三多层电路块16进行加热·加压，使它们分别连接，得到实施例2的电子装置10。
再有，四边形形状的贯通孔13的尺寸，在以图4中的上下方向(绝缘体层11的层叠方向)为高，以俯视时的电容器5的长边的方向为横，以电容器5的短边的方向为纵的情况下，设高为0.55mm，横为1.05mm，纵为0.55mm。
此外，设连接焊盘7、7a的尺寸，横向为0.4mm，纵向为0.6mm。
再有，贯通导体8、8a的直径为80μm，相对于连接焊盘7、7a的位置与实施例1相同。
通过以上这样制作出的实施例2的电子装置10，如实施例1所述那样可知，从贯通导体8、8a到流入电容器5的内部电极3、3a的路径长变短，能减小电子装置10的ESL。
此外，可以不在多层电路基板17的上面，而将电容器5容纳在多层电路基板17的内部的贯通孔13中。因此可知，增大了可在多层电路基板17的上面安装其它电子部件的空间。
实施例3
下面，说明本发明的电子装置的另一实施例。再有，在本实施例中，制作图5所示的电子装置20。此外，在实施例3的电子装置20中使用的电容器5使用实施例1所示的电容器。
首先，为了形成绝缘体层11，通过刮刀法制作由作为热硬化性树脂的环氧树脂和作为无机填料的二氧化硅的混合材料形成的厚100μm的未硬化状态的绝缘薄片。
接着，在此绝缘薄片的表面上转印铜箔后，通过抗蚀剂涂敷、曝光、显影、蚀刻、抗蚀剂去除各工序，形成内部导体9、9a、9b、9c。
接着，利用碳酸气体激光在成为绝缘体层11的绝缘薄片上形成多个贯通导体用的孔。再有，图5所示的贯通导体8、8a、8d～8i用的孔仅在成为第二多层电路块15及第三多层电路块16的绝缘薄片上形成。
此外，在制作第一多层电路块14时，还形成用于容纳电容器5的四边形形状的贯通孔13。
接着，在绝缘薄片中的贯通导体8、8a、8d～8i用的孔等中填充含Cu粉末的导电膏，形成贯通导体8、8a、8d～8i等。再有，在本实施例的电子装置20中，由于通过电容器5的端子电极4、4a电连接第二多层电路块15的上面的第二连接焊盘19、19a和第三多层电路块16的下面的连接焊盘7、7a，所以不形成供给电源用的贯通导体8b、8c。
接着，层叠多个这样制作成的绝缘薄片，分别制作第一多层电路块14、第二多层电路块15及第三多层电路块16。此时，以200℃及压力300kPa对层叠多个绝缘薄片而形成的层叠物进行加热·加压，使多个绝缘薄片相互层叠压合。再有，设第一多层电路块14层叠了6片绝缘薄片，第二多层电路块15层叠了3片绝缘薄片，第三多层电路块16层叠了3片绝缘薄片。
接着，在这样制作成的第三多层电路块16的下面形成连接焊盘7、7a。此外，将连接焊盘7、7a与第三多层电路块16的贯通导体8、8a电连接。再有，形成第三多层电路块16的贯通导体8、8a，以使其俯视时位于层叠体2的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正上方。
接着，按照端子电极4、4a的上侧电连接在此连接焊盘7、7a上的方式，通过焊料在第三多层电路块16上安装电容器5。
接着，在第三多层电路块16的下侧配置第一多层电路块14，以便将此电容器5容纳在四边形形状的贯通孔13内。
接着，在第二多层电路块15的上面形成第二连接焊盘19、19a。此外，将第二连接焊盘19、19a与第二多层电路块15的贯通导体8h、8i电连接。再有，形成第二多层电路块15的贯通导体8h、8i，以使其俯视时位于层叠体2的侧面中的内部电极3、3a的露出端部的最远离端面的部位的正下方。
接着，在第一多层电路块14的下侧配置第二多层电路块15，以便在电容器5的端子电极4、4a的下侧电连接此第二连接焊盘19、19a，将电容器5完全容纳在贯通孔13内部。
此后，通过对第一多层电路块14、第二多层电路块15及第三多层电路块16进行加热·加压，使它们分别连接，得到实施例3的电子装置20。
再有，四边形形状的贯通孔13的尺寸，在以图4中的上下方向(绝缘体层11的层叠方向)为高，以俯视时的电容器5的长边的方向为横，以电容器5的短边的方向为纵的情况下，设高为0.55mm，横为1.05mm，纵为0.55mm。
此外，设连接焊盘7、7a的尺寸，横向为0.4mm，纵向为0.6mm。此外，设第二连接焊盘19、19a的尺寸，横向为0.4mm，纵向为0.6mm。
再有，第二多层电路块15及第三多层电路块16的贯通导体8、8a、8h、8i的直径为80μm，相对于连接焊盘7、7a的位置与实施例1相同。
根据以上这样制作出的实施例3的电子装置20，如实施例1所述那样可知，从贯通导体8、8a、8h、8i到流入电容器5的内部电极3、3a的路径长变短，能减小电子装置20的ESL。
此外，实施例3的电子装置20与实施例2的电子装置10比较可知，由于不需要形成图4所示的供给电源用的贯通导体8b、8c，所以实施例3的电子装置20与实施例2的电子装置10相比能够小型化。
因此，由于通过电容器5的端子电极4、4a电连接第二多层电路块15的上面的第二连接焊盘19、19a和第三多层电路块16的下面的连接焊盘7、7a，所以不需要形成用于从第二多层电路块15向第三多层电路块16提供电源的供给电源用的贯通导体8b、8c，就能实现电子装置20的小型化及低成本化。
本发明能以不脱离其精神或主要特征的其它各种各样的形式来实施。因此，上述实施方式只不过是在各方面进行简单例示，本发明的范围展示于权利要求的范围中，不对说明书正文进行任何的约束。并且，属于权利要求的范围的变形和变更全都属于本发明的范围之内。

Claims (3)

1.一种电子装置，包括电容器和安装基板，
上述电容器包括：层叠多个四边形形状的电介质层而成的层叠体；形成在该层叠体的上述电介质层间的内部电极；和形成在上述层叠体的两端部且与上述内部电极连接的端子电极；上述内部电极从上述层叠体的端面到侧面的中途中露出其端部，
上述安装基板在第一主面具有连接焊盘，并且在内部具有连接到上述连接焊盘的贯通导体；在上述连接焊盘上连接上述电容器的上述端子电极从而进行安装，俯视时，上述贯通导体位于上述电容器的上述层叠体的上述侧面中的上述内部电极的露出端部的最远离上述端面的部位的正下方。
2.一种电子装置，包括多层电路基板和电容器，
上述多层电路基板包括：层叠多个绝缘体层而成的绝缘基体；形成在多个上述绝缘体层的层间的内部导体；以及按照使形成在多个上述绝缘体层的不同层间的上述内部导体彼此电连接的方式，贯通上述绝缘体层而形成的贯通导体；上述多层电路基板由形成有四边形形状的贯通孔的第一多层电路块、在该第一多层电路块的第一主面上配置的第二多层电路块、以及在上述第一多层电路块的第二主面上配置的第三多层电路块构成；其中，第三多层电路块在其第一主面具有连接焊盘，并且在内部具有连接到上述连接焊盘的贯通导体，
上述电容器被容纳在该多层电路基板的上述贯通孔内，包括：层叠多个四边形形状的电介质层而成的层叠体；在该层叠体的上述电介质层间按照从上述层叠体的端面到侧面的中途中露出端部的方式形成的内部电极；以及形成在上述层叠体的两端部并连接到上述内部电极的端子电极；上述端子电极一直延伸到上述层叠体的第一主面，并与上述连接焊盘连接，
在上述第三多层电路块中，俯视时，上述贯通导体位于上述电容器的上述层叠体的上述侧面中的上述内部电极的露出端部的最远离上述端面的部位的正上方。
3.根据权利要求2所述的电子装置，其特征在于，
在上述第二多层电路块的第一主面上形成第二连接焊盘；上述电容器的上述端子电极一直延伸到上述层叠体的第二主面，并与上述第二连接焊盘连接；在上述第二多层电路块中，与上述第二连接焊盘电连接的上述贯通导体，俯视时位于上述层叠体的上述侧面中的上述内部电极的露出端部的最远离上述端面的部位的正下方。
CN2010102431526A 2009-07-29 2010-07-28 电容器的基板安装构造体 Expired - Fee Related CN101989495B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009176066 2009-07-29
JP2009-176066 2009-07-29
JP2009-247278 2009-10-28
JP2009247278A JP5404312B2 (ja) 2009-07-29 2009-10-28 電子装置

Publications (2)

Publication Number Publication Date
CN101989495A true CN101989495A (zh) 2011-03-23
CN101989495B CN101989495B (zh) 2012-07-04

Family

ID=43525936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102431526A Expired - Fee Related CN101989495B (zh) 2009-07-29 2010-07-28 电容器的基板安装构造体

Country Status (3)

Country Link
US (1) US8232479B2 (zh)
JP (1) JP5404312B2 (zh)
CN (1) CN101989495B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290238A (zh) * 2010-04-30 2011-12-21 株式会社村田制作所 电子部件
CN104205268A (zh) * 2012-02-08 2014-12-10 苹果公司 三维无源多器件结构
CN104347267A (zh) * 2013-07-23 2015-02-11 株式会社村田制作所 电子部件的制造方法以及基板型端子的制造方法
CN104637681A (zh) * 2013-11-06 2015-05-20 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
CN110189915A (zh) * 2018-02-22 2019-08-30 三星电机株式会社 电子组件
CN112333914A (zh) * 2015-11-30 2021-02-05 瑞萨电子株式会社 电子器件
CN112424931A (zh) * 2018-07-20 2021-02-26 株式会社村田制作所 模块

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3118853B1 (en) * 2011-06-27 2018-06-06 Thin Film Electronics ASA Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
US9287049B2 (en) * 2013-02-01 2016-03-15 Apple Inc. Low acoustic noise capacitors
US8933343B2 (en) * 2013-03-04 2015-01-13 Inpaq Technology Co., Ltd. Electronic structure and electronic package component for increasing the bonding strength between inside and outside electrodes
JP2014216643A (ja) * 2013-04-22 2014-11-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
WO2015060387A1 (ja) * 2013-10-23 2015-04-30 京セラ株式会社 配線基板および電子装置
JP6481446B2 (ja) * 2014-06-13 2019-03-13 株式会社村田製作所 積層コンデンサの実装構造体
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
JP6720660B2 (ja) 2016-04-12 2020-07-08 株式会社村田製作所 積層セラミックコンデンサ
JP2017191869A (ja) 2016-04-14 2017-10-19 株式会社村田製作所 積層セラミックコンデンサの実装構造
EP3701555A4 (en) 2017-10-23 2022-01-19 AVX Corporation MULTILAYERY ELECTRONIC DEVICE WITH ENHANCED CONNECTIVITY AND METHOD OF MANUFACTURE THEREOF
KR102436222B1 (ko) * 2017-11-10 2022-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
JP6981438B2 (ja) * 2019-02-20 2021-12-15 株式会社村田製作所 積層セラミックコンデンサ
KR20190116123A (ko) * 2019-07-04 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116124A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20220056296A (ko) 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140351A (ja) * 2002-09-27 2004-05-13 Kyocera Corp コンデンサ、配線基板、デカップリング回路及び高周波回路
JP2004172602A (ja) * 2002-10-30 2004-06-17 Kyocera Corp コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器
CN1937123A (zh) * 2005-09-21 2007-03-28 Tdk株式会社 层叠电容器及其制造方法
JP2008192808A (ja) * 2007-02-05 2008-08-21 Murata Mfg Co Ltd 積層型電子部品の実装構造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06173081A (ja) * 1992-12-03 1994-06-21 Murata Mfg Co Ltd 電子部品
JPH10241991A (ja) * 1997-02-24 1998-09-11 Taiyo Yuden Co Ltd 積層コンデンサとそのトリミング方法
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
JP4433909B2 (ja) * 2004-07-07 2010-03-17 Ｔｄｋ株式会社 表面実装型電子部品
JP2006100708A (ja) * 2004-09-30 2006-04-13 Taiyo Yuden Co Ltd ３端子型積層コンデンサ実装回路基板および３端子型積層コンデンサ
JP2006121005A (ja) * 2004-10-25 2006-05-11 Denso Corp プリント基板及びその製造方法
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4924163B2 (ja) * 2007-04-06 2012-04-25 パナソニック株式会社 電子部品とその製造方法
JP4539713B2 (ja) * 2007-12-11 2010-09-08 Ｔｄｋ株式会社 積層コンデンサアレイ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140351A (ja) * 2002-09-27 2004-05-13 Kyocera Corp コンデンサ、配線基板、デカップリング回路及び高周波回路
JP2004172602A (ja) * 2002-10-30 2004-06-17 Kyocera Corp コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路
CN1925720A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、电容器
CN1937123A (zh) * 2005-09-21 2007-03-28 Tdk株式会社 层叠电容器及其制造方法
JP2008192808A (ja) * 2007-02-05 2008-08-21 Murata Mfg Co Ltd 積層型電子部品の実装構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290238A (zh) * 2010-04-30 2011-12-21 株式会社村田制作所 电子部件
CN104205268A (zh) * 2012-02-08 2014-12-10 苹果公司 三维无源多器件结构
CN104205268B (zh) * 2012-02-08 2018-02-23 苹果公司 三维无源多器件结构
CN104347267A (zh) * 2013-07-23 2015-02-11 株式会社村田制作所 电子部件的制造方法以及基板型端子的制造方法
US9839135B2 (en) 2013-07-23 2017-12-05 Murata Manufacturing Co., Ltd. Method of producing electronic components and method of producing substrate-type terminals
CN104637681A (zh) * 2013-11-06 2015-05-20 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
CN104637681B (zh) * 2013-11-06 2018-02-02 三星电机株式会社 多层陶瓷电子组件和具有该多层陶瓷电子组件的板
CN112333914A (zh) * 2015-11-30 2021-02-05 瑞萨电子株式会社 电子器件
CN112333914B (zh) * 2015-11-30 2023-08-08 瑞萨电子株式会社 电子器件
CN110189915A (zh) * 2018-02-22 2019-08-30 三星电机株式会社 电子组件
CN112424931A (zh) * 2018-07-20 2021-02-26 株式会社村田制作所 模块

Also Published As

Publication number Publication date
US8232479B2 (en) 2012-07-31
JP2011049515A (ja) 2011-03-10
CN101989495B (zh) 2012-07-04
JP5404312B2 (ja) 2014-01-29
US20110024175A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
CN101989495B (zh) 电容器的基板安装构造体
JP4953988B2 (ja) 積層コンデンサおよびコンデンサ実装基板
KR101548859B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
CN104412381B (zh) 电子元件搭载用基板、电子装置以及摄像模块
KR102004776B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
US9779867B2 (en) Electronic component and board having the same
CN103460822B (zh) 芯片元器件内置树脂多层基板及其制造方法
KR102003604B1 (ko) 코일 부품
JP2014179578A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
CN101188221A (zh) 布线基板和采用该布线基板的半导体器件
CN107768067B (zh) 共模滤波器及其制造方法
JP6224484B2 (ja) 方向性結合器および高周波モジュール
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
KR20200053408A (ko) 인터포저
KR101477426B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2001035990A (ja) 半導体装置
KR20020091785A (ko) 전자부품 및 이것을 사용한 이동체 통신장치
CN100481288C (zh) 电容装置
JP4814750B2 (ja) 多層配線基板及び電子装置、並びにこれらの製造方法
JP4423181B2 (ja) 複数個取り配線基板
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置
JP2005203485A (ja) 電子部品収納容器
JP2015177330A (ja) 方向性結合器および高周波モジュール
JP2003282763A (ja) 回路基板
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20130728