CN101965626A - 无需光刻胶或干蚀刻而形成图案化硬掩膜(rfp)的工艺顺序 - Google Patents

无需光刻胶或干蚀刻而形成图案化硬掩膜(rfp)的工艺顺序 Download PDF

Info

Publication number
CN101965626A
CN101965626A CN2009801081713A CN200980108171A CN101965626A CN 101965626 A CN101965626 A CN 101965626A CN 2009801081713 A CN2009801081713 A CN 2009801081713A CN 200980108171 A CN200980108171 A CN 200980108171A CN 101965626 A CN101965626 A CN 101965626A
Authority
CN
China
Prior art keywords
hard mask
annealing
deposition
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801081713A
Other languages
English (en)
Inventor
斯里尼瓦斯·D·内曼尼
尚卡·文卡塔拉曼
艾莉·Y·伊恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101965626A publication Critical patent/CN101965626A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0757—Macromolecular compounds containing Si-O, Si-C or Si-N bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

依据本发明一实施方式而揭示以紫外光来图案化硬掩膜的方法与系统。本发明实施方式可减轻为了产生硬掩模图案而进行沉积与蚀刻光刻胶时的各种工艺问题。先在沉积腔室内的基板上沉积诸如氧化硅的硬掩模层。在某些情况下，可于沉积后对此硬掩模层实施烘烤或退火。之后，将部分硬掩模层暴露在紫外光下。该紫外光可产生此硬掩模材料的曝光与未曝光部分的图案。曝光后，可实施蚀刻工艺(如，湿蚀刻)来移除此硬掩模上的未曝光部分。蚀刻后，可对此硬掩模实施退火、烘烤或等离子体处理。

Description

无需光刻胶或干蚀刻而形成图案化硬掩膜(RFP)的工艺顺序
技术领域
本公开大体上涉及光刻术，且不限于涉及其中的无光刻胶图案化(resist free patterning，RFP)的光刻术。
背景技术
一般来说，光刻术是在微加工中所用的一种工艺以选择性地除去部分薄膜。典型情况是利用光将光掩模或刻线上的几何图形转移到基板上的光敏性化学光刻胶上。然后利用一系列的化学处理将曝光图案刻进光刻胶下的材料中。在复杂的集成电路中(例如，现代CMOS)，晶片甚至能经历高达50次的光刻术循环。
传统的光刻术工艺可包含以下步骤：预备、施加光刻胶、曝光、显影、蚀刻及移除。利用将晶片加热至足以驱散任何残存在晶片表面上的水气的温度，来预备好该晶片。曾经储存过的晶片表面必须先经过化学清洁，移除表面上的任何污染物。施加液态或气态的促粘剂(如，六甲基二硅氮烷(hexamethyl disilazane，HMDS))，以帮助光刻胶粘附到晶片上。
接着以各种沉积技术，例如，旋涂、化学气相沉积、原子层沉积、物理气相沉积及其变化等，来将光刻胶覆盖在晶片表面。接着，对该覆有光刻胶的晶片进行软烘烤或预烘烤，以驱散过量的溶剂。预烘烤之后，将光刻胶暴露在一强光的图案下。曝光后，正型光刻胶在在化性上会变得较不活泼，而负型光刻胶则会变得较活泼。此种化学变化使得某些光刻胶可被显影溶液移除。在显影前，通常会执行一次曝光后烘烤，以减少因入射光的相消干涉和相长干涉图案所产生的驻波效应。
接着，对晶片实施硬烘烤。在某些情况下，此硬烘烤是在120℃到180℃下实施约20至30分钟。此硬烘烤可使剩下的光刻胶硬化，以制得一在将来的离子注入、湿法化学蚀刻或等离子体蚀刻中更有耐性的保护层。在硬烘烤之后，使用例如液体(“湿法”)或等离子体化学试剂来蚀刻晶片，该化学试剂能够移除基板上未受光刻胶保护的最上层区域。
蚀刻后，可从基板上移除光刻胶。可使用液态光刻胶剥除剂以用化学方法改变光刻胶，使其不再粘附在基板上。或者，利用灰化(以含氧等离子体将光刻胶氧化)来移除光刻胶。尚有其它技术和/或改良方式可用在光刻术系统中。
这些传统的光刻术工艺都相当耗时且繁复，本发明实施方式则是致力于降低光刻术系统的处理繁复度与时间需求。
发明内容
依据本发明一实施方式揭示一种使用紫外光来图案化硬掩膜的方法与系统。本发明实施方式可减轻为了制造硬掩模图案而沉积及蚀刻光刻胶时所会产生的问题。首先，在沉积腔室中，将硬掩模层(如，二氧化硅)沉积在一基板上。在某些情况下，沉积后，对此硬掩模层实施烘烤及退火硬化。之后，以紫外光(如，小于348nm的光)将部分硬掩模层曝光。紫外光会使硬掩模材料上曝光的部分以及未曝光的部分产生图案。曝光后，可执行蚀刻处理(如，包括HF、NH4OH、SCl、RCA的湿蚀刻)，将硬掩模上未曝光部分移除。蚀刻后，对硬掩模施以退火、烘烤或等离子体处理。
退火处理包括蒸气退火、热退火、电感耦合等离子体退火、电容耦合等离子体退火、紫外光退火、电子束退火(e-束退火)、酸气相催化退火、碱气相催化退火、及微波退火。退火可于惰性气体环境下实施，例如在包括N2、Ar、O2、H2O、NH3、N2/H2和N2O的气体环境下实施。此外，等离子体处理可包括电容耦合等离子体及电感耦合等离子体处理。等离子体处理可在N2、Ar、O2、H2O、NH3、N2/H2和N2O存在下实施。
基板可包括硅基板、III-V族复合基板(III-V compound substrate)、硅/锗基板、磊晶基板(epi-substrate)、绝缘层上覆硅基板、显示器基板、液晶显式器基板、等离子体显示器基板、电致发光灯基板、发光二极管基板。此外，可使用诸如例如，旋涂、化学气相沉积、原子层沉积及物理气相沉积之类的工艺而在沉积腔室内进行一个或多个工艺和/或步骤。
通过以下提供的详细说明，将可更了解本公开内容的其它应用。需知本公开说明书中的实施细节与特定实施方式，仅是为了阐述本发明，本发明范畴并不限于这些实施例中。
附图说明
图1示出典型的硬掩模图案化工艺的各种步骤的结果；
图2是依据本发明一实施方式的硬掩模图案化工艺的各步骤的结果；
图3是依据本发明一实施方式的用来图案化硬掩模的方法的流程图；
图4为依据本发明一实施方式的方法流程图，所述方法包括在一示例性方法中在一基板上形成氧化物层的各个步骤；
图5A是一例示的薄膜沉积系统的垂直截面示图；
图5B是一薄膜沉积系统的例示的系统监视器/控制器组件的简图。
在附图中，使用相同元件符号来表示类似的组件和/或特征。此外，相同类型的各式组件可由虚线和用以区别类似组件的第二标号的元件符号来区分。如果说明书中仅使用第一标号，则该第一标号的说明适用于所有具相同第一标号的类似组件(无论其第二标号为何)。
具体实施方式
以下说明只提供较佳例示性实施方式，并不意欲限定本公开的范畴、应用或构造。更确切地说，下随的说明是使此领域中普通技术人员能依照说明来实施本揭示中较佳例示性实施方式。但需知，在不悖离所附权利要求书的精神和范围下，可对各组件的功能和排列进行各种变化。
本发明实施方式包括在不需要光刻胶的沉积与蚀刻的情况下，提供图案化硬掩模层的工艺、方法及装置。本发明实施方式中会沉积一硬掩模层(如，包含有氧化硅的硬掩模层)到基板上。在某些实施方式中，这些硬掩模在曝光前会需要先经过退火或烘烤处理。然后可将部分硬掩模层暴露在紫外光下，以便在硬掩模层上产生曝光图案。曝光后，施用湿蚀刻以移除硬掩模层上未曝光部分，并留下已曝光部分。该湿蚀刻可包括，例如，HF。湿蚀刻之后，在某些实施方式中，对这些硬掩模层施以等离子体处理或退火处理，以进一步改善这些硬掩模层的性质，以供将来使用。此种实施方式的各种改良或变化，也包含在本发明范畴内。
这种硬掩模的图案化可应用在制造半导体、微电子机械系统、太阳能电池以及其它元件上。
图1示出一典型的硬掩模蚀刻工艺的各个步骤的结果。在步骤100中提供基板110。在基板110上沉积硬掩模层115，结果示于步骤101中，接着在硬掩模层115上沉积光刻胶120，结果示于步骤102中。现在请参考103，以UV光130将在一特定图案内的光刻胶120曝光。此UV光130可来自一步进仪或其它光刻系统。接着可使用PR显影步骤将已用UV光130曝光的光刻胶120部分移除，结果示于步骤104中。接着，对硬掩模进行干蚀刻或湿蚀刻，结果示于步骤105中。光刻胶蚀刻后，以灰化工艺将光刻胶移除，结果示于步骤106中，接着进行湿蚀刻步骤107。如附图及文字说明所显示，典型的硬掩模蚀刻是工艺繁复。最显著的是，该工艺必须用到需进行沉积与蚀刻步骤的光刻胶。虽然上述蚀刻硬掩模的工艺尚有多种变化，但一般硬掩模蚀刻工艺必定会包含消耗在光刻胶的沉积与蚀刻步骤的时间。
另一方面，本发明的实施方式包括一不需使用到光刻胶的沉积与蚀刻步骤的硬掩模蚀刻工艺。图2示出依据本发明一实施方式不需使用光刻胶的硬掩模蚀刻工艺的结果。与图1步骤100中类似，于步骤201中提供基板110。此基板110可以是一硅基板、III-V族复合基板、硅/锗基板、磊晶基板、绝缘层上覆硅基板、显示器基板(如，液晶显式器(LCD)基板、等离子体显示器基板、电致发光(EL)灯显示器基板、或发光二极管(LED)基板)。在某些实施方式中，基板110可包括至少一结构，例如，沟槽结构、阱、接合面、二极管、晶体管、金属氧化物半导体场效晶体管(MOSFET)、层间介电性(IDL)结构、金属间介电性(IMD)结构、电路、其它半导体结构或它们的各种组合。基板110可以是半导体晶片(如，200mm、300mm、400mm等的硅晶片)。在某些实施方式中，基板110可具有至少一沟槽。在某些实施方式中，基板110可以是半导体晶片(如，200mm、300mm、400mm等的硅晶片)，且可包括在先前工艺中形成的结构、元件组件等。举例来说，基板可包括具有较高的高宽比的沟槽，例如，高宽比在5∶1或以上，6∶1或以上，7∶1或以上，8∶1或以上，9∶1或以上，10∶1或以上，11∶1或以上，12∶1或以上等等。
步骤202中示出沉积在基板110表面上的硬掩模层115。此硬掩模层115可以是氧化硅层。可使用以下任何一种沉积技术来沉积此硬掩模层115，所述沉积技术包括：旋涂、化学气相沉积、原子层沉积、和/或物理气相沉积。
依据本发明一实施方式，此硬掩模层可包括氧化硅。举例来说，此硬掩模沉积化学可包括可调的SiOC(其包括在烘烤条件下可调的碳)、SiO(其包括烘烤条件和/或前驱物化学)、和/或SiON(具有包括NH3为氮源的前驱物化学)。可使用各种其它沉积技术来沉积此硬掩模层。本公开中随后描述了一些示例性技术。
沉积后，可使此硬掩模层115接受一次可选的退火处理。可使用退火工艺通过提高E来强化膜层。退火也可改善此硬掩膜的光学性质，例如改变此硬掩膜的n及k值。所述退火可包括单一步骤或多步骤退火。此退火也可以是湿式或干式退火。
依据本发明一种实施方式，可使用单一步骤的退火处理。依据一种实施方式，退火可在介于30℃至750℃之间的温度及包含有N2、Ar和/或其它惰性气体的环境下实施。此外，烘烤条件可包括O2、H2O、NH3和/或N2O。在本发明的另一实施方式中，可通过在一大体上干燥(即，干燥的氮气、氦气、氩气等)的环境下，将沉积膜层加热到约300℃至约1000℃(如，约600℃至约900℃)的温度下来进行退火。退火处理可移除沉积层中的水气并将Si-OH基转变成氧化硅。经过退火处理的氧化硅层可具有改善的膜层性质(如，WERR值在约6至约3，或更小的范围)，和改善的诸如介电性质的各种性质(如，k值接近或等于纯二氧化硅)。在某些实施方式中，退火步骤可在氮气下于约900℃的温度下实施约1小时。
在某些实施方式中，多步骤退火可包括两步骤的退火，其中，所述硬掩模层115首先经历一湿式退火阶段，例如在蒸气下加热该膜层至约650℃的温度。接着，再经历一干式退火阶段，其中在几近无水气的环境下(如，干燥的氮气下)，加热该膜层至一更高的温度(如，约900℃)。
除了干式及湿式热退火外，也可使用其它的退火技术(单独使用或者结合使用)来使硬掩模层115退火。这些技术包括蒸气退火、热退火、电感式耦接等离子体(inductively coupled plasma，ICP)退火、紫外光退火、电子束退火、酸气相催化剂退火、碱气相催化剂退火、及/或微波退火等等。
然后，如步骤203所示，可将硬掩模层115暴露在紫外光130下。图中示出一种图案的UV光130入射至硬掩模层115表面。此UV光130，举例来说，可包括波长约的光线。UV光130的曝光步骤可于一步进仪(stepper)或其它光刻装置中进行。步进仪可让UV光130通过一刻线(reticle)或光掩模，使得可在硬掩模层115上产生UV光130的图案。可使用各种影像图案化技术、装置和/或工艺，以用UV光130在硬掩模上生成出图案。
待硬掩模层115被暴露在UV光图案之后，可施以湿蚀刻来移除硬掩膜上未被曝光的部分，结果示于步骤204中。湿蚀刻包括使用含HF的蚀刻剂。蚀刻剂中还可包括其它的成分，例如，HF、NH4OH、SCl和/或RCA。湿蚀刻中可包括能改善硬掩模上曝光部分与未曝光部分间的蚀刻选择性的成分和/或浓度。
湿蚀刻后，可实施等离子体处理和/或退火来调整硬掩模的性质，以供将来应用。退火可以是湿式退火、干式退火、蒸气退火、紫外光退火、电子束退火、酸气相催化剂退火、碱气相催化剂退火、及微波退火，单步骤和/或多步骤退火。退火可在诸如Ar、Ne、N2等之类的惰性气体的环境下，或是诸如O2、H2O、NH3、N2/H2和N2O之类的反应性环境下实施。等离子体处理可包括在O2、N2、Ar、H2O、N2O和/或惰性气体的环境下实施的电容耦合等离子体处理和/或电感耦合等离子体处理。
图3的流程图示出依据本发明一实施方式的UV硬掩模图案化工艺的各个步骤。在区块305中，将硬掩膜沉积在一基板上。此硬掩膜可包括，例如，氧化硅。此沉积方式可包括，例如，旋涂、化学气相沉积、原子层沉积、和物理气相沉积。沉积后，在某些情况下，可如区块310所示，对此硬掩模进行烘烤或退火。可采用任一种退火技术。然后，在区块315中，将硬掩模暴露在UV光图案中。曝光时间长短可视硬掩模化学性质、退火期间(如果有的话)、气体环境和/或硬掩模需求。待UV曝光后，在区块320中，可将硬掩模蚀刻，例如，使用湿蚀刻。蚀刻后，在区块325中，可实施一可选的等离子体处理和/或退火，来调整硬掩模的性质。
图4的流程图示出在基板上形成氧化物层的例示方法400的各个步骤。方法400包括步骤402，在沉积腔室中提供基板110。此基板110可以是一硅基板、III-V族复合基板、硅/锗基板、磊晶基板、绝缘层上覆硅基板、显示器基板(如，液晶显式器(LCD)基板、等离子体显示器基板、电致发光(EL)灯显示器基板、或发光二极管(LED)基板)。在某些实施方式中，基板110可包括至少一结构，例如，沟槽结构、阱、接合面、二极管、晶体管、金属氧化物半导体场效晶体管(MOSFET)、层间介电性(IDL)结构、金属间介电性(IMD)结构、电路、其它半导体结构或它们的各种组合。基板110可以是半导体晶片(如，200mm、300mm、400mm等的硅晶片)。在某些实施方式中，基板110可以具有至少一沟槽，例如，如图2中200所示沟槽形成于其中。在某些实施方式中，基板110可以是半导体晶片(如，200mm、300mm、400mm等的硅晶片)，且可包括在先前步骤中形成的结构、元件组件等。举例来说，基板可包括具有较高的高宽比的沟槽，例如，高宽比在5∶1或以上，6∶1或以上，7∶1或以上，8∶1或以上，9∶1或以上，10∶1或以上，11∶1或以上，12∶1或以上等等。
在某些实施方式中，方法400可包括在步骤404中，于沉积腔室外的位置处远程产生原子氧前驱物。此原子氧前驱物可通过使含氧前驱物解离而形成，这些前驱物如，氧分子(O2)、臭氧(O3)和氮-氧化合物(如，NO、NO2、N2O等)、氢-氧化合物(如，H2O、H2O2等)、碳-氧化合物(如，CO、CO2等)、以及其它含氧前驱物及这些前驱物的组合。
在某些实施方式中，此原子氧前驱物可通过使含臭氧的前驱物解离而形成。这些含臭氧的前驱物可以是由氧气与臭氧所组成的混合物。举例来说，可将氧气提供至臭氧产生器中。在臭氧产生器中，至少一部分的氧气可被臭氧化而形成臭氧。在某些实施方式中，氧气的流速在约3slm(标准公升/分钟)至约20slm间。待臭氧化后，氧气中的臭氧重量％在约6％至约20％间。
在某些实施方式中，将含氧前驱物解离产生原子氧的步骤可通过热解离、UV光解离、和/或等离子体解离等方式来完成。等离子体解离涉及在远程等离子体产生腔室内撞击氦、氩等气体来产生等离子体，然后将氧前驱物引到等离子体中，来产生原子氧前驱物。
在步骤406中，将原子氧前驱物引到沉积腔室内，使其首次与硅前驱物(其是于步骤408中被引入至沉积腔室内)混合。在步骤410中，此原子氧前驱物可与硅前驱物(及反应腔室中可能存在的其它沉积前驱物)在约-10℃至约200℃的温度与约10torr至约760torr的总腔室压力下反应，形成氧化硅硬掩模层115(如图2所示)。该氧化硅膜110可降低沟槽与沟槽间的深宽比值。
硅前驱物具有C∶Si原子比约为8或更小(如，C∶Si原子比为7、6、5、4、3、2、1或更小)。这代表在硅前驱物分子中对每一个硅原子来说，碳原子可少于8个。
在某些实施方式中，此硅前驱物可以是硅氧烷化合物，例如，三乙氧基硅氧烷(TRIES)、四甲氧基硅氧烷(TMOS)、三甲氧基硅氧烷(TRIMOS)、六甲氧基二硅氧烷(HMODS)、八甲氧基三硅氧烷(OMOTS)、和/或八甲氧基十二硅氧烷(OMODDS)等其它硅氧烷化合物：
在其它实施方式中，硅前驱物还可以是包括一或多个氮基的硅氮氧烷化合物(silazoxane)。这些硅氮氧烷化合物可包括六甲氧基二硅氮氧烷(hexamethoxy disilazoxane，HMDS-H)、甲基六甲氧基二硅氮氧烷(methyl hexamethoxy disilazoxane，HMDS-CH3)、氯代六甲氧基二硅氮氧烷(chlorohexamethoxydisilazoxane，HMDS-Cl)、六乙氧基二硅氮氧烷(hexaethoxydisilazoxane，HEDS-H)、九甲氧基三硅氮氧烷(nonamethoxytrisilazoxane，NMTS)、和八甲氧基环硅氮氧烷(octamethoxycyclicsilazoxane，OMCS)等其它硅氧烷化合物：
Figure BPA00001216316000091
在另外其它实施方式中，硅前驱物可以是一种包括有一或多个卤素基(如，氟、氯、溴或碘基)的卤代硅氧烷化合物。举例来说，此卤代硅氧烷化合物可以是氯代硅氧烷化合物，例如，四氯硅烷(tetraclorosilane，TECS)、二氯二乙氧基硅氧烷(dichlorodiethoxysiloxane，DCDES)、氯代三乙氧基硅氧烷(chlorotriethoxysiloxane，CTES)、六氯二硅氧烷(hexachlorodisiloxane，HCDS)，和/或八氯三硅氧烷(octachlorotrisiloxane，OCDS)等其它氯代硅氧烷化合物：
Figure BPA00001216316000101
硅前驱物中氧∶硅比值约在0、0.5、1、2、3、4、5、6等或更高。举例来说，TMOS中的氧∶硅比值约为4。其它硅前驱物，例如，TRIES及TRIMOS的氧∶硅比值约为3。其它例如HCDS的氧∶硅比值为0.5，和TECS的氧∶硅比值为0。
如在HMODS、OMOTS、OMODDS、HCDS和OCTS等其它有机硅化合物中所见，这些硅前驱物中可包括Si-O-Si键。在硅前驱物中的这种键可有助于形成具有较少的来自碳及羟基的污染的SiOx薄膜。
在某些实施方式中，此硅前驱物可包括氨基硅烷，例如三甲硅烷基氨(trisilylamine，TSA)、六甲基二硅氮烷(hexamethyldisilazane，HMDS)、杂氮硅三环(silatrane)、四(二甲基氨)硅烷(tetrakis(dimethylamino)silane)、二(二乙基氨)硅烷(bis(diethylamino)silane)、二-叔丁基氨硅烷(bis-tert-butylaminosilane)、二(二甲基氨)硅烷(bis(dimethylamino)silane，BDMAS)、三(二甲基氨)氯硅烷(tris(dimethylamino)chlorosilane)、和甲基杂氮硅三环(methylsilatrane)等其它化合物：
Figure BPA00001216316000111
在其它实施方式中，此硅前驱物可包括二硅烷类，包括烷氧基二硅烷、烷氧基-烷基基二硅烷、和烷氧基-乙酰氧基二硅烷。此烷氧二硅烷可包括：
Figure BPA00001216316000112
其中R1-6可分别为C1-3烷氧基。例如，烷氧基二硅烷可包括六甲氧基二硅烷和六乙氧基二硅烷等其它烷氧基二硅烷类。
烷氧基二硅烷类可包括具有烷氧基团键结到硅原子上的环状二硅烷化合物。举例来说，烷氧基环状硅烷可包括八乙氧基环丁硅烷、十甲氧基环戊硅烷和十二甲氧基环己硅烷等。某些烷氧基二硅烷类的例子绘示如下：
Figure BPA00001216316000121
烷氧基二硅烷类可包括：
Figure BPA00001216316000122
其中R7-12可分别为C1-3烷基或C1-3烷氧基，且其中R7-12中的至少一个为烷基且R7-12中的至少一个是烷氧基。烷氧基烷基二硅烷也可包括具有烷基与烷氧基的环状二硅烷，例如，丁硅烷、戊硅烷、己硅烷、庚硅烷、辛硅烷等，其具有至少一个烷基与烷氧基键结于其上。实例包括：八甲基-1，4-二氧-2，3，5，6-四硅环己烷；1，4-二氧-2，3，5，6-四硅环己烷和1，2，3，4，5，6-六甲氧基-1，2，3，4，5，6-六甲基环己硅烷等其它烷氧基-烷基环状硅烷类。某些烷氧基-烷基二硅烷化合物的实例如下：
Figure BPA00001216316000131
烷氧基-乙酰氧基二硅烷可包括：
Figure BPA00001216316000132
其中R13-17可分别为C1-3烷基、C1-3烷氧基或乙酰氧基，且其中R13-17中的至少一个为烷氧基且R13-17中的至少一个为乙酰氧基。
在另外实施方式中，硅前驱物可包括有机环状硅烷，例如，环丁硅烷、环戊硅烷、环己硅烷、环庚硅烷、环辛硅烷等。
在某些实施方式中，可在将硅前驱物引入到沉积腔室之前或者期间，将此硅前驱物与载气混合。载气可以是基本上不会干扰在基板110上形成氧化物膜层115的非活性气体。载气的实例包括氦、氖、氩及氢等其它气体。
在方法400的实施方式中，在被引入到沉积腔室之前，不可将原子氧前驱物与硅前驱物先混合。这些前驱物是通过围绕反应腔室分布的、空间分隔的、各自的前驱物入口进入到腔室内。举例来说，原子氧前驱物可由腔室顶部的一入口(或多个入口)进入，并直接地定位在基板上方。此入口可引导氧前驱物在与基板沉积表面大体上垂直的方向流动。同时，硅前驱物可由围绕腔室侧面的一个或多个入口进入腔室，这些入口可引导硅前驱物在与基板沉积表面接近平行的方向上流动。
在某些实施方式中，可令原子氧前驱物与硅前驱物通过多端口喷头上的各自的端口。举例来说，位于基板上方的喷头可包括一模式的多个开口，以供前驱物可进入沉积腔室内。可提供一第一子集的开口来流入原子氧前驱物，而提供一第二子集的开口来流入硅前驱物。通过不同组开口的前驱物间为彼此流体隔绝的状态，直到离开进入沉积腔室为止。有关前驱物处理设备的类型与设计的其它细节被揭示在2006年5月30日提交的、且本案为共同受让人的美国临时申请案第60/803,499号，标题为“Process Chamber For Dielectric Gapfill”，其揭示内容在此并入做为参考。
因原子氧前驱物与硅前驱物可在沉积腔室中反应，因此可于步骤410中，在基板沉积表面上形成氧化硅层115。最初的氧化物层可能具有所需的流动性，并可如愿地迁移进入沉积表面上所存在结构中的间隙、沟槽、孔、隙缝等处。此使得方法400能在间隙、沟槽及其它具有高深宽比值(如，深宽比值约为5∶1、6∶1、7∶1、8∶1、9∶1、10∶1、11∶1和12∶1或更高)的表面结构中提供几乎没有孔及细缝的氧化物填充。接着可在区块412中将此氧化硅层硬化。
参照图5A，其为CVD系统10的垂直截面示图，其中示出一真空或处理腔室15，此腔室15包括腔室壁15a和腔室盖组件15b。此CVD系统10包含气体分配岐管11，用以分配处理气体到停放在处理腔室15中央的加热平台12上的基板(未示出)。气体分配岐管11可由导电材料制成，用来当做形成电容式等离子体时的电极。处理期间，基板(如，半导体晶片)是停放在加热平台12的平坦(或微微凸起)表面12a上。在一较低的加载/卸载位置(如，图5A所示)与较高的处理位置(如，图5A中的虚线所示)之间可控制地移动平台12，其中较高的处理位置与岐管11紧密相邻。中央板(未示出)包括用来提供晶片位置信息的感应器。
通过常规的平坦圆形气体分配面板13a上的多个孔洞来将沉积气体与载气引入到腔室15内。详言之，沉积工艺气体经由入口岐管11，穿过常规多孔式阻隔板，然后再穿过气体分配面板13a上的多个孔洞而流入腔室内。
在到达岐管11之前，从气体源经由气体供应管线输入沉积气体与载气到一混合系统内，使其混合，之后再送到岐管11。一般来说，每一工艺气体的供应管线包括(i)多个安全关闭阀(未示出)，可用来自动或手动式地关闭流入腔室内的工艺气体；和(ii)质流控制器(未示出)，用来测量经由供应管线的气体流。当工艺中使用到有毒气体时，可以常规方式在每一气体供应管线上设置多个安全关闭阀。
在CVD系统10上执行的沉积处理可以是热处理或等离子体强化处理。在等离子体强化处理中，以RF电源在气体分配面板13a与平台12之间施加电力，以激发工艺气体混合物来在气体分配面板13a与平台12之间的圆柱形区域(此区域被称为“反应区”)中形成等离子体。等离子体中各组成反应，以在平台12上支撑的半导体晶片的表面上沉积所需的膜层。RF电力是一混频RF电力，一般可供应13.56MHz的高频(RF1)与360KHz的低频(RF2)电力来加强被引入至真空腔室15中的反应性物种的解离。在热处理中，不会使用RF电力，工艺气体混合物热反应而沉积所需膜层到支撑在平台12上的半导体晶片的表面上，该平台12是被电阻式加热来提供反应所需的热能。
在等离子体强化沉积工艺期间，等离子体可加热整个处理腔室15，包括围绕着排气通道23与关闭阀24的腔室主体的壁15a。当等离子体尚未被开启或是在热沉积工艺期间，可在处理腔室15的腔室壁15a中循环流动一热流体，以维持腔室在高温下。腔室壁15a中其它的通道并未绘出。用来加热腔室壁15a的热流体包括典型的流体类别，即，水性乙二醇或油性热传流体。此加热作用(称为通过“热交换”而进行的加热作用)可有利地降低或消除了不需要的反应产物的冷凝并改善了工艺气体的挥发性产物及可能污染工艺的其它污染物(如果其冷凝在冷却真空通道壁上并于没有气流流动期间迁移回到处理腔室内的话)的排除作用。
用真空泵(未示出)将未沉积在层内的、包括反应副产物的其余气体混合物抽离腔室15。详言之，所述气体是从围绕着反应区的一环状、槽型开口16被排出并被排入一环状排气室17中。此环状槽16与气室17是由介于腔室圆柱状侧壁15a(包括壁上的上方介电衬层19)的顶部和环状腔室盖20的底部之间的间隙所界定出来的。环状槽16与气室17的360°圆形对称性与均匀性对于达成工艺气体在晶片上方的均匀流动性非常重要，如此才能在晶片上沉积出均一的膜层。
所述气体从排气腔室17流过排气腔室17的水平延伸部分21的下方，通过观看部分(未示出)，穿过向下延伸的气体通道23，通过真空关闭阀24(其主体与下方腔室壁15a一体成形)，并经由前缘(未示出)进入与外部真空泵(未示出)相连的排气口25。
以设计成两整圈平行同心圆形式的内嵌式单循环内嵌加热器元件来电阻式加热平台12上的晶片支撑盘(较佳是铝、陶瓷、或其组合)。此加热器元件的外部接近于支撑盘的圆周，其内部则是位在具有较小半径的一同心圆路径上。此加热器元件的配线通过平台12的支柱。
典型地，任一或全部的腔室衬垫、气体入口歧管面板及各式其它反应器硬件是由诸如铝、阳极化铝、或陶瓷制成。此类CVD设备的实例之一揭示于美国专利第5,558,717号中，标题为“CVD Processing Chmaber”，在此并入其内容做为参考。
当需经由腔室10侧壁上的插入/移除开口26以机器臂刃(未示出)将晶片移入或移出腔室15主体时，可利用举升机构和马达32(图5A)来升高和降下该加热器平台组件12和其晶片举升销12b。马达32可于处理位置14与较低的晶片加载位置间来抬高和降下平台组件12。马达、连接到供应管线的阀或流动控制器、气体传送系统、节流阀、RF电源及腔室和基板加热系统均由系统控制器通过控制线(部分示出)来控制。控制器根据光感应器的回馈讯号来决定可动机械组件(如，利用适当马达在控制器作用下进行移动的节流阀和承载器)的移动位置。
在例示的实施方式中，系统控制器包括硬盘驱动器(内存)、软盘驱动器和处理器。此处理器包括单板计算机(single-board computer，SBC)、模拟和数字输入/输出卡、适配卡和步进式马达控制器卡。CVD系统10的各部件均符合用以界定基板、卡盒和连接器尺寸与类型的Versa Modular European(VEM)标准。此VEM标准也界定总线结构为16-位数据总线和24-位地址总线。
系统控制器可控制CVD机器上的全部活动。此系统控制器可执行系统控制软件，其为存放在计算机可读媒体(如，内存)上的计算机程序。较佳是，此内存是硬盘，但也可以是其它种形式的内存。计算机程序包括多组指令组，其可指出与某一特定工艺相关的时间、气体混合物、腔室压、腔室温度、RF电力级别、承载器位置和其它参数。储存在其它内存元件(包括，例如，软盘或其它适当的驱动器)上的其它计算机程序也可被用来操作控制器。
可利用通过控制器执行的计算机程序产品，来实施一用来沉积膜层到基板上的工艺或一用来清洁腔室15的工艺。这些计算机程序码可由任意常规的计算机可读程序语言写成：例如，68000汇编语言、C、C++、Pascal、Fortran或是其它。利用常规的文码编辑器将适当的程序代码存成一单一档案或多个档案，然后存放或收录在计算机可用媒体中，例如计算机的内存系统内。如果存入的编码文字属于高级语言，就必须实施编辑，之后将所得的编辑码与预先编辑好的微软窗口
Figure BPA00001216316000171
例程的目标码连结。为执行该连结、编辑目标码，系统使用者致动目标码，使得计算机系统将该码加载至内存中。接着，CPU可读取并执行该编码，以执行由该程序所识别的工作。
使用者与控制器间的界面是经由CRT监视器50a和光笔50b，如图5B所示，其为系统监视器和基板处理系统(可包括一或多个腔室)的CVD系统10的简化图。在较佳实施方式中使用了两个监视器50a，一个安装在洁净室壁上供所有操作者使用，另一个安装在腔室壁后，供维修技术人员使用。监视器50a可同时显示相同的信息，但只有一只光笔50b是激活的。光笔50b顶端的光感应器可侦测由CRT显示器所发出的光。欲选择一特定屏幕或功能时，操作者只要触碰显示器屏幕上的一特定区域并压住光笔50b上的按钮即可。所触碰的区域就会改变它的提示颜色(highlighted color)，或者显示出一个新的画面或选单，来确认光笔与显示屏幕间的连通数据。也可利用其它的装置，例如键盘、鼠标、或其它指向或联通装置来取代光笔50b或与光笔50b一起作用，让使用者可与控制器联络。
图5A显示出安装在处理腔室15的腔室盖组件15b上的远程等离子体产生器60，该腔室盖组件15b包括气体分配面板13a和气体分配歧管11。以一安装转接器64将远程等离子体产生器60安装在腔室盖组件15b上，如图5A所示。转接器64一般是由金属制成。有一混合装置70连接到气体分配歧管11的上游侧(如图5A所示)。此混合装置70包括一混合插入件72(位在混合区的槽内)，用来混合处理气体。在转接器64与混合装置70之间设有一陶瓷绝缘体66(图5A)。此陶瓷绝缘体66可由陶瓷材料制成，所述陶瓷材料例如氧化铝(纯度99％)、特氟龙
Figure BPA00001216316000172
(Teflon
Figure BPA00001216316000173
)、或其它类似物。安装时，混合装置70与陶瓷绝缘体66可形成一部分的腔室盖组件15b。此陶瓷绝缘体66可隔绝金属转接器64使其不与混合装置70和气体分配歧管11接触，来使腔室盖组件15b中形成二次等离子体的机率降至最小，详述于下。利用一个三向阀来控制工艺气体直接流往处理腔室15或穿过远程等离子体产生器60流往处理腔室15的情形。
远程等离子体产生器60最好是一个小型、自己自足的单元，其可被方便地安装在腔室盖组件15b上并可无需昂贵地花费或耗时而被轻易地改装到现有的腔室上。一种适当的单元是应用科学与技术公司(Applied Science and Technology，Inc，Woburn，Mass)出品的ASTRON
Figure BPA00001216316000181
产生器。此ASTRON产生器可使用低场超环面等离子体来将工艺气体解离。在一实例中，此等离子体可解离包括含氟气体(如，NF3)的工艺气体和载气(如，氩气)，以产生可用来清洁沉积在处理腔室15内膜层的自由氟。
以上详述了数种实施方式，本领域普通技术人员应可了解在不偏离本发明精神下，本发明尚有各种改良、替代或等效物可使用。此外，为了简洁且不模糊本发明起见，有多种已知的处理或元件并未在此详述。因此，本发明范畴并不限于上述说明。
当提及数值范围时，需知除非文中另有所指，否则在所揭示范围的上限与下限间的每一中间插入数值，至其下限单位的十分之一，均应视为已明确揭示。在任一所述数值或是所述数值中的中间插入数值及任何其它所述数值或所述数值中的中间插入数值之间的每一小范围都是发明范畴。这些小范围的上限与下限可分别被包括或排除在该范围，且每一范围，无论其任一或两端点被包括或排除在该范围，均属本发明范畴，受所述范围特定排除的上、下限的限制。当所述范围包括两端点的一或两者时，也涵盖排除其一或其二的范围在内。
如所述及附随的权利要求书中所述，除非另做说明，否则单数形式的“一(a，an)”及“该(the)”包括其复数形式。因此，举例来说，“一方法”包括多个这种方法，且“该前驱物”包括一或多个前驱物及本领域技术人员所公知的等效物。
此外，说明书及以下附随的权利要求书中所使用到的“包含(comprises，comprising)”、“包括(include，including，includes)”意指明确叙述含有所述特征、数值、组件或步骤，但不排除有一或多其它特征、数值、组件或步骤的存在。

Claims (32)

1.一种使用紫外光来图案化硬掩膜的方法，该方法包括：
在一沉积腔室内，沉积一硬掩模层到一基板上；
将部分该硬掩模层暴露在紫外光下，其中被紫外光曝光的硬掩模部分在该硬掩模层上形成一曝光区域图案；及
蚀刻该硬掩模层，其中蚀刻可移除该硬掩模层的未曝光部份。
2.如权利要求1所述的方法，还包括退火该硬掩模层。
3.如权利要求2所述的方法，其中所述退火是选自由蒸气退火、热退火、电感耦合等离子体退火、电容耦合等离子体退火、紫外光退火、电子束退火、酸气相催化剂退火、碱气相催化剂退火及微波退火组成的群组。
4.如权利要求2所述的方法，其中所述退火是在该硬掩模被随后曝露在紫外光下之前发生的。
5.如权利要求2所述的系统，其中所述退火是在蚀刻该硬掩模之后发生的。
6.如权利要求2所述的方法，其中所述退火是在包含有一惰性气体的气体氛围下发生的。
7.如权利要求2所述的方法，其中所述退火是在包含有一种选自N2、Ar、O2、H2O、NH3、N2/H2或N2O的气体的气体氛围下发生的。
8.如权利要求1所述的方法，还包括在蚀刻后，对该硬掩膜提供一等离子体处理。
9.如权利要求8所述的方法，其中所述等离子体是电容耦合等离子体或电感耦合等离子体。
10.如权利要求8所述的方法，其中所述等离子体处理是在包含有一选自N2、Ar、O2、H2O、NH3、N2/H2或N2O的气体的气体氛围下发生的。
11.如权利要求1所述的方法，其中所述紫外光包括波长小于或等于348nm的光。
12.如权利要求1所述的方法，其中所述蚀刻包括湿蚀刻。
13.如权利要求12所述的方法，其中所述湿蚀刻包括一蚀刻剂，其选自HF、NH4OH、SCl或RCA。
14.如权利要求1所述的方法，其中所述硬掩模层包括氧化硅。
15.如权利要求1所述的方法，其中所述硬掩模层是使用旋涂、化学气相沉积、原子层沉积或物理气相沉积的工艺所沉积而成的。
16.如权利要求1所述的方法，其中所述基板包括一选自下列的基板：硅基板、III-V族复合基板、硅/锗基板、磊晶基板、绝缘层上覆硅基板、显示器基板、液晶显示器基板、等离子体显示器基板、电致发光灯基板和发光二极管基板。
17.一种硬掩模沉积与图案化系统，其包括一沉积腔室和一紫外光源，该沉积与图案化系统包括：
沉积构件，用来在该沉积腔室中沉积一硬掩模层到一基板上；
曝光构件，用来使部分硬掩模层暴露在紫外光下，其中该紫外光可依据一图案来使该硬掩模层的多个部分曝光；及
移除构件，用来移除该硬掩模层上的未曝光部分。
18.如权利要求17所述的硬掩模沉积与图案化系统，还包括退火构件，用来退火该硬掩模层。
19.如权利要求18所述的硬掩模沉积与图案化系统，其中所述退火是选自蒸气退火、热退火、电感耦合等离子体退火、紫外光退火、电子束退火、酸气相催化剂退火、碱气相催化剂退火或微波退火。
20.如权利要求18所述的硬掩模沉积与图案化系统，其中所述退火是在该硬掩模随后被曝露在紫外光下之前发生的。
21.如权利要求18所述的硬掩模沉积与图案化系统，其中所述退火是在蚀刻该硬掩模之后发生的。
22.如权利要求18所述的硬掩模沉积与图案化系统，其中所述退火是在一包含有一惰性气体的气体氛围下发生的。
23.如权利要求18所述的硬掩模沉积与图案化系统，其中所述退火是在包含有一种选自N2、Ar、O2、H2O、NH3、N2/H2或N2O的气体的气体氛围下发生的。
24.如权利要求17所述的硬掩模沉积与图案化系统，还包括在蚀刻后对该硬掩膜提供等离子体处理的构件。
25.如权利要求24所述的硬掩模沉积与图案化系统，其中所述等离子体是电容耦合等离子体或电感耦合等离子体。
26.如权利要求24所述的硬掩模沉积与图案化系统，其中所述等离子体处理是在包含有一选自N2、Ar、O2、H2O、NH3、N2/H2或N2O的气体的气体氛围下发生的。
27.如权利要求17所述的硬掩模沉积与图案化系统，其中所述紫外光包括波长小于348nm的光。
28.如权利要求17所述的硬掩模沉积与图案化系统，其中所述蚀刻包括湿蚀刻。
29.如权利要求28所述的硬掩模沉积与图案化系统，所述湿蚀刻包括一蚀刻剂，其选自HF、NH4OH、SCl或RCA。
30.如权利要求17所述的硬掩模沉积与图案化系统，其中所述硬掩模层包括氧化硅。
31.如权利要求17所述的硬掩模沉积与图案化系统，其中所述硬掩模层是使用旋涂、化学气相沉积、原子层沉积或物理气相沉积工艺所沉积而成的。
32.如权利要求17所述的硬掩模沉积与图案化系统，其中所述基板包括下列基板：硅基板、III-V族复合基板、硅/锗基板、磊晶基板、绝缘层上覆硅基板、显示器基板、液晶显示器基板、等离子体显示器基板、电致发光灯基板和发光二极管基板。
CN2009801081713A 2008-02-20 2009-02-05 无需光刻胶或干蚀刻而形成图案化硬掩膜(rfp)的工艺顺序 Pending CN101965626A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/034,000 2008-02-20
US12/034,000 US8153348B2 (en) 2008-02-20 2008-02-20 Process sequence for formation of patterned hard mask film (RFP) without need for photoresist or dry etch
PCT/US2009/033250 WO2009105347A2 (en) 2008-02-20 2009-02-05 Process sequence for formation of patterned hard mask film (rfp) without need for photoresist or dry etch

Publications (1)

Publication Number Publication Date
CN101965626A true CN101965626A (zh) 2011-02-02

Family

ID=40955443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801081713A Pending CN101965626A (zh) 2008-02-20 2009-02-05 无需光刻胶或干蚀刻而形成图案化硬掩膜(rfp)的工艺顺序

Country Status (6)

Country Link
US (1) US8153348B2 (zh)
JP (1) JP5559065B2 (zh)
KR (1) KR101515082B1 (zh)
CN (1) CN101965626A (zh)
TW (1) TWI406322B (zh)
WO (1) WO2009105347A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253037A (zh) * 2013-06-30 2014-12-31 无锡华润上华半导体有限公司 一种改善刻蚀糊胶的方法
CN104821274A (zh) * 2014-01-31 2015-08-05 台湾积体电路制造股份有限公司 无需光刻胶的带电粒子束图案化
CN105684166A (zh) * 2013-09-20 2016-06-15 并木精密宝石株式会社 基板及其制造方法、发光元件及其制造方法、以及具有该基板或发光元件的装置
CN107611258A (zh) * 2011-11-23 2018-01-19 应用材料公司 用于氧化硅化学气相沉积光刻胶平坦化的方法
US9934969B2 (en) 2014-01-31 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Charged-particle-beam patterning without resist
CN108292617A (zh) * 2015-12-30 2018-07-17 马特森技术有限公司 用于毫秒退火系统的室壁加热
CN108573866A (zh) * 2017-03-08 2018-09-25 东京毅力科创株式会社 氧化膜去除方法和装置以及接触部形成方法和系统
CN110783417A (zh) * 2019-11-08 2020-02-11 国家纳米科学中心 一种硅表面制作密度可调的锥状陷光结构的方法及制得的黑硅
CN113346035A (zh) * 2020-03-02 2021-09-03 台湾积体电路制造股份有限公司 处理工具以及处理晶片的方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) * 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
TW201224190A (en) 2010-10-06 2012-06-16 Applied Materials Inc Atomic layer deposition of photoresist materials and hard mask precursors
JP2012084602A (ja) * 2010-10-07 2012-04-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置システム
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
KR101920711B1 (ko) * 2012-01-16 2018-11-22 삼성전자주식회사 박막 패터닝 방법 및 이를 이용한 반도체소자의 제조방법
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
TWI595112B (zh) 2012-10-23 2017-08-11 蘭姆研究公司 次飽和之原子層沉積及保形膜沉積
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
JP5943888B2 (ja) * 2013-08-28 2016-07-05 株式会社東芝 半導体装置の製造方法
JP6495025B2 (ja) 2014-01-31 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 真空統合ハードマスク処理および装置
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
FR3021454B1 (fr) * 2014-05-20 2019-12-13 Centre National De La Recherche Scientifique (Cnrs) Procede de fabrication d'un materiau semi-conducteur incluant une couche de nitrure d'element iii semi-polaire
KR101776265B1 (ko) 2014-05-29 2017-09-19 제일모직 주식회사 하드마스크 층의 형성 방법, 반도체 소자의 제조방법, 및 이에 따른 반도체 소자
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9184060B1 (en) * 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9896326B2 (en) * 2014-12-22 2018-02-20 Applied Materials, Inc. FCVD line bending resolution by deposition modulation
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US20170125241A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. Low temp single precursor arc hard mask for multilayer patterning application
US9996004B2 (en) 2015-11-20 2018-06-12 Lam Research Corporation EUV photopatterning of vapor-deposited metal oxide-containing hardmasks
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
WO2018052476A1 (en) 2016-09-14 2018-03-22 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
KR20240104192A (ko) 2018-11-14 2024-07-04 램 리써치 코포레이션 차세대 리소그래피에서 유용한 하드 마스크들을 제조하기 위한 방법들
WO2020223011A1 (en) 2019-04-30 2020-11-05 Lam Research Corporation Atomic layer etch and selective deposition process for extreme ultraviolet lithography resist improvement
CN114127890A (zh) 2019-05-01 2022-03-01 朗姆研究公司 调整的原子层沉积
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
JP7326077B2 (ja) 2019-09-10 2023-08-15 キオクシア株式会社 エッチングマスクの形成方法および半導体装置の製造方法
JP7189375B2 (ja) 2020-01-15 2022-12-13 ラム リサーチ コーポレーション フォトレジスト接着および線量低減のための下層
US11935746B2 (en) * 2021-03-10 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation through mask stress management and resulting structures

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5558717A (en) * 1994-11-30 1996-09-24 Applied Materials CVD Processing chamber
JPH08305028A (ja) * 1995-04-28 1996-11-22 Toshiba Corp レジスト
JPH08320568A (ja) * 1995-05-26 1996-12-03 Hitachi Ltd パターン形成方法及び感光膜形成方法
US6070551A (en) 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
JP3435318B2 (ja) * 1996-08-22 2003-08-11 株式会社東芝 パターン形成方法
US5873781A (en) * 1996-11-14 1999-02-23 Bally Gaming International, Inc. Gaming machine having truly random results
US6024044A (en) * 1997-10-09 2000-02-15 Applied Komatsu Technology, Inc. Dual frequency excitation of plasma for film deposition
US6009830A (en) * 1997-11-21 2000-01-04 Applied Materials Inc. Independent gas feeds in a plasma reactor
US6302964B1 (en) * 1998-06-16 2001-10-16 Applied Materials, Inc. One-piece dual gas faceplate for a showerhead in a semiconductor wafer processing system
JP3410968B2 (ja) * 1998-06-22 2003-05-26 株式会社東芝 パターン形成方法および感光性組成物
JP3360065B2 (ja) * 1999-03-24 2002-12-24 エルジー電子株式会社 感光性ガラス基板を利用したマイクロ構造物の製造方法
JP2000353649A (ja) * 1999-06-09 2000-12-19 Tokyo Electron Ltd 基板処理装置および基板処理方法
US6383954B1 (en) * 1999-07-27 2002-05-07 Applied Materials, Inc. Process gas distribution for forming stable fluorine-doped silicate glass and other films
DE19958904C2 (de) * 1999-12-07 2002-01-24 Infineon Technologies Ag Verfahren zur Herstellung einer Hartmaske auf einem Substrat
US6461980B1 (en) * 2000-01-28 2002-10-08 Applied Materials, Inc. Apparatus and process for controlling the temperature of a substrate in a plasma reactor chamber
NL1014274C2 (nl) * 2000-02-03 2001-08-16 Tele Atlas Bv Stelsel voor het beveiligen van op een datadrager aanwezige data.
US6448416B1 (en) * 2000-06-16 2002-09-10 Corning Incorporated Electron acceptors for polymeric thin film waveguide media
US6614181B1 (en) * 2000-08-23 2003-09-02 Applied Materials, Inc. UV radiation source for densification of CVD carbon-doped silicon oxide films
US6660662B2 (en) * 2001-01-26 2003-12-09 Applied Materials, Inc. Method of reducing plasma charge damage for plasma processes
US6447651B1 (en) * 2001-03-07 2002-09-10 Applied Materials, Inc. High-permeability magnetic shield for improved process uniformity in nonmagnetized plasma process chambers
US6528332B2 (en) * 2001-04-27 2003-03-04 Advanced Micro Devices, Inc. Method and system for reducing polymer build up during plasma etch of an intermetal dielectric
US6548416B2 (en) 2001-07-24 2003-04-15 Axcelis Technolgoies, Inc. Plasma ashing process
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6794290B1 (en) * 2001-12-03 2004-09-21 Novellus Systems, Inc. Method of chemical modification of structure topography
TWI283899B (en) * 2002-07-09 2007-07-11 Applied Materials Inc Capacitively coupled plasma reactor with magnetic plasma control
US7361599B2 (en) * 2002-09-03 2008-04-22 Texas Instruments Incorporated Integrated circuit and method
US7080528B2 (en) * 2002-10-23 2006-07-25 Applied Materials, Inc. Method of forming a phosphorus doped optical core using a PECVD process
US6900002B1 (en) * 2002-11-19 2005-05-31 Advanced Micro Devices, Inc. Antireflective bi-layer hardmask including a densified amorphous carbon layer
US6884685B2 (en) * 2003-02-14 2005-04-26 Freescale Semiconductors, Inc. Radical oxidation and/or nitridation during metal oxide layer deposition process
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6830624B2 (en) * 2003-05-02 2004-12-14 Applied Materials, Inc. Blocker plate by-pass for remote plasma clean
US6958112B2 (en) * 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US7109114B2 (en) * 2004-05-07 2006-09-19 Applied Materials, Inc. HDP-CVD seasoning process for high power HDP-CVD gapfil to improve particle performance
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning
JP5205741B2 (ja) * 2006-11-14 2013-06-05 富士通セミコンダクター株式会社 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611258A (zh) * 2011-11-23 2018-01-19 应用材料公司 用于氧化硅化学气相沉积光刻胶平坦化的方法
CN104253037A (zh) * 2013-06-30 2014-12-31 无锡华润上华半导体有限公司 一种改善刻蚀糊胶的方法
CN105684166A (zh) * 2013-09-20 2016-06-15 并木精密宝石株式会社 基板及其制造方法、发光元件及其制造方法、以及具有该基板或发光元件的装置
CN104821274A (zh) * 2014-01-31 2015-08-05 台湾积体电路制造股份有限公司 无需光刻胶的带电粒子束图案化
US9934969B2 (en) 2014-01-31 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Charged-particle-beam patterning without resist
US10615036B2 (en) 2014-01-31 2020-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Charged-particle-beam patterning without resist
CN108292617A (zh) * 2015-12-30 2018-07-17 马特森技术有限公司 用于毫秒退火系统的室壁加热
CN108292617B (zh) * 2015-12-30 2022-01-04 玛特森技术公司 用于毫秒退火系统的室壁加热
CN108573866A (zh) * 2017-03-08 2018-09-25 东京毅力科创株式会社 氧化膜去除方法和装置以及接触部形成方法和系统
CN108573866B (zh) * 2017-03-08 2022-12-16 东京毅力科创株式会社 氧化膜去除方法和装置以及接触部形成方法和系统
CN110783417A (zh) * 2019-11-08 2020-02-11 国家纳米科学中心 一种硅表面制作密度可调的锥状陷光结构的方法及制得的黑硅
CN113346035A (zh) * 2020-03-02 2021-09-03 台湾积体电路制造股份有限公司 处理工具以及处理晶片的方法

Also Published As

Publication number Publication date
US8153348B2 (en) 2012-04-10
KR101515082B1 (ko) 2015-04-24
JP5559065B2 (ja) 2014-07-23
TW200945415A (en) 2009-11-01
WO2009105347A3 (en) 2009-11-12
TWI406322B (zh) 2013-08-21
WO2009105347A2 (en) 2009-08-27
JP2011520242A (ja) 2011-07-14
KR20100128302A (ko) 2010-12-07
US20090208880A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
CN101965626A (zh) 无需光刻胶或干蚀刻而形成图案化硬掩膜(rfp)的工艺顺序
CN101802984B (zh) 在基板上形成氧化硅层的方法
CN101454877B (zh) 提高二氧化硅膜品质的新颖沉积-等离子硬化循环方法
CN101454886B (zh) 用于沉积与硬化低k膜层用于充填间隙与同形膜层应用的方法
CN101528974B (zh) 在形成于基材上的间隙中沉积介电层以及以介电材料填充间隙的方法
TWI395269B (zh) 以ｈａｒｐii 處理固化烷氧矽烷前驅物沉積之二氧化矽薄膜的方法
CN105914146B (zh) 用于在蚀刻氮化硅时实现超高选择比的方法
US20220020584A1 (en) Dry development of resists
CN105762060B (zh) 氧化硅和氧化锗的各向同性原子层蚀刻
JP5530062B2 (ja) 薄膜プロセスの方法
TWI399453B (zh) 使用含矽前驅物和氧原子來化學氣相沈積高品質之流式二氧化矽
TWI422995B (zh) A method of forming a mask pattern, a method of forming a fine pattern, and a film forming apparatus
CN110024125A (zh) 3d nand制造中的阶梯封装
US20180308687A1 (en) Euv photopatterning and selective deposition for negative pattern mask
US20180061650A1 (en) High dry etch rate materials for semiconductor patterning applications
CN110520963A (zh) 半导体器件制造中的氧化锡膜
CN103843110A (zh) 双重图案化蚀刻工艺
CN100490069C (zh) 在衬底上沉积材料的方法
JP2015111668A (ja) 先進のパターニングのためのソフトランディング・ナノラミネート
US20230314954A1 (en) Dry backside and bevel edge clean of photoresist
KR102650948B1 (ko) 플라즈마 처리 장치의 부품의 클리닝 방법
TW201619428A (zh) 藉由水解及縮合的低介電常數氧化物沉積
TW202401131A (zh) 含金屬光阻的顯影後處理
JPH08162448A (ja) 成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Applied Materials Inc.

Address before: American California

Applicant before: Applied Materials Inc.

AD01 Patent right deemed abandoned

Effective date of abandoning: 20110202

C20 Patent right or utility model deemed to be abandoned or is abandoned