JP2000353649A - 基板処理装置および基板処理方法 - Google Patents

基板処理装置および基板処理方法

Info

Publication number
JP2000353649A
JP2000353649A JP16256499A JP16256499A JP2000353649A JP 2000353649 A JP2000353649 A JP 2000353649A JP 16256499 A JP16256499 A JP 16256499A JP 16256499 A JP16256499 A JP 16256499A JP 2000353649 A JP2000353649 A JP 2000353649A
Authority
JP
Japan
Prior art keywords
substrate
resist film
etching
developing
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16256499A
Other languages
English (en)
Inventor
Hideyuki Takamori
秀之 高森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP16256499A priority Critical patent/JP2000353649A/ja
Publication of JP2000353649A publication Critical patent/JP2000353649A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 レジスト塗布および現像処理を含む一連の工
程を効率良く行うことができ、装置の小型化を図ること
ができる基板処理装置および基板処理方法を提供するこ
と。 【解決手段】 基板Gに対してドライプロセスによりレ
ジスト膜を形成するレジスト膜形成ユニット23と、基
板上に形成されたレジスト膜を所定パターンに露光後、
ドライプロセスにより現像する現像処理ユニット24
と、これらレジスト膜形成ユニット23および現像処理
ユニット24に対する基板Gの搬送を行う搬送機構32
とを具備し、これらが一体的に構成されている。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、例えば液晶表示装
置(LCD)基板等の基板に対してレジスト塗布、露光
後の現像を含む一連の処理、またはこれらに加えてエッ
チングを含む一連の処理を行う基板処理装置および基板
処理方法に関する。
【0002】
【従来の技術】LCDの製造においては、基板であるL
CDガラス基板に所定の膜を成膜した後、フォトレジス
ト液を塗布してレジスト膜を形成し、回路パターンに対
応してレジスト膜を露光し、これを現像処理するとい
う、いわゆるフォトリソグラフィー技術により回路パタ
ーンを形成し、これにエッチング処理を施して現像パタ
ーンに対応する配線回路等を形成する。
【0003】従来、このような処理のうち、リソグラフ
ィー工程においては、洗浄処理された基板に対して、ま
ずアドヒージョン処理ユニットにて疎水化処理を施し、
冷却処理ユニットにて冷却した後、レジスト塗布ユニッ
トにてフォトレジスト膜を塗布形成する。このフォトレ
ジスト膜が形成された基板に対し、プリベーク処理を施
した後、冷却処理ユニットにて冷却し、露光装置にて所
定のパターンを露光する。引き続き、露光後の基板に対
してポストエクスポージャーベーク処理を施した後、冷
却処理ユニットにて冷却し、現像ユニットにて現像液を
塗布して露光パターンを現像する。そして、最後に、ホ
ットプレートユニットにてポストベーク処理を施して高
分子化のための熱変成、基板とパターンとの密着性を強
化する。
【0004】このような一連の処理工程のうち、露光処
理を除く工程は、これらの処理ユニットを一体的に集約
したレジスト塗布現像処理システムによって行われてい
る。そして、露光装置はこのようなレジスト塗布現像処
理システムに直結した状態に配置され、リソグラフィー
工程全体として高効率化を図っている。
【0005】一方、エッチングはプラズマを利用したド
ライプロセスによって行われており、近年、エッチング
処理等の高効率化のため、複数のエッチング処理チャン
バーを備え、場合によってはアッシングチャンバーも備
えたクラスターツール型のエッチング装置が用いられて
いる。
【0006】そして、従来、これらの処理を行うための
処理設備においては、上述したレジスト塗布現像処理シ
ステムと、その後のエッチング処理およびアッシング処
理を行うエッチング装置およびアッシング装置とがそれ
ぞれ集中して配置されるレイアウトが採用されている。
【0007】
【発明が解決しようとする課題】しかしながら、レジス
ト塗布および現像処理は、いずれも処理液を用いたウエ
ット処理であるため、疎水化処理、ベーキング処理およ
び冷却処理等の熱的処理の工程が多く存在し、工程数が
多くならざるを得ない。したがって、レジスト塗布現像
システムにおいても、ユニット数が多くなりシステムの
大型化が避けられない。近年、LCD基板のさらなる大
型化が要求されており、このようなレジスト塗布現像シ
ステムはますます大型化している。
【0008】一方、上述のように、レジスト塗布現像処
理システムとエッチング装置とがそれぞれ集中して配置
されることにより、レジスト塗布現像処理システムとエ
ッチング装置とは離れた位置に配置されることとなり、
一枚の基板の一連の処理を考慮すると搬送距離が長くな
らざるを得ず、効率が悪い。
【0009】本発明は、かかる事情に鑑みてなされたも
のであって、レジスト塗布および現像処理を含む一連の
工程を効率良く行うことができ、装置の小型化を図るこ
とができる基板処理装置および基板処理方法を提供する
ことを目的とする。また、レジスト塗布および現像処
理、ならびにエッチング処理を効率良く行うことがで
き、装置の小型化を図ることができる基板処理装置およ
び基板処理方法を提供することを目的とする。
【0010】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第1の観点によれば、基板に対してドライ
プロセスによりレジスト膜を形成するレジスト膜形成ユ
ニットと、基板上に形成されたレジスト膜を所定パター
ンに露光後、ドライプロセスにより現像する現像処理ユ
ニットと、これらレジスト膜形成ユニットおよび現像処
理ユニットに対する基板の搬送を行う搬送機構とを具備
し、これらが一体的に構成されていることを特徴とする
基板処理装置が提供される。
【0011】本発明の第2の観点によれば、基板に対し
てドライプロセスによりレジスト膜を形成するレジスト
膜形成ユニットと、基板上に形成されたレジスト膜を所
定パターンに露光後、そのパターンをドライプロセスに
より現像する現像処理ユニットと、現像後のパターンに
応じて下地膜をドライプロセスによりエッチングするエ
ッチング処理ユニットと、これらレジスト膜形成ユニッ
ト、現像処理ユニットおよびエッチング処理ユニットに
対する基板の搬送を行う搬送機構とを具備し、これらが
一体的に構成されていることを特徴とする基板処理装置
が提供される。
【0012】本発明の第3の観点によれば、基板に対し
てレジスト膜を形成するレジスト膜形成ユニットと、基
板上に形成されたレジスト膜を所定パターンに露光後、
ドライプロセスにより露光後のパターンの現像および下
地膜のエッチングを一括して行う現像/エッチング処理
ユニットと、これらレジスト膜形成ユニットおよび現像
/エッチング処理ユニットに対する基板の搬送を行う搬
送機構とを具備し、これらが一体的に構成されているこ
とを特徴とする基板処理装置。基板に対してドライプロ
セスによりレジスト膜を形成するレジスト膜形成ユニッ
トと、基板上に形成されたレジスト膜を所定パターンに
露光後、ドライプロセスにより現像する現像処理ユニッ
トと、これらレジスト膜形成ユニットおよび現像処理ユ
ニットに対する基板の搬送を行う搬送機構とを具備する
ことを特徴とする基板処理装置が提供される。
【0013】本発明の第4の観点によれば、所定の膜が
形成された基板にレジスト膜を形成する工程と、基板上
に形成されたレジスト膜を所定パターンに露光する工程
と、露光パターンを現像する工程と、を具備する基板処
理方法であって、前記レジスト膜形成工程および現像工
程は、一つの装置内でドライプロセスにより実施される
ことを特徴とする基板処理方法が提供される。
【0014】本発明の第5の観点によれば、所定の膜が
形成された基板にレジスト膜を形成する工程と、基板上
に形成されたレジスト膜を所定パターンに露光する工程
と、露光パターンを現像する工程と、現像後のパターン
に応じて基板上の膜をエッチングする工程とを具備する
基板処理方法であって、前記レジスト膜形成工程、現像
工程、エッチング工程は、一つの装置内でドライプロセ
スにより実施されることを特徴とする基板処理方法が提
供される。
【0015】本発明の第6の観点によれば、所定の膜が
形成された基板にレジスト膜を形成する工程と、基板上
に形成されたレジスト膜を所定パターンに露光する工程
と、露光パターンを現像する工程と、現像後のパターン
に応じて基板上の膜をエッチングする工程とを具備する
基板処理方法であって、前記現像工程と前記エッチング
工程とをドライプロセスにより一括して行うことを特徴
とする基板処理方法が提供される。
【0016】上記本発明の第1の観点および第4の観点
によれば、レジスト膜形成および現像を一つの装置内で
ドライプロセスにより実施するので、基本的に従来必要
であった熱的処理工程が不要となり、レジスト塗布現像
処理の工程数を減少させて効率良くこれらの処理を行う
ことができる。また、このように熱的処理工程が不要と
なるから熱的処理ユニットを設ける必要がなく、レジス
ト塗布および現像を含む一連の処理を実施する設備の小
型化を実現することができる。
【0017】上記本発明の第2の観点および第5の観点
によれば、レジスト膜形成、現像およびエッチングを一
つの装置内でドライプロセスにより実施するので、基本
的に従来のレジスト塗布現像処理システムのような熱的
処理工程が不要となり、レジスト塗布現像処理の工程数
を減少させることができるとともに、従来レジスト塗布
現像処理システムとは離れた位置に設けられていたエッ
チング処理ユニットを一体化することにより、レジスト
膜形成、現像およびエッチングを効率良く行うことがで
きる。また、このように熱的処理工程が不要となり、か
つエッチング処理ユニットを一体化することから、レジ
スト塗布および現像、ならびにエッチング処理を含む一
連の処理を実施する設備の小型化を実現することができ
る。
【0018】上記本発明の第3の観点および第6の観点
によれば、レジスト膜を形成し、露光した後、現像とエ
ッチングとをドライプロセスにより一括して行うので、
従来のように現像とエッチングを別々の装置で分けて行
う必要がなく、工程を著しく簡略化することができ、か
つ装置を小型化することができる。
【0019】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態について説明する。 (第1の実施形態)図1は、本発明の第1の実施形態に
係る基板処理装置を模式的に示す平面図である。この基
板処理装置100は、複数のLCD基板Gを収容するカ
セットCを載置し、搬入出部を構成するカセットステー
ション10と、基板Gに対してレジスト塗布処理および
露光後の現像処理を行う処理ステーション20と、露光
装置50との間で基板Gの受け渡しを行うためのインタ
ーフェース部40とを備えており、処理ステーション2
0の両端にそれぞれカセットステーション10およびイ
ンターフェース部40が配置されている。
【0020】カセットステーション10は、LCD基板
Gを複数枚収納するカセットCが4個載置可能なカセッ
ト載置台11とカセットCと処理ステーション20の後
述するロードロック室22との間で基板Gの搬送を行う
ための搬送装置12を備えている。搬送装置12は、カ
セット載置台11に沿って形成された搬送路13をレー
ル14にガイドされながら走行する本体(図示せず)
と、上下動および回転が可能なベース部材15と、基板
Gを支持するとともにベース部材15上を前後方向に移
動する基板支持アーム16とを有している。
【0021】処理ステーション20は、真空状態におけ
るドライプロセスにより基板Gに対してレジスト膜形成
および露光後の現像処理が可能に構成されている。処理
ステーション20は、中央に平面形状が正方形をなす搬
送室21が設けられており、この搬送室21の各辺に、
カセットステーション10との間の第1ロードロック室
22、レジスト膜形成ユニット23、現像処理ユニット
24、およびインターフェイス部40との間の第2ロー
ドロック室25が、それぞれ開閉可能に構成されたゲー
トバルブ27,28,29,30を介して連結されてい
る。なお、第1ロードロック室22とカセットステーシ
ョン10との連結部にはゲートバルブ26が設けられ、
第2ロードロック室25とインターフェイス部40との
間にはゲートバルブ31が設けられている。
【0022】搬送室21は真空排気可能に構成され、そ
の中には基板Gの搬送を行うための主搬送装置32が設
けられている。主搬送装置32は、多関節アームタイプ
であり、ベースアーム33と、ベースアーム33に連結
された中間アーム34と、中間アーム34に連結された
基板支持アーム35とを有しており、これらの接続部分
は旋回可能となっている。この主搬送装置32は、第1
ロードロック室22、レジスト膜形成ユニット23、現
像処理ユニット24、および第2ロードロック室25に
対する基板の搬入出を行う。
【0023】第1ロードロック室22も真空排気可能に
構成され、その中に基板Gを載置する載置台22aが設
けられている。また、基板Gが搬入されてステージ22
aに載置された際に基板のアライメントを行うポジショ
ナー(図示せず)が設けられている。この第1ロードロ
ック室22は、カセットステーション10との間で基板
Gの受け渡しする場合には、その中を大気雰囲気とし、
基板Gを搬送室21に搬入する際には搬送する場合に
は、その中を真空雰囲気とする。
【0024】第2ロードロック室25も真空排気可能に
構成され、その中に基板Gを載置するステージ25aが
設けられている。この第2ロードロック室25は、搬送
室21に対する基板Gの搬入出を行う場合には、その中
を真空雰囲気とし、基板Gをインターフェイス部40と
の間で受け渡す場合には、その中を大気雰囲気とする。
【0025】レジスト膜形成ユニット23は、その中に
基板Gを載置するためのステージ23aが設けられ、そ
の内部を真空排気可能に構成されており、ドライプロセ
スにより、典型的には公知のプラズマCVD技術により
レジスト膜が形成されるようになっている。すなわち、
レジスト膜形成ユニット23には、所定の成膜ガスが導
入され、また高周波電力を印加することが可能になって
おり、これらによりプラズマを形成し、そのプラズマに
より基板Gにレジスト膜を形成するようになっている。
なお、この場合に、レジスト膜は最終的に剥離されるも
のであるから、厳密な膜質コントロールは不要である。
【0026】現像処理ユニット24は、その中に基板G
を載置するためのステージ24aが設けられ、その内部
を真空排気可能に構成されており、ドライプロセスによ
り、典型的には公知のプラズマエッチング技術により所
定パターンに露光されたレジスト膜が現像されるように
なっている。すなわち、現像処理ユニット24には、所
定のエッチングガスが導入され、また高周波電力を印加
することが可能になっており、これらによりプラズマを
形成し、そのプラズマによりレジスト膜の露光された部
分または未露光部分のみが選択的にエッチングされ、現
像される。例えば、露光後のレジスト膜にシリル化処理
を施して、露光部分のみにシリコン含有化合物を反応さ
せてシリル化し、露光部分のエッチング耐性を高めて未
露光部分を選択的にエッチングして現像する方法を採用
することができる。この方法を採用する場合には、他に
シリル化処理室が必要となる。なお、このような現像処
理における耐エッチング性はレジストの材料によって異
なる。
【0027】インターフェイス部40は、第2ロードロ
ック室25の両側に設けられた、バッファーカセットB
Rを配置するバッファカセットステージ47,48と、
これらと露光装置40との間で基板Gの搬入出を行う搬
送装置41とを備えている。搬送装置41は、第2ロー
ドロック室25およびバッファカセットステージ47,
48の配列方向に沿って形成された搬送路42をレール
43にガイドされながら走行する本体(図示せず)と、
上下動および回転が可能なベース部材44と、基板Gを
支持するとともにベース部材44上を前後方向に移動す
る基板支持アーム45とを有している。
【0028】このように構成される基板処理装置100
においては、まず、いずれかのカセットC内の基板Gが
1枚、搬送装置12により処理ステーション20の第1
のロードロック室22に搬入される。次いで、ゲートバ
ルブ26が閉じられ、第1のロードロック室22内が真
空引きされる。この際に基板Gはステージ22a上でア
ライメントされる。
【0029】その後、ゲートバルブ27が開けられ、搬
送装置32により基板Gが基板支持アーム36に支持さ
れた状態で所定の真空度に保持された搬送室21に搬入
され、ゲートバルブ27が閉じられる。その後、ゲート
バルブ28が開かれ、主搬送装置32により基板Gがレ
ジスト膜形成ユニット23に搬送される。
【0030】レジスト膜形成ユニット23では、図2の
(a)に示すように、例えば酸化膜からなる膜61が形
成されたLCD基板G上に、ドライプロセス、例えば公
知のプラズマCVD技術によりレジスト膜62が形成さ
れる。この場合に、従来のスピン塗布方式の場合には、
欠陥のないレジスト膜を形成するために、0.5μm以
上の膜厚が必要であるが、このようなプラズマCVDプ
ロセスでは、それよりも薄くすることができる。
【0031】このようにしてレジスト膜62が形成され
た基板Gは、主搬送装置32により搬送室21に戻され
る。そして、ゲートバルブ30が開かれて基板Gが第2
のロードロック室25に搬送され、第2のロードロック
室25内が真空状態から大気状態にされるとともに、ゲ
ートバルブ31が開かれてインターフェイス部40の搬
送装置41の基板支持アーム45に受け取られ、露光装
置50内に搬送される。露光装置50では、図2(b)
に示すように、レジスト膜が所定パターンに露光され
る。
【0032】露光後の基板Gは、インターフェイス部4
0の搬送装置44により、第2のロードロック室25に
戻され、第2ロードロック室25内が所定の真空雰囲気
にされた後、主搬送装置32より搬送室21内に搬入さ
れ、ゲートバルブ30が閉じられる。その後、ゲートバ
ルブ29が開かれ、主搬送装置32により基板Gが現像
処理ユニット24に搬送される。
【0033】現像処理ユニット24では、図2の(c)
に示すように、ドライプロセス、例えば公知のプラズマ
エッチング技術により、レジスト膜62の露光された部
分(または、露光されなかった部分)を選択的に除去
し、露光パターンを現像する。
【0034】このようにしてパターンが現像された基板
Gは、主搬送装置32により搬送室21に戻される。そ
して、ゲートバルブ29が閉じられるとともにゲートバ
ルブ27が開かれて基板Gが第1のロードロック室25
に搬送され、第1のロードロック室22内が真空状態か
ら大気状態にされるとともに、ゲートバルブ26が開か
れてカセットステーション10の搬送装置12の基板支
持アーム16に受け取られ、載置台11上のいずれかの
カセットに収納され、1枚の基板の処理が終了する。
【0035】以上のような処理を、カセットCに搭載さ
れた基板Gの枚数だけ繰り返すことにより、1つのカセ
ットの基板の処理を終了する。
【0036】以上のように、レジスト膜形成および現像
を一つの基板処理装置100内でドライプロセスにより
実施するので、基本的に従来のウエット処理の場合に必
要であった熱的処理工程が不要となり、レジスト塗布現
像処理の工程数を減少させて効率良くレジスト塗布およ
び現像の処理を行うことができる。また、このように熱
的処理工程が不要となるから熱的処理ユニットを設ける
必要がなく、レジスト塗布および現像を含む一連の処理
を実施する設備を従来よりも小型化することができる。
【0037】(第2の実施形態)図3は、本発明の第2
の実施形態に係る基板処理装置を模式的に示す平面図で
ある。この実施形態の基板処理装置100’は、処理ス
テーション20’の中央に第1の実施形態の搬送室21
の代わりに、平面形状が長方形の搬送室21’が設けら
れており、この搬送室21’には、レジスト膜形成ユニ
ット23および現像処理ユニット24の他に、エッチン
グ処理ユニット71およびアッシング処理ユニット72
が、それぞれゲートバルブ73,74を介して連結され
ている。そして、搬送室21’の一方の長辺にレジスト
塗布ユニット23およびエッチング処理ユニット71が
連結され、他方の長辺に現像処理ユニット24およびア
ッシング処理ユニット72が連結されている。搬送室2
1’内には、主搬送装置32’が設けられている。主搬
送装置32’は、多関節アームタイプであり、ベースア
ーム33’と、ベースアーム33’に連結された中間ア
ーム34’と、中間アーム34’に連結された基板支持
アーム35’とを有している。この主搬送装置32’は
第1の実施形態における主搬送装置32よりも搬送距離
が長いため、ベースアーム33’および中間アーム3
4’は、それぞれベースアーム33および中間アーム3
4よりも長くなっている。
【0038】エッチング処理ユニット71およびアッシ
ング処理ユニット72は、それぞれその中に基板Gを載
置するためのステージ71aおよび72aが設けられて
おり、いずれも内部を真空排気可能に構成されている。
そして、エッチング処理ユニット71には、所定のエッ
チングガスが導入され、また高周波電力を印加すること
が可能になっており、これらによりプラズマを形成し、
そのプラズマにより基板Gの所定の膜をその現像パター
ンに対応してエッチングする。すなわち、公知のプラズ
マエッチング技術により、ドライエッチングが施され
る。一方、アッシング処理ユニット72は、アッシング
ガス例えばオゾンが導入可能となっており、アッシング
ガスを用いたドライアッシングによりエッチング処理後
のレジストを除去する。
【0039】この基板処理装置100’においては、図
4の(a)〜(c)に示すように、図2の(a)〜
(c)に示す第1の実施形態の手順と全く同様に、基板
Gに対して現像処理まで施された後、ゲート73が開か
れ、主搬送機構32’により基板Gがエッチング処理ユ
ニット71に搬送される。
【0040】エッチング処理ユニット71では、図4の
(d)に示すように、ドライエッチング、すなわち公知
のプラズマエッチングにより、膜61の現像されたレジ
ストパターンに対応した部分を除去する。
【0041】このようにしてエッチング処理された基板
Gは、主搬送装置32’により搬送室21’に戻され
る。そして、ゲートバルブ73が閉じられるとともにゲ
ートバルブ74が開かれて基板Gがアッシング処理ユニ
ット72に搬送される。
【0042】アッシング処理ユニット72では、図4の
(e)に示すように、アッシングガスを用いたドライア
ッシングにより、膜61の上に残存するレジスト膜62
が剥離される。
【0043】このようにしてアッシングされた基板G
は、主搬送装置32’により搬送室21’に戻される。
そして、第1の実施形態と同様に、基板Gが第1のロー
ドロック室25を介して載置台11上のいずれかのカセ
ットに収納され、1枚の基板の処理が終了する。
【0044】以上のように、レジスト膜形成、現像、エ
ッチングおよびアッシングを一つの基板処理装置10
0’内でドライプロセスにより実施するので、基本的に
従来のレジスト塗布現像処理システムのような熱的処理
工程が不要となり、レジスト塗布現像処理の工程数を減
少させることができるとともに、従来レジスト塗布現像
処理システムとは離れた位置に設けられていたエッチン
グ処理ユニット71およびアッシング処理ユニット72
を一体化することにより、レジスト膜形成、現像、エッ
チングおよびアッシングを効率良く行うことができる。
また、このように熱的処理工程が不要となり、かつエッ
チング処理ユニット71およびアッシング処理ユニット
72を一体化することから、レジスト塗布および現像、
エッチング処理ならびにアッシング処理を含む一連の処
理を実施する設備を小型化することができる。
【0045】図5は、本発明の第3の実施形態に係る基
板処理装置を模式的に示す平面図である。この実施形態
の基板処理装置100''は、第2の実施形態において搬
送室21’に連結されている現像処理ユニット24およ
びエッチング処理ユニット71の代わりに現像/エッチ
ング処理ユニット75がゲートバルブ76を介して連結
された構成の処理ステーション20''を有している。
【0046】現像/エッチング処理ユニット75は、そ
の中に基板Gを載置するためのステージ75aが設けら
れ、その内部を真空排気可能に構成されており、ドライ
プロセスにより、典型的には公知のプラズマエッチング
技術により、所定パターンに露光されたレジスト膜が現
像されるとともに、レジスト膜の残存した部分をマスク
として基板G上に形成された膜がエッチングされる。す
なわち現像とエッチングとが一括して行われる。
【0047】この基板処理装置100''においては、図
6の(a)、(b)に示すように、図4の(a)、
(b)に示す第2の実施形態の手順と全く同様に、基板
Gに対して露光処理まで施された後、基板Gは搬送室2
1’に戻され、ゲート76が開かれて主搬送機構32’
により基板Gが現像/エッチング処理ユニット75に搬
送される。
【0048】現像/エッチング処理ユニット75では、
図6の(c)に示すように、ドライプロセス、例えば公
知のプラズマエッチング技術により、レジスト膜62の
露光された部分(または、露光されなかった部分)を選
択的に除去して露光パターンを現像するとともに、その
まま連続してレジスト膜62の残存した部分をマスクと
して膜61をエッチングする。すなわち、現像/エッチ
ング処理ユニット75でドライプロセスにより現像とエ
ッチングとを一括して行う。このように現像とエッチン
グとを連続して効率良く行うためには、基板上の被エッ
チング膜のエッチング選択比とレジスト膜の現像の際の
選択比とがほぼ同等になるように、レジスト膜の材質お
よびエッチング条件を適宜設定することが好ましい。
【0049】このようにしてエッチング処理された基板
Gは、第2の実施形態と同様にしてアッシング処理ユニ
ット72でアッシング処理が施され、図6の(d)に示
すように、膜61の上に残存するレジスト膜62が剥離
される。その後、第1および第2の実施形態と同様に、
基板Gが第1のロードロック室25を介して載置台11
上のいずれかのカセットに収納され、1枚の基板の処理
が終了する。
【0050】以上のように、レジスト膜を形成し、露光
した後、現像/エッチング処理ユニット75で現像とエ
ッチングとをドライプロセスにより一括して行うので、
従来のように現像とエッチングを別々の装置で分けて行
う必要がなく、工程を著しく簡略化することができ、か
つ装置を小型化することができる。
【0051】このような観点からは、この実施形態では
レジスト膜形成ユニットは必ずしもドライプロセスでレ
ジスト膜を形成する必要はなく、従来のウェットプロセ
スであっても、上記効果を得ることができる。ウェット
プロセスのレジスト膜形成ユニットの場合、適宜の熱的
処理ユニットと搬送装置とを含む処理ブロックをカセッ
トステーションと一体的に設け、この処理ブロックをロ
ードロック室を介して搬送室に連結するようにすればよ
い。
【0052】なお、本発明は上記実施形態に限定されず
種々変形可能である。例えば、上記第2および第3の実
施形態ではアッシング処理装置を搭載した基板処理装置
について示したが、アッシング処理装置は必須なもので
はない。また、ドライプロセスによりレジスト膜を形成
する際にプラズマCVDを用いたが、これに限らず熱C
VD等他のドライプロセスを用いることができる。さら
に、上記実施形態においては、各処理ユニットを1個ず
つ搭載した例について示したが、処理効率を考慮して所
定の処理ユニットが複数搭載されていてもよい。さらに
また、上記実施形態においては、基板としてLCD基板
を用いた場合について示したが、これに限らず半導体ウ
エハ等他の基板の処理の場合にも適用可能である。しか
し、本発明は大型であるため装置スペースが極めて大き
くならざるを得ないLCD基板に対して特に有効であ
る。
【0053】
【発明の効果】以上説明したように、本発明によれば、
レジスト膜形成および現像を一つの装置内でドライプロ
セスにより実施するので、基本的に従来必要であった熱
的処理工程が不要となり、レジスト塗布現像処理の工程
数を減少させて効率良くこれらの処理を行うことができ
る。また、このように熱的処理工程が不要となるから熱
的処理ユニットを設ける必要がなく、レジスト塗布およ
び現像を含む一連の処理を実施する設備の小型化を実現
することができる。
【0054】また、レジスト膜形成、現像およびエッチ
ングを一つの装置内でドライプロセスにより実施するの
で、基本的に従来のレジスト塗布現像処理システムのよ
うな熱的処理工程が不要となり、レジスト塗布現像処理
の工程数を減少させることができるとともに、従来レジ
スト塗布現像処理システムとは離れた位置に設けられて
いたエッチング処理ユニットを一体化することにより、
レジスト膜形成、現像およびエッチングを効率良く行う
ことができる。また、このように熱的処理工程が不要と
なり、かつエッチング処理ユニットを一体化することか
ら、レジスト塗布および現像、ならびにエッチング処理
を含む一連の処理を実施する設備の小型化を実現するこ
とができる。
【0055】さらに、レジスト膜を形成し、露光した
後、現像とエッチングとをドライプロセスにより一括し
て行うので、従来のように現像とエッチングを別々の装
置で分けて行う必要がなく、工程を著しく簡略化するこ
とができ、かつ装置を小型化することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る基板処理装置を
模式的に示す平面図。
【図2】本発明の第1の実施形態に係る基板処理装置を
用いた基板処理の工程を説明するための図。
【図3】本発明の第2の実施形態に係る基板処理装置を
模式的に示す平面図。
【図4】本発明の第2の実施形態に係る基板処理装置を
用いた基板処理の工程を説明するための図。
【図5】本発明の第3の実施形態に係る基板処理装置を
模式的に示す平面図。
【図6】本発明の第3の実施形態に係る基板処理装置を
用いた基板処理の工程を説明するための図。
【符号の説明】
10……カセットステーション 20……処理ステーション 21……搬送室 22,25……ロードロック室 23……レジスト膜形成ユニット 24……現像処理ユニット 40……インターフェイス部 71……エッチング処理ユニット 72……アッシング処理ユニット 75……現像/エッチング処理ユニット G……基板
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3065 H01L 21/68 A 21/68 21/302 H Fターム(参考) 2H096 CA11 GA36 HA23 JA03 JA04 LA06 5F004 BA04 BB13 BC05 BC06 BD01 BD04 DA26 DA27 DB26 EA04 FA08 5F031 CA05 MA24 MA27 MA29 5F046 JA01 LA11 LB01

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 基板に対してドライプロセスによりレジ
    スト膜を形成するレジスト膜形成ユニットと、 基板上に形成されたレジスト膜を所定パターンに露光
    後、ドライプロセスにより現像する現像処理ユニット
    と、 これらレジスト膜形成ユニットおよび現像処理ユニット
    に対する基板の搬送を行う搬送機構とを具備し、これら
    が一体的に構成されていることを特徴とする基板処理装
    置。
  2. 【請求項2】 基板に対してドライプロセスによりレジ
    スト膜を形成するレジスト膜形成ユニットと、 基板上に形成されたレジスト膜を所定パターンに露光
    後、そのパターンをドライプロセスにより現像する現像
    処理ユニットと、 現像後のパターンに応じて下地膜をドライプロセスによ
    りエッチングするエッチング処理ユニットと、 これらレジスト膜形成ユニット、現像処理ユニットおよ
    びエッチング処理ユニットに対する基板の搬送を行う搬
    送機構とを具備し、これらが一体的に構成されているこ
    とを特徴とする基板処理装置。
  3. 【請求項3】 基板に対してレジスト膜を形成するレジ
    スト膜形成ユニットと、 基板上に形成されたレジスト膜を所定パターンに露光
    後、ドライプロセスにより露光後のパターンの現像およ
    び下地膜のエッチングを一括して行う現像/エッチング
    処理ユニットと、 これらレジスト膜形成ユニットおよび現像/エッチング
    処理ユニットに対する基板の搬送を行う搬送機構とを具
    備し、これらが一体的に構成されていることを特徴とす
    る基板処理装置。
  4. 【請求項4】 前記レジスト膜形成ユニットは、基板に
    対してドライプロセスによりレジスト膜を形成すること
    を特徴とする請求項3に記載の基板処理装置。
  5. 【請求項5】 他のユニットと一体的に設けられ、エッ
    チング処理後に残存するレジスト膜をドライプロセスに
    より剥離するアッシング処理ユニットをさらに具備する
    ことを特徴とする請求項2ないし請求項4のいずれか1
    項に記載の基板処理装置。
  6. 【請求項6】 前記各ユニットは真空に保持可能な真空
    チャンバーを有し、前記搬送機構を収容するとともにこ
    れら真空チャンバーに連通し、内部が真空に保持可能な
    搬送室をさらに具備することを特徴とする請求項1、請
    求項2または請求項4に記載の基板処理装置。
  7. 【請求項7】 処理前の基板および/または処理後の基
    板を収納可能な収納容器を載置する収納容器載置部をさ
    らに具備することを特徴とする請求項1ないし請求項6
    のいずれか1項に記載の基板処理装置。
  8. 【請求項8】 レジスト塗布後の基板に露光処理を施す
    露光装置との間で基板の受け渡しを行うインターフェイ
    ス部をさらに具備することを特徴とする請求項1ないし
    請求項7のいずれか1項に記載の基板処理装置。
  9. 【請求項9】 所定の膜が形成された基板にレジスト膜
    を形成する工程と、 基板上に形成されたレジスト膜を所定パターンに露光す
    る工程と、 露光パターンを現像する工程と、を具備する基板処理方
    法であって、 前記レジスト膜形成工程および現像工程は、一つの装置
    内でドライプロセスにより実施されることを特徴とする
    基板処理方法。
  10. 【請求項10】 所定の膜が形成された基板にレジスト
    膜を形成する工程と、 基板上に形成されたレジスト膜を所定パターンに露光す
    る工程と、 露光パターンを現像する工程と、 現像後のパターンに応じて基板上の膜をエッチングする
    工程とを具備する基板処理方法であって、 前記レジスト膜形成工程、現像工程、エッチング工程
    は、一つの装置内でドライプロセスにより実施されるこ
    とを特徴とする基板処理方法。
  11. 【請求項11】 所定の膜が形成された基板にレジスト
    膜を形成する工程と、 基板上に形成されたレジスト膜を所定パターンに露光す
    る工程と、 露光パターンを現像する工程と、 現像後のパターンに応じて基板上の膜をエッチングする
    工程とを具備する基板処理方法であって、 前記現像工程と前記エッチング工程とをドライプロセス
    により一括して行うことを特徴とする基板処理方法。
  12. 【請求項12】 前記レジスト膜形成工程は、ドライプ
    ロセスにより行うことを特徴とする請求項11に記載の
    基板処理方法。
  13. 【請求項13】 前記現像工程と前記エッチング工程と
    を一括して行う際に、前記基板の被エッチング膜のエッ
    チング選択比とレジスト膜の現像の際の選択比とがほぼ
    同等になるように、レジスト膜の材質およびエッチング
    条件を設定することを特徴とする請求項11または請求
    項12に記載の基板処理方法。
  14. 【請求項14】 エッチング工程終了後、他の工程と同
    一の装置内で残存するレジスト膜をドライプロセスによ
    るアッシングにより剥離することを特徴とする請求項9
    ないし請求項13のいずれか1項に記載の基板処理方
    法。
JP16256499A 1999-06-09 1999-06-09 基板処理装置および基板処理方法 Pending JP2000353649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16256499A JP2000353649A (ja) 1999-06-09 1999-06-09 基板処理装置および基板処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16256499A JP2000353649A (ja) 1999-06-09 1999-06-09 基板処理装置および基板処理方法

Publications (1)

Publication Number Publication Date
JP2000353649A true JP2000353649A (ja) 2000-12-19

Family

ID=15756997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16256499A Pending JP2000353649A (ja) 1999-06-09 1999-06-09 基板処理装置および基板処理方法

Country Status (1)

Country Link
JP (1) JP2000353649A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166970A (ja) * 2003-12-03 2005-06-23 Canon Inc 処理システム、当該処理システムを有する露光装置
JP2007059666A (ja) * 2005-08-25 2007-03-08 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007506134A (ja) * 2003-09-22 2007-03-15 コニンクリユケ フィリップス エレクトロニクス エヌ.ブイ. 液晶表示装置の製造方法
JP2007165883A (ja) * 2005-12-16 2007-06-28 Asm Japan Kk 有機シリコン酸化膜及び多層レジスト構造を形成するための方法
JP2011520242A (ja) * 2008-02-20 2011-07-14 アプライド マテリアルズ インコーポレイテッド フォトレジスト又はドライエッチングを必要としないパターン化ハードマスク薄膜(rfp)形成のプロセスシーケンス
KR101758429B1 (ko) 2013-07-19 2017-07-14 캐논 가부시끼가이샤 리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007506134A (ja) * 2003-09-22 2007-03-15 コニンクリユケ フィリップス エレクトロニクス エヌ.ブイ. 液晶表示装置の製造方法
JP2005166970A (ja) * 2003-12-03 2005-06-23 Canon Inc 処理システム、当該処理システムを有する露光装置
US7670754B2 (en) 2003-12-03 2010-03-02 Canon Kabushiki Kaisha Exposure apparatus having a processing chamber, a vacuum chamber and first and second load lock chambers
JP4564742B2 (ja) * 2003-12-03 2010-10-20 キヤノン株式会社 露光装置及びデバイス製造方法
JP2007059666A (ja) * 2005-08-25 2007-03-08 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2007165883A (ja) * 2005-12-16 2007-06-28 Asm Japan Kk 有機シリコン酸化膜及び多層レジスト構造を形成するための方法
JP2011520242A (ja) * 2008-02-20 2011-07-14 アプライド マテリアルズ インコーポレイテッド フォトレジスト又はドライエッチングを必要としないパターン化ハードマスク薄膜(rfp)形成のプロセスシーケンス
KR101758429B1 (ko) 2013-07-19 2017-07-14 캐논 가부시끼가이샤 리소그래피 장치, 리소그래피 방법, 리소그래피 시스템, 저장 매체 및 물품 제조 방법
US9880475B2 (en) 2013-07-19 2018-01-30 Canon Kabushiki Kaisha Lithography apparatus, lithography method, lithography system, storage medium, and article manufacturing method

Similar Documents

Publication Publication Date Title
US6264748B1 (en) Substrate processing apparatus
JP3779393B2 (ja) 処理システム
JP3926890B2 (ja) 処理システム
JPH1079343A (ja) 処理方法及び塗布現像処理システム
JP5503057B2 (ja) 減圧乾燥装置及び減圧乾燥方法
JPH10150089A (ja) 処理システム
US20090253078A1 (en) Double exposure lithography using low temperature oxide and uv cure process
JPH11233421A (ja) 塗布・現像処理システム
JP2000353649A (ja) 基板処理装置および基板処理方法
JP2000353648A (ja) 基板処理装置
JP5378686B2 (ja) 基板処理装置
JP2001118904A (ja) ロードロック室を備えた基板処理装置および被処理基板の搬送方法
JPH10261689A (ja) 基板処理装置
JP2004055766A (ja) 処理方法及び処理装置
JP2000124129A (ja) 処理装置
JPH11145055A (ja) 基板処理装置
JP2010225957A (ja) 基板処理装置およびそれを用いた基板処理方法
JPH11145251A (ja) 基板処理装置
JP2001168169A (ja) 基板処理システム
JP2001319856A (ja) 塗布現像処理システム及び塗布現像処理方法
JP3665716B2 (ja) 処理システム
JPH10335220A (ja) 処理装置
JPH11204427A (ja) 処理装置
KR20240043474A (ko) 열 처리 장치, 그 동작 방법, 및 포토 스피너 설비
JP2001319857A (ja) 塗布現像処理システム