CN101937906A - 校准阻抗的电路和使用该电路的半导体装置 - Google Patents

Abstract

一种校准阻抗的电路，包括：使能信号发生器，代码发生器和连接控制器。所述使能信号发生器响应于芯片选择信号产生使能信号。所述代码发生器响应于所述使能信号，利用耦合到电极的外部电阻来产生阻抗校准代码。所述连接控制器响应于所述使能信号，控制所述代码发生器和所述电极之间的连接。

Description

校准阻抗的电路和使用该电路的半导体装置

相关申请的交叉引用

根据35U.S.C§119(a)，本申请要求于2009年6月30日向韩国知识产权局提交的韩国申请号为10-2009-0058932的优先权，其全部内容通过引用合并进来，如同全部列出一样。

技术领域

本发明的实施例总的来说涉及半导体电路技术，具体地说涉及校准阻抗的电路和使用该电路的半导体装置。

背景技术

半导体封装是一种以提高集成效率为目的的技术。其中封装有两个或多个裸片(或者称为“芯片”)的多芯片封装类型在半导体封装技术中较为普遍。

多芯片封装的裸片中的每一裸片是独立的元件。在每一裸片是如动态随机存取存储器(DRAM)的存储设备的情况下，每一存储设备需要为执行精确匹配信号输入/输出阻抗至目标值的操作(以下称为“阻抗校准操作”)而设计的阻抗校准模块。

图1是现有技术的半导体装置10的方框图。

如图1所示的半导体装置10包含两个裸片DIE1和DIE2。

阻抗校准模块20和阻抗校准模块30分别设置在DIE1和DIE2中。

阻抗校准单元20和阻抗校准单元30中的每一个需要具有目标阻抗值的参考电阻来执行阻抗操作。

裸片的工艺/电压/温度(PVT)的变化可以对阻抗校准操作产生不利影响。因此，阻抗校准模块利用放置在裸片外部的电阻(以下称为“外部电阻”)作为参考电阻，以执行对抗裸片中的工艺/电压/温度(PVT)变化的精确阻抗校准操作。

如图1所示，所述两个裸片DIE1和DIE2分别通过外部电阻连接电极ZQ0和ZQ1耦合到各自的外部电阻RQ0和RQ1。

然而，配置有外部电阻的半导体装置的缺点是增加被电阻器件以及额外的元件例如用于连接外部电阻到其相应裸片的导线占据的电路面积，因此减少了所述半导体装置的布图裕度。

发明内容

本发明的实施例包括校准阻抗的电路和为了改善布图裕度而使用该电路的半导体设备。

在一个实施例中，提供一种校准阻抗的电路，包括：使能信号发生器，配置为响应于芯片选择信号，产生使能信号；代码发生器，配置为响应于所述使能信号，利用耦合到电极的外部电阻来产生阻抗校准代码；以及连接控制器，配置为响应于所述使能信号，控制所述代码发生器和所述电极之间的连接。

在另一个实施例中，提供一种半导体装置，包括：第一裸片和第二裸片，分别包含阻抗校准模块，其中，用于连接外部电阻的第一裸片的电极和第二裸片的电极互相耦合，并且第一裸片的阻抗校准模块和第二裸片的阻抗校准模块分别响应于芯片选择信号，执行阻抗校准操作。

在另一个实施例中，提供一种半导体装置，包括：第一裸片和第二裸片，分别包含阻抗校准模块；以及通孔，配置为穿透第一裸片和第二裸片以用作电极，其中，外部电阻经通孔共同耦合到第一裸片和第二裸片，并且第一裸片的阻抗校准模块和第二裸片的阻抗校准模块分别响应于芯片选择信号，执行阻抗校准操作。

下面在“具体实施方式”部分描述这些和其它特征，方面和实施例。

附图说明

结合附图描述本发明的特征、方面和实施例，在附图中：

图1是现有技术的半导体装置的方框图；

图2是根据本发明的一个实施例的示例性半导体装置100的方框图；

图3是根据本发明的一个实施例的图2的示例性阻抗校准模块200和300的方框图；

图4是示出图3所示的使能信号发生器210的一个实施例的电路图；

图5是示出根据本发明的一个实施例的示例性半导体装置的阻抗校准操作的时序图；

图6是根据本发明的一个实施例的以双裸片封装(DDP)形式实现的示例性半导体装置101的结构图；以及

图7是根据本发明的一个实施例的以穿透硅通孔形式实现的示例性半导体装置102的结构图。

具体实施方式

下文中，参考附图来详细描述本发明的优选实施例。

在本发明的实施例中，不同裸片共享用于执行阻抗校准操作的一个外部电阻。通过使用选择裸片的信号，对裸片进行以在不同时刻执行阻抗校准操作。

图2是根据本发明的一个实施例的示例性半导体存储装置100的方框图。

在图2所示一个实施例中，半导体装置100被配置为包含两个裸片DIE1和DIE2。

在一个实施例中，两个裸片DIE1和DIE2配置为分别包含阻抗校准模块200和300。

如图2所示，阻抗校准模块200和300经外部电阻连接电极ZQ0和ZQ1共同耦合到相同的外部电阻RQ。

裸片选择信号‘CS0’和‘CS1’分别被提供作为DIE1和DIE2的输入。所述裸片选择信号‘CS0’和‘CS1’控制阻抗校准模块200和300，使各个裸片DIE1和DIE2的阻抗校准操作在不同的时刻被执行。

图3是图2所示的阻抗校准模块200和300的实施例的电路图。

在图3所示的实施例中，阻抗校准模块200配置为包含使能信号发生器210，代码发生器211，以及连接控制器250。

在一个实施例中，可以与阻抗校准模块200相同的配置方式来配置阻抗校准模块300。

使能信号发生器210配置为响应于系统稳定信号‘RES’，芯片选择信号‘CS0’以及刷新识别信号‘CALP’，产生使能信号‘CAL_EN’。

系统稳定信号‘RES’是用于当诸如图形处理单元(GPU)和中央处理单元(CPU)的存储控制器中的电源电压稳定在目标电平时使裸片DIE1和DIE2切换为激活模式的信号。

芯片选择信号‘CS0’是指示是否已在两个裸片DIE1和DIE2中选定裸片DIE1的信号。同理，芯片选择信号‘CS1’是指示裸片DIE2是否已被选定的信号。

刷新识别信号‘CALP’是通过自我刷新或自动刷新而产生的信号。

代码发生器211配置为响应于使能信号‘CAL_EN’，利用耦合到外部电阻连接电极ZQ0的外部电阻RQ产生阻抗校准代码‘CODE_OUT<0:N>’。

在一个实施例中，代码发生器211包含数字/模拟转换器220，比较器230，以及代码计数器240。

数字/模拟转换器220配置为将内部代码‘CODE<0:N>’转换为代码电压‘VCODE’。

在一个实施例中，数字/模拟转换器220包含具有与内部代码‘CODE<0:N>’中的位数相同数目的分支电路。每个分支电路包含晶体管和电阻器。这样，在一个实施例中，晶体管M0至MN的数量和电阻器R0至RN的数量各自与内部代码‘CODE<0:N>’中的位数相同。

内部代码‘CODE<0:N>’通过位单元被输入至分支电路的晶体管的栅极。这样，根据内部代码‘CODE<0:N>’的相应的位单元选定分支电路的电阻，并且因此，选定的电阻的数量和具体被选定的电阻由内部代码‘CODE<0:N>’确定。

代码电压‘VCODE’的值依赖于数字/模拟转换器220中选定的电阻的电阻值与外部电阻RQ的电阻值的电阻比率。例如，当数字/模拟转换器220中的选定电阻的阻值与外部电阻RQ的阻值相等时，代码电压‘VCODE’是数字/模拟转换器220的电源电压的二分之一(例如，分压器效果)。

比较器230配置为通过比较参考电压‘VREF’和代码电压‘VCODE’，输出比较信号‘CMP’。

在代码计数器240的一个实施例中，所述代码计数器240响应于使能信号‘CAL_EN’的激活，根据比较信号‘CMP’，增大内部代码‘CODE<0:N>’或者减小内部代码‘CODE<0:N>’。所述代码计数器240配置为在完成阻抗校准时输出内部代码‘CODE<0:N>’作为阻抗校准代码CODE_OUT<0:N>’。

此时，应当在数字/模拟转换器220的分辨率范围内完成代表阻抗校准操作的内部代码‘CODE<0:N>’的重复增大和减小。因此，随着内部代码‘CODE<0:N>’重复地增大和减小，代码计数器240配置为内部确定校准的完成并且固定内部代码‘CODE<0:N>’，以防止内部代码的增大或减小，之后，输出内部代码作为阻抗校准代码‘CODE_OUT<0:N>’。

连接控制器250配置为根据使能信号‘CAL_EN’，将阻抗校准模块200与外部电阻RQ和另一裸片DIE2的阻抗校准模块300电分离开。也就是，连接控制器250配置为根据使能信号‘CAL_EN’，将外部电阻连接电极ZQ0与数字/模拟转换器220电分离开。

在一个实施例中，连接控制器250包含反相器IV1和晶体管T1。反相器IV1接收使能信号‘CAL_EN’并随后使之反相。反相的使能信号‘CAL_EN’输入到晶体管T1的栅极。晶体管T1的源极耦合到数字/模拟转换器220的电阻R0至RN，并且晶体管T1的漏极通过外部电阻连接电极ZQ0耦合到外部电阻RQ。

图4是图3所示的使能信号发生器210的一个实施例的电路图。

在图4所示的实施例中，使能信号发生器210包含初始信号发生单元211，信号组合单元212，振荡器213以及计数器214。

当激活芯片选择信号‘CS0’时，初始信号发生单元211根据系统稳定信号‘RES’激活初始信号‘CAL_PRE’，并且响应于计数限制信号‘CAL_MAX’，去激活初始信号‘CAL_PRE’。计数限制信号‘CAL_MAX’用于去激活由初始信号‘CAL_PRE’产生的使能信号‘CAL_EN’。

信号组合单元212配置为通过组合刷新识别信号‘CALP’和初始信号‘CAL_PRE’，产生使能信号‘CAL_EN’。

振荡器213配置为响应于初始信号‘CAL_PRE’的激活，产生振荡信号‘OSC’。

计数器214对振荡信号‘OSC’的脉冲数进行计数，并且当脉冲数达到目标计数值时，所述计数器214配置为激活计数限制信号‘CAL_MAX’。

下面参考图2至图5，描述如图2至图4所示配置的本发明的实施例的操作。此时，假设裸片DIE1和DIE2是诸如DRAM的存储设备。

在一个实施例中，例如存储控制器的外部系统，通过识别电源电压‘VDD’‘VDDQ’的稳定，激活系统稳定信号‘RES’。

在激活系统稳定信号‘RES’后，存储控制器可以控制裸片DIE1和DIE2的阻抗校准操作的性能。

此时，在本发明的一个实施例中，通过使用芯片选择信号‘CS0’和‘CS1’，在不同时刻进行裸片DIE1和DIE2中的每个裸片的阻抗校准操作。即，一旦完成裸片DIE1和DIE2中任何一个裸片的阻抗校准操作，执行对另一裸片的阻抗校准操作。下文将描述根据本发明的一个实施例的执行阻抗校准操作的一个例子，其中，执行阻抗校准操作的顺序是先裸片DIE1后裸片DIE2。

如图5所示，首先激活芯片选择信号‘CS0’。此时，去激活芯片选择信号‘CS1’。此时，相对于如读出操作或写入操作的正常状态执行阻抗校准操作，该阻抗校准操作是在激活系统稳定信号‘RES’后被首先执行。

因为系统稳定信号‘RES’和芯片选择信号‘CS0’都被激活，由图4所示的初始信号发生器211输出激活的初始信号‘CAL_PRE’。

在一个实施例中，信号组合单元212响应于激活的初始信号‘CAL_PRE’，激活使能信号‘CAL_EN’。

振荡器213基于初始信号‘CAL_PRE’的激活，产生振荡信号‘OSC’。

在一个实施例中，计数器214对振荡器信号‘OSC’的脉冲数进行计数，并且当计数值达到目标计数值时，所述计数器214激活计数限制信号‘CAL_MAX’。

当计数限制信号‘CAL_MAX’被激活时，信号组合单元211去激活初始信号‘CAL_PRE’。

只要不执行自我刷新或自动刷新操作，刷新识别信号‘CALP’保持去激活状态。当刷新识别信号‘CALP’被去激活时，随着初始信号‘CAL_PRE’被去激活，信号组合单元212去激活使能信号‘CAL_EN’。

图3的代码计数器240执行内部代码的增大和减小。当使能信号‘CAL_EN’被激活时，内部代码‘CODE<0:N>’是否增大或减小依赖于比较信号‘CMP’。

当使能信号‘CAL_EN’被激活时，连接控制器250将数字/模拟转换器220与外部电阻RQ连接。

数字/模拟转换器220将内部代码‘CODE<0:N>’转换为代码电压‘VCODE’，并且向比较器230输出代码电压‘VCODE’。

比较器230通过比较参考电压‘VREF’和代码电压‘VCODE’，输出比较信号‘CMP’。

当使能信号‘CAL_EN’被激活时，重复上述操作，并且一旦完成阻抗校准操作，输出阻抗校准代码‘CODE_OUT<0:N>’。

同时，在阻抗校准模块300中，因为芯片选择信号‘CS1’处于去激活状态，使能信号‘CAL_EN’保持去激活状态，使得代码计数器240不操作。

并且，在阻抗校准模块300中，因为使能信号‘CAL_EN’处于去激活状态，连接控制器250可以将外部电阻连接电极ZQ1和数字/模拟转换器220电分离。

因此，当阻抗校准模块200执行阻抗校准操作时，阻抗校准模块300不操作，并且其电阻不耦合到外部电阻连接电极ZQ0。

这样，在完成阻抗校准模块200的阻抗校准后，通过去激活芯片选择信号‘CS0’并且激活芯片选择信号‘CS1’，执行阻抗校准模块300的阻抗校准操作。

以与阻抗校准模块200的阻抗校准操作相同的方式来执行阻抗校准模块300的阻抗校准操作。此时，阻抗校准模块200的连接控制器250可以将外部电阻连接电极ZQ0与数字/模拟转换器220电分离开。

因此，当阻抗校准模块300执行阻抗校准操作时，阻抗校准模块200不操作，并且其电阻不耦合到外部电阻连接电极ZQ1。

同时，如图5所示，在计数限制信号‘CAL_MAX’被激活后，通过刷新识别信号‘CALP’执行阻抗校准操作，所述刷新识别信号基于自我刷新和自动刷而被激活。

当然，即使在这种情况下，芯片选择信号‘CS0’和‘CS1’被顺序地激活。结果是，顺序地执行对裸片DIE1的阻抗校准模块200的阻抗校准操作和对裸片DIE2的阻抗校准模块300的阻抗校准操作。

以与根据上述正常操作来操作阻抗校准的相同方式来执行基于刷新操作的阻抗校准操作。然而，因为刷新识别信号‘CALP’的激活部分与初始信号‘CAL_PRE’的激活部分不同，在使能信号‘CAL_EN’的激活部分可能存在差异。

即，正常操作中执行阻抗校准的时间可能与基于刷新操作的阻抗校准的时间存在差异。

图6是根据本发明的一个实施例的以双裸片封装(DDP)形式实现的示例性半导体装置101的结构图。

参考图2至图5描述的本发明的实施例可应用于如图6所示的双裸片封装中。

因为双裸片封装不具有用于电极安置的额外空间，如果阻抗校准功能需要较多的空间，阻抗校准功能不能应用于双裸片封装。

然而，在本发明的实施例中，因为不同的裸片DIE1和DIE2共享一个外部电阻RQ，所述实施例可应用于如图6所示的双裸片封装。

在双裸片封装中，仅形成一个外部电阻RQ，并且仅有一个在封装PKG外部的焊接球被分配以连接外部电阻RQ到不同的裸片DIE1以及DIE2。在图6所示的实施例中，仅示出两个裸片；然而，本发明可应用于各种裸片数目的场合。

图7是根据本发明的一个实施例的以TSV(穿透硅通孔)实现的示例性半导体装置102的结构图。

穿透硅通孔方案是一种通过在硅晶片中制造通孔来形成电极的方案。所述TSV方案在高速输入/输出信号处理以及增加信号通道数量上具有极佳的效果。

参见图2至图5，本发明的实施例甚至可以应用于如图7所示的穿透硅通孔结构。

在本发明的一个实施例中，不同的裸片DIE1和DIE2可以共享一个外部电阻RQ。因此，如图7所示，在使用穿透硅通孔结构的情况下，仅需一个用于外部电阻连接电极ZQ的通孔。因此，简化了工艺并且提高布图方面的效果。

在本发明的一个实施例中，因为无论裸片数目多少都仅形成一个通孔，所述实施例不限于仅设置两个裸片DIE1和DIE2的图7的实施例，而是可以应用于不论裸片数目多少的情形。

虽然上面已经描述了一些实施例，但是本领域技术人员将理解，描述的实施例仅仅是示例性的。因此，不应基于描述的实施例来限制在此描述的装置。而是，应当仅根据所附的权利要求结合上面的描述和附图来限制在此描述的器件和方法。

Claims (16)

1.一种校准阻抗的电路，包括：

使能信号发生器，配置为响应于芯片选择信号产生使能信号；

代码发生器，配置为响应于所述使能信号，产生阻抗校准代码，该代码发生器利用耦合到电极的外部电阻来产生所述阻抗校准代码；和

连接控制器，配置为响应于所述使能信号，控制所述代码发生器和所述电极之间的连接。

2.根据权利要求1所述的电路，其中，所述使能信号发生器配置为响应将裸片切换为激活模式的信号的激活和所述芯片选择信号的激活，激活所述使能信号。

3.根据权利要求1所述的电路，其中，所述代码发生器包括：

数字/模拟转换器，配置为将内部代码转换为代码电压；

比较器，配置为通过比较参考电压和所述代码电压，输出比较信号；和

代码计数器，配置为响应所述使能信号的激活，以基于所述比较信号增大或减小所述内部代码。

4.根据权利要求1所述的电路，其中，所述使能信号发生器包括：

初始信号发生单元，配置为响应于所述芯片选择信号和计数限制信号，产生初始信号；

振荡器，配置为响应于所述初始信号，产生振荡信号；

计数器，配置为对所述振荡信号的脉冲数进行计数，并且在该脉冲数达到目标计数值时激活所述计数限制信号，其中，所述初始信号发生单元响应于激活的计数限制信号，去激活所述初始信号；

信号组合单元，配置为响应于所述初始信号和刷新识别信号，产生所述使能信号。

5.一种半导体装置，包括：

第一裸片和第二裸片，每一裸片包含阻抗校准模块，并且每一裸片具有分别将第一裸片和第二裸片连接到外部电阻的电极，

其中，用于连接外部电阻的第一裸片和第二裸片的电极互相耦合，并且，

第一裸片的阻抗校准模块和第二裸片的阻抗校准模块中的每一个响应于芯片选择信号，执行阻抗校准操作。

6.根据权利要求5所述的半导体装置，其中，第一裸片的阻抗校准模块和第二裸片的阻抗校准模块配置为使得当第一裸片的阻抗校准模块和第二裸片的阻抗校准模块之间的阻抗校准模块未被选定时，所述未被选定的阻抗校准模块与相应电极电分离开。

7.根据权利要求5所述的半导体装置，其中，第一裸片和第二裸片中任何一个裸片的阻抗校准模块包括：

使能信号发生器，配置为响应于所述芯片选择信号，产生使能信号；和

代码发生器，配置为响应于所述使能信号，产生阻抗校准代码。

8.根据权利要求7所述的半导体装置，其中，所述代码发生器包括：

数字/模拟转换器，配置为将内部代码转换为代码电压；

比较器，配置为通过比较参考电压和所述代码电压，输出比较信号；和

代码计数器，配置为响应所述使能信号的激活，以基于所述比较信号增大或减小所述内部代码。

9.一种半导体装置，包括：

第一裸片和第二裸片，每一裸片包含阻抗校准模块；

通孔，穿透第一裸片和第二裸片的每一裸片；

外部电阻，经所述通孔共同耦合到第一裸片和第二裸片；和

第一裸片的阻抗校准模块以及第二裸片的阻抗校准模块，其中，第一裸片的阻抗校准模块和第二裸片的阻抗校准模块中的每一阻抗校准模块响应于芯片选择信号，执行阻抗校准操作。

10.根据权利要求9所述的半导体装置，其中，第一裸片和第二裸片中任何一个裸片的阻抗校准模块包括：

使能信号发生器，配置为响应于所述芯片选择信号，产生使能信号；和

代码发生器，配置为响应于所述使能信号，产生阻抗校准代码。

11.根据权利要求10所述的半导体装置，其中，所述代码发生器包括：

数字/模拟转换器，配置为将内部代码转换为代码电压；

比较器，配置为通过比较参考电压和所述代码电压，输出比较信号；和

代码计数器，配置为响应所述使能信号的激活，以基于所述比较信号增大或者减小所述内部代码。

12.一种校准阻抗的半导体装置，所述半导体装置包括：

外部电阻；

多个裸片，共同耦合到所述外部电阻，所述多个裸片中的每一裸片包含阻抗校准模块；

其中，所述阻抗校准模块中的每一个都配置为响应于芯片选择信号，使得阻抗校准模块在彼此不同时刻执行阻抗校准。

13.根据权利要求12所述的半导体装置，其中，所述多个裸片中任何一个裸片的阻抗校准模块包括：

使能信号发生器，配置为响应于所述芯片选择信号，产生使能信号；和

代码发生器，配置为响应于所述使能信号，产生阻抗校准代码。

14.根据权利要求13所述的半导体装置，其中，所述阻抗校准模块还包括：连接控制器，配置为响应所述使能信号，将所述阻抗校准模块和所述外部电阻电分离开。

15.根据权利要求13所述的半导体装置，其中，所述代码发生器包括：

数字/模拟转换器，配置为将内部代码转换为代码电压；

比较器，配置为通过比较参考电压和所述代码电压，输出比较信号；和

代码计数器，配置为响应所述使能信号的激活，以基于所述比较信号增大或减小所述内部代码。

16.根据权利要求13所述的半导体装置，其中，所述使能信号发生器包括：

初始信号发生单元，配置为响应于所述芯片选择信号和计数限制信号，产生初始信号；

振荡器，配置为响应于所述初始信号，产生振荡信号；

计数器，配置为对所述振荡信号的脉冲数进行计数，并在该脉冲数达到目标计数值时激活所述计数限制信号，其中，所述初始信号发生单元响应于激活的计数限制信号，去激活所述初始信号；和

信号组合单元，配置为响应于所述初始信号和刷新识别信号，产生所述使能信号。

Images