CN101884101A - Cmos半导体装置及其制造方法 - Google Patents

Cmos半导体装置及其制造方法 Download PDF

Info

Publication number
CN101884101A
CN101884101A CN2008801190044A CN200880119004A CN101884101A CN 101884101 A CN101884101 A CN 101884101A CN 2008801190044 A CN2008801190044 A CN 2008801190044A CN 200880119004 A CN200880119004 A CN 200880119004A CN 101884101 A CN101884101 A CN 101884101A
Authority
CN
China
Prior art keywords
type mosfet
layer
insulating barrier
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801190044A
Other languages
English (en)
Other versions
CN101884101B (zh
Inventor
三濑信行
荣森贵尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101884101A publication Critical patent/CN101884101A/zh
Application granted granted Critical
Publication of CN101884101B publication Critical patent/CN101884101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及CMOS半导体装置及其制造方法。本发明的CMOS半导体装置包括n型MOSFET和p型MOSFET，n型MOSFET的栅极电极具有由high-k材料构成的第一绝缘层和设置在第一绝缘层上并由金属材料构成的第一金属层，p型MOSFET的栅极电极具有由high-k材料构成的第二绝缘层和设置在第二绝缘层上并由金属材料构成的第二金属层，第一绝缘层和第二绝缘层由不同的high-k材料构成，第一金属层和第二金属层由相同的金属材料构成。

Description

CMOS半导体装置及其制造方法
技术领域
本发明涉及一种CMOS半导体装置及其制造方法，尤其涉及将high-k材料用于栅极电极的CMOS半导体装置及其制造方法。
背景技术
近年来，在CMOS半导体装置中，伴随着微细化，由SiON或SiO2构成的栅极绝缘层薄膜化，因隧道现象穿过栅极绝缘层的漏电流成为问题。
相对于此，将铪等high-k材料(高介电常数材料)用于栅极绝缘层，使栅极绝缘层为固定的膜厚，防止发生漏电流。另外，在将high-k材料用于栅极电极的情况下，在与硅栅极电极的界面发生费米能级的钉扎效应(pinning)，因此，作为栅极电极材料，取代多晶硅而使用镍硅化物等金属。
例如，在将high-k材料用于栅极绝缘层的情况下，作为p沟道MOSFET的金属栅极电极使用NiSi，作为n沟道MOSFET的金属栅极电极使用Ni2Si。
专利文献1：日本特开2002-359295号公报
发明内容
发明所要解决的课题
在CMOS半导体装置中，为了控制p沟道MOSFET和n沟道MOSFET的阈值电压，需要以高精度控制栅极长度Lg。例如，在栅极长度Lg为20nm的情况下，所允许的栅极长度的波动LWR(Line WidthRoughness：线宽度粗糙度)为5％左右，约为1nm。
但是，不可能通过同一蚀刻工序、即通过使用一种蚀刻气体的一次蚀刻工序对如NiSi和Ni2Si那样材料不同的栅极电极进行高精度加工，通常，电极的侧壁有时成为锥状。
另一方面，在通过分别不同的蚀刻工序对材料不同的两个栅极电极进行加工的情况下，在栅极长度Lg为20nm那样的微细结构中，不可能实现蚀刻掩模的掩模对准。
因此，本发明的目的在于提供一种以高精度控制栅极长度的使用high-k材料的CMOS半导体装置及其制造方法。
因此，本发明的CMOS半导体装置，包括n型MOSFET和p型MOSFET，其特征在于，n型MOSFET的栅极电极具有由high-k材料构成的第一绝缘层和设置在第一绝缘层上并由金属材料构成的第一金属层，p型MOSFET的栅极电极具有由high-k材料构成的第二绝缘层和设置在第二绝缘层上并由金属材料构成的第二金属层，第一绝缘层和第二绝缘层由不同的high-k材料构成，第一金属层和第二金属层由相同的金属材料构成。
另外，本发明提供一种CMOS半导体装置的制造方法，该CMOS半导体装置包括n型MOSFET和p型MOSFET，其特征在于，该制造方法包括：准备规定了n型MOSFET形成区域和p型MOSFET形成区域的半导体基板的工序；在半导体基板上依次形成high-k材料层、第一盖层、以及第一金属层的工序；将p型MOSFET形成区域以外的第一盖层以及第一金属层除去的工序；在半导体基板上依次形成第二盖层以及第二金属层的工序；将n型MOSFET形成区域以外的第二金属层除去的工序；将第一金属层和第二金属层用作掩模，除去n型MOSFET形成区域和p型MOSFET形成区域之间的第二盖层的工序；除去第一金属层和第二金属层的工序；在半导体基板上形成栅极金属材料层的工序；在同一蚀刻工序中对栅极金属材料层进行蚀刻，形成n型MOSFET和p型MOSFET的各栅极电极的栅极金属层的工序。
在本发明的CMOS半导体装置中，能够以高精度对阈值电压进行控制。
另外，在本发明的CMOS半导体装置的制造方法中，由于在同一蚀刻工序中形成n型MOSFET和p型MOSFET的各栅极电极的栅极金属层，因此，能够以高精度对栅极电极进行加工。
附图说明
图1是本发明的实施方式1的CMOS半导体装置的剖视图。
图1A是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1B是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1C是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1D是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1E是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1F是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1G是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1H是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1I是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1J是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图1K是本发明的实施方式1的CMOS半导体装置的制造工序的剖视图。
图2A是本发明的实施方式2的CMOS半导体装置的制造工序的剖视图。
图2B是本发明的实施方式2的CMOS半导体装置的制造工序的剖视图。
图2C是本发明的实施方式2的CMOS半导体装置的制造工序的剖视图。
图3A是本发明的实施方式3的CMOS半导体装置的制造工序的剖视图。
图3B是本发明的实施方式3的CMOS半导体装置的制造工序的剖视图。
图3C是本发明的实施方式3的CMOS半导体装置的制造工序的剖视图。
图3D是本发明的实施方式3的CMOS半导体装置的制造工序的剖视图。
图3E是本发明的实施方式3的CMOS半导体装置的制造工序的剖视图。
图3F是本发明的实施方式3的CMOS半导体装置的制造工序的剖视图。
图3G是本发明的实施方式3的CMOS半导体装置的制造工序的剖视图。
图3H是本发明的实施方式3的CMOS半导体装置的制造工序的剖视图。
图4A是本发明的实施方式4的CMOS半导体装置的制造工序的剖视图。
图4B是本发明的实施方式4的CMOS半导体装置的制造工序的剖视图。
图4C是本发明的实施方式4的CMOS半导体装置的制造工序的剖视图。
图4D是本发明的实施方式4的CMOS半导体装置的制造工序的剖视图。
图4E是本发明的实施方式4的CMOS半导体装置的制造工序的剖视图。
图4F是本发明的实施方式4的CMOS半导体装置的制造工序的剖视图。
图4G是本发明的实施方式4的CMOS半导体装置的制造工序的剖视图。
图4H是本发明的实施方式4的CMOS半导体装置的制造工序的剖视图。
图5A是本发明的实施方式4的其他CMOS半导体装置的制造工序的剖视图。
图5B是本发明的实施方式4的其他CMOS半导体装置的制造工序的剖视图。
图5C是本发明的实施方式4的其他CMOS半导体装置的制造工序的剖视图。
图6A是本发明的实施方式5的CMOS半导体装置的制造工序的剖视图。
图6B是本发明的实施方式5的CMOS半导体装置的制造工序的剖视图。
图6C是本发明的实施方式5的CMOS半导体装置的制造工序的剖视图。
图6D是本发明的实施方式5的CMOS半导体装置的制造工序的剖视图。
图6E是本发明的实施方式5的CMOS半导体装置的制造工序的剖视图。
图6F是本发明的实施方式5的CMOS半导体装置的制造工序的剖视图。
图6G是本发明的实施方式5的CMOS半导体装置的制造工序的剖视图。
图6H是本发明的实施方式5的CMOS半导体装置的制造工序的剖视图。
图7A是本发明的实施方式6的CMOS半导体装置的制造工序的剖视图。
图7B是本发明的实施方式6的CMOS半导体装置的制造工序的剖视图。
图7C是本发明的实施方式6的CMOS半导体装置的制造工序的剖视图。
图7D是本发明的实施方式6的CMOS半导体装置的制造工序的剖视图。
图7E是本发明的实施方式6的CMOS半导体装置的制造工序的剖视图。
图7F是本发明的实施方式6的CMOS半导体装置的制造工序的剖视图。
图8是本实施方式7的CMOS半导体装置的栅极电极的结构图。
图9是在本实施方式1～6中所说明的CMOS半导体装置的栅极电极的结构图。
图10A是本实施方式8的CMOS半导体装置的制造工序的概略图。
图10B是本实施方式8的CMOS半导体装置的制造工序的概略图。
图11是本实施方式9的CMOS半导体装置的栅极电极的结构图。
其中，附图标记说明如下：
1、11、21绝缘层、12、22盖层、13、14、23、24金属层、10、20栅极电极、100CMOS半导体装置、101n型MOSFET、102p型MOSFET、105半导体基板、110n阱区域、120p阱区域、111、121栅极/源极区域、130元件隔离层。
具体实施方式
下面，参照附图对本发明的优选实施方式进行说明。此外，在下面的说明中，适当使用“上”、“下”、“左”、“右”以及包含这些用语的名称，但是，这些方向是为了使参照了附图的发明的理解变得容易而使用的，将实施方式上下反转、或者向任意的方向旋转后的方式当然也包含在本申请发明的技术范围内。
实施方式1
图1是用100表示整体的本实施方式1的CMOS半导体装置(互补型半导体装置)的剖视图。
CMOS半导体装置100包括n型MOSFET101和p型MOSFET102。
CMOS半导体装置100包括由例如硅构成的半导体基板105。在半导体基板100上设置有n型阱区域110和p型阱区域120。n型阱区域110和p型阱区域120之间被例如由氧化硅构成的层间绝缘层130绝缘。
在n型阱区域110设置有源极/漏极区域111。在被源极/漏极区域111夹持的沟道区域上设置有栅极电极10。栅极电极10包括栅极绝缘层11、盖层12、在其上设置的栅极金属层13、14。栅极绝缘层11例如由如HfLaO或HfMgO那样的High-k材料构成，盖层12例如由MgO或LaO构成。另外，栅极金属层13由耐热性高的中间带隙材料(mid-gapmaterial)、例如TiN、TaN、TaSiN、NiSi、PtSi、或者CoSi2构成，栅极金属层14例如由低电阻材料的W构成。
另一方面，在p型阱区域120设置有源极/漏极区域121。在被源极/漏极区域121夹持的沟道区域上设置有栅极电极20。栅极电极20包括栅极绝缘层21、盖层22、在其上设置的栅极金属层23、24。栅极绝缘层21例如由如HfAlO那样的High-k材料构成，盖层22例如由AlO构成。另外，栅极金属层23、24由与n型MOSFET101的栅极金属层13、14相同的金属材料构成。
在这样的CMOS半导体装置100中，能够以高精度对栅极电极进行加工，并且，能够容易且正确地对阈值电压进行控制。栅极长度Lg的波动LWR能够为5％以下。
作为CMOS半导体装置100的具体的栅极结构，例如为，
n型MOSFET：W/TiN/MgO(或LaO)/HfSiON/Si基板；
p型MOSFET：W/TiN/AlO/HfSiON/Si基板。
参照图1A～图1K，对本实施方式1的CMOS半导体装置100的制造方法进行说明。图中，与图1相同的附图标记表示相同或者相当的部分，该制造方法包括下面的工序1～工序9。
工序1：如图1A所示，准备由硅构成的半导体基板105。如图1A所记载那样，左侧为n型MOSFET101的形成区域，右侧为p型MOSFET102的形成区域。此外，在图1B以后的图中，省略半导体基板105。
接着，在半导体基板105上形成膜厚为1nm以下的硅氧化膜(未图示)，然后，在其上形成绝缘层1。绝缘层1例如由如HfSiON那样的High-k(高介电常数)材料构成。绝缘层1通过ALD法、MOCVD法、或者溅射法形成。根据需要，也可以在形成工序的途中或者最后进行氮化处理或热处理。
在绝缘层1上形成由Al2O3构成的盖层22。盖层22的膜厚约为1nm，通过ALD法、MOCVD法、溅射法等制作。根据需要也可以进行热处理工序。
在盖层22上形成膜厚为10nm左右的第一TiN层31，接着，形成膜厚为10nm左右的SiN层33。这些的形成使用例如溅射法或CVD法进行。
工序2：如图1B所示，通过例如将光致抗蚀剂(未图示)用作蚀刻掩模的干蚀刻，除去nMOSFET形成区域的SiN层33。接着，除去抗蚀剂掩模，将SiN层33用作蚀刻掩模，通过使用了H2O2的湿蚀刻除去第一TiN层31、盖层22。在该工序中绝缘层1几乎没有受到损伤。
接着，使用例如ALD法、MOCVD法、溅射法形成由MgO或者LaO构成的盖层12。盖层12的膜厚为1nm左右，但是，不一定需要是与pMOSFET形成区域的盖层22相同的膜厚。
此外，在盖层12、22上也可以进一步形成HfO层。在该情况下，在n型MOSFET中，栅极绝缘层为HfO/MgO/HfSiON，在p型MOSFET中，栅极绝缘层为HfO/AlO/HfSiON。
工序3：如图1C所示，例如使用溅射法或CVD法，形成膜厚为10nm左右的第二TiN层32。
此外，第一、第二TiN层31、32是在制造工序中所需的、但在最终产品中不残留的层。因此，优选是能够容易形成、选择比高且容易除去的材料。例如，除了TiN之外，也可以使用多晶Si。
工序4：如图1D所示，通过例如溅射法或CVD法形成膜厚为10nm左右的SiN层34。接着，在nMOSFET形成区域形成抗蚀剂掩模36。
工序5：如图1E所示，将抗蚀剂掩模36用作蚀刻掩模，有选择地对SiN层34进行蚀刻。蚀刻在第二TiN层32上停止。
工序6：如图1F所示，通过等离子体灰化等有选择地除去抗蚀剂掩模36。
工序7：如图1G所示，将SiN层34用作蚀刻掩模，有选择地除去第二TiN层32。
工序8：如图1H所示，使用湿蚀刻除去SiN层33、34、以及露出的盖层12。
工序9：如图1I所示，通过例如使用了H2O2的湿蚀刻有选择地除去第一、第二TiN层31、32。
工序10：如图1J所示，使用例如溅射法形成由耐热性高的中间带隙材料构成的膜厚为30nm以下的TaN层3。作为中间带隙材料，也可以取代TaN而使用TiN。
接着，在TaN层3上使用例如溅射法形成低电阻的钨层4。膜厚为例如50nm。
工序11：最后，如图1K所示，将由例如SiN构成的硬掩模(未图示)用作蚀刻掩模，对钨层4、TiN层3、盖层12、22、以及绝缘层1进行蚀刻，形成n型MOSFET的栅极电极10、p型MOSFET的栅极电极20。
通过上面的工序，形成如图1K所示那样的CMOS半导体装置100。
此外，虽然在此没有言及，但是，阱区域、层间绝缘层、源极/漏极区域的形成以与以往的CMOS半导体装置的制造工序同样的工序来进行。
如以上所述，在本实施方式1的CMOS半导体装置100的制造工序中，nMOSFET和pMOSFET的栅极电极的金属层(在此为钨层4和TaN层)由同一材料形成，因此，能够以相同的蚀刻工序(在此为工序11)进行蚀刻。因此，例如栅极长度为20nm左右的微细的栅极电极的蚀刻也能够高精度地进行。
即，在本实施方式1的制造方法中，n型MOSFET和p型MOSFET用的栅极金属层的材料相同，相比同时蚀刻不同的材料，控制性提高。
例如，当栅极金属层的材料相互不同时，蚀刻形状不同或者与下层的绝缘层(High-k材料)的选择比变低。当蚀刻形状不同时，在n型MOSFET和p型MOSFET之间，栅极长度或沟道长度不同。另外，当选择比变低时，半导体基板1也被蚀刻。
另外，由于将最终形成栅极电极的金属直接形成在HfSiON等High-k材料(绝缘层)上，所以，在蚀刻工序中，不存在STI等元件隔离区域的一部分被蚀刻的情况。因此，能够得到良好的元件隔离特性。
实施方式2
在图2A～图2C中示出本实施方式2的CMOS半导体装置的制造方法。
在该制造方法中，进行与实施方式1所示的图1A～图1F同样的工序，得到图2A的结构。
接着，如图2B所示，通过将SiN层34用作蚀刻掩模的选择蚀刻，对第二TiN层32和盖层12进行蚀刻。
接着，使用例如CVD法或溅射法，在整个面上形成钨层4。
接着，如图2C所示，将例如由SiN构成的硬掩模(未图示)用作蚀刻掩模，对钨层4、TiN层31、33进行蚀刻，形成n型MOSFET以及p型MOSFET的栅极电极。
在以上的工序中，形成如图2C所示那样的CMOS半导体装置150。
实施方式3
图3A～图3H中示出本实施方式3的CMOS半导体装置的制造方法。该制造方法包括下面的工序1～8。本制造方法为在实施方式1的图1A～1K所示的制造方法中没有形成SiN层33、34的方法。图中，与图1A～1K相同的附图标记表示相同或者相当的部分。
工序1：如图3A所示，在半导体基板105(图3B以后的图中省略)上制作由例如HfSiON构成的绝缘层1、盖层12、22、TiN层31、32。在这些层的制作中，除了SiN层33的形成工序之外，以与图1A～1C记载的工序大致相同的工序制作。
工序2：如图3B所示，在nMOSFET形成区域形成光致抗蚀剂的抗蚀剂掩模36。
工序3：如图3C所示，将抗蚀剂掩模36用作蚀刻掩模，通过使用了例如H2O2的湿蚀刻，有选择地除去TiN层32。
工序4：如图3D所示，通过灰化法除去抗蚀剂掩模36。在该工序中，盖层12的表面暴露在灰化环境中。
工序5：如图3E所示，使用将TiN层31、32作为蚀刻掩模的湿蚀刻，除去绝缘层1之上的盖层12。
工序6：如图3F所示，有选择地除去TiN层31、32。
工序7：如图3G所示，使用例如溅射法形成膜厚为30nm以下的TaN层3。也可以取代TaN而使用TiN。接着，在TaN层3上，使用例如溅射法形成低电阻的钨层4。膜厚例如为50nm。
工序8：最后，如图3H所示，将例如由SiN构成的硬掩模(未图示)用作蚀刻掩模，对钨层4、TaN层3、盖层12、22进行蚀刻，形成n型MOSFET的栅极电极10、p型MOSFET的栅极电极20。
在该制造方法中，由于没有形成SiN层，所以，能够使制造工序简化。另一方面，在工序4(图3D)中，盖层12的表面被暴露在灰化环境中。因此，该制造方法优选在灰化工序不对器件特性造成影响的情况下使用。
实施方式4
图4A～图4H中示出本实施方式4的CMOS半导体装置的制造方法。该制造方法包括以下的工序1～8。图中，与图1A～1K相同的附图标记表示相同或者相当的部分。
工序1：如图4A所示，在半导体基板(未图示)上形成例如由HfSiON构成的绝缘层1后，通过CVD法等形成非晶硅层40。
工序2：如图4B所示，在n型MOSFET形成区域形成光致抗蚀剂层51。接着，通过将光致抗蚀剂层51用作注入掩模的离子注入，在p型MOSFET形成区域的非晶硅层40中注入Al离子41。
工序3：如图4C所示，除去光致抗蚀剂层51后，取而代之，在p型MOSFET形成区域形成光致抗蚀剂层52。接着，通过将光致抗蚀剂层52用作注入掩模的离子注入，在n型MOSFET形成区域的非晶硅层40中注入Mg离子42。
工序4：如图4D所示，除去光致抗蚀剂层52。在非晶硅层40的n型MOSFET形成区域中注入Mg离子，另一方面，在p型MOSFET形成区域中注入Al离子。
工序5：如图4E所示，进行热处理，使Mg以及Al偏析到非晶硅层40的上部以及下部。使用例如RTA法，在处理温度为600℃、处理时间为30秒的条件下进行热处理。其结果是，如图4E所示，在n型MOSFET形成区域的非晶硅层40的上下形成Mg偏析层45、46，在p型MOSFET形成区域的非晶硅层40的上下形成Al偏析层43、44。
工序6：如图4F所示，通过使用了例如KOH水溶液的湿蚀刻，除去Mg偏析层46、Al偏析层44、以及非晶硅层40。
工序7：如图4G所示，通过使用了氧等离子体的等离子体氧化，对Mg偏析层45、Al偏析层43进行氧化，形成由MgO构成的盖层12、由AlO构成的盖层22。
工序8：如图4H所示，依次形成TiN层3、钨层4。
最后，以与实施方式1的工序11(图1K)同样的工序，对TiN层3、钨层4同时进行蚀刻，进而，对盖层12、22、绝缘层1进行蚀刻，形成栅极电极。
图5A～图5C是本实施方式4的其他CMOS半导体装置的制造方法。
在该制造方法中，在进行上述工序5(图4E)后，仅对非晶硅层40之上的Mg偏析层46以及Al偏析层44进行蚀刻，使非晶硅层40残留。
接着，如图5B所示，例如使用抗蚀剂掩模(未图示)同时对n型MOSFET形成区域以及p型MOSFET形成区域的非晶硅层40进行蚀刻。进而，对Mg偏析层44、Al偏析层43以及绝缘层1进行蚀刻，形成栅极电极。
最后，使用FUSI栅极制作工序，使非晶硅和镍进行反应，形成由NiSi构成的栅极金属48。
这样，在本实施方式4的制造方法中，对非晶硅层进行蚀刻，将n型MOSFET形成区域和p型MOSFET形成区域的栅极电极同时形成，所以，能够进行高精度的加工。
实施方式5
图6A～图6H示出本实施方式5的CMOS半导体装置的制造方法。该制造方法包括下面的工序1～8。图中，与图1A～1K相同的附图标记表示相同或相当的部分。
工序1：如图6A所示，在半导体基板(未图示)上形成例如由HfSiON构成的绝缘层1后，通过CVD法等形成非晶硅层60。
工序2：如图6B所示，在n型MOSFET形成区域形成TEOS(或SiN)层55。接着，通过溅射法或CVD法，形成Al层43、非晶硅层61。
工序3：如图6C所示，进行热处理，使Al扩散，在多晶硅层63的表面以及绝缘层1之上形成Al层43。此外，在热处理工序中，非晶硅层61成为多晶硅层63。
工序4：如图6D所示，除去多晶硅层63、Al层43，仅在p型MOSFET形成区域的绝缘层1之上残留Al层43。
工序5：如图6E所示，除去TEOS层55。接着，在p型MOSFET形成区域形成TEOS层56。接着，通过溅射法或CVD法，形成Mg层44、非晶硅层64。
工序6：如图6F所示，进行热处理，使Mg扩散，在多晶硅层65的表面以及绝缘层1之上形成Mg层44。此外，在热处理工序中，非晶硅层64成为多晶硅层65。
工序7：如图6G所示，除去多晶硅62之上的所有的层。由此，绝缘层1、在绝缘层1的n型MOSFET形成区域所形成的Mg层44、在绝缘层1的p型MOSFET形成区域所形成的Al层43残留。进而，进行使用了氧等离子体的等离子体氧化，形成由MgO构成的盖层12、由AlO构成的盖层22。
工序8：如图6H所示，依次形成TiN层3、钨层4。
最后，以与实施方式1的工序11(图1K)同样的工序，同时蚀刻TiN层3、钨层4，进而，对盖层12、22、绝缘层1进行蚀刻，形成栅极电极。
这样，在本实施方式5的制造方法中，同时形成n型MOSFET形成区域和p型MOSFET形成区域的栅极电极，因此能够进行高精度的加工。
实施方式6
在图7A～图7F中示出本实施方式6的CMOS半导体装置的制造方法。该制造方法包括下面的工序1～6。图中，与图1A～1K相同的附图标记表示相同或者相当的部分。
工序1：如图7A所示，在例如由硅构成的半导体基板(未图示)上层叠HfSiON等电介质、多晶硅。接着，同时对这些进行蚀刻，在n型MOSFET形成区域和p型MOSFET形成区域分别制作由绝缘层1和多晶硅层70构成的栅极电极。
由于双方的栅极电极的栅极金属都由多晶硅70构成，所以，能够通过一次蚀刻进行高精度的加工。例如，栅极电极的栅极长度为20μm左右。
工序2：如图7B所示，使用例如CVD法在整个面上形成氧化硅层。接着，使用CMP法使上表面平坦化，形成层间绝缘层71。
工序3：如图7C所示，在p型MOSFET形成区域形成掩模72(在图7C中未示出)，有选择地除去n型MOSFET形成区域的多晶硅70。
工序4：如图7D所示，从掩模72之上开始依次形成由例如MgO构成的盖层73、TaSiN层74、钨层75。关于这些层的形成，例如通过ALD法、MOCVD法等来形成。
工序5：如图7E所示，从上部开始对盖层73、TaSiN层74、钨层75进行蚀刻。接着，在n型MOSFET上形成掩模(未图示)，有选择地蚀刻p型MOSFET的多晶硅70。接着，形成由AlO构成的盖层76、Pt层77、钨层75。
工序6：如图7F所示，使用CMP法进行平坦化后，除去层间绝缘层71，在n型MOSFET形成区域和p型MOSFET形成区域，形成栅极电极(取代栅极(replacement gate))。
使用上述制造方法，由此，作为栅极金属材料也能够选择耐热性低的金属材料，材料选择的范围变宽。
另外，在仅选择high-k材料而阈值电压的控制不充分的情况下，选择栅极金属的材料，能够调整阈值电压。
实施方式7
在上述实施方式1～6中，如图9所示，在n型MOSFET的栅极电极和p型MOSFET的栅极电极中，作为绝缘层使用例如由HfSiON构成的通用High-k材料，作为盖层使用例如由LaO或MgO构成的n盖(nCap)和例如由AlO构成的p盖(pCap)那样不同的材料。由此，对阈值电压进行正确的控制。
另外，形成在盖层上的金属层(Metal)在双方的栅极电极中为同一材料。
相对于此，在n型MOSFET和p型MOSFET双方的栅极电极中，可以仅使金属层(Metal)相同，而使绝缘层不同(nHigh-k和pHigh-k)。
例如，即使制作成图9那样的结构，通过制造工序的热处理等，由通用High-k构成的绝缘层和其上的盖层也发生反应，存在最终的结构也为如图8那样的结构的情况。
具体地说，栅极电极为如下的堆叠结构，
n型MOSFET：W/TiN/HfMgO/Si基板；
p型MOSFET：W/TiN/HfAlO/Si基板。
与图9的结构不同之处在于，栅极绝缘层为二层结构或一层结构。
另外，作为其他具体例，栅极电极也可以如以下那样使盖层为二层结构，
n型MOSFET：W/TiN/MgO/AlO/HfSiON/Si基板；
p型MOSFET：W/TiN/AlO/MgO/HfSiON/Si基板。
也能够更换AlO和MgO的上下位置。
另外，也可以仅在n型MOSFET或者p型MOSFET中任一个上插入追加的盖层。在该情况下，栅极电极例如为如下的堆叠结构，
n型MOSFET：W/TiN/MgO/HfSiON/Si基板；
p型MOSFET：W/TiN//HfSiON/Si基板。
另外，也可以如
n型MOSFET：W/TiN/HfSiON/MgO/SiO2(SiON)/Si基板；
p型MOSFET：W/TiN/HfSiON/AlO/SiO2(SiON)/Si基板那样，在Si基板上设置SiO或SiON，在其上设置盖层，进而，在其上设置由HfSiON等high-k材料构成的绝缘层。
这样，使绝缘层和盖层的上下关系反过来，由此，能够将由MgO或AlO构成的盖层配置在接近Si基板的位置。其结果是，能够更容易地对阈值电压进行控制。
实施方式8
如图10A所示，在栅极金属都为多晶硅的状态下，在对栅极电极进行蚀刻后，使多晶硅与Ni或Pt反应，最终结构可以变为如图10B所示那样的结构。
即，本发明的特征在于，在栅极电极的蚀刻工序中，若n型MOSFET和p型MOSFET双方的栅极电极的栅极金属相同，则这些栅极电极能够通过一次蚀刻工序同时形成，能够非常高精度地进行蚀刻加工。
因此，如图10A、图10B所示，在对栅极金属进行蚀刻后，n型MOSFET和p型MOSFET的栅极金属的材料也可以不同。
具体地说，例如，栅极电极的蚀刻时的堆叠为，
n型MOSFET：Poly-Si/MgO/HfSiO/Si基板；
p型MOSFET：Poly-Si/AlO/HfSiO/Si基板，
最终结构的堆叠为，
n型MOSFET：FUSI/NiSi/MgO/HfSiO/Si基板；
p型MOSFET：FUSI-PtSi/AlO/HfSiO/Si基板。
此外，在本实施方式中，主要对栅极电极结构进行了叙述，但是，源极/漏极等其他结构与图1所示的CMOS半导体装置100相同。另外，根据需要，也可以形成HALO层或延伸层。
实施方式9
图11是本实施方式9的CMOS半导体装置的概略图。
在该CMOSFET中，作为n型CMOSFET的栅极电极采用如下三种结构：
n型MOSFET1：Poly-SI/TiN/LaO/HfSiO/Si基板；
n型MOSFET2：Poly-SI/TiN/HfSiO/Si基板；
n型MOSFET3：Poly-SI/TiN/AlO/HfSiO/Si基板。
此外，在图11中，在Si基板的表面也记载了SiO2膜，但是，也可以没有。
在n型MOSFET1～3中，与栅极绝缘层仅为SiO2的结构比较，阈值电压(Vth)漂移+0.2V(MOSFET1)、+0.5V(MOSFET2)、+0.8V(MOSFET3)。
另一方面，作为p型CMOSFET的栅极电极采用如下三种结构：
p型MOSFET1：Poly-SI/TiN/LaO/HfSiO/Si基板；
p型MOSFET2：Poly-SI/TiN/HfSiO/Si基板；
p型MOSFET3：Poly-SI/TiN/AlO/HfSiO/Si基板。
在p型MOSFET1～3中，与栅极绝缘层仅为SiO2的结构比较，阈值电压(Vth)漂移-0.2V(MOSFET1)、-0.5V(MOSFET2)、-0.8V(MOSFET3)。
这些栅极电极中，由于栅极金属材料都相同，所以，能够通过一次蚀刻工序制作，能够做成加工精度高的栅极电极。
另外，作为n型、p型MOSFET，能够分别形成三种阈值电压的漂移量不同的栅极电极。因此，在这些中组合6种栅极电极，由此，能够制作包含阈值电压不同的多个MOSFET的集成型CMOS半导体装置。

Claims (19)

1.一种CMOS半导体装置，包括n型MOSFET和p型MOSFET，其特征在于，
n型MOSFET的栅极电极具有由high-k材料构成的第一绝缘层和设置在第一绝缘层上并由金属材料构成的第一金属层，
p型MOSFET的栅极电极具有由high-k材料构成的第二绝缘层和设置在第二绝缘层上并由金属材料构成的第二金属层，
第一绝缘层和第二绝缘层由不同的high-k材料构成，第一金属层和第二金属层由相同的金属材料构成。
2.如权利要求1所述的CMOS半导体装置，其特征在于，
第一绝缘层由包含第二绝缘层中所不包含的元素的high-k材料构成，第二绝缘层由包含第一绝缘层中所不包含的元素的high-k材料构成。
3.如权利要求1或2所述的CMOS半导体装置，其特征在于，
第一绝缘层以及第二绝缘层由彼此仅一种元素不同且其他元素相同、并且包含三种以上元素的high-k材料构成。
4.如权利要求1～3中任一项所述的CMOS半导体装置，其特征在于，
第一绝缘层由HfLaO或HfMgO构成，第二绝缘层由HfAlO构成。
5.一种CMOS半导体装置，包括n型MOSFET和p型MOSFET，其特征在于，
n型MOSFET的栅极电极具有包含high-k材料与盖材料的第一绝缘层和设置在第一绝缘层上并由金属材料构成的第一金属层，
p型MOSFET的栅极电极具有包含high-k材料与盖材料的第二绝缘层和设置在第二绝缘层上并由金属材料构成的第二金属层，
第一绝缘层和第二绝缘层由相同的high-k材料和彼此不同的盖材料构成，第一金属层和第二金属层由相同的金属材料构成。
6.如权利要求5所述的CMOS半导体装置，其特征在于，
第一绝缘层由在半导体基板的表面形成的通用的high-k材料层和在其上形成的第一盖材料层构成，第二绝缘层由在半导体基板的表面形成的通用的high-k材料层和在其上形成的第二盖材料层构成，第一盖材料层或第二盖材料层覆盖n型MOSFET的栅极电极和p型MOSFET的栅极电极之间的半导体基板。
7.如权利要求5或6所述的CMOS半导体装置，其特征在于，
第一绝缘层包括由HfO2、HfSiO或其氮化物构成的high-k材料层和由LaO或MgO构成的盖材料层，
第二绝缘层包括由HfO2、HfSiO或其氮化物构成的high-k材料层和由AlO构成的盖材料层。
8.如权利要求1～7中任一项所述的CMOS半导体装置，其特征在于，
第一金属层和第二金属层由从由TiN、TaN、TaSiN、NiSi、PtSi、以及CoSi2构成的组中所选择的一种材料构成。
9.一种CMOS半导体装置的制造方法，该CMOS半导体装置包括n型MOSFET和p型MOSFET，其特征在于，该制造方法包括：
准备规定了n型MOSFET形成区域和p型MOSFET形成区域的半导体基板的工序；
在半导体基板上依次形成high-k材料层、第一盖层、以及第一金属层的工序；
将p型MOSFET形成区域以外的第一盖层以及第一金属层除去的工序；
在半导体基板上依次形成第二盖层以及第二金属层的工序；
将n型MOSFET形成区域以外的第二金属层除去的工序；
将第一金属层和第二金属层用作掩模，将n型MOSFET形成区域和p型MOSFET形成区域之间的第二盖层除去的工序；
将第一金属层和第二金属层除去的工序；
在半导体基板上形成栅极金属材料层的工序；
在同一蚀刻工序中对栅极金属材料层进行蚀刻，形成n型MOSFET和p型MOSFET的各栅极电极的栅极金属层的工序。
10.一种CMOS半导体装置的制造方法，该CMOS半导体装置包括n型MOSFET和p型MOSFET，其特征在于，该制造方法包括：
准备规定了n型MOSFET形成区域和p型MOSFET形成区域的半导体基板的工序；
在半导体基板上依次形成high-k材料层、第一盖层、第一金属层、以及第一硅绝缘层的工序；
将p型MOSFET形成区域以外的第一盖层、第一金属层、以及第一硅绝缘层除去的工序；
在半导体基板上依次形成第二盖层、第二金属层以及第二硅绝缘层的工序；
将n型MOSFET形成区域以外的第二金属层、第二硅绝缘层除去的工序；
将第一硅绝缘层和第二硅绝缘层用作掩模，将n型MOSFET形成区域和p型MOSFET形成区域之间的第二盖层除去的工序；
除去第一硅绝缘层和第二硅绝缘层的工序；
除去第一金属层和第二金属层的工序；
在半导体基板上形成栅极金属材料层的工序；
在同一蚀刻工序中对栅极金属材料层进行蚀刻，形成n型MOSFET和p型MOSFET的各栅极电极的栅极金属层的工序。
11.如权利要求9或10所述的CMOS半导体装置的制造方法，其特征在于，
栅极金属材料层是中间带隙材料层和低电阻材料层的层叠结构。
12.如权利要求11所述的CMOS半导体装置的制造方法，其特征在于，
中间带隙材料由TiN构成，低电阻材料由W构成。
13.一种CMOS半导体装置的制造方法，该CMOS半导体装置包括n型MOSFET和p型MOSFET，其特征在于，该制造方法包括：
准备规定了n型MOSFET形成区域和p型MOSFET形成区域的半导体基板的工序；
在半导体基板上依次形成high-k材料层、第一盖层、第一金属层、以及第一硅绝缘层的工序；
将p型MOSFET形成区域以外的第一盖层、第一金属层、以及第一硅绝缘层除去的工序；
在半导体基板上依次形成第二盖层、第二金属层、以及第二硅绝缘层的工序；
将n型MOSFET形成区域以外的第二金属层、第二硅绝缘层除去的工序；
将在第一金属层和第一硅绝缘层的侧壁或上表面形成的第二盖层除去的工序；
除去第一硅绝缘层和第二硅绝缘层的工序；
除去第一金属层和第二金属层的工序；
在半导体基板上形成栅极金属材料层的工序；
在同一蚀刻工序中对栅极金属材料层进行蚀刻，形成n型MOSFET和p型MOSFET的各栅极电极的栅极金属层的工序。
14.如权利要求9～13中任一项所述的CMOS半导体装置的制造方法，其特征在于，
第一金属层以及第二金属层由从由TiN、TaN、TaSiN、NiSi、PtSi、以及CoSi2构成的组中所选择的一种材料构成。
15.如权利要求10～13中任一项所述的CMOS半导体装置的制造方法，其特征在于，
第一硅绝缘层以及第二硅绝缘层由氮化硅构成。
16.一种CMOS半导体装置的制造方法，该CMOS半导体装置包括n型MOSFET和p型MOSFET，其特征在于，该制造方法包括：
准备规定了n型MOSFET形成区域和p型MOSFET形成区域的半导体基板的工序；
在半导体基板上形成high-k材料层以及非晶硅层的工序；
在p型MOSFET形成区域的非晶硅中注入第一金属离子的工序；
在n型MOSFET形成区域的非晶硅中注入第二金属离子的工序；
进行热处理，使第一金属的第一偏析层和第二金属的第二偏析层偏析到high-k材料层和非晶硅层的边界的工序；
除去非晶硅层的工序；
对第一偏析层和第二偏析层进行氧化，成为第一盖层和第二盖层的工序；
在半导体基板上形成栅极金属材料层的工序；
在同一蚀刻工序中对栅极金属材料层进行蚀刻，形成n型MOSFET和p型MOSFET的各栅极电极的栅极金属层的工序。
17.一种CMOS半导体装置的制造方法，该CMOS半导体装置包括n型MOSFET和p型MOSFET，其特征在于，该制造方法包括：
准备规定了n型MOSFET形成区域和p型MOSFET形成区域的半导体基板的工序；
在半导体基板上形成high-k材料层以及硅层的工序；
在p型MOSFET形成区域的硅层上堆积第一金属的工序；
进行热处理，使第一金属的第一偏析层偏析到high-k材料层和硅层的边界的工序；
在n型MOSFET形成区域的硅层上形成第二金属的堆积层的工序；
进行热处理，使第二金属的第二偏析层偏析到high-k材料层和硅层的边界的工序；
除去硅层的工序；
对第一偏析层和第二偏析层进行氧化，成为第一盖层和第二盖层的工序；
在半导体基板上形成栅极金属材料层的工序；
在同一蚀刻工序中对栅极金属材料层进行蚀刻，形成n型MOSFET和p型MOSFET的各栅极电极的栅极金属层的工序。
18.一种CMOS半导体装置的制造方法，该CMOS半导体装置包括n型MOSFET和p型MOSFET，其特征在于，该制造方法包括：
准备规定了n型MOSFET形成区域和p型MOSFET形成区域的半导体基板的工序；
在半导体基板上形成high-k材料层的工序；
在n型MOSFET形成区域形成第一盖金属层，在p型MOSFET形成区域形成第二盖金属层的工序；
在半导体基板上形成多晶硅层的工序；
在同一蚀刻工序中对多晶硅层进行蚀刻，在n型MOSFET形成区域和p型MOSFET形成区域分别形成多晶硅栅极层的工序；
使n型MOSFET形成区域和p型MOSFET形成区域的多晶硅栅极层成为材料不同的硅氧化物金属栅极层的工序。
19.一种CMOS半导体装置的制造方法，该CMOS半导体装置包括n型MOSFET和p型MOSFET，其特征在于，该制造方法包括：
准备规定了n型MOSFET形成区域和p型MOSFET形成区域的半导体基板的工序；
在半导体基板上形成high-k材料层和多晶硅层的工序；
在同一蚀刻工序中至少对多晶硅层进行蚀刻，在n型MOSFET形成区域和p型MOSFET形成区域分别形成多晶硅栅极层的工序；
在半导体基板上以覆盖多晶硅栅极层的方式形成绝缘层，减小绝缘层的膜厚，形成使多晶硅栅极层的上部露出的层间绝缘层的工序；
除去n型MOSFET形成区域的多晶硅栅极，代替该多晶硅栅极，形成第一盖层和栅极金属层的工序；
除去p型MOSFET形成区域的多晶硅栅极，代替该多晶硅栅极，形成第二盖层和栅极金属层的工序。
CN200880119004.4A 2007-12-03 2008-11-26 Cmos半导体装置及其制造方法 Active CN101884101B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-312010 2007-12-03
JP2007312010 2007-12-03
PCT/JP2008/071392 WO2009072421A1 (ja) 2007-12-03 2008-11-26 Ｃｍｏｓ半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101884101A true CN101884101A (zh) 2010-11-10
CN101884101B CN101884101B (zh) 2017-06-13

Family

ID=40717603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880119004.4A Active CN101884101B (zh) 2007-12-03 2008-11-26 Cmos半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US20100258878A1 (zh)
JP (1) JP5284276B2 (zh)
CN (1) CN101884101B (zh)
TW (1) TWI492367B (zh)
WO (1) WO2009072421A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994036B2 (en) 2008-07-01 2011-08-09 Panasonic Corporation Semiconductor device and fabrication method for the same
JP5314964B2 (ja) * 2008-08-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP5329294B2 (ja) * 2009-04-30 2013-10-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011003664A (ja) * 2009-06-17 2011-01-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP5375362B2 (ja) * 2009-06-24 2013-12-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011009313A (ja) * 2009-06-24 2011-01-13 Panasonic Corp 半導体装置及びその製造方法
JP5372617B2 (ja) * 2009-06-24 2013-12-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101930979B (zh) 2009-06-26 2014-07-02 中国科学院微电子研究所 控制器件阈值电压的CMOSFETs结构及其制造方法
DE102009031155B4 (de) * 2009-06-30 2012-02-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
JP2011029483A (ja) * 2009-07-28 2011-02-10 Renesas Electronics Corp 半導体装置およびその製造方法
JP5407645B2 (ja) * 2009-08-04 2014-02-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
TWI488240B (zh) * 2009-09-28 2015-06-11 United Microelectronics Corp 半導體元件的製造方法
US8114739B2 (en) 2009-09-28 2012-02-14 Freescale Semiconductor, Inc. Semiconductor device with oxygen-diffusion barrier layer and method for fabricating same
JP5401244B2 (ja) * 2009-10-01 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8304836B2 (en) * 2009-11-17 2012-11-06 International Business Machines Corporation Structure and method to obtain EOT scaled dielectric stacks
KR101656444B1 (ko) * 2010-01-25 2016-09-09 삼성전자주식회사 상보형 ｍｏｓ 트랜지스터, 상기 상보형 ｍｏｓ 트랜지스터를 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 반도체 모듈
WO2011101931A1 (ja) * 2010-02-17 2011-08-25 パナソニック株式会社 半導体装置及びその製造方法
KR101131891B1 (ko) * 2010-07-30 2012-04-03 주식회사 하이닉스반도체 매립게이트를 구비한 반도체 장치 제조방법
JP2012204652A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置の製造方法
US8440520B2 (en) 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
US8633118B2 (en) 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8865538B2 (en) 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
KR102066851B1 (ko) 2013-02-25 2020-02-11 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US10431583B2 (en) 2016-02-11 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device including transistors with adjusted threshold voltages
US10128347B2 (en) * 2017-01-04 2018-11-13 International Business Machines Corporation Gate-all-around field effect transistor having multiple threshold voltages
KR102495258B1 (ko) 2018-04-24 2023-02-03 삼성전자주식회사 반도체 장치
US10692734B2 (en) * 2018-10-25 2020-06-23 Applied Materials, Inc. Methods of patterning nickel silicide layers on a semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050282329A1 (en) * 2004-06-17 2005-12-22 Hong-Jyh Li CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US20060180870A1 (en) * 2005-02-14 2006-08-17 Kabushiki Kaisha Toshiba Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895430B2 (ja) * 2001-03-22 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR100399356B1 (ko) * 2001-04-11 2003-09-26 삼성전자주식회사 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법
US6897095B1 (en) * 2004-05-12 2005-05-24 Freescale Semiconductor, Inc. Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
US7060568B2 (en) * 2004-06-30 2006-06-13 Intel Corporation Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
JP4792716B2 (ja) * 2004-07-06 2011-10-12 日本電気株式会社 半導体装置およびその製造方法
US7087476B2 (en) * 2004-07-28 2006-08-08 Intel Corporation Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
KR100653721B1 (ko) * 2005-06-30 2006-12-05 삼성전자주식회사 질소주입활성영역을 갖는 반도체소자 및 그 제조방법
JP4850458B2 (ja) * 2005-09-12 2012-01-11 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2007243009A (ja) * 2006-03-10 2007-09-20 Renesas Technology Corp 半導体装置およびその製造方法
US7807522B2 (en) * 2006-12-28 2010-10-05 Texas Instruments Incorporated Lanthanide series metal implant to control work function of metal gate electrodes
JP4406439B2 (ja) * 2007-03-29 2010-01-27 株式会社東芝 半導体装置の製造方法
JP2008306051A (ja) * 2007-06-08 2008-12-18 Rohm Co Ltd 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050282329A1 (en) * 2004-06-17 2005-12-22 Hong-Jyh Li CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof
US20060180870A1 (en) * 2005-02-14 2006-08-17 Kabushiki Kaisha Toshiba Semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H.N. ALSHAREEF ET AL.: "Thermally Stable N-Metal Gate MOSFETs Using La-Incorporated HfSiO Dielectric", 《2006 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS》 *
HYUNG-SUK JUNG ET AL.: "Dual High-k Gate Dielectric Technology Using Selective AlOx Etch (SAE) Process with Nitrogen and Fluorine Incorporation", 《2006 SYMPOSIUM ON VLSI TECHNOLOGY DIGEST OF TECHNICAL PAPERS》 *

Also Published As

Publication number Publication date
US20100258878A1 (en) 2010-10-14
TWI492367B (zh) 2015-07-11
WO2009072421A1 (ja) 2009-06-11
US8698249B2 (en) 2014-04-15
US20130034953A1 (en) 2013-02-07
CN101884101B (zh) 2017-06-13
JPWO2009072421A1 (ja) 2011-04-21
TW200935589A (en) 2009-08-16
JP5284276B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
CN101884101A (zh) Cmos半导体装置及其制造方法
US9337057B2 (en) Semiconductor device and method for fabricating the same
KR102212267B1 (ko) 반도체 장치 및 그 제조 방법
CN108735673B (zh) 半导体装置
CN106684041B (zh) 半导体元件及其制作方法
KR101521948B1 (ko) 반도체 장치 및 그 제조 방법
KR101859321B1 (ko) 직렬 연결 트랜지스터 구조물 및 이의 제조 방법
US10056367B2 (en) Gate stack integrated metal resistors
CN101304031B (zh) 电路结构及其制造方法
JP2006344836A (ja) 半導体装置及びその製造方法
TW201727832A (zh) 半導體裝置
US20090224327A1 (en) Plane mos and the method for making the same
CN103117296A (zh) 金属氧化物半导体晶体管与其形成方法
TWI511205B (zh) 半導體積體電路的形成方法
US20080203498A1 (en) Semiconductor device and manufacturing method of semiconductor device
US10535568B2 (en) Method for manufacturing multi-voltage devices using high-K-metal-gate (HKMG) technology
CN102820327A (zh) 一种半导体结构及其制造方法
JP2007287793A (ja) 半導体装置の製造方法
JP4011014B2 (ja) 半導体装置およびその製造方法
JP2006066757A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant