CN101867734B - 电子装置、ad转换装置和ad转换方法 - Google Patents

电子装置、ad转换装置和ad转换方法 Download PDF

Info

Publication number
CN101867734B
CN101867734B CN2010101333333A CN201010133333A CN101867734B CN 101867734 B CN101867734 B CN 101867734B CN 2010101333333 A CN2010101333333 A CN 2010101333333A CN 201010133333 A CN201010133333 A CN 201010133333A CN 101867734 B CN101867734 B CN 101867734B
Authority
CN
China
Prior art keywords
reference signal
processing
conversion
during
gradient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101333333A
Other languages
English (en)
Other versions
CN101867734A (zh
Inventor
工藤成贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101867734A publication Critical patent/CN101867734A/zh
Application granted granted Critical
Publication of CN101867734B publication Critical patent/CN101867734B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供电子装置、AD转换装置和AD转换方法，该电子装置包括：AD转换部，它具有比较部和计数部，所述比较部从生成基准信号的基准信号生成部接收电平逐渐变化的所述基准信号，并对所述基准信号与待处理的模拟信号进行比较，所述计数部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数部的输出数据获取所述待处理的信号的数字数据；计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及驱动控制部，它控制所述基准信号生成部和所述AD转换部。因此，本发明能够扩大AD转换范围，从而解决待处理的信号的电平偏离AD转换范围的问题。

Description

电子装置、AD转换装置和AD转换方法
相关申请的交叉参考 
本申请包含与在2009年4月3日和2010年3月1日向日本专利局提交的日本优先权专利申请JP 2009-090764和2010-044532的公开内容相关的主题，在此将这两个日本专利申请的全部内容以引用的方式并入本文作为参考。 
技术领域
本发明涉及例如固体摄像器件或摄像装置的电子装置、模拟数字(analog to digital，AD)转换装置和AD转换方法。 
背景技术
在电子装置中，模拟信号经常被转换成数字数据(称为AD转换)。有时也将两个模拟信号(电压电平)之间的差转换成数字数据。作为AD转换方法，可以根据电路尺寸、处理速度(高速化)和分辨率等考虑各种方法。作为一个示例，有基准信号比较型AD转换方法(参照JP-A-2005-323331)。此外，基准信号比较型也被称为斜率积分型(slopeintegration type)或斜坡信号比较型(ramp signal comparing type)。 
在基准信号比较型AD转换方法中，值逐渐改变的基准信号被用于电压比较，该电压比较用于向数字数据的转换。此外，使待处理的模拟信号和基准信号相比，并且基于通过根据比较处理结果在计数操作有效期间内进行计数处理得到的计数值，获取待处理的信号的数字数据。 
在JP-A-2005-323331中公开了一个示例，在该示例中，基准信号比较型AD转换方法被用于固体摄像器件或摄像装置。在通过计算像素信号电压中的复位电平与信号电平之间的差进行相关双采样(CorrelatedDouble Sampling，CDS)处理的情况下，在进行基准信号比较型AD转换时，同时进行该CDS处理。通过获取作为复位电平与信号电平之间的差的结果的数字数据，得到去除了噪声的信号分量的数字数据。 
在JP-A-2005-323331公开的方法中，在维持用于复位电平和信号电平的基准信号的斜度(变化率)相同的同时，通过将复位电平的计数期间设定为短于信号电平的计数期间，以此来缩短总的AD转换期间。 
但是，在JP-A-2005-323331公开的方法中，复位电平的计数期间的基准信号的振幅(AD转换范围)小于信号电平的计数期间的基准信号的振幅。因此，也与诸如包含在复位电平中的噪声或者比较处理的初始设定中的电压变化等因素有关，复位电平偏离基准信号的振幅。这样，存在难以适当地进行AD转换处理的情况。 
发明内容
因此，本发明的目的在于提供一种能够解决如下问题的结构，所述问题是：当利用基准信号比较型AD转换方法获取与两个信号电平之间的差对应的数字数据时，待处理的信号电平偏离AD转换范围，因而难以适当地进行AD转换处理。 
根据本发明的第一方面，提供一种电子装置，所述电子装置包括：AD转换部，它具有比较部和计数部，所述比较部从生成电平逐渐变化的基准信号的基准信号生成部接收所述基准信号，并对所述基准信号与待处理的模拟信号进行比较，所述计数部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数部的输出数据获取所述待处理的信号的数字数据；计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及驱动控制部，它控制所述基准信号生成部和所述AD转换部。所述驱动控制部控制所述基准信号生成部，使得用于差分处理的基准侧的处理周期内的每单位时间的基准信号的斜度被设定为大于包含在所述差分处理中获得的差的一侧的处理周期内的每单位时间的基准信号的斜度。 
在基准侧的处理期间，计数期间与未采用第一方面的情况相同，但基准信号的斜度大于未采用第一方面的情况。结果，在基准侧的处理期间，相比未采用第一方面的情况，AD转换范围扩大。 
根据本发明的第二方面，提供一种电子装置，所述电子装置包括： AD转换部，它具有比较部和计数部，所述比较部从生成电平逐渐变化的基准信号的基准信号生成部接收所述基准信号，并对所述基准信号与待处理的模拟信号进行比较，所述计数部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数部的输出数据获取所述待处理的信号的数字数据；计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及驱动控制部，它控制所述基准信号生成部和所述AD转换部。所述驱动控制部控制所述AD转换部，使得用于差分处理的基准侧的处理期间根据AD转换增益的设定值改变。基准侧的处理期间和包含在差分处理中获得的差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定而不管AD转换增益的设定值。基准侧的处理期间内的每单位时间的基准信号的斜度被设定为与包含所述差的一侧的处理期间内的每单位时间的基准信号的斜度相同而不管AD转换增益的设定值。 
在基准侧的处理期间内，用于AD转换的计数时钟与未采用第二方面的情况相同，但计数期间根据AD转换增益的设定值变得比未采用第二方面的情况的计数期间长。结果，在基准侧的处理期间，相比未采用第二方面的情况，AD转换范围扩大。 
本发明还提供一种AD转换装置，所述AD转换装置包括：基准信号生成部，它生成电平逐渐变化的基准信号；比较部，它对待处理的模拟信号与从所述基准信号生成部输出的所述基准信号进行比较；计数部，它接收用于AD转换的计数时钟，并基于所述比较部的比较结果进行计数操作；计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及控制部，它控制所述基准信号生成部和所述计数部。所述控制部控制所述基准信号生成部，使得用于差分处理的基准侧的处理期间内的每单位时间的所述基准信号的斜度大于包含在所述差分处理中获得的差的一侧的处理期间内的每单位时间的所述基准信号的斜度。 
本发明还提供一种AD转换装置，所述AD转换装置包括：基准信号生成部，它生成电平逐渐变化的基准信号；比较部，它对待处理的模拟信号与从所述基准信号生成部输出的所述基准信号进行比较；计数部， 它接收用于AD转换的计数时钟，并基于所述比较部的比较结果进行计数操作；计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及控制部，它控制所述基准信号生成部和所述计数部。所述控制部控制所述计数部，使得用于差分处理的基准侧的处理期间根据AD转换增益的设定值改变，并使所述基准侧的处理期间和包含在所述差分处理中获得的差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定而不管AD转换增益的设定值，并且所述控制部控制所述基准信号生成部，使得所述基准侧的处理期间内的每单位时间的所述基准信号的斜度与包含所述差的一侧的处理期间内的每单位时间的所述基准信号的斜度相同而不管AD转换增益的设定值。 
本发明还提供一种AD转换方法，所述方法包括以下步骤：使用比较部对电平逐渐变化的基准信号与待处理的模拟信号进行比较；使用计数部接收用于AD转换的计数时钟，并基于所述比较部的比较结果进行计数操作；以及基于所述计数部的输出数据获取所述待处理的信号的数字数据。把用于差分处理的基准侧的处理期间内的每单位时间的所述基准信号的斜度设定为大于包含在所述差分处理中获得的所述差的一侧的处理期间内的每单位时间的所述基准信号的斜度。 
本发明还提供一种AD转换方法，所述方法包括以下步骤：使用比较部对电平逐渐变化的基准信号与待处理的模拟信号进行比较；使用计数部接收用于AD转换的计数时钟，并基于所述比较部的比较结果进行计数操作；以及基于所述计数部的输出数据获取所述待处理的信号的数字数据。根据AD转换增益的设定值改变用于差分处理的基准侧的处理期间，并且不管AD转换增益的设定值，使所述基准侧的处理期间和包含在所述差分处理中获得的差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定，以及不管AD转换增益的设定值，把所述基准侧的处理期间内的每单位时间的所述基准信号的斜度设定为与包含所述差的一侧的处理期间内的每单位时间的所述基准信号的斜度相同。 
根据本发明的实施例，由于与不采用第一和第二方面的情况相比AD转换范围扩大，因而能够解决待处理的信号的电平偏离AD转换范围的问题。 
附图说明
图1是示出了互补金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)型固体摄像器件的基本结构的图。 
图2A是示出了基准信号生成部的数字模拟(digital to analog，DA)转换部的结构示例的图。 
图2B是示出了比较部的输入级的结构和操作的图。 
图3A是示出了考虑AD转换处理和CDS处理时固体摄像器件的简单电路结构的图。 
图3B是示出了基准信号比较型AD转换的基本操作的图。 
图4A是示出了位分辨率、基准信号的斜度和AD时钟的关系的图。 
图4B是示出了AD转换增益改变(当增益为1倍和2倍时)的图。 
图5是示出了第一实施例的操作的时序图。 
图6A是示出了第二实施例的操作的时序图。 
图6B是示出了用于实现第二实施例的时钟供给方法的图。 
图7是示出了第三实施例的操作的时序图。 
图8是示出了第四实施例(摄像装置)的图。 
具体实施方式
以下将参照附图对本发明的实施例详细地说明。 
按以下顺序进行说明。 
1、固体摄像器件的基本结构和操作。 
2、第一实施例(固体摄像器件：计数期间不变的条件下增加P相位范围：始终) 
3、第二实施例(固体摄像器件：计数期间不变的条件下增加P相位范围：与增益有关) 
4、第三实施例(固体摄像器件：计数期间改变的条件下增加P相位范围：与增益有关) 
5、第四实施例(应用于摄像装置) 
固体摄像器件：基本结构和操作
图1是示出了作为固体摄像器件的一个实施例的CMOS型固体摄像器件(CMOS图像传感器)的基本结构的图。固体摄像器件也是半导体器件的示例。 
固体摄像器件1包括像素阵列部10，在该像素阵列部10中，按二维矩阵形式排列有多个单位像素3。在图1中，为了简便起见，以省略部分行和列的状态来表示行和列。但实际上，几十至几千个单位像素3被配置在各行或各列中。通过垂直信号线19，从单位像素3对各列输出像素信号电压Vx。 
在垂直信号线19的像素信号电压Vx中，作为时序方式，信号电平Ssig在作为基准电平的包含像素信号噪声的复位电平Srst之后出现。信号电平Ssig是在复位电平Srst上加上信号分量Vsig获得的电平，并且信号分量Vsig可利用Ssig(＝Srst+Vsig)-Srst得到。 
此外，固体摄像器件1还包括列AD转换部26，在该列AD转换部26中，以列并行方式设置有AD转换部250，各个AD转换部250进行CDS处理或数字转换。 
此外，固体摄像器件1还包括驱动控制部7、为单位像素3供给用于像素信号读取的操作电流(读取电流)的读取电流控制部24、为列AD转换部26供给用于AD转换的基准信号SLP_ADC的基准信号生成部27以及输出部28。 
驱动控制部7包括用于实现像素阵列部10的信号的依次读取的控制电路功能的水平扫描部12(列扫描电路)、垂直扫描部14(行扫描电路)以及通信时序控制部20。水平扫描部12指定在数据传输操作时要读取的数据的列位置。 
水平扫描部12具有控制列地址或列扫描的水平地址设定部12a或水平驱动部12b。垂直扫描部14具有控制行地址或行扫描的垂直地址设定部14a或垂直驱动部14b。水平扫描部12和垂直扫描部14响应于来自通信时序控制部20的控制信号CN1和CN2开始行和列的扫描。 
通信时序控制部20包括时序发生器(读取地址控制装置的一个示例)的功能块，该时序发生器的功能块把与通过端子5a输入的主时钟CLK0同步的时钟供给到器件内的各个部分(扫描部12和14或列AD转换部26)。此外，通信时序控制部20包括通信接口的功能块，该通信接口的功能块接收通过端子5a从外部主控制部供给的主时钟CLK0，并接收通过端子5b从外部主控制部供给的指示操作模式等的数据，并且将包含有关固体摄像器件1的信息的数据输出到外部主控制部。 
通信时序控制部20具有时钟转换部20a和系统控制部20b，时钟转换部20a是生成内部时钟的时钟转换器的一个示例，系统控制部20b具有通信功能或者控制各个部分的时序的功能。时钟转换部20a具有乘法电路，该乘法电路基于通过端子5a输入的主时钟CLK0生成具有高于主时钟CLK0的较高频率的脉冲，并且该时钟转换部20a生成诸如AD时钟CKcnt或DAC时钟CKdac等内部时钟。 
输出部28具有信号放大部402(S·A)和数字接口部406(DIF)。输出部28还包括将在后面说明的用于减少待机状态的电能消耗的其他功能部。信号放大部402检测作为用于数据传输的信号线(传输布线)的水平信号线18中的信号(即使是数字数据的情况下也具有小的振幅)。 
数字接口部406夹在信号放大部402与外部电路之间，并且具有与外电路接口的功能。数字接口部406的输出与输出端5c连接，并且图像数据被输出到后级电路。 
单位像素3通过用于行选择的行控制线15与垂直扫描部14连接，通过垂直信号线19与被设置为用于列AD转换部26的每个垂直列的AD转换部250连接。行控制线15表示从垂直扫描部14延伸到像素的全部布线。 
垂直扫描部14选择像素阵列部10的行，并对该行供给必要的脉冲。垂直地址设定部14a不仅选择有信号要读取的行(读取行；也被称为选择行或信号输出行)，也选择用于电子快门的行等。 
作为AD转换部250中的AD转换方法，可以根据电路尺寸、处理速度(高速化)和分辨率等考虑各种方法。作为示例，采用被称为基准信号比较型AD转换方法、斜率积分型AD转换方法或斜坡信号比较型AD 转换方法的AD转换方法。由于该方法能够以简单的结构实现AD转换器，因此具有即使并行设置也不会使电路尺寸增加的特征。在基准信号比较型AD转换中，基于从转换开始(比较处理的开始)至转换结束(比较处理的结束)的时间确定计数操作有效期间Ten(这里，表示该期间的信号是计数使能信号EN)，并基于该期间的时钟数把待处理的信号转换成数字数据。 
当采用基准信号比较型AD转换方法时，也可以考虑以列并行的方式设置基准信号生成部27(对各个像素列)。例如，存在采用如下结构的情况，在该结构中，在各像素列上设置有比较器和基准信号发生器，并且基于本列的比较器的比较结果，利用相应列的基准信号发生器依次改变基准信号的值。然而，这种情况会增加电路尺寸或电能消耗。因此，在本实施例中，采用如下的结构，在该结构中，基准信号生成部27在全部列中共用，并且通过基准信号生成部27生成的基准信号SLP_ADC对各像素列的AD转换部250共用。 
因此，基准信号生成部27具有DA转换部270(DAC：数字模拟转换器(Digital Analog Converter))。DA转换部270从用来自通信时序控制部20的控制数据CN4表示的初始值，与DAC时钟CKdac同步地生成具有用控制数据CN4表示的斜度(变化率)的基准信号SLP_ADC。优选地，基准信号SLP_ADC具有这样的波形：该波形整体上具有预定斜度并呈线性变化。基准信号SLP_ADC可以以平滑的斜坡形状改变，或者以台阶方式依次改变。 
在基准信号比较型AD转换中，基于使用比较部252的基准信号SLP_ADC与像素信号电压Vx的比较结果，确定计数操作有效期间Ten(表示该期间的信号为计数使能信号EN)，并且，基于计数使能信号EN激活(active)期间的AD时钟CKcnt的时钟数，把待处理的模拟信号转换成数字数据。 
关于基准电平(复位电平Srst)的处理被称为预充电相位(可简记为P相位)的处理，并且关于信号电平Ssig的处理被称为数据相位(可简记为D相位)的处理。对于在P相位处理之后进行D相位处理的情况，D相位处理是对通过在复位电平Srst上加上信号分量Vsig得到的信号电平Ssig 的处理。 
本发明的申请人提出了各种基准信号比较型AD转换方法，例如，设定计数操作有效期间Ten或者在AD转换部250内进行差分处理(CDS处理)，基本上，这些方法也可以用于下述各实施例中。 
在所有的处理示例中，基准信号SLP_ADC被供给到电压比较器，并且通过垂直信号线19输入的模拟像素信号与基准信号SLP_ADC相比。之后，当计数操作有效期间Ten开始时，通过开始时钟信号中的计数对指定的计数操作有效期间Ten内的时钟数进行计数，由此进行AD转换。 
为了进行基准信号比较型AD转换，AD转换部250包括比较部252(COMP)、计数操作期间控制部253(生成EN)以及计数部254。优选地，可以使计数部254在增计数(up-count)模式与减计数(down-count)模式之间切换。通过采用可逆计数器(up/down counter)，能够实现高的帧率而不会增加电路尺寸。在本示例中，在用于各列的计数部254的后级上还设置有具有用于水平传输的锁存器257(存储器)的数据存储部256。 
比较部252对在基准信号生成部27中生成的基准信号SLP_ADC与通过垂直信号线19(H1、H2、…、Hh)从选择行的单位像素3获得的模拟像素信号电压Vx进行比较。当基准信号SLP_ADC与像素信号电压Vx一致时，比较部252将比较脉冲Co(比较器输出)反转。 
控制信号CN5从通信时序控制部20输入到各AD转换部250的计数部254，该控制信号CN5指定诸如P相位的计数处理中的复位处理或初始值Dini的设定，或者计数部254是以增计数模式还是减计数模式进行P相位和D相位的操作等其他控制信息。 
由基准信号生成部27生成的基准信号SLP_ADC被共同地输入到比较部252的一个输入端子(+)和其它比较部252的输入端子(+)，并且对应垂直列的垂直信号线19连接至比较部252的另一输入端子(-)，从而分别地输入来自像素阵列部10的像素信号电压Vx。 
来自通信时序控制部20的AD时钟CKcnt被共同地输入到一个计数部254的时钟端子CK以及其它计数部254的各时钟端子CK。对于不设 置数据存储部256的情况，控制脉冲通过控制线12c从水平扫描部12输入到计数部254。计数部254具有保持计数结果的锁存功能，从而保持计数值，直至出现使用来自控制线12c的控制脉冲的指示。 
利用与半导体集成电路的制造技术相同的技术，例如水平扫描部12和垂直扫描部14等驱动控制部7的各部件，在例如单晶硅等半导体区域中与像素阵列部10一体形成。即，上述部件被形成在所谓的单芯片上(被设置在同一半导体基板上)。这样，形成了本实施例的固体摄像器件1。 
如上所述，固体摄像器件1可以被形成为各部件一体形成在半导体区域中的单芯片。然而，尽管未图示，但固体摄像器件1也可以被构成为如下的模块形式，该模块具有摄像功能，并且包括诸如像素阵列部10、驱动控制部7和列AD转换部26等各种信号处理部，还包括诸如摄像透镜、低通光学滤波器和红外光截止滤光器等光学系统。 
各AD转换部250的输出侧，例如，计数部254的输出可以连接至水平信号线18。可替代地，如图所示，可以采用这样的结构：在计数部254的后级上设置作为具有锁存器的存储装置的数据存储部256的结构，其中，锁存器保持该计数部254内保持的计数结果。数据存储部256以预定时序保持并存储从计数部254输出的计数数据。 
水平扫描部12具有读取扫描部的功能，即，与列AD转换部26的各比较部252和计数部254进行的相应处理并行地，该读取扫描部读取各数据存储部256所保持的计数值。数据存储部256的输出与水平信号线18连接。水平信号线18是具有AD转换部250的位宽或两倍位宽(例如，当补偿输出时)的信号线，并与具有与各输出线对应的信号放大部402的输出部28连接。计数部254、数据存储部256和水平信号线18分别具有与N位对应的结构。 
基准信号生成部：基本结构
图2A是示出了基准信号生成部27的DA转换部270的结构示例的图。DA转换部270包括由恒定电流源组合形成的电流源部302、计数部312、偏移生成部314、电流源控制部316以及设定限定电流I_0的基准电流源部330，并且该DA转换部270用作电流输出型DA转换电路。具有电阻R_340的电阻部340作为电流电压转换部连接至电流源部302的 电流输出端。电流源部302、电流源控制部316和电阻部340形成电流电压转换部301，并且在电流源部302与电阻部340之间的连接点处生成的电压被用作基准信号SLP_ADC。 
电流源部302具有输出预定的限定电流值的恒定电流源304。可以以各种方式设定电流源部302的各恒定电流源304的电流值，或者可以以各种方式对电流源部302的各恒定电流源304进行排列和控制。此处，为了便于理解，作为示例，假设恒定电流源304具有按位(bit)布置的多个恒定电流源304，并且各恒定电流源304输出具有相对于由基准电流源部330设定的限定电流I_0的位权重的电流。 
例如，在12位的情况下，假设“^”表示取幂，则第0位的恒定电流源304_0输出2^0×I_0，第1位的恒定电流源304_1输出2^1×I_0、…、第10位的恒定电流源304_10输出2^10×I_0，第11位的恒定电流源304_11输出2^11×I_0。恒定电流源304的电流输出端被共通地连接，并且还通过电阻部340连接至与基准信号SLP_ADC的初始电位SLP_ini相当的基准电源Vref。尽管基准电源Vref基于表示包含在控制数据CN4中的用于各比较处理的基准信号SLP_ADC的初始值的信息被设定，但也可以使用任何用于设定该基准电源Vref的电路结构。 
基准电流源部330包括一端与负电源或接地端连接并生成初始电流Iini的恒定电流源332、作为恒定电流源332的负载的Pch型晶体管334、增益改变部336以及把从增益改变部336输出的电流供给到电流源部302的各恒定电流源304的Nch型晶体管338。晶体管334的源极与正电源连接，其漏极和栅极共同地与恒定电流源332的输出端连接，并且，晶体管334与增益改变部336的晶体管(未图示)之间形成电流镜像连接。 
虽然未图示，但增益改变部336将限定电流I_0供给到晶体管338，该限定电流I_0是使来自晶体管334的镜像电流乘以预定数值得到的。晶体管338的源极与负电源或接地端连接，其漏极和栅极共同地与增益改变部336的输出端连接，并且，晶体管338与电流源部302的各恒定电流源304之间形成电流镜像连接。 
增益改变部336基于表示包含在控制数据CN4中的用于各比较处理的基准信号SLP_ADC的斜度的信息，设定每时钟的电压变化ΔSLP(＝ I_0×R_340)，并对每个DAC时钟CKdac改变一个计数值。实际上，可以仅对与P相位计数期间Trm或D相位计数期间Tsm对应的DAC时钟CKdac的最大计数数(P相位最大计数数Drm和D相位最大计数数Dsm)设定最大电压宽度。通过改变对基准电流源部330的恒定电流源332的初始电流Iini的量的增益来调整每时钟的ΔSLP，进而调整基准信号SLP_ADC的斜度(变化率)。 
假设P相位处理时的基准信号SLP_ADC_P的斜度为ΔSLP_P，则P相位计数期间Trm内的基准信号SLP_ADC_P的振幅(P相位范围Range_P)为ΔSLP_P·Drm。假设D相位处理时的基准信号SLP_ADC_D的斜度为ΔSLP_D，则D相位计数期间Tsm内的基准信号SLP_ADC_D的振幅(D相位范围Range_D)为ΔSLP_D·Dsm。 
计数部312基于来自通信时序控制部20的DAC时钟CKdac进行计数操作，并将计数结果供给到电流源控制部316。偏移生成部314独立于基于计数部312的计数值的变化向基准信号SLP_ADC施加恒定电位(偏移量)，并将该信息供给到电流源控制部316。电流源控制部316基于计数部312的计数值和与来自电流源控制部316的偏移量有关的信息，判断要打开还是关闭恒定电流源304，并基于该判断结果打开或关闭恒定电流源304。 
为了便于理解，除非特别强调，假设偏移量为零。因此，无论何时计数部312的计数值增加，DA转换部270使电压从表示包含在控制数据CN4中的初始值的电压开始对每一个DAC时钟CKdac改变ΔSLP。对于增计数操作的情况，由于电压按ΔSLP减少，因此出现负斜度。对于减计数操作的情况，由于电压按ΔSLP增加，因此出现正斜度。 
在本结构示例中，通过改变DA转换部270的限定电流I_0、用于电流电压转换的电阻部340的电阻R_340和形成DA转换部270的计数部312所使用的DAC时钟CKdac中的任一值，来改变基准信号SLP_ADC的斜度。即使当改变上述任一值时，也可以通过从相反方向对其他部件进行校正而使斜度不变。 
为了改变基准信号SLP_ADC的斜度，可以考虑如下的方法，即，改变形成DA转换部270的计数部312所使用的DAC时钟CKdac，而不 改变DA转换部270的限定电流I_0或用于电流电压转换的电阻部340的电阻。该方法被称为通过改变DA转换部270的计数部312的时钟操作来改变斜度的方法。 
作为改变用于AD转换的基准信号SLP_ADC的斜度的其他方法，还可以考虑如下方法，即，改变用于电流电压转换的电阻部340的电阻，而不改变DA转换部270的限定电流I_0或形成DA转换部270的计数部312的操作速度。该方法被称为通过改变电流电压转换中的电阻来改变斜度的方法。 
也可以采用如下的方法，即，通过改变DA转换部270的限定电流I_0来改变与计数部312的计数值对应的权重，而不改变形成DA转换部270的计数部312的操作速度或者用于电流电压转换的电阻部340的电阻。该方法被称为通过改变电流电压转换中的电流来改变斜度的方法。另一方面，当DAC时钟CKdac被设定为1/M时，通过将电阻部340的电阻R_340设定为1/M或将限定电流I_0增加为M倍，可以使基准信号SLP_ADC的斜度不变。 
此外，不改变限定电流I_0、电阻R_340和DAC时钟CKdac中的任何一个，而是通过根据增益使发送到DA转换部270的电流源部302的编码移位来改变DA转换部270的操作，从而应对以“2^n”为单位的增益改变。该方法被称为编码移位(code shifting)方法。 
例如，当8位的1最低有效位(Least Significant Bit，LSB)电压被设定为1mV0dB时，假设对电流源部302发送如下编码。 
通常(1mV/LSB)：(没有移位) 
00000000(0d)→0mV 
00000001(1d)→1mV 
00000010(2d)→2mV 
00000011(3d)→3mV 
增益为2倍(0.5mV/LSB)：(LSB被移1位) 
00000000(0d)→0mV 
00000010(2d)→1mV 
00000100(4d)→2mV 
00000110(6d)→3mV 
增益为4倍(0.25mV/LSB)：(LSB被移2位) 
00000000(0d)→0mV 
00000100(4d)→1mV 
00001000(8d)→2mV 
00001100(12d)→3mV 
因此，通过利用增益倍增使操作DA转换部270的电流源部302的编码的位移位，即使不改变限定电流I_0、电阻R_340和DAC时钟CKdac，也可以将范围扩大为2倍、4倍、…。 
此处示出的基准信号生成部27的结构是示例，并且调整基准信号SLP_ADC的斜度的方法不限于这些方法。例如，也可以生成在控制数据CN4中包含α(初始值)和斜度(变化率)β、满足y＝α-β·x函数的基准信号SLP_ADC，并且，基准信号生成部27可以被形成为不使用计数部312。但是，使用计数部312的结构的优点在于，容易生成基准信号SLP_ADC并且容易实现与计数部254的操作的对应。 
例如，可以考虑如下的结构，即，在使供给到基准信号生成部27的DAC时钟CKdac的周期保持恒定的同时，将计数输出值设定为x，并输出由y＝α-β·x计算出的电位。在这种情况下，通过改变例如DAC时钟CKdac的频率，实现对基于表示斜度β的信息的各DAC时钟CKdac的电压变化ΔSLP(即，基准信号SLP_ADC的斜度β)的调整。此外，如从上面的叙述中看到的，也可以通过改变用于电流电压转换的电阻或者改变单位电流源的电流量来调整每时钟的ΔSLP。 
比较部的输入级
图2B是示出了比较部252的输入级的结构和操作的图。关于电路结构，比较部252具有以下特征，即，能够不受用于各单位像素3的复位分量ΔV中的变化影响地设定比较期间。 
如图2B的(1)所示，众所周知的差分放大器结构被用作比较部252的基本结构。比较部252被配置为包括差分晶体管对部352、负载晶体管对部360、电流源部370和操作点复位部380。差分晶体管对部352由 NMOS型晶体管353和354形成。负载晶体管对部360被配置在电源侧并且具有用作差分晶体管对部352的输出负载的PMOS型晶体管362和364。电流源部370向差分晶体管对部352和负载晶体管对部360供给恒定操作电流，并且具有配置在接地(GND)侧的NMOS型恒定电流源晶体管372。 
直流(DC)栅极电压VG_ADC被输入到恒定电流源晶体管372的栅极。差分晶体管对部352的输出(在图示的示例中为晶体管354的漏极)与具有放大器功能的缓存部(未图示；可以为非反转型或反转型)连接。在缓存部内被充分放大后，差分晶体管对部352的输出作为比较脉冲Co被输出。 
操作点复位部380由开关晶体管382和384形成。自动归零(auto-zero)信号AZ作为比较器复位信号被共同地供给到开关晶体管382和384的栅极。 
假设自动归零信号AZ变成激活(本示例中为L电平)的时刻处于这样的期间内：在被供给到单位像素3的复位晶体管的栅极端的复位信号RST从激活变到非激活(inactive)之后，像素信号电压Vx变为复位电平Srst。可替代地，假设该时刻在供给到单位像素3的复位晶体管36的栅极端的复位信号RST被激活的期间内。在这些期间内，假设基准信号SLP_ADC处于比作为向斜坡形状变化的开始电平的初始值略低的复位电平。 
像素信号Vx通过电容元件386被供给到晶体管353的栅极(输入端子)，基准信号SLP_ADC通过电容元件388从基准信号生成部27被供给到晶体管354的栅极(输入端子)。 
操作点复位部380具有对通过电容元件386和388输入的信号进行采样/保持的功能。即，仅在像素信号Vx与基准信号SLP_ADC之间的比较开始之前，自动归零信号AZ被设置为激活L，并且差分晶体管对部352的操作点被复位到漏极电压(读取基准分量或信号分量的操作基准值)。之后，像素信号Vx通过电容元件386输入到晶体管353，基准信号SLP_ADC通过电容元件388输入到晶体管354，并且像素信号Vx与基准信号SLP_ADC相比，直至二者变成相同的电位。当像素信号Vx与基准信号SLP_ADC的电位相同时，输出被反转。 
在比较处理开始时，基准信号SLP_ADC的电平高于像素信号Vx的电平。例如，比较部252的输出(比较脉冲Co)处于L电平。之后，当像素信号Vx与基准信号SLP_ADC的电位相同时，比较部252的输出从L电平反转为H电平。该比较脉冲Co被供给到计数操作期间控制部253(未图示)。 
复位信号RST(激活状态)被供给到单位像素3的复位晶体管的栅极端，从而使复位晶体管复位。此时，在复位信号RST处于激活状态的期间内，生成具有较大的电压电平的噪声脉冲。之后，当复位信号RST从激活状态变为非激活状态时，像素信号电压Vx下降到复位电平Srst。该复位激活时的噪声脉冲的电平和随后的复位电平Srst对各单位像素3是变化的。与在电荷生成部中检测出的信号电荷对应的信号电平Ssig被叠加到复位电平Srst上，并且像素信号电压Vx作为信号电平Ssig出现。因此，如果复位电平Srst改变，则信号电平Ssig也改变。在这种情况下，信号电平Ssig自身不受改变的影响。考虑到这一点，在CDS处理中，通过计算复位电平Srst与信号电平Ssig之间的差，获取不受上述改变影响的信号电平Ssig。 
由于复位电平Srst改变，因而如果电平超过基准信号SLP_ADC的可比较范围，则可能不能正确地进行比较。为了避免这种状况，在P相位处理时，使电压比较部252复位到用于读取复位电平Srst的操作基准值，之后，将基准信号SLP_ADC供给到比较部252。然后，开始比较处理和计数处理。即，比较部252供给自动归零信号AZ，使得差分晶体管对部352的晶体管353和354的栅极和漏极被暂时连接为二级管连接。然后，通过在晶体管354的输入端子(栅极)中保持通过将晶体管354的偏移分量加到单位像素3的放大晶体管42的输入而获得的值之后，输入基准信号SLP_ADC，从而开始像素信号Vx与基准信号SLP_ADC之间的比较。以这种方式，对于各单位像素3，电压比较部252的操作点被设定在像素信号的读取电位。因此，信号电平不会轻易受到复位电平Srst的改变的影响。 
但是，在这种情况下，如果比较部252被复位到操作基准值，则可能产生kTC噪声。因此，当进行D相位处理时，不进行比较部252的复 位(不进行自动归零)，而是立即将基准信号SLP_ADC供给到比较部252，从而开始比较处理和计数处理。 
固体摄像器件的基本操作
图3A和图3B是示出了固体摄像器件1的基本操作的图。图3A是示出了考虑AD转换处理和CDS处理时的固体摄像器件1的简单电路结构的图。图3B是示出了基准信号比较型AD转换的基本操作的图(时序图)。 
如图3A所示，单位像素3不仅具有电荷生成部32，还具有作为形成像素信号生成部5的基本部件的4个晶体管(读取选择晶体管34、复位晶体管36、垂直选择晶体管40和放大晶体管42)。形成传输部的读取选择晶体管34由传输信号TRG驱动。形成初始化部的复位晶体管36由复位信号RST驱动。垂直选择晶体管40由垂直选择信号VSEL驱动。 
电荷生成部32是由例如光电二极管PD等光接收元件DET形成的检测部的一个示例。在电荷生成部32中，光接收元件DET的阳极与低电位侧的基准电位Vss连接，光接收元件DET的阴极侧与读取选择晶体管34的源极连接。基准电位Vss可以为接地电位GND。读取选择晶体管34(传输栅极)的漏极连接至连接节点，在该连接节点处，连接有复位晶体管36、浮动扩散部38和放大晶体管42。复位晶体管36的源极与浮动扩散部38连接，复位晶体管36的漏极与复位电源Vrd(通常被设定为与电源Vdd共用)连接。 
作为一个示例，垂直选择晶体管40的漏极与放大晶体管42的源极连接，垂直选择晶体管40的源极与像素线51连接，并且垂直选择晶体管40的栅极(具体地被称为垂直选择栅极SELV)与垂直选择线52连接。放大晶体管42的栅极连接至浮动扩散部38，放大晶体管42的漏极连接至电源Vdd，放大晶体管42的源极通过垂直选择晶体管40连接至像素线51并且还连接至垂直信号线19。垂直选择晶体管40的漏极也可以连接至电源Vdd，垂直选择晶体管40的源极可以与放大晶体管42的漏极连接，并且放大晶体管42的源极可以与像素线51连接。 
垂直信号线19的一端延伸至列AD转换部26，并且在该路径上连接着读取电流控制部24。尽管未详细图示，但读取电流控制部24具有位于 各垂直列上的负载MOS晶体管。各栅极连接在基准电流源部与晶体管之间，从而形成起到用于垂直信号线19的电流源24a的作用的电流镜像电路。此外，可以在读取电流控制部24与放大晶体管42之间采用供给大致恒定的操作电流(读取电流)的源极跟随结构。 
在AD转换部250中，AD转换部250的比较部252对从单位像素3读取到垂直信号线19的模拟像素信号电压Vx与基准信号SLP_ADC进行比较。与比较部252类似，为各列配置的计数部254通过计数使能信号EN操作，从而通过在维持与计数部254的一对一对应的同时改变基准信号SLP_ADC的各电位，将垂直信号线19的像素信号电压Vx转换成数字数据。 
在这种情况下，单位像素3首先被复位。之后，在列AD转换部26中，比较部252进行自动归零操作，从而生成用于在解除自动归零操作后复位电平Srst的AD转换的基准信号SLP_ADC_P。之后，单位像素3的读取选择晶体管34打开，将电荷生成部32的信号电荷传输到浮动扩散部38，并且在列AD转换部26中生成用于信号电平Ssig的AD转换的基准信号SLP_ADC_D。 
在计数操作有效期间内，在AD转换部250中进行CDS处理的情况下，例如，假设在第一处理和第二处理中，计数开始是基准信号SLP_ADC的变化开始的时间点，计数结束是基准信号SLP_ADC与待处理的信号电压一致时。即，在该处理示例中，在第一处理和第二处理中，都采用前半计数(first-half count)操作。 
如图3B所示，在P相位处理期间，计数部254的各触发器的计数值复位到P相位的最大AD转换等级的最小值min，例如复位到“0”。通过将计数部254设定为减计数模式，并且通过并行地进行使用电压比较部252的基准信号SLP_ADC与像素信号电压Vx的复位电平Srst之间的比较处理和使用计数部254的计数处理，进行复位电平Srst的AD转换。 
首先，假设基准信号SLP_ADC高于像素信号电压Vx的复位电平Srst，并且电压比较部252的比较脉冲Co处于H电平。在比较开始之后，当复位电平Srst与基准信号SLP_ADC一致时，电压比较部252的比较 脉冲Co从H变到L，并且，计数部254保持表示与复位电平Srst的大小对应的数字值Drst的计数值。如果考虑符号，则计数值表示“-Drst”。 
在D相位处理期间，读取通过将信号分量Vsig加到复位电平Srst上得到的信号电平Ssig，并进行与P相位的读取相同的操作。通过将计数部254设定为增计数模式，并且通过并行地进行使用电压比较部252的基准信号SLP_ADC与像素信号电压Vx的信号电平Ssig之间的比较处理和利用计数部254的计数处理，进行信号电平Ssig的AD转换。 
首先，假设基准信号SLP_ADC高于像素信号电压Vx的信号电平Ssig，电压比较部252的比较脉冲Co处于H电平。在比较处理开始之后，当信号电平Ssig与基准信号SLP_ADC一致时，电压比较部252的比较脉冲Co从H变到L。此时，与信号电平Ssig的大小对应的计数值被保持在计数部254中。 
在这种情况下，与P相位的情况相反，从复位电平Srst的数字值Drst(此处为负值)，增计数被设定。由于信号电平Ssig是通过将信号分量Vsig加到复位电平Srst上得到的电平，因此信号电平Ssig的AD转换结果的计数值基本为“Drst+Dsig”。但是，由于增计数操作的起始点是作为复位电平Srst的AD转换结果的“-Drst”，因此实际保持在计数部254中的计数值为“-Drst+(Dsig+Drst)＝Dsig”。 
也就是说，通过将计数操作设定为P相位处理中的减计数和D相位处理中的增计数，可以在P相位处理和D相位处理中区别地设定计数模式。因此，在计数部254内自动地进行差分处理(减法处理)。AD转换部250不仅作为将模拟的像素信号转换成数字的像素数据的数字转换部进行工作，还作为具有CDS处理功能的部件进行工作。计数部254中保持的计数值Dsig表示对应于信号分量Vsig的数字数据。 
在本结构示例中，计数部254被配置为不仅进行AD转换处理还进行CDS处理。但这并不是必须的。也可以将P相位处理结果和D相位处理结果分别传输到后级，并在设置在后级的处理部中进行CDS处理。 
基准信号比较型AD转换的问题
图4A和图4B是示出了基准信号比较型AD转换的问题的图。此处， 图4A是示出了位分辨率、基准信号SLP_ADC的斜度和计数部254使用的AD时钟CKcnt的频率的关系的图。图4B是示出了在改变基准信号SLP_ADC的斜度而不改变AD时钟CKcnt的频率的情况下AD转换增益改变(当AD转换增益为1倍和2倍时)的图。 
如图4A的(1)所示，计数部254在计数操作时使用的每AD时钟CKcnt的基准信号SLP_ADC的步宽ΔSLP是位分辨率，基准信号SLP_ADC的斜度和AD时钟CKcnt的频率影响位分辨率。获取N位精度时的AD时钟CKcnt被记做AD时钟CKcnt1，并且频率被设定为AD时钟CKcnt1的频率的1/M时的AD时钟CKcnt被记做AD时钟CKcnt1/M。频率被设定为AD时钟CKcnt1的频率的M倍时的AD时钟CKcnt被记做AD时钟CKcntM。对于DAC时钟CKdac也是一样。基准DAC时钟CKdac被记做DAC时钟CKdac1，频率被设定为DAC时钟CKdac1的频率的1/M时的DAC时钟CKdac被记做DAC时钟CKdac1/M。频率被设定为DAC时钟CKdac1的频率的M倍时的DAC时钟CKdac被记做DAC时钟CKdacM。 
例如，图4A的(2)所示，如果AD时钟CKcnt的频率恒定，则当基准信号SLP_ADC的斜度较大时，步宽ΔSLP较大。因此，位分辨率变粗。另一方面，当基准信号SLP_ADC的斜度较小时，步宽ΔSLP较小。因此，位分辨率变细。另一方面，如图4A的(3)所示，如果基准信号SLP_AD的斜度恒定，则当AD时钟CKcnt的频率较低时，步宽ΔSLP较大。因此，位分辨率变粗。另一方面，当AD时钟CKcnt的频率较高时，步宽ΔSLP较小。因此，位分辨率变细。 
AD时钟CKcnt与DAC时钟CKdac可以具有不同频率。在这种情况下，为了消除频率变化对分辨率的影响，优选地，DA转换部270使基准信号SLP_ADC按线性变化而非以阶梯波形变化。例如，可以采用如下的方法，即，在电容器中累积电荷，并通过利用恒定电流源的提取来生成电荷。此外，也可以利用滤波器使阶梯波形变平滑。 
另一方面，在基准信号比较型AD转换中，待处理的信号的AD转换范围被限制在基准信号范围(基准信号SLP_ADC的振幅)内。因此，由于AD转换期间变成基准信号范围的变化所必需的期间，因而存在AD 转换期间变长的问题。为了解决这一问题，在JP-A-2005-323331公开的方法中，在P相位处理和D相位处理中使基准信号SLP_ADC的斜度恒定的同时，通过使对应于复位电平Srst的AD转换期间短于对应于信号电平Ssig的AD转换期间，以此来缩短总的AD转换期间。 
然而，在这种情况下，P相位处理时的AD转换范围变得比D相位处理时的AD转换范围窄，因而，复位电平Srst偏离AD转换范围。这样，存在难以进行“AD转换+CDS处理”的情况。参照图4B对产生该现象的情况加以说明。 
图4B示出了通过改变基准信号SLP_ADC的斜度来进行AD转换增益调整的情况。作为具体示例，示出了增益为1倍和2倍的情况。在通过改变基准信号SLP_ADC的斜度来进行AD转换增益调整的情况下，可从图4A中的说明推测出，当增益为1倍增益的k倍时，斜度被设定为1/k。即，当进行AD转换增益调整时，通过使P相位计数期间Trm或D相位计数期间Tsm中的基准信号SLP_ADC的振幅变窄来减小斜度，从而增加AD转换部250中的分辨率。例如，当增益增加为2倍、4倍和8倍时，基准信号SLP_ADC的振幅变成1/2、1/4和1/8。因而，当对同一像素信号电压Vx的复位电平Srst或信号电平Ssig进行AD转换时，作为AD转换结果的计数值变成2倍、4倍和8倍。 
另一方面，如果AD转换增益增加过多，则基准信号SLP_ADC的动态范围(所谓的AD转换范围)变窄。特别地，P相位处理时的基准信号SLP_ADC_P的范围窄于D相位处理时基准信号SLP_ADC_D的范围。因此，随着AD转换增益的增加，P相位处理时的范围变窄。例如，当增益为8倍以上时，P相位处理时的范围变为几毫伏～几十毫伏。此外，在AD转换增益下降的情况下，基准信号SLP_ADC的斜度变大。因此，由于P相位范围Range_P增加，故不存在问题。 
例如，如果假设在P相位中为7位，在D相位中为10位且1LSB＝1mV，则当增益为1倍时，在P相位中获得128mV，在D相位中获得1024mV，并且当增益为8倍时，在P相位中获得16mV，在D相位中获得128mV。此外，假设像素的饱和信号量为20000e-，转换效率为50uV/e-，则垂直信号线电平变成1000mV。为了进行该AD转换，在D 相位中需要1000mV。这里，在P相位中为7位且在D相位中为10位的情况下，当增益为8倍时，P相位＝约16mV，当增益为16倍时，P相位＝约8mV。 
因此，对于较高增益的情况，像素的随机噪声的影响变得相对较大。即使使比较部252具有自动归零功能，复位电平Srst也可能在基准信号SLP_ADC的范围之外。 
此外，如图2B中的(2)所示，在比较部252中的自动归零功能中，由于自动归零功能解除时的馈通(feedthrough)或者电荷注入的变化，像素信号电压Vx的复位电平Srst在解除后改变。如果基准信号SLP_ADC的范围较大，则不会出现问题。然而，由于在较高增益时基准信号SLP_ADC的范围变窄，因此也可能偏离该范围。作为解决该问题的方法，可以考虑根据变化方向来设定基准信号SLP_ADC的初始值。但如图2B中的(2)所示，变化方向实际上不恒定。因此，难以采用该方法。 
这样，当出现这些现象时，将带来如下的问题，即，P相位处理时的复位电平Srst不在基准信号SLP_ADC的范围(P相位范围Range_P)内，因而难以进行CDS处理。 
在本实施例中，利用基准信号比较型AD转换的特性，通过将P相位处理期间设定为短于D相位处理期间从而使总的AD转换期间变短，采用了用于解决了与P相位处理期间的基准信号范围变窄有关的问题的结构。基本思想在于，至少在增加增益时，P相位处理时的基准信号SLP_ADC_P的范围被设定成大于本领域的范围。 
第一实施例
图5是示出了第一实施例的图(表示操作的时序图)。此处，示出了增益为1倍和2倍的情况。 
在第一实施例中，不管增益设定值，基准信号SLP_ADC的斜度在P相位和D相位中始终被独立地设定。特别地，P相位处理时的基准信号SLP_ADC的斜度被设定为大于D相位处理时的基准信号SLP_ADC的斜度。进行增益调整时，D相位处理时的基准信号SLP_ADC_D的斜度ΔSLP_D根据增益的设定而变化，P相位处理时的基准信号SLP_ADC_P 的斜度ΔSLP_P也根据增益的设定而变化。对于任一增益，斜度ΔSLP_P始终被设定为大于斜度ΔSLP_D。 
计数数被设定为x(＞1)，并始终满足ΔSLP_P＝x·ΔSLP_D，而与增益设定无关。当不采用第一实施例时，对于任何增益都满足ΔSLP_P＝ΔSLP_D，P相位范围Range_P0＝ΔSLP_P·Drm。另一方面，当采用第一实施例时，对于任何增益都满足P相位范围Range_P1＝x·ΔSLP_P·Drm＞P相位范围Range_P0。此外，即使在与不采用本实施例情况时相同的P相位计数期间Trm内，各增益中的P相位范围Range_P切实地大于不采用本实施例的情况。由于即使在通过改变基准信号SLP_ADC的斜度来增加增益的情况下也始终满足该关系，因此能够减少当增益增加时发生与复位电平Srst的范围偏离有关的问题的可能性。 
优选地，在P相位处理时使AD时钟CKcnt增加为x倍，因而能够补偿由P相位范围Range_P扩大为x倍导致的AD转换增益减小到1/x倍的下降。原因在于可以利用计数部254进行CDS处理。如果在P相位处理时AD时钟CKcnt不增加为x倍就进行AD转换，则将难以在计数部254内同时进行CDS处理。因此，需要将P相位处理结果和D相位处理结果传输到设置在后级的处理部，并在该后级处理部中进行CDS处理和k倍的增益校正。 
在这种情况下，在P相位处理时，频率是D相位处理时的AD时钟CKcnt1和DAC时钟CKdac1的频率的x倍的AD时钟CKcntx和DAC时钟CKdacx，被分别供给到计数部254和DA转换部270。因此，在P相位处理时，以x倍于D相位处理时的频率进行操作，而不管AD转换增益。因而，存在对取决于布局方法的时钟高频噪声影响的担忧。然而，由于P相位范围Range_P大于现有技术中的情况，因此噪声对基准信号SLP_ADC_P的影响可以被减小，而与布局方法无关。 
也就是说，尽管P相位处理时AD时钟CKcnt的频率增加，但即使在相同的P相位计数期间Trm内，基准信号SLP_ADC_P的振幅(P相位范围Range_P1)也大于不采用第一实施例的情况。在相同的P相位计数期间Trm内，还可以减少发生与复位电平Srst偏离P相位范围Range_P有关的问题的可能性。 
计数部254和DA转换部270的驱动频率仅在P相位处理时增加。因此，与频率在P相位和D相位时都增加且被使用的情况相比，D相位处理时的计数部254瞬时消耗电流较小。这样，噪声影响小于不采用第一实施例的情况。由于与后面叙述的第二实施例不同，不需要伴随增益的逻辑功能，因而还具有无需内部控制电路的优点。 
第二实施例
图6A和图6B是示出了第二实施例的图。图6A是示出了第二实施例中的操作的时序图。图6B是示出了用于实现第二实施例的时钟供给方法的图。在图6A和图6B中表示的是增益为1倍和2倍的情况。 
在第二实施例中，通常增益(增益设定值＝1)时采用与本领域中相同的设定。仅当增益设定值k被设定为超过1的值时(增益增加时)，独立地设定P相位和D相位中的基准信号SLP_ADC的斜度，以满足ΔSLP_P＝k·ΔSLP_D。这是基于仅当增益增加时采用第一实施例中的方法的思想。 
优选地，在P相位处理时，不管增益设定值，基准信号SLP_ADC的斜度ΔSLP_P固定为ΔSLP_0，并维持P相位范围Range_P2＝ΔSLP_0·Drm。如果不采用第二实施例，则对应于增益设定值k，基准信号SLP_ADC的斜度ΔSLP_P被设定为ΔSLP_0/k。然而，由于未进行该设定，因此增益增加时的P相位范围Range_P2被扩大为k倍。这样，能够降低发生与复位电平Srst的范围偏离有关的问题的可能性。另一方面，在D相位中，对应于增益设定值k，基准信号SLP_ADC的斜度ΔSLP_D被设定为ΔSLP_0/k。 
优选地，将AD时钟CKcnt增加为k倍，从而可以对由于增益增加时P相位范围Range_P2增加为k倍而AD转换增益减少为1/k的下降进行补偿。原因在于可以在计数部254中进行CDS处理。如果AD时钟CKcnt未被增加为k倍就进行AD转换，则很难在计数部254中同时地进行CDS处理。因而，需要将P相位处理结果和D相位处理结果传输到设置在后级的数字运算部，并在该后级的数字运算部中进行CDS处理和k倍的增益校正。 
例如，为了使D相位处理时增益成为两倍而不改变AD时钟CKcnt 的频率，通过改变DA转换部270的基准电流值或电压转换电阻而将每时钟的电压改变ΔSLP设定为1/2，由此将基准信号SLP_ADC_D的斜度设定为1/2。 
在P相位处理时，为了以D相位处理时的基准电流值或电压转换电阻，在与1倍增益时相同的P相位计数期间Trm内维持与1倍增益时相同的P相位范围Range_P，用于DA转换部270的DAC时钟CKdac的频率被增加为2倍。即，从DAC时钟CKdac1改变到DAC时钟CKdac2。尽管DAC时钟CKdac的每个时钟的电压改变ΔSLP在P相位和D相位中相同，但由于P相位处理时的DAC时钟CKdac的频率成为两倍，因而每单位时间的斜度变成D相位处理时的斜度的两倍。因此，P相位范围Range_P成为2倍增益时的已知示例的两倍。 
在该情况下，由于P相位处理时的AD转换增益变成D相位处理时(增益加倍)的1/2(增益加倍)，因此将用于计数部254的AD时钟CKcnt的频率增加为2倍。即，从AD时钟CKcnt1改变到AD时钟CKcnt2。由于这个原因，与D相位处理类似，P相位处理时的AD转换增益也增加为2倍。 
这样，在P相位处理和D相位处理中，当增益为1倍时和增益为2倍时，AD时钟CKcnt和DAC时钟CKdac都具有相同的频率。 
尽管该示例是AD转换增益为2倍的示例，但当AD转换增益增加为4倍和8倍时，也优选根据增益设定来进行处理。这样，虽然D相位处理时基准信号SLP_ADC_D的斜度ΔSLP_D根据增益设定改变，但P相位处理时基准信号SLP_ADC_P的斜度ΔSLP_P维持恒定而与增益设定无关。 
此外，尽管增益为2倍时的P相位范围Range_P2两倍于已知示例，但这仅是一个示例，并且优选大于本领域中的范围。例如，当增益为2倍时，可以使P相位范围Range_P增加为现有技术中的范围的3倍或4倍。即，要点在于，当增益增加时，P相位处理时每单位时间内的基准信号SLP_ADC_P的斜度ΔSLP_P优选被设定为大于D相位处理时每单位时间内的基准信号SLP_ADC_D的斜度ΔSLP_D。 
因此，不管增益设定值，可以仅将P相位范围Range_P增加为现有 技术示例的k倍，而不改变从像素信号电压Vx的读取至进行AD转换的期间。结果，AD转换增益可以被设定为更高的增益。 
在增益为k倍时的P相位处理中，AD时钟CKcntk和DAC时钟CKdack被供给到计数部254和DA转换部270。在增益为k倍时的P相位处理中，由于在增益为k倍的条件下进行操作，因而存在对取决于布局方法的时钟高频噪声影响的担忧。但在第二实施例中，由于在P相位处理中，计数部254和DA转换部270的驱动频率随AD转换增益改变，因此噪声影响被限制到最小而与布局方法无关。 
由于计数部254和DA转换部270的驱动频率仅在增益增加时的P相位处理中增加，因此噪声影响比第一实施例时减少的更多。尽管增益增加时P相位处理中的AD时钟CKcnt的频率增加，但与第一实施例类似，具有能够扩大P相位范围Range_P而不改变P相位计数期间Trm的优点。 
图6B示出了第二实施例中的AD时钟CKcnt和DAC时钟CKdac的供给方法。在图6A中，在P相位处理和D相位处理中，当增益为1倍和2倍时，AD时钟CKcnt和DAC时钟CKdac都具有相同的频率。需要注意的是，在该结构示例中，时钟转换部20a具有用于供给作为AD时钟CKcnt和DAC时钟CKdac的源的时钟的相位同步部502(PLL)、分频部504和选择器506。AD转换增益设定信息从系统控制部20b被通知到相位同步部502和分频部504。AD转换增益设定信息和用于区分P相位处理与D相位处理的P-D相位改变脉冲从系统控制部20b被供给到选择器506。 
相位同步部502生成具有与AD转换增益设定信息对应的频率的时钟CLK，并将该时钟CLK供给到分频部504的一个输入端和选择器506的一个输入端。例如，当AD转换增益为1倍时，相位同步部502生成具有通常频率的时钟CLK1，当AD转换增益为k倍时，生成频率是通常情况时频率的k倍的时钟CLKk(当AD转换增益为2倍时是时钟CLK2)。分频部504根据AD转换增益设定信息将时钟CLK分频为1/k，并将分频后的时钟供给到选择器506的另一输入端。选择器506根据AD转换增益设定信息和P-D相位改变脉冲选择两个输入端的时钟中的一个时 钟，并将选定的时钟作为AD时钟CKcnt或DAC时钟CKdac输出。 
例如，当AD转换增益为1倍时，在P相位和D相位中，相位同步部502生成具有通常频率的时钟CLK1，选择器506选择该时钟CLK1，并且该时钟CLK1被用作AD时钟CKcnt1或DAC时钟CKdac1。此外，在这种情况下，选择器506可以选择任一输入端的时钟CLK。 
另一方面，当AD转换增益为k倍时，相位同步部502生成频率为通常情况时的频率的k倍的时钟CLKk。在P相位处理时，通过选择器506选择时钟CLKk，并将该时钟CLKk用作AD时钟CKcntk或DAC时钟CKdack。在D相位处理时，通过选择器506选择被分频部504分频的时钟CLK1，并将该时钟CLK1用作AD时钟CKcnt1或DAC时钟CKdac1。 
在该结构示例中，计数部254和DA转换部270仅在增益为k(＞1)倍的P相位处理时以k倍驱动频率操作。由于与现有方法相比增加了分频部504和选择器506，因此能够在对电路尺寸只有很小影响的情况下实现该结构。 
第三实施例
图7是示出了第三实施例的图(表示操作的时序图)。此处，示出了增益为1倍和2倍的情况。 
在第三实施例中，不管增益设定，基准信号SLP_ADC的斜度在P相位和D相位中被设定为相同(ΔSLP_P＝ΔSLP_D)。此外，P相位处理期间(P相位计数期间Trm)随AD转换增益的设定值改变。 
例如，当增益增加为k倍时，P相位和D相位中的基准信号SLP_ADC的斜度被设定为相同(ΔSLP_P/k＝ΔSLP_D/k)，并且，P相位计数期间Trm增加为k倍。如果不采用第三实施例，则P相位计数期间Trm恒定，而与增益设定值k无关。这样，由于P相位范围Range_P0变为1/k倍，因此对应于增益设定值k，P相位范围Range_P0变窄。 
另一方面，如果采用第三实施例，则斜度变成ΔSLP_P/k，但P相位计数期间Trm增加为k倍。因此，P相位范围Range_P3维持恒定。由于当增益增加时P相位范围Range_P3增加为k倍，因此，可以减少当增益增加时发生与复位电平Srst的范围偏离有关的问题的可能性。 
也可以为如下的方法，即，当AD转换时间充裕时，不改变P相位处理时计数部254(优选包括DA转换部270)的驱动频率，而是通过随AD转换增益的设定延长P相位计数期间Trm来扩大P相位范围Range_P。就随AD转换增益的设定改变P相位范围Range_P这一点而言，与第二实施例类似，但用于实现上述操作的结构不同。 
在第三实施例中，当增益增加时，P相位计数期间Trm变得比第一和第二实施例(也比现有技术)中的P相位计数期间Trm长。但与第一和第二实施例不同，第三实施例具有可以扩大P相位范围Range_P而不改变AD时钟CKcnt的频率的优点。 
第一～第三实施例与其他变形例之间的比较
作为其它方法，可以考虑：在P相位和D相位中，当增益增加时使基准信号范围维持与通常增益时相同而不改变基准信号SLP_ADC的斜度，同时，增加AD时钟CKcnt的频率。但是，在该方法中，列AD转换部26的各计数部254在P相位和D相位中均以高于通常情况的速度操作。结果，导致电能损耗增加或噪声增加等问题。在使用上述第一～第三实施例说明的结构的方法中，计数部254的驱动频率仅在P相位处理时增加。因此，与频率在P相位和D相位中都增加且被使用的情况相比，在D相位中计数部的瞬时电流消耗较小，并且噪声的影响也较小。 
摄像装置：第四实施例
图8是示出了第四实施例的图。在第四实施例中，在上述各实施例的固体摄像器件1中采用的用于AD转换处理的结构被用于作为物理信息获取装置的一个示例的摄像装置。图8是示出了摄像装置8的示意性结构的图。摄像装置8的主要部件如下所述(将不叙述其它部件)。 
摄像装置8包括摄像透镜802、低通光学滤波器804、滤色器组812、像素阵列部10、驱动控制部7、列AD转换部26、基准信号生成部27以及照相机信号处理部810。如图8中的虚线所示，摄像装置8也可以设置有与低通光学滤波器804组合的用于减少红外光分量的红外光截止滤光器805。设置在列AD转换部26后面的照相机信号处理部810包括摄像信号处理部820和照相机控制部900，该照相机控制部900起控制整个摄像装置8的主控制部的作用。摄像信号处理部820包括信号分离部822、 颜色信号处理部830、亮度信号处理部840和编码部860。 
本实施例的照相机控制部900包括微处理器902、作为读取专用的存储部的只读存储器(Read Only Memory，ROM)904、随机存取存储器(Random Access Memory，RAM)906和附图中未示出的其他周边构件。微处理器902是计算机的中枢，该微处理器902的代表性示例是通过计算机进行的操作和控制功能被集成在微型集成电路中的中央处理器(Central Processing Unit，CPU)。RAM 906是当必要时可写入和读取的易失性存储部的一个示例。微处理器902、ROM 904和RAM 906统称为微型计算机。 
照相机控制部900控制整个系统。关于本实施例中的两个AD转换处理，照相机控制部900具有调整计数时钟CKcnt1和CKdac1的频率以及基准信号SLP_ADC的斜度的功能。例如，照相机控制部900的控制程序被存储在ROM 904中。特别在本实施例中，存储有用于利用照相机控制部900来控制通过基准信号的斜度改变来进行增益的改变的基准信号比较型AD转换处理的程序。照相机控制部900进行各种处理时所必须的数据等被存储在RAM 906中。 
照相机控制部900被构造为使得例如存储卡等记录介质924可以插入到该照相机控制部900中或可以从该照相机控制部900上拆卸下来，并且该照相机控制部900也可以被构造为能够与例如因特网(Internet)等通信网络连接。例如，照相机控制部900除包括微处理器902、ROM 904和RAM 906之外，还包括存储器读取部907及通信I/F(接口)908。 
例如，记录介质924用于记录使微处理器902执行软件处理的程序数据，或者记录基于来自亮度信号处理部840的亮度信号的测光数据DL的收敛范围或曝光控制处理(包含电子快门控制)等。特别在本实施例中，记录介质924还用于记录例如用于通过改变基准信号的斜度来改变增益的各种控制信息的设定值等各种数据。存储器读取部907将从记录介质924读取的数据存储(安装)到RAM 906内。通信I/F 908进行例如因特网等通信网络与照相机控制部900之间的通信数据的传输和接收。 
摄像装置8被表示为驱动控制部7和列AD转换部26与像素阵列部10分开形成的模块形式。然而，摄像装置8也可以使用单芯片形式的固 体摄像器件1，即，驱动控制部7和列AD转换部26与像素阵列部10一体形成在同一半导体基板上。在附图中，在如下的条件下示出了摄像装置8，即，除了包括像素阵列部10、驱动控制部7、列AD转换部26、基准信号生成部27和照相机信号处理部810之外，还包括诸如摄像透镜802、低通光学滤波器804和红外光截止滤光器805等光学系统。该方式适用于采用具有摄像功能且上述部件被总体封装的模块形式的情况。例如，该摄像装置8被作为具有用于进行“摄像”的例如照相机或具有摄像功能的便携设备提供。此外，“摄像”不仅包括通常意义上的照相机摄影时的图像采集，还具有例如指纹检测等更广泛的应用。 
在具有上述结构的摄像装置8中，也可以通过采用使P相位范围Range_P扩大的上述实施例的结构来解决复位电平Srst偏离P相位范围Range_P的问题。在这种情况下，对于与AD转换增益的设定、AD时钟CKcnt频率的设定或基准信号SLP_ADC斜度的设定有关的控制，外部的主控制部(照相机控制部900)通过用于通信时序控制部20的数据设定来指定用于控制的指示信息。 
本发明的技术范围不限于上述实施例中所记载的范围，在不脱离发明的主旨和范围的情况下，可以进行各种改变和改进，并且通过增加这些改变和改进而获得的实施例也包含在本发明的技术范围内。上述实施例不限定根据所附权利要求书限定的发明，并且实施例中说明的技术特征的各种组合对于本发明的解决手段并不是必需的。各种阶段的发明被包含在各实施例中，并且可以通过多个公开的部件的适当组合来提取各种发明。即使从实施例中所示的全部部件中删除部分部件，只要能够取得本发明的技术效果，则部分部件被删除了的结构也可以被提取为发明。 
在第一和第二实施例中，当以与本领域相同的方式维持P相位计数期间Trm，并至少在增益增加时设定ΔSLP_P＞ΔSLP_D时，ΔSLP被设定为在P相位和D相位中相同，并且，P相位中的DAC时钟CKdac的频率被设定成随增益而增加。但这仅为一个示例。由于满足ΔSLP＝I_0xR_340，因此DAC时钟CKdac的频率可以被设定为在P相位和D相位中相同，并且，通过改变限定电流I_0或电阻R_340，P相位中的ΔSLP可被设定为随增益而增加。 
此外，也可以采用第一和第二实施例与第三实施例的结构的组合，在第一和第二实施例中，在以与本领域相同的方式维持P相位计数期间Trm的同时设定ΔSLP_P＞ΔSLP_D，并且在第三实施例中，在维持ΔSLP_P＝ΔSLP_D的同时P相位计数期间Trm随增益改变。此外如果增益等于或小于1可以考虑采用第二实施例，从而设定ΔSLP_P＝ΔSLP_D，如果增益大于1可以考虑采用第一实施例，从而设定ΔSLP_P＞ΔSLP_D。关于装置的结构，也可以采用将基准信号生成部27设置在固体摄像器件1外部的结构。 
在第一～第四实施例中，已经说明了用于解决采用基准信号比较型AD转换处理的固体摄像器件1或摄像装置8中的P相位范围Range_P的问题的示例。但适用范围不限于固体摄像器件等。也可以应用到采用基准信号比较型AD转换处理的一般电子装置。该应用可被配置成获取与作为相对较低的电平的电压电平与作为相对较高的电平的电压电平之间的差对应的数字数据。 
此处，“作为相对较低的电平的电压电平”是基准侧，“作为相对较高的电平的电压电平”是包含待获取的差的分量的一侧。当通过采用基准信号比较型AD转换处理将两个模拟信号的电平之间的差转换成数字数据时，如果出现如下的问题，即，由于噪声的影响或比较部252中的自动归零功能而导致基准侧的电压电平偏离基准信号SLP_ADC的转换范围，则可采用上述实施例的结构作为解决该问题的手段。 
本领域的技术人员应该理解，取决于设计要求和其他因素可以产生各种修改、组合、子组合及变更，只要它们落入所附权利要求及其等同物的范围之内。 

Claims (12)

1.一种电子装置，所述电子装置包括：
AD转换部，它具有比较部和计数部，所述比较部从生成电平逐渐变化的基准信号的基准信号生成部接收所述基准信号，并对所述基准信号与待处理的模拟信号进行比较，所述计数部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数部的输出数据获取所述待处理的信号的数字数据；
计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及
驱动控制部，它控制所述基准信号生成部和所述AD转换部，
其中，所述驱动控制部控制所述基准信号生成部，使得用于差分处理的基准侧的处理期间内的每单位时间的所述基准信号的斜度大于包含在所述差分处理中获得的差的一侧的处理期间内的每单位时间的所述基准信号的斜度。
2.根据权利要求1所述的电子装置，其中，
所述驱动控制部控制所述AD转换部，使得包含所述差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定而不管AD转换增益的设定值，并且所述驱动控制部控制所述基准信号生成部，使得所述基准侧的所述基准信号的斜度和包含所述差的一侧的所述基准信号的斜度根据AD转换增益的设定值变化，并使所述基准侧的所述基准信号的斜度大于包含所述差的一侧的所述基准信号的斜度而不管AD转换增益的设定值。
3.根据权利要求1所述的电子装置，其中，
所述驱动控制部控制所述AD转换部，使得包含所述差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定而不管AD转换增益的设定值；所述驱动控制部控制所述基准信号生成部，以便通过改变所述基准信号的斜度来改变AD转换增益；所述驱动控制部控制所述基准信号生成部，以便当AD转换增益为1倍时，使所述基准侧的所述基准信号的斜度与包含所述差的一侧的所述基准信号的斜度相同；并且所述驱动控制部控制所述基准信号生成部，以便当AD转换增益大于1倍时，所述基准侧的所述基准信号的斜度大于包含所述差的一侧的所述基准信号的斜度。
4.根据权利要求1所述的电子装置，其中，
所述驱动控制部控制所述AD转换部，使得包含所述差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定而不管AD转换增益的设定值，并且所述驱动控制部控制所述基准信号生成部，使得包含所述差的一侧的所述基准信号的斜度根据AD转换增益的设定值变化，并使所述基准侧的所述基准信号的斜度维持固定值而不管AD转换增益的设定值。
5.根据权利要求2～4任一项所述的电子装置，其中，
所述驱动控制部控制所述AD转换部，使得所述基准侧的处理期间内的用于AD转换的计数时钟具有与AD转换增益的设定值对应的频率。
6.一种电子装置，所述电子装置包括：
AD转换部，它具有比较部和计数部，所述比较部从生成电平逐渐变化的基准信号的基准信号生成部接收所述基准信号，并对所述基准信号与待处理的模拟信号进行比较，所述计数部接收用于AD转换的计数时钟并基于所述比较部的比较结果进行计数操作，并且所述AD转换部基于所述计数部的输出数据获取所述待处理的信号的数字数据；
计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及
驱动控制部，它控制所述基准信号生成部和所述AD转换部，
其中，所述驱动控制部控制所述AD转换部，使得用于差分处理的基准侧的处理期间根据AD转换增益的设定值改变，并使所述基准侧的处理期间和包含在所述差分处理中获得的差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定而不管AD转换增益的设定值，并且所述驱动控制部控制所述基准信号生成部，使得所述基准侧的处理期间内的每单位时间的所述基准信号的斜度与包含所述差的一侧的处理期间内的每单位时间的所述基准信号的斜度相同而不管AD转换增益的设定值。
7.根据权利要求1～6中任一项所述的电子装置，所述电子装置还包括单位像素以矩阵形式排列的像素阵列部，各个单位像素具有电荷生成部和晶体管，所述晶体管输出包括与在所述电荷生成部中生成的电荷对应的复位电平和信号电平的待处理信号。
8.根据权利要求7所述的电子装置，所述电子装置还包括主控制部，所述主控制部控制所述驱动控制部。
9.一种AD转换装置，所述AD转换装置包括：
基准信号生成部，它生成电平逐渐变化的基准信号；
比较部，它对待处理的模拟信号与从所述基准信号生成部输出的所述基准信号进行比较；
计数部，它接收用于AD转换的计数时钟，并基于所述比较部的比较结果进行计数操作；
计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及
控制部，它控制所述基准信号生成部和所述计数部，
其中，所述控制部控制所述基准信号生成部，使得用于差分处理的基准侧的处理期间内的每单位时间的所述基准信号的斜度大于包含在所述差分处理中获得的差的一侧的处理期间内的每单位时间的所述基准信号的斜度。
10.一种AD转换装置，所述AD转换装置包括：
基准信号生成部，它生成电平逐渐变化的基准信号；
比较部，它对待处理的模拟信号与从所述基准信号生成部输出的所述基准信号进行比较；
计数部，它接收用于AD转换的计数时钟，并基于所述比较部的比较结果进行计数操作；
计数操作期间控制部，它基于所述比较部的比较结果控制各处理期间内的所述计数部的操作期间；以及
控制部，它控制所述基准信号生成部和所述计数部，
其中，所述控制部控制所述计数部，使得用于差分处理的基准侧的处理期间根据AD转换增益的设定值改变，并使所述基准侧的处理期间和包含在所述差分处理中获得的差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定而不管AD转换增益的设定值，并且所述控制部控制所述基准信号生成部，使得所述基准侧的处理期间内的每单位时间的所述基准信号的斜度与包含所述差的一侧的处理期间内的每单位时间的所述基准信号的斜度相同而不管AD转换增益的设定值。
11.一种AD转换方法，所述方法包括以下步骤：
使用比较部对电平逐渐变化的基准信号与待处理的模拟信号进行比较；
使用计数部接收用于AD转换的计数时钟，并基于所述比较部的比较结果进行计数操作；以及
基于所述计数部的输出数据获取所述待处理的信号的数字数据，
其中，把用于差分处理的基准侧的处理期间内的每单位时间的所述基准信号的斜度设定为大于包含在所述差分处理中获得的所述差的一侧的处理期间内的每单位时间的所述基准信号的斜度。
12.一种AD转换方法，所述方法包括以下步骤：
使用比较部对电平逐渐变化的基准信号与待处理的模拟信号进行比较；
使用计数部接收用于AD转换的计数时钟，并基于所述比较部的比较结果进行计数操作；以及
基于所述计数部的输出数据获取所述待处理的信号的数字数据，
其中，根据AD转换增益的设定值改变用于差分处理的基准侧的处理期间，并且不管AD转换增益的设定值，使所述基准侧的处理期间和包含在所述差分处理中获得的差的一侧的处理期间内的用于AD转换的计数时钟的频率恒定，以及
不管AD转换增益的设定值，把所述基准侧的处理期间内的每单位时间的所述基准信号的斜度设定为与包含所述差的一侧的处理期间内的每单位时间的所述基准信号的斜度相同。
CN2010101333333A 2009-04-03 2010-03-26 电子装置、ad转换装置和ad转换方法 Expired - Fee Related CN101867734B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-090764 2009-04-03
JP2009090764 2009-04-03
JP2010-044532 2010-03-01
JP2010044532A JP5636694B2 (ja) 2009-04-03 2010-03-01 電子機器、ａｄ変換装置、ａｄ変換方法

Publications (2)

Publication Number Publication Date
CN101867734A CN101867734A (zh) 2010-10-20
CN101867734B true CN101867734B (zh) 2012-12-12

Family

ID=42825758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101333333A Expired - Fee Related CN101867734B (zh) 2009-04-03 2010-03-26 电子装置、ad转换装置和ad转换方法

Country Status (3)

Country Link
US (1) US7973695B2 (zh)
JP (1) JP5636694B2 (zh)
CN (1) CN101867734B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101758090B1 (ko) * 2010-12-06 2017-07-17 삼성전자주식회사 이미지 센서 및 이미지 센서를 포함하는 카메라 시스템
US8294077B2 (en) 2010-12-17 2012-10-23 Omnivision Technologies, Inc. Image sensor having supplemental capacitive coupling node
JP5784377B2 (ja) * 2011-06-14 2015-09-24 オリンパス株式会社 Ａｄ変換回路および撮像装置
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP5762199B2 (ja) * 2011-07-28 2015-08-12 キヤノン株式会社 固体撮像装置
JP5871531B2 (ja) * 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
JP5449290B2 (ja) * 2011-10-07 2014-03-19 キヤノン株式会社 ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法
TWI530183B (zh) * 2011-12-08 2016-04-11 Sony Corp An imaging element, a control method, and an imaging device
JP5893573B2 (ja) * 2012-02-09 2016-03-23 キヤノン株式会社 固体撮像装置
JP2013168880A (ja) * 2012-02-16 2013-08-29 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP2013172270A (ja) * 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP5847737B2 (ja) * 2012-03-30 2016-01-27 キヤノン株式会社 光電変換装置および撮像システム
JP6091675B2 (ja) * 2012-04-12 2017-03-08 キヤノン株式会社 撮像装置及び撮像システム
JP5893550B2 (ja) * 2012-04-12 2016-03-23 キヤノン株式会社 撮像装置及び撮像システム
WO2013179615A1 (ja) 2012-05-29 2013-12-05 パナソニック株式会社 ランプ生成回路及び固体撮像装置
US9157939B2 (en) * 2012-08-09 2015-10-13 Infineon Technologies Ag System and device for determining electric voltages
US8760329B2 (en) * 2012-08-30 2014-06-24 Texas Instruments Incorporated Asynchronous analog-to-digital converter
US8830106B2 (en) * 2012-08-30 2014-09-09 Texas Instruments Incorporated Asynchronous analog-to-digital converter having adapative reference control
JP2014099693A (ja) * 2012-11-13 2014-05-29 Sony Corp 撮像素子、撮像装置、半導体素子、および読み出し方法
JP2014165845A (ja) * 2013-02-27 2014-09-08 Sony Corp 電子機器、制御方法、及び、イメージセンサ
JP6478467B2 (ja) * 2013-03-28 2019-03-06 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム
KR102086777B1 (ko) * 2013-08-08 2020-03-09 삼성전자 주식회사 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들
KR102130611B1 (ko) * 2013-12-31 2020-07-06 삼성전자주식회사 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서 및 이미지 센서의 동작 방법
JP2015177374A (ja) 2014-03-14 2015-10-05 株式会社東芝 Ａｄ変換回路
KR102261595B1 (ko) 2014-09-19 2021-06-04 삼성전자주식회사 이미지 센서, 및 이를 포함하는 이미지 처리 시스템
CN104393856B (zh) * 2014-10-24 2017-11-28 深圳市汇顶科技股份有限公司 一种斜坡波产生电路及其数模转换电路、指纹识别系统
WO2016076139A1 (ja) * 2014-11-14 2016-05-19 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
KR20160143972A (ko) * 2015-06-05 2016-12-15 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 리드아웃 방법
KR20170003744A (ko) * 2015-06-30 2017-01-10 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2017126846A (ja) * 2016-01-13 2017-07-20 ソニー株式会社 撮像素子、撮像素子の駆動方法、並びに、電子機器
US9736413B1 (en) 2016-02-03 2017-08-15 Sony Corporation Image sensor and electronic device with active reset circuit, and method of operating the same
JP2018019335A (ja) * 2016-07-29 2018-02-01 ソニー株式会社 撮像素子および撮像装置
KR102443204B1 (ko) * 2017-10-31 2022-09-15 삼성전자주식회사 아날로그 디지털 변환 회로 및 그것의 동작 방법
JP7370767B2 (ja) 2019-08-28 2023-10-30 キヤノン株式会社 Ａｄ変換回路、光電変換装置、光電変換システム、移動体
US11431939B1 (en) * 2021-03-30 2022-08-30 Omnivision Technologies, Inc. Analog to digital converter clock control to extend analog gain and reduce noise

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262226A (zh) * 2007-03-02 2008-09-10 雅马哈株式会社 Δ∑型ad转换器、d类放大器和dc-dc转换器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
US5920274A (en) * 1997-08-05 1999-07-06 International Business Machines Corporation Image sensor employing non-uniform A/D conversion
KR100399954B1 (ko) * 2000-12-14 2003-09-29 주식회사 하이닉스반도체 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치
KR100517548B1 (ko) * 2002-07-30 2005-09-28 삼성전자주식회사 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
US7148831B2 (en) * 2003-10-27 2006-12-12 Micron Technology, Inc. Variable quantization ADC for image sensors
JP4470700B2 (ja) * 2004-02-23 2010-06-02 ソニー株式会社 Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
US7156486B2 (en) 2004-02-23 2007-01-02 Sony Corporation Liquid ejection head, liquid ejection apparatus, and manufacturing method of the liquid ejection head
JP4289244B2 (ja) * 2004-07-16 2009-07-01 ソニー株式会社 画像処理方法並びに物理量分布検知の半導体装置および電子機器
JP4247181B2 (ja) * 2004-11-30 2009-04-02 富士通株式会社 サンプルホールド回路
KR100736364B1 (ko) * 2005-05-03 2007-07-06 삼성전자주식회사 램프 이득 보정기능을 갖는 이미지 센서 및 램프이득 보정방법
KR100744117B1 (ko) * 2005-08-24 2007-08-01 삼성전자주식회사 손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법
JP4654857B2 (ja) * 2005-09-26 2011-03-23 ソニー株式会社 Ｄａ変換装置、ａｄ変換装置、半導体装置
US7603602B2 (en) * 2006-11-27 2009-10-13 Faraday Technology Corp. Built-in self test circuit for analog-to-digital converter and phase lock loop and the testing methods thereof
JP2008136043A (ja) * 2006-11-29 2008-06-12 Sony Corp 固体撮像装置、撮像装置
JP4786631B2 (ja) * 2007-01-17 2011-10-05 ソニー株式会社 固体撮像装置、撮像装置
JP5034610B2 (ja) * 2007-03-30 2012-09-26 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP4311482B2 (ja) * 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、ｃｍｏｓセンサ、および撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262226A (zh) * 2007-03-02 2008-09-10 雅马哈株式会社 Δ∑型ad转换器、d类放大器和dc-dc转换器

Also Published As

Publication number Publication date
US20100253560A1 (en) 2010-10-07
US7973695B2 (en) 2011-07-05
JP5636694B2 (ja) 2014-12-10
JP2010259051A (ja) 2010-11-11
CN101867734A (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
CN101867734B (zh) 电子装置、ad转换装置和ad转换方法
CN101540607B (zh) 模拟数字转换器及转换方法、固体摄像装置和照相机系统
CN101309348B (zh) 图像拾取电路、传感器和图像拾取装置
CN103001642B (zh) A/d转换器和固态成像装置
CN102905088B (zh) 固态成像装置
US8885081B2 (en) A/D converter and solid-state imaging apparatus
KR100616074B1 (ko) 씨모스 타입 이미지 센서내의 아날로그/디지털 변환기의 자동 교정
CN101860690B (zh) 固体摄像器件、摄像装置、电子装置、ad转换器和ad转换方法
CN102629993A (zh) 半导体器件、物理信息获取装置和信号读出方法
WO2011021320A1 (ja) 電圧発生回路、デジタルアナログ変換器、ランプ波発生回路、アナログデジタル変換器、イメージセンサシステム及び電圧発生方法
CN103001637B (zh) 固态成像装置、模数转换器及其控制方法
CN101815178A (zh) 固态成像装置、成像装置和半导体装置
CN100512016C (zh) 模数转换器
US8120687B2 (en) Signal reading method, signal reading circuit, and image sensor
JP2017060071A (ja) 半導体装置
CN106357996A (zh) 成像装置和成像系统
CN107534748A (zh) 固态成像装置和固态成像装置的驱动方法
WO2009145119A1 (ja) Ａ／ｄ変換回路および固体撮像装置
KR101946787B1 (ko) 반도체 장치 및 그 구동 방법
US10805568B2 (en) Ramp signal generation device and CMOS image sensor using the same
JP5466874B2 (ja) 固体撮像装置
JP2007060080A (ja) 半導体装置
CN102474261B (zh) 时间ad转换器和固体摄像装置
US20030080894A1 (en) A/D converter
JP2015053708A (ja) 電子機器、ａｄ変換装置、ａｄ変換方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121212

Termination date: 20150326

EXPY Termination of patent right or utility model