以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、X−Yアドレス型の固体撮像装置の一例である、CMOS撮像素子をデバイスとして使用した場合を例に説明する。また、CMOS撮像素子は、全ての画素がNMOSあるいはPMOSよりなるものであるとして説明する。
ただしこれは一例であって、対象となるデバイスはMOS型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する全ての実施形態が同様に適用できる。
<第1実施形態;固体撮像装置の構成;ベイヤ配列>
図1は、本発明に係る半導体装置の第1実施形態であるCMOS固体撮像装置(CMOSイメージセンサ)の概略構成図である。また、図2は、画素部(撮像部)における有効画像領域(有効部)と、光学的黒を与える基準画素領域との関係の一例を示す図である。なお、このCMOS固体撮像装置は、電子機器の一態様でもある。
固体撮像装置1は、入射光量に応じた信号を出力する受光素子(電荷生成部の一例)を含む複数個の画素が行および列に配列された(すなわち2次元マトリクス状の)画素部を有し、各画素からの信号出力が電圧信号であって、CDS(Correlated Double Sampling ;相関2重サンプリング)処理機能部やデジタル変換部(ADC;Analog Digital Converter)などが列並列に設けられているものである。
“列並列にCDS処理機能部やデジタル変換部が設けられている”とは、垂直列の垂直信号線19に対して実質的に並列に複数のCDS処理機能部やデジタル変換部が設けられていることを意味する。複数の各機能部は、デバイスを平面視したときに、ともに画素部(撮像部)10に対して列方向の一方の端縁側(図の下側に配されている出力側)にのみ配されている形態のものであってもよいし、画素部10に対して列方向の一方の端縁側(図の下側に配されている出力側)とその反対側である他方の端縁側(図の上側)に分けて配されている形態のものであってもよい。後者の場合、行方向の読出走査(水平走査)を行なう水平走査部も、各端縁側に分けて配して、それぞれが独立に動作可能に構成するのがよい。
たとえば、列並列にCDS処理機能部やデジタル変換部が設けられている典型例としては、撮像部の出力側に設けたカラム領域と呼ばれる部分に、CDS処理機能部やデジタル変換部を垂直列ごとに設け、順次出力側に読み出すカラム型のものである。また、カラム型に限らず、隣接する複数(たとえば2つ分)の垂直信号線19(垂直列)に対して1つのCDS処理機能部やデジタル変換部を割り当てる形態や、N本おき(Nは正の整数;間にN−1本を配する)のN本分の垂直信号線19(垂直列)に対して1つのCDS処理機能部やデジタル変換部を割り当てる形態などを採ることもできる。
カラム型を除くものは、何れの形態も、複数の垂直信号線19(垂直列)が1つのCDS処理機能部やデジタル変換部を共通に使用する構成となるので、画素部10側から供給される複数列分の画素信号を1つのCDS処理機能部やデジタル変換部に供給する切替回路(スイッチ)を設ける。なお、後段の処理によっては、出力信号を保持するメモリを設けるなどの対処が必要になる。
何れにしても、複数の垂直信号線19(垂直列)に対して1つのCDS処理機能部やデジタル変換部を割り当てる形態などを採ることで、各画素信号の信号処理を画素列単位で読み出した後に行なうことで、同様の信号処理を各単位画素内で行なうものに比べて、各単位画素内の構成を簡素化し、イメージセンサの多画素化、小型化、低コスト化などに対応できる。
また、列並列に配された複数の信号処理部にて1行分の画素信号を同時並行処理することができるので、出力回路側やデバイスの外部で1つのCDS処理機能部やデジタル変換部にて処理を行なう場合に比べて、信号処理部を低速で動作させることができ、消費電力や帯域性能やノイズなどの面で有利である。逆に言えば、消費電力や帯域性能などを同じにする場合、センサ全体の高速動作が可能となる。
なお、カラム型の構成の場合、低速で動作させることができ消費電力や帯域性能やノイズなどの面で有利であるとともに切替回路(スイッチ)が不要である利点もある。以下の実施形態では、特に断りのない限り、このカラム型で説明する。
図1に示すように、第1実施形態の固体撮像装置1は、画素形状が概ね正方状の複数の単位画素3が行および列(つまり正方格子状)に配列された画素部(撮像部)10と、画素部10の外側に設けられた駆動制御部7と、カラム処理部26と、カラム処理部26にAD変換用の参照電圧を供給する参照信号生成部27と、出力回路28とを備えている。
なお、カラム処理部26の前段または後段には、必要に応じて信号増幅機能を持つAGC(Auto Gain Control) 回路などをカラム処理部26と同一の半導体領域に設けることも可能である。カラム処理部26の前段でAGCを行なう場合にはアナログ増幅、カラム処理部26の後段でAGCを行なう場合にはデジタル増幅となる。nビットのデジタルデータを単純に増幅してしまうと、階調が損なわれてしまう可能性があるため、どちらかというとアナログにて増幅した後にデジタル変換するのが好ましいと考えられる。
駆動制御部7は、画素部10の信号を順次読み出すための制御回路機能を備えている。たとえば、駆動制御部7としては、列アドレスや列走査を制御する水平走査回路(列走査回路)12と、行アドレスや行走査を制御する垂直走査回路(行走査回路)14と、内部クロックを生成するなどの機能を持つ通信・タイミング制御部20とを備えている。
なお、図中、通信・タイミング制御部20の近傍に点線で示すように、高速クロック生成部の一例であって、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成するクロック変換部23を設けるようにしてもよい。通信・タイミング制御部20は、端子5aを介して入力される入力ロック(マスタークロック)CLK0やクロック変換部23で生成された高速クロックに基づいて内部クロックを生成する。
クロック変換部23で生成された高速クロックを源とする信号を用いることで、AD変換処理などを高速に動作させることができるようになる。また、高速クロックを用いて、高速の計算を必要とする動き抽出や圧縮処理を行なうことができる。また、カラム処理部26から出力されるパラレルデータをシリアルデータ化してデバイス外部に映像データD1を出力することもできる。こうすることで、AD変換されたデジタルデータのビット分よりも少ない端子で高速動作出力する構成を採ることができる。
クロック変換部23は、入力されたクロック周波数よりも高速のクロック周波数のパルスを生成する逓倍回路を内蔵している。このクロック変換部23は、通信・タイミング制御部20から低速クロックCLK2を受け取り、それを元にして2倍以上高い周波数のクロックを生成する。クロック変換部23の逓倍回路としては、k1を低速クロックCLK2の周波数の倍数としたときk1逓倍回路を設ければよく、周知の様々な回路を利用することができる。
図1では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素3が配置されて画素部10が構成される。この単位画素3は、典型的には、受光素子(電荷生成部)としてのフォトダイオードと、増幅用の半導体素子(たとえばトランジスタ)を有する画素内アンプとから構成される。
画素内アンプとしては、たとえばフローティングディフュージョンアンプ構成のものが用いられる。一例としては、電荷生成部に対して、電荷読出部(転送ゲート部/読出ゲート部)の一例である読出選択用トランジスタ、リセットゲート部の一例であるリセットトランジスタ、垂直選択用トランジスタ、およびフローティングディフュージョンの電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタを有する、CMOSセンサとして汎用的な4つのトランジスタからなる構成のものを使用することができる。
あるいは、特許第2708455号公報に記載のように、電荷生成部により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線(DRN)に接続された増幅用トランジスタと、電荷生成部をリセットするためのリセットトランジスタと、垂直シフトレジスタより転送配線(TRF)を介して走査される読出選択用トランジスタ(転送ゲート部)を有する、3つのトランジスタからなる構成のものを使用することもできる。
画素部10は、画像を取り込む有効領域である有効画像領域(有効部)10aの他に、図2に示すように、光学的黒を与える基準画素領域10bが、有効画像領域10aの周囲に配されて構成される。一例としては、垂直列方向の上下に数行(たとえば1〜10行)分の光学的黒を与える基準画素が配列され、また、有効画像領域10aを含む水平行における左右に数画素〜数10画素(たとえば3〜40画素)分の光学的黒を与える基準画素が配列される。
光学的黒を与える基準画素は、その受光面側が、フォトダイオードなどからなる電荷生成部に光が入らないように、遮光される。この基準画素からの画素信号は、映像信号の黒基準に使われる。
また、この第1実施形態の固体撮像装置1は、画素部10をカラー撮像対応にしている。すなわち、画素部10における各電荷生成部(フォトダイオードなど)の電磁波(本例では光)が入射される受光面には、カラー画像を撮像するための複数色の色フィルタの組合せからなる色分解フィルタの何れかの色フィルタが設けられている。
図示した例は、いわゆるベイヤ(Bayer)配列の基本形のカラーフィルタを用いており、正方格子状に配された単位画素3が赤(R),緑(G),青(B)の3色カラーフィルタに対応するように、色分離フィルタの繰返単位が2画素×2画素で配されて画素部10を構成している。
たとえば、奇数行奇数列には第1のカラー(赤;R)を感知するための第1のカラー画素を配し、奇数行偶数列および偶数行奇数列には第2のカラー(緑;G)を感知するための第2のカラー画素を配し、偶数行偶数列には第3のカラー(青;B)を感知するための第3のカラー画素を配しており、行ごとに異なったR/G、またはG/Bの2色のカラー画素が市松模様状に配置されている。
このようなベイヤ配列の基本形のカラーフィルタの色配列は、行方向および列方向の何れについても、R/GまたはG/Bの2色が2つごとに繰り返される。
また、駆動制御部7の他の構成要素として、水平走査回路12、垂直走査回路14、および通信・タイミング制御部20が設けられている。水平走査回路12は、カラム処理部26からカウント値を読み出す読出走査部の機能を持つ。これらの駆動制御部7の各要素は、画素部10とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子(撮像デバイス)として構成される。
単位画素3は、行選択のための行制御線15を介して垂直走査回路14と、また垂直信号線19を介してカラムAD回路25が垂直列ごとに設けられているカラム処理部26と、それぞれ接続されている。ここで、行制御線15は垂直走査回路14から画素に入る配線全般を示す。
水平走査回路12や垂直走査回路14は、後述のようにデコーダを含んで構成され、通信・タイミング制御部20から与えられる制御信号CN1,CN2に応答してシフト動作(走査)を開始するようになっている。このため、行制御線15には、単位画素3を駆動するための種々のパルス信号(たとえば、リセットパルスRST、転送パルスTRF、DRN制御パルスDRNなど)が含まれる。
通信・タイミング制御部20は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータTG(読出アドレス制御装置の一例)の機能ブロックと、端子5aを介してマスタークロックCLK0を受け取り、また端子5bを介して動作モードなどを指令するデータDATAを受け取り、さらに固体撮像装置1の情報を含むデータを出力する通信インタフェースの機能ブロックとを備える。
たとえば、水平アドレス信号を水平デコーダ12aへ、また垂直アドレス信号を垂直デコーダ14aへ出力し、各デコーダ12a,14aは、それを受けて対応する行もしくは列を選択する。
この際、単位画素3を2次元マトリックス状に配置してあるので、画素信号生成部5により生成され垂直信号線19を介して列方向に出力されるアナログの画素信号を行単位で(列並列で)アクセスし取り込む(垂直)スキャン読みを行ない、この後に、垂直列の並び方向である行方向にアクセスし画素信号(本例ではデジタル化された画素データ)を出力側へ読み出す(水平)スキャン読みを行なうようにすることで、画素信号や画素データの読出しの高速化を図るのがよい。勿論、スキャン読みに限らず、読み出したい単位画素3を直接にアドレス指定することで、必要な単位画素3の情報のみを読み出すランダムアクセスも可能である。
また、第1実施形態の通信・タイミング制御部20では、端子5aを介して入力されるマスタークロック(マスタークロック)CLK0と同じ周波数のクロックCLK1や、それを2分周したクロックやより分周した低速のクロックをデバイス内の各部、たとえば水平走査回路12、垂直走査回路14、カラム処理部26などに供給する。以下、2分周したクロックやそれ以下の周波数のクロック全般を纏めて、低速クロックCLK2という。
垂直走査回路14は、画素部10の行を選択し、その行に必要なパルスを供給するものである。たとえば、垂直方向の読出行を規定する(画素部10の行を選択する)垂直デコーダ14aと、垂直デコーダ14aにて規定された読出アドレス上(行方向)の単位画素3に対する行制御線15にパルスを供給して駆動する垂直駆動回路14bとを有する。なお、垂直デコーダ14aは、信号を読み出す行の他に、電子シャッタ用の行なども選択する。
水平走査回路12は、低速クロックCLK2に同期してカラム処理部26のカラムAD回路25を順番に選択し、その信号を水平信号線(水平出力線)18に導くものである。たとえば、水平方向の読出列を規定する(カラム処理部26内の個々のカラムAD回路25を選択する)水平デコーダ12aと、水平デコーダ12aにて規定された読出アドレスに従って、カラム処理部26の各信号を水平信号線18に導く水平駆動回路12bとを有する。なお、水平信号線18は、たとえばカラムAD回路25が取り扱うビット数n(nは正の整数)分、たとえば10(=n)ビットならば、そのビット数分に対応して10本配置される。
このような構成の固体撮像装置1において、単位画素3から出力された画素信号は、垂直列ごとに、垂直信号線19を介して、カラム処理部26のカラムAD回路25に供給される。
カラム処理部26の各カラムAD回路25は、1列分の画素の信号を受けて、その信号を処理する。たとえば、各カラムAD回路25は、アナログ信号を、たとえば低速クロックCLK2を用いて、たとえば10ビットのデジタルデータに変換するADC(Analog Digital Converter)回路を持つ。
カラム処理部26におけるAD変換処理としては、行単位で並列に保持されたアナログ信号を、列ごとに設けられたカラムAD回路25を使用して、行ごとに並列にAD変換する方法を採る。この際には、たとえば、特許公報第2532374号や学術文献“コラム間FPNのないコラム型AD変換器を搭載したCMOSイメージセンサ”(映情学技法,IPU2000−57,pp.79−84)などに示されているシングルスロープ積分型(あるいはランプ信号比較型)のAD変換の手法を使用する。この手法は、簡単な構成でAD変換器が実現できるため、並列に設けても回路規模が大きくならないという特徴を有している。
ADC回路の構成については、詳細は後述するが、変換開始から参照電圧RAMPと処理対象信号電圧とが一致するまでの時間に基づいて、アナログの処理対象信号をデジタルデータに変換する。このための仕組みとしては、原理的には、コンパレータ(電圧比較器)にランプ状の参照電圧RAMPを供給すると同時にクロック信号でのカウント(計数)を開始し、垂直信号線19を介して入力されたアナログの画素信号を参照電圧RAMPと比較することによってパルス信号が得られるまでカウントすることでAD変換を行なう。
また、この際、回路構成を工夫することで、AD変換とともに、垂直信号線19を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル(ノイズレベル)と真の(受光光量に応じた)信号レベルVsig との差分をとる処理を行なうことができる。これにより、固定パターンノイズ(FPN;Fixed Pattern Noise )やリセットノイズといわれるノイズ信号成分を取り除くことができる。
このカラムAD回路25でデジタル化された画素データは、水平走査回路12からの水平選択信号により駆動される図示しない水平選択スイッチを介して水平信号線18に伝達され、さらに出力回路28に入力される。なお、10ビットは一例であって、10ビット未満(たとえば8ビット)や10ビットを超えるビット数(たとえば14ビット)など、その他のビット数としてもよい。
このような構成によって、電荷生成部としての受光素子が行列状に配された画素部10からは、行ごとに各垂直列について画素信号が順次出力される。そして、受光素子が行列状に配された画素部10に対応する1枚分の画像すなわちフレーム画像が、画素部10全体の画素信号の集合で示されることとなる。
<カラムAD回路と参照信号生成部の詳細>
参照信号生成部27は、画素部10における色分解フィルタを構成する色フィルタの色の種類や配列に応じて、AD変換用の参照信号を発生する機能要素であるDA変換回路(DAC;Digital Analog Converter)を個別に備える。
使用する画素部10(デバイス)を決めると、色分解フィルタにおける色フィルタの色の種類や配列は決まり、2次元格子位置における任意位置の色フィルタが何色であるのかを一義的に特定することができる。色フィルタの行方向および列方向の各繰返しサイクルも、その配列によって一義的に決まり、列並列に設けた各カラムAD回路25が処理対象とする1つの処理対象行には、色分解フィルタで使用される全色分ではなく、繰返しサイクルで決まるより少ない所定色の組合せの画素信号のみが存在することなる。
本実施形態では、この性質に着目し、比較回路とカウンタとでAD変換回路を構成するに当たり、比較回路に供給するAD変換用の参照信号を発生する機能要素である、色対応の個別の参照信号生成出力部の一例であるDA変換回路を、色分解フィルタで使用される全色分設けるのではなく、先ず画素信号の読出単位である行方向に関して、色フィルタの繰返しサイクル内に存在する所定色の色フィルタの組合せに応じた数分だけとすることで、2次元における色フィルタの繰返しサイクル内に存在する色フィルタの全色分より少なくする。たとえば、処理対象行が何れであっても、その行内にはx(xは2以上の正の整数)色しか存在しない場合、そのx色に対応した色別の参照信号を比較回路に供給すればよく、x個のDA変換回路を用意すればよい。
なお、色対応の変化特性や初期値を持つ個別の参照信号を比較回路に供給するという観点では、処理対象行の切替えに対処する必要がある。このためには、x個のDA変換回路のそれぞれについて、さらに、行方向と直交する列方向について、その時点の処理色に対する参照信号を供給するための切替機構を設けるのがよい。
つまり、読出単位に応じた行方向とは異なる方向である異方向、すなわち垂直列方向に関しては、カラー画素の色特性に対応した変化特性(具体的には傾き)や、黒基準や回路オフセット成分などの色特性とは異なる非色特性の観点で規定された初期値を持って変化する色対応参照信号生成部を、垂直列方向における色フィルタの繰返しサイクル内に存在する所定色の色フィルタの組合せに応じた数分だけ、個別のDA変換回路(参照信号生成出力部)のそれぞれに設け、その色対応の参照信号生成出力部にて生成されるそれぞれの参照信号の何れか一方を選択して比較回路に供給する選択部を設ける構成にする。
この場合、たとえばベイヤ配列のように、2次元における色フィルタの繰返しサイクル内に、同色の色フィルタが存在する場合、この同色の色フィルタに関しては、個別のDA変換回路(参照信号生成出力部)のそれぞれが、1つの色対応参照信号生成部を兼用(共用)する構成とすることもできる。
何れの構成でも、参照信号生成出力部の一例である各DA変換回路のそれぞれは、処理対象行が切り替わることで、その処理対象行に存在する所定色の組合せが切り替わることに応じて、DA変換回路が発する参照信号(アナログ基準電圧)の変化特性(具体的には傾き)を、色フィルタすなわちアナログの画素信号の特性に応じて切り替えて出力する。また、初期値に関しては、たとえば黒基準や回路のオフセット成分など、色特性とは異なる観点に基づいて設定することとなる。
こうすることで、参照電圧発生器(本例ではDA変換回路に相当)やこの参照電圧発生器からの配線を色分解フィルタを構成する色フィルタの数よりも少なくすることができる。また、色フィルタごとに参照電圧発生器を用意した場合に必要とされていた(特許文献1参照)、各参照電圧発生器からのアナログ基準電圧(本例の参照信号に相当)を選択的に出力する垂直列ごとの選択手段(マルチプレクサ)も不要となるので、回路規模を縮小できる。カラー画素に応じた参照信号を比較器の入力側に伝達する信号線の数を、カラー画像を撮像するための色フィルタの色成分の数よりも少なくすることができる。
なお、本実施形態では採用しないが、個別のDA変換回路(参照信号生成出力部)のそれぞれに対して、処理対象行が切り替わるごとに、その切り替えに伴う色フィルタの配列の繰返単位を構成する色の組合せの変更に応じて、対応するカラー画素の色特性に対応した変化特性(具体的には傾き)や、黒基準や回路オフセット成分などの色特性とは異なる観点に基づく初期値を、通信・タイミング制御部20から設定するようにしてもよい。こうすることで、個別のDA変換回路(参照信号生成出力部)のそれぞれに色対応参照信号生成部や色対応参照信号生成部の何れかを選択する選択部を設ける必要がなくなる。
つまり、考え方としては、変化特性(具体的には傾き)や初期値を、処理対象行が切り替わるごとに、その切り替えに伴う色フィルタの配列の繰返単位を構成する色の組合せの変更に応じて、DA変換回路に設定するようにすれば、色フィルタのそれぞれに応じた色対応参照信号生成部と色対応参照信号生成部を処理対象行に応じて切り替える選択部(後述する具体例1〜5を参照)を設ける必要がなく、参照信号生成部27の全体構成の規模をさらに縮小することができる。ただしこの場合、参照信号生成部27の制御系の処理が複雑になる可能性がある。
本例では、固体撮像装置1としては、ベイヤ方式の基本配列のものを使用しており、先にも述べたように、色フィルタの繰返しは2行および2列ごととなる。行単位で画素信号を読み出して、垂直信号線19ごとに、列並列に設けた各カラムAD回路25に画素信号を入力するので、1つの処理対象行には、R/GまたはG/Bの何れか2色のみの画素信号が存在する。よって、本例では、奇数列に対応したDA変換回路27aと偶数列に対応したDA変換回路27bとを設けることとする。
さらに、各DA変換回路から独立に出力されるそれぞれの参照信号RAMPa ,RAMPb をそれぞれ独立した共通参照信号線251a,251b(纏めて251ともいう)で電圧比較部252まで伝達することとする。各共通参照信号線251a,251bには、それぞれ複数の電圧比較部252a(奇数列のもの)、電圧比較部252b(偶数列のもの)が接続される。
この際には、共通の色特性を持つ色フィルタに対応する複数の電圧比較部252a,252bに、それぞれ独立した共通参照信号線251a,251bを介して実質的に直接に伝達するように構成する。共通参照信号線251a,251bを介して実質的に直接に伝達するとは、共通参照信号線251a,251bと、それに対応する列の電圧比較部252a,252b(それぞれ複数がである)との間には、マルチプレクサなどの選択手段が存在しないことを意味する。この点は、各アナログ参照電圧発生装置から出力される参照信号を垂直列ごとに設けられる比較器の入力側まで伝達し、それぞれの比較器の入力側直前に各アナログ参照電圧発生装置からの参照信号の何れか1つを選択的に出力する選択手段(マルチプレクサ)を設けている特許文献1の構成とは大きく異なる。
各DA変換回路27a,27bは、通信・タイミング制御部20からの制御データCN4(CN4a,CN4b)で示される初期値から、通信・タイミング制御部20からのカウントクロックCKdaca, CKdacb(カウントクロックCK0と同じでもよい)に同期して、階段状の鋸歯状波(ランプ電圧)を生成して、カラム処理部26の対応する個々のカラムAD回路25に、この生成した鋸歯状波をAD変換用の参照信号(ADC基準信号)RAMPa ,RAMPb として供給するようになっている。なお、図示を割愛しているが、ノイズ防止用のフィルタを設けるとよい。
DA変換回路27a,27bは、本実施形態特有の機能として、所定位置の画素信号Vxにおける信号成分Vsig について電圧比較部252とカウンタ部254とを用いてAD変換処理を行なう際には、それぞれが発する参照信号RAMPa ,RAMPb の初期電圧を、画素の特性や回路ばら付きを反映させて、リセット成分ΔVについてのAD変換処理時とは異なる値に設定するとともに、色フィルタの配列を考慮して画素特性に適合するようにそれぞれの傾きβa,βbを設定する点に特徴を有する。
具体的には、先ず信号成分Vsig についての参照信号RAMPa ,RAMPb の初期電圧Vas、Vbsに関しては、任意の複数の黒基準を生成する画素から得られる信号を元に算出されたものとする。なお、黒基準を生成する画素は、カラー画素外に配置された電荷生成部32をなす光電変換素子としてのフォトダイオードなど上に遮光層を有する画素とする。その配置場所や配置数などの配置形態および遮光手段は、特に限定されず、公知の仕組みを採ることができる。
また、この初期電圧は、各DA変換回路27a,27bの特性によりそれぞれ生じる固有のバラツキ成分を含むものとする。通常は、各初期電圧Vas、Vbsは、リセット成分ΔVについての参照信号RAMPa ,RAMPb の初期電圧Var、Vbrに対して、それぞれオフセットOFFa,OFFb分だけ低くする。
リセット成分ΔVについての参照信号RAMPa ,RAMPb の初期電圧Var、Vbrを同じにしていても、通常は、オフセットOFFa,OFFb分は異なる値となるので、信号成分Vsig についての参照信号RAMPa ,RAMPb の初期電圧Vas、Vbsは異なるものとなる。
なお信号成分Vsig についての参照信号RAMPa ,RAMPb の初期電圧Vas、Vbsは、黒基準を生成する画素から得られる信号以外にも任意のオフセットを含むものとしてもよい。
参照信号生成部27の各DA変換回路27a,27bが行なうオフセットOFFa,OFFb分の制御は、たとえば任意の複数の黒基準を生成する基準画素から得られる信号を元に初期電圧を算出する機能を通信・タイミング制御部20に持たせ、この通信・タイミング制御部20からの制御データCN4で示される初期値に基づいて行なうようにしてもよい。もちろん、DA変換回路27a,27bが、初期電圧を算出する機能を持ち、自身で初期電圧を算出するようにしてもよい。
あるいは、チップ内の通信・タイミング制御部20やDA変換回路27a,27bに、参照電圧の初期電圧を算出する機能を持つのではなく、チップ外の外部システムで黒基準を生成する基準画素から得られる信号を元に初期電圧を算出し、端子5bを介して動作モードの一部として初期電圧を示す情報を通信・タイミング制御部20に通知し、この通信・タイミング制御部20からの制御データCN4で参照信号生成部27に通知するようにしてもよい。
なお、参照信号生成部27が発する階段状の参照信号、詳しくはDA変換回路27aが発する参照信号RAMPa およびDA変換回路27bが発する参照信号RAMPb は、クロック変換部23からの高速クロック、たとえば逓倍回路で生成される逓倍クロックを元に生成することで、端子5aを介して入力されるマスタークロックCLK0に基づき生成するよりも高速に変化させることができる。
通信・タイミング制御部20から参照信号生成部27のDA変換回路27aに供給する制御データCN4a,CN4bは、比較処理ごとのランプ電圧の傾き(変化の度合い;時間変化量)を指示する情報も含んでいる。
カラムAD回路25は、参照信号生成部27のDA変換回路27aで生成される参照信号RAMPと、行制御線15(V1,V2,…)ごとに単位画素3から垂直信号線19(H1,H2,…)を経由し得られるアナログの画素信号とを比較する電圧比較部(コンパレータ)252と、電圧比較部252が比較処理を完了するまでの時間をカウントし、その結果を保持するカウンタ部254とを備えて構成されnビットAD変換機能を有している。
通信・タイミング制御部20は、電圧比較部252が画素信号のリセット成分ΔVと信号成分Vsig の何れについて比較処理を行なっているのかに応じてカウンタ部254におけるカウント処理のモードを切り替える制御部の機能を持つ。この通信・タイミング制御部20から各カラムAD回路25のカウンタ部254には、カウンタ部254がダウンカウントモードで動作するのかアップカウントモードで動作するのかを指示するための制御信号CN5が入力されている。
電圧比較部252の一方の入力端子RAMPは、他の電圧比較部252の入力端子RAMPと共通に、参照信号生成部27で生成される階段状の参照信号RAMPが入力され、他方の入力端子には、それぞれ対応する垂直列の垂直信号線19が接続され、画素部10からの画素信号電圧が個々に入力される。電圧比較部252の出力信号はカウンタ部254に供給される。
カウンタ部254のクロック端子CKには、他のカウンタ部254のクロック端子CKと共通に、通信・タイミング制御部20からカウントクロックCK0が入力されている。
このカウンタ部254は、その構成については図示を割愛するが、一般的にラッチで構成されるデータ記憶部の配線形態を同期カウンタ形式に変更することで実現でき、1本のカウントクロックCK0の入力で、内部カウントを行なうようになっている。カウントクロックCK0も、階段状の電圧波形と同様に、クロック変換部23からの高速クロック(たとえば逓倍クロック)を元に生成することで、端子5aを介して入力されるマスタークロックCLK0より高速にすることができる。
n個のラッチの組合せでnビットのカウンタ部254を実現でき、2系統のn個のラッチで構成されるデータ記憶部の回路規模に対して半分になる。加えて、列ごとのカウンタ部が不要になるから、全体としては、大幅にコンパクトになる。
ここで、第1実施形態のカウンタ部254は、詳細は後述するが、カウントモードに拘わらず共通のアップダウンカウンタ(U/D CNT)を用いて、ダウンカウント動作とアップカウント動作とを切り替えて(具体的には交互に)カウント処理を行なうことが可能に構成されている点に特徴を有する。また、第1実施形態のカウンタ部254は、カウント出力値がカウントクロックCK0に同期して出力される同期カウンタを使用する。
なお、同期カウンタの場合、すべてのフリップフロップ(カウンタ基本要素)の動作がカウントクロックCK0で制限される。よって、より高周波数動作が要求される場合には、カウンタ部254としては、その動作制限周波数が最初のフリップフロップ(カウンタ基本要素)の制限周波数でのみ決められるため高速動作に適する非同期カウンタの使用がより好ましい。
カウンタ部254には、水平走査回路12から制御線12cを介して制御パルスが入力される。カウンタ部254は、カウント結果を保持するラッチ機能を有しており、制御線12cを介しての制御パルスによる指示があるまでは、カウンタ出力値を保持する。
このような構成のカラムAD回路25は、先にも述べたように、垂直信号線19(H1,H2,…)ごとに配置され、列並列構成のADCブロックであるカラム処理部26が構成される。
個々のカラムAD回路25の出力側は、水平信号線18に接続されている。先にも述べたように、水平信号線18は、カラムAD回路25のビット幅であるnビット幅分の信号線を有し、図示しないそれぞれの出力線に対応したn個のセンス回路を経由して出力回路28に接続される。
このような構成において、カラムAD回路25は、水平ブランキング期間に相当する画素信号読出期間において、カウント動作を行ない、所定のタイミングでカウント結果を出力する。すなわち、先ず、電圧比較部252では、参照信号生成部27からのランプ波形電圧と、垂直信号線19を介して入力される画素信号電圧とを比較し、双方の電圧が同じになると、電圧比較部252のコンパレータ出力が反転(本例ではHレベルからLレベルへ遷移)する。
カウンタ部254は、参照信号生成部27から発せられるランプ波形電圧に同期してダウンカウントモードもしくはアップカウントモードでカウント動作を開始しており、コンパレータ出力の反転した情報がカウンタ部254に通知されると、カウント動作を停止し、その時点のカウント値を画素データとしてラッチ(保持・記憶)することでAD変換を完了する。
この後、カウンタ部254は、所定のタイミングで水平走査回路12から制御線12cを介して入力される水平選択信号CH(i)によるシフト動作に基づいて、記憶・保持した画素データを、順次、カラム処理部26外や画素部10を有するチップ外へ出力端子5cから出力する。
なお、本実施形態の説明としては直接関連しないため特に図示しないが、その他の各種信号処理回路なども、固体撮像装置1の構成要素に含まれる場合がある。
<参照信号生成部の機能説明>
図3は、第1実施形態の固体撮像装置1において使用される参照信号生成部27のDA変換回路(DAC)の機能を説明する図である。
DA変換回路27a,27bは、通信・タイミング制御部20からDAC用のカウントクロックCKdac の供給を受け、カウントクロックCKdaca,CKdacbに同期して、たとえば線形的に減少する階段状の鋸歯状波(ランプ波形)を生成し、カラムAD回路25の電圧比較部252に、この生成した鋸歯状波をAD変換用の参照電圧(ADC基準信号)として供給する。
ここで、DA変換回路27a,27bは、先ず、制御データCN4に含まれている比較処理ごとのランプ電圧の初期値を指示する情報に基づき初期電圧を設定するとともに、制御データCN4に含まれている比較処理ごとのランプ電圧の傾き(変化率)を指示する情報に基づき、1クロック当たりの電圧変化分ΔRAMPを設定し、単位時間(カウントクロックCKdac )ごとに1ずつカウント値を変化させるようにする。実際には、カウントクロックCKdac の最大カウント数(たとえば10ビットで1024など)に対しての最大電圧幅を設定するだけでよい。初期電圧を設定するための回路構成はどのようなものであってもよい。
こうすることで、DA変換回路27a,27bは、制御データCN4に含まれている初期値を示す電圧(たとえば3.0V)から、1つのカウントクロックCKdaca,CKdacbごとにΔRAMPずつ電圧を低下させる。
また、単位画素3からの画素信号(詳しくは真の信号成分)に対する係数を設定する際は、通信・タイミング制御部20は、係数1を設定するカウントクロックCKdac1の基準周期に対して1/m分周したカウントクロックCKdacmをDA変換回路27aに供給する。DA変換回路27aは、制御データCN4に含まれている初期値を示す電圧(たとえば3.0V)から、1つのカウントクロックCKdacmごとにΔRAMPずつ電圧を低下させる。
こうすることで、電圧比較部252に供給される参照信号RAMPa ,RAMPb の傾きが、カウントクロックCKdac1(=CK0)で参照信号RAMPa ,RAMPb を生成する場合に対して、1/m倍となり、カウンタ部254にては、同じ画素電圧に対して、カウント値がm倍となる、すなわち係数としてmを設定できる。
つまり、カウントクロックCKdaca,CKdacbの周期を調整することで参照信号RAMPa ,RAMPb の傾きを変えることができる。たとえば、基準に対して1/m分周したクロックを使うと傾きが1/mとなる。カウンタ部254でのカウントクロックCK0を同一とすれば、カウンタ部254にては、同じ画素電圧に対して、カウント値がm倍となる、すなわち係数としてmを設定できる。つまり、参照信号RAMPa ,RAMPb の傾きを変えることで、後述する差分処理時の係数を調整することができる。
図3から分かるように、参照信号RAMPa ,RAMPb の傾きが大きい程、単位画素3に蓄積された情報量に掛かる係数は小さく、傾きが小さい程係数が大きいことになる。たとえば、カウントクロックCKdac1の基準周期に対して1/2分周したカウントクロックCKdac2を与えることで、係数を“2”に設定でき、1/4分周したカウントクロックCKdac4を与えることで、係数を“4”に設定できる。なお、n/m分周したカウントクロックCKdacnm を与えることで、係数をm/nに設定することもできる。
このように、カウントクロックCKdacmごとにΔRAMPずつ電圧を変化(本例では低下)させるようにしつつ、参照信号生成部27に与えるカウントクロックCKdacnm の周期を調整することで、簡単かつ精度よく係数を設定することができる。なお、画素信号の信号成分Vsig についてのカウント処理のモードを調整することで係数の符号(+/−)を指定することができる。
なお、ここで示した参照信号RAMPa ,RAMPb の傾きを利用した係数の設定手法は一例であって、このような手法に限定されない。たとえば、参照信号生成部27に与えるカウントクロックCKdaca,CKdacbの周期を一定にしつつ、カウンタ出力値をx、制御データCN4に含まれているランプ電圧の傾き(変化率)βとするとy=α(初期値)−β*xによって算出される電位を出力するなど、制御データCN4に含まれているランプ電圧の傾き(変化率)を指示する情報により、1つのカウントクロックCKdac ごとの電圧変化分ΔRAMPを調整するなど、任意の回路を用いることができる。ランプ電圧の傾きすなわちRAMPスロープの傾きβの調整は、たとえばクロック数を変える以外に、単位電流源の電流量を変えることによって、クロック当たりのΔRAMPを調整することで実現できる。
オフセットを与え得るα(初期値)や傾きを与え得るβ(係数)の設定手法は、カウントクロックCKdaca,CKdacbごとに少しずつ電圧変化するランプ波形を発生させる回路構成に応じたものとすればよい。一例としては、ランプ波形を発生させる回路を、定電流源の組合せと、その定電流源の何れか(1つもしくは任意数の複数)を選択する選択回路とで構成する場合、オフセットを与えるα(初期値)や傾きを与えるβ(係数)は何れも、定電流源を用いて、その定電流源に流れる電流を調整することで実現できる(詳しくは後述する)。
参照信号の生成手法に拘わらず、参照信号を、カラー画素の色特性に応じた傾きを持つとともに、たとえば黒基準や回路のオフセット成分など、色特性とは異なる観点に基づく初期値を持つようにすることで、色特性の観点と色特性とは異なる観点の双方について好適な参照信号を用いてAD変換処理を行なうことができるようになる。
<第1実施形態;固体撮像装置の動作>
図4は、図1に示した第1実施形態の固体撮像装置1のカラムAD回路25における基本動作である信号取得差分処理を説明するためのタイミングチャートである。
画素部10の各単位画素3で感知されたアナログの画素信号をデジタル信号に変換する仕組みとしては、たとえば、所定の傾きで下降するランプ波形状の参照信号RAMPと単位画素3からの画素信号における基準成分や信号成分の各電圧とが一致する点を探し、この比較処理で用いる参照信号RAMPの生成時点から、画素信号における基準成分や信号成分に応じた電気信号と参照信号とが一致した時点までをカウントクロックでカウント(計数)することで、基準成分や信号成分の各大きさに対応したカウント値を得る手法を採る。
ここで、垂直信号線19から出力される画素信号は、時間系列として、基準成分としての画素信号の雑音を含むリセット成分ΔVの後に信号成分Vsig が現れるものである。1回目の処理を基準成分(リセット成分ΔV)について行なう場合、2回目の処理は基準成分(リセット成分ΔV)に信号成分Vsig を加えた信号についての処理となる。以下具体的に説明する。
1回目の読出しのため、先ず通信・タイミング制御部20は、モード制御信号CN5をローレベルにしてカウンタ部254をダウンカウントモードに設定するとともに、リセット制御信号CN6を所定期間アクティブ(本例ではハイレベル)にしてカウンタ部254のカウント値を初期値“0”にリセットさせる(t9)。そして、任意の行Vαの単位画素3から垂直信号線19(H1,H2,…)への1回目の読出しが安定した後、通信・タイミング制御部20は、参照信号生成部27に向けて、参照信号RAMPa ,RAMPb 生成用の制御データCN4a,CN4bを供給する。
これを受けて、参照信号生成部27においては、先ず、Vα行上に存在する一方の色(奇数列のRまたはG)のカラー画素特性に合わせた傾きβaを持ち全体として鋸歯状(RAMP状)に時間変化させた階段状の波形(RAMP波形)を持った参照信号RAMPa をDA変換回路27aにて生成し、奇数列に対応するカラムAD回路25の電圧比較部252の一方の入力端子RAMPに、比較電圧として供給する。
同様に、Vα行上に存在する他方の色(偶数列のGまたはB)のカラー画素特性に合わせた傾きβbを持ち全体として鋸歯状(RAMP状)に時間変化させた階段状の波形(RAMP波形)を持った参照信号RAMPb をDA変換回路27bにて生成し、偶数列に対応するカラムAD回路25の電圧比較部252の一方の入力端子RAMPに、比較電圧として供給する。
電圧比較部252は、このRAMP波形の比較電圧と画素部10から供給される任意の垂直信号線19(Hα)の画素信号電圧とを比較する。
また、電圧比較部252の入力端子RAMPへの参照信号RAMPa ,RAMPb の入力と同時に、電圧比較部252における比較時間を、行ごとに配置されたカウンタ部254で計測するために、参照信号生成部27から発せられるランプ波形電圧に同期して(t10)、カウンタ部254のクロック端子に通信・タイミング制御部20からカウントクロックCK0を入力し、1回目のカウント動作として、初期値“0”からダウンカウントを開始する。すなわち、負の方向にカウント処理を開始する。
電圧比較部252は、参照信号生成部27からのランプ状の参照信号RAMPと垂直信号線19を介して入力される画素信号電圧Vxとを比較し、双方の電圧が同じになったときに、コンパレータ出力をHレベルからLレベルへ反転させる(t12)。つまり、リセット成分Vrst に応じた電圧信号と参照信号RAMPとを比較して、リセット成分Vrst の大きさに対応した時間経過後にアクティブロー(L)のパルス信号を生成して、カウンタ部254に供給する。
この結果を受けて、カウンタ部254は、コンパレータ出力の反転とほぼ同時にカウント動作を停止し、その時点のカウント値を画素データとしてラッチ(保持・記憶)することでAD変換を完了する(t12)。つまり、電圧比較部252に供給するランプ状の参照信号RAMPの生成とともにダウンカウントを開始し、比較処理によってアクティブロー(L)のパルス信号が得られるまでクロックCK0でカウント(計数)することで、リセット成分Vrst の大きさに対応したカウント値を得る。
通信・タイミング制御部20は、所定のダウンカウント期間を経過すると(t14)、電圧比較部252への制御データの供給と、カウンタ部254へのカウントクロックCK0の供給とを停止する。これにより、電圧比較部252は、ランプ状の参照信号RAMPの生成を停止する。
この1回目の読出し時は、画素信号電圧VxにおけるリセットレベルVrst を電圧比較部252で検知してカウント動作を行なっているので、単位画素3のリセット成分ΔVを読み出していることになる。
このリセット成分ΔV内には、単位画素3ごとにばらつく雑音がオフセットとして含まれている。しかし、このリセット成分ΔVのバラツキは一般に小さく、またリセットレベルVrst は概ね全画素共通であるので、任意の垂直信号線19の画素信号電圧Vxにおけるリセット成分ΔVの出力値はおおよそ既知である。
したがって、1回目のリセット成分ΔVの読出し時には、RAMP電圧を調整することにより、ダウンカウント期間(t10〜t14;比較期間)を短くすることが可能である。本実施形態では、リセット成分ΔVについての比較処理の最長期間を、7ビット分のカウント期間(128クロック)にして、リセット成分ΔVの比較を行なっている。
続いての2回目の読出し時には、リセット成分ΔVに加えて、単位画素3ごとの入射光量に応じた電気信号成分Vsig を読み出し、1回目の読出しと同様の動作を行なう。すなわち、先ず通信・タイミング制御部20は、モード制御信号CN5をハイレベルにしてカウンタ部254をアップカウントモードに設定する(t18)。そして、任意の行Vαの単位画素3から垂直信号線19(H1,H2,…)への2回目の読出しが安定した後、通信・タイミング制御部20は、信号成分Vsig についてのAD変換処理のため、参照信号RAMPa生成用の制御データCN4a(ここではオフセットOFFaと傾きβaを含む)をDA変換回路27aに供給するとともに、参照信号RAMPb生成用の制御データCN4b(ここではオフセットOFFbと傾きβbを含む)をDA変換回路27bに供給する。
これを受けて、参照信号生成部27においては、先ず、Vα行上に存在する一方の色(奇数列のRまたはG)のカラー画素特性に合わせた傾きβaを持ち全体として鋸歯状(RAMP状)に時間変化させた階段状の波形(RAMP波形)を持つとともに、リセット成分ΔV用の初期値Varに対してオフセットOFFaだけ下がった参照信号RAMPa をDA変換回路27aにて生成し、奇数列に対応するカラムAD回路25の電圧比較部252の一方の入力端子RAMPに、比較電圧として供給する。
同様に、Vα行上に存在する他方の色(偶数列のGまたはB)のカラー画素特性に合わせた傾きβbを持ち全体として鋸歯状(RAMP状)に時間変化させた階段状の波形(RAMP波形)を持つとともに、リセット成分ΔV用の初期値Vbrに対してオフセットOFFbだけ下がった参照信号RAMPb をDA変換回路27bにて生成し、偶数列に対応するカラムAD回路25の電圧比較部252の一方の入力端子RAMPに、比較電圧として供給する。
電圧比較部252は、このRAMP波形の比較電圧と画素部10から供給される任意の垂直信号線19(Vx)の画素信号電圧とを比較する。
先にも述べたように、このときの各参照電圧の初期電圧は、任意の複数の黒基準を生成する画素から得られる信号を元に算出されたものであり、DA変換回路27aから発せられる参照信号RAMPa とDA変換回路27bから発せられる参照信号RAMPb とでそれぞれ生ずる固有のバラツキ成分を含む異なった値(オフセットOFFaおよびオフセットOFFb)となる。また、参照電圧の初期電圧は、黒基準を生成する画素から得られる信号以外にも任意のオフセットを含む場合もある。
電圧比較部252の入力端子RAMPへの参照信号RAMPa ,RAMPa の入力と同時に、電圧比較部252における比較時間を、行ごとに配置されたカウンタ部254で計測するために、参照信号生成部27から発せられるランプ波形電圧に同期して(t20)、カウンタ部254のクロック端子に通信・タイミング制御部20からカウントクロックCK0を入力し、2回目のカウント動作として、1回目の読出し時に取得された単位画素3のリセット成分ΔVに対応するカウント値から、1回目とは逆にアップカウントを開始する。すなわち、正の方向にカウント処理を開始する。
電圧比較部252は、参照信号生成部27からのランプ状の参照信号RAMPと垂直信号線19を介して入力される画素信号電圧Vxとを比較し、双方の電圧が同じになったときに、コンパレータ出力をHレベルからLレベルへ反転させる(t22)。つまり、信号成分Vsig に応じた電圧信号と参照信号RAMPとを比較して、信号成分Vsig の大きさに対応した時間経過後にアクティブロー(L)のパルス信号を生成して、カウンタ部254に供給する。
この結果を受けて、カウンタ部254は、コンパレータ出力の反転とほぼ同時にカウント動作を停止し、その時点のカウント値を画素データとしてラッチ(保持・記憶)することでAD変換を完了する(t22)。つまり、電圧比較部252に供給するランプ状の参照信号RAMPの生成とともにダウンカウントを開始し、比較処理によってアクティブロー(L)のパルス信号が得られるまでクロックCK0でカウント(計数)することで、信号成分Vsig の大きさに対応したカウント値を得る。
通信・タイミング制御部20は、所定のダウンカウント期間を経過すると(t24)、電圧比較部252への制御データの供給と、カウンタ部254へのカウントクロックCK0の供給とを停止する。これにより、電圧比較部252は、ランプ状の参照信号RAMPの生成を停止する。
この2回目の読出し時は、画素信号電圧Vxにおける信号成分Vsig を電圧比較部252で検知してカウント動作を行なっているので、単位画素3の信号成分Vsig を読み出していることになる。
ここで、本実施形態においては、カウンタ部254におけるカウント動作を、1回目の読出し時にはダウンカウント、2回目の読出し時にはアップカウントとしているので、カウンタ部254内で自動的に、式(1)で示す減算が行なわれ、この減算結果に応じたカウント値がカウンタ部254に保持される。
ここで、式(1)は、式(2)のように変形でき、結果としては、カウンタ部254に保持されるカウント値は信号成分Vsig に応じたものとなる。
つまり、上述のようにして、1回目の読出し時におけるダウンカウントと2回目の読出し時におけるアップカウントといった、2回の読出しとカウント処理によるカウンタ部254内での減算処理によって、単位画素3ごとのバラツキを含んだリセット成分ΔVとカラムAD回路25ごとのオフセット成分とを除去することができ、単位画素3ごとの入射光量に応じた信号成分Vsig に黒基準成分の補正を加えた信号についてのデジタルデータのみを簡易な構成で取り出すことができる。この際、回路バラツキやリセット雑音も除去できる利点がある。
よって、本実施形態のカラムAD回路25は、アナログの画素信号をデジタルの画素データに変換するデジタル変換部としてだけでなく、CDS(Correlated Double Sampling ;相関2重サンプリング)処理機能部としても動作することとなる。
また、式(2)で得られるカウント値が示す画素データは正の信号電圧を示すので、補数演算などが不要となり、既存のシステムとの親和性が高い。
ここで、2回目の読出し時は、入射光量に応じた信号成分Vsig を読み出すので、光量の大小を広い範囲で判定するために、アップカウント期間(t20〜t24;比較期間)を広く取り、電圧比較部252に供給するランプ電圧を大きく変化させる必要がある。
そこで本実施形態では、信号成分Vsig についての比較処理の最長期間を、10ビット分のカウント期間(1024クロック)にして、信号成分Vsig の比較を行なっている。つまり、リセット成分ΔV(基準成分)についての比較処理の最長期間を、信号成分Vsig についての比較処理の最長期間よりも短くする。リセット成分ΔV(基準成分)と信号成分Vsig の双方の比較処理の最長期間すなわちAD変換期間の最大値を同じにするのではなく、リセット成分ΔV(基準成分)についての比較処理の最長期間を信号成分Vsig についての比較処理の最長期間よりも短くすることで、2回に亘るトータルのAD変換期間が短くなるように工夫する。
この場合、1回目と2回目との比較ビット数が異なるが、通信・タイミング制御部20から制御データを参照信号生成部27に供給して、この制御データに基づいて参照信号生成部27にてランプ電圧を生成するようにすることで、ランプ電圧の傾きすなわち参照信号RAMPの変化率を1回目と2回目とで同じにする。デジタル制御でランプ電圧を生成するので、ランプ電圧の傾きを1回目と2回目とで同じにすることが容易である。これにより、AD変換の精度を等しくできるため、アップダウンカウンタによる式(1)で示した減算結果が正しく得られる。
2回目のカウント処理が完了した後の所定のタイミングで(t28)、通信・タイミング制御部20は水平走査回路12に対して画素データの読出しを指示する。これを受けて、水平走査回路12は、制御線12cを介してカウンタ部254に供給する水平選択信号CH(i)を順次シフトさせる。
こうすることで、カウンタ部254に記憶・保持した式(2)で示されるカウント値、すなわちnビットのデジタルデータで表された画素データが、n本の水平信号線18を介して、順次、カラム処理部26外や画素部10を有するチップ外へ出力端子5cから出力され、その後、順次行ごとに同様の動作が繰り返されることで、2次元画像を表す映像データD1が得られる。
以上説明したように、第1実施形態の固体撮像装置によれば、アップダウンカウンタを用いつつ、その処理モードを切り替えて2回に亘ってカウント処理を行なうようにした。また、行列状に単位画素3が配列された構成において、カラムAD回路25を垂直列ごとに設けた列並列カラムAD回路で構成した。
ここで、比較回路とカウンタとでAD変換回路を構成するに当たり、比較回路に供給するAD変換用の参照信号を発生する機能要素であるDA変換回路を、カラー画像撮像に使用する色分解フィルタにおける色フィルタの全色分を用意するのではなく、色の種類や配列で決まる色の繰返しサイクルに応じた所定色の組合せに応じた分だけ設けるようにした。また、処理対象行が切り替わることで、その処理対象行に存在する所定色の組合せが切り替わることに応じて、DA変換回路が発する参照信号(アナログ基準電圧)の変化特性(具体的には傾き)や初期値を、色フィルタすなわちアナログの画素信号の特性に応じて切り替えるようにした。
これにより、参照電圧発生器として機能するDA変換回路や参照電圧発生器からの配線を色分解フィルタを構成する色フィルタの数よりも少なくすることができ、また、色フィルタごとに参照電圧発生器を用意した場合に必要となるアナログ基準電圧(参照信号)を選択的に出力するマルチプレクサも不要となるので、大幅に回路規模が縮小できる。
また、処理対象行に存在する所定色の組合せが切り替わることに応じて、DA変換回路が発する参照信号の変化特性(具体的には傾き)を切替設定するようにしたので、画素部10を構成する各カラー画素の特性に応じて互いに異なる基準電圧を各々生成して比較処理を行なうことによって、単位画素から出力されるアナログの画素信号をデジタルデータに変換する際、各々のカラーに応じて参照信号の傾きを調節することで、各カラーの特性を緻密に制御することができる。
加えて、DA変換回路が発する参照信号の初期値をDA変換回路で生ずる固有のバラツキ成分や黒基準成分に応じて切替設定するようにしたので、回路バラツキを補正できるとともに、黒基準成分の補正を加えた信号のみについて簡易な構成でAD変換することができる。
さらに、基準成分(リセット成分)と信号成分との減算処理が2回目のカウント結果として垂直列ごとに直接に取得することができ、基準成分と信号成分のそれぞれのカウント結果を保持するメモリ装置をカウンタ部が備えるラッチ機能で実現でき、AD変換されたデータを保持する専用のメモリ装置をカウンタとは別に用意する必要がない。
加えて、基準成分と信号成分との差を取るための特別な減算器が不要になる。よって、従来構成よりも、回路規模や回路面積を少なくすることができ、加えて、雑音の増加や電流あるいは消費電力の増大を解消することができる。
また、比較部とカウンタ部でカラムAD回路(AD変換部)を構成したので、ビット数によらずカウンタ部を動作させるカウントクロック1本とカウントモードを切り替える制御線とでカウント処理を制御でき、従来構成で必要としていたカウンタ部のカウント値をメモリ装置まで導く信号線が不要になり、雑音の増加や消費電力の増大を解消することができる。
つまり、AD変換装置を同一チップ上に搭載した固体撮像装置1において、電圧比較部252とカウンタ部254とを対にしてAD変換部としてのカラムAD回路25を構成するとともに、カウンタ部254の動作としてダウンカウントとアップカウントとを組み合わせて使用しつつ、処理対象信号の基本成分(本実施形態ではリセット成分)と信号成分との差をデジタルデータにすることで、回路規模や回路面積や消費電力、あるいは他の機能部と間のインタフェース用配線の数や、この配線によるノイズや消費電流などの問題を解消することができる。
<第2実施形態;固体撮像装置の構成>
図5は、本発明の第2実施形態に係るCMOS固体撮像装置の概略構成図である。第2実施形態の固体撮像装置1は、第1実施形態の固体撮像装置1に対して、カラムAD回路25の構成を変形している。
すなわち、第2実施形態におけるカラムAD回路25は、カウンタ部254の後段に、このカウンタ部254の保持したカウント結果を保持するnビットのメモリ装置としてのデータ記憶部256と、カウンタ部254とデータ記憶部256との間に配されたスイッチ258とを備えている。
スイッチ258には、他の垂直列のスイッチ258と共通に、通信・タイミング制御部20から、所定のタイミングで、制御パルスとしてのメモリ転送指示パルスCN8が供給される。スイッチ258は、メモリ転送指示パルスCN8が供給されると、対応するカウンタ部254のカウント値をデータ記憶部256に転送する。データ記憶部256は、転送されたカウント値を保持・記憶する。
なお、カウンタ部254のカウント値を所定のタイミングでデータ記憶部256に保持させる仕組みは、両者間にスイッチ258を配する構成に限らず、たとえば、カウンタ部254とデータ記憶部256とを直接に接続しつつ、カウンタ部254の出力イネーブルをメモリ転送指示パルスCN8で制御することで実現することもできるし、データ記憶部256のデータ取込タイミングを決めるラッチクロックとしてメモリ転送指示パルスCN8を用いることでも実現できる。
データ記憶部256には、水平走査回路12から制御線12cを介して制御パルスが入力される。データ記憶部256は、制御線12cを介しての制御パルスによる指示があるまでは、カウンタ部254から取り込んだカウント値を保持する。
水平走査回路12は、カラム処理部26の各電圧比較部252とカウンタ部254とが、それぞれが担当する処理を行なうのと並行して、各データ記憶部256が保持していたカウント値を読み出す読出走査部の機能を持つ。
<第2実施形態;パイプライン処理の動作>
図6は、図5に示した第2実施形態の固体撮像装置1のカラムAD回路25における基本動作を説明するためのタイミングチャートである。カラムAD回路25におけるAD変換処理は、第1実施形態と同様である。ここではその詳細な説明を割愛する。
第2実施形態においては、第1実施形態の構成に、データ記憶部256を追加したものであり、AD変換処理を始めとする基本的な動作は第1実施形態と同様であるが、カウンタ部254の動作前(t6)に、通信・タイミング制御部20からのメモリ転送指示パルスCN8に基づき、前行Hx−1の処理時におけるカウント結果をデータ記憶部256に転送する。
第1実施形態では、処理対象の画素信号における2回目の読出処理、すなわちAD変換処理が完了した後でなければ画素データをカラム処理部26の外部に出力することができないので、読出処理には制限があるのに対して、第2実施形態の構成では、処理対象の画素信号における1回目の読出処理(AD変換処理)に先立って前回の減算処理結果を示すカウント値をデータ記憶部256に転送しているので、読出処理には制限がない。
よって、このような第2実施形態の構成によれば、カウンタ部254が保持したカウント結果をデータ記憶部256に転送することができるため、カウンタ部254のカウント動作すなわちAD変換処理と、カウント結果の水平信号線18への読出動作とを独立して制御可能であり、AD変換処理と外部(先ずは水平信号線18)への信号の読出動作とを独立・並行して行なうパイプライン動作が実現できる。
<第3実施形態;固体撮像装置の構成;エメラルド画素を追加>
図7は、本発明の第3実施形態に係るCMOS固体撮像装置の概略構成図である。第3実施形態の固体撮像装置1は、色分離フィルタの色フィルタの配列を変形している点に特徴を有する。具体的には、第1および第2実施形態では、正方格子状に配された単位画素3に対して、赤(R),緑(G),青(B)の3色カラーフィルタをベイヤ(Bayer)配列の基本形に従って配列していたが、フィルタ色やその配列順はベイヤ配列の基本形に限定されない。たとえば、ベイヤ配列の改良形にすることもできるし、補色フィルタあるいはその他のフィルタ色を用いることができる。
たとえば、図7に示すように、奇数行偶数列に配した第2のカラー(緑;G)を感知するための第2のカラー画素に代えて、第4のカラー(エメラルド;E)を感知するための第4のカラー画素を配してもよい。
この場合でも、行ごとに異なったR/E、またはG/Bの2色のカラー画素が市松模様状に配置されている。このような色配列は、行方向および列方向の何れについても、R/EまたはG/Bの2色が2つごとに繰り返される点においては、ベイヤ配列の基本形と同じである。
つまり、カラー画素に色再現性を高めるために第4のカラー画素Eが加わったものであり、全体の動作は、第1実施形態と全く同様にすることができ、処理対象行に存在する所定色の組合せが切り替わることに応じて、DA変換回路が発する参照信号の変化特性(傾き)や初期値を、色フィルタすなわちアナログの画素信号の特性に応じて切り替えるなどに関しては第1実施形態と同様にすればよく、参照電圧発生器として機能するDA変換回路を削減できる点やマルチプレクサが不要である、各々のカラーに応じて参照信号の傾きを調節することで各カラーの特性を緻密に制御することができる、あるいは黒基準成分や回路オフセット成分の補正を加えた信号のみについて簡易な構成でAD変換することができるなど、第1実施形態で述べたと同様の効果を享受することができる。
色信号処理についての詳細な説明は割愛するが、4色カラーフィルタに対応して、4色で撮影された各色の映像信号から、人間の目に近いRGBの3色を作り出すためのマトリックス演算を行なう画像処理プロセッサを出力回路28の後段に設ける。赤(R),緑(G),青(B)のフィルタに加えてエメラルド(E)のフィルタを搭載すれば、3色カラーフィルタよりも色再現の差を低減させることができ、たとえば青緑色や赤色の再現性を向上させることができる。
<参照信号生成部の構成;基本>
図8は、参照信号生成部27の基本構成とその作用を説明する図である。また、図9は、参照信号の切替えに用いられるアナログスイッチの一例を示す図である。
本実施形態の参照信号生成部27は、色対応の変化特性(具体的にはゲインに相当する傾き)や初期値を持つ参照信号を生成可能な複数のDA変換回路(27a,27bの2種)を備えた色対応参照信号生成部と、色対応参照信号生成部を処理対象行に応じて切り替える選択部を設ける(後述する具体例1〜6を参照)。
この場合、色対応参照信号生成部で生成される参照信号を電圧比較部に供給するので、原理的には色対応参照信号生成部と電圧比較部との間の参照信号線上に選択部が配されることになるのであるが、回路構成によっては、純粋に複数の色対応参照信号生成部と複数の電圧比較部で共用する共通参照信号線との間に選択部が配される場合と、色対応参照信号生成部内に選択部(詳しくは切替用のスイッチ)が入り込む場合とがある。
また、選択部を設ける場合の回路構成としては、参照信号の変化特性(具体的には傾き)や初期値をできるだけ選択部の影響を受けることなく生成できるとともに、参照信号の変化特性(具体的には傾き)や初期値を規定したら、その状態をできるだけ忠実に維持できるように参照信号を圧比較部に供給することが重要となる。以下、図8を参照して、この点について説明する。
ここでは参照信号生成部27の基本構成として、電流出力型のDA変換回路を採ることとする。この場合の基本的な回路構成は、図8(A)に示すように、参照信号生成部27は、定電流源アレイ270を内蔵し、その出力端299に、基準電圧Vref と定電流源アレイ270との間で分圧する分圧抵抗298が接続され、分圧抵抗298の定電流源アレイ270側に得られる出力電圧Sxで示される参照信号を出力端299を介して電圧比較部252に供給する構成となる。事実上、定電流源アレイ270と分圧抵抗298とで、参照信号生成出力部が構成される。定電流源アレイ270内には並列に配された複数の定電流源が設けられ、分圧抵抗298は、この複数の定電流源に流れる電流を合成する合成素子として機能する。
この場合の出力電圧Sxは、定電流源アレイ270の動作電流をI、分圧抵抗298の抵抗値(色対応参照信号生成部の出力抵抗に相当)をRref としたとき、下記式(3)で与えられる。
<第1の基本構成例>
このような参照信号生成部27の基本構成に対して、色対応別に複数の定電流源アレイ270を設け、そこで生成される複数の参照信号の中から1つを選択して電圧比較部252に供給する場合、第1の基本構成例としては、図8(B)に示すように、2つの入力端子290a,290bと1つの出力端子290zとを持つアナログスイッチ機能を備えた電流源アレイ選択部290を、2つの定電流源アレイ270a,270bの出力端271a,271bに入力端子290a,290bを接続し、出力端子290zに分圧抵抗298を接続し、出力端子290zを合成素子である分圧抵抗298に接続し、出力端子290zに生じる参照信号を出力端299を介して共通参照信号線251に供給する構成を採ることが考えられる。
この場合、定電流源アレイ270aと分圧抵抗298とで一方の色対応参照信号生成部が構成され、また、定電流源アレイ270bと分圧抵抗298とで他方の色対応参照信号生成部が構成され、2つの色対応参照信号生成部内、具体的には定電流源アレイ270aと分圧抵抗298との間、および定電流源アレイ270bと分圧抵抗298との間に、電流源アレイ選択部290(詳しくは切替用のスイッチ)が入り込む構成となる。
<2入力−1出力型のアナログスイッチ>
なお、2つの入力端子290a,290bと1つの出力端子290zとを持つアナログスイッチ機能を実現するに当たっては、たとえば図9に示すように、極性の異なる相補(コンプリメンタリ)型のトランジスタを用いたトランスファーゲート回路(1入力−1出力型のアナログスイッチ)を組み合わせることで、多入力(本例では2入力でよい)−1出力型のアナログスイッチを構成することができる。
トランスファーゲート回路は、Pch(ch;チャネル)のMOSトランジスタp1とNchのMOSトランジスタn1とをソース同士およびドレイン同士を接続してなるCMOSスイッチで構成される。トランスファーゲート回路は、相補信号Jp,Jnが入力される2つの制御入力端子xIN、IN(各ゲートに相当)があり、負制御入力端子xINに相補信号Jp(=アクティブLレベル)もしくはが正制御入力端子INに相補信号Jn(=アクティブHレベル;相補信号Jpをインバータで反転してもよい)が入力されると、対応するトランジスタがオンするようになっている。
CMOSスイッチとしては、トランジスタp1,n1のどちらか一方のみのPch型MOSトランジスタやNch型MOSトランジスタによるスイッチでもよいが、その場合、閾値電圧Vthがスイッチ性能に影響を与える問題があるため、本構成例では、p1,n1の両方を利用して、同時にオンさせることのできるCMOSスイッチを採用する。
これら対のMOSトランジスタを同時にオンさせることで、1つのMOSトランジスタでスイッチを構成した場合よりも、オン時の抵抗値を小さくできる利点がある。また、何れか一方が開放故障を起した場合でも、アナログスイッチとしての機能を維持できる利点もある。
また、トランスファーゲート回路は、スイッチ性能が良好であり、トランスファーゲート回路を組み合わせることで、多入力−1出力型のアナログスイッチを構成する場合、オフされている方の入力の影響がオンされている方の出力に殆ど影響を与えない利点もある。もちろん、双方をオフにすれば、出力端には、双方の入力の影響が出ない。
たとえば、2入力−1出力型のアナログスイッチを構成する場合、図示するように、トランスファーゲート回路を2組用意し、各トランスファーゲート回路の一方の信号ポートをそれぞれ入力端子INa,INbとするとともに、トランスファーゲート回路の他方のの信号ポートを接続して出力端子OUTとすればよい。また、各トランスファーゲート回路にインバータを組み込む場合、制御ポートには、たとえば、相補信号Jpa,Jpbをを入力する。2入力−1出力型のアナログスイッチとして動作させる場合、通常は、2つのトランスファーゲート回路の何れか一方をオンさせ他方をオフさせるので、相補信号Jpa,Jpbは、論理反転の関係にするべく、何れか一方(たとえばJpa)のみを使用し、他方(Jpb)についてはインバータで生成すればよい。
ここで、第1の基本構成例は、定電流源アレイ270と分圧抵抗298とで構成される色対応参照信号生成部内に電流源アレイ選択部290が入り込む形態であり、分圧抵抗298を電流源アレイ選択部290の出力側に配し、複数の定電流源アレイ270a,270bが、1つの分圧抵抗298を共用する構成である点に特徴を有する。
このような第1の基本構成例では、2つの定電流源アレイ270a,270bの出力端271a,271bにおける出力電圧Sa,Sbは、電流源アレイ選択部290の持つ各オン時の動作抵抗をR290a,R290b、各定電流源アレイ270a,270bの各動作電流をIa,Ib、分圧抵抗298の抵抗値をRref としたとき、下記式(4a),(4b)で与えられる。また、バラツキがないものとした場合には、Ia=Ib=I,R290a=R290b=R290と考えてよいので、下記式(4c)で与えられる。
したがって、図8(C)に示すように、電圧比較部252に伝達される参照信号Syが、電流源アレイ選択部290の持つ各オン時の動作抵抗R290a,R290bの影響を受けズレを持ってしまう。本実施形態では、2回のAD変換処理結果を差分処理して、真の信号成分のデジタルデータを得るようにしているので、動作抵抗R290a,R290bに起因するズレ量そのものは差分処理で相殺される。
しかしながら、ズレ量を考慮して変換レンジのマージンを取る必要が生じる。この問題は、特に、リセット成分ΔVのAD変換処理の最長時間の設定に影響を与えてしまい、ダウンカウント期間(t10〜t14;比較期間)の最大値を余り短くすることできないことになり、リセット成分用のカウントビット数を7ビットよりも多くする必要が生じる。
<第2の基本構成例>
一方、参照信号生成部27の基本構成に対して、色対応別に複数の定電流源アレイ270を設け、そこで生成される複数の参照信号の中から1つを選択して電圧比較部252に供給する場合の第2の基本構成例としては、図8(D)に示すように、2つの定電流源アレイ270a,270bの出力端271a,271bにそれぞれ分圧抵抗298a,298bを接続し、また、2つの入力端子290a,290bと1つの出力端子290zとを持つ電流源アレイ選択部290を、入力端子290a,290bを各定電流源アレイ270a,270bの出力端271a,271bに接続し、出力端子290zを出力端299に接続し、出力端子290zに得られる参照信号を出力端299を介して共通参照信号線に供給する構成を採ることが考えられる。
この第2の基本構成例は、電流源アレイ選択部290の入力側に、複数の定電流源アレイ270a,270bのそれぞれが独自に使用する分圧抵抗298a,298bを設ける構成である点に特徴を有する。この場合、定電流源アレイ270aと分圧抵抗298aとで一方の色対応参照信号生成部が構成され、また、定電流源アレイ270bと分圧抵抗298bとで他方の色対応参照信号生成部が構成され、2つの色対応参照信号生成部と電圧比較部252との間の参照信号線上に電流源アレイ選択部290(詳しくは切替用のスイッチ)が設けられる構成となる。
このような第2の基本構成例では、2つの定電流源アレイ270a,270bの出力端271a,271bにおける出力電圧Sa,Sbが、対応する分圧抵抗298a,298bの定電流源アレイ270a,270b側に得られる出力電圧Sxa,Sxbとなる。この場合の出力電圧Sxa,Sxbは、定電流源アレイ270の動作電流をI、分圧抵抗298の抵抗値(色対応参照信号生成部の出力抵抗に相当)をRrefa,Rrefbとしたとき、下記式(5)で与えられる。
ここで、電圧比較部252が理想的なものであり、入力インピーダンスが無限大(∞)であるとすれば、電圧比較部252に伝達される参照信号は、電流源アレイ選択部290の持つインピーダンス(ここでは特にオン時の動作抵抗)の影響を全く受けない。その結果として、第1の基本構成例において生じる、動作抵抗R290a,R290bに起因する参照信号のズレは生じない。
また第2の基本構成例では、2つの定電流源アレイ270a,270bの出力端271a,271bにおける出力電圧Sa,Sbが2つの定電流源アレイ270a,270bの出力端271a,271bにおける出力電圧Sa,Sbと一致する。しかしながら、電流源アレイ選択部290を間に挟むため、出力電圧Sa,Sbがそのまま電圧比較部252に伝達されない。このこと自体は本来は問題とならないのであるが、電流源アレイ選択部290のオン抵抗が問題となる。
つまり、実際には、電圧比較部252の入力インピーダンスが有限であるから、電圧比較部252に伝達される電圧Syが少なからず影響を受けてしまう。たとえば、電圧比較部252の入力インピーダンスが分圧抵抗298a,298bの定電流源アレイ270a,270b側に得られる出力電圧Sxa,Sxbに影響を与えないと考えた場合でも、電圧比較部252の入力抵抗をR252in、電流源アレイ選択部290の持つ各オン時の動作抵抗をR290a,R290b、各定電流源アレイ270a,270bの各動作電流をIa,Ib、分圧抵抗298a,298bの抵抗値をRrefa,Rrefbとしたとき、電圧比較部252に伝達される参照信号Sya,Sybは下記式(6a),(6b)で与えられる。また、バラツキがないものとした場合には、Ia=Ib=I、R290a=R290b=R290と考えてよいので、下記式(6c)で与えられる。
これは、何れの式も、分圧抵抗298a,298bの定電流源アレイ270a,270b側に得られる出力電圧Sxa,Sxbが、そのまま電圧比較部252に伝達されず、抵抗比に応じて分圧されて電圧比較部252の入力端に伝達されることを意味し、分圧により失われる電圧の大きさは信号レベルが小さいほど大きいので、参照信号の振幅が小さくなることを意味し、図8(E)に示すように、変換対象レンジやゲイン(傾き)に影響を与えてしまうことになる。
さらに、実際には、図8(D)に示すように、分圧抵抗298a,298bには、定電流源アレイ270a,270bからの動作電流Ia,Ibだけでなく、電圧比較部252側に流れる電流成分Iyも重畳されるので、分圧抵抗298a,298bの定電流源アレイ270a,270b側に得られる出力電圧Sxa,Sxbも影響を受け、たとえば初期値自体も電流成分Iyの影響を受けるしゲインも影響を受けてしまい、その影響度合いがさらに複雑になる。
したがって、これらの影響をできるだけ小さくするには、分圧抵抗298a,298bの抵抗値Rrefa,Rrefb、電流源アレイ選択部290の持つ各オン時の動作抵抗R290a,R290b、電圧比較部252の入力抵抗をR252inの間に、R252in>>Rrefa,Rrefb>>R290a,R290bなる関係があることが求められる。
なお、第2の基本構成例では、式(4)から推測されるように、分圧抵抗298a,298bの定電流源アレイ270a,270b側に得られる出力電圧Sxa,Sxbは、分圧抵抗298a,298bの抵抗値Rrefa,Rrefbのバラツキの影響を受けるので、この点にも考慮する必要がある。
これらのことから、実際には、それぞれの構成が持つ特性を考慮して、必要とされる性能ができるだけ得られる方を採用することになる。もちろん、ここでは2つの構成例とそれぞれの特徴(利点と欠点)を示したが、その他の構成を採ることもでき、その場合にも、それぞれの特徴(利点と欠点)を考慮して、必要とされる性能が得られるものを採用することになる。
図10は、第1と第2の各基本構成例において、電流源アレイ選択部290の動作抵抗(特にオン抵抗)の影響をさらに詳説する図である。前述のように、動作電流にバラツキがないものとした場合には、共通参照信号線251に供給される参照信号(DAC信号)は、何れも、同じであると考えてよい。この点では、一見、出力電圧(参照信号)に変化がないため、どちらを採用しても特徴がないように見える。
しかしながら、電流源アレイ選択部290を構成するスイッチ(MOSトランジスタで構成)のオン抵抗がDAC信号に介在した場合、1)スイッチに流れる電流により動作電圧が変位すると、オン抵抗が変動してDACとしての線形性が確保されない、2)スイッチのオン抵抗バラツキによってチャンネルごとのLSB(Least Significant Bit)が変動してしまい、目的のホワイトバランスを行なう際に補正を行なう必要がある、3)スイッチに電流を流すことで熱源となる上、オン抵抗が温度によって大きく変動するためにDACの線形性が保てなくなる、と言った問題が生じる。このことは、回路動作では基礎中の基本の動作である。
さらに詳述すると、図10に示すように、電流源セルをMOSトランジスタM0とMOSトランジスタM1(もしくはM2)のカスコードで接続する構成を採る。これは、Vsa(あるいはVsb)を300MHz動作させる場合に、MOSトランジスタM0をノイズから守るためである。この場合、MOSトランジスタM1とMOSトランジスタM0はカスコード→MOSトランジスタM1はVgs−Vth<Vdsの飽和状態にある。
ここで、第1の基本構成例の場合、式(4)からも分かるように、出力電圧Sa(あるいはSb)にはスイッチのオン抵抗Ronが介在するので、出力電圧Sa(あるいはSb)を下げると、温度、電位で変化するスイッチのオン抵抗Ronを加味したダイナミックレンジとなる。よって、たとえば、Ron=100Ωの場合、Itotal =5mAで0.5Vもロスするので、振幅1Vの設計保証は困難となる。
一方、第2の基本構成例の場合、式(5)からも分かるように、出力電圧Sa(あるいはSb)にはスイッチのオン抵抗Ronが介在しないので、オン抵抗Ronによるロスが生じることはなく、この点では、第2の基本構成例の方が有利である。
<参照信号生成部の構成例;第1例>
図11は、参照信号生成部27の具体的な構成例の第1例を示すブロック図である。この第1例の参照信号生成部27は、所定の傾きと所定の初期値を持つ参照信号を生成して出力する色対応参照信号生成部を、読出単位としての水平行方向とは異なる方向である異方向としての垂直列方向に関して、色フィルタ配列の繰返単位内に存在する色フィルタの数分だけ設けるとともに、この色対応参照信号生成部から独立に出力される各参照信号の何れか一方を、処理対象行の切替え(読出単位の切替え)に応じて選択して、対応する信号線に出力する選択部を設けるようにした点に、第1の特徴を有する。
なお、色対応参照信号生成部は、読出単位である水平行方向に関して色分離フィルタの繰返単位内に存在する色フィルタの数分だけ設けた各参照信号生成出力部(本例ではDA変換回路27a,27b)のそれぞれについて、対応する色フィルタの色特性の観点から決定される傾きを持つとともに、黒レベルや回路オフセットなど色特性とは異なる観点から決定される初期値を持つ参照信号を生成して出力する。
また、それぞれの色対応参照信号生成部を、並列に配された複数の定電流源を含んで構成されるものとするとともに、所定の制御信号に基づき並列に配された複数の定電流源の中から1つもしくは複数を選択する定電流源選択部と、並列に配された複数の定電流源に流れる電流を制御することで、色対応参照信号生成部から出力される参照信号が、対応する色フィルタの色特性に応じた変化特性を持って変化するように制御する変化特性制御部とを設けるようにした点に、第2の特徴を有する。特に、定電流源選択部を、個別の参照信号生成出力部ごとに設け、加えて、上述の第1の基本構成例を採用する点に特徴を有する。
さらに、変化特性制御部を、並列に配された複数の定電流源に対してカレントミラー構造を有する基準定電流源を有するもので構成し、この基準定電流源に流れる電流を調整可能に構成することで、色対応参照信号生成部から出力される参照信号が、対応する色フィルタの色特性に応じた変化特性を持って変化するようにした点に第3の特徴を有する。
さらに、それぞれの色対応参照信号生成部に設けられる並列に配された複数の定電流源によって生成される参照信号の初期値を設定する初期値設定部を各色対応参照信号生成部に設けるとともに、色対応参照信号生成部から出力される参照信号の初期値が、黒基準や回路オフセット成分など、対応する色フィルタの色特性とは異なる非色特性に基づくものに設定可能にした点に第4の特徴を有する。特に、この初期値設定部を、並列に配された複数の定電流源に流れる電流に初期値を与える電流を重畳する初期値設定電流源を有するもので構成し、この初期値設定電流源に流れる電流を調整可能に構成している点に特徴を有する。
具体的には、図11に示す第1例の参照信号生成部27は、ベイヤ配列の画素部10を有する第1および第2実施形態の固体撮像装置1に対応するものであり、先ず、Vα行上に存在する一方の色(奇数列のRまたはG)用の参照信号RAMPa を発するDA変換回路27aは、この奇数列のR色に対応した内部に並列に配された複数の定電流源270R-1〜-nを含む定電流源アレイ270RおよびG色に対応した内部に並列に配された複数の定電流源270G-1〜-nを含む定電流源アレイ270Gと、各定電流源アレイ270R,270Gの各定電流源を所定の規則に従って選択する定電流源選択部280とを含んで構成されている。
また、DA変換回路27aは、順次切り替わる処理対象行に応じて定電流源アレイ270R,270Gのうち一方に切り替える定電流源アレイ選択部290と、基準電圧Vref を定電流源アレイ270B,270Gの組合せで分圧する分圧抵抗298aとを含んで構成されている。定電流源アレイ選択部290の具体的な構成例については後述の第2例を参照するとよい。
電流源アレイ選択部290は、一方の入力端子291Rが定電流源アレイ270Rの出力端271Rに接続され、他方の入力端子291Gが定電流源アレイ270Gの出力端271Gに接続され、出力端子291zが分圧抵抗298aに接続される。分圧抵抗298aと定電流源アレイ選択部290との接続点は、DA変換回路27aの出力端299aに接続され、この出力端299aからランプ波形を呈する参照信号RAMPa が出力される。
また同様に、Vα行上に存在する他方の色(偶数列のGまたはB)用の参照信号RAMPb を発するDA変換回路27bは、この偶数列のGに対応した内部に並列に配された複数の定電流源272G-1〜-nを含む定電流源アレイ272Gおよび内部に並列に配された複数の定電流源272B-1〜-nを含む定電流源アレイ272Bと、各定電流源アレイ272G,272Bの各定電流源を所定の規則に従って選択する定電流源選択部282とを含んで構成されている。
また、DA変換回路27bは、順次切り替わる処理対象行に応じて定電流源アレイ272G,272Bのうち一方に切り替える定電流源アレイ選択部290と、基準電圧Vref を定電流源アレイ272G,272Bの組合せで分圧する分圧抵抗298bとを含んで構成されている。定電流源アレイ選択部292の具体的な構成例についても、後述の第2例を参照するとよい。
電流源アレイ選択部292は、一方の入力端子293Gが定電流源アレイ272Gの出力端273Gに接続され、他方の入力端子293Bが定電流源アレイ272Bの出力端273Gに接続され、出力端子293zが分圧抵抗298bに接続される。分圧抵抗298bと定電流源アレイ選択部292との接続点は、DA変換回路27aの出力端299bに接続され、この出力端299bからランプ波形を呈する参照信号RAMPb が出力される。
電流源アレイ選択部290,292には、入力切替を制御する制御信号J0が通信・タイミング制御部20から供給され、制御信号J0に従って、電流源アレイ選択部290は定電流源アレイ270R,270Gの何れか一方の出力を選択し、電流源アレイ選択部292は定電流源アレイ272G,272Bの何れか一方の出力を選択する。
定電流源アレイ270R,270G、272G、272Bは、何れも、対応する色フィルタの色特性に応じた参照信号を生成して出力する個別の色対応参照信号生成部の一例である。
定電流源選択部280にはカウントクロックCKdacaが、また、定電流源選択部282にはカウントクロックCKdacbが、それぞれ通信・タイミング制御部20から入力される。定電流源選択部280,282は、各定電流源アレイ270R,270G,272G,272Bに内蔵されている所定数の定電流源の中から、カウントクロックCKdaca,CKdacbごとに、1つもしくは複数個選択することで、階段状の鋸歯状波(ランプ電圧)が参照信号RAMPa ,RAMPb としてDA変換回路27a,27bの各出力端299a,299bから出力されるようにする。
定電流源アレイ270Rに設けられる定電流源270R-1〜-nとしては、第1例としては、電流値の重付けが全て等しいものを、たとえば8ビット対応の場合にはn=256、10ビット対応の場合にはn=1024というように、ビット数に応じた段数分だけ用意するとよい。定電流源選択部280は、カウントクロックCKdacaのアクティブエッジ(たとえば立下りエッジ)が入力される度に、オンする定電流源を順次増やして行く。このような構成にすると、オンする定電流源が順次増えて行くので、ランプ波形に段差が生じることがない。なお、たとえば、n=128あるいは256程度ごとに別に設けたカウンタでカウントし、重み付けした別の定電流源を順次オンするようにしてもよい。
あるいは、第2例としては、定電流源アレイ270Rに設けられる定電流源270R-1〜-nとしては、ビット数分だけ用意する。各定電流源に対しては、ビットに応じた電流値の重付けをする。定電流源選択部280にはカウンタ回路を設け、そのカウンタ回路のビット出力で、ビット数分の各定電流源をオン/オフする。このような構成にすると、第1例の構成に比べて定電流源の数が飛躍的に少なくなるが、ビットに応じた重付けのバラツキや温度などの環境変化によりビットの桁上がり部分でランプ波形に段差が生じる虞れがある。
また、この第1例特有の構成として、定電流源アレイ270Rは、リセット成分ΔV用の初期値Varに対してオフセットoffaR を制御信号J1−Rに従って設定する定電流源270R-offを有するとともに、奇数列のR色のカラー画素特性に合わせた傾きβaRを制御信号J2−Rに従って設定する定電流源270R-βaを有する。
定電流源270R-offは、処理対象の単位画素3(単位構成要素)に設けられている色フィルタの色特性とは異なる観点に基づいて初期値を設定する初期値設定部の一例である。この定電流源270R-offに流れる電流を制御信号J1−Rにより調整することで信号成分Vsig 用の初期値Vasを設定でき、DA変換回路27aの出力端299aから出力される階段状を呈する参照信号RAMPa におけるリセット成分ΔV用の初期値Varに対してのオフセットoffaR を設定することができる。
また、定電流源270R-βaは、定電流源アレイ270R内に存在する複数の定電流源270R-1〜-nおよび定電流源270R-offに流れる電流を制御することで、色対応参照信号生成部としてのR色用の定電流源アレイ270Rから出力される参照信号RAMPaRが、対応するR色フィルタの色特性に応じた変化特性を持って変化するように制御する変化特性制御部の一例である。
この定電流源270R-βaは、定電流源270R-1〜-nおよび定電流源270R-offとの間でカレントミラー(CM;Current Mirror)を構成しており、定電流源270R-βaに流れる電流と定電流源270R-1〜-nおよび定電流源270R-offに流れる電流との間には比の関係がある。よって、定電流源270R-βaに流れる電流を制御信号J2−Rにより調整することで、定電流源270R-1〜-nおよび定電流源270R-offに流れる電流、つまり定電流源アレイ270Rの出力端に現われる参照信号RAMPaRの傾きβaR、結果的には、DA変換回路27aの出力端に現われる参照信号RAMPa の傾きβaRを調整できる。
同様に、定電流源アレイ270Gは、リセット成分ΔV用の初期値Vagに対してオフセットoffaG を制御信号J1−Gに従って設定する定電流源270G-offを有するとともに、奇数列のG色のカラー画素特性に合わせた傾きβaGを制御信号J2−Gに従って設定する定電流源270G-βaを有する。また、定電流源アレイ272Gは、リセット成分ΔV用の初期値Vbgに対してオフセットoffbG を制御信号J3−Gに従って設定する定電流源272G-offを有するとともに、偶数列のG色のカラー画素特性に合わせた傾きβbGを制御信号J4−Gに従って設定する定電流源272G-βbを有する。また、定電流源アレイ272Bは、リセット成分ΔV用の初期値Vbbに対してオフセットoffbB を制御信号J3−Bに従って設定する定電流源272B-offを有するとともに、偶数列のB色のカラー画素特性に合わせた傾きβbBを制御信号J4−Bに従って設定する定電流源272B-βbを有する。
定電流源270G-off、定電流源270G-βa、定電流源272G-off、定電流源272G-βb、定電流源272B-off、定電流源272B-βbの何れも、各機能部の基本的な動作は、DA変換回路27aにおける定電流源アレイ270Rのものと同様である。ここでは、それらについての詳細な説明を割愛する。
このような第1例のDA変換回路27a,27bによれば、定電流源の組合せとその定電流源をオン/オフすることでランプ電圧を呈する参照信号を生成する定電流源アレイの構成に加えて、定電流源27#@-off(#は0,2の何れか、@はR,G,Bの何れか)を用いてをリセット成分ΔV用の初期値Va,Vbに対してのオフセットoff を設定するとともに、同様に、定電流源27#@-β*(#は0,2の何れか、@はR,G,Bの何れか、*はa,bの何れか)を用いてランプ電圧を呈する参照信号の傾きβ*@を調整するようにした。基本となる参照信号を生成する定電流源27#@-1〜-nのアレイ(並列配置)の構成とのマッチングもよく、簡易な構成で、任意の行の2色のカラー画素特性に合わせた傾きβaもしくはβbを持った参照電圧を生成することができ、しかも、オフセットも調整できるので、黒基準成分や回路オフセットの補正を加えることもできる利点がある。
なお、この第1例では、参照信号のオフセットおよび傾き変更用に、オフセット変更用の定電流源27#@-offと傾き変更用の定電流源27#@-β*を設けているが、その他の手段として、たとえば、オフセットは基準電圧Vref を直接変更することによっても調整可能である。また、傾きは、定電流源27#@-1〜-nの単位電流源の電流量を直接に制御することによっても調整可能である。
たとえば、画素部10がベイヤ配列の構造をとるとき、垂直信号線19には、R(赤)とG(緑)で示される信号が入力される電圧比較部252aと、G(緑)とB(青)とで示される信号が入力される電圧比較部252bの2種類に分別できる(図1を参照)。
そこで、2種類の参照信号RAMPa,RAMPbをそれぞれ対応する電圧比較部252a,252bに供給する構成を採る。また、参照信号生成部27には各色に応じた参照信号を生成する機能部を用意しており、色対応の定電流源アレイ270R,270Gで生成される参照信号RAMPaR,RAMPaRの何れかを対応する電圧比較部252aにアナログスイッチ機能を持つ電流源アレイ選択部290を介して供給し、同様に、色対応の定電流源アレイ272G,272Bで生成される参照信号RAMPbG,RAMPbBの何れかを対応する電圧比較部252bにアナログスイッチ機能を持つ電流源アレイ選択部292を介して供給する構成を採る。
制御信号J0に基づく電流源アレイ選択部290,292の切替動作は、撮像信号の読出位置に応じて複数の定電流源アレイ270のスイッチング動作を行なうことで実現する。これにより、読み出されている撮像信号の色に応じた参照信号が電圧比較部252a,252bに供給されることになる。
たとえば、画素部10がベイヤ配列を有する場合において、n行目(ここでは奇数行)の読出動作が行なわれているとき、垂直信号線19(H1,H2,…)にはR成分とG成分の各画素信号が交互に出力される。このとき、通信・タイミング制御部20から出力される行読出しの先頭クロックと同時に参照信号生成部27における電流源アレイ選択部290,292が動作を開始する。
ここで、図1に示すように、n行目(は奇数行)におけるR成分の画素信号は電圧比較部252aに入力され、対応する参照信号はDA変換回路27aすなわち電流源アレイ選択部290によって切替動作が行なわれる参照信号RAMPaである。したがって、n行目におけるR成分の画素信号が出力され電圧比較部252aに入力されるときには、電流源アレイ選択部290に組み込まれたCMOSスイッチのうち、R(赤)用の定電流源アレイ270Rと接続されている方をオン状態にし、G(緑)用の定電流源アレイ270Gと接続されている方をオフ状態にする。
また、図1に示すように、n行目(奇数行)におけるG成分の画素信号は電圧比較部252bに入力され、対応する参照信号は、DA変換回路27bすなわち電流源アレイ選択部292によって切替動作が行なわれる参照信号RAMPbである。したがって、n行目におけるG成分の画素信号が出力され電圧比較部252bに入力されるときには、電流源アレイ選択部292に組み込まれたCMOSスイッチのうち、G(緑)用の定電流源アレイ272Gと接続されている方をオン状態にし、B(青)用の定電流源アレイ272Bと接続されている方をオフ状態にする。
また、n+1行目(ここでは偶数行)の読出動作が行なわれているとき、垂直信号線19(H1,H2,…)にはG成分とB成分の各画素信号が交互に出力される。このとき、通信・タイミング制御部20から出力される行読出しの先頭クロックと同時に参照信号生成部27における電流源アレイ選択部290,292が動作を開始する。
ここで、図1に示すように、n+1行目(偶数行)におけるG成分の画素信号は電圧比較部252aに入力され、対応する参照信号はDA変換回路27aすなわち電流源アレイ選択部290によって切替動作が行なわれる参照信号RAMPaである。したがって、n+1行目におけるG成分の画素信号が出力され電圧比較部252aに入力されるときには、電流源アレイ選択部290に組み込まれたCMOSスイッチのうち、R(赤)用の定電流源アレイ270Rと接続されている方をオフ状態にし、G(緑)用の定電流源アレイ270Gと接続されている方をオン状態にする。
また、図1に示すように、n+1行目(偶数行)におけるB成分の画素信号は電圧比較部252bに入力され、対応する参照信号は、DA変換回路27bすなわち電流源アレイ選択部292によって切替動作が行なわれる参照信号RAMPbである。したがって、n+1行目におけるB成分の画素信号が出力され電圧比較部252bに入力されるときには、電流源アレイ選択部292に組み込まれたCMOSスイッチのうち、G(緑)用の定電流源アレイ272Gと接続されている方をオフ状態にし、B(青)用の定電流源アレイ272Bと接続されている方をオン状態にする。
このような動作を繰り返し行なうことで、各カラー画素に応じた適切なアナログ参照電位を電圧比較部252に入力してAD変換動作を行なうことができるのである。
なお、画素部10が一様なカラー画素(色別のカラーフィルタが存在しない場合や単一色の場合)を有するモノクロ対応のものである場合には、参照信号RAMPを色対応で切り替える必要はなく、共通参照信号線251a,251bに共通の参照信号RAMPを供給する必要がある。この場合、たとえば、処理対象行の切替えに関わらず、電流源アレイ選択部290,292に組み込まれたCMOSスイッチのうち、G(緑)用の定電流源アレイ272Gと接続されている方を常時オン状態にし、R(赤)用の定電流源アレイ270Rと接続されている方およびB(青)用の定電流源アレイ272Bと接続されている方をそれぞれ常時オフ状態にするとよい。
<参照信号生成部の構成例;第2例>
図12は、参照信号生成部27の具体的な構成例の第2例を示すブロック図である。この第2例の参照信号生成部27は、上述の第2の基本構成例を採用する点に特徴を有する。すなわち、電流源アレイ選択部の入力側に、複数の定電流源アレイのそれぞれが独自に使用する分圧抵抗を備える点に特徴を有する。
具体的には、先ず、DA変換回路27aにおいては、基準電圧Vref を定電流源アレイ270Rとの組合せで分圧する分圧抵抗298aRを定電流源アレイ270Rの出力端271Rに接続し、同様に、基準電圧Vref を定電流源アレイ270Gとの組合せで分圧する分圧抵抗298aGを定電流源アレイ270Gの出力端271Gに接続している。
電流源アレイ選択部290は、一方の入力端子291Rが定電流源アレイ270Rの出力端271Rに接続され、他方の入力端子291Gが定電流源アレイ270Gの出力端271Gに接続され、出力端子291zがDA変換回路27aの出力端299aに接続され、この出力端299aからランプ波形を呈する参照信号RAMPa が出力される。
一方、DA変換回路27bにおいては、基準電圧Vref を定電流源アレイ272Gとの組合せで分圧する分圧抵抗298bGを定電流源アレイ272Gの出力端273Gに接続し、同様に、基準電圧Vref を定電流源アレイ272Bとの組合せで分圧する分圧抵抗298bBを定電流源アレイ272Bの出力端273Bに接続している。
電流源アレイ選択部292は、一方の入力端子293Gが定電流源アレイ272Gの出力端273Gに接続され、他方の入力端子293Bが定電流源アレイ272Bの出力端273Bに接続され、出力端子291zがDA変換回路27bの出力端299bに接続され、この出力端299bからランプ波形を呈する参照信号RAMPa が出力される。
<定電流源アレイ選択部の構成例>
図13は、定電流源アレイ選択部290,292の具体的な構成例を示す図である。本構成例では、カラー画素の配列およびカラムごとに入力される画素信号の特徴を生かし、2つの共通参照信号線251a,251bに対して4つの定電流源アレイ270R,270G,272G,270Bの何れかを割り当てる電流源アレイ選択部290,292として、4つのアナログスイッチを用いること構成としている。
具体的には、図示するように、定電流源アレイ選択部290,292はそれぞれ、図9に示した1入力−1出力型のトランスファーゲート回路を組み合わせた2入力−1出力型のアナログスイッチを備えているとともに、スイッチ制御部296を共通に使用するように構成されている。ここでは、各トランスファーゲート回路270Rp1n1,270Gp1n1,272Gp1n1,272Bp1n1は相補信号Jpのみを使用し、他方の相補信号Jnについてはインバータで生成する構成を採用している。
スイッチ制御部296は、通信・タイミング制御部20から定電流源アレイ選択部290,292の入力切替を制御する制御信号J0が供給されている。スイッチ制御部296は、制御信号J0に従って、定電流源アレイ270R,270Gの何れか一方の出力を選択するための相補信号290RJpa,290GJpaを生成して、相補信号290RJpaをMOSトランジスタ290Rp1に、相補信号290GJpaをMOSトランジスタ290Gp1に供給する。電流源アレイ選択部290は、相補信号290RJpaがアクティブLでかつ相補信号290GJpaがインアクティブHのときに定電流源アレイ270Rの出力を選択し、相補信号290RJpaがインアクティブHでかつ相補信号290GJpaがアクティブLのときに定電流源アレイ270Gの出力を選択し、それぞれ出力端299aを介して共通参照信号線251aに供給する。
また、スイッチ制御部296は、制御信号J0に従って、定電流源アレイ272G,272Bの何れか一方の出力を選択するための相補信号292GJpb,292BJpbを生成して、相補信号292GJpbをMOSトランジスタ292Gp1に、相補信号292BJpbをMOSトランジスタ292Bp1に供給する。電流源アレイ選択部292は、相補信号290GJpbがアクティブLでかつ相補信号292BJpbがインアクティブHのときに定電流源アレイ272Gの出力を選択し、相補信号290GJpbがインアクティブHでかつ相補信号292BJpbがアクティブLのときに定電流源アレイ272Bの出力を選択し、それぞれ出力端299bを介して共通参照信号線251bに供給する。
<参照信号生成部の構成例;第3例>
図14は、参照信号生成部27の具体的な構成例の第3例を示すブロック図である。この第3例の参照信号生成部27は、第2例の構成を採るとともに、第4のカラー画素としてエメラルド画素を追加した第3実施形態の固体撮像装置1に対応するものである。定電流源アレイ272Gを定電流源アレイ272Eに変更しただけであり、基本的な動作や効果は、第2例のものと同様である。ここでは、定電流源アレイ272Eについての詳細な説明を割愛する。なお、この第3例では、第2例の構成に対して変更を加えていたが、第1例の構成に対しても同様に変更を加えることもできる。
<参照信号生成部の構成例;第4例>
図15は、参照信号生成部27の具体的な構成例の第4例を示すブロック図である。この第4例の参照信号生成部27は、所定の制御信号に基づき並列に配された複数の定電流源の中から1つもしくは複数を選択する定電流源選択部を、個別の参照信号生成出力部に対して共通に設けるようにした点に特徴を有する。なお、この第4例では、第2例の構成に対して変更を加えるが、第1例の構成に対しても同様に変更を加えることもできる。
具体的には、図15に示す第4例の参照信号生成部27は、ベイヤ配列の画素部10を有する第1および第2実施形態の固体撮像装置1に対応するものであり、第2例の構成におけるDA変換回路27aおよびDA変換回路27bごとに設けていた定電流源選択部280,282を、共通の定電流源選択部284に変更している点に特徴を有する。
定電流源選択部284にはカウントクロックCKdac が通信・タイミング制御部20から入力される。定電流源選択部284は、各定電流源アレイ270R,270G,272G,272Bに内蔵されている所定数の定電流源に中から、カウントクロックCKdac ごとに、1つもしくは複数個選択することで、階段状の鋸歯状波(ランプ電圧)が参照信号RAMPa ,RAMPb としてDA変換回路27a,27bの各出力端299a,299bから出力されるようにする。
ここで、第2例(第1例も同様)の構成における定電流源選択部280、282の選択動作は、定電流源アレイ270R,270G,272G,272Bを同様の構成とすれば、基本的に同じでよく、1つの回路によるオン/オフ動作で、階段状の鋸歯状波を参照信号RAMPa ,RAMPb としてDA変換回路27a,27bの各出力端299a,299bから出力させることができる。
第4例の構成はこの点に着目してなされたものである。このように構成することにより、定電流源アレイ内の定電流源を選択切替えする回路を第2例(あるいは第1例)の構成に比べて減らすことが可能となる。
<参照信号生成部の構成例;第5例>
図16は、参照信号生成部27の具体的な構成例の第5例を示すブロック図である。この第5例の参照信号生成部27は、第4例の構成を採るとともに、第4のカラー画素としてエメラルド画素を追加した第3実施形態の固体撮像装置1に対応するものである。定電流源アレイ272Gを定電流源アレイ272Eに変更しただけであり、基本的な動作は、第4例のものと同様である。ここでは、定電流源アレイ272Eや定電流源選択部284についての詳細な説明を割愛する。なお、この第5例では、第2例の構成に対して変更を加えているが、第1例の構成に対しても同様に変更を加えることもできる。
<参照信号生成部の構成例;第6例>
図17は、参照信号生成部27の具体的な構成例の第6例を示すブロック図である。この第6例の参照信号生成部27は、色分離フィルタの2次元の繰返単位内に同一色の色フィルタが複数存在する場合に、その同一色フィルタに対応する第1の色対応参照信号生成部を設け、単独に存在する色成分についての個別の参照信号生成出力部には、単独に存在する色成分についての第2の色対応参照信号生成部を設けるとともに、前記第1の色対応参照信号生成部を共通に使用する(兼用する)ように構成した点に特徴を有する。
また、第1の色対応参照信号生成部および第2の色対応参照信号生成部から独立に出力されるそれぞれの参照信号の何れか一方を、処理対象の読出単位(たとえば処理対象行)の切り替えに応じて選択して、対応する信号線に出力する選択部を設けるようにした点に特徴を有する。
具体的には、図17に示す第6例の参照信号生成部27は、ベイヤ配列の画素部10を有する第1および第2実施形態の固体撮像装置1に対応するものであり、第4例の構成におけるDA変換回路27aおよびDA変換回路27bごとに設けていた定電流源アレイ270Gと定電流源アレイ272Gとを、共通の定電流源アレイ274Gに変更している点に特徴を有する。つまり、ベイヤ配列における2箇所に現われる第2のカラー画素Gに対応した定電流源アレイを共有するようにしている点に特徴を有する。
処理対象行に応じて、定電流源アレイ選択部290および定電流源アレイ選択部292の何れか一方が、定電流源アレイ270Gを選択する。具体的には、処理対象行が奇数行のときには、定電流源アレイ選択部290が定電流源アレイ270Rを選択し、定電流源アレイ選択部290が定電流源アレイ270Gを選択する。一方、処理対象行が偶数行のときには、定電流源アレイ選択部290が定電流源アレイ270Gを選択し、定電流源アレイ選択部290が定電流源アレイ270Bを選択する。
このような構成にすることにより、定電流源アレイ内の定電流源を選択切替えする回路と、ベイヤ配列に応じた対となる2つの定電流源アレイの何れか一方を選択する回路とを第2例(第1例も同様)や第4例の構成に比べて減らすことが可能となる。
なお、この第6例では、第4例の構成に対してG色用の定電流源アレイを共有するように変更を加えていたが、第2例(第1例も同様)の構成に対してG色用の定電流源アレイを共有するように変更を加えることもできる。
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
たとえば、上記実施形態では、正方形状の単位画素3が正方格子状に配列され、かつ2画素(行方向)×2画素(列方向)を繰返単位とする色分離フィルタを備えたものを対象に、行方向における繰返単位である2画素分のDA変換回路27a,27bを用意した構成について説明したが、色分離フィルタの繰返単位は、2画素(行方向)×2画素(列方向)のものに限らない。たとえば、3画素(行方向)×2画素(列方向)のものの場合、行方向における繰返単位である3画素分のDA変換回路を用意すればよい。
また、上記実施形態では、正方形状の単位画素3が正方格子状に配列されたものを対象に説明したが、単位画素の配列は、正方格子状に限らず、たとえば、図1に示した画素部10を斜め45度に傾けた配列状態の斜行格子状のものであってもよい。
また、単位画素の平面視上の形状が正方であるものとしていたが、正方に限らず、たとえば、6角形(ハニカム状)であってもよい。この場合、単位画素の配列は、たとえば以下のようにする。1つの単位画素列および1つの単位画素行は、それぞれ複数個の単位画素を含むようにする。
偶数列を構成している複数個の単位画素の各々は、奇数列を構成している複数個の単位画素に対し、各単位画素列内での単位画素同士のピッチの約1/2、列方向にずらす。同様に、偶数行を構成する複数個の単位画素の各々は、奇数行を構成する複数個の単位画素に対し、各単位画素行内での単位画素同士のピッチの約1/2、行方向にずらす。単位画素列の各々は、奇数行または偶数行の単位画素のみを含むようにする。
これら単位画素の電荷生成部に蓄積された信号電荷に基づく画素信号をカラム処理部26側へ読み出すために、行制御線を設けるが、その配置は、ハニカム状の単位画素3の周りに蛇行して配される。逆に言えば、行制御線をハニカム状に配設することによって生じる6角形の隙間それぞれに、単位画素の各々が平面視上に位置するようにする。こうすることで、全体としては、約1/2ピッチの画素ずらしを交互にしながら、垂直方向に画素信号を読み出すようになる。
この単位画素や行制御線をハニカム配列にすれば、個々の単位画素における電荷生成部の受光面の面積低下を抑制しつつ、画素密度を向上させることができる。
単位画素の形状や配列に拘らず、何れの場合も、画素部10をカラー撮像対応にする場合、同時アクセスする読出単位に応じた所定方向において、色分離フィルタの繰返単位の内に存在する色フィルタのそれぞれに対応させて個別の参照信号生成出力部を用意すればよい。要するに、色分離フィルタの繰返単位の内に存在する色フィルタの数分の独立した参照信号生成出力部を用意すればよい。
また、上記実施形態では、モード切替え後のカウント処理時に、切替え前の最終カウント値からカウント処理を開始するようにしていたが、カウント出力値がカウントクロックCK0に同期して出力される同期式のアップダウンカウンタを用いる場合には、モード切替時に特段の対処を要することなく、このことを実現できる。
しかしながら、動作制限周波数が最初のフリップフロップ(カウンタ基本要素)の制限周波数でのみ決められ高速動作に適する利点がある非同期式のアップダウンカウンタを用いる場合には、カウントモードを切り替えた際、カウント値が破壊されてしまい、切替え前後で値を保ったまま連続しての正常なカウント動作が行なえない問題を有する。よって、モード切替え前のカウント値からモード切替え後のカウント処理を開始可能にする調整処理部を設けることが好ましい。なお、ここでは調整処理部の詳細については説明を割愛する。なお、複数の信号間で加算処理を行なう場合、前段と後段の各カウントモードを同じにすればよく、このような対処は不要である。
また、上記実施形態では、画素信号が、時間系列として、同一画素について、リセット成分ΔV(基準成分)の後に信号成分Vsig が現れ、後段の処理部が正極性(信号レベルが大きいほど正の値が大きい)の信号について処理するものに対応して、真の信号成分を求めるに際して、1回目の処理として、リセット成分ΔV(基準成分)について比較処理とダウンカウント処理を行ない、2回目の処理として、信号成分Vsig について比較処理とアップカウント処理を行なうようにしていたが、基準成分と信号成分が現れる時間系列に拘わらず、対象信号成分とカウントモードとの組合せや処理順は任意である。処理手順によっては、2回目の処理で得られるデジタルデータが負の値になることもあるが、その場合には、符号反転や補正演算をするなどの対処をすればよい。
もちろん、画素部10のデバイスアーキテクチャとして、信号成分Vsig の後にリセット成分ΔV(基準成分)を読み込まなければならず、後段の処理部が正極性の信号について処理するものである場合には、1回目の処理として、信号成分Vsig について比較処理とダウンカウント処理を行ない、2回目の処理として、リセット成分ΔV(基準成分)について比較処理とアップカウント処理を行なうのが効率的である。
また、上記実施形態では、画素信号が、時間系列として、同一画素について、リセット成分ΔV(基準成分)の後に信号成分Vsig が現れるものとして、画素信号ごとに、真の信号成分を求める差分処理を行なうようにしていたが、リセット成分ΔV(基準成分)を無視できるなど、信号成分Vsig のみを対象としてもよい場合には、真の信号成分を求める差分処理を割愛することができる。
また、上記実施形態では、アップダウンカウンタを動作モードに拘わらず共通に使用しつつ、その処理モードを切り替えてカウント処理を行なうようにしていたが、ダウンカウントモードとアップカウントモードを組み合わせてカウント処理を行なうものであればよく、モード切替可能なアップダウンカウンタを用いた構成に限定されない。
たとえば、ダウンカウント処理を行なうダウンカウンタ回路と、アップカウント処理を行なうアップカウンタ回路との組合せでカウンタ部を構成することもできる。この場合、カウンタ回路は、公知の技術を利用して任意の初期値をロードすることのできる構成のものとするのがよい。
こうすることで、後段のカウンタ回路の出力としては、基準成分と信号成分との間で減算処理が直接にでき、各信号の差を取るための特別な加算回路(もしくは減算回路)が不要になる。また、非特許文献1では必要としていた減算器へのデータ転送が不要になり、そのための雑音の増加や電流あるいは消費電力の増大を解消することができる。
なお、ダウンカウンタ回路とアップカウンタ回路との組合せでカウンタ部を構成する場合、2回目のカウント処理に際して、1回目のカウント処理で取得したカウント値を初期値として設定せず、ゼロからカウントする構成を排除するものではない。
この場合、アップカウンタ回路の出力Qup(正方向の値)とダウンカウンタ回路の出力Qdown(負方向の値)の和を取る加算回路が必要となるが、この場合でも、比較部とカウンタ部とで構成されるAD変換部ごとに加算回路を設けるので、配線長を短くでき、データ転送のための雑音の増加や電流あるいは消費電力の増大を解消することができる。
カウンタ回路の変形例としての何れの構成も、ダウンカウンタ回路とアップカウンタ回路の動作の指示は、上記実施形態と同様に通信・タイミング制御部20が行なうことができる。また、ダウンカウンタ回路とアップカウンタ回路は、ともにカウントクロックCK0で動作させればよい。
また、上記実施形態では、アドレス制御により個々の単位画素からの信号を任意選択して読出可能な固体撮像装置の一例として、センサ光を受光することで信号電荷を生成するNMOSあるいはPMOSより構成されている単位画素が行列状に配された画素部を備えたCMOSセンサを例に示したが、信号電荷の生成は、光に限らず、たとえば赤外線、紫外線、あるいはX線などの電磁波一般に適用可能であり、この電磁波を受けてその量に応じたアナログ信号を出力する素子が多数配列された単位構成要素を備えた半導体装置に、上記実施形態で示した事項を適用可能である。
1…固体撮像装置、3…単位画素、7…駆動制御部、10…画素部、12…水平走査回路、14…垂直走査回路、15…行制御線、18…水平信号線、19…垂直信号線、20…通信・タイミング制御部、24…カウンタ部、25…カラムAD回路、26…カラム処理部、27…参照信号生成部、27a,27b…DA変換回路(参照信号生成出力部)、28…出力回路、270a,270b,270R,270G,272G,272B,272E,274G…定電流源アレイ、280,282,284…定電流源選択部、290,292…定電流源アレイ選択部、298a,298b…分圧抵抗(合成素子)