CN102474261B - 时间ad转换器和固体摄像装置 - Google Patents

时间ad转换器和固体摄像装置 Download PDF

Info

Publication number
CN102474261B
CN102474261B CN201080031142.4A CN201080031142A CN102474261B CN 102474261 B CN102474261 B CN 102474261B CN 201080031142 A CN201080031142 A CN 201080031142A CN 102474261 B CN102474261 B CN 102474261B
Authority
CN
China
Prior art keywords
signal
external environment
environment condition
digital signal
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080031142.4A
Other languages
English (en)
Other versions
CN102474261A (zh
Inventor
萩原义雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Olympus Corp
Original Assignee
Denso Corp
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Olympus Corp filed Critical Denso Corp
Publication of CN102474261A publication Critical patent/CN102474261A/zh
Application granted granted Critical
Publication of CN102474261B publication Critical patent/CN102474261B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明的时间AD转换器具有圆环延迟电路、数字信号生成部以及圆环延迟电路控制部。圆环延迟电路具有n个(n是2以上的自然数)延迟单元。数字信号生成部利用所述圆环延迟电路的输出生成对应于模拟信号的数字信号。圆环延迟电路控制部按照外部环境信号控制被输入到所述n个延迟单元的电流。

Description

时间AD转换器和固体摄像装置
技术领域
本发明涉及时间AD转换器和固体摄像装置。 
本申请基于在2009年7月16日在日本提出的日本专利申请2009-168013号主张优先权，在此引用其内容。 
背景技术
作为时间AD转换器的一例，已知专利文献1、2所示的时间AD转换器。图21是示出时间AD转换器的结构的图。时间AD转换器3具有：圆环延迟电路10，其将作为延迟单元在一个输入端接受脉冲信号StartP而进行动作的作为起动用反转电路的1个与非电路NAND和多个反相电路INV连接成链状；计数器12和编码器14，其测量来自圆环延迟电路10的输出信号；锁存电路16，其保持来自计数器12的输出信号；锁存电路18，其保持来自编码器14的输出信号；锁存电路20，其将来自锁存电路16和锁存电路18的输出信号相加进行保持；以及运算器22，其使用锁存电路20运算前面信号与当前信号的差分，输出到外部的后级电路。 
经由电源线11a向圆环延迟电路10内的与非电路NAND和反相电路INV提供电源。此外，作为AD转换的对象的模拟信号Vin的输入端子2a与电源线11a连接。 
接着，说明AD转换器3的动作。圆环延迟电路10使脉冲信号StartP在连接1个与非电路NAND和多个反相电路INV而成的链状的电路中环绕。 
计数器12对圆环延迟电路10内的脉冲信号StartP的环绕数进行计数，作为二进制的数字数据输出。在此，圆环延迟电路10按照模拟信号Vin和时钟(CLK)信号CKs的周期改变特性。由此，脉冲信号StartP的传播延迟时间按照模拟信号Vin和时钟(CLK)信号CKs的周期而变化。 
编码器14检测在圆环延迟电路10内环绕中的脉冲信号StartP的位置，作为二进制的数字数据输出。 
锁存电路16锁存从计数器12输出的数字数据。锁存电路18锁存从编码器14 输出的数字数据。锁存电路20取入来自锁存电路16的数字数据作为上位比特，取入来自锁存电路18的数字数据作为下位比特，将这些数字数据相加，由此，生成与CLK信号CKs的周期下的模拟信号Vin对应的二进制的数字数据。 
运算器22运算由锁存电路20保持后的数字数据与由锁存电路20保持前的数字数据的差分，输出到外部的后级电路。 
图22A和图22B是示出模拟信号Vin、传播延迟时间以及采样周期的图。图22A示出在圆环延迟电路10中传播延迟时间按照模拟信号Vin而变化的情况。纵轴表示模拟信号Vin和传播延迟时间。横轴表示时间。图22B示出上述AD转换器3按照CLK信号CKs周期性地输出数字数据DT1、DT2、DT3、…的情况。 
在专利文献2中记载有如下内容：使用上述AD转换器按照外部环境(在专利文献2中是温度)校正模拟信号Vin(信号电压)与计数值的关系(以下称作“环境校正”)的情况。 
现有技术文献 
专利文献 
专利文献1：日本特开平5-259907号公报 
专利文献2：日本特开2004-274157号公报 
非专利文献 
非专利文献1：渡边高元、外2名著，“An ALL-Digital Analog-to-Digital Converter With 12-μV/LSB Using Moving-Average Filtering”、“IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.38，NO.1，JANUARY 2003”、2003年1月，p.120-125 
发明内容
发明要解决的课题 
但是，时间AD转换器在时间AD转换器以外进行上述环境校正。因此，使用时间AD转换器的固体摄像装置存在导致其电路规模增大的问题。 
本发明正是鉴于上述问题而完成的，其目的在于，提供一种用简单的电路结构进行环境校正的时间AD转换器和使用该时间AD转换器的固体摄像装置。 
用于解决课题的手段 
本发明的时间AD转换器具有：圆环延迟电路，其具有n个(n是2以上的自然数)延迟单元；数字信号生成部，其利用所述圆环延迟电路的输出生成对应于模拟信号的数字信号；以及圆环延迟电路控制部，其按照外部环境信号控制被输入到所述n个延迟单元的电流。
也可以是，所述外部环境信号是从所述数字信号生成部输出的计数值。 
也可以是，所述圆环延迟电路控制部具有：i个(i是2以上的自然数)电流源，其对应于所述模拟信号；以及电流控制部，其按照所述外部环境信号控制成将所述i个电流源中的j个(j是1以上i以下的自然数)所述电流源的输出输入到所述n个所述延迟单元。 
也可以是，所述圆环延迟电路控制部具有：可变电阻，其在模拟信号输入端子与基准电位端子之间与各个所述n个所述延迟单元串联连接；以及电流控制部，其按照所述外部环境信号控制所述可变电阻的电阻值。 
也可以是，所述圆环延迟电路控制部具有：可变电阻，其在模拟信号输入端子与基准电位端子之间与对应的所述延迟单元按照一对一的关系串联连接；以及电流控制部，其按照所述外部环境信号控制所述可变电阻的电阻值。 
也可以是，所述圆环延迟电路控制部具有电流控制部，该电流控制部将预定的电压输入到所述圆环延迟电路，根据所述圆环延迟电路的输出生成所述外部环境信号，按照所述外部环境信号控制流入所述延迟单元的电流。 
本发明的固体摄像装置具有：摄像部，其是将多个按照入射的电磁波的量而输出像素信号的像素配置成矩阵状而成的；以及所述时间AD转换器，其将与所述像素信号对应的模拟信号作为AD转换的对象。 
发明的效果 
根据本发明，时间AD转换器能够按照外部环境变化(温度、电源电压、工艺等)用简单的电路结构对模拟信号与数字信号的关系进行环境校正。同样地，使用该时间AD转换器的固体摄像装置能够用简单的电路结构进行环境校正。 
附图说明
图1是示出本发明的第1实施方式中的时间AD转换器的结构例的图。 
图2是示出图1的RDL 101(的一部分放大)和可变电流源116的详细结构的第1例的图。 
图3是示出图1的RDL 101(的一部分放大)和可变电流源116的详细结构的第2例的图。 
图4是示出图1的RDL 101(的一部分放大)和可变电流源116的详细结构图的第3例。 
图5是示出图1的RDL 101(的一部分放大)和可变电流源116的详细结构图的第4例。 
图6是示出本发明的第2实施方式中的时间AD转换器的结构例的图。 
图7是示出图6的RDL 101(的一部分放大)和可变电阻117的详细结构图的第1例。 
图8是示出图6的RDL 101(的一部分放大)和可变电流源116的详细结构图的第2例。 
图9是示出图6的RDL 101(的一部分放大)和可变电阻117的详细结构图的第3例。 
图10是示出图6的RDL 101(的一部分放大)和可变电阻117的详细结构图的第4例。 
图11是示出本发明的第3实施方式中的时间AD转换器的结构例的图。 
图12是示出图11的RDL 101(的一部分放大)和可变电阻117的详细结构图的第1例。 
图13是示出图11的RDL 101(的一部分放大)和可变电阻117的详细结构图的第2例。 
图14是示出图11的RDL 101(的一部分放大)和可变电阻117的详细结构图的第3例。 
图15是示出图11的RDL 101(的一部分放大)和可变电阻117的详细结构图的第4例。 
图16是示出本发明的第4实施方式中的时间AD转换器的结构例的图。 
图17是本发明的第5实施方式中的(C)MOS固体摄像装置的概略结构图。 
图18是示出读出电流源部205的结构例的图。 
图19是示出模拟处理部207的结构例的图。 
图20是示出输入选择部208的结构例的图。 
图21是示出时间AD转换器的结构的图。 
图22A是示出在圆环延迟电路10中传播延迟时间按照模拟信号Vin而变化的情况的图。 
图22B是示出AD转换器3按照CLK信号CKs周期性地输出数字数据DT1、DT2、DT3、…的情况的图。 
具体实施方式
以下，参照具体的实施方式说明本发明。本领域的普通技术人员理应能够根据本发明的记载而采用多种不同的实施方式。本发明不限于为了说明而图示出的实施方式。 
[第1实施方式] 
以下参照附图说明本发明的实施方式。图1是示出本发明的第1实施方式中的时间AD转换器的结构例的图。时间AD转换器具有：作为圆环延迟电路的RDL(Ring Delay Line：环形延时链)101，其具有n个(n是2以上的自然数)延迟单元；数字信号生成部102，其根据RDL 101的输出生成数字信号；以及RDL控制部110。 
RDL控制部110具有将由数字信号生成部102生成的数字信号用作外部环境信号的电流控制部115和可变电流源116。以下，外部环境信号是按照外部环境变化(温度、电源电压、工艺等)而变化的计数值。可变电流源116具有i个(i是2以上的自然数)电流源120(图2～图5)，该电流源120提供与作为AD转换的对象的模拟信号对应的电流。此外，可变电流源116根据来自电流控制部115的控制信号，控制向RDL 101提供电流的电流源120(图2～图5)的个数，由此，将与该个数对应的电流提供给RDL 101。 
图2是示出图1的RDL 101(的一部分放大)和可变电流源116的详细结构的第1例的图。在图2中，RDL 101具有作为延迟单元的各个反转电路(NAND电路、INV电路)。此外，可变电流源116具有提供与模拟信号对应的电流的3个电流源120。 
接着，说明本实施方式的动作。为了易于说明，假定作为AD转换的对象的模拟信号为1～2[V]，从可变电流源116提供给RDL 101的电流值与从数字信号生成部102输出的数字信号和外部环境信号具有比例关系。此外，假定可变电流源116具有的3个电流源120被构成为各个电流源的电流值大致相等。 
并且，在基准状态(温度：标准、电压：标准、工艺：标准)下，从可变电流源116向RDL 101提供1个电流源量的电流的情况下，假定数字信号生成部102输出的数字信号和外部环境信号按照1～2[V]而是500～1000[计数]。 
由此，在基准状态下，从可变电流源116向RDL 101提供2个电流源量的电流的情况下，数字信号生成部102输出的数字信号和外部环境信号是1000～2000[计数]。此外，在基准状态下，从可变电流源116向RDL 101提供3个电流源量的电流的情况下，数字信号生成部102输出的数字信号和外部环境信号是1500～3000[计数]。 
现在，将在基准状态下从可变电流源116向RDL 101提供2个电流源量的电流的状态定义为状态A(环境A)。以下，状态A(环境A)、状态B(环境B)以及状态C(环境C)是彼此不同的状态。 
此外，将判定为从状态A(环境A)变化成状态C(环境C)的阈值等级C定义为667[计数]。此外，将判定为从状态A(环境A)变化成状态B(环境B)的阈值等级B定义为4000[计数]。另外，这些阈值等级的值仅是一个例子。 
在此，假定通过从状态A(环境A)变化成状态B(环境B)，数字信号生成部102输出的数字信号和外部环境信号达到作为阈值等级B的4000[计数]以上。在该情况下，电流控制部115根据外部环境信号向可变电流源116输出控制信号，由此，控制成仅有1个可变电流源116的开关121有效。由此，从可变电流源116向RDL 101提供1个电流源量的电流，因此，流过RDL 101的电流成为状态A时的一半，数字信号生成部102输出的数字信号也成为状态A时的一半。 
接着，假定通过从状态A(环境A)变化成状态C(环境C)，数字信号生成部102输出的数字信号和外部环境信号达到作为阈值等级C的667[计数]以下。在该情况下，电流控制部115根据外部环境信号向可变电流源116输出控制信号，由此，3个可变电流源116的开关121都有效。由此，从可变电流源116向RDL 101提供3个电流源量的电流，因此，流过RDL 101的电流成为状态A时的1.5倍，数字信号生成部102输出的数字信号也成为状态A时的1.5倍。 
另外，作为用于环境校正的外部环境信号，优选多个(优选的是可进行统计处理的多个)外部环境信号，并据此进行判断。 
这样，电流控制部115能够对随着外部环境的变化而显著增减的数字信号进行抑压(校正)，使得与状态A(环境A)大致相等。另外，该动作和控制仅是一个例子， 不需要限定于此。 
图3是示出图1的RDL 101(的一部分放大)和可变电流源116的详细结构的第2例的图。即，图3是示出RDL 101和可变电流源116的图，该RDL 101具有作为延迟单元的各个反转电路(NAND电路123、INV电路124、125)，该可变电流源116具有提供与模拟信号对应的电流的5个电流源120。另外，RDL 101还在下级以后具有未图示的多个INV电路，其最终级(图3的“自前级”)的INV电路的输出被输入到NAND电路123。 
接着，说明本实施方式的动作。为了易于说明，作为AD转换的对象假定的模拟信号为1～2[V]，假定流过RDL 101的电流值与来自数字信号生成部102的数字信号和外部环境信号具有比例关系。 
此外，假定构成可变电流源116的5个电流源120被构成为各个电流源的电流值大致相等。并且，在基准状态(温度：标准、电压：标准、工艺：标准)下，从可变电流源116向RDL 101提供1个电流源量的电流的情况下，假定数字信号生成部102输出的数字信号和外部环境信号是500～1000[计数]。 
由此，在从可变电流源116向RDL 101提供2个电流源量的电流的情况下，数字信号生成部102输出的数字信号和外部环境信号是1000～2000[计数]。此外，在从可变电流源116向RDL 101提供3个电流源量的电流的情况下，数字信号生成部102输出的数字信号和外部环境信号是1500～3000[计数]。此外，在从可变电流源116向RDL 101提供4个电流源量的电流的情况下，数字信号生成部102输出的数字信号和外部环境信号是2000～4000[计数]。此外，在从可变电流源116向RDL 101提供5个电流源量的电流的情况下，数字信号生成部102输出的数字信号和外部环境信号是2500～5000[计数]。 
将在基准状态下从可变电流源116向RDL 101提供3个电流源量的电流的状态定义为状态A(环境A)。此外，将判定为从状态A(环境A)变化成状态E(环境E)的阈值等级E定义为900[计数]。此外，将判定为从状态A(环境A)变化成状态D(环境D)的阈值等级D定义为1125[计数]。此外，将判定为从状态A(环境A)变化成状态B(环境B)的阈值等级B定义为4500[计数]。此外，将判定为从状态A(环境A)变化成状态C(环境C)的阈值等级C定义为9000[计数]。另外，这些阈值等级的值仅是一个例子。这些阈值等级的值例如也可以在时间AD转换器的调整步骤中 存储于存储器(未图示)，电流控制部115适时参照该值。 
在此，假定通过从状态A(环境A)变化成状态B(环境B)，数字信号生成部102中的数字信号和外部环境信号达到作为阈值等级B的4500[计数]以上(9000[计数]以下)。在该情况下，电流控制部115根据外部环境信号向可变电流源116输出控制信号，由此，仅有2个可变电流源116的开关121有效。由此，从可变电流源116向RDL 101提供2个电流源量的电流，因此，流过RDL 101的电流变小，数字信号生成部102输出的数字信号也变小。 
接着，假定通过从状态A(环境A)变化成状态C(环境C)，数字信号生成部102中的数字信号和外部环境信号达到作为阈值等级C的9000[计数]以上。在该情况下，电流控制部115根据外部环境信号向可变电流源116输出控制信号，由此，仅有1个可变电流源116的开关121有效。由此，从可变电流源116向RDL 101提供1个电流源量的电流，因此，流过RDL 101的电流变得更小，数字信号生成部102输出的数字信号也变得更小。 
接着，假定通过从状态A(环境A)变化成状态D(环境D)，数字信号生成部102输出的数字信号和外部环境信号达到作为阈值等级D的1125[计数]以下(900[计数]以上)。在该情况下，电流控制部115根据外部环境信号向可变电流源116输出控制信号，由此，仅有4个可变电流源116的开关121有效。由此，从可变电流源116向RDL 101提供4个电流源量的电流，因此，流过RDL 101的电流变大，数字信号生成部102输出的数字信号也变大。 
接着，假定通过从状态A(环境A)变化成状态E(环境E)，数字信号生成部102输出的数字信号和外部环境信号达到作为阈值等级E的900[计数]以下。在该情况下，电流控制部115根据外部环境信号向可变电流源116输出控制信号，由此，仅有5个可变电流源116的开关121有效。由此，从可变电流源116向RDL 101提供5个电流源量的电流，因此，流过RDL 101的电流变得更大，数字信号生成部102中的数字信号也变得更大。 
作为用于环境校正的外部环境信号，优选的是多个(优选能统计处理的多个)外部环境信号，并基于此进行判断。 
由此，能够对随着外部环境的变化而显著增减的数字信号进行抑压，使得与状态A(环境A)大致相等。另外，该动作和控制仅是一个例子，不需要限定于此。在上 述2个例子中，示出了用i＝3个和5个电流源构成可变电流源116的情况，但是不需要限定于该结构。此外，构成可变电流源116的各个电流源也不需要是彼此相同的结构。 
图4是示出图1的RDL 101(的一部分放大)和可变电流源116的详细结构图的第3例。图4与图2的不同点在于RDL 101与可变电流源116的连接关系。即，电流源120和开关121与延迟单元(NAND电路123、多个INV电路)的下侧电源连接，除此以外基本上与图2相同。 
图5是示出图1的RDL 101(的一部分放大)和可变电流源116的详细结构图的第4例。图5与图3的不同点在于RDL 101与可变电流源116的连接关系。即，电流源120和开关121与延迟单元(NAND电路123、多个INV电路)的下侧电源连接，除此以外基本上与图3相同。 
如以上说明的那样，在本实施方式的结构中，通过按照数字方式控制流过作为圆环延迟电路的RDL的电流值，时间AD转换器能够用简单的电路结构进行环境校正。 
[第2实施方式] 
图6是示出本发明的第2实施方式中的时间AD转换器的结构例的图。时间AD转换器具有：作为圆环延迟电路的RDL 101，其具有n个(n是2以上的自然数)延迟单元；数字信号生成部102，其根据RDL 101的输出生成数字信号；以及RDL控制部110。 
RDL控制部110具有电流控制部115和可变电阻117。电流控制部115将由数字信号生成部102生成的数字信号用作外部环境信号。可变电阻117具有用于将作为AD转换的对象的模拟信号输入到RDL 101的模拟信号输入端子、和在与基准电位端子之间与n个延迟单元分别串联连接的电阻元件。此外，其电阻值是根据来自电流控制部115的控制信号控制的。 
图7是示出图6的RDL 101(的一部分放大)和可变电阻117的详细结构图的第1例。可变电阻117设于模拟信号输入端子2a与基准电位端子(在图7中是下侧电源端子1b)之间。 
接着，说明本实施方式的动作。为了易于说明，作为AD转换的对象假定的模拟信号为1～2[V]，假定控制流过RDL 101的电流值的电阻值与来自数字信号生成部102的数字信号和外部环境信号具有比例关系。 
此外，假定可变电阻117的电阻值可变成大电阻值、中电阻值、小电阻值的3个阶段，并且，在基准状态(温度：标准、电压：标准、工艺：标准)下，在可变电阻117的电阻值为大电阻值的情况下，数字信号生成部102输出的数字信号和外部环境信号是500～1000[计数]。 
由此，在可变电阻117的电阻值为中电阻值的情况下，数字信号生成部102输出的数字信号和外部环境信号是1000～2000[计数]。此外，在可变电阻117的电阻值为小电阻值的情况下，数字信号生成部102输出的数字信号和外部环境信号是1500～3000[计数]。 
将在基准状态下可变电阻117的电阻值为中电阻值的状态定义为状态A(环境A)。此外，将判定为从状态A(环境A)变化成状态C(环境C)的阈值等级C定义为667[计数]。此外，将判定为从状态A(环境A)变化成状态B(环境B)的阈值等级B定义为4000[计数]。另外，这些阈值等级的值仅是一个例子。 
在此，假定通过从状态A(环境A)变化成状态B(环境B)，数字信号生成部102输出的数字信号和外部环境信号达到作为阈值等级B的4000[计数]以上。在该情况下，电流控制部115根据外部环境信号向可变电阻117输出控制信号，由此，控制成可变电阻117的电阻值为大电阻值。由此，流过RDL 101的电流变小，数字信号生成部102输出的数字信号也变小。 
接着，假定通过从状态A(环境A)变化成状态C(环境C)，数字信号生成部102输出的数字信号和外部环境信号达到作为阈值等级C的667[计数]以下。在该情况下，电流控制部115根据外部环境信号向可变电阻117输出控制信号，由此，控制成可变电阻117的电阻值为小电阻值。由此，流过RDL 101的电流变大，数字信号生成部102中的数字信号也变大。 
另外，作为用于环境校正的外部环境信号，优选多个(优选的是可进行统计处理的多个)外部环境信号，并据此进行判断。 
这样，电流控制部115能够对随着外部环境的变化而显著增减的数字信号进行抑压，使得与状态A(环境A)大致相等。另外，该动作和控制仅是一个例子，不需要限定于此。在本实施方式中，假定可变电阻117的电阻值为大电阻值/中电阻值/小电阻值进行了说明，但是不需要限定于此。 
图8是示出图6的RDL 101(的一部分放大)和可变电流源116的详细结构图的第2例。与图7的不同之处在于，可变电阻117使用了PMOS晶体管。另外，可变电阻117也可以使用NMOS晶体管，还可以使用其它的晶体管。 
图9是示出图6的RDL 101(的一部分放大)和可变电阻117的详细结构图的第3例。在图9中，可变电阻122连接于模拟信号Vin的输入端子2a与下侧电源端子1b之间，除此以外基本上与图7相同。此外，图10是示出图6的RDL 101(的一部分放大)和可变电阻117的详细结构图的第4例。在图10中，晶体管126连接于模拟信号Vin的输入端子2a与下侧电源端子1b之间，除此以外基本上与图8相同。 
如以上说明的那样，与第1实施方式相比，能够降低用于控制流过作为圆环延迟电路的RDL的电流值的控制元件数。 
[第3实施方式] 
图11是示出本发明的第3实施方式中的时间AD转换器的结构例的图。时间AD转换器具有：作为圆环延迟电路的RDL 101，其具有n个(n是2以上的自然数)延迟单元；数字信号生成部102，其根据RDL 101的输出生成数字信号；以及RDL控制部110。 
RDL控制部110具有将由数字信号生成部102生成的数字信号用作外部环境信号的电流控制部115和可变电阻117。可变电阻117具有用于将作为AD转换的对象的模拟信号输入到RDL 101的模拟信号输入端子、和在与基准电位端子之间与对应的延迟单元按照一对一的关系串联连接的可变电阻。此外，其电阻值是根据来自电流控制部115的控制信号控制的。 
图12是示出图11的RDL 101(的一部分放大)和可变电阻117的详细结构图的第1例。可变电阻117设于模拟信号输入端子2a与基准电位端子(在本图中是下侧电源端子1b)之间。本实施方式的动作与第2实施方式相同。 
图13是示出图11的RDL 101(的一部分放大)和可变电阻117的详细结构图的第2例。与图12的不同之处在于，可变电阻117使用了NMOS晶体管。另外，可变电阻117也可以使用PMOS晶体管，还可以使用其它的晶体管。 
图14是示出图11的RDL 101(的一部分放大)和可变电阻117的详细结构图的第3例。可变电阻117设于模拟信号输入端子2a与基准电位端子(在本图中是下侧电源端子1b)之间。不过，可变电阻117仅与构成RDL 101的延迟单元中对应的INV电路连接。例如，可变电阻129与INV电路124连接，可变电阻130与INV电路125 连接。本实施方式的动作与第2实施方式相同。 
图15是示出图11的RDL 101(的一部分放大)和可变电阻117的详细结构图的第4例。与图14的不同之处在于，可变电阻117使用了NMOS晶体管。另外，可变电阻117也可以使用PMOS晶体管，还可以使用其它的晶体管。 
如以上说明的那样，在本实施方式的结构中，能够按构成作为圆环延迟电路的RDL的每个延迟单元进行电流控制。 
[第4实施方式] 
图16是示出本发明的第4实施方式中的时间AD转换器的结构例的图。在本实施方式中，仅是在RDL控制部110中设置电压施加部119这点与第1实施方式～第3实施方式不同。 
电压施加部119向RDL 101输出预先确定的预定电压即测试电压。通过使用预先确定的预定电压，电流控制部115能够得到正确地反映了外部环境的高精度的外部环境信号。 
接着，说明本实施方式的环境校正动作。首先，在基准状态(基准环境)下，电压施加部119向RDL 101输入测试电压。以下，将在该情况下数字信号生成部102输出的数字信号称作基准数字信号。此外，以下将基于基准数字信号的外部环境信号称作基准外部信号。另外，外部环境信号是从基准数字信号分出的信号，因而与基准数字信号相等。 
以下，为了易于说明，将外部环境状态分成状态A(环境A)、状态B(环境B)以及状态C(环境C)的3个状态。在状态A(环境A)下，假定数字信号A与基准数字信号大致相等，外部环境信号也与基准外部环境信号大致相等。此外，在状态B(环境B)下，假定数字信号B大于基准数字信号，外部环境信号也大于基准外部环境信号。此外，在状态C(环境C)下，假定数字信号C小于基准数字信号，外部环境信号也小于基准外部环境信号。 
首先，电流控制部115在环境校正前的状态(环境)下取得外部环境信号。因此，电流控制部115在从电压施加部119向RDL 101输出了测试电压的状态下取得外部环境信号。 
接着，电流控制部115对取得的外部环境信号和基准外部环境信号进行比较，判定环境校正前的状态是状态A、状态B还是状态C。并且，电流控制部115根据其判定结果输出控制信号，控制可变电流源116或者可变电阻117。
例如，在判定为状态A(环境A)的情况下，维持当前的控制。即，电流控制部115不对可变电流源116或者可变电阻117进行新的控制。 
例如，在判定为状态B(环境B)的情况下，电流控制部115通过控制信号控制可变电流源116或者可变电阻117，使得流过RDL 101的电流降低。由此，流过RDL101的电流变小，数字信号生成部102输出的数字信号也变小，因而数字信号与基准数字信号大致相等。 
例如，在判定为状态C(环境C)的情况下，电流控制部115通过控制信号控制可变电流源116或者可变电阻117，使得流过RDL 101的电流增大。由此，流过RDL101的电流变大，数字信号生成部102输出的数字信号也变大，因而数字信号与基准数字信号大致相等。另外，这些环境校正动作和控制仅是一个例子，不需要限定于此。 
如以上说明的那样，在本实施方式的结构中，能够取得与测试电压对应的外部环境信号，因此，能够进行可靠性更高的环境校正。 
[第5实施方式] 
图17是本发明的第5实施方式中的(C)MOS固体摄像装置的概略结构图。固体摄像装置201具有摄像部202、垂直选择部212、读出电流源部205、模拟处理部207、AD转换部209、水平选择部214、输出部217以及控制部220。 
摄像部202将多个单位像素203配置成矩阵状。各个单位像素203生成并输出与入射的电磁波的量对应的信号。垂直选择部212选择摄像部202的各行。读出电流源部205作为电压信号读出摄像部202的各个单位像素203输出的信号(像素信号)。 
模拟处理部207对各个单位像素203输出的信号(像素信号)进行CDS(Correlated Double Sampling：相关双采样)处理和其它处理(钳位处理)，输出处理后的信号。 
AD转换部209具有与单位像素203的各列对应的多个纵列部(电路)210。各个纵列部210取得由模拟处理部207处理后的信号，按照取得的信号进行AD转换。 
水平选择部214选择读出存储在各个纵列部210内的数据(像素信息)，经由水平信号线215分别输出到输出部217。输出部217取得从各个纵列部210读出的信号。 
控制部220具有RDL控制部110，控制上述各部。 
在图17中，为了简单而说明由4行×6列的单位像素203构成的摄像部202的情况，但在现实中，在摄像部202的各行或各列配置几十～几千的单位像素203。另外， 构成摄像部202的单位像素203由光电二极管(未图示)/光电栅(未图示)/光电晶体管(未图示)等光电转换元件和晶体管电路构成。 
单位像素203经由垂直控制线211a～211d与垂直选择部212连接。垂直控制线211a～211d是用于对配置成矩阵状的各个单位像素203进行行选择的控制线。此外，经由垂直信号线213a～213f将选择出的各个单位像素203输出的信号(像素信号)输出到读出电流源部205和模拟处理部207。 
图18是示出读出电流源部205的结构例的图。在图18中，读出电流源部205将NMOS晶体管作为电流源。此外，各个单位像素203经由垂直信号线213与漏极端子连接。此外，对控制端子适当施加期望的电压。此外，源极端子与接地电位(GND)连接。由此，将来自各个单位像素203的信号作为电压模式输出。另外，在图18中，说明了使用NMOS晶体管作为电流源的情况，但是不需要限定于此。 
图19是示出模拟处理部207的结构例的图。模拟处理部207通过进行CDS(Correlated Double Sampling)处理，从各个单位像素203输出的信号(像素信号)中去除噪声。 
模拟处理部207具有与垂直信号线213连接的钳位电容254(Cclp)、用于将钳位电容254(Cclp)钳位至钳位偏置257(Vbias)的钳位开关256(SW clp)、用于对各个单位像素203输出的信号进行采样保持的采样保持电容258(Csh)以及采样保持开关255(SW sh)。 
模拟处理部207与从控制部220给出的钳位脉冲(CLP)和采样脉冲(SH)这2个脉冲同步地进行CDS处理。在CDS处理中，模拟处理部207针对经由垂直信号线213输入的电压模式的像素信号，进行像素刚复位后的信号电平(复位电平)与真的信号电平的差分处理。由此，模拟处理部207取出被称作FPN(Fixed Pattern Noise：固定模式噪声)或复位噪声的噪声分量，该FPN作为每个单位像素203的固定偏差。另外，模拟处理部207除了用于进行CDS处理的结构以外，还可以根据需要设置用于放大像素信号的AGC(Auto Gain Control：自动增益控制)电路或用于进行其它处理的结构。 
图20是示出输入选择部208的结构例的图。输入选择部208具有MUX250和缓冲部251。MUX250是用于按照控制部220输出的选择信号(切换信号)切换模拟处理部207输出的信号和控制部220输出的测试电压的选择部。此外，由缓冲部251 对MUX250的输出调整阻抗等，输出到AD转换部209。 
AD转换部209的各个纵列部210具有RDL 101、计数部103、存储部105。计数部103相当于第1实施方式～第4实施方式的数据信号生成部102，对从RDL 101输出的计数脉冲进行计数处理。存储部105保持计数部103输出的计数值。另外，优选计数部103具有的计数电路使用控制容易的非同步型计数电路，但是也可以使用同步型计数电路。 
另外，从各个单位像素203输出的像素信号用复位电平等基准电平和与复位电平叠加的真的信号电平表示。为了从该像素信号提取真的信号电平，需要对复位电平和电位比复位电平低的信号电平进行差分处理。因此，如果计数部103具有的计数电路使用具有向上计数模式和向下计数模式的所谓的“向上/向下计数器”，则计数部103能够容易地进行差分处理。 
例如，计数部103在读出复位电平的情况下通过向上计数模式进行计数处理，在读出信号电平的情况下通过向下计数模式进行计数处理即可。相反地，也可以在读出复位电平的情况下通过向下计数模式进行计数处理，在读出信号电平的情况下通过向上计数模式进行计数处理。 
另外，差分处理也可以不必由计数部103进行，计数部103具有的计数电路也可以不必使用“向上/向下计数器”。 
另外，也可以具有检测分别来自RDL 101具有的多个延迟单元(反转电路)的输出信号的检测部和保持该检测到的值的存储器。 
垂直选择部212和水平选择部214与从控制部220给出的驱动脉冲同步地进行选择动作。另外，各个垂直控制线211a～211d中包含用于驱动各个单位像素203的各种脉冲信号。 
垂直选择部212具有对读出信号的行进行基本控制的垂直移位寄存器(未图示)或者解码器(未图示)。并且，垂直选择部212也可以具有进行电子快门用的行控制的移位寄存器(未图示)或者解码器(未图示)。 
同样地，水平选择部214具有水平移位寄存器(未图示)或者解码器(未图示)。此外，水平选择部214按照预定的顺序选择存储在AD转换部209的各个纵列电路210内的数据，将该选择出的像素信息输出到水平信号线215。另外，水平信号线215分叉，与输出部217、控制部220(RDL控制部110)连接。由此，外部环境信号(像 素信息)被输入到控制部220(RDL控制部110)。 
控制部220具有本实施方式的RDL控制部110、TG(Timing Generator：定时脉冲发生器)(未图示)、以及用于与TG进行通信的通信部(未图示)。TG提供各部的动作所需要的时钟、预定定时的脉冲信号。 
另外，控制部220也可以与摄像部202、垂直选择部212以及水平选择部214等各部独立地作为其它的半导体集成电路来提供。在该情况下，通过由摄像部202、垂直选择部212以及水平选择部214等构成的摄像设备和控制部220构筑作为半导体系统的一例的固体摄像装置。此外，该固体摄像装置也可以作为还内建有周边的信号处理和电源电路等的摄像模块来提供。 
输出部217按照适当的增益放大经由水平信号线215从摄像部202输出的各个单位像素203的像素信号之后，作为摄像信号输出到外部电路(未图示)。该输出部217例如有时仅进行缓冲，但是也可以在此前进行黑电平调整、列偏差校正、颜色处理等信号处理。并且，也可以将n比特并行的数字数据转换成串行数据进行输出。在该情况下，固体摄像装置201也可以具有例如PLL(Phase-Locked Loop： 
锁相环)等倍频电路。 
如以上说明的那样，本实施方式的固体摄像装置能够容易地进行环境校正。 
本发明不限于上述实施方式，能够在不脱离本发明主旨的范围内进行适当校正和变更。 
产业上的可利用性 
本发明例如能够应用于数字相机或摄像机这样的具有时间AD转换器的固体摄像装置。 
符号说明 
1a：上侧电源端子；1b：下侧电源端子；2a：模拟信号输入端子；3：AD转换器；10：圆环延迟电路；11a：模拟信号输入端子；12：计数器；14：编码器；16：锁存器；18：锁存器；20：锁存器；22：加法部；101：RDL；102：数字信号生成部；103：计数器；105：存储器；110：RDL控制部；115：电流控制部；116：可变电流源；117：可变电阻；119：电压施加部；120：电流源；121：开关；122：可变电阻；123：NAND电路；124：INV电路；125：INV电路；126：晶体管；131：晶体管； 132：晶体管；133：晶体管；201：固体摄像装置；202：摄像部；203：单位像素；205：读出电流源部；207：模拟处理部；208：输入选择部；209：AD转换部；210：纵列部；211：垂直控制线；213：垂直信号线；214：水平选择部；215：水平信号线；217：输出部；220：控制部；250：MUX；251：缓冲部；254：钳位电容；255：采样保持开关；256：钳位脉冲开关；257：钳位偏置；258：采样保持电容；279：漏极端子；280：栅极端子；281：源极端子。 

Claims (7)

1.一种时间AD转换器，其中，该时间AD转换器具有：
圆环延迟电路，其具有n个延迟单元，n是2以上的自然数，并且与模拟信号对应的电流被输入到各个所述延迟单元；
数字信号生成部，其利用所述圆环延迟电路的输出生成对应于模拟信号的数字信号；以及
圆环延迟电路控制部，其被输入根据外部环境的变化而变化的外部环境信号，按照所述外部环境信号控制所述电流。
2.根据权利要求1所述的时间AD转换器，其中，所述外部环境信号是从所述数字信号生成部输出的计数值。
3.根据权利要求1所述的时间AD转换器，其中，
所述圆环延迟电路控制部具有：
i个电流源，其对应于所述模拟信号，i是2以上的自然数；以及
电流控制部，其按照所述外部环境信号控制成将所述i个电流源中的j个所述电流源的输出输入到所述n个所述延迟单元，j是1以上i以下的自然数。
4.根据权利要求1所述的时间AD转换器，其中，
所述圆环延迟电路控制部具有：
可变电阻，其在模拟信号输入端子与基准电位端子之间与各个所述n个所述延迟单元串联连接；以及
电流控制部，其按照所述外部环境信号控制所述可变电阻的电阻值。
5.根据权利要求1所述的时间AD转换器，其中，
所述圆环延迟电路控制部具有：
可变电阻，其在模拟信号输入端子与基准电位端子之间与对应的所述延迟单元按照一对一的关系串联连接；以及
电流控制部，其按照所述外部环境信号控制所述可变电阻的电阻值。
6.根据权利要求1所述的时间AD转换器，其中，
所述圆环延迟电路控制部具有电流控制部，该电流控制部将预定的电压输入到所述圆环延迟电路，根据所述圆环延迟电路的输出生成所述外部环境信号，按照所述外部环境信号控制流入所述延迟单元的电流。
7.一种固体摄像装置，其中，该固体摄像装置具有：
摄像部，其是将多个按照入射的电磁波的量而输出像素信号的像素配置成矩阵状而成的；以及
权利要求1所述的时间AD转换器，其将与所述像素信号对应的模拟信号作为AD转换的对象。
CN201080031142.4A 2009-07-16 2010-07-08 时间ad转换器和固体摄像装置 Expired - Fee Related CN102474261B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-168013 2009-07-16
JP2009168013A JP5340838B2 (ja) 2009-07-16 2009-07-16 時間ａｄ変換器及び固体撮像装置
PCT/JP2010/061646 WO2011007716A1 (ja) 2009-07-16 2010-07-08 時間ａｄ変換器及び固体撮像装置

Publications (2)

Publication Number Publication Date
CN102474261A CN102474261A (zh) 2012-05-23
CN102474261B true CN102474261B (zh) 2014-07-02

Family

ID=43449325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080031142.4A Expired - Fee Related CN102474261B (zh) 2009-07-16 2010-07-08 时间ad转换器和固体摄像装置

Country Status (4)

Country Link
US (1) US8587689B2 (zh)
JP (1) JP5340838B2 (zh)
CN (1) CN102474261B (zh)
WO (1) WO2011007716A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5536584B2 (ja) * 2010-08-06 2014-07-02 オリンパス株式会社 時間検出回路、ａｄ変換器、および固体撮像装置
JP6218428B2 (ja) * 2013-05-08 2017-10-25 オリンパス株式会社 固体撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233691A (zh) * 2005-08-03 2008-07-30 高通股份有限公司 时间模数转换器用轨对轨延迟线
CN101305519A (zh) * 2005-11-11 2008-11-12 Nxp股份有限公司 积分模数转换器
CN101459759A (zh) * 2007-12-14 2009-06-17 Tcl集团股份有限公司 具备投影功能的机顶盒及其实现投影的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540443A (en) * 1978-09-14 1980-03-21 Canon Inc Ad conversion circuit for camera
JPS63316108A (ja) * 1987-06-19 1988-12-23 Hitachi Seiko Ltd デジタル制御装置
JP3064644B2 (ja) * 1992-03-16 2000-07-12 株式会社デンソー Ａ／ｄ変換回路
JP4871458B2 (ja) * 2001-06-13 2012-02-08 株式会社高見沢サイバネティックス データ変換装置及びテレメータ装置
JP4074823B2 (ja) * 2003-03-05 2008-04-16 株式会社デンソー Ａ／ｄ変換出力データの非直線性補正方法及び非直線性補正装置
DE102004009612B4 (de) * 2004-02-27 2010-11-18 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Verzögerungsabgleich von zeitversetzt arbeitenden Analog-Digital-Wandlern
JP4415748B2 (ja) * 2004-05-10 2010-02-17 株式会社デンソー サンプルホールド回路
CN101080871A (zh) * 2004-12-17 2007-11-28 松下电器产业株式会社 增益可变的模拟数字变换器及其增益调整方法和系统
JP4702179B2 (ja) * 2006-05-22 2011-06-15 株式会社デンソー Ａ／ｄ変換回路
US7525462B2 (en) * 2006-08-25 2009-04-28 Broadcom Corporation Gain control for interleaved analog-to-digital conversion for electronic dispersion compensation
JP2008124726A (ja) * 2006-11-10 2008-05-29 Toshiba Corp ランプ波発生回路およびａｄコンバータ
JP4305507B2 (ja) * 2006-12-18 2009-07-29 ソニー株式会社 撮像装置およびカメラ
JP5461938B2 (ja) * 2009-09-28 2014-04-02 オリンパス株式会社 アナログデジタル変換回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233691A (zh) * 2005-08-03 2008-07-30 高通股份有限公司 时间模数转换器用轨对轨延迟线
CN101305519A (zh) * 2005-11-11 2008-11-12 Nxp股份有限公司 积分模数转换器
CN101459759A (zh) * 2007-12-14 2009-06-17 Tcl集团股份有限公司 具备投影功能的机顶盒及其实现投影的方法

Also Published As

Publication number Publication date
US20120105694A1 (en) 2012-05-03
JP5340838B2 (ja) 2013-11-13
CN102474261A (zh) 2012-05-23
WO2011007716A1 (ja) 2011-01-20
JP2011024023A (ja) 2011-02-03
US8587689B2 (en) 2013-11-19

Similar Documents

Publication Publication Date Title
CN111432146B (zh) 成像装置
TWI381725B (zh) 固態成像器件、成像裝置及電子裝置
KR101354127B1 (ko) 물리량 분포 검출 장치 및 촬상 장치
CN101309348B (zh) 图像拾取电路、传感器和图像拾取装置
CN1917374B (zh) 模拟/数字转换装置及半导体装置
CN101867734B (zh) 电子装置、ad转换装置和ad转换方法
EP2244455B1 (en) Physical quantity detecting device and imaging apparatus
US8779343B2 (en) Solid state image pickup device having an analog signal processing unit including first and second capacitors, a delay circuit and an A/D converting circuit for an image capturing signal process
KR101798992B1 (ko) 네거티브 커패시턴스 회로를 포함하는 감지 증폭기와, 이를 포함하는 장치들
JP5231168B2 (ja) 固体撮像装置、および、固体撮像方法
JP2010166449A (ja) データ転送回路、固体撮像素子、およびカメラシステム
US8120687B2 (en) Signal reading method, signal reading circuit, and image sensor
US11283460B2 (en) A/D converter and electronic equipment
JP2010220111A (ja) クランプ回路およびそれを備えた固体撮像装置
US8310390B2 (en) A/D conversion circuit and solid state imaging device
CN102474261B (zh) 时间ad转换器和固体摄像装置
JP4470839B2 (ja) 半導体装置
JP6237726B2 (ja) 撮像素子及び撮像装置
JP5070945B2 (ja) 固体撮像装置、撮像装置
KR101178861B1 (ko) 이미지 센서
JP6911893B2 (ja) 撮像素子及び撮像装置
JP6579178B2 (ja) 撮像素子及び撮像装置
JP7243765B2 (ja) 撮像素子及び撮像装置
US9807333B2 (en) Imaging apparatus and imaging system
JP2006108887A (ja) 固体撮像装置の駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140702

CF01 Termination of patent right due to non-payment of annual fee