CN101233691A - 时间模数转换器用轨对轨延迟线 - Google Patents

时间模数转换器用轨对轨延迟线 Download PDF

Info

Publication number
CN101233691A
CN101233691A CNA2006800284384A CN200680028438A CN101233691A CN 101233691 A CN101233691 A CN 101233691A CN A2006800284384 A CNA2006800284384 A CN A2006800284384A CN 200680028438 A CN200680028438 A CN 200680028438A CN 101233691 A CN101233691 A CN 101233691A
Authority
CN
China
Prior art keywords
voltage
tad
delay line
output
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800284384A
Other languages
English (en)
Inventor
M·凯斯金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101233691A publication Critical patent/CN101233691A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Metal Rolling (AREA)

Abstract

一种时间模数转换器(TAD)利用时间－数字方式来进行模拟－数字转换。该TAD包括例如CMOS倒相器链等的两个电压－延迟转换器(VDC)以增大该TAD的动态范围。每一VDC可处理不同范围的输入电压。比较器将输入信号电压与对应于不同范围输入电压的基准电压相比较，并且选择器基于输入信号落入的范围来选择VDC线路输出之一。滤波器从来自所选输出的延迟信号估计输入信号电压。

Description

时间模数转换器用轨对轨延迟线
背景
时间-数字转换器(TDC)是用于计量脉冲信号的延迟并将此延迟直接转换成数字信号的数字电路。TDC广泛用在精确计时仪器中。TDC可使用在半导体工业中日益盛行的CMOS(互补金属氧化物半导体)工艺来生产。
时间模数转换器(TAD)是一种采用时间-数字转换技术来实现的模数转换器(ADC)。在一类TAD中，首先从输入信号提取出一可变延迟，然后由数字元件来计量(数字化)此延迟。这些数字元件包括形成延迟线的一连串延迟单元(DU)。这些DU可以是例如CMOS倒相器。此方式不同于常规ADC之处在于，输入信号是进入采样级，而不使用任何模拟设备。
在一类TAD中，输入信号被连接到倒相器的正相电源端子Vdd。一时钟控制的脉冲被施加于该延迟线中的第一倒相器的栅极以图通过连接了该输入信号的Vdd端子在输入的脉冲上获得可变的延迟。当在输出脉冲上获得了信号相关的延迟之后，采用时间-数字方式将此延迟数字化。由于不需要任何采样-保持电路，因此全数字设计是可能的。但是，因为延迟线中诸器件有阈值，所以被数字化的输入信号范围是有限的。Vdd端子上低于DU(倒相器)中PMOS和NMOS器件的阈值电压的输入电压产生了转换中的死区。
概要
在一个实施例中，一种TAD采用时间-数字方式来进行模数转换。该TAD包括两条延迟线，这两条延迟线可包括例如CMOS倒相器链。每条延迟线被连接到两条电源线。一条延迟线的诸电源线各自被连接到例如Vdd等的较高电势的电源线以及输入信号电压，而另一条延迟线的诸电源线各自被连接到输入信号电压以及例如Vgnd等的较低电势的电源线。每条延迟线被用来处理一不同范围的输入电压，由此增大了该TAD的动态范围。
每条延迟线可在倒相器链与其输出之间包括一缓冲器。可使用比较器来将输入信号与对应于第一范围输入信号电压的第一阈值电压、并与对应于第二范围输入信号电压的第二阈值电压相比较。
将一时钟控制的脉冲施加于每条延迟线，每条延迟线在其输出处产生信号相关的延迟信号。选择器基于输入信号落入的电压范围选择来自这些延迟线之一的输出的延迟信号。然后滤波器从来自所选延迟线输出的延迟信号估计输入信号电压。
附图简要说明
图1A是根据一个实施例的包括一连串DU的延迟线的示意图。
图1B是示出图1A中DU的更加详细的视图的示意图。
图2是示出采用图1中所示的电路的仿真结果的标绘图。
图3是示出采用图1中所示的电路与一缓冲器电路相组合的仿真结果的标绘图。
图4是根据另一个实施例的倒相器链的示意图。
图5是示出采用图4中所示的电路的仿真结果的标绘图。
图6是示出采用图1中所示的电路与一缓冲器电路相组合的仿真结果的标绘图。
图7是根据一个实施例的可供在TAD中使用的双重延迟线的示意图。
图8是可供随图7中所示的双重延迟线一起使用的比较器的示意图。
图9是采用图7和8中所示的电路的TAD的仿真结果的标绘图。
图10是示出图9中所使用的TAD的电压-延迟响应的标绘图。
具体说明
如上面所描述的，一类TAD采用包括例如CMOS倒相器等的一连串DU的延迟线。在工作中，输入脉冲与输出脉冲之间的延迟时间受输入信号电压的调制。然后在该链中在一采样(积分)时间内输入脉冲通过的DU的数目作为转换数据被输出。
图1A示出可在该TAD中使用的延迟线100，此延迟线100也可称作电压-延迟转换器(VDC)。该延迟线中的诸DU 102可以是CMOS倒相器110，其中每一个CMOS倒相器110可如图1B中所示地包括一PMOS晶体管112和一NMOS晶体管114。在此TAD中，可变延迟是通过使用输入信号116作为此链中诸倒相器的Vdd来引入的。还将一时钟控制的脉冲118施加于该延迟线中的第一倒相器的栅极以图通过连接了该输入信号的Vdd端子在输出脉冲上获得可变的延迟。当在输出脉冲122上获得了信号相关的延迟120之后，采用时间-数字方式将此延迟数字化。
此TAD的一个缺点发生在输入信号低于诸倒相器单元中的PMOS和NMOS器件的阈值电压之时。对图1A中所示的电路100执行过Hspice仿真。对于此次仿真，脉冲时钟频率是4MHz，并且施加了从t＝0μs时为0V到t＝2μs时为2.6V的斜坡信号形式的输入信号(Vin)。
此次仿真的结果在图2中示出。为清楚起见，在图中输入脉冲202(虚线)被上移，但是此信号实际上从0(Vgnd)摆动到2.6V(Vdd)。直线204是延迟线的输出信号。如在此标绘图中显而易见的，时钟边沿延迟随输入信号Vin而变化。例如，从输入脉冲208至约在1.1μs处的输出脉冲210的延迟206大于从输入脉冲214至约在1.8μs处的输出脉冲216的延迟212，其中在Vdd上的输入电压在214处比在208处要高。此标绘图清楚地示出了对于在0.8V的阈值电压以下的信号——尤其是对于接近0V的信号电平，转换受到不利影响。
向该输出添加具有2.6V的规律电源电压的缓冲器(例如，串联的两个倒相器)，以对从0.8V至2.6V的输入信号提取有意义的延迟信息，如图3中所示。然而，如此标绘图中所示，对于在0.8V以下的输入信号，输出脉冲不能被正确地恢复出来。
在一个实施例中，通过添加一外加的VDC电路来增大该TAD的动态范围。在一个VDC中，输入信号如图1A中所示地取代了正相电源电压(Vdd)，而在另一VDC 400中，输入信号402如图4中所示地取代了负相电源电压(Vgnd)。图5示出对图4中所示的VDC 400的仿真结果。除了向这些延迟线引入输入信号以外，图5的仿真条件与图2中的皆相同。如图5中所示，通过使用Vin来作为Vgnd，在0.8V以下的信号可被转换，而对于在1.8V(＝2.6V-0.8V)以上的信号——尤其是对于接近2.6V的信号电平，转换将受到不利影响。图6示出在向输出添加了具有2.6V的规律电源电压的缓冲器之后显现的结果所得的数字输出信号。
图7示出两条延迟线702和704，其各自包括一VDC 706和708、以及一缓冲器710和712。在链中诸倒相器的正相供电轨上有Vin的VDC 706的输出信号被标为Voutp，而在链中诸倒相器的负相供电轨上有Vin的VDC 708的输出信号被标为Voutm。
如图3和6中所示，Voutp对约0.8V以上的输入信号提供最佳结果，而Voutm对约1.8V以下的输入信号提供最佳结果。可如图8中所示地使用两个比较器802和804来从Voutp和Voutm中选择合适的输出。这些比较器产生两个使能信号，或者放行Voutp或者放行Voutm，其中针对Voutm的使能信号由倒相器806倒相。这些比较器的阈值Vrefm和Vrefp可被选为例如1.2V和1.4V，这将允许两个VDC电路皆能在供电轨的中点附近有平滑的过渡。这些电平可基于合需的延迟-电压曲线来调整。计数器810通过计数输入脉冲在一积分区间里通过的DU的数目来确定延迟。耦合到比较器802、804的滤波器812利用此信息以及所选延迟线的身份来估计与所计量的延迟相对应的输入电压。
图9示出采用图7和8中所示的电路的仿真结果。如在此标绘图中所示，对于0V到2.6V的整个范围都能产生延迟-电压读数。
图10示出延迟(从输入脉冲至输出脉冲)相对于输入信号电压的标绘图。工作范围被示为对应于VDC1的区域1002以及对应于VDC2的区域1004。如上面所描述的，比较器所用的阈值可基于合需的延迟-电压曲线来调整。在一种替换实现中，可使用区域1002和1004中的来自这两个VDC的结果，并将其平均以提供更加准确的读数。同样，阈值可针对合需的曲线来调整。
该TAD可在各种应用中用作标准ADC的替换。
已描述了数个实施例。然而将可理解，可作出各种修改而不会脱离本发明的精神和范围。相应地，其他实施例也落在所附权利要求的范围之内。

Claims (8)

1.一种时间模数转换器(TAD)，包括：
第一延迟线，其耦合到输入信号电压，并具有第一输出；
第二延迟线，其耦合到所述输入信号电压，并具有第二输出；
选择器，其对第一范围的输入信号电压选择所述第一输出，而对第二范围的输入信号电压选择所述第二输出；以及
滤波器，其从来自所选输出的延迟信号估计所述输入信号电压。
2.如权利要求1所述的TAD，其特征在于，所述第一延迟线包括第一条倒相器链，并且
所述第二延迟线包括第二条倒相器链。
3.如权利要求2所述的TAD，其特征在于，所述第一延迟线在所述第一条倒相器链与所述第一输出之间包括一缓冲器，并且
所述第二延迟线在所述第二条倒相器链与所述第二输出之间包括一缓冲器。
4.如权利要求2所述的TAD，其特征在于，所述第一条倒相器链被耦合在第一电源线与第二电源线之间，
所述第二条倒相器链被耦合在第三电源线与第四电源线之间，
其中所述第二电源线和所述第三电源线被耦合到所述输入信号电压，
所述第一电源线被耦合到第一电源电压，而所述第四电源线被耦合到第二电源电压，并且
其中所述第一电源电压的电势比所述第四电源电压要高。
5.如权利要求1所述的TAD，其特征在于，所述第一电源电压包括Vdd。
6.如权利要求1所述的TAD，其特征在于，所述第二电源电压包括Vgnd。
7.如权利要求1所述的TAD，其特征在于，所述选择器包括：
第一比较器，其将所述输入电压信号与第一基准电压相比较；以及
第二比较器，其将所述输入电压信号与第二基准电压相比较。
8.如权利要求7所述的TAD，其特征在于，所述第一基准电压对应于所述第一范围的输入信号电压的一个端点，并且
所述第二基准电压对应于所述第二范围的输入信号电压的一个端点。
CNA2006800284384A 2005-08-03 2006-08-03 时间模数转换器用轨对轨延迟线 Pending CN101233691A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/197,172 2005-08-03
US11/197,172 US7106239B1 (en) 2005-08-03 2005-08-03 Rail-to-rail delay line for time analog-to-digital converters

Publications (1)

Publication Number Publication Date
CN101233691A true CN101233691A (zh) 2008-07-30

Family

ID=36951816

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800284384A Pending CN101233691A (zh) 2005-08-03 2006-08-03 时间模数转换器用轨对轨延迟线

Country Status (8)

Country Link
US (1) US7106239B1 (zh)
EP (1) EP1922813B1 (zh)
JP (1) JP2009504103A (zh)
KR (1) KR100972370B1 (zh)
CN (1) CN101233691A (zh)
AT (1) ATE467159T1 (zh)
DE (1) DE602006014171D1 (zh)
WO (1) WO2007019288A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101655521A (zh) * 2008-08-19 2010-02-24 恩益禧电子股份有限公司 脉冲相位差检测电路以及使用其的a/d转换器
CN102386926A (zh) * 2010-09-02 2012-03-21 台湾积体电路制造股份有限公司 时序电路与控制信号时序的方法
CN102474261A (zh) * 2009-07-16 2012-05-23 奥林巴斯株式会社 时间ad转换器和固体摄像装置
CN101516004B (zh) * 2008-02-22 2012-10-24 松下电器产业株式会社 固体摄像装置、半导体集成电路装置、以及信号处理方法
CN109765778A (zh) * 2018-12-07 2019-05-17 南京邮电大学 一种时间-模拟转换电路及单光子飞行时间测量方法
CN109884873A (zh) * 2018-04-23 2019-06-14 南京邮电大学 一种采用动态阈值技术的时间数字转换器

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958721B2 (en) * 2003-09-18 2005-10-25 The Regents Of The University Of Colorado Matched delay line voltage converter
JP2007104475A (ja) * 2005-10-06 2007-04-19 Denso Corp Ａ／ｄ変換方法及び装置
WO2007093222A1 (en) * 2006-02-17 2007-08-23 Verigy (Singapore) Pte. Ltd. Time-to-digital conversion with delay contribution determination of delay elements
DE602006008348D1 (de) * 2006-02-17 2009-09-17 Verigy Pte Ltd Singapore Time-to-digital converter mit kalibrierungspuls
US7755017B2 (en) * 2006-10-13 2010-07-13 Sony Corporation Solid-image-pickup device, image-pickup device, and method of driving solid-image-pickup device
TWI399088B (zh) * 2007-10-12 2013-06-11 Sony Corp 資料處理器，固態成像裝置，成像裝置，及電子設備
JP4921329B2 (ja) * 2007-11-28 2012-04-25 株式会社デンソー Ａ／ｄ変換回路
US8098085B2 (en) * 2009-03-30 2012-01-17 Qualcomm Incorporated Time-to-digital converter (TDC) with improved resolution
KR101081366B1 (ko) * 2009-09-23 2011-11-08 포항공과대학교 산학협력단 아날로그 디지털 변환기의 시간영역 전압 비교기
US8314726B2 (en) * 2010-04-07 2012-11-20 Imec Time stamp generation
EP2388923B1 (en) 2010-05-21 2013-12-04 Stichting IMEC Nederland Asynchronous digital slope analog-to-digital converter and method thereof
JP5780356B2 (ja) * 2012-03-27 2015-09-16 富士通株式会社 時間対デジタル変換器、および制御方法
JP6085523B2 (ja) * 2013-05-30 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の動作方法
US9035815B1 (en) * 2014-03-04 2015-05-19 Xilinx, Inc. High-speed and high-resolution signal analysis system
JP6819114B2 (ja) * 2016-07-25 2021-01-27 セイコーエプソン株式会社 コンパレーター、回路装置、物理量センサー、電子機器及び移動体
JP6776691B2 (ja) 2016-07-25 2020-10-28 セイコーエプソン株式会社 回路装置、電子機器、物理量センサー及び移動体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3064644B2 (ja) * 1992-03-16 2000-07-12 株式会社デンソー Ａ／ｄ変換回路
JPH11196431A (ja) * 1997-12-26 1999-07-21 Fujitsu General Ltd ２重ループｐｌｌ回路及びこのｐｌｌ回路を用いた色復調回路
KR20000044544A (ko) * 1998-12-30 2000-07-15 김영환 신호의 위상차를 양자화하기 위한 회로
JP4396063B2 (ja) * 2001-07-13 2010-01-13 株式会社デンソー Ａ／ｄ変換方法及び装置
JP3775258B2 (ja) * 2001-07-31 2006-05-17 株式会社デンソー フィルタリング方法及びフィルタ機能を有するａ／ｄ変換装置
US6958721B2 (en) * 2003-09-18 2005-10-25 The Regents Of The University Of Colorado Matched delay line voltage converter

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101516004B (zh) * 2008-02-22 2012-10-24 松下电器产业株式会社 固体摄像装置、半导体集成电路装置、以及信号处理方法
CN101655521A (zh) * 2008-08-19 2010-02-24 恩益禧电子股份有限公司 脉冲相位差检测电路以及使用其的a/d转换器
CN101655521B (zh) * 2008-08-19 2013-08-28 瑞萨电子株式会社 脉冲相位差检测电路以及使用其的a/d转换器
CN102474261A (zh) * 2009-07-16 2012-05-23 奥林巴斯株式会社 时间ad转换器和固体摄像装置
CN102474261B (zh) * 2009-07-16 2014-07-02 奥林巴斯株式会社 时间ad转换器和固体摄像装置
CN102386926A (zh) * 2010-09-02 2012-03-21 台湾积体电路制造股份有限公司 时序电路与控制信号时序的方法
CN102386926B (zh) * 2010-09-02 2014-07-02 台湾积体电路制造股份有限公司 时序电路与控制信号时序的方法
CN109884873A (zh) * 2018-04-23 2019-06-14 南京邮电大学 一种采用动态阈值技术的时间数字转换器
CN109884873B (zh) * 2018-04-23 2021-10-29 南京邮电大学 一种采用动态阈值技术的时间数字转换器
CN109765778A (zh) * 2018-12-07 2019-05-17 南京邮电大学 一种时间-模拟转换电路及单光子飞行时间测量方法

Also Published As

Publication number Publication date
WO2007019288A1 (en) 2007-02-15
EP1922813B1 (en) 2010-05-05
EP1922813A1 (en) 2008-05-21
KR100972370B1 (ko) 2010-07-26
US7106239B1 (en) 2006-09-12
KR20080040757A (ko) 2008-05-08
JP2009504103A (ja) 2009-01-29
ATE467159T1 (de) 2010-05-15
DE602006014171D1 (de) 2010-06-17

Similar Documents

Publication Publication Date Title
CN101233691A (zh) 时间模数转换器用轨对轨延迟线
CN103532553B (zh) 基于循环时间数字转换器的时域adc
US7649486B2 (en) Flash A/D converter
CN102460964B (zh) 音频放大器的偏移消除
US20060290555A1 (en) A/D converter that is implemented using only digital circuit components and digital signal processing
Danesh et al. A reconfigurable 1 GSps to 250 MSps, 7-bit to 9-bit highly time-interleaved counter ADC with low power comparator design
Petrie et al. A 0.2-V 10-bit 5-kHz SAR ADC with dynamic bulk biasing and ultra-low-supply-voltage comparator
CN110235372B (zh) 一种具有降低回扫噪声的双倍数据速率时间内插量化器
Goes et al. Low-power low-voltage CMOS A/D sigma-delta modulator for bio-potential signals driven by a single-phase scheme
US9985641B1 (en) Systems and methods for evaluating errors and impairments in a digital-to-analog converter
CN102035527B (zh) 一种采用失调电压消除技术的差分时域比较器电路
US9893737B1 (en) Multi-stage overload protection scheme for pipeline analog-to-digital converters
Macpherson et al. A 2.5 GS/s 3-bit time-based ADC in 90nm CMOS
CN1841928B (zh) 斩波型比较器
US7479915B1 (en) Comparator architecture
CN113853748A (zh) 电压时间转换器、模数转换器和用于转换模拟电压的方法
CN113300711A (zh) 一种基于比较器的电压时间转换电路
Yasser et al. A comparative analysis of optimized low-power comparators for biomedical-adcs
CN100539427C (zh) 循环流水线式模拟数字转换器
CN203608166U (zh) 宽输入范围电容-比较器型时间放大器
Yuan et al. All-Digital Delta-Sigma TDC with Differential Multipath Pre-Skewed Gated Delay Line Time Integrator
Jensen et al. Semi floating-gate s/h circuits
Keskin A rail-to-rail delay line for time analog-to-digital converters
JP2009159148A (ja) アナログスイッチ
Lee Techniques for low-power high-performance adcs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1119845

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080730

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1119845

Country of ref document: HK