CN101516004B - 固体摄像装置、半导体集成电路装置、以及信号处理方法 - Google Patents
固体摄像装置、半导体集成电路装置、以及信号处理方法 Download PDFInfo
- Publication number
- CN101516004B CN101516004B CN2009100078984A CN200910007898A CN101516004B CN 101516004 B CN101516004 B CN 101516004B CN 2009100078984 A CN2009100078984 A CN 2009100078984A CN 200910007898 A CN200910007898 A CN 200910007898A CN 101516004 B CN101516004 B CN 101516004B
- Authority
- CN
- China
- Prior art keywords
- voltage
- signal
- significant bit
- reference voltage
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000003384 imaging method Methods 0.000 title abstract 3
- 239000004065 semiconductor Substances 0.000 title description 3
- 238000006243 chemical reaction Methods 0.000 claims abstract description 129
- 230000000052 comparative effect Effects 0.000 claims description 82
- 239000007787 solid Substances 0.000 claims description 72
- 230000005693 optoelectronics Effects 0.000 claims description 18
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000033228 biological regulation Effects 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 abstract 1
- IBBLRJGOOANPTQ-JKVLGAQCSA-N quinapril hydrochloride Chemical compound Cl.C([C@@H](C(=O)OCC)N[C@@H](C)C(=O)N1[C@@H](CC2=CC=CC=C2C1)C(O)=O)CC1=CC=CC=C1 IBBLRJGOOANPTQ-JKVLGAQCSA-N 0.000 description 40
- 230000015572 biosynthetic process Effects 0.000 description 36
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 23
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 23
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 23
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 5
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 238000005303 weighing Methods 0.000 description 4
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 3
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 3
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 3
- 230000001174 ascending effect Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001225 therapeutic effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明是一种固体摄像装置，不需要高速的时钟就可以高速地输出数字信号，其中包括：被排列为行列状的多个像素电路(11)，对接受的光进行光电转换；以及模数转换部(70)，将作为所述光电转换的结果的信号电压，转换为以多个位表示的数字信号；模数转换部(70)具有：基准电压生成部(40)，在所述信号电压能够变化的电压范围内，生成彼此互不相同的多个基准电压；最高有效位转换部(20)，在将各个基准电压作为基点的多个电压区间中，确定包含所述信号电压的电压区间，并将确定结果作为所述数字信号的最高有效位的值；以及最低有效位转换部(30)，将作为所述被确定的电压区间的基点的基准电压和所述信号电压之间的电压差，转换为所述数字信号的最低有效位。
Description
技术领域
本发明涉及固体摄像装置、半导体集成电路装置、以及信号处理方法，并且涉及将由光电转换而得到的模拟信号转换为数字信号的技术。
背景技术
近些年，随着固体摄像装置内的像素数的飞跃增加，从固体摄像装置快速地读出信号的要求也不断增多。
在从固体摄像装置将在像素电路中通过光电转换而得到的模拟信号读出到外部，并通过外部的AD(模数)转换器而得到数字信号的初期构成中，由于固体摄像装置内部的杂散电容等而使读出速度的提高受到限制。
作为改善方法提出了一个已知的技术，即：在固体摄像装置内部将从像素电路中得到的模拟信号转换为数字信号，并通过抑制杂散电容等的影响，从而实现了信号输出的高速化(例如，参照专利文献1)。
图25是专利文献1所公开的固体摄像装置的主要构成部分的模式图。该固体摄像装置将从像素电路92得到的信号电压通过积分型的AD转换，而转换为数字信号。以下，对该固体摄像装置主要工作进行说明。
摄像部91中的像素电路92将由光电转换而得到的信号电压施加到电压比较部93的输入端子一侧。参考信号生成部95例如利用DA(数模)转换器，与从控制部94提供的时钟信号CK同步，生成上升的斜波RAMP，并施加到电压比较部93的输入端子的另一侧。
计数器部96在斜波RAMP开始上升时，开始计数时钟信号CK。并且，在从电压比较部93接受了表示斜波RAMP的电平和来自像素电路92的信号电压一致的信号时，将此时的计数值作为表示来自像素电路92的信号电压的数字信号来输出。
专利文献1日本特开2005-323331号公报
然而，根据以往的技术，若想要快速地得到数字信号，就需要在短时间内决定斜波RAMP的电平和来自像素电路92的信号电压成为一致的时刻。为此，就需要利用高速的(即高频率的)时钟信号CK，快速地扫描斜波RAMP。
例如，要想在10μs以内进行12位的数字输出，就需要利用频率为410MHz的时钟信号CK。并且，若要进行14位的数字输出，就需要利用频率为1.6GHz的时钟信号CK。
由于以这种高速的时钟来实现稳定的工作电路，在技术上难度比较高，因此在以往的技术中，很难实现兼顾数字输出的多比特化和输出速度这两方的固体摄像装置。
发明内容
本发明鉴于上述情况，目的在于提供一种固体摄像装置，其可以不必利用高速的(即高频率的)时钟，就能够高速地输出数字信号。
为了达成上述目的，本发明的固体摄像装置，包括：多个像素电路，该多个像素电路被排列为行列状，并对接受的光进行光电转换；以及模数转换部，将作为所述光电转换的结果的信号电压，转换为以多个位表示的数字信号；所述模数转换部具有：基准电压生成部，在所述信号电压可取的电压范围内，生成彼此互不相同的多个基准电压；最高有效位转换部，在将各个基准电压作为基点的多个电压区间中，确定包含所述信号电压的电压区间，并将确定结果作为所述数字信号的最高有效位的值；以及最低有效位转换部，将作为所述被确定的电压区间的基点的基准电压和所述信号电压之间的电压差，转换为所述数字信号的最低有效位。
根据此构成，可以在不包含所述信号电压的电压区间省去不必要的最低有效位的转换处理。据此，由于可以在与最高有效位的分辨度相对应的窄电压区间内进行最低有效位的转换，因此与在信号电压可取的所有电压范围内进行最低有效位的转换处理的情况相比，可以减少与最低有效位转换相关的处理量。
并且，也可以是，所述模数转换部进一步具有参考信号生成部，生成以相邻的所述基准电压之间的幅度来变动的参考电压，和随着所述参考电压的变动而被更新的计数值；所述最高有效位转换部，通过对所述信号电压与各个基准电压一齐进行比较，来确定包含所述信号电压的电压区间，并将作为所述被确定的电压区间的基点的基准电压，作为偏置电压输出给所述最低有效位转换部；所述最低有效位转换部，对所述信号电压和所述偏置电压之间的电压差与所述变动的参考电压进行比较，并将比较结果反转时的所述计数值作为所述数字信号的最低有效位。
根据此构成，最高有效位的转换可以在不依靠基准电压的数值而在短时间内进行，因此可以在维持用于最低有效位转换的时钟频率以及最低有效位的分辨度的状态下缩短最低有效位的转换时间。
并且，也可以是，所述最低有效位转换部包括：电压合成电路，输出合成电压，该合成电压是通过从所述偏置电压中减去所述信号电压，再加上所述参考电压而得到的；以及缓冲电路，由串联连接的多个逆变器组成，并被输入有所述合成电压；所述最低有效位转换部，将所述缓冲电路的输出反转时的所述计数值作为所述数字信号的最低有效位。
根据此构成，不论在多个电压区间中的哪一个，都可以利用相同的参考电压进行最低有效位转换，因此不需要产生与各个电压区间相对应的多个参考电压，并且可以不必受到多个参考电压的特性不均一的影响，就可以以高精度进行转换。
并且，也可以是，所述各个逆变器由NMOS晶体管构成；所述最低有效位转换部进一步具有断电电路，在所述缓冲电路的输出反转后，使固定电压施加于所述各个逆变器的输入。
根据此构成，可以通过抑制NMOS逆变器的贯通电流，来达到减少消耗电力的效果。
并且，也可以是，所述最低有效位转换部进一步具有放大电路，放大所述合成电压；所述缓冲电路被输入有所述被放大后的合成电压。
根据此构成，由于在所述缓冲电路进行变化量被扩大了的所述合成电压的处理，因此，可以相对地减少细微的电压变动所带来的误差，从而最低有效位的转换精度得以提高。
并且，也可以是，所述最低有效位转换部包括：电压合成电路，输出合成电压，该合成电压是通过从所述信号电压中减去所述偏置电压而得到的；以及比较电路，对所述合成电压和所述参考电压进行比较；所述最低有效位转换部，将所述比较电路的输出信号反转时的所述计数值作为所述数字信号的最低有效位。
根据此构成，不论在多个电压区间中的哪一个，都可以利用相同的参考电压进行最低有效位转换，因此不需要产生与各个电压区间相对应的多个参考电压，并且可以不必受到多个参考电压的特性不均一的影响，就可以以高精度进行转换。
并且，也可以是，所述模数转换部进一步具有参考信号生成部，生成以相邻的所述基准电压之间的幅度来变动的参考电压，和随着所述参考电压的变动而被更新的计数值；所述最低有效位转换部，对所述信号电压和各个基准电压之间的多个电压差与所述变动的参考电压一齐进行比较，并将多个比较结果中的一个在反转时的所述计数值作为所述数字信号的最低有效位；所述最高有效位转换部，利用在所述最低有效位转换部的比较工作开始时的比较结果，来确定包含所述信号电压的电压区间。
根据此构成，可以不需要用于进行最高有效位的转换的专用比较器。并且，由于在多个电压区间对用于最低有效位的转换的比较工作一齐进行了比较，因此最低有效位的转换时间与在一个电压区间进行比较工作时的转换时间是相同的。
并且，也可以是，所述参考信号生成部，生成放大参考电压，该放大参考电压以在相邻的所述基准电压之间的幅度上加上规定的余量后的幅度来变动；所述最低有效位转换部，通过对所述电压差与所述变动的放大参考电压进行比较，从而获得所述数字信号的最低有效位的值。
根据此构成，由于用于最低有效位的转换的比较工作，可以通过使用比所述参考电压的幅度大的幅度来变动的所述放大参考电压来进行，因此可以防止例如由于细微的电压变动的影响而导致在所述参考电压的变动范围内一致不能成立(比较结果不反转)这种最低有效位的转换失败。
并且，本发明不仅可以作为固体摄像装置来实现，而且还可以作为半导体集成电路装置以及固体摄像装置中的信号处理方法来实现。
如以上说明，由于本发明所涉及的固体摄像装置可以在所述信号电压可取的电压范围内，生成彼此互不相同的多个基准电压；在将各个基准电压作为基点的多个电压区间中，确定包含所述信号电压的电压区间，并将确定结果作为所述数字信号的最高有效位的值；以及将作为所述被确定的电压区间的基点的基准电压和所述信号电压之间的电压差，转换为所述数字信号的最低有效位，因此在不包含信号电压的电压区间，可以省去不必要的最低有效位的转换处理。
据此，由于可以在与最高有效位的分辨度相对应的窄电压区间内进行最低有效位的转换，因此与在信号电压能够取得的所有电压范围内进行最低有效位的转换处理相比，可以减少与最低有效位转换相关的处理量。
例如，对于由并行比较型AD转换进行最高有效位的转换的情况，以及对于在与最高有效位分辨度相对应的窄电压区间内由单斜率(Single Slope)AD转换进行最低有效位的转换的情况，可以在维持用于最低有效位转换的时钟频率以及最低有效位的分辨度的状态下，缩短最低有效位的转换时间。
并且，在本发明所涉及的固体摄像装置中，也可以使用更低的频率的时钟进行最低有效位的转换。这样，由于与最低有效位的转换相关的信号所要求的时间精度以及应答速度可以得到缓和，因此容易提高转换精度。并且，还可以得到降低装置的耗电量的效果。
即，本发明的固体摄像装置不仅可以达到缩短转换时间的效果，而且还可以得到权衡转换时间和转换精度及消费的电力的效果。
附图说明
图1是实施例1中的固体摄像装置的概略构成示例方框图。
图2是固体摄像装置的功能构成示例方框图。
图3(A)、(B)是用于说明AD转换的基本方案的图。
图4是与AD转换部的一列相对应的部分的构成示例方框图。
图5是比较器的详细构成示例电路图。
图6是编码器的详细构成示例电路图。
图7是选择器的详细构成示例电路图。
图8是示出最高有效位转换部的工作的一个时序图。
图9是比较器的详细构成示例电路图。
图10是比较器的另一详细构成示例电路图。
图11是最低有效位锁存器的详细构成示例电路图。
图12是最低有效位转换部的工作示例时序图。
图13是变形例中的比较器的详细构成示例电路图。
图14是变形例中的比较器的工作示例时序图。
图15(A)是用于说明因最低有效位的转换失败而会引起的状况的图，(B)是用于说明放大参考电压的变动幅度的图。
图16是与实施例2中的AD转换部的一列相对应的部分的构成示例方框图。
图17是选择器的详细构成示例电路图。
图18是比较器的详细构成示例电路图。
图19是最高有效位转换部以及最低有效位转换部的工作示例的时序图。
图20是实施例3中的固体摄像装置的概略构成的一示例方框图。
图21是AD转换部的功能构成示例方框图。
图22是与AD转换部的一列相对应的部分的构成示例方框图。
图23是比较结果锁存器以及选择器的详细构成示例电路图。
图24是最高有效位转换部以及最低有效位转换部的工作示例时序图。
图25是以往的固体摄像装置的功能构成的示例方框图。
具体实施方式
本发明的实施例所涉及的固体摄像装置通过对由像素电路进行光电转换而得到的信号电压进行AD转换，从而输出数字信号。
本发明的固体摄像装置所具有的特征是：在信号电压可取的电压范围内生成彼此不同的多个基准电压，从以各个基准电压为基点的多个电压区间中确定包含所述信号电压的电压区间，并将该确定结果作为所述数字信号的最高有效位(MSB)的值，并且，将作为被确定的电压区间的基点的基准电压和信号电压的电压差转换为数字信号的最低有效位(LSB)。
以下，参照附图对本发明的实施例所涉及的固体摄像装置进行说明。
(实施例1)
图1是实施例1中的固体摄像装置1的概略构成示例方框图。
如图1所示，固体摄像装置1包括：摄像部10、AD(模数)转换部70、定时控制部80、行扫描电路81、列扫描电路82、以及输出线60。
AD转换部70包括：最高有效位转换部20、最低有效位转换部30、基准电压生成部40、以及参考信号生成部50。输出线60包括最高有效位总线61以及最低有效位总线62。以后将利用图2来对各个部进行详细说明。
并且，图1也可以被看作是表示，固体摄像装置1在作为半导体集成电路装置来实现的情况下的、各个部所对应的电路块的半导体衬底上的配置，即层布局的图。
图2是固体摄像装置1的功能构成的示例方框图。
摄像部10具有多个像素电路11，该多个像素电路11被配置成行列状，并对接受的光进行光电转换。在像素电路11经过光电转换而得到的电信号，由列放大器12被放大到能够在规定的电压范围变化的信号电压。
在AD转换部70，基准电压生成部40在信号电压能够变化的电压范围内生成彼此不同的多个(例如2m个)基准电压VREF。信号电压能够变化的电压范围可以根据被生成的基准电压VREF，被分为以各个基准电压为基点的多个电压区间。
最高有效位转换部20包括：比较器21，将信号电压与多个基准电压VREF一齐比较；选择器22，根据比较结果选择包含信号电压的作为电压区间的基点的基准电压，并将选择的基准电压作为偏置电压向最低有效位转换部30输出；以及编码器23，将比较结果编码为最高有效位，并向最高有效位总线61输出。
最高有效位转换部20是所谓的并行比较型AD转换器。
参考信号生成部50包括计数器51以及DA转换器(DAC)52，计数器51通过计数由定时控制部80提供来的时钟CK，从而输出多个位(例如n位)的计数值CNT，DA转换器(DAC)52通过对计数值进行模拟转换，从而以相邻的基准电压VREF之间的幅度来输出以斜波状变动的参考电压RAMP。
最低有效位转换部30包括比较器31以及最低有效位锁存器32，比较器31对从列放大器12输出的信号电压和从选择器22输出的偏置电压的电压差与变动的参考电压进行比较，最低有效位锁存器32锁存比较器31的输出在反转时的计数值CNT，并向最低有效位总线62输出。
最低有效位转换部30是所谓的单斜率(Single Slope)AD转换器。
定时控制部80在将时钟CK提供给参考信号生成部50的同时，还将后述的若干个控制信号提供给最高有效位转换部20以及最低有效位转换部30。并且，将规定的定时信号提供给行扫描电路81以及列扫描电路82，所述行扫描电路81按行使摄像部10工作，所述列扫描电路82按列使由AD转换得到的数字信号输出。
并且，在图2的最高有效位转换部20以及最低有效位转换部30，以虚线围起来的各个列的部分由于均为相同的构成，因此仅示出右侧的一列。
以下对在这种构成的固体摄像装置1进行的AD转换的方法与以往的单斜率AD转换进行对比说明。
图3(A)是说明以往的单斜率AD转换的一个例子的概念图。在此例子中，通过对信号电压和在信号电压能够变化的电压范围的全部幅度内变动的参考电压进行比较，从而进行12位的AD转换。
在此，例如要想以60fps来输出相当于高保真显像的像素数的影像，就必需以13.6μs来完成数字转换，这样由于需要在此时间内计数作为12位的数字值的4096，因此必需使用300MHz频率的时钟信号。
图3(B)是用于说明本实施例所涉及的固体摄像装置1中的AD转换的方法的概念图。
在此例子中，信号电压能够变化的电压范围被分为四个电压区间，并确定信号电压被包含在哪个电压区间中，并将该确定结果转换为2位最高有效位。并且，利用仅在一个电压区间幅度变动的参考电压，通过单斜率AD转换，将被确定的电压区间内的信号电压的成分(换而言之，被确定的电压区间的基点的电压和信号电压的电压差)转换为10位最低有效位。据此，进行12位的AD转换。
在此，若将时钟信号的频率与图3(A)所示的以往的频率相同设为300MHz，则进行12位的数字转换所需要的时间为，要转换2位最高有效位需要0.5μs，要转换10位最低有效位需要3.5μs左右，并可以以200fps来输出相当于高保真显像的像素数的影像。
以下，将继续详细说明固体摄像装置1的构成。
图4是在固体摄像装置1中，将从一个像素得到的模拟信号转换为数字信号的部分的方框图。对于最高有效位转换部20以及最低有效位转换部30，仅示出了与一列对应的部分(图2中以虚线围起来的部分之一)。并且，在若干个部示出了模式上表示内部功能的电路记号。
在像素电路11中，通过光电转换得到的电信号SIG，由作为反转放大器的列放大器12被放大为信号电压ASIG。
一般，通过光电转换得到的电信号SIG是受光量越多电压越低的负极性信号，由像素电路11内的输出放大器反转放大为正极性信号并被输出。因此，以列放大器12反转放大像素电路11的输出信号而得到的信号电压ASIG为负极性。
作为信号电压ASIG的一个例子，可以变化的电压范围为从接受了最大量的光的情况下的最低电压0到没有接受到光的情况下的最高电压(馈通电平)VFT。
基准电压生成部40通过对该电压范围的两端的电压即0以及VFT进行分压，从而生成此电压范围内的彼此不同的四个基准电压VREF1、VREF2、VREF3、以及VFT。信号电压ASIG能够变化的电压范围被分为四个电压区间，该四个电压区间分别将基准电压VREF1、VREF2、VREF3、以及VFT作为上限电压。这种情况下的上限电压为各个电压区间的基点。
在最高有效位转换部20，比较器21对各个信号电压ASIG和基准电压VREF1、VREF2、VREF3一齐进行比较，并锁存比较结果。
图5是比较器21的详细构成的一个示例电路图。
图5举例示出的比较器21由分别对信号电压ASIG和基准电压VREF1、VREF2、VREF3进行比较的三个感应放大器构成。图5中以虚线围起来的部分分别与感应放大器对应。由于三个感应放大器具有相同的构成，因此仅示出上边的这一级。
此感应放大器按照由定时控制部80提供的控制信号SET，将提供到两个输入端子的电压的差通过正反馈放大到饱和电平(即数字信号的电平)并锁存。
当两个输入端子被分别提供了基准电压VREF3以及信号电压ASIG时，例如基准电压VREF3比信号电压ASIG高时，则基准电压VREF3的输入端子的电压就会变得更高，信号电压ASIG的输入端子的电压变得更低，最终得到被锁存为作为数字信号的高电平“1”的比较结果SENSE3。并且，若基准电压VREF3比信号电压ASIG低，则最终得到被锁存为作为数字信号的低电平“0”的比较结果SENSE3。
以下，将作为数字信号的高电平和低电平分别记作“1”和“0”。
通过所述比较而得到的比较结果SENSE1、SENSE2、SENSE3的“0”和“1”的组合从基准电压VREF1、VREF2、VREF3、以及VFT为基点(上限电压)的多个电压区间中确定一个包含信号电压ASIG的电压区间。
编码器23根据比较结果SENSE1、SENSE2、SENSE3，来编码最高有效位D10、D11。
图6(A)是编码器23的详细构成的一示例电路图。编码器23按照图6(B)所示的真值表，并按照比较结果SENSE1、SENSE2、SENSE3的“0”和“1”的组合，输出最高有效位D10、D11。
选择器22根据比较结果SENSE1、SENSE2、SENSE3，从基准电压VREF1、VREF2、VREF3、VFT中，选择作为包含信号电压ASIG的电压区间的基点的一个基准电压，并作为偏置电压OFFSET提供给最低有效位转换部30。
偏置电压OFFSET是用于在最低有效位转换部30，将偏置电压OFFSET和信号电压ASIG的电压差转换为最低有效位D0至D9的电压。
图7是选择器22的详细构成的一示例电路图。
选择器22通过在“与”电路解码图6(B)的真值表所示出的比较结果SENSE1、SENSE2、SENSE3的“0”和“1”的组合，从而生成四个选择信号。并且，通过按照选择信号使与基准电压VREF1、VREF2、VREF3、VFT连接的、对应的开关中的一个成为接通，从而选择一个基准电压作为偏置电压OFFSET来输出。
以下参照时序图对以上这种构成的最高有效位转换部20的工作的例子进行说明。
图8是最高有效位转换部20的工作示例的时序图。
在像素电路11得到的电信号SIG由列放大器12被放大为信号电压ASIG。定时控制部80在信号电压ASIG确定的规定的时期，例如10nS的期间，输出控制信号SET。据此，信号电压ASIG以及基准电压VREF1、VREF2、VREF3被提供到比较器21。在控制信号SET的输出过程中，比较器21暂时保持平衡状态，在控制信号SET的输出停止后，比较结果SENSE1、SENSE2、SENSE3被锁存为“0”或“1”。
并且，按照被锁存的比较结果SENSE1、SENSE2、SENSE3，选择器22将基准电压VREF1、VREF2、VREF3、以及VFT中的包含信号电压ASIG的电压区间的基点中的一个(在此为与信号电压ASIG的高压侧相邻的一个)，作为偏置电压OFFSET来选择，同时，在编码器23最高有效位D11以及D10的值被决定。
接着，对图4的其余部分进行详细说明。
在参考信号生成部50，计数器51对由定时控制部80提供来的时钟CK进行计数，并输出例如10位的计数值CNT0至CNT9。DAC52通过对计数值CNT0至CNT9进行模拟转换，从而生成斜波状的参考电压RAMP。
在最低有效位转换部30，比较器31对从列放大器12输出的信号电压ASIG和选择器22输出的偏置电压OFFSET的电压差、与从DAC52输出的参考电压RAMP进行比较。
图9是比较器31的详细构成的一示例电路图。
图9所示的比较器31包括电压合成电路31a以及缓冲电路31b。
电压合成电路31a是在被串联连接的两个电容器C0、C1的接点处生成合成电压CMPIN的电路，合成电压CMPIN是通过由电荷的再分配而合成偏置电压OFFSET、信号电压ASIG、以及参考电压RAMP得到的。
具体而言，通过以定时控制部80提供来的控制信号CMPRS而被接通的开关，对电容器C0进行充电，以成为偏置电压OFFSET，同时使电容器C1放电，通过以控制信号SH而被接通的开关，将信号电压ASIG施加到电容器C0。
此时，若电容器C0、C1的电容量相同，则合成电压CMPIN从起始电压降低(OFFSET-ASIG)/2。也就是说，作为合成电压CMPIN的变化量，而生成偏置电压OFFSET和信号电压ASIG的电压差。
之后，若使被施加到电容器C1的参考电压RAMP上升，则合成电压CMPIN上升参考电压RAMP上升的电压量的一半，即上升RAMP/2。
缓冲电路31b由串联连接的三个逆变器组成，放大并输出合成电压CMPIN。
若使缓冲电路31b的阈值电压和合成电压CMPIN的起始电压一致，则在合成电压CMPIN返回到起始电压时，缓冲电路31b的输出信号CMPOUT反转。
据此，输出信号CMPOUT可以得到偏置电压OFFSET和信号电压ASIG的电压差、与参考电压RAMP的比较结果。
并且，缓冲电路31b通过对合成电压CMPIN以约1000倍左右的增益进行放大，从而输出信号CMPOUT的上升以及下降急剧变化，提高了应答的速度。
并且，还可以考虑到将省电功能附加到比较器31的变形例。
图10是上述这种比较器33的详细构成的一示例电路图。
图10举例示出的比较器33由上述的电压合成电路31a、以及附加了省电功能的缓冲电路33b组成。缓冲电路33b在内部的逆变器仅以NMOS晶体管构成的情况下，通过抑制逆变器的贯通电流，从而可以具有省电功能。
缓冲电路33b与缓冲电路31b相比，不同之处是增加了断电电路，从输出信号CMPOUT的反转经过了规定的延迟时间后，为使贯通电流不能流过，而将固定电压连接到逆变器的输入端。
图11是最低有效位锁存器32的详细构成的一示例电路图。
图11举例示出的最低有效位锁存器32，由按照每个位循环连接两个逆变器的锁存电路，和将计数值CNT0至CNT9输入到锁存电路的输入开关组成。在比较器31的输出信号CMPOUT成为低电平时，输入开关被接通，此时的计数值CNT0至CNT9被锁存到锁存电路。
图12是最低有效位转换部30的一个工作示例时序图。为了说明上简便，以合成电压CMPIN的起始电压以及缓冲电路31b的阈值电压为0来进行说明。
在作为偏置电压OFFSET而被选择的基准电压和其低电压侧所相邻的基准电压之间，信号电压ASIG成为比偏置电压OFFSET低ΔV的电压。在此，相邻的基准电压间的幅度以INTVL来表示。
在从定时控制部80被提供了控制信号CMPRS、SH时，合成电压CMPIN从起始电压0下降ΔV/2，成为-(OFFSET-ASIG)/2。
之后，按照从定时控制部80输出的时钟CK，在计数值CNT0至CNT9被更新的同时，参考电压RAMP以与相邻的基准电压之间的幅度INTVL来上升。合成电压CMPIN被加上了参考电压RAMP的上升量的一半，成为-(OFFSET-ASIG)/2+RAMP/2。
并且，在合成电压CMPIN返回到起始电压的0时，即成为-(OFFSET-ASIG)/2+RAMP/2≥0时，比较器31的输出信号CMPOUT反转，此时的计数值CNT0至CNT9作为最低有效位D0至D9被锁存。
如以上说明所述，本发明所涉及的固体摄像装置，在信号电压能够变化的电压范围内生成彼此不同的多个基准电压，并从以各个基准电压为基点的多个电压区间中确定包含信号电压的电压区间，并将确定的结果作为数字信号的最高有效位的值，将作为被确定的电压区间的基点的基准电压和信号电压之间的电压差转换为所述数字信号的最低有效位，因此在不包含信号电压的电压区间中可以省去不必要的最低有效位的转换处理。
据此，由于可以在与最高有效位的分辨度相对应的窄电压区间内进行最低有效位的转换，因此与在信号电压能够变化的所有电压范围内进行最低有效位的转换处理相比，可以减少与最低有效位转换相关的处理量。
尤其是像实施例1所涉及的固体摄像装置1那样，利用并行比较型AD转换来进行最高有效位的转换，在与最高有效位的分辨度相对应的窄的电压区间内，利用单斜率AD转换进行最低有效位的转换的情况下，可以在维持用于最低有效位的转换的时钟频率以及最低有效位的分辨度的基础上，缩短最低有效位的转换时间。
并且，在固体摄像装置1也可以利用较低频率的时钟来进行最低有效位的转换。这样，与不降低频率的情况相比，为了达到相同的转换精度，与最低有效位有关的信号所要求的时间精度以及应答速度可以得到缓和。并且可以得到降低装置的消费电力的效果。
例如，可以考虑到在固体摄像装置1实现，与以单斜率AD转换器进行所有位的转换的以往情况同等程度的转换时间。在固体摄像装置1，最高有效位的转换由作为并行比较型AD转换器的最高有效位转换部20，以不依存于电压区间数的短时间来进行。为此，若设置2m个电压区间，则用于最低有效位的转换的时钟的频率可以降低到以往的1/2m左右。
也就是说，本发明的固体摄像装置不仅可以达到缩短转换时间的效果，而且还可以得到权衡转换时间和转换精度及消费的电力的效果。
并且，还可以考虑到缓和比较器31的缓冲电路31b所需求的比较精度的变形例。
如以上所述，比较器31的电压合成电路31a，由于对串联连接的两个电容器C0、C1的电荷进行了再分配，因此可以从偏置电压OFFSET、信号电压ASIG、以及参考电压RAMP合成合成电压CMPIN，若电容器C0、C1作为同一电容量，则合成电压CMPIN的变化量成为，偏置电压OFFSET和信号电压ASIG的电压差的一半之后，继续成为参考电压RAMP的变化量的一半。
像这样，由于合成电压CMPIN的变化量被缩小，因此，在缓冲电路33b需要有用于对合成电压CMPIN和阈值进行比较的高的比较精度。
因此，在电压合成电路31a和缓冲电路31b之间插入用于放大合成电压CMPIN的放大器。
图13是示出该变形例中的比较器34的详细构成示例的电路图。
比较器34与比较器31(图9)相比，增加了放大器，该放大器将合成电压CMPIN放大到G倍，从而得到放大合成电压ACMPIN，并提供给缓冲电路31b。
图14是该变形例中的比较器34的工作示例时序图。
该时序图与不对合成电压CMPIN放大而进行处理时的时序图(图12)相比不同之处在于，将放大合成电压ACMPIN与阈值进行比较，并将比较结果作为输出信号CMPOUT来输出。
这样，通过将变化量有很大变化的电压与阈值相比较，因此可以缓和缓冲电路31b所要求的阈值精度。并且，可以不必提高缓冲电路31b的比较精度，而可以将计数值的位数增加至比10大，从而提高最低有效位的分辨度。在维持最低有效位的位数的情况下，与最低有效位的分辨度相对应的电压幅度被放大，由于由细微的电压变动造成的误差相对减少，因此可以提高最低有效位的转换精度。
并且，在信号电压ASIG非常接近基准电压VREF1、VREF2、VREF3、以及VFT之一的情况下，若有细微的电压变动，则会导致最低有效位的转换失败。
例如，在包含信号电压VREF的电压区间被确定后，若信号电压VREF移动到其他的电压区间，则即使扫描出参考电压RAMP，在被确定的电压区间内缓冲电路31b也不示出偏置电压OFFSET和信号电压ASIG的电压差与参考电压RAMP的一致。即比较结果CMPOUT不反转。
图15(A)是说明有可能出现这种问题的状况的图。由于参考电压RAMP在相邻的基准电压之间变动，因此，在信号电压VREF超过基准电压并向相邻的电压区间变动的情况下，在被确定的电压区间，偏置电压OFFSET和信号电压ASIG的电压差与参考电压RAMP的一致不能成立。
因此，考虑到利用放大了参考电压RAMP的变动幅度的放大参考电压ARAMP。
图15(B)是用于说明放大参考电压ARAMP的变动幅度的图。
放大参考电压ARAMP例如是以这样的电压幅度变动而被生成的，这种电压幅度是指，在参考信号生成部50的DAC52中，变更生成的电压的上限电压以及下限电压的至少一方，在相邻的基准电压间的幅度加上规定的余量后的幅度。
图15(B)在模式上示出了，放大参考电压ARAMP被生成为，在从比参考电压RAMP的最低电压低的电压变动到比参考电压RAMP的最高电压高的电压。
这样，通过利用被生成的放大参考电压ARAMP来代替参考电压RAMP，从而用于最低有效位转换的比较工作可以在基准电压附近重复进行，因此即使信号电压VREF超过基准电压变动了的情况下，也一定能使偏置电压OFFSET和信号电压ASIG的电压差与放大参考电压ARAMP的一致成立，从而可以防止最低有效位的转换失败。
(实施例2)
以下，对实施例2所涉及的固体摄像装置进行说明。
实施例2所涉及的固体摄像装置与实施例1所涉及的固体摄像装置相比，处理的模拟信号的极性不同。具体而言，在实施例1中是将负极性(接受的光量越多电压越低)的信号电压转换为数字信号的，而在实施例2是将正极性(接受的光量越多电压越高)的信号电压转换为数字信号。
实施例2所涉及的固体摄像装置的功能构成与图1以及图2所示的固体摄像装置1相同。
图16是示出在实施例2所涉及的固体摄像装置中，将由一个像素得到的模拟信号转换为数字信号的部分的方框图。图16所示的部分替换为图4所示的固体摄像装置1的部分。对于与固体摄像装置1相同的构成赋予相同的符号并省略详细的说明，以下以与固体摄像装置1不同之处为主进行说明。
在实施例2中，列放大器13使用非反转放大器。从列放大器13输出地信号电压BSIG为正极性。
信号电压BSIG例如可以变化的电压范围是，从受光量最大的情况下的最高电压VDD到没有受光的情况下的最低电压(馈通电平)VFT的电压范围。
基准电压生成部41通过分压该电压范围两端的电压VDD和VFT，从而在该电压范围内生成互不相同的基准电压VREF1、VREF2、VREF3、以及VFT。信号电压BSIG能够变化的电压范围被分为分别将基准电压VREF1、VREF2、VREF3、以及VFT作为下限电压的四个电压区间。此时，下限电压为各个电压区间的基点。
在最高有效位转换部24，比较器21对信号电压BSIG和各个基准电压VREF1、VREF2、VREF3一齐进行比较，并锁存比较结果SENSE1、SENSE2、SENSE3。
编码器23根据比较结果SENSE1、SENSE2、SENSE3，编码最高有效位D10、D11。
选择器25根据比较结果SENSE1、SENSE2、SENSE3，从基准电压VREF1、VREF2、VREF3、VFT中，选择作为包含信号电压ASIG的电压区间的基点的一个基准电压，并作为偏置电压OFFSET提供给最低有效位转换部35。
图17是选择器25的详细构成示例电路图。选择器25由与图7所示的选择器22相同的电路构成，连接在输入的基准电压不同。
在最低有效位转换部35，比较器31对从列放大器13输出的信号电压BSIG和选择器25输出的偏置电压OFFSET的电压差与从DAC52输出的参考电压RAMP进行比较。
图18是比较器36的详细构成示例的电路图。
在图18所示的比较器36，在串联连接的两个电容器CA、CB的连接点可以得到合成电压CMPIN，该合成电压CMPIN是通过合成偏置电压OFFSET以及信号电压BSIG得到的。
在此，通过将电容器CA、CB、以及CC的容量设为CB等于CC且CB远远大于CA，从而对于偏置电压OFFSET的信号的电压BSIG的电压差ΔV作为合成电压CMPIN的变化量出现。
比较该电压差ΔV与上升的参考电压RAMP，当参考电压RAMP达到电压差ΔV时，输出信号CMPOUT反转。
图19是最高有效位转换部24以及最低有效位转换部35的工作示例时序图。
在像素电路11得到的电信号SIG通过列放大器13被放大为信号电压BSIG，并成为在基准电压VREF2、VREF3之间比基准电压VREF2还要高ΔV的电压。在此，将相邻的基准电压之间的幅度记作INTVL。
定时控制部80在信号电压BSIG所确定的规定时期输出控制信号SET。据此，在比较器21对信号电压BSIG和基准电压VREF1、VREF2、VREF3进行比较，并将比较结果SENSE1、SENSE2、SENSE3锁存为“0”或“1”。
并且，按照被锁存的比较结果SENSE1、SENSE2、SENSE3，选择器22将基准电压VREF1、VREF2、VREF3、以及VFT中的包含信号电压ASIG的电压区间的基点中的一个(在此为与信号电压BSIG的低压侧相邻的一个)，作为偏置电压OFFSET来选择，同时，在编码器23最高有效位D11以及D10的值被决定。
接着，当控制信号CMPRS、SH从定时控制部80被提供时，合成电压CMPIN成为ΔV。之后，按照从定时控制部80输出的时钟CK，在计数值CNT0至CNT9被更新的同时，参考电压RAMP上升。
并且，在参考电压RAMP达到合成电压CMPIN时，比较器36的输出信号CMPOUT反转，此时的计数值CNT0至CNT9作为最低有效位D0至D9被锁存。
如以上说明所述，实施例2所涉及的固体摄像装置与实施例1所涉及的固体摄像装置同样，通过转换最高有效位，由于可以在窄电压区间转换最低有效位，因此可以得到缩短最低有效位转换时间的效果。
并且，通过将实施例2所涉及的固体摄像装置与降低用于上述的最低有效位的转换的时钟频率的技术结合起来，从而可以得到权衡转换时间和转换精度及消费的电力的效果。
并且，通过将实施例2所涉及的固体摄像装置与在基准电压附近重复进行用于上述的最低有效位转换的比较工作的技术结合起来，从而可以防止最低有效位的转换失败。
(实施例3)
以下对实施例3所涉及的固体摄像装置进行说明。
实施例3所涉及的固体摄像装置与实施例1所涉及的固体摄像装置1相比，不同之处是，将用于最低有效位的转换的电压比较在多个电压区间中一齐进行。
图20是实施例3中的固体摄像装置2的概略构成示例方框图。
如图20所示，固体摄像装置2与固体摄像装置1(参照图1)相比，最低有效位转换部37和最高有效位转换部26被变更。关于各部的详细将在以后参照图21进行说明。对于与固体摄像装置1相同的构成赋予相同的符号，在此省略详细的说明，以下以与固体摄像装置1不同之处为主进行说明。
并且，图20也可以被看作是表示，固体摄像装置2在作为半导体集成电路装置来实现的情况下的、各个部所对应的电路块的半导体衬底上的配置，即层布局的图。
图21是固体摄像装置2的功能构成示例方框图。
最低有效位转换部37由比较器38以及最低有效位锁存器32组成，所述比较器38对信号电压和各个基准电压之间的多个电压差与参考电压一齐进行比较，并将各个比较结果输出到最高有效位转换部26。
最高有效位转换部26由比较结果锁存器28、选择器27、以及编码器23组成，所述比较结果锁存器28在比较器38开始比较工作之时锁存比较结果，所述选择器27根据被锁存的比较结果，从最新状态的多个比较结果中选择一个，并输出到最低有效位锁存器32，所述编码器23将被锁存的比较结果编码为最高有效位，并输出到最高有效位总线61。
并且，在图21的最低有效位转换部37以及最高有效位转换部26中，以虚线围起来的各个列的构成相同，在此仅示出右侧的一列。
图22是示出在固体摄像装置2中将由一个像素得到的模拟信号转换为数字信号的部分的方框图。关于最高有效位转换部26以及最低有效位转换部37，仅示出与一列对应的部分(图21中以虚线围起来的部分之一)。并且，在若干个部中示出模式上表示内部功能的电路记号。
信号电压ASIG为负极性，以及信号电压ASIG能够变化的电压范围、以及在基准电压生成部40生成的基准电压VREF1、VREF2、VREF3、VFT，均与实施例1的说明相同。
在最低有效位转换部37中，比较器38由分别与四个基准电压相对应的四个独立的比较器组成。每个独立的比较器例如采用了比较器31(参照图9)、比较器33(参照图10)、以及比较器34(参照图13)之中的一个。
独立的比较器被设置成与基准电压VREF1、VREF2、VREF3、VFT相对应，并被提供有对应的基准电压以作为偏置电压，并且对偏置电压和信号电压ASIG的电压差与共同的参考电压RAMP进行比较。将由与基准电压VREF1、VREF2、VREF3、VFT相对应的独立的比较器得到的比较结果记作CMPOUT1、CMPOUT2、CMPOUT3、CMPOUT4。
在最高有效位转换部26，比较结果锁存器28将比较器38的比较工作开始时的比较结果CMPOUT1、CMPOUT2、CMPOUT3作为SENSE1、SENSE2、SENSE3来锁存，选择器27按照被锁存的比较结果CMPOUT1、CMPOUT2、CMPOUT3，选择最新的比较结果CMPOUT1、CMPOUT2、CMPOUT3、CMPOUT4中的一个，并作为比较结果CMPOUT输出到最低有效位锁存器32。
并且，由于比较工作开始时的比较结果CMPOUT1、CMPOUT2、CMPOUT3是，在参考电压RAMP的起始电压为0时，信号电压ASIG分别与基准电压VREF1、VREF2、VREF3进行比较的比较结果，因此比较工作开始时的比较结果CMPOUT1、CMPOUT2、CMPOUT3与比较结果SENSE1、SENSE2、SENSE3意义相同。
图23是选择器27以及比较结果锁存器28的详细构成示例的电路图。
比较结果锁存器28在比较工作开始时，即在参考电压RAMP刚要开始上升之前，按照由定时控制部80提供的控制信号LE，锁存比较结果CMPOUT1、CMPOUT2、CMPOUT3，并作为比较结果SENSE1、SENSE2、SENSE3来输出。
基准电压VREF1、VREF2、VREF3、VFT各自所对应的比较结果中，比信号电压ASIG所对应的基准电压高的比较结果CMPOUTi从最开始反转为“0”。
选择器27按照比较结果SENSE1、SENSE2、SENSE3，将从最开始反转的比较结果CMPOUTi在“或”门屏蔽为“1”。可以考虑到未被屏蔽的比较结果CMPOUTi中的最低的基准电压所对应的一个，在参考电压RAMP上升的过程中从“1”反转为“0”，其余的直到最后也不反转。
因此，选择器27例如可以通过将未被屏蔽的所有比较结果CMPOUTi的逻辑乘值作为CMPOUT来输出的简略电路，来选择有可能反转的比较结果CMPOUTj。
并且，由于比较结果SENSE1、SENSE2、SENSE3被完全解码，因此最开始就可以将未反转的比较结果中的最低的基准电压相对应的比较结果CMPOUTj以外的所有比较结果CMPOUTi屏蔽。
图24是最高有效位转换部26以及最低有效位转换部37的工作示例时序图。
该时序图示出了，到此为止说明的最高有效位转换部26以及最低有效位转换部37的工作的一个例子。
信号电压ASIG被确定为基准电压VREF2和VREF3之间的值。在此，相邻的基准电压之间的幅度被记作INTVL。
针对被确定了值的信号电压ASIG，在比较器38内的四个独立的比较器规定合成电压CMPINi(i＝1···4)。各个合成电压CMPINi是基准电压VREF1、VREF2、VREF3、VFT中的对应的一个和信号电压ASIG的电压差ΔV1、ΔV2、ΔV3、ΔV4的一半。
值在“0”以上的合成电压CMPIN1、CMPIN2所对应的比较结果CMPOUT1、CMPOUT2成为“0”，值比“0”小的合成电压CMPIN3、CMPIN4所对应的比较结果CMPOUT3、CMPOUT4成为“1”。
当来自定时控制部80的控制信号LE成为“0”时，在比较结果SENSE1、SENSE2、SENSE3中，此时的CMPOUT1、CMPOUT2、CMPOUT3的值被锁存，并决定最高有效位D11、D10的值。
被锁存为“0”的比较结果SENSE1、SENSE2所对应的比较结果CMPOUT1、CMPOUT2被屏蔽为“1”，比较结果CMPOUT成为比较结果CMPOUT3以及CMPOUT4的逻辑乘值。其结果是，一旦成为“0”的比较结果CMPOUT成为“1”。
之后，按照从定时控制部80输出的时钟CK，当参考电压RAMP上升时，各自的合成电压CMPINi上升参考电压RAMP的上升量的一半。
并且，当合成电压CMPIN3返回到起始电压0时，比较结果CMPOUT3成为“0”，据此，作为比较结果CMPOUT3以及CMPOUT4的逻辑乘值的比较结果CMPOUT成为“0”，最低有效位D0至D9的值被固定。
如以上说明，在实施例3所涉及的固体摄像装置2，对于多个基准电压，对信号电压和各个基准电压之间的多个电压差与参考电压一齐比较，通过将多个比较结果中的一个反转时的计数值固定，从而可以进行最低有效位的转换。
并且，在实施例3所涉及的固体摄像装置2中，根据在参考电压RAMP刚要开始上升之前的多个比较结果CMPOUTi，来决定最高有效位的值，不过决定在参考电压RAMP刚要开始上升之前的多个比较结果CMPOUTi不是必需的。
例如，可以以最终基准电压VREF1、VREF2、VREF3、VFT的某一个所对应的比较结果CMPOUTi是否反转了来决定最高有效位的值。至于是哪个比较结果反转了，例如可以利用在各个比较结果CMPOUTi的边缘(edge)触发的各个锁存器来确定。在这种情况下，通过将最初开始反转的比较结果CMPOUTi屏蔽，取代利用被生成的比较结果信号CMPOUT，而是以所有的比较结果CMPOUTi的异或值表示的比较结果信号CMPOUT来驱动边缘触发式的锁存器，并固定最低有效位的值。
并且，通过将实施例3所涉及的固体摄像装置2与降低用于上述的最低有效位的转换的时钟频率的技术组合起来，从而可以得到权衡最低有效位转换时间和转换精度及消费的电力的效果。
并且，通过将实施例3所涉及的固体摄像装置2与在基准电压附近重复进行用于上述的最低有效位转换的比较工作的技术结合起来，从而可以防止最低有效位的转换的失败。
本发明所涉及的固体摄像装置可以广泛适用于以数字信号来输出由光电转换而得到的信号电压的固体摄像装置，作为产品可以广泛应用于数字静态相机、数字视频摄像机、移动电话上的相机、搭载在汽车上的相机、街头相机、防止犯罪用的相机、医疗用的相机等。
Claims (4)
1.一种固体摄像装置，其特征在于，包括：
多个像素电路，该多个像素电路被排列为行列状，并对接受的光进行光电转换；以及
模数转换部，将作为所述光电转换的结果的信号电压，转换为以多个位表示的数字信号；
所述模数转换部具有：
基准电压生成部，在所述信号电压可取的电压范围内，生成彼此互不相同的多个基准电压；
最高有效位转换部，在将各个基准电压作为基点的多个电压区间中，确定包含所述信号电压的电压区间，并将确定结果作为所述数字信号的最高有效位的值；
最低有效位转换部，将作为所述被确定的电压区间的基点的基准电压和所述信号电压之间的电压差，转换为所述数字信号的最低有效位；以及
参考信号生成部，生成以相邻的所述基准电压之间的幅度来变动的参考电压，和随着所述参考电压的变动而被更新的计数值；
所述最低有效位转换部，对所述信号电压和各个基准电压之间的多个电压差与所述变动的参考电压一齐进行比较，并将多个比较结果中的一个在反转时的所述计数值作为所述数字信号的最低有效位；
所述最高有效位转换部，利用在所述最低有效位转换部的比较工作开始时的比较结果，来确定包含所述信号电压的电压区间。
2.如权利要求1所述的固体摄像装置，其特征在于，
所述参考信号生成部，生成放大参考电压，该放大参考电压以在相邻的所述基准电压之间的幅度上加上规定的余量后的幅度来变动；
所述最低有效位转换部，通过对所述电压差与所述变动的放大参考电压进行比较，从而获得所述数字信号的最低有效位的值。
3.一种半导体集成电路装置，其特征在于，
多个像素电路，该多个像素电路被排列为行列状，并对接受的光进行光电转换；以及
模数转换部，将作为所述光电转换的结果的信号电压，转换为以多个位表示的数字信号；
所述模数转换部具有：
基准电压生成部，在所述信号电压可取的电压范围内，生成彼此互不相同的多个基准电压；
最高有效位转换部，在将各个基准电压作为基点的多个电压区间中，确定包含所述信号电压的电压区间，并将确定结果作为所述数字信号的最高有效位的值；
最低有效位转换部，将作为所述被确定的电压区间的基点的基准电压和所述信号电压之间的电压差，转换为所述数字信号的最低有效位；以及
参考信号生成部，生成以相邻的所述基准电压之间的幅度来变动的参考电压，和随着所述参考电压的变动而被更新的计数值；
所述最低有效位转换部，对所述信号电压和各个基准电压之间的多个电压差与所述变动的参考电压一齐进行比较，并将多个比较结果中的一个在反转时的所述计数值作为所述数字信号的最低有效位；
所述最高有效位转换部，利用在所述最低有效位转换部的比较工作开始时的比较结果，来确定包含所述信号电压的电压区间。
4.一种信号处理方法，是固体摄像装置中的信号处理方法，其特征在于，包括：
光电转换步骤，对接受的光进行光电转换；
模数转换步骤，将作为所述光电转换的结果的信号电压，转换为以多个位表示的数字信号；
所述模数转换步骤包括：
基准电压生成子步骤，在所述信号电压可取的电压范围内，生成彼此互不相同的多个基准电压；
最高有效位转换子步骤，在将各个基准电压作为基点的多个电压区间中，确定包含所述信号电压的电压区间，并将确定结果作为所述数字信号的最高有效位的值；
最低有效位转换子步骤，将作为所述被确定的电压区间的基点的基准电压和所述信号电压之间的电压差，转换为所述数字信号的最低有效位；以及
参考信号生成子步骤，生成以相邻的所述基准电压之间的幅度来变动的参考电压，和随着所述参考电压的变动而被更新的计数值；
在所述最低有效位转换子步骤，对所述信号电压和各个基准电压之间的多个电压差与所述变动的参考电压一齐进行比较，并将多个比较结果中的一个在反转时的所述计数值作为所述数字信号的最低有效位；
在所述最高有效位转换子步骤，利用在所述最低有效位转换子步骤的比较工作开始时的比较结果，来确定包含所述信号电压的电压区间。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP041657/2008 | 2008-02-22 | ||
| JP2008041657A JP2009200931A (ja) | 2008-02-22 | 2008-02-22 | 固体撮像装置、半導体集積回路装置、および信号処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101516004A CN101516004A (zh) | 2009-08-26 |
| CN101516004B true CN101516004B (zh) | 2012-10-24 |
Family
ID=40997768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100078984A Active CN101516004B (zh) | 2008-02-22 | 2009-02-20 | 固体摄像装置、半导体集成电路装置、以及信号处理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7791524B2 (zh) |
| JP (1) | JP2009200931A (zh) |
| CN (1) | CN101516004B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4929090B2 (ja) * | 2007-07-26 | 2012-05-09 | パナソニック株式会社 | 固体撮像装置およびその駆動方法 |
| JP2010081259A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Corp | 固体撮像装置 |
| JP5375277B2 (ja) * | 2009-04-02 | 2013-12-25 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法 |
| WO2010119702A1 (ja) | 2009-04-16 | 2010-10-21 | パナソニック株式会社 | 固体撮像素子および駆動方法 |
| JP2011114785A (ja) * | 2009-11-30 | 2011-06-09 | Renesas Electronics Corp | 固体撮像装置 |
| JP2011250039A (ja) * | 2010-05-25 | 2011-12-08 | Panasonic Corp | 固体撮像装置、半導体集積回路装置、カメラおよび信号処理方法 |
| US9450596B2 (en) * | 2011-05-09 | 2016-09-20 | Semiconductor Components Industries, Llc | Ramp and successive approximation register analog to digital conversion methods, systems and apparatus |
| FR2987526B1 (fr) * | 2012-02-27 | 2016-02-26 | Centre Nat Rech Scient | Dispositif de conversion de signaux analogiques en signaux numeriques |
| US8830361B2 (en) * | 2012-04-12 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of reducing column fixed pattern noise |
| US9185311B2 (en) * | 2012-07-31 | 2015-11-10 | Rambus Inc. | Image sensor with a split-counter architecture |
| JP2017050577A (ja) * | 2014-01-21 | 2017-03-09 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
| US20190141267A1 (en) * | 2016-02-29 | 2019-05-09 | Nikon Corporation | Image sensor, image capturing device and capacitance device |
| CN105897273B (zh) * | 2016-03-28 | 2019-01-04 | 烟台睿创微纳技术股份有限公司 | 一种主次斜率模数转换电路和方法 |
| JP7295632B2 (ja) * | 2018-12-13 | 2023-06-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびシステム |
| CN113131910A (zh) * | 2021-05-19 | 2021-07-16 | 四川和芯微电子股份有限公司 | 电源门控电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101079969A (zh) * | 2006-03-06 | 2007-11-28 | 索尼株式会社 | 固态成像装置及其驱动方法和相机 |
| CN101233691A (zh) * | 2005-08-03 | 2008-07-30 | 高通股份有限公司 | 时间模数转换器用轨对轨延迟线 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144525A (en) * | 1977-10-21 | 1979-03-13 | Bell Telephone Laboratories, Incorporated | Cascadable analog to digital converter |
| US4804939A (en) * | 1986-08-28 | 1989-02-14 | Lecroy Corporation | Coarse/fine A-D converter using ramp waveform to generate fine digital signal |
| US5306157A (en) * | 1992-06-15 | 1994-04-26 | Francisco Thomas E | Adjustable duplex receptacle |
| US5392045A (en) * | 1992-11-06 | 1995-02-21 | National Semiconductor Corporation | Folder circuit for analog to digital converter |
| US5880691A (en) * | 1995-11-07 | 1999-03-09 | California Institute Of Technology | Capacitively coupled successive approximation ultra low power analog-to-digital converter |
| US6885396B1 (en) * | 1998-03-09 | 2005-04-26 | Micron Technology, Inc. | Readout circuit with gain and analog-to-digital a conversion for image sensor |
| US6211804B1 (en) * | 1998-05-04 | 2001-04-03 | Photobit Corporation | Using single lookup table to correct differential non-linearity errors in an array of A/D converters |
| US6252536B1 (en) * | 1999-03-31 | 2001-06-26 | Cirrus Logic, Inc. | Dynamic range extender apparatus, system, and method for digital image receiver system |
| US20040146154A1 (en) * | 2001-04-11 | 2004-07-29 | Mohammad-Jalil Ahmadyar | Connection between communication networks using different signaling protocols |
| JP4470700B2 (ja) | 2004-02-23 | 2010-06-02 | ソニー株式会社 | Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器 |
| US7129883B2 (en) * | 2004-02-23 | 2006-10-31 | Sony Corporation | Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus |
| US7156486B2 (en) * | 2004-02-23 | 2007-01-02 | Sony Corporation | Liquid ejection head, liquid ejection apparatus, and manufacturing method of the liquid ejection head |
| US7633539B2 (en) * | 2004-06-07 | 2009-12-15 | Canon Kabushiki Kaisha | Image pickup device with analog-to-digital converter |
| US7015844B1 (en) * | 2004-08-30 | 2006-03-21 | Micron Technology, Inc. | Minimized SAR-type column-wide ADC for image sensors |
| US7151475B2 (en) * | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Minimized differential SAR-type column-wide ADC for CMOS image sensors |
| EP2065714B1 (en) * | 2004-11-08 | 2012-01-04 | Sony Corporation | Comparing method and device for analog-to-digital conversion method, analog-to-digital converter, semiconductor device for detecting distribution of physical quantity |
| JP4536498B2 (ja) * | 2004-12-03 | 2010-09-01 | ローム株式会社 | アナログデジタル変換器 |
| JP2008141610A (ja) * | 2006-12-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 固体撮像装置及び撮像システム |
-
2008
- 2008-02-22 JP JP2008041657A patent/JP2009200931A/ja active Pending
-
2009
- 2009-02-18 US US12/388,105 patent/US7791524B2/en active Active
- 2009-02-20 CN CN2009100078984A patent/CN101516004B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101233691A (zh) * | 2005-08-03 | 2008-07-30 | 高通股份有限公司 | 时间模数转换器用轨对轨延迟线 |
| CN101079969A (zh) * | 2006-03-06 | 2007-11-28 | 索尼株式会社 | 固态成像装置及其驱动方法和相机 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7791524B2 (en) | 2010-09-07 |
| CN101516004A (zh) | 2009-08-26 |
| US20090212985A1 (en) | 2009-08-27 |
| JP2009200931A (ja) | 2009-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101516004B (zh) | 固体摄像装置、半导体集成电路装置、以及信号处理方法 | |
| US8358361B2 (en) | A/D converter unit for image sensor | |
| US10547318B2 (en) | DA converter, AD converter, and semiconductor device | |
| JP4744343B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| KR101143113B1 (ko) | Ａｄ 변환 방법 및 물리량 분포 검지용 반도체 장치 | |
| EP2104235B1 (en) | Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device. | |
| US8963760B2 (en) | Analog-to-digital converter and solid-state imaging device | |
| JP5332041B2 (ja) | 固体撮像装置 | |
| US7324033B2 (en) | Digital-to-analog converter, analog-to-digital converter, and semiconductor device | |
| US9374070B2 (en) | Ramp generator circuit and solid-state imaging device | |
| US7088277B2 (en) | Analog-to-digital converter having cyclic configuration | |
| JP2012199769A (ja) | Ａｄ変換回路、光電変換装置、撮像システム、およびａｄ変換回路の駆動方法 | |
| JP2010154562A (ja) | Ａｄ変換装置、固体撮像装置、半導体装置 | |
| WO2011148440A1 (ja) | 固体撮像装置、半導体集積回路装置、カメラおよび信号処理方法 | |
| KR101364987B1 (ko) | 아날로그 입력신호 범위 확장을 통한 데이터 변환이 가능한 파이프라인 아날로그-디지털 변환기 | |
| Lindgren | A new simultaneous multislope ADC architecture for array implementations | |
| JP5263272B2 (ja) | Ｄａ変換装置 | |
| US20050083223A1 (en) | Resolution enhanced folding amplifier | |
| JP2005223461A (ja) | アナログデジタル変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD. Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD. Effective date: 20140611 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140611 Address after: Tokyo, Japan, Japan Patentee after: GODO KAISHA IP BRIDGE 1 Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co., Ltd. |