JP5461938B2 - アナログデジタル変換回路 - Google Patents
アナログデジタル変換回路 Download PDFInfo
- Publication number
- JP5461938B2 JP5461938B2 JP2009221775A JP2009221775A JP5461938B2 JP 5461938 B2 JP5461938 B2 JP 5461938B2 JP 2009221775 A JP2009221775 A JP 2009221775A JP 2009221775 A JP2009221775 A JP 2009221775A JP 5461938 B2 JP5461938 B2 JP 5461938B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- inverting
- delay
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 60
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004087 circulation Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
本発明を実施するための第1の実施形態について説明する。図1には、本発明の第1の実施形態におけるアナログデジタル(A/D)変換回路のパルス走行回路の第1例を示されている。
まず、PMOS素子150は、ゲート端子に入力されたアナログ入力信号Vinに応じた電流を、NAND型反転回路101の電源端子と、NOT型反転回路102〜116のそれぞれの電源端子に、ドレイン端子を介して出力する。同様に、PMOS素子160は、ゲート端子に入力されたアナログ入力信号Vinに応じた電流を、NOT型反転回路117〜131のそれぞれの電源端子に、ドレイン端子を介して出力する。
本発明を実施するための第2の実施形態について説明する。第2の実施形態では、パルス走行回路の円環遅延回路に接続される電流制御素子(電流源)が、1つである点のみが第1の実施形態と異なる。以下では、第1の実施形態との相違点についてのみ説明する。
本発明を実施するための第3の実施形態について説明する。第3の実施形態では、円環遅延回路が全て同じ反転回路で構成されている点のみが、第2の実施形態と異なる。以下では、第2の実施形態との相違点についてのみ説明する。
図4には、本発明の第3の実施形態におけるアナログデジタル(A/D)変換回路のパルス走行回路の第4例が示されている。パルス走行回路12の円環遅延回路は、複数の遅延ユニット(NAND型反転回路201〜231)により構成される。NAND型反転回路201〜231は、第2の実施形態(図3)のNAND型反転回路101と、NOT型反転回路102〜131に相当し、円環状に連結される。
図5には、本発明の第3の実施形態におけるアナログデジタル(A/D)変換回路のパルス走行回路の第5例が示されている。パルス走行回路13の円環遅延回路は、複数の遅延ユニット(NOR型反転回路301〜331)により構成される。このNOR型反転回路301〜331は、第2の実施形態(図3)のNAND型反転回路101と、NOT型反転回路102〜131に相当し、円環状に連結される。
本発明を実施するための第4の実施形態について説明する。第4の実施形態では、遅延ユニットが、PMOS素子及びNMOS素子による4つのトランジスタで構成されている点のみが、第1〜第3の実施形態と異なる。以下では、第1〜第3の実施形態との相違点についてのみ説明する。
本発明を実施するための第5の実施形態について説明する。第5の実施形態では、反転回路「DL1」(遅延ユニット)が偶数個である点が、第4の実施形態と異なる。さらに、パルス走行回路は、フィードフォワード回路と、反転回路「DL1」が追加される点が、第4の実施形態と異なる。以下では、第4の実施形態との相違点についてのみ説明する。
本発明を実施するための第6の実施形態について説明する。第6の実施形態では、反転回路(遅延ユニット)の構成が異なる点のみが、第4の実施形態と異なる。以下では、第4の実施形態との相違点についてのみ説明する。
スイッチ91〜94は、パルス信号(StartP)に応じて、制御部(不図示)により制御される。
本発明を実施するための第7の実施形態について説明する。第7の実施形態では、反転回路「DL1」(遅延ユニット)が偶数個である点が、第5の実施形態と異なる。さらに、フィードフォワード回路と反転回路「DL2」が、パルス走行回路に追加される点も、第5の実施形態と異なる。以下では、第5の実施形態との相違点についてのみ説明する。
Claims (2)
- 入力されたパルス電流を遅延させる円環状に連結された複数の遅延ユニットを有する円環遅延回路と、
前記複数の遅延ユニットのうちから選択された複数の遅延ユニットに、入力されたアナログ信号に応じた電流を出力する電流源と、
前記円環遅延回路を周回する前記パルス電流の所定時間あたりの周回数に応じたデジタル信号を生成するデジタル信号生成部と、
を備え、
前記電流源は、互いに隣り合わない複数の前記遅延ユニットを選択し、選択された前記複数の遅延ユニットに前記電流を出力することを特徴とするアナログデジタル変換回路。 - 1つの前記遅延ユニットと、1つの前記電流源と、を合わせた遅延回路を4つのトランジスタで構成し、複数の前記遅延回路を前記円環遅延回路に備えることを特徴とする請求項1に記載のアナログデジタル変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221775A JP5461938B2 (ja) | 2009-09-28 | 2009-09-28 | アナログデジタル変換回路 |
US12/892,163 US8284092B2 (en) | 2009-09-28 | 2010-09-28 | Analog/digital conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221775A JP5461938B2 (ja) | 2009-09-28 | 2009-09-28 | アナログデジタル変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011071784A JP2011071784A (ja) | 2011-04-07 |
JP5461938B2 true JP5461938B2 (ja) | 2014-04-02 |
Family
ID=44016613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009221775A Expired - Fee Related JP5461938B2 (ja) | 2009-09-28 | 2009-09-28 | アナログデジタル変換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8284092B2 (ja) |
JP (1) | JP5461938B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5340838B2 (ja) * | 2009-07-16 | 2013-11-13 | オリンパス株式会社 | 時間ad変換器及び固体撮像装置 |
JP5536584B2 (ja) * | 2010-08-06 | 2014-07-02 | オリンパス株式会社 | 時間検出回路、ad変換器、および固体撮像装置 |
JP5753154B2 (ja) * | 2012-12-27 | 2015-07-22 | オリンパス株式会社 | 参照信号生成回路、ad変換回路、および撮像装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316987B1 (en) * | 1999-10-22 | 2001-11-13 | Velio Communications, Inc. | Low-power low-jitter variable delay timing circuit |
JP3866545B2 (ja) * | 2000-08-04 | 2007-01-10 | Necエレクトロニクス株式会社 | タイマー回路および該タイマー回路を内蔵した半導体記憶装置 |
JP4396063B2 (ja) * | 2001-07-13 | 2010-01-13 | 株式会社デンソー | A/d変換方法及び装置 |
JP3775258B2 (ja) * | 2001-07-31 | 2006-05-17 | 株式会社デンソー | フィルタリング方法及びフィルタ機能を有するa/d変換装置 |
US20040012449A1 (en) * | 2002-07-16 | 2004-01-22 | Illegems Paul F. | Ring oscillator with frequency stabilization |
JP4702179B2 (ja) * | 2006-05-22 | 2011-06-15 | 株式会社デンソー | A/d変換回路 |
JP2010010742A (ja) * | 2008-06-24 | 2010-01-14 | Olympus Corp | 固体撮像装置 |
-
2009
- 2009-09-28 JP JP2009221775A patent/JP5461938B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-28 US US12/892,163 patent/US8284092B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8284092B2 (en) | 2012-10-09 |
JP2011071784A (ja) | 2011-04-07 |
US20110210882A1 (en) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7629914B2 (en) | Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus | |
JP4744637B1 (ja) | アナログデジタルコンバータ | |
CN113271097B (zh) | 锁存器电路、双倍数据速率环形计数器及相关器件 | |
KR101996491B1 (ko) | 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
JP4702179B2 (ja) | A/d変換回路 | |
JP5461938B2 (ja) | アナログデジタル変換回路 | |
US8988269B2 (en) | Time difference adjustment circuit and time-to-digital converter including the same | |
JP4498398B2 (ja) | 比較器及びこれを用いたアナログ−デジタル変換器 | |
US8421665B2 (en) | A/D conversion circuit including a pulse transit circuit | |
JP2019097121A (ja) | ラッチドコンパレータ | |
JP2011211638A (ja) | 信号処理方法及び固体撮像装置 | |
US9338384B2 (en) | Solid-state imaging apparatus including electrically connected substrates | |
JP2005295315A (ja) | 逐次比較型a/d変換器およびコンパレータ | |
JP2016184893A (ja) | バイナリ値変換回路及びその方法、ad変換器並びに固体撮像装置 | |
WO2015159454A1 (ja) | A/d変換回路、および固体撮像装置 | |
JP5340838B2 (ja) | 時間ad変換器及び固体撮像装置 | |
JP6043650B2 (ja) | 撮像装置 | |
JP2010183176A (ja) | A/d変換装置、固体撮像装置、および固体撮像システム | |
JP2006019818A (ja) | 過渡応答特性を形成する方法および装置 | |
JP2011259016A (ja) | 固体撮像素子及び撮像装置 | |
JP2012238945A (ja) | 撮像装置 | |
WO2011048725A1 (ja) | 固体撮像装置、ad変換方法及びad変換器 | |
JP2010004373A (ja) | アナログデジタル変換器 | |
JP2012120045A (ja) | パルス走行位置検出回路、a/d変換回路および固体撮像素子 | |
JP2006148574A (ja) | アナログデジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5461938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |