CN101627450A - 电容元件、印刷布线板、半导体封装以及半导体电路 - Google Patents

电容元件、印刷布线板、半导体封装以及半导体电路 Download PDF

Info

Publication number
CN101627450A
CN101627450A CN200880007541A CN200880007541A CN101627450A CN 101627450 A CN101627450 A CN 101627450A CN 200880007541 A CN200880007541 A CN 200880007541A CN 200880007541 A CN200880007541 A CN 200880007541A CN 101627450 A CN101627450 A CN 101627450A
Authority
CN
China
Prior art keywords
electrode
capacity cell
protuberance
circuit
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880007541A
Other languages
English (en)
Other versions
CN101627450B (zh
Inventor
增田幸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101627450A publication Critical patent/CN101627450A/zh
Application granted granted Critical
Publication of CN101627450B publication Critical patent/CN101627450B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly

Abstract

提供了一种能够有效率地减小在电路中生成的高频噪声的电容元件。电容元件(1)包括电容形成部(100)，其形成为环形以将内部和外部分开。电容形成部(100)包括电极(110)、对向电极(111)以及电介质层(120)。一个或多个引出端子(一个或多个外周引出端子(140)以及一个或多个内周引出端子(130))被分别提供在电极(110)的外周和内周处。通过在板内或者在板的表面上安装电容元件来制作印刷布线板。通过将电容元件(1)放置在目标半导体电路部上来制作半导体封装。此外，通过将电容元件放置在目标功能电路部(301)上来制作半导体电路。

Description

电容元件、印刷布线板、半导体封装以及半导体电路
技术领域
本发明涉及一种电容元件，当存在用于产生高频功率的电路或者当存在高频功率从电源布线等进入的可能性时，该电容元件允许在电源布线和信号布线处使直流电流或者低频功率或信号通过，并且允许在电源布线和信号布线处减小(衰减)高频功率，或者本发明涉及一种用于稳定电源电压的电容元件、印刷布线板、半导体封装以及半导体电路。本申请要求与2007年3月8日提交的日本专利申请No.2007-058915的优先权，并且日本专利申请No.2007-058915的内容被合并在本申请的描述中。
背景技术
近年来，由于在性能和功能上技术的进步，诸如个人计算机的数字信息器件或者诸如蜂窝电话的便携式信息终端的电路能以极高的速度运行。如果时钟速度上升超过几百MHz，则变得难以仅仅通过使用传统的层压陶瓷电容器和三端子电容器，来基本上抑制从LSI泄漏到印刷电路板的电源布线的噪声(高频振荡)，这增加了由于噪声的增加而导致的故障和无线电干扰发生的可能性。作为能够处理以上问题的电容元件，申请者已经提出了一种带线型元件(例如，参见专利文献1和2)。
图1是在专利文献1中公开的带线型元件的平面图。图2是沿着线P-P截取的图1的横截面图。如图1和图2所示，在由铝制成的金属板10的表面上，形成由氧化物化合物制成的电介质膜20。在电介质膜20上，形成包括导电聚合物层31、导电碳膏层32以及银膏层33的导电层30。阳极引出端子11和12被连接到在金属板10的纵向方向上的两端。在导电层30的一个表面上，堆叠作为铜箔的金属板40。阴极引出端子41和42被连接到金属板40的纵向方向的两端。
此外，在专利文献3至8中公开了用于分离电源层和设置电容元件的方法。
图3A和3B示出了在专利文献6中公开的印刷布线板。图3A是平面图。图3B是图3A沿着线A-A′截取的横截面图。印刷布线板50包括6层：电源层59、接地层60以及信号层61至64。在LSI51正下方，通过深沟54将电源层59分割成外围电源65和岛电源66，所述外围电源65和所述岛电源66通过电感55、56、57以及58来电连接。在电源66和接地层60之间的层通过电容器67和68来电连接。
专利文献1：JP-A-2003-101311
专利文献2：JP-A-2003-124066
专利文献3：JP-A-2005-033813
专利文献4：JP-A-2002-368355
专利文献5：JP-A-2001-332825
专利文献6：JP-A-2001-274558
专利文献7：JP-A-2001-267702
专利文献8：JP-A-11-087880
发明内容
本发明要解决的问题
上述的带线型元件等在减小噪声方面具有高能力。然而，问题在于根据封装方法，上述的带线型元件等不能充分地展示出该能力。用于分离电源和用于设置电容元件等的技术具有以下的缺点：即使电源是分离的，但是因为空间(电磁)耦合，所以随着频率增高，噪声也会传播。
本发明的目的在于解决传统领域中的上述问题。典型的目的在于提供一种能够充分减小在电路中产生的高频噪声的电容元件。
解决问题的方式
根据本发明的电容元件包括电容形成部，其包括用于围绕电路的开口，所述电路生成高频功率或者需要被保护免受高频功率的影响，其中，
电容形成部包括封闭曲线形状的电极、覆盖电极的电介质层以及覆盖电介质层并且面向电极的对向电极；
电极包括用于在电容形成部的内周处电连接的至少一个第一突出部；以及用于在电容形成部的外周处电连接的至少一个第二突出部；
电介质层覆盖除了第一和第二突出部之外的所述电极；以及
第一突出部用作与电路电连接的连接部。
此外，根据本发明的电容元件包括：
电容形成部，其包括用于围绕电路的开口，所述电路生成高频功率或需要被保护免受高频功率的影响，其中
电容形成部包括封闭曲线形状的电极、覆盖该电极的电介质层以及覆盖电介质层并且面对所述电极的对向电极；
电介质层和对向电极被开口，以便使电极的一个表面的至少两个部分暴露；以及
电极的暴露表面中的一个用作与电路电连接的连接部。
根据本发明的印刷布线板、半导体封装以及半导体电路使用根据本发明的电容元件。
在不围绕生成高频功率的或者需要被保护免受高频功率影响的电路的结构中，因为由于端子的结构引起的电感或者没有考虑屏蔽而制成的结构而导致存在高频功率(电磁波)的旁路(空间耦合)，所以在高于10kHz，特别是数GHz的高频范围内，高频功率的抑制性能减小。因为根据本发明的电容元件围绕生成高频功率的电路，所以电容元件能够防止高频功率输出到外部。此外，因为根据本发明的电容元件围绕需要被保护免受高频功率影响的电路，所以该电容元件能够防止高频功率从外部输入。
发明的优点
本发明的第一示例性效果是能够提供可以有效率地削弱高频功率的电容元件。
本发明的第二示例性效果是能够提供可以有效率地减小空间耦合并且即使在高频下也能够以高效的方式进行操作的电容元件。
本发明的第三示例性效果是，当电容元件安装在印刷布线板、半导体封装或者半导体电路上时，该电容元件能够由电源布线层来替代，并且能够提供与当增加电源层时相同的好处。
附图说明
图1是带线型元件的顶视图。
图2是沿着线P-P截取的图1的横截面图。
图3A和图3B是示出根据传统技术的印刷布线板的视图。
图4是根据本发明第一实施例的电容元件的立体图。
图5是沿着线Z-Z截取的图4的立体横截面图。
图6是通过点线来围绕的图5所示出中的部分160的放大图。
图7是沿着线A-A截取的图4的横截面图。
图8是沿着线E-E截取的图7的横截面图。
图9是沿着线C-C截取的图7的横截面图。
图10是示出根据本发明第一实施例的电容元件的生产过程的流程图。
图11是电容元件的生产过程的说明视图。
图12是电容元件的生产过程的说明视图。
图13是电容元件的生产过程的说明视图。
图14是电容元件的生产过程的说明视图。
图15是电容元件的生产过程的说明视图。
图16是电容元件的生产过程的说明视图。
图17是电容元件的生产过程的说明视图。
图18是电容元件的生产过程的说明视图。
图19是电容元件的生产过程的说明视图。
图20是电容元件的生产过程的说明视图。
图21是电容元件的生产过程的说明视图。
图22是电容元件的生产过程的说明视图。
图23是电容元件的生产过程的说明视图。
图24是电容元件的生产过程的说明视图。
图25是电容元件的生产过程的说明视图。
图26是电容元件的生产过程的说明视图。
图27是电容元件的生产过程的说明视图。
图28是示出电容元件的特性的视图。
图29是用于说明在笔记本个人计算机中使用电容元件的情况的构思图。
图30是用于说明在笔记本个人计算机中使用电容元件的情况的框图。
图31是用于说明在蜂窝电话中使用电容元件的情况的框图。
图32是根据本发明第二实施例的电容元件的立体图。
图33是沿着线A-A截取的图32的横截面图。
图34是沿着线A-A截取的图32的横截面图，以说明每层的横截面的位置相互关系。
图35是沿着线C-C截取的图34的横截面图。
图36是沿着线D-D截取的图34的横截面图。
图37是沿着线E-E截取的图34的横截面图。
图38是沿着线F-F截取的图34的横截面图。
图39是沿着线G-G截取的图34的横截面图。
图40是根据本发明第三实施例的电容元件的横截面图。
图41是沿着线C-C截取的图40的横截面图。
图42是沿着线E-E截取的图40的横截面图。
图43是根据本发明第四实施例的电容元件的横截面图。
图44是沿着线C-C截取的图43的横截面图。
图45是沿着线E-E截取的图43的横截面图。
图46是根据本发明第五实施例的电容元件的立体图。
图47是沿着线Z-Z截取的图46的立体图。
图48是示出用于化学转化的引出线被连接的情况的立体图。
图49是根据本发明第六实施例的印刷布线板的横截面图。
图50是印刷布线板的生产过程的说明视图。
图51是印刷布线板的生产过程的说明视图。
图52是印刷布线板的生产过程的说明视图。
图53是印刷布线板的生产过程的说明视图。
图54是根据第六实施例的印刷布线板200的每层的位置相互关系的说明视图。
图55是沿着线I-I截取的图54的横截面图。
图56是沿着线J-J截取的图54的横截面图。
图57是沿着线B-B截取的图54的横截面图。
图58是沿着线C-C截取的图54的横截面图。
图59是沿着线D-D截取的图54的横截面图。
图60是沿着线E-E截取的图54的横截面图。
图61是沿着线F-F截取的图54的横截面图。
图62是沿着线G-G截取的图54的横截面图。
图63是沿着线H-H截取的图54的横截面图。
图64是沿着线K-K截取的图54的横截面图。
图65是沿着线L-L截取的图54的横截面图。
图66是根据本发明第七实施例的印刷布线板的横截面图。
图67是沿着线M-M截取的图66的横截面图。
图68是沿着线N-N截取的图66的横截面图。
图69是本发明第八实施例的横截面图。
图70是本发明第九实施例的横截面图。
图71是本发明第十实施例的横截面图。
图72是本发明第十一实施例的立体图。
图73是示出第一实施例的修改的视图。
图74是示出第一实施例的修改的视图。
图75是示出第一实施例的修改的视图。
图76是第二实施例的顶视图。
图77是第三实施例的立体图。
图78是第三实施例的顶视图。
图79是第四实施例的立体图。
图80是第四实施例的顶视图。
图81是沿着线Z-Z截取的图72的立体图。
图82是根据本发明第十二实施例的电容元件的立体图。
图83是沿着线Z-Z截取的图82的立体图。
参考标记的说明
1、2、3、4、5：电容元件
100：电容形成部
101：孔(开口)
110：电极
111：对向电极
112：导电聚合物
113：碳石墨
114：银膏
120：电介质层
125：绝缘树脂
130：内周引出端子
140：外周引出端子
141：导电聚合物
142：导电材料(银膏)
143：导电材料(碳石墨)
150：外表面引出端子
200：印刷布线板
201、202：双面板
230：电源布线(目标电路部)
240、340：电源布线(板电源部)
241：电源布线端部
250、350：接地(布线层对)
251、351：接地端部
252、352：电源布线层内的接地
260、261、262、263、264：导电粘合剂
271、272、273：通孔(via)
280：贯通孔(through hole)
281、282：缝隙
284：热固绝缘树脂
285：绝缘树脂
290、291、292、293、294、295：信号布线层
300：半导体电路
310：半导体芯片
320：硅晶片
330：内插板(Interposer)
340：结合引线
370：连接焊盘
385：成型树脂
400：半导体封装
410：LSI
411：噪声源
412：LSI电源引脚
413：LSI接地引脚
420、421、422、423、424：布线层
501：根据本发明第一实施例的去耦合特性
502：根据传统技术的去耦合特性(线元件)
503：根据传统技术的去耦合特性(0.1μF的陶瓷电容器)
511、512：空间耦合导致的特性的劣化
601：化学转化槽
602：可变电源
603：正电极布线
604：负电极布线
605：负电极板
611、612、613、614、615：容器
621：化学转化溶液
622、626：清洗液体
623：氧化剂
624：单体溶液
625：掩模树脂
627：去除液体
628：碳膏
631：吸液管
701：功能电路部
702：噪声源
704、704a：电源层
705、705a、705b：接地层
706：信号布线
720：硅晶片
761、762、763：导电粘合剂
770V：电源焊盘
770G：接地焊盘
770S：信号焊盘
具体实施方式
在下文中，将参考所附附图来详细地描述本发明的典型实施例。
[第一实施例]
图4示出根据本发明第一实施例的电容元件的立体图。图5是沿着线Z-Z截取的图4的立体横截面图。图6是由虚线围绕的图5中所示的部分160的放大图。图7是沿着线A-A截取的图4的横截面图。图8是沿着线E-E截取的图7的横截面图；图9是沿着线C-C截取的图7的横截面图。图10是示出生产过程的流程图。图11至图27是生产过程的说明视图。图28是示出特性的视图。图29和图30分别是用于说明在笔记本个人计算机中使用电容元件的情况的构思图和框图。图31是用于说明在蜂窝电话中使用电容元件的情况的框图。附带地，为了使配置的元件更容易被识别，示出构造的视图以不反映真实厚度和尺寸比的方式来画出。
根据本实施例，电容元件1包括电极110、对向电极111、电介质层120、内周引出端子(其是第一引出端子)130以及外周引出端子(其是第二引出端子)140。如图8中所示，形成电极110，以便形成封闭曲线的形状，电极110包括框架状部1103，其为方形框架的形状；第一突出部1101，其朝着框架状部1103的内周突出；以及第二突出部1102，其朝着框架状部1103的外周突出。在电极110的框架状部1103和对向电极111之间，形成电介质层120来作为电容形成部100。如图6中所示，电极110的框架状部1103由电介质层120覆盖，并且电介质层120由对向电极111覆盖。第一突出部1101被形成在电容形成部100的内周侧处，并且第二突出部1102被形成在电容形成部100的外周侧处。如图6中所示，导电聚合物112、碳石墨113以及银膏114被堆叠以形成对向电极111。
如图4所示，内周引出端子130形成在电极110的第一突出部1101，并且外周引出端子140形成在电极110的第二突出部1102。在内周引出端子130和外周引出端子140附近提供电绝缘树脂125，用于防止在电极110和对向电极111之间的短路。
电极110的第一突出部1101用作连接部，生成高频功率的电路或者需要被保护免受高频功率影响的电路连接到所述连接部上。连接部经由内周引出端子130被连接到所述电路。绝缘树脂125用作防止对向电极111和电极110之间电传导的堤坝。
以下，参考示出生产过程的流程图(图10)和每个步骤的说明视图(图11至图27)，顺序地描述根据本发明的第一实施例的生产过程。图11至图27是示出如下所述的步骤P1至P17的视图。
[电极箔处理/引出端子形成过程(步骤P1)]
对其应用了蚀刻工艺以将表面面积的尺寸增加约100倍的具有0.15mm厚度的铝板被制作为图11所示的形状。围绕孔101的部分的宽度d1是4mm，其中，孔101是开口。围绕孔101的部分(在该情况下，为方形框架的形状)的外部尺寸(周长一侧的长度)d2或d3是大约18mm。
在切割之后，保留在其上提供有外周引出端子140的突出部，使得突出部的长度d4是大约50mm。形成突出部，使其比图4中所示的第二突出部更长，并且在如下所述的电极不需要部分切除过程(步骤P17)中将所述突出部切除。然后，通过电阻焊接将内周引出端子130和外周引出端子140附着到铝板。因此，获得在电极110上的具有内周引出端子130和外周引出端子140的结构110a。内周引出端子130和外周引出端子140的材料不限于特定的材料，只要该材料是导电的就可被采用。附带地，提供内周引出端子130和外周引出端子140以进行电连接，或者用于确保电连接。如果可以直接通过第一突出部和第二突出部来进行电连接，则可以省略内周引出端子130和外周引出端子140。如果对诸如铜线的布线进行了焊接，则对例如具有0.1mm厚度的铜板进行焊接。适合用于焊接的材料包括锡板以及具有镀有锡的铜的锡电镀板。
[绝缘树脂/掩模树脂涂布过程(步骤P2)]
环氧热固树脂被涂布到在电容形成部100与如图4所示的第一突出部1101和第二突出部1102之间的边界的部分处，并且然后将其固化以形成绝缘树脂125。绝缘树脂125被提供在电容部分100与第一突出部1101和第二突出部1102之间的边界处，以防止在电极110和对向电极111之间的短路。将六氟丙烯涂布到内周引出端子130、外周引出端子140以及在内周引出端子130和外周引出端子140周围的区域，并且将六氟丙烯用作掩模树脂625。掩模树脂625将在图12所示的部分(引出端子和围绕引出端子的电极110)处在以后的处理中沉没到溶液中，并且其需要完全覆盖没有形成对向电极111的部分。因此，获得了对其涂布绝缘树脂125和掩模树脂625的结构110b。
[电介质层形成过程(步骤P3)]
如图13所示，化学转化槽601包括：容器611，在其中存储化学转化溶液621或者硼酸铵溶液；可变电源602；正电极布线603，其连接到目标对象的电极110；负电极板605，其沉没在化学转化溶液621中；以及负电极布线604，其连接负电极板605和可变电源602。结构110b浸到化学转化溶液612、并且在化学转化溶液612外部的电极110被连接到正电极布线603。可变电源602的输出电压逐步增加；输出电压值最终达到4V。在与化学转化溶液621接触的电极110的表面上，形成具有4V施加电压的金属氧化物膜(氧化铝)，来作为电介质层120。因此，获得在其表面上形成电介质层120的结构110c。
[清洗过程(步骤P4)]
如图14所示，粘附到结构110c上的化学转化溶液621通过清洗液体622洗掉。根据本实施例，容器612被填充有清洗液体(水)622，结构110c被浸入在清洗液体中10分钟以用于清洗。用于使结构110c浸入的时间根据容器612的尺寸和清洗液体622的清洁因素来变化。
[干燥过程(步骤P5)]
温度设定在110摄氏度的干燥烤炉被用于蒸发粘附到清洗结构110c上的清洗液体622。对于用于干燥的条件，没有对于设备的限制，只要该结构110c能够被干燥即可。如15示出干燥的结构110c。
[氧化剂涂布过程(步骤P6)]
制备包括十二烷基苯磺酸铁的质量浓度为10％的乙醇溶液，来作为氧化剂623。如图16中所示，利用氧化剂623来填充容器613，在氧化剂623中浸入结构110c。然后从氧化剂623中取出结构110c，并且在环境温度下的空气中干燥30分钟；获得具有电介质层120的结构110f，其中，在结构110f表面上粘附有氧化剂623。
[导电聚合物形成过程(步骤P7)]
然后，如图17所示，包括10％质量浓度的乙烯二氧噻吩的乙醇溶液(单体溶液624)从吸液管631中以滴状物的形式落到结构110f的电介质层120的表面，并且在空气中保持30分钟，以聚合成聚乙烯二氧噻吩。因此，获得在其上形成导电聚合物112的结构110g。
[清洗过程(步骤P8)]
如图18中所示，结构110g被放入填充有清洗液体626的容器614，以洗掉未聚合的物质，其中，所述清洗液体626的主要化合物是乙醇。附带地，清洗液体626不限于乙醇并且可以是任何物质，只要其能够去除未聚合的物质和其他副产品材料。
[干燥过程(步骤P9)]
温度设定在80摄氏度的干燥烤炉被用于蒸发清洗液体。如图10所示，直到导电聚合物112被充分地形成，P6至P9的操作步骤重复四次，以便利用导电聚合物来覆盖电介质层120。图19示出在其上形成导电聚合物112的结构110g。即使根据本实施例将该操作重复4次，重复的次数也不限于4次。然而，如果重复的次数太少，则会留下没有形成导电聚合物的部分。如果在电介质层的一部分中出现针孔，则会由于在电极和对向电极之间的短路导致发生故障或者漏电流的增加。如果操作重复4次，则不会发生由短路而导致的故障，并且可以将漏电流减小到可容许的程度。然而，重复的次数根据导电聚合物的材料以及生产条件而变化；应该适当地重复操作来防止产品由于短路而发生故障。
根据本实施例，形成的导电聚合物具有通过在大电流流动时生成热来绝缘大电流路径的功能。即，形成的导电聚合物具有缺陷修复功能和短路防止功能。因此，获得具有在绝缘层中没有缺陷的导电聚合物112层的电容形成部100。
[碳膏涂布过程(步骤P10)]
如图20所示，将包括碳石墨的碳膏628涂布到在其上形成导电聚合物112的结构110g的电容形成部100(导电聚合物112的形成部)，并且在环境温度下进行干燥。因此，获得对其表面涂布碳石墨113的结构110j。
[银膏涂布过程(步骤P11)]
如图21所示，将银膏114涂布到结构110j上(银膏涂布)。
[干燥过程(步骤P12)]
然后，在60摄氏度将结构110j干燥15分钟，并且将其保留在环境温度下24小时。作为以上工序的结果，获得了具有电介质层120的结构110k，其中在电介质层120上形成导电聚合物112和包括碳石墨113和银膏114的对向电极111。图22示出作为干燥过程结果的、在其表面上形成有银膏114的结构110k。
[重新化学转化(电介质层修复)过程(步骤P13)]
如图23所示，为了修复损坏的电介质层120，将结构110k放入与步骤P3中使用的相同的化学转化槽601中。以与步骤P3相似的方式，逐渐增加施加的电压，并且其最终达到4V。
[清洗过程(步骤P14)]
如图24所示，以与步骤P4相似的方式，通过清洗液体622来洗掉粘附到结构110k上的化学转化溶液621。
[干燥过程(步骤P15)]
如图25中所示，以与步骤P5相似的方式，蒸发粘附到被清洗的结构110k上的清洗液体622。
[掩模树脂去除过程(步骤P16)]
如图26所示，将结构110k浸入在容器615中的去除液体627中，或者浸入四氢呋喃中，以使得掩模树脂625或者六氟丙烯溶解，用以暴露电极110、内周引出端子130以及外周引出端子140。粘附到掩模树脂625的表面的导电聚合物112、碳石墨113以及银膏114与掩模树脂625一起去除。
[电极不需要部分切除过程(步骤P17)]
最终，如图27所示，保持未切割的电极110被切除，并且获得电容元件1。
附带地，根据本实施例，测试制造的电容元件1的电容大约为500微法拉。
在此，电介质层可以是由树脂制成的绝缘电介质层，来代替金属氧化物膜，并且其不限于特定的材料。电极110是具有阀作用(valveaction)的金属(铝)，以便于获得金属氧化物膜。然而，根据所选择的电介质层，也可以使用不具有阀作用的金属或者导电物质。在此，阀作用意味着当在一个方向上施加电压时存在耐受电压的电介质，而在相反方向上施加电压时不存在耐受电压的电介质。具有阀作用的金属是如下金属，通过其可以形成具有阀作用的金属氧化物膜。除了具有阀作用的金属之外，待使用的材料包括铜、铁、黄铜等。在该种情况下，将铜形成为电极，并且将氧化铜形成在电极的表面上来作为电介质材料。此外，电极可以是铜、铁或者黄铜，而电介质材料可以是酒石酸铁电材料、磷酸盐铁电材料或者钛酸盐铁电材料。作为钛酸盐铁电材料，钛酸钡、钛酸钡陶瓷、钛酸钡固溶体陶瓷(诸如钛酸锶“SrTiO3”和钛酸钡“BaTiO3”)显示出作为电介质材料的良好特性。
此外，如果电介质层120的缺陷是可容许的，则对向电极111只需要具有导电性，并且不是必须选择具有缺陷修复功能或者短路防止功能的材料。导电聚合物不限于聚乙烯二氧噻吩，而是可以是从包括聚吡咯、聚噻吩以及聚苯胺的组中选择的一个或者多个化学混合物，或者可以是化学混合物的电介质材料。对向电极111和电极110可以由多种导电材料来制作。如本实施例一样，对向电极111可以是多层结构，其包括导电聚合物、碳石墨以及银膏。不言而喻的是，对向电极可111可以由一种材料来制作。例如，电极110可以是具有两层结构的电极，其核心是具有由铝覆盖的核心表面的铜。如果具有阀作用的金属是从包括铝、钽、铌以及钛的组中选择的金属，则该金属在工业上是稳定的。然而，因为可以获得电学特性，所以也可以使用其他具有阀作用的金属。掩模树脂和用于掩蔽的树脂可以由任何材料来制成，只要掩模树脂和用于掩蔽的树脂能够提供电隔离并且保护电极的表面免受化学品的影响以及满足化学和热条件的材料即可。此外，内周引出端子130和外周引出端子140不是必须被添增来作为新的组件。电极110表面的一部分可以由内周引出端子130和外周引出端子140来替代。根据本实施例，对其施加了蚀刻处理的铝板被用作电极110。由于蚀刻处理，所以可以将铝板的表面粗糙化，并且存在不能用肉眼观察到的无数微小的凹陷和凸起。在图中，为了将该结构变得容易理解，省略了详细的图示，并且示出了简单的板。因此，对于电极110的形状，为了增加更多的表面面积，有效的是具有微小凹陷和凸起的板、具有肉眼能观察到的大凹陷和凸起的板、起皱的板或者所述板的组合，而不是具有光滑表面的板。
图28示出根据本发明第一实施例的电容元件的特性曲线501、屏蔽带线型元件的特性曲线502以及传统的双端子陶瓷电容器(0.1微法)的特性线503。在此，每个样品被安装在具有50欧姆特性阻抗的线上，并且从电传输特性获得特性曲线。根据在专利文献1中公开的方法，将具有特性曲线502的屏蔽带线型元件制作在试验基板上：在4mm宽和5mm长的电容形成部中使用表面面积的膨胀放大率为大约200的铝箔。电容为56微法。传统的双端子陶瓷电容器是1.6mm×0.8mm的1608型芯片陶瓷电容器，其电容为0.1微法。第一实施例的电容元件和屏蔽带线型元件被插入到50欧姆的线的中间来进行测量。陶瓷电容器的两个端子被分别连接到地和50欧姆的线的信号线，并且被并行地电连接来用于测量。特性曲线的水平轴表示频率，其具有作为log缩放的兆赫兹(MHz)单位。垂直轴表示分贝(dB)的抑制值，作为减小高频功率(噪声)的能力：该数值是散射参数的电传输值(S21)的倒数，并且随着该数值的增加，抑制的能力变高。作为特性曲线502和501，具有0.2mm厚度的铜板被用作测量系统的接地板。利用银膏将元件的负电极(在本实施例中为对向电极)结合到接地板。根据本实施例，利用电极110来执行评估，其中，通过银膏将从测量工具延伸的信号线连接到所述电极110。考虑到旁路的形成会引起高频的特性劣化，其中，该旁路由安装的整个测量基板的激励而导致：该激励归功于在基板安装的状态下，高频信号线的特性阻抗不连续而导致的差模-共模转换的发生。在实际的基板中，根据相同的机制，高频避开去耦合元件。因此，上述测量可以在高频中执行特性评估。
陶瓷电容器的容量在数十MHz处达到顶峰，并且在高频范围513处发生特性劣化。作为特性曲线502，在高频范围512处发生特性劣化。同时，作为本实施例的电容元件的特性曲线501，在高频范围511处发生特性劣化。然而，与特性曲线502和503相比，特性曲线501显示出了优秀的特性。
因为陶瓷电容器具有双端子结构，所以在高频范围513中，电感组分变成主要的，因为随着频率变得更高，端子的阻抗变得更大。另一方面，关于屏蔽带线型元件，原因是不能忽略使元件旁路的路径(空间耦合)。相反，根据本实施例，因为对向电极111连接到接地，所以形成屏蔽壁。因此，可以认为即使在高频511下也能够获得高性能。
附带地，从测量系统中出现的误差(诸如噪声系数)也要被考虑为在高频511下特性劣化的远因。存在本实施例的性能也在高频中显示为平坦的可能性。由图28明显示出的是，在从100kHz到数MHz的高频功率中，本实施例的电容元件显示出与屏蔽带线型元件基本上相等的效果，并且比传统的双端子陶瓷电容器的效果更好，在从10MHz到数GHz的高频功率中，本实施例的优秀效果得到了验证。此外，在数十GHz处，容量还显示为平坦的。因为存在关于电子器件的不需要的电磁波的规则，所以通过诸如功率线的线缆来进行的对高频功率的使用被规定在150kHz到30MHz的范围内。在日本，从电子器件发出的高频功率被规定在30MHz到1GHz的范围内，而在美国，其被规定在30MHz到40GHz的范围内。此外，考虑到与毫米波雷达一样的数十GHz的高频功率服从该规定的事实，可以使用本实施例的电容元件来对10kHz到大约100GHz的高频功率进行抑制。因为对于如下所述的第二至第五实施例，基本构造相同，所以第二至第五实施例在相同的频率范围中具有相同的效果。在传统的电容器或者带线型元件中，从特性曲线，在传统电容器或者带线型元件中，可以确定的是，因为存在由于不考虑屏蔽而制成的结构或者端子结构而引起的电感所导致的高频功率(电磁波)的旁路，所以在数百MHz到大于数GHz的高频范围内抑制高频功率的性能降低。因为本实施例的电容元件围绕生成高频功率的电路，所以电容元件能够防止高频功率输出到外部。此外，因为本实施例的电容元件围绕需要被保护免受高频功率影响的电路，所以电容元件能够防止高频功率从外部输入。特别是在当尤其使用具有生成数百MHz到大于数GHz的高频功率的生成电路的印刷布线板或者电子器件时，要防止高频功率向外部输出的情况下；或者在防止高频功率进入其功能不应被干扰来破坏的精细电路的情况下，期待的本实施例的电容元件显示出效果。即使当使用如下所述的第二至第五实施例的电容元件时，也可以获得相同的效果。
例如，如在图29中所示，当本发明的电容元件1应用到笔记本个人计算机901的母板902的CPU 903时，电容元件1被插入在板电源904和CPU 903的电源布线(+)和电源布线(-)之间的中途。图30示出该种情况的框图。在此，电源布线(-)被放置在接地上。CPU 903被放置在电容元件1的开口(电容形成部的开口)内部。电容元件的内周引出端子130和CPU 903经由电源布线(+)连接。然后，电容元件1的外周引出端子140和板电源904经由电源布线(+)连接。因为电容元件1在CPU 903和板电源904之间，以抑制在CPU 903处生成的高频功率，所以高频功率朝着板电源904的传播被有效地抑制。
此外，图31示出将电容元件1应用到蜂窝电话的情况的示例。在蜂窝电话911的印刷板912上，安装音频处理电路913、板电源914以及传输电路915。如今，当将功率从板电源914上共同地供应到音频处理电路913和传输电路915上时，在使用大量的功率来向天线916执行传输的传输电路915处生成的高频功率(噪声)处于数GHz。存在通过电源布线的高频功率的传播妨碍音频处理电路913的功能的可能性。因此，音频处理电路913被设置在电容元件1的开口(电容形成部的开口)内，并且电容元件的内周引出端子130和音频处理电路913经由电源布线而连接。然后，将电容元件1的外周引出端子140和传输电路915经由电源布线而连接。因此，电容元件1可以有效地保护音频处理电路不受传输电路915引起的干扰的影响。
[第二实施例]
在上述的实施例中，一个第一突出部和一个内周引出端子130被提供在电容形成部的内周处，并且一个第二突出部和一个外周引出端子140被提供在电容形成部的外周处。然而，存在多个第一突出部、多个内周引出端子130、多个第二突出部以及多个外周引出端子140。
本实施例示出电极110的四个第一突出部和四个内周引出端子130被提供在电容形成部100的内周处，并且电极110的四个第二突出部和四个外周引出端子140被提供在电容形成部100的外周处的情况。
图32是作为用于实现以上情况的构造的、根据本发明第二实施例的电容元件的立体图。图76是电容元件的顶视图。图33是沿着线A-A截取的图32的横截面图。图34是沿着线A-A截取的图32的横截面图，以示出每层的横截面部分的位置相互关系。图35是沿着线C-C截取的图34的横截面图。图36是沿着线D-D截取的图34的横截面图。图37是沿着线E-E截取的图34的横截面图。图38是沿着线F-F截取的图34的横截面图。图39是沿着线G-G截取的图34的横截面图。除了电极110的形状和绝缘树脂125和掩模树脂625的涂布位置不同之外，该生产方法与第一实施例的生产方法相同。
参考图32，在电容形成部100的内周处存在四个内周引出端子130。每个内周引出端子130位于电容形成部100的直边的中间附近。在电容形成部100的外周处，存在四个外周引出端子140。每个外周引出端子140位于电容形成部100的直边的中间附近。多数的电容形成部100覆盖有对向电极111。
如图32和图33所示，在电容形成部100的内周处在电极110的第一突出部上提供内周引出端子130。在电容形成部100的外周处在电极110的第二突出部上提供外周引出端子140。绝缘树脂125位于电容形成部110的边缘处，以便防止在对向电极111和电极110之间的短路。位于电源形成部100中的电极110的上侧和下侧覆盖有电介质层120。在电介质层120的其他侧上，存在对向电极111。
图35至图39示出如从顶部观察的、在图34中所示位置处的水平方向上切割的电容元件2。通过图35证实的是，绝缘树脂125是线性涂布的。通过图36证实的是，内周引出端子130和外周引出端子140是线性形成的。通过图37证实的是，涂布绝缘树脂125，以便使其从电极110伸出。通过图38和图39证实了相同的事情。
此外，通过图33至图39证实的是，在沿着线C-C截取的横截面中的对向电极111和在沿着线G-G截取的横截面中的对向电极111通过在四个拐角处的对向电极111而连接。由于以上结构，利用对向电极111来覆盖电极110，并且电容形成部100具有带线结构。
根据本实施例，内周引出端子130和外周引出端子140被提供在电容形成部100的直边的中间附近。然而，内周引出端子130和外周引出端子140可以提供在中间，而是可以像第一实施例中所述的那样提供在拐角附近。
根据第二实施例，存在四个内周引出端子130和四个外周引出端子140。因此，连接到内周引出端子130和外周引出端子140的印刷布线板的、具有电源层或者具有接地层的阻抗可以作成小的。因此，在向作为电容功能元件的目标电路供应高频功率中，可以显示出优秀的效果。
此外，根据本实施例，内周引出端子130和外周引出端子40的数目和位置可以根据目标电路和要被安装的印刷布线板的形状而变化。内周引出端子130的数目可以与外周引出端子140的数目不同。此外，可以是多个内周引出端子130和一个外周引出端子140，或者可以是多个外周引出端子140和一个内周引出端子130。
[第三实施例]
图40至图42、图77和图78示出根据本发明第三实施例的设置在四个拐角的外周引出端子140。图77是根据本发明第三实施例的电容元件的立体图。图78是根据本发明第三实施例的电容元件的顶视图。图40是沿着线A-A截取的图77的横截面图。图41是沿着线C-C截取的图40的横截面图。图42是沿着线E-E截取的图40的横截面图。附带地，图40的横截面图与沿着图41和图42的线A-A截取的横截面图相对应。根据本实施，与第二实施例一样，电极110的形状被改变。因此，外周引出端子140的位置和形状发生改变。如图42所示，在方形、框架状的电容形成部100的内周处设置的第一突出部和与第二实施例的在方形的、框架状的电容形成部的内周处设置的第一突出部在位置和形状上基本上相同。然而，在外周处设置的第二突出部被设置在外周处的方形的、框架状的电容形成部的四个拐角上。在此情况下，第二突出部在电容形成部的四个拐角处是突出的，由此形成“L”型。然而，与第一实施例一样，第二突出部被提供成在拐角处与方形的、框架状电容形成部的一侧垂直的方向上伸出。
通过图41证实的是，在第一突出部提供的内周引出端子130被线性地形成。然而，在第二突出部处提供的外周引出端子140和在外周引出端子140附近提供的绝缘树脂125不被形成为一条直线，而是被形成为“L”形。即使处理变得越来越困难，内周引出端子130也与外周引出端子140分离。因此，高频功率花费更长的距离来通过电容形成部100。因此，第三实施例在抑制高频功率方面比第二实施例更好。
[第四实施例]
然后，图43至图45、图79和图80示出根据本发明第四实施例的内周引出端子130和外周引出端子140：内周引出端子130和外周引出端子140被设置在四个拐角处。图79是根据本发明第四实施例的电容元件的立体图。图80是根据本发明第四实施例的电容元件的顶视图。图43是沿着线A-A截取的图79的横截面图。图44是沿着线C-C截取的图43的横截面图。图45是沿着线E-E截取的图43的横截面图。附带地，图43的横截面表面与图44和图45中沿着线A-A截取的横截面表面相对应。根据本实施例，进行与第三实施例的改变相同的改变。此外，在电容形成部的内周处的四个拐角上设置内周引出端子130。内周引出端子130和外周引出端子140在电容形成部的拐角部上方相互面对。因为电极110的形状发生改变，所以内周引出端子130的位置和形状也相应地发生改变。参考图45，将内周引出端子130复设置在四个拐角处。因此，与第三实施例的电容元件3相比较，用作开口的孔101的尺寸更大。
[第五实施例]
根据本发明的第五实施例，图46至图48示出内周引出端子130和外周引出端子140，其分别从第一实施例的位置移动到电容形成部100的顶平面和底平面。图46是示出本发明的第五实施例的立体图。图47是沿着线Z-Z切除的图46的立体图。图48是示出用于化学转化的引出线被连接的情况的立体图。
本实施例与第一实施例的不同之处在于以下几点：代替内周引出端子130和外周引出端子140，电介质层和对向电极被开口，以暴露电极，并且提供上部引出端子131和下部引出端子141。在该情况下，一个上部引出端子131和一个下部引出端子141被提供在两个位置处。然而，当需要时，也可以提供两个或更多个的上部引出端子131和两个或更多个的下部引出端子141。
在图46中，在电容形成部100的内周和外周的侧面处，没有暴露电极110。在电容形成部100的上表面上，存在通过绝缘树脂125围绕的电极110和上部引出端子131。在图47中，在电容形成部100的下表面上，示出由绝缘树脂125围绕的电极110和下部引出端子141的暴露。
根据第一至第四实施例，当电极110被设定在化学转化槽601中时，在切割之后保留的长电极110被暴露在化学转化溶液621外，并且正电极布线603可以被连接到电极110。然而，难以根据本实施例来这样做。因此，如图48所示，将化学转化引出线606焊接到上部引出端子131。电极110的暴露部、上部引出端子131、下部引出端子141以及化学转化引出线606覆盖有掩模树脂625。因此，电容元件5沉没到化学转化槽601的化学转化溶液621中，并且正电极布线603被连接到化学转化引出线606的端部。结果是，可以执行如图10所示的化学转化(电介质层形成)过程(步骤P3)以及重新化学转化(电介质层修复)过程(步骤P13)。
附带地，根据本实施例，为了方便焊接，上部引出端子131和下部引出端子141设置在从顶部观察的立体图上相同的位置，但是也可以不处于相同的位置。根据本实施例，与第一至第四实施例不相同的是，当例如在印刷布线板内形成电容元件时，不需要提供第一和第二突出部。因为可以经由上部引出端子131和下部引出端子141来进行连接，所以该构造可以进一步简化。
如上所述，根据第一至第四实施例，内周引出端子130的数目是一个或者四个，并且外周引出端子140的数目是一个或者四个。然而，至少一个内周引出端子130和一个外周引出端子140就足以提供该功能。此外，如同第五实施例一样，在上表面或下表面上可以提供引出端子。因此，清楚的是存在位置和数目上的各种组合。
此外，根据第一至第五实施例，电容形成部为方形框架的形状，但是并不限于方形框架的形状。只要电路能够被设置在电容形成部内，电容形成部可以以图73所示的环形的形状来形成，或者以如图74所示的五边形的多边形框架或具有多于五个内角的多边形框架来形成，但不限于方形框架的形状。
此外，只要电容形成部能够围绕生成高频功率的电路或者围绕需要被保护免受高频功率影响的电路，则电容形成部的形状不限于特定的形状。如形成封闭曲线一样，电容形成部100至少需要通过对向电极111来闭合。同时，需要电容形成部的电极110也如形成封闭曲线一样被类似地闭合。然而，如图75所示，可以通过电介质层120或者通过电介质层120和对向电极111来分割电极110的一部分。附带地，分离距离最好是小于目标频率的上限波长的二十分之一，并且分离距离需要小于波长的二分之一。图73和图75示出第一实施例的修改。相似地，在第二到第五实施例中，电容形成部可以是环形或者多边形框架的形状，其中，所述多边形框架可以是五边形或者是具有多于五个内角的多边形，并且可以将电极110的一部分进行分割。
根据第一到第五实施例，提供了内周引出端子和外周引出端子(或者上部引出端子和下部引出端子)。然而，因为电极110的材料是铝，所以难以放置诸如铜布线的布线，并且难以执行焊接。这就是为什么诸如具有0.1mm厚度的铜板的金属板被提供成作为引出端子的原因。因此，不需要提供引出端子。与随后描述的第六和第七实施例一样，导电粘合剂可以用于连接电极110。
[第六实施例]
然后，图49至图65示出根据本发明第六实施例的、在印刷布线板200内提供的本发明的电容元件2。图49是说明第六实施例的横截面图，其示出印刷布线板200的横截面表面，使得印刷布线板200的横截面表面与图32中沿线A-A延伸的电容元件2的横截面表面相对应。将参考图50至图53来描述生产过程。
如图50中所示，提供的是电容元件2，其在本发明的第二实施例中获得；双面板201，其包括电源布线(目标电路部)230、电源布线(板电源部)240以及在电源布线层内的接地(固定的电压线)252；以及双面板202，其包括接地(固定电势层)250。双面板201和202包括绝缘树脂285和铜布线。只要电势是固定的，则接地252和250不必需是接地(GND)。作为双面板201和202，在不面朝电容元件2的表面上的布线主要是信号布线，并且因此在图中将其省略。第一，导电粘合剂260被涂布到双面板201的电源布线230和240以及电源布线层内的接地252。导电粘合剂260和热固绝缘树脂284被涂布到双面板202的接地250上。电容元件2被放置在双面板201上，并且被放置在其温度被调节到120摄氏度处的烤炉中大约一个小时，以固化导电粘合剂260。
因此，如图51中所示，获得在其上安装有电容元件2的双面板201。如图52中所示，双面板被翻转成面朝下，固定在双面板202上，并且被相似地放置在温度被调节到120摄氏度处的烤炉中大约一小时。如图53中所示，热固绝缘树脂284被固化为绝缘树脂285，并且获得包括双面板201和202以及电容元件2的一个印刷布线板200。
图54是说明根据第六实施例的印刷布线板200的每个层的位置相互关系的说明视图。下面示出沿着如图54所示的线的水平位置处的顶视立体图。图55是沿着线I-I截取的图54的横截面图。在绝缘树脂285上，存在用于连接LSI 410的通孔271和272。图56是沿着线J-J截取的图54的横截面图。在通孔272周围存在贯通孔280。此外，电源布线(目标电路部)230、缝隙281、电源布线层内的地252、缝隙282以及电源布线(板电源部)240同心地展开。板电源从电源布线端部241处供应。
图57是沿着线B-B截取的图54的横截面图。存在绝缘树脂285，导电粘合剂261、262和263以及通孔272。可以证实的是，粘附到电源布线层内的接地252的导电粘合剂262是封闭的。图58是沿着线C-C截取的图54的横截面图，其示出电容元件2的绝缘树脂125、对向电极111、导电粘合剂261和263以及通孔272。图59是沿着线D-D截取的图54的横截面图，其示出对向电极111被连接到电容元件2的四个拐角的下层上。图60是沿着线E-E截取的图54的横截面图。在电容形成部的内周处存在电极110的四个第一突出部；在电容形成部的外周处存在四个第二突出部。图61是沿着线F-F截取的图54的横截面图。图62是沿着线G-G截取的图54的横截面图。图63是沿着线H-H截取的图54的横截面图。图64是沿着线K-K截取的图54的横截面图。从图61至图64明显看出，在其间没有任何空间的情况下，将电容元件2的对向电极111连接到接地250。附带地，对向电极111可以具有除了地(GND)之外的固定电势，并且如上所述，接地250可以具有除了地之外的固定电势。
图65是沿着线L-L截取的图54的横截面图，其示出绝缘树脂285和通孔272。因为在图53中，双面板202被粘合在一起之后通孔272被形成为贯通孔，所以通孔272穿透所有的层。
安装LSI 410，并且将电源布线端部241和接地端部251连接到向印刷布线板提供功率的电源。在该情况下，由于LSI 410的操作导致在LSI 410内的噪声源411处生成高频功率。因为电容元件2的对向电极111连接到电源布线层内的接地252和接地250，所以当在电源布线230和240以及接地250之间的层中传播时，在噪声源411处生成的高频功率被有效率地阻挡。
在噪声源411处生成的高频功率通过夹在电源布线230和接地250之间的绝缘层285来传播。高频功率的传播被认为是坡印廷矢量(通过在电源布线230和接地250处产生的电场而生成的磁场与在电源布线230和接地250中流动的电流的叉积中的能量流动)。在此，当坡印廷矢量从电源布线230的区域传输到电源布线240的区域时，因为电源布线230由电容形成部100来围绕，并且因为接地250和对向电极111连接，所以坡印廷矢量需要通过本实施例的元件的内部来传输。然而，本实施例的电容元件能够有效率地减小进入电源布线240的区域的坡印廷矢量。
[第七实施例]
然后，图66至68示出根据本发明第七实施例的、提供在印刷布线板200的表面层上的电容元件2。如图49所示一样，图66是沿着线A-A的横截面图。通孔273将电源布线层内的接地电连接至接地250。图67是沿着线M-M截取的图66的横截面图。在电容元件2内，设置LSI 410。经由电容元件2，LSI 410的电源连接到板电源部。图68是沿着线N-N截取的图66的横截面图。LSI 410的地经由通孔272连接至接地250。电容元件2的对向电极111经由多个通孔273被连接到接地250。通孔273防止高频功率在电源层和接地层之间的层中传播。通孔273还防止电源层和接地的激励。基于目标频率来确定在通孔273之间的安装间隔；大约为目标最大频率的板内的波长的十分之一通常是足够的。
根据本实施例，元件的一部分被安装在板的表面，以将对向电极111的一部分从板表面中暴露出来，使得可以安装用于屏蔽的盖并且将热沉连接到地。
[第八实施例]
然后，图69是包括根据本发明第八实施例的电容元件2的双面板的横截面图。通过导电粘合剂262，将对向电极111结合到接地250上。对向电极111的另一表面从印刷板200的表面中暴露。例如，暴露的对向电极111可以作为用于热沉的地。
根据本发明，如第七实施例一样，元件的一部分被安装在板的表面上，以将对向电极111的一部分从板的表面中暴露，使得可以安装用于屏蔽的盖，并且将热沉连接到地。
[第九实施例]
然后，图70示出根据本发明第九实施例的、在其上安装了电容元件2的多层印刷布线板200。多层印刷布线板200以与第六实施例相同的方式来生产。在第九和第六实施例之间的不同之处在于，使用了多层板来代替第六实施例中的双面板202。将电容元件2设置在印刷布线板200的电源布线240与接地250之间。信号和其他的电源布线为布线层420、421、422、423以及424。通过通孔271，作为目标电路的LSI 410的电源被连接到电源布线(目标电路部)230。经由通孔272，LSI 410的接地被连接到地250。因此，实现印刷布线板200，通过所述印刷布线板200，由从LSI 410到其他电源布线层420、421、422、423以及424生成的高频功率导致的干扰小。
附带地，如果连接到目标电路LSI的电源布线和连接到电源的电源布线应该在与印刷板的表面垂直的高度方向上分离，则包括两个或多个引出端子131和141的电容元件可以使用在如第五实施例中所述的电容形成部100的表面上，由此因为不是必须提供突出部，所以简化了构造。
由于在目标电路LSI 410处生成的高频功率(噪声)，上述的印刷板可以诱发在电压层之间的激励现象，所述激励现象是印刷布线板200的电压层240与地250之间的高频功率的激励。即，高频功率(噪声)通过电源布线来传播，干扰来自LSI 410的相邻电路的操作，或者辐射到印刷布线板的外部；以及妨碍其他器件的操作。因为电容元件的电容形成部100围绕目标电路LSI 410，所以电容元件反射或吸收在LSI410处生成的噪声，减小通过电源布线而传播的噪声量。因为对向电极连接到印刷布线板200的接地层250，所以在电源层和接地层之间形成屏蔽壁，其提供有效率地减小通过空间传播的作为电磁场的空间耦合的效果。根据专利文献4至8，由于空间耦合，高频功率从分离的电源层的电路侧边缘部传播到印刷布线板的电源层的边缘部。因此，具有滤波特性的去耦合元件不能显示其的真实性能。根据第六到第九实施例的构造，在这一点上得到极大的改善。
[第十实施例]
然后，图71示出半导体封装500，在其中根据本发明第十实施例来安装电容元件2。在内插板530中，接地552被提供与电源布线540、接地550、电源布线540相同的层中。接地552通过通孔573而连接到接地550。通过导电粘合剂563，将在电容元件的电容形成部的外周处的第二突出部连接到电源布线540。通过导电粘合剂562，将电容元件的对向电极连接到电源层内的接地552上。在形成有功能电路部510的硅晶片502上的半导体芯片501被结合到内插板530。在电容元件的电容形成部的内周处的第一突出部的内周引出端子130、电容元件的对向电极的引出端子150等通过结合引线580而连接到半导体芯片501。通过成型树脂586来密封组件。因此，可以有效率地减小高频功率在功能电路部510处的生成之后传播到半导体封装外部的量。参考标记585表示绝缘树脂。成型树脂586的目的在于保护半导体芯片501免收外部空气的影响。因此，只要成型树脂586能够阻挡外部空气，则不必要将其填充成不留空间，并且可以存在空气泡。
[第十一实施例]
然后，图72和81示出其中根据本发明第十一实施例将电容元件1设置在硅晶片720上的半导体电路。图72是半导体电路的立体图。图81是沿着线Z-Z截取的图72的立体图。
如图81所示，在硅晶片720内形成功能电路部701。根据本发明，在功能电路部701内，存在噪声源702。通过通孔771和772，噪声源702连接到电源层704a和接地层705。电容元件1设置在硅晶片720上。通过导电粘合剂763将外周引出端子140连接到电源层704。通过导电粘合剂761将内周引出端子130连接到电源层704a。
通过导电粘合剂762，电容元件1的对向电极111连接到接地层705a和705b。在硅晶片720的上表面上，提供与结合引线连接的焊盘(电源焊盘770V、接地焊盘770G以及信号焊盘770S)。通过信号布线706，将信号焊盘770S连接到功能电路部701。为了简便，省略信号布线706的一部分。
接地层705b起到有效抑制直接来自噪声源702的电磁波的辐射的作用。如果在噪声源702处生成的噪声小，则可以省略接地层705b。
根据以上的构造，在噪声源702生成之后，通过通孔771传播的高频功率经由内周引出端子130而进入电容元件1，经过电容元件1的内部，并且经由外周引出端子140而达到电源层704。因此，提供能够有效率地显示电容元件1的性能的半导体电路。
在上述的第六到第十实施例的示例中，提供第二实施例的电容元件。然而，当需要时，也可以使用第一以及第三至第五实施例的电容元件。此外，在第十一实施例的示例中，提供第一实施例的电容元件。然而，当需要时，也可以使用第二至第五实施例的电容元件。
此外，在第六至第十一实施例的示例中，生成高频功率的电路被设置在电容元件内。然而，也可以设置需要被保护免受高频功率影响的电路，以抑制来自电容元件外部的高频功率的影响。
[第十二实施例]
在上述第十五实施例的示例中，如图46至48所示，电介质层和对向电极被开口，以暴露电极，并且在电容形成部100的顶平面和底平面上分别提供上部引出端子131和下部引出端子141。
在本实施例的示例中，一个引出端子被提供在电容形成部100的外周的侧平面上。图82是根据本发明第十二实施例的电容元件的立体图。图83是沿着线Z-Z切割的图82的立体图。根据本实施例，在顶平面上提供一个引出端子131，同时在电容形成部100的侧平面上提供引出端子141。
根据本实施例，分别位于电容形成部100的顶平面和侧平面处的电介质层和对向电极被开口，以暴露用作与电路的连接部分的电极，并且提供引出端子131和141。然而，可以是在顶平面上的用作连接部的两个暴露的表面、在底平面上的两个表面以及在侧平面上的两个表面。例如，在侧平面上的一个暴露的表面提供在内周的平面上，并且另一个提供在外周的平面上。引出端子被提供在以上暴露的表面上。
此外，第一至第四实施例的突出部和第五或本实施例的暴露表面可以组合地使用。例如，作为构造的示例，存在第一实施例的第一突出部1101和在第二实施例的电容形成部100的外周的侧平面上提供的暴露表面的组合，并且存在第一实施例的第二突出部1102和在电容形成部100的内周的侧平面上提供的暴露表面的组合。
以上描述了本发明的代表性实施例。然而，在不脱离由所附权利要求限定的精神或本质特性的情况下，本发明可以以其他特定的形式来实施。在所有的方面中，所描述的实施例被认为仅仅是说明性的而不是限制性的。因此，本发明的范围通过所附权利要求来表示而不是通过前述的描述来表示。在权利要求的等价物的意义和范围内的所有的改变都被包括在其范围中。
工业应用性
本发明可以被应用到印刷布线板、半导体封装以及半导体电路，其以高频操作，或者利用大功率以高速操作，并且可以装配有生成高频噪声的电路。此外，期望本发明具有防止高频功率从外部进入目标电路的效果，并且可以应用到需要不敏感性能的电路和半导体。

Claims (17)

1.一种电容元件，包括：
电容形成部，其包括用于围绕生成高频功率或需要被保护免受高频功率影响的电路的开口，其中
所述电容形成部包括封闭曲线形状的电极、覆盖所述电极的电介质层以及覆盖所述电介质层并且面对所述电极的对向电极；
所述电极包括用于在所述电容形成部的内周处进行电连接的至少一个第一突出部以及用于在所述电容形成部的外周处进行电连接的至少一个第二突出部；
所述电介质层覆盖除了所述第一和第二突出部之外的所述电极；以及
所述第一突出部用作与所述电路电连接的连接部。
2.根据权利要求1所述的电容元件，其中，
所述第一和第二突出部中的至少一个的数目大于一个。
3.根据权利要求1或2所述的电容元件，其中，
在所述第一突出部上提供第一引出端子，并且在所述第二突出部上提供第二引出端子。
4.根据权利要求1至3中的任何一项所述的电容元件，其中，
所述电容形成部为方形框架形状，并且所述第二突出部被提供在所述电容形成部的外周的拐角处。
5.根据权利要求1至4中的任何一项所述的电容元件，其中，
所述电容形成部为方形框架形状，并且所述第一突出部被提供在所述电容形成部的内周的拐角处。
6.一种电容元件，包括
电容形成部，其包括用于围绕生成高频功率或需要被保护免受高频功率影响的电路的开口，其中
所述电容形成部包括封闭曲线形状的电极、覆盖所述电极的电介质层以及覆盖所述电介质层并且面对所述电极的对向电极；
所述电介质层和所述对向电极被开口，以便至少暴露所述电极的一个表面的一部分和所述电极的另一表面的一部分，或者暴露所述电极的一个表面的至少两部分；以及
所述电极的暴露表面之一用作与所述电路电连接的连接部。
7.一种电容元件，包括：
电容形成部，其包括用于围绕生成高频功率或者需要被保护免受高频功率影响的电路的开口，其中
所述电容形成部包括封闭曲线形状的电极、覆盖所述电极的电介质层以及覆盖所述电介质层并且面对所述电极的对向电极；
所述电极包括用于在所述电容形成部的内周或外周处进行电连接的至少一个突出部，并且所述电介质层覆盖除了所述突出部之外的所述电极；
所述电介质层和所述对向电极被开口，以便暴露所述电极的至少一个表面的一部分；以及
如果所述突出部被提供在所述内周处，则所述突出部用作与所述电路电连接的连接部，而如果所述突出部被提供在所述外周处，则所述电极的暴露表面用作与所述电路电连接的连接部。
8.根据权利要求6或7所述的电容元件，其中，
在所述暴露的电极表面上提供引出端子。
9.根据权利要求1至8中的任何一项所述的电容元件，其中，
所述电极和所述对向电极中之一或两者由具有阀作用的金属制成。
10.根据权利要求1至9中的任何一项所述的电容元件，其中，
所述电介质层包括金属氧化物膜。
11.根据权利要求1至10中的任何一项所述的电容元件，其中，
所述电极或所述对向电极由多种导电材料制成。
12.一种印刷布线板，在其上安装有生成高频功率或需要被保护免受高频功率影响的电路，所述印刷布线板包括：
电容元件，其是在权利要求1至11中的任何一项中所述的，并且被提供在所述印刷板内部或者在所述印刷板的表面上；
第一电源布线，其电连接到所述电路和所述电容元件的第一突出部；以及
第二电源布线，其电连接到所述电容元件的第二突出部，
其中，所述电路经由所述第一电源布线、所述电容元件以及所述第二电源布线被连接到电源。
13.根据权利要求12所述的印刷布线板，其中，
所述电容元件的对向电极的电势是固定的。
14.一种半导体封装，包括：
内插板，其具有电源布线；
电容元件，其是在权利要求1至11中的任何一项中所述的，并且放置在所述内插板上；以及电路，其由所述电容元件围绕，并且生成高频功率或需要被保护免受高频功率的影响，其中
所述电路连接到所述电容元件的第一突出部；以及
所述电源布线连接到所述电容元件的第二突出部。
15.根据权利要求14所述的半导体封装，其中，
所述内插板包括固定电势布线，并且所述电容元件的对向电极连接到所述固定电势布线。
16.一种半导体电路，包括：
半导体基板，在所述半导体基板上形成电源布线；
电容元件，其是在权利要求1至11中的任何一项所述的，并且放置在所述半导体基板上；以及
电路，其由所述电容元件来围绕，并且生成高频功率或需要被保护免受高频功率的影响，其中
所述电路连接到所述电容元件的第一突出部；以及
所述电源布线连接到所述电容元件的第二突出部。
17.根据权利要求16所述的半导体电路，其中，
固定电势布线形成在所述半导体基板上，并且所述电容元件的对向电极连接到所述固定电势布线。
CN200880007541XA 2007-03-08 2008-03-04 电容元件、印刷布线板、半导体封装以及半导体电路 Expired - Fee Related CN101627450B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP058915/2007 2007-03-08
JP2007058915 2007-03-08
PCT/JP2008/053808 WO2008108350A1 (ja) 2007-03-08 2008-03-04 容量素子、プリント配線基板、半導体パッケージ及び半導体回路

Publications (2)

Publication Number Publication Date
CN101627450A true CN101627450A (zh) 2010-01-13
CN101627450B CN101627450B (zh) 2013-10-30

Family

ID=39738228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880007541XA Expired - Fee Related CN101627450B (zh) 2007-03-08 2008-03-04 电容元件、印刷布线板、半导体封装以及半导体电路

Country Status (4)

Country Link
US (1) US8441774B2 (zh)
JP (1) JP5333776B2 (zh)
CN (1) CN101627450B (zh)
WO (1) WO2008108350A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222347A (zh) * 2011-01-13 2013-07-24 松下电器产业株式会社 电路构件的安装结构及电路构件的安装方法
TWI670804B (zh) * 2018-04-12 2019-09-01 日商三菱電機股份有限公司 半導體裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441774B2 (en) * 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
TWI358820B (en) * 2008-02-29 2012-02-21 Chunghwa Picture Tubes Ltd Active device array substrate and fabrication meth
TWI347810B (en) * 2008-10-03 2011-08-21 Po Ju Chou A method for manufacturing a flexible pcb and the structure of the flexible pcb
CN102369600B (zh) * 2009-04-02 2014-09-10 株式会社村田制作所 电路基板
US20130194076A1 (en) * 2012-01-30 2013-08-01 Yu-Min Ho Process Monitoring System and Related Method
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member
US10163777B2 (en) * 2017-03-31 2018-12-25 Intel Corporation Interconnects for semiconductor packages
EP3683812B1 (en) * 2019-01-17 2021-12-22 National Chung-Shan Institute of Science and Technology Capacitor array with staggered layer structure for millimeter wave frequency band

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641398A (en) * 1970-09-23 1972-02-08 Rca Corp High-frequency semiconductor device
JPS58190046A (ja) * 1982-04-30 1983-11-05 Fujitsu Ltd 半導体装置
FR2538617B1 (fr) * 1982-12-28 1986-02-28 Thomson Csf Boitier d'encapsulation pour semiconducteur de puissance, a isolement entree-sortie ameliore
JPH0810744B2 (ja) 1989-08-28 1996-01-31 三菱電機株式会社 半導体装置
US5237202A (en) * 1989-10-16 1993-08-17 Shinko Electric Industries Co., Ltd Lead frame and semiconductor device using same
US5031069A (en) * 1989-12-28 1991-07-09 Sundstrand Corporation Integration of ceramic capacitor
JP2504287B2 (ja) 1990-05-18 1996-06-05 日本電気株式会社 多層配線基板
FR2675632B1 (fr) * 1991-04-18 1997-04-30 Texas Instruments France Dispositif de conditionnement de circuits integres
JP2697547B2 (ja) * 1993-03-11 1998-01-14 日本電気株式会社 半導体集積回路装置
EP0645810A4 (en) * 1993-04-06 1997-04-16 Tokuyama Corp SEMICONDUCTOR CHIP PACKAGE.
JPH06334105A (ja) * 1993-05-24 1994-12-02 Shinko Electric Ind Co Ltd 多層リードフレーム
US5736783A (en) * 1993-10-08 1998-04-07 Stratedge Corporation. High frequency microelectronics package
US6172412B1 (en) * 1993-10-08 2001-01-09 Stratedge Corporation High frequency microelectronics package
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
KR19980024134A (ko) * 1996-09-18 1998-07-06 모기 쥰이찌 반도체 패키지
US5831331A (en) * 1996-11-22 1998-11-03 Philips Electronics North America Corporation Self-shielding inductor for multi-layer semiconductor integrated circuits
KR100218368B1 (ko) * 1997-04-18 1999-09-01 구본준 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법
US7144486B1 (en) * 1997-04-30 2006-12-05 Board Of Trustees Of The University Of Arkansas Multilayer microcavity devices and methods
JPH1187880A (ja) 1997-09-16 1999-03-30 Oki Electric Ind Co Ltd プリント配線板
US5956226A (en) * 1997-10-01 1999-09-21 Motorola, Inc. Electrochemical capacitor used for thermal management
JP2001156196A (ja) * 1999-09-17 2001-06-08 Toshiba Corp 高周波パッケージおよびその製造方法
JP3500335B2 (ja) * 1999-09-17 2004-02-23 株式会社東芝 高周波回路装置
JP2001196488A (ja) * 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
US6489679B2 (en) * 1999-12-06 2002-12-03 Sumitomo Metal (Smi) Electronics Devices Inc. High-frequency package
JP3925032B2 (ja) 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
JP2001332825A (ja) 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置
JP2001274558A (ja) 2000-03-23 2001-10-05 Hitachi Ltd プリント配線基板
NO20011677L (no) * 2000-04-04 2001-10-05 Tokin Corp Elektronisk komponent for demping av höy frekvens og forbindelsesledning for komponenten
US6642808B2 (en) * 2000-05-30 2003-11-04 Kyocera Corporation High frequency package, wiring board, and high frequency module having a cyclically varying transmission characteristic
JP2002083891A (ja) * 2000-09-08 2002-03-22 Tohoku Ricoh Co Ltd 半導体集積回路
US7456077B2 (en) * 2000-11-03 2008-11-25 Cardiac Pacemakers, Inc. Method for interconnecting anodes and cathodes in a flat capacitor
DE10064447C2 (de) * 2000-12-22 2003-01-02 Epcos Ag Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement
DE10105696A1 (de) * 2001-02-08 2002-08-14 Rohde & Schwarz Symmetrierübertrager
US6455925B1 (en) * 2001-03-27 2002-09-24 Ericsson Inc. Power transistor package with integrated flange for surface mount heat removal
US6619763B2 (en) * 2001-05-25 2003-09-16 Presidio Components, Inc. Feed-through filter capacitor with non-overlapping electrodes
JP3847578B2 (ja) 2001-06-04 2006-11-22 三菱電機株式会社 プリント配線板
FR2826780A1 (fr) * 2001-06-28 2003-01-03 St Microelectronics Sa Dispositif semi-conducteur a structure hyperfrequence
JP2003101311A (ja) 2001-09-20 2003-04-04 Nec Corp シールドストリップ線路型素子
JP3674693B2 (ja) 2001-10-09 2005-07-20 日本電気株式会社 シールドストリップ線路型素子及びその製造方法
TWI279080B (en) * 2001-09-20 2007-04-11 Nec Corp Shielded strip line device and method of manufacture thereof
JP4084605B2 (ja) * 2002-05-31 2008-04-30 Ｎｅｃトーキン株式会社 伝送線路型ノイズフィルタ
TW200409153A (en) * 2002-09-04 2004-06-01 Nec Corp Strip line element, printed circuit board carrying member, circuit board, semiconductor package and method for forming same
JP2004119709A (ja) * 2002-09-26 2004-04-15 Nec Corp 半導体集積回路
CN1282245C (zh) * 2002-12-13 2006-10-25 矽统科技股份有限公司 具有部分嵌埋型解耦合电容的半导体芯片
US20040124486A1 (en) * 2002-12-26 2004-07-01 Katsumi Yamamoto Image sensor adapted for reduced component chip scale packaging
FR2852738A1 (fr) * 2003-03-19 2004-09-24 Radiall Sa Dispositif hyperfrequence destine a la dissipation ou a l'attenuation de puissance.
US6833619B1 (en) * 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
JP4519418B2 (ja) 2003-04-28 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2005011938A (ja) 2003-06-18 2005-01-13 Murata Mfg Co Ltd 高周波用電子回路及び高周波用電子回路へのチップ型三端子コンデンサの実装構造
JP4432470B2 (ja) 2003-11-25 2010-03-17 株式会社デンソー 半導体装置
EP1704583A1 (en) * 2003-12-23 2006-09-27 Telefonaktiebolaget LM Ericsson (publ) Capacitor
US7115988B1 (en) * 2004-01-21 2006-10-03 Altera Corporation Bypass capacitor embedded flip chip package lid and stiffener
JP4126021B2 (ja) * 2004-02-05 2008-07-30 ローム株式会社 固体電解コンデンサ
KR100610462B1 (ko) * 2004-02-20 2006-08-08 엔이씨 도낀 가부시끼가이샤 고체 전해 커패시터, 전송선로장치, 그 제조방법 및 그것을이용하는 복합 전자부품
JP2005236090A (ja) * 2004-02-20 2005-09-02 Nec Tokin Corp 固体電解コンデンサ及び伝送線路素子とそれらの製造方法とそれらを用いた複合電子部品
US20050280060A1 (en) * 2004-06-22 2005-12-22 Werner Juengling Concentric or nested container capacitor structure for integrated cicuits
US7339263B2 (en) * 2004-06-28 2008-03-04 Intel Corporation Integrated circuit packages, systems, and methods
JP2005033813A (ja) 2004-07-26 2005-02-03 Nec Corp シールドスリップ線路型素子
US20060164813A1 (en) * 2004-11-30 2006-07-27 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor module
KR100649579B1 (ko) * 2004-12-07 2006-11-28 삼성전기주식회사 적층형 캐패시터 및 적층형 캐패시터 어레이
JP4736451B2 (ja) 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
JP4575261B2 (ja) * 2005-09-14 2010-11-04 株式会社東芝 高周波用パッケージ
CN101371353B (zh) * 2006-01-25 2011-06-22 日本电气株式会社 电子装置封装体、模块以及电子装置
US8441774B2 (en) * 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222347A (zh) * 2011-01-13 2013-07-24 松下电器产业株式会社 电路构件的安装结构及电路构件的安装方法
TWI670804B (zh) * 2018-04-12 2019-09-01 日商三菱電機股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN101627450B (zh) 2013-10-30
US8441774B2 (en) 2013-05-14
JPWO2008108350A1 (ja) 2010-06-17
JP5333776B2 (ja) 2013-11-06
WO2008108350A1 (ja) 2008-09-12
US20100084738A1 (en) 2010-04-08

Similar Documents

Publication Publication Date Title
CN101627450B (zh) 电容元件、印刷布线板、半导体封装以及半导体电路
US7315226B2 (en) Strip line device, printed wiring board mounting member, circuit board, semiconductor package, and method of forming same
CN104575935A (zh) 电感器及其制造方法
US7460359B2 (en) Thin multi-terminal capacitor and method of manufacturing the same
CN105247641A (zh) 超级电容器结构
KR100651310B1 (ko) 고주파수대역을 포함하는 광대역에 걸쳐 노이즈제거특성이 우수한 소형이며 간소한 구조의 전송선로형노이즈 필터
CN102379016A (zh) 固体电解电容器
JP2010272591A (ja) 表面実装用のデバイス
US20100071948A1 (en) Printed circuit board and method of manufacturing the same
JP2010171601A (ja) 低インピーダンス損失線路構造
JP2009252754A (ja) 回路、回路設計方法、および回路構成素子
US6836195B2 (en) Transmission line type noise filter with small size and simple structure, having excellent noise removing characteristic over wide band including high frequency band
US7242265B2 (en) Element of parallel flat plate line type, a circuit board
CN102385986B (zh) 电容器及具有该电容器的电子器件
US20180048047A1 (en) Split resonator and printed circuit board including the same
JP4889039B2 (ja) 表面実装型コンデンサケース及び表面実装型コンデンサ
TWI665692B (zh) 多層式堆疊結構的製作設備以及薄膜電容器的製作方法
JP2004080773A (ja) 伝送線路型ノイズフィルタ
CN219678431U (zh) 一种集成式空腔滤波器基板、模组和电子设备
Qazi et al. Failure analysis of capacitors and inductors
TWI654633B (zh) 多層式堆疊結構的製作設備以及薄膜電容器的製作方法
JP2010193190A (ja) 低インピーダンス損失線路構造
JP2013175612A (ja) 電源デカップリング部品
JP2014236048A (ja) 損失線路構造体、および応用システム
CN116612986A (zh) 电容器、制造方法和用途

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030

Termination date: 20160304

CF01 Termination of patent right due to non-payment of annual fee