JP2003101311A - シールドストリップ線路型素子 - Google Patents

Abstract

(57)【要約】 【課題】 特に１００ＭＨｚ以上の高周波数領域におけ
るインピーダンスが低く、主としてノイズフィルタのバ
イパス素子又はデカップリング用素子として好適な高速
化及び高周波数化を図ったシールドストリップ線路型素
子を提供する。 【解決手段】 アルミニウムからなる金属板１０を設
け、金属板１０の表面に誘電体酸化皮膜２０を形成し、
導電性高分子層３１を金属板１０及び誘電体酸化皮膜２
０を覆うように設ける。導電性高分子層３１はパラトル
エンスルホン酸をドーパントとするポリアニリンにより
形成する。導電性高分子層３１の外側に、導電性カーボ
ンペースト層３２及び銀ペースト層３３を設け、銀ペー
スト層３３には銅箔からなる金属板４０を重ねる。ま
た、金属板１０の両端に陽電極引出端子１１及び１２を
接続し、金属板４０の両端部を陰電極引出端子４１及び
４２とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子基板上に実装
されるシールドストリップ線路型素子に関し、特に、主
としてノイズフィルタ用バイパス素子又は電源デカップ
リング用素子に好適な高速化及び高周波数化を図ったシ
ールドストリップ線路型素子に関する。

【０００２】

【従来の技術】科学技術の進歩に伴って、電子機器の小
型化及び高性能化が求められている。これは、例えばス
イッチング電源及びデジタル信号処理回路部品において
は、クロック周波数を高周波数化することにより達成さ
れるが、それに伴って回路、特に電源回路に流れる高周
波電流が増大し、電磁輻射の増大及び信号品質の低下が
顕著となる。このため、ノイズフィルタ用バイパス素子
及び電源デカップリング用素子に対する性能の要求は厳
しくなる一方である。

【０００３】従来、高速デジタル回路の電源デカップリ
ング用素子には、金属薄膜を蒸着したセラミック材料を
多層積層して形成されるセラミックコンデンサ、及びタ
ンタル又はアルミニウム等の弁作用金属の多孔質成形体
を陽極とし、この多孔質成形体の酸化皮膜を誘電体とし
て、導電性高分子を固体電解質とする構造を有する固体
電解コンデンサが開発されている。

【０００４】固体電解コンデンサの例として、特公平４
−５６４４５号公報には誘電体酸化皮膜上に固体電解質
としてポリピロール又はそのアルキル置換体を設ける固
体電解コンデンサが記載されている。また、特開平３−
３５５１６号公報には誘電体酸化皮膜上に固体電解質と
してポリアニリンが形成された固体電解コンデンサ及び
その製造方法が記載されている。これらのコンデンサに
おいては、固体電解質に、それ以前のコンデンサと比較
して導電率が１００倍以上高い導電性高分子を使用して
いる。このため、これらのコンデンサは等価直列抵抗が
小さく、同じ容量のコンデンサでもそれ以前のコンデン
サと比較して周波数が１００倍以上高い高周波数領域ま
で効果を発揮する。

【０００５】一方、高周波数化に対応するためにフィル
タの構成も検討されている。特開平６−５３０４６号公
報にはセラミック誘電体シートにより挟まれた蛇行導体
及び接地導体からなる表面実装型ノイズフィルタが開示
されている。図５はこの従来の表面実装型フィルタの構
成を示す断面図である。図５に示すように、従来の表面
実装型フィルタにおいては、矩形状の第１誘電体シート
１１０、第２誘電体シート１２０及び第３誘電体シート
１３０が積層されて積層体１５３が形成されている。ま
た、この積層体１５３における積層方向に平行な端面の
うち相互に対向する１対の端面には、第１信号電極１５
１及び第２信号電極１５２が取り付けられている。

【０００６】第１誘電体シート１１０は第１内部導体１
１１、第２内部導体１１２及び蛇行導体１１５を備え、
第１内部導体１１１は第１信号電極１５１に接続され、
第２内部導体１１２は第２信号電極１５２に接続され、
蛇行導体１１５は第１内部導体１１１と第２内部導体１
１２との間に接続されている。第２誘電体シート１２０
は接地導体１２５を備え、接地導体１２５は１対の接地
電極（図示せず）に接続されている。この接地電極は積
層体１５３における積層体１５３の積層方向に平行な端
面のうち第１信号電極１５１及び第２信号電極１５２が
取り付けられていない１対の端面に取り付けられてい
る。また、蛇行導体１１５はインダクタンスが形成さ
れ、また、蛇行導体１１５と接地導体１２５との間には
キャパシタンスが形成される。これにより、インダクタ
ンス素子とキャパシタンス素子とを組み合わせたノイズ
フィルタが形成され、高周波のノイズ吸収特性が優れた
ノイズフィルタが得られる。この表面実装型フィルタに
おいては、第１信号電極１５１から入力された電気信号
が、第１内部導体１１１、蛇行導体１１５及び第２内部
導体１１２を流れることにより濾波され、第２信号電極
１５２から出力される。

【０００７】

【発明が解決しようとする課題】しかしながら、前述の
従来の技術には以下に示すような問題点がある。前述の
導電性高分子を固体電解質とするコンデンサは、高周波
数領域まで使用可能なコンデンサとして種々の用途に使
われているが、これらのコンデンサにおいても、１０Ｍ
Ｈｚを超える高周波数領域ではインピーダンスが激増す
る。このため、デジタル回路で今や一般的になっている
数百ＭＨｚのクロック周波数での動作においては、信号
発生回路で想定している周波数にかかわらず電源インピ
ーダンスが限りなくゼロに近いという特性を実現できな
くなっている。この結果、フィルタ用バイパス素子又は
電源デカップリング用素子として最近の要求に応えるこ
とができなくなっている。

【０００８】また、前述の表面実装型フィルタは、容量
と直列インダクタの組み合わせにより動作周波数範囲が
限定され、広範囲な周波数帯域にわたり十分なノイズ除
去を行うことができないという問題点がある。更に、こ
の表面実装型フィルタはインピーダンス値が高いため、
コンデンサの代替としての使用には限界があり、特に１
００ＭＨｚ以上の高周波数領域において、低インピーダ
ンスを実現することが難しいという問題点がある。

【０００９】本発明はかかる問題点に鑑みてなされたも
のであって、特に１００ＭＨｚ以上の高周波数領域にお
けるインピーダンスが低く、主としてノイズフィルタの
バイパス素子又はデカップリング用素子として好適な高
速化及び高周波数化を図ったシールドストリップ線路型
素子を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明に係るシールドス
トリップ線路型素子は、高周波電流が流れこの高周波電
流が流れる方向に直交する断面の形状が前記電流方向に
おいて実質的に一定である弁作用金属からなる金属部材
と、この金属部材の表面に形成された誘電体酸化皮膜
と、この誘電体酸化皮膜を挟んで前記金属部材の周囲を
囲むように設けられた導電体層と、を有することを特徴
とする。

【００１１】本発明においては、金属部材を、電流方向
に直交する断面の形状が一定な伝送線路構造とすること
により、金属部材内に流れる電流が高周波電流であって
も、金属部材内の電磁界が一様となり、特性インピーダ
ンスの周波数依存性が小さくなる。また、金属部材を弁
作用金属により形成することにより、この金属部材の表
面に誘電体酸化皮膜を形成することができる。弁作用金
属とは、その表面に誘電体酸化皮膜を形成する金属をい
う。更に、金属部材の周囲を囲むように導電体層を設け
ることにより、シールドストリップ線路が実現される。
ストリップ線路とは信号線の上下に導電体を配置したも
のであり、シールドストリップ線路とはこの上下の導電
体を信号線の側方にて相互に接続したものである。これ
により、信号線である金属部材の側方から漏洩する磁束
をシールドすることができ、素子の特性インピーダンス
をより低減させることができる。この結果、広い周波数
帯域にわたり、金属部材に入力された電気信号を誘電体
酸化皮膜及び導電体層によって濾波することができる。
これにより、高速化及び高周波数化に適した線路型素子
を実現することができる。

【００１２】また、前記断面の形状は矩形、円形又は輪
形であってもよい。素子の特性インピーダンスの絶対値
は金属部材の断面形状にも依存する。前記断面の形状が
矩形である場合は、前記金属部材の形状は平板形状を含
む直方体形状となる。前記断面の形状が円形である場合
は、前記金属部材の形状は円柱形状となる。前記断面の
形状が輪形である場合は、前記金属部材の形状は円筒形
状となる。なお、前記断面の形状は実質的に矩形、円形
又は輪形であればよい。

【００１３】また、前記弁作用金属は、アルミニウム、
アルミニウム合金、タンタル、タンタル合金、ニオブ及
びニオブ合金からなる群から選択された１種又は２種以
上の金属からなることが好ましい。これにより、これら
の金属の表面を酸化することにより、誘電率が高く、均
一で安定な誘電体酸化皮膜を形成することができる。こ
の結果、体積効率が優れた安定なシールドストリップ線
路型素子を容易に得ることができる。

【００１４】更に、前記導電体層が導電性高分子からな
ることが好ましい。これにより、金属部材の表面をエッ
チング等により拡面化した場合においても、この金属部
材の表面に形成された誘電体層に密着する導電率が高い
導電体層を形成することができる。このため、高周波数
領域まで使用可能なシールドストリップ線路型素子を容
易に得ることができる。

【００１５】特に、前記導電性高分子がポリピロール、
ポリチオフェン及びポリアニリン並びにこれらの誘導体
からなる群から選択された１種又は２種以上の物質から
なることが好ましい。これにより、環境安定性が優れ、
１００℃以上の温度まで安定な導電体層を形成すること
ができる。この結果、安定性及び耐久性が優れ、高周波
数領域まで使用可能なシールドストリップ線路型素子を
容易に得ることができる。

【００１６】

【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。但し、本発明は
以下の実施例に限定されるものではない。先ず、本発明
の第１の実施例について説明する。図１は本実施例に係
るシールドストリップ線路型素子を示す断面図、図２は
図１に示すＡ−Ａ’断面を示す断面図である。

【００１７】図１及び図２に示すように、本実施例に係
るシールドストリップ線路型素子においては、弁作用金
属からなり略平面形状をなす金属板１０が設けられてい
る。金属板１０は、例えばアルミニウムからなる。ま
た、金属板１０の形状は矩形であり、例えば、厚さが１
１０μｍ、長さが２０ｍｍ、幅が１０ｍｍである。金属
板１０の表面、即ち、表面、裏面及び端面は、電解液中
における電解エッチングによって表面積が約２００倍に
拡大されている。

【００１８】この金属板１０の表面には、誘電体酸化皮
膜２０が形成されている。誘電体酸化皮膜２０は金属板
１０の表面を酸化することにより形成されたものであ
る。また、誘電体酸化皮膜２０上には導電性高分子層３
１が金属板１０及び誘電体酸化皮膜２０を覆うように形
成されている。本実施例においては、導電性高分子層３
１はパラトルエンスルホン酸をドーパントとするポリア
ニリンにより形成されている。金属板１０の長手方向に
おける両端部には導電性高分子層３１が形成されておら
ず、誘電体酸化皮膜２０が露出している。金属板１０の
長手方向における前記露出部の長さは、例えば、夫々５
ｍｍである。この露出部には、夫々陽電極引出端子１１
及び１２が接続されている。陽電極引出端子１１及び１
２は金属板１０に電気信号を流すためのものであり、こ
のため、陽電極引出端子１１及び１２は相互にある程度
離して配置する必要がある。

【００１９】導電性高分子層３１上には導電性カーボン
ペースト層３２が形成され、導電性カーボンペースト層
３２上には銀ペースト層３３が形成されている。導電性
高分子層３１、導電性カーボンペースト層３２及び銀ペ
ースト層３３により導電体層３０が形成されている。即
ち、金属板１０を覆うように誘電体酸化皮膜２０が形成
され、この誘電体酸化皮膜２０の前記露出部以外の領域
を覆うように導電体層３０が形成されている。導電体層
３０の一方の表面には、厚さが例えば約１００μｍの銅
箔からなる金属板４０が重ねられている。金属板４０の
表面は金属板１０の表面に平行になるように配置されて
いる。金属板４０の長手方向の長さは、導電体層３０の
長手方向の長さよりも長く、そのため、金属板４０の両
端部は導電体層３０に重ねられていない。そして、この
両端部が夫々陰電極引出端子４１及び４２となってい
る。

【００２０】なお、金属板１０は本実施例のようにアル
ミニウムに限らず、弁作用金属（valve metal）であれ
ば、種々のものを使用することができる。このような弁
作用金属としては、例えば、アルミニウム、アルミニウ
ム合金、タンタル、タンタル合金、ニオブ、ニオブ合
金、チタン、チタン合金、ジルコニウム、ジルコニウム
合金、ケイ素、マグネシウム及びマグネシウム合金等が
ある。また、金属板１０は圧延箔であってもよく、微粉
末焼結体等であってもよい。更に、金属板１０の形状
は、湾曲していてもよく、一部折り曲げた形状であって
もよい。

【００２１】また、本実施例においては、導電体層３０
をポリアニリンからなる導電性高分子層３１、導電性カ
ーボンペースト３２及び銀ペースト３３により形成する
例を示したが、導電体層は導電性である限り特に限定さ
れず、各種金属、二酸化マンガン及び酸化インジウム等
の半導体、テトラシアノキノジメタンとテトラチアフル
バレンとの電荷移動錯体等の有機導電体等により形成し
てもよい。特に、ポリピロール、ポリチオフェン、ポリ
エチレンジオキシチオフェン、ポリアニリン、ポリフェ
ニレン、ポリフラン、ポリチアジル、ポリフェニレンビ
ニレン、ポリアセチレン及びポリアズレン等の導電性高
分子が好ましく、その中でも安定性の観点からポリピロ
ール、ポリチオフェン、ポリアニリン及びこれらの誘導
体が好ましい。なお、本発明において、ポリピロール、
ポリチオフェン、ポリアニリンの誘導体とは、例えばこ
れらの化合物に各種置換基を付加したもの及び他の高分
子と共重合したもの等をいう。また、本発明において
は、導電性高分子は通常、電子供与性又は電子吸引性を
有する化合物からなるドーパントと組み合わせて使用さ
れる。本発明においては、ドーパントの種類は特に限定
されず、例えば導電性高分子からなるドーパント又は公
知のドーパントを使用することができる。このようなド
ーパントとして、例えば、ヨウ素、塩素、過塩素酸アニ
オン等のハロゲン化合物、芳香族スルホン酸化合物等の
ルイス酸として作用するもの、及びリチウム、テトラエ
チルアンモニウムカチオンのようなルイス塩基として作
用するものが挙げられる。

【００２２】更に、本実施例においては、導電体層３０
の一方の面に、厚さが例えば約１００μｍの銅箔からな
る金属板４０を重ね合わせる例を示したが、金属板４０
の素材は銅に限定されず、銀、金、アルミニウム等の電
気抵抗が低い金属であればよい。また、金属板４０は金
属板１０の両面に対向するように２枚設けることもでき
る。

【００２３】更にまた、本実施例においては、導電性高
分子層３１と金属板４０とは、導電性カーボンペースト
層３２及び銀ペースト層３３を介して相互に接続される
例を示したが、導電性カーボンペースト層３２及び銀ペ
ースト層３３を省略し、導電性高分子層３１を金属板４
０に直接接続してもよい。

【００２４】本実施例のシールドストリップ線路型素子
は、電子回路基板にそのまま搭載したり、リード電極を
引き出して樹脂又は金属ケース等で封止したりして使用
することができる。

【００２５】次に、本実施例に係るシールドストリップ
線路型素子の製造方法について説明する。先ず、金属板
１０として、厚さが例えば１１０μｍ、長さが例えば２
０ｍｍ、幅が例えば１０ｍｍであるアルミニウム箔を用
意する。次に、この金属板１０を電解液中において電解
エッチングすることにより、金属板１０の表面積を約２
００倍に拡大する。この金属板１０を濃度が例えば５質
量％のホウ酸アンモニウム水溶液中に浸漬し、例えば１
０Ｖの電圧を印加して陽極酸化処理を行い、次いで洗浄
及び乾燥を行い、金属板１０の表面に金属酸化皮膜から
なる誘電体酸化皮膜２０を形成する。この誘電体酸化皮
膜２０が形成された金属板１０の長さ方向の両端部、即
ち、端縁から５ｍｍ以内の領域をヘキサフルオロプロピ
レンからなるフッ素系樹脂の溶液に浸漬し、乾燥させて
前記両端部にヘキサフルオロプロピレンからなるマスク
（図示せず）を形成する。この金属板１０を濃度が０．
１Ｎの硫酸水溶液中に浸漬して静電容量を測定すると、
静電容量は約３８０μＦである。

【００２６】次に、ガラス製容器内において、例えば１
０質量％のパラトルエンスルホン酸及び例えば５質量％
のアニリンを含む水溶液を調整し、この水溶液中に上述
の誘電体酸化皮膜２０及びマスクを形成した金属板１０
を浸漬し、その後、取り出す。その後、室温の空気中に
おいて例えば３０分間乾燥させる。次に、例えば１０質
量％のペルオキソ二硫酸アンモニウム及び１０質量％の
パラトルエンスルホン酸を含む水溶液を調整し、この水
溶液中に金属板１０を浸漬し、その後取り出して更に２
０分間空気中に放置し、アニリンを重合させる。その
後、この金属板１０を水及びメタノールにより洗浄し、
温度が８０℃の雰囲気中で乾燥させる。前述のパラトル
エンスルホン酸及びアニリン水溶液への浸漬から８０℃
の温度での乾燥までの操作を４回繰り返し、誘電体酸化
皮膜２０の表面における前記マスクにより覆われていな
い領域に、パラトルエンスルホン酸をドーパントとする
ポリアニリンからなる導電性高分子層３１を形成する。

【００２７】次に、金属板１０の表面における導電性高
分子層３１が形成されている領域を覆うように、導電性
カーボンペースト層３２及び銀ペースト層３３を形成す
る。導電性高分子層３１、導電性カーボンペースト層３
２及び銀ペースト層３３から導電体層３０が形成され
る。その後、厚さが例えば約１００μｍの銅箔からなる
金属板４０を、導電体層３０の１面に重ね合わせる。こ
れにより、金属板４０は導電体層３０及び誘電体酸化皮
膜２０を介して金属板１０の片面に対向するように配置
される。金属板４０の長手方向の長さは導電体層３０の
長手方向の長さよりも長く、このため、金属板４０の長
さ方向の両端部は導電体層３０に重ねられずにはみ出
す。このはみ出した金属板４０の両端部を夫々陰電極引
出端子４１及び４２とする。その後、金属板１０の両端
部をテトラヒドロフランに浸漬し、マスクを構成する樹
脂であるヘキサフルオロプロピレンを溶解させ除去す
る。次に、超音波溶接機を使用して金属板１０の両端に
２つの陽電極引出端子１１及び１２を接続する。これに
より、本実施例に係るシールドストリップ線路型素子が
作製される。

【００２８】なお、本実施例においては、金属板１０の
表面積を拡大する方法として電解液中で電解エッチング
を行う例を示したが、表面積が拡大された金属板は、微
紛焼結体を平板形状に加工することによって作製しても
よい。

【００２９】また、誘電体酸化皮膜２０の形成方法も特
に限定されず、金属板１０の表面を電解質溶液中で電解
化成したり、適当な酸化剤を使用して酸化処理したりし
て形成してもよく、又は金属板１０の表面を空気酸化さ
せて形成した酸化膜をそのまま使用してもよい。しか
し、通常は、誘電体酸化皮膜２０は金属板１０の表面を
電解化成することにより形成される。

【００３０】更に、本実施例においては、金属板１０に
陽電極引出端子１１及び１２を超音波溶接により接合し
ているが、この接合は圧着等の方法により行ってもよ
い。また、金属板１０を両側に突き出させて、金属板１
０の両端部を陽電極引出端子としてもよい。

【００３１】更にまた、本実施例においては、金属板１
０を水溶液中へ浸漬し乾燥させることにより、アニリン
を重合させ、導電性高分子層３１を形成する例を示した
が、本発明においては導電性高分子層の形成方法はこれ
に限定されず、金属板１０上に導電性高分子の溶液を塗
布してこの溶液中の溶剤を蒸発させたり、導電性高分子
を形成するモノマー及び／又はオリゴマー並びに重合触
媒を導入して金属板１０上で直接導電性高分子の重合を
行ったり、導電性高分子の中間体からなる高分子の層を
形成して導電性高分子に転換したりする方法により、導
電性高分子層３１を形成してもよい。

【００３２】本実施例に係るシールドストリップ線路型
素子においては、陽電極引出端子１１から入力された高
周波の信号電流は、金属板１０を通り、陽電極引出端子
１２から出力される。このとき、前記信号電流を誘電体
酸化皮膜２０及び導電体層３０により濾波することがで
きる。金属板１０の形状は伝送線路構造であり、信号電
流が流れる方向に直交する断面の形状は略一定であるた
め、信号電流が高周波電流であっても、金属板１０内の
電磁界が一様となり、特性インピーダンスの周波数依存
性が小さい。

【００３３】また、金属板１０が弁作用金属であるアル
ミニウムにより形成されているため、この金属板１０の
表面に均一で安定な誘電体酸化皮膜２０を容易に形成す
ることができる。更に、金属板１０の周囲を囲むように
導電体層３０を設けているため、シールドストリップ線
路が実現され、金属板１０から漏洩する磁束をシールド
することができ、素子のインピーダンスを低減させるこ
とができる。更にまた、金属板４０を設けることによ
り、陰電極引出端子４１及び４２を形成できると共に、
素子のインピーダンスをより一層低減することができ
る。更にまた、導電体層３０に導電性高分子層３１を設
けているため、誘電体酸化皮膜２０に対する密着性が高
く、導電率が高い導電体層を容易に形成することができ
る。

【００３４】本実施例に係るシールドストリップ線路型
素子について、金属板１０を陽極とし、金属板４０を陰
極として容量を測定すると、例えば周波数が１２０Ｈｚ
のとき容量は約３８０μＦであり、誘電体酸化皮膜２０
の表面が充分にポリアニリンで被覆されていることがわ
かる。

【００３５】また、このシールドストリップ線路型素子
の両端に設けられた２対の電極引出端子、即ち、陽電極
引出端子１１及び１２並びに陰電極引出端子４１及び４
２をネットワーク・アナライザに接続して電力透過特性
Ｓ２１を測定すると、１００ｋＨｚ乃至１００ＭＨｚの
周波数領域においては−７０ｄＢ以下であり、１ＧＨｚ
の周波数では−４０ｄＢ以下である。これにより、本実
施例に係るシールドストリップ線路型素子は、従来のコ
ンデンサと比較して、高速デジタル回路の電源デカップ
リング素子として極めて優れた特性を有することがわか
る。

【００３６】次に、本発明の第２の実施例について説明
する。本実施例に係るシールドストリップ線路型素子の
構成は、前述の第１の実施例に係るシールドストリップ
線路型素子の構成と比較して、導電性高分子層３１がポ
リピロールからなる点が異なっている。本実施例のシー
ルドストリップ線路型素子における前記以外の構成は第
１の実施例に係るシールドストリップ線路型素子の構成
と同一である。

【００３７】本実施例に係るシールドストリップ線路型
素子の製造方法について説明する。先ず、前述の第１の
実施例と同様な方法により、金属板１０の表面に誘電体
酸化皮膜２０及びマスクを形成する。次に、ガラス製容
器内において１０質量％のドデシルベンゼンスルホン酸
第二鉄を含むメタノール溶液を作製する。そして、前述
の表面に誘電体酸化皮膜２０が形成された金属板１０を
この溶液に浸漬し、その後取り出す。次に、室温の空気
中において３０分間乾燥させる。次に、これを５０質量
％のピロールを含む水溶液に浸漬し、その後取り出して
３０分間空気中に放置し、ピロールを重合させる。その
後、水及びメタノールにより洗浄し、温度が８０℃の雰
囲気中において乾燥させる。このメタノール溶液への浸
漬から８０℃の温度での乾燥までの操作を４回繰り返
し、誘電体酸化皮膜２０の表面にドデシルベンゼンスル
ホン酸をドーパントとするポリピロールからなる導電性
高分子層を形成する。

【００３８】次に、金属板１０の表面における導電性高
分子層形成領域を取り巻くように、前述の第１の実施例
と同様な方法により導電性カーボンペースト層３２及び
銀ペースト層３３を形成して導電体層３０を形成し、銅
箔からなる金属板４０を取り付け、この金属板４０の両
端部を夫々陰電極引出端子４１及び４２とする。その
後、第１の実施例と同様な方法によりマスクを除去し、
陽電極引出端子１１及び１２を取り付ける。

【００３９】本実施例に係るシールドストリップ線路型
素子について、アルミニウム箔からなる金属板１０を陽
極とし、銅箔からなる金属板４０を陰極として容量を測
定すると、例えば周波数が１２０Ｈｚのとき容量は約３
８０μＦであり、誘電体酸化皮膜２０の表面が充分にポ
リピロールで被覆されていることがわかる。

【００４０】また、このシールドストリップ線路型素子
の両端に設けられた２対の電極引出端子、即ち、陽電極
引出端子１１及び１２並びに陰電極引出端子４１及び４
２をネットワーク・アナライザに接続して電力透過特性
Ｓ２１を測定すると、１００ｋＨｚ乃至１００ＭＨｚの
周波数領域においては−７０ｄＢ以下であり、１ＧＨｚ
の周波数では−４０ｄＢ以下である。これにより、本実
施例に係るシールドストリップ線路型素子は、従来のコ
ンデンサと比較して、高速デジタル回路の電源デカップ
リング素子として極めて優れた特性を有することがわか
る。

【００４１】次に、本発明の第３の実施例について説明
する。本実施例に係るシールドストリップ線路型素子の
構成は、前述の第１の実施例に係るシールドストリップ
線路型素子の構成と比較して、導電性高分子層３１がポ
リへキシルチオフェンからなる点が異なっている。本実
施例のシールドストリップ線路型素子における前記以外
の構成は第１の実施例に係るシールドストリップ線路型
素子の構成と同一である。

【００４２】本実施例に係るシールドストリップ線路型
素子の製造方法について説明する。先ず、前述の第１の
実施例と同様な方法により、金属板１０の表面に誘電体
酸化皮膜２０及びマスクを形成する。次に、ガラス製容
器内において濃度が５質量％のポリへキシルチオフェン
のキシレン溶液を作製し、この溶液を、前述の表面に誘
電体酸化皮膜２０及びマスクが形成された金属板１０に
おけるマスクが形成されていない領域に滴下し、温度が
８０℃の雰囲気中において乾燥させる。次に、この素子
全体を塩酸水溶液に浸漬し、誘電体酸化皮膜２０の表面
に、塩素イオンをドーパントとするポリへキシルチオフ
ェンからなる導電性高分子層３１を形成する。

【００４３】次に、前述の第１の実施例と同様な方法に
より、金属板１０の表面における導電性高分子層形成領
域を取り巻くように導電性カーボンペースト層３２及び
銀ペースト層３３を形成して導電体層３０を形成し、銅
箔からなる金属板４０を取り付け、この金属板４０の両
端部を夫々陰電極引出端子４１及び４２とする。その
後、マスクを除去し、陽電極引出端子１１及び１２を取
り付ける。

【００４４】本実施例に係るシールドストリップ線路型
素子について、アルミニウム箔からなる金属板１０を陽
極とし、銅箔からなる金属板４０を陰極として容量を測
定すると、例えば周波数が１２０Ｈｚのとき容量は約３
８０μＦであり、誘電体酸化皮膜２０の表面が充分にポ
リへキシルチオフェンで被覆されていることがわかる。

【００４５】また、このシールドストリップ線路型素子
の両端に設けられた２対の電極引出端子、即ち、陽電極
引出端子１１及び１２並びに陰電極引出端子４１及び４
２をネットワーク・アナライザに接続して電力透過特性
Ｓ２１を測定すると、例えば、１００ｋＨｚ乃至１００
ＭＨｚの周波数領域においては−６０ｄＢ以下であり、
１ＧＨｚの周波数では−４０ｄＢ以下である。これによ
り、本実施例に係るシールドストリップ線路型素子は、
従来のコンデンサと比較して、高速デジタル回路の電源
デカップリング素子として極めて優れた特性を有するこ
とがわかる。

【００４６】次に、本発明の第４の実施例について説明
する。本実施例に係るシールドストリップ線路型素子の
構成は、前述の第１の実施例に係るシールドストリップ
線路型素子の構成と比較して、導電性高分子層３１がポ
リエチレンジオキシチオフェンからなる点が異なってい
る。本実施例のシールドストリップ線路型素子における
前記以外の構成は第１の実施例に係るシールドストリッ
プ線路型素子の構成と同一である。

【００４７】本実施例に係るシールドストリップ線路型
素子の製造方法について説明する。先ず、前述の第１の
実施例と同様な方法により、金属板１０の表面に誘電体
酸化皮膜２０及びマスクを形成する。次に、ガラス製容
器内において、１０質量％のドデシルベンゼンスルホン
酸第二鉄を含むエタノール溶液を作製する。そして、前
述の表面に誘電体酸化皮膜２０が形成された金属板１０
をこの溶液に浸漬し、その後取り出し、室温の空気中に
おいて３０分間乾燥させる。次に、この試料を５０質量
％のエチレンジオキシチオフェンを含む水溶液に浸漬
し、その後取り出して３０分間空気中に放置し、エチレ
ンジオキシチオフェンを重合させる。その後、水及びメ
タノールにより洗浄し、温度が８０℃の雰囲気中におい
て乾燥させる。前記エタノール溶液への浸漬から８０℃
の温度での乾燥までの操作を４回繰り返し、誘電体酸化
皮膜２０の表面にドデシルベンゼンスルホン酸をドーパ
ントとするポリエチレンジオキシチオフェンからなる導
電性高分子層３１を形成する。

【００４８】次に、前述の第１の実施例と同様な方法に
より、金属板１０の表面における導電性高分子層形成領
域を取り巻くように、導電性カーボンペースト層３２及
び銀ペースト層３３を形成して導電体層３０を形成し、
銅箔からなる金属板４０を取り付け、この金属板４０の
両端部を夫々陰電極引出端子４１及び４２とする。その
後、第１の実施例と同様な方法によりマスクを除去し、
陽電極引出端子１１及び１２を取り付ける。

【００４９】本実施例に係るシールドストリップ線路型
素子について、アルミニウム箔からなる金属板１０を陽
極とし、銅箔からなる金属板４０を陰極として容量を測
定すると、例えば周波数が１２０Ｈｚのとき容量は約３
８０μＦであり、誘電体酸化皮膜２０の表面が充分にポ
リエチレンジオキシチオフェンで被覆されていることが
わかる。

【００５０】また、このシールドストリップ線路型素子
の両端に設けられた２対の電極引出端子、即ち、陽電極
引出端子１１及び１２並びに陰電極引出端子４１及び４
２をネットワーク・アナライザに接続して電力透過特性
Ｓ２１を測定すると、１ＭＨｚ乃至１００ＭＨｚの周波
数領域においては−６０ｄＢ以下であり、１ＧＨｚの周
波数では−４０ｄＢ以下である。これにより、本実施例
に係るシールドストリップ線路型素子は、従来のコンデ
ンサと比較して、高速デジタル回路の電源デカップリン
グ素子として極めて優れた特性を有することがわかる。

【００５１】次に、本発明の第５の実施例について説明
する。本実施例に係るシールドストリップ線路型素子の
構成は、前述の第２の実施例に係るシールドストリップ
線路型素子の構成と同一である。即ち、導電性高分子層
３１はポリピロールにより形成されている。

【００５２】本実施例に係るシールドストリップ線路型
素子の製造方法について説明する。先ず、前述の第１の
実施例と同様な方法により、金属板１０の表面に誘電体
酸化皮膜２０及びマスクを形成する。次に、ガラス製容
器内において、３０質量％のドデシルベンゼンスルホン
酸第二鉄を含有するメタノール溶液を作製し、−５０℃
の温度に冷却する。次に、この溶液に濃度が６質量％と
なるようにピロールを滴下し、溶液の温度を−５０℃に
保ったまま、溶液を攪拌してピロールを混合する。この
溶液を、前述の表面に誘電体酸化皮膜２０及びマスクが
形成された金属板１０におけるマスクが形成されていな
い領域に滴下し、室温で６０分間放置する。その後、金
属板１０を水及びメタノールにより洗浄し、温度が８０
℃の雰囲気中において乾燥させる。これにより、誘電体
酸化皮膜２０の表面に、ドデシルベンゼンスルホン酸を
ドーパントとするポリピロールからなる導電性高分子層
３１を形成する。

【００５３】次に、前述の第１の実施例と同様な方法に
より、金属板１０の表面における導電性高分子層形成領
域を取り巻くように導電性カーボンペースト層３２及び
銀ペースト層３３を形成して導電体層３０を形成し、銅
箔からなる金属板４０を取り付け、この金属板４０の両
端部を夫々陰電極引出端子４１及び４２とする。その
後、マスクを除去し、陽電極引出端子１１及び１２を取
り付ける。

【００５４】本実施例に係るシールドストリップ線路型
素子について、アルミニウム箔からなる金属板１０を陽
極とし、銅箔からなる金属板４０を陰極として容量を測
定すると、例えば周波数が１２０Ｈｚのとき容量は約３
７５μＦであり、誘電体酸化皮膜２０の表面が充分にポ
リピロールで被覆されていることがわかる。

【００５５】また、このシールドストリップ線路型素子
の両端に設けられた２対の電極引出端子、即ち、陽電極
引出端子１１及び１２並びに陰電極引出端子４１及び４
２をネットワーク・アナライザに接続して電力透過特性
Ｓ２１を測定すると、１ＭＨｚ乃至１００ＭＨｚの周波
数領域においては−６０ｄＢ以下である。これにより、
本実施例に係るシールドストリップ線路型素子は、従来
のコンデンサと比較して、高速デジタル回路の電源デカ
ップリング素子として極めて優れた特性を有することが
わかる。

【００５６】次に、本発明の第６の実施例について説明
する。図３は本実施例に係るシールドストリップ線路型
素子を示す斜視図である。図３に示すように、本実施例
に係るシールドストリップ線路型素子においては、平均
粒径が例えば０.５μｍのタンタル粉末の焼結体からな
る成型体１３が設けられている。成型体１３の形状は直
方体であり、例えば、幅が３ｍｍ、長さが３ｍｍ、厚さ
が１.８ｍｍである。成型体１３の両端には、夫々タン
タル線１４及び１５が連結されている。タンタル線１４
及び１５の直径は例えば０．３ｍｍである。成型体１
３、タンタル線１４及び１５により、金属部材１６が形
成される。

【００５７】また、成型体１３の表面には、誘電体酸化
皮膜（図示せず）が形成されており、この誘電体酸化皮
膜の表面には、成型体１３及び誘電体酸化皮膜を囲むよ
うに、内側から順に導電性高分子層、導電性カーボンペ
ースト層及び銀ペースト層が形成されている。この導電
性高分子層、導電性カーボンペースト層及び銀ペースト
層により導電体層３５が形成されている。タンタル線１
４及び１５には夫々陽電極引出端子１１及び１２が接続
されている。

【００５８】導電体層３５の一方の表面には、厚さが例
えば約１００μｍの銅箔からなる金属板４０が重ねられ
ている。金属板４０の長手方向の長さは、導電体層３５
の長手方向の長さよりも長く、このため、金属板４０の
両端部は導電体層３５に重ねられていない。そして、こ
の金属板４０の両端部が夫々陰電極引出端子４１及び４
２となっている。

【００５９】次に、本実施例に係るシールドストリップ
線路型素子の製造方法について説明する。先ず、平均粒
径が例えば０.５μｍのタンタル粉末を、内側の幅が例
えば３ｍｍ、内側の長さが例えば３ｍｍ、内側の厚さが
例えば１.８ｍｍの容器内に充填し、このタンタル粉末
からなる塊の両端に直径が例えば０．３ｍｍのタンタル
線１４及び１５を取り付けて加圧成型する。この成型体
を真空中において２０００℃の温度に加熱し、タンタル
粉末焼結体である成型体１３並びにタンタル線１４及び
１５からなる金属部材１６を作製する。

【００６０】次に、この金属部材１６を、濃度が例えば
０.０５質量％のリン酸水溶液中において、例えば１０
Ｖの化成電圧を印加して陽極酸化処理し、その後、洗浄
及び乾燥を行い、金属部材１６の表面に金属酸化皮膜か
らなる誘電体酸化皮膜（図示せず）を形成する。この金
属部材１６におけるタンタル線１４及び１５の部分を、
ヘキサフルオロプロピレンからなるフッ素系樹脂の溶液
に浸漬し、乾燥させることにより、タンタル線１４及び
１５を覆うマスク（図示せず）を形成する。この金属部
材１６を、濃度が０．１Ｎの硫酸水溶液中に浸漬して静
電容量を測定すると、静電容量は約３００μＦである。

【００６１】次に、ガラス製容器内において、１０質量
％のドデシルベンゼンスルホン酸第二鉄を含むメタノー
ル溶液を作製し、この溶液に前述の表面に誘電体酸化皮
膜２０が形成された金属部材１６を浸漬し、その後取り
出す。この金属部材１６を室温の空気中において３０分
間放置し乾燥させる。次に、この金属部材１６を５０質
量％のピロールを含む水溶液中に浸漬し、その後取り出
して３０分間空気中に放置し、ピロールを重合させる。
その後、これを水及びメタノールにより洗浄し、温度が
８０℃の雰囲気中において乾燥させる。このメタノール
溶液への浸漬から８０℃の温度での乾燥までの操作を４
回繰り返し、誘電体酸化皮膜の表面にドデシルベンゼン
スルホン酸をドーパントとするポリピロールからなる導
電性高分子層（図示せず）を形成する。

【００６２】次に、金属部材１６の表面における導電性
高分子層が形成されている領域を囲むように、導電性カ
ーボンペースト層及び銀ペースト層を形成する。導電性
高分子層、導電性カーボンペースト層及び銀ペースト層
により導電体層３５が形成される。この導電体層３５の
一方の面に、銅箔からなる金属板４０を取り付ける。金
属板４０の長手方向の長さは、同じ方向における導電体
層３５の長さよりも長く、金属板４０の両端部は導電体
層３５に接触していない。この金属板４０の両端部を夫
々陰電極引出端子４１及び４２とする。その後、マスク
を除去し、タンタル線１４及び１５に夫々陽電極引出端
子１１及び１２を取り付ける。これにより、本実施例に
係るシールドストリップ線路型素子が製造される。

【００６３】本実施例に係るシールドストリップ線路型
素子においては、陽電極引出端子１１から入力された高
周波の信号電流は、金属部材１６を通り、陽電極引出端
子１２から出力される。このとき、前記信号電流を誘電
体酸化皮膜及び導電体層３５により濾波することができ
る。金属部材１６の形状は伝送線路構造であり、信号電
流が流れる方向に直交する断面の形状は略一定であるた
め、信号電流が高周波電流であっても、金属部材１６内
の電磁界が一様となり、特性インピーダンスの周波数依
存性が小さい。

【００６４】また、金属部材１６が弁作用金属であるア
ルミニウムにより形成されているため、この金属部材１
６の表面に均一で安定な誘電体酸化皮膜を容易に形成す
ることができる。更に、金属部材１６を囲むように導電
体層３５を設けているため、シールドストリップ線路が
実現され、金属部材１６から漏洩する磁束をシールドす
ることができ、素子のインピーダンスを低減させること
ができる。更にまた、金属板４０を設けることにより、
陰電極引出端子４１及び４２を形成できると共に、素子
のインピーダンスをより一層低減することができる。更
にまた、導電体層３５にポリピロールからなる導電性高
分子層を設けているため、誘電体酸化皮膜に対する密着
性が高く、導電率が高い導電体層を容易に形成すること
ができる。

【００６５】更に、本実施例においては、粉末焼結法に
より成型体１３を作製しているため、成型体１３を容易
に任意の形状に加工することができる。また、前述の第
１乃至第５の実施例のように、金属板１０（図１参照）
のエッチングを行うことなく、成型体１３の表面積を拡
大することができる。

【００６６】本実施例に係るシールドストリップ線路型
素子について、タンタル微紛金属からなる金属部材１６
を陽極とし、銅箔からなる金属板４０を陰極として容量
を測定すると、例えば周波数が１２０Ｈｚのとき容量は
約２８０μＦであり、誘電体酸化皮膜の表面が充分にポ
リピロールで被覆されていることがわかる。

【００６７】また、このシールドストリップ線路型素子
の両端に設けられた２対の電極引出端子、即ち、陽電極
引出端子１１及び１２並びに陰電極引出端子４１及び４
２をネットワーク・アナライザに接続して電力透過特性
Ｓ２１を測定すると、１００ｋＨｚ乃至１００ＭＨｚの
周波数領域においては−６０ｄＢ以下であり、１ＧＨｚ
の周波数領域においても−４０ｄＢ以下である。これに
より、本実施例に係るシールドストリップ線路型素子
は、従来のコンデンサと比較して、高速デジタル回路の
電源デカップリング素子として極めて優れた特性を有す
ることがわかる。

【００６８】次に、本発明の第７の実施例について説明
する。図４は本実施例に係るシールドストリップ線路型
素子を示す斜視図である。図４に示すように、本実施例
に係るシールドストリップ線路型素子においては、直径
が５ｍｍ、長さが１００ｍｍのアルミニウムからなる金
属円柱材１７が設けられている。金属円柱材１７の両端
部は陽電極引出端子１１ａ及び１２ａとなっている。陽
電極引出端子１１ａ及び１２ａには、ネジ止め用の孔１
１ｂ及び１２ｂが夫々形成されている。

【００６９】金属円柱材１７の表面には誘電体酸化皮膜
２１が形成されており、誘電体酸化皮膜２１の外側に
は、内側から順に、パラトルエンスルホン酸をドーパン
トとするポリアニリンからなる導電性高分子層、導電性
カーボンペースト層及び銀ペースト層が設けられてい
る。この導電性高分子層、導電性カーボンペースト層及
び銀ペースト層により導電体層３６が形成されている。
導電体層３６には、厚さが例えば約１００μｍの銅箔か
らなる金属板４０が接続されている。金属板４０の長手
方向は、金属円柱材１７の軸方向と一致している。金属
板４０の長手方向の長さは、同じ方向における導電体層
３６の長さよりも長く、そのため、金属板４０の両端部
は導電体層３６に接触していない。この金属板４０の両
端部が夫々陰電極引出端子４１ａ及び４２ａとなってい
る。陰電極引出端子４１ａ及び４２ａには夫々ネジ止め
用の孔４１ｂ及び４２ｂが形成されている。

【００７０】以下、本実施例に係るシールドストリップ
線路型素子の製造方法について説明する。先ず、金属円
柱材１７として、直径が５ｍｍ、長さが１００ｍｍのア
ルミニウムからなる円柱を準備する。金属円柱材１７の
両端部を夫々陽電極引出端子１１ａ及び１２ａとする。
また、陽電極引出端子１１ａ及び１２ａに夫々ネジ止め
用の孔１１ｂ及び１２ｂを形成する。次に、金属円柱材
１７を、濃度が５質量％のホウ酸アンモニウム水溶液中
に浸漬し、１０Ｖの電圧を印加して陽極酸化処理を行
う。その後、洗浄及び乾燥を行い、金属円柱材１７の表
面に金属酸化被膜からなる誘電体酸化皮膜２１を形成す
る、次に、金属円柱材１７の両端部各１０ｍｍをヘキサ
フルオロプロピレンからなるフッ素系樹脂の溶液に浸漬
し、乾燥させて、金属円柱材１７の両端部にマスク（図
示せず）を形成する。

【００７１】次に、ガラス製容器内において、１０質量
％のパラトルエンスルホン酸及び５質量％のアニリンを
含む水溶液を調整する。次いで、この水溶液中に前述の
誘電体酸化皮膜２１を形成した金属円柱材１７を浸漬
し、その後取り出し、室温の空気中に３０分間放置して
乾燥させる。次に、これを１０質量％のペルオキソ二硫
酸アンモニウム及び１０質量％のパラトルエンスルホン
酸を含む水溶液に浸漬し、その後取り出して空気中に２
０分間放置し、アニリンを重合させる。その後、水及び
メタノールにより洗浄し、温度が８０℃の雰囲気中にお
いて乾燥させる。この操作を４回繰り返し、誘電体酸化
皮膜２１の表面にパラトルエンスルホン酸をドーパント
とするポリアニリンからなる導電性高分子層を形成す
る。

【００７２】次に、金属円柱材１７の表面における導電
性高分子層が形成されている領域を取り巻くように、導
電性カーボンペースト層及び銀ペースト層を形成する。
導電性高分子層、導電性カーボンペースト層及び銀ペー
スト層により、導電体層３６が形成される。次に、導電
体層３６に厚さが例えば約１００μｍの銅箔からなる金
属板４０を接続する。この金属板４０の両端部を夫々陰
電極引出端子４１ａ及び４２ａとする。次に、夫々陰電
極引出端子４１ａ及び４２ａに夫々ネジ止め用の孔４１
ｂ及び４２ｂを形成する。その後、金属円柱材１７の両
端部をテトラヒドロフランに浸漬し、マスク樹脂である
ヘキサフルオロプロピレンを溶解させ除去する。これに
より、本実施例に係るシールドストリップ線路型素子が
製造される。

【００７３】本実施例に係るシールドストリップ線路型
素子においては、陽電極引出端子１１ａから入力された
高周波の信号電流は、金属円柱材１７を通り、陽電極引
出端子１２ａから出力される。このとき、前記信号電流
を誘電体酸化皮膜２１及び導電体層３６により濾波する
ことができる。金属円柱材１７の形状は伝送線路構造で
あり、信号電流が流れる方向に直交する断面の形状は略
一定であるため、信号電流が高周波電流であっても、金
属円柱材１７内の電磁界が一様となり、特性インピーダ
ンスの周波数依存性が小さい。

【００７４】また、金属円柱材１７が弁作用金属である
アルミニウムにより形成されているため、この金属円柱
材１７の表面に均一で安定な誘電体酸化皮膜を容易に形
成することができる。更に、金属円柱材１７を囲むよう
に導電体層３６を設けているため、シールドストリップ
線路が実現され、金属円柱材１７から漏洩する磁束をシ
ールドすることができ、素子のインピーダンスを低減さ
せることができる。更にまた、金属板４０を設けること
により、陰電極引出端子４１ａ及び４２ａを形成できる
と共に、素子のインピーダンスをより一層低減すること
ができる。更にまた、導電体層３６にポリアニリンから
なる導電性高分子層を設けているため、誘電体酸化皮膜
に対する密着性が高く、導電率が高い導電体層を容易に
形成することができる。

【００７５】更にまた、本実施例においては、陽電極引
出端子１１ａ及び１２ａ並びに陰電極引出端子４１ａ及
び４２ａに夫々ネジ止め用の孔１１ｂ、１２ｂ、４１
ｂ、４２ｂが形成されているため、陽電極引出端子１１
ａ及び１２ａ並びに陰電極引出端子４１ａ及び４２ａを
ネジにより外部に接続することができる。このため、シ
ールドストリップ線路型素子に安定して大電流を流すこ
とができる。

【００７６】本実施例に係るシールドストリップ線路型
素子について、金属円柱材１７を陽極とし、銅箔からな
る金属板４０を陰極として容量を測定すると、容量は約
１０μＦであり、誘電体酸化皮膜の表面が充分にポリア
ニリンにより被覆されていることがわかる。

【００７７】また、このシールドストリップ線路型素子
の両端に設けられた２対の電極引出端子、即ち、ネジ止
め用の孔１１ａ、１２ａ、４１ａ及び４２ａをネットワ
ーク・アナライザに接続して電力透過特性Ｓ２１を測定
すると、１００ｋＨｚ乃至１ＧＨｚの周波数領域におい
て−４０ｄＢ以下である。これにより、本実施例に係る
シールドストリップ線路型素子は、従来のコンデンサと
比較して、高速デジタル回路の電源デカップリング素子
として極めて優れた特性を有することがわかる。

【００７８】

【発明の効果】以上詳述したように、本発明によれば、
特に１００ＭＨｚ以上の高周波数領域におけるインピー
ダンスが低く、主としてノイズフィルタのバイパス素子
又はデカップリング用素子として好適な高速化及び高周
波数化を図ったシールドストリップ線路型素子を得るこ
とができる。

【図面の簡単な説明】

【図１】本実施例に係るシールドストリップ線路型素子
を示す断面図である。

【図２】図１に示すＡ−Ａ’断面を示す断面図である。

【図３】本発明の第６の実施例に係るシールドストリッ
プ線路型素子を示す斜視図である。

【図４】本発明の第７の実施例に係るシールドストリッ
プ線路型素子を示す斜視図である。

【図５】従来の表面実装型フィルタの構成を示す断面図
である。

【符号の説明】

１０；金属板 １１、１１ａ、１２、１２ａ；陽電極引出端子 １１ｂ、１２ｂ；孔 １３；成型体 １４、１５；タンタル線 １６；金属部材 １７；金属円柱材 ２０、２１；誘電体酸化皮膜 ３０；導電体層 ３１；導電性高分子層 ３２；導電性カーボンペースト層 ３３；銀ペースト層 ３５、３６；導電体層 ４０；金属板 ４１、４２；陰電極引出端子 １１０；第１誘電体シート １１１；第１内部導体 １１２；第２内部導体 １１５；蛇行導体 １２０；第２誘電体シート １２５；接地導体 １３０；第３誘電体シート １５１；第１信号用電極 １５２；第２信号用電極 １５３；積層体

フロントページの続き (72)発明者 佐藤 正春 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5J011 CA14 5J014 CA00

Claims (7)

【特許請求の範囲】
1. 【請求項１】 高周波電流が流れこの高周波電流が流れ
   る方向に直交する断面の形状が前記電流方向において実
   質的に一定である弁作用金属からなる金属部材と、この
   金属部材の表面に形成された誘電体酸化皮膜と、この誘
   電体酸化皮膜を挟んで前記金属部材の周囲を囲むように
   設けられた導電体層と、を有することを特徴とするシー
   ルドストリップ線路型素子。
2. 【請求項２】 前記断面の形状が矩形であることを特徴
   とする請求項１に記載のシールドストリップ線路型素
   子。
3. 【請求項３】 前記断面の形状が円形であることを特徴
   とする請求項１に記載のシールドストリップ線路型素
   子。
4. 【請求項４】 前記断面の形状が輪形であることを特徴
   とする請求項１に記載のシールドストリップ線路型素
   子。
5. 【請求項５】 前記弁作用金属がアルミニウム、アルミ
   ニウム合金、タンタル、タンタル合金、ニオブ及びニオ
   ブ合金からなる群から選択された１種又は２種以上の金
   属からなることを特徴とする請求項１乃至４のいずれか
   １項に記載のシールドストリップ線路型素子。
6. 【請求項６】 前記導電体層が導電性高分子からなるこ
   とを特徴とする請求項１乃至５のいずれか１項に記載の
   シールドストリップ線路型素子。
7. 【請求項７】 前記導電性高分子がポリピロール、ポリ
   チオフェン及びポリアニリン並びにこれらの誘導体から
   なる群から選択された１種又は２種以上の物質からなる
   ことを特徴とする請求項６に記載のシールドストリップ
   線路型素子。