JP2010193190A - 低インピーダンス損失線路構造 - Google Patents

低インピーダンス損失線路構造 Download PDF

Info

Publication number
JP2010193190A
JP2010193190A JP2009035672A JP2009035672A JP2010193190A JP 2010193190 A JP2010193190 A JP 2010193190A JP 2009035672 A JP2009035672 A JP 2009035672A JP 2009035672 A JP2009035672 A JP 2009035672A JP 2010193190 A JP2010193190 A JP 2010193190A
Authority
JP
Japan
Prior art keywords
line structure
low impedance
impedance loss
layer
loss line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009035672A
Other languages
English (en)
Inventor
Hirokazu Toya
弘和 遠矢
Norihisa Tooya
紀尚 遠矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cast Kk I
I Cast Inc
Original Assignee
Cast Kk I
I Cast Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cast Kk I, I Cast Inc filed Critical Cast Kk I
Priority to JP2009035672A priority Critical patent/JP2010193190A/ja
Publication of JP2010193190A publication Critical patent/JP2010193190A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】ディジタル回路を始めとするスイッチングモード電気回路のシグナルインテグリティを向上しＥＭＣ問題を解決する。
【解決手段】エッチド化成箔の両面に積層される導電性ポリマー層とカーボングラファイト層とストリップ導体層７８とプレーン導体層７９とを有するマイクロストリップ線路構造７３、７７のストリップ導体層７８に、陰極端子部７６を備えた導体箔７１が接着され、マイクロストリップ線路構造７３、７７のプレーン導体層７９に陽極端子部７２、７４を備えた導体箔７５が接着されて、低インピーダンス損失線路部品の基本構造が形成される。この基本構造を樹脂で外装することによって低インピーダンス損失線路部品が形成される。線路長と使用数が最適値に決定された低インピーダンス損失線路部品は、半導体集積回路やスイッチング素子の近傍に搭載され、電源線に直列、グランドプレーンに並列に接続される。
【選択図】 図１７

Description

本発明は、低インピーダンス損失線路構造に関し、特に、スイッチングモード電気回路を使用する、情報技術装置やディジタルデータ通信機器、並びに高周波ＤＣ−ＤＣコンバータ等の電力変換器に使用し、小型軽量化が可能で、直流電源分配回路に適用することによって、電力変換効率、信号品位（シグナルインテグリティ）、および電磁環境適合性（ＥＭＣ）を向上させることが出来る、低インピーダンス損失線路構造に関する。
近年、コンピュータを初め、電気電子機器に広く採用されているスイッチングモード電気回路の高性能、小型化の要求が強い。スイッチングモード電気回路を構成するトランジスタの高速化は、高性能化や小型化に効果があるが、電磁ノイズや消費電力が増えると考えられて来た。
ＩＥＣにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるＣＩＳＰＲ３２の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０[ＭＨｚ]から６[ＧＨｚ]まで、電源ラインおよび通信線による伝導妨害波について１５０[ｋＨｚ]から３０[ＭＨｚ]までが規制の対象となる。許容値は従来の情報技術装置向けのＣＩＳＰＲ２２と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。
一方、半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。国際半導体技術ロードマップ (The International
Technology Roadmap For Semiconductors :ＩＴＲＳ)によると、２００７年のテクノロジノードにおける高性能ＭＰＵのＰチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ｐｓ]（ピコ秒）であり、電源電圧は１．１[Ｖ]である。
電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary
states）および、実用上は定常状態と見なせる準定常状態（quasi stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長いため、電磁放射が無視できる程度であり回路内での電磁波の挙動が強弱振動だけと見なすことが出来る状態である。低周波アナログ回路や、およそ１[ｎｓ]以上の立ち上がり時間を有するトランジスタと１０[ｃｍ]以下の長さの配線で構成される回路は、実用上、準定常状態と見なすことの出来る回路の一例であるとされて来た。
電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。
電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。
マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。マックスウエルは、１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することをこの式を用いて理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ（transverse electromagnetic）波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge
impedanceまたはwave impedance）と呼ばれる。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される伝搬定数γに従って進行し、進行に伴って振幅が減少し位相が変化する。
式（３）において、γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、ｎｅｐ/ｍ（ネパー／メートル）の単位で表される。１ [ｎｅｐ／ｍ]は、１メートル進行して振幅がｅｘｐ−１または０.３６８倍に減衰することを意味する。
電磁気学によると、式（３）中のγ２を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ／ε０ω）を実数部（εｒ）で割った値を誘電体損失の正接と呼び、ｔａｎδで表す。但し、ｔａｎδは、電磁気学上、深い意味を持たない。
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず、導電率σは
ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数αの逆数であるδは、表皮厚さと呼ばれる。
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては、導体中を電荷の移動による電流が流れることが出来る。
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸方向にはわずかな電界しか印加されないので、電荷の平均移動速度は極めて遅い。
例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（ｄｑ／ｄｔ）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[ｍｍ/ｓ]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給が支障なく行われる。
伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。
電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（ｄｑ／ｄｔ）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数を持たない電流密度Ｊに対応させている。
交流回路理論や電気通信工学が電流をｄｑ／ｄｔと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前である。また、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で、同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では、波動の主体をスカラー量のラプラシアンとするベクトル関数で表現し、波動の主体を特定していない。導体電流が導体間電圧とともに波となることは、電気回路を支配する電磁気学と整合していない。従って、このような電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られる電信方程式は、電磁気学とは無関係であり、また電磁気学に整合していないことになる。
電流の定義が電磁気学に整合していないと、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する事態が生じる可能性がある。電気通信工学にはこのような問題が内在するが、歴史が古く伝送線路設計への豊富な適用実績を背景に、従来通りの連続波を対象とする伝送線路設計では電磁気学との矛盾が顕在化しないよう、電気通信工学には実用上の工夫が施されている。
スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であると考えられている。しかし電気通信工学のディジタル回路への実用実績が少ないため、電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が、商品化後に顕在化する可能性がある。
電磁気学によれば、絶縁された２本の導体で構成される伝送線路に印加された電磁波は、ＴＥＭモードとなって準光速で進行する。絶縁が真空であれば進行速度は高速となる。このとき伝送線路で観測される電流や電圧は、それぞれ式（１)および式（２)から求められ、実態は伝送線路の導体ではなくて絶縁体中を進む電界波と磁界波である。一方、電気通信工学によると、導体間の静電容量で相互インダクタンスを割った値の平方根を、特性インピーダンスとしている。特性インピーダンスは、進行する信号波の波長に対して非常に長い伝送線路上の信号波のみに注目する、実用性を重視する電気通信工学固有の考え方に基づいている。
電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。平板導体や絶縁体の材料特性は、伝送線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。
電気通信工学によると、誘電体の厚さをｔ[ｍ]、ストリップ導体の幅をＷ [ｍ]、誘電体の誘電率をεｒ、ＺＷを真空の固有インピーダンス（１２０π）、ｅを自然定数（２．７１８３）とすると、マイクロストリップ線路の特性インピーダンスＺ０は次式で求められる。
電気通信工学によると、外導体の内半径をＤ [ｍ]、内導体の半径をｄ [ｍ]、ケーブル内に充填されている誘電体の比誘電率をεｒとするときの、遮断周波数以下における同軸ケーブルの特性インピーダンスＺ0は、次式で求めことが出来る。
電気通信工学によると、既知の特性インピーダンスＺ０を有する伝送線路を通して未知の特性インピーダンスＺ１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ１１は、次式で表される。
電気通信工学によると、反射係数がＳ１１である、線路間の透過係数Ｓ２１Γは、次式で表される。
電気通信工学によると減衰定数α１を有する長さｚの伝送線路の透過係数Ｓ２１αは、次式でされる。
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。
高速ディジタルデータ通信機器の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う伝送線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う伝送線路設計には、電磁気学との矛盾があるので注意を要する。
交流回路理論や電気通信工学では、直流電源は、回路への電荷の供給源と考えられている。
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、電荷ではなくて、位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。従って、直流電源を、回路への電荷の供給源と考えることは誤りであり、電界による静電エネルギーの供給源と考えなければならない。直流電源を有する電気回路において電磁波は、直流電源から静電界を引き出すことが出来る。このときの静電界が引き出される速度は電磁波の進行速度となる。静電界は波ではないので電磁波との関係無しで進行することは不可能である。
修正された電磁気学によると、電界による静電（electrostatic）エネルギーｗＥは、次式で表される。
このように、静電エネルギーｗＥは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして、非導体の媒質内に蓄積していることになる。
なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギーｗＣは、電極距離をｄ、電極面積をＳとすると、次式で表される。
電磁気学によると磁界に関する静磁気（magnetostatic）エネルギーｗＨは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。
電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギーwＬは、リアクトルの磁路長をl 、磁路の断面積をSとすると、次式で表される。
従来の電源デカップリング技術、および電源デカップリング回路に使用されている従来のコンデンサやフィルタと、本発明に係る低インピーダンス損失線路構造が電源分配回路に応用された場合のスイッチングモード電気回路での作用ついては、下記の特許文献や非特許文献に記載されている。その要点は後述される。
特開２００２−２６０９６５（Ｐ２００２−２６０９６５Ａ） 特開２００５−２９４４４９（Ｐ２００５−２９４４９９Ａ） 特開２００７−４２７３２（Ｐ２００７−４２７３２Ａ） 特開２００２−１６４７６０（Ｐ２００２−１６４７６０Ａ） 特開２００４−０４８６５０（Ｐ２００４−０４８６５０Ａ） Mahadevan Suryakumar, 他著 「Power Delivery Validation Methodologyand Analysis for Network Processors」, IEEE, ECTC’04, pp. 589- 592, 2004. Keng L. Wong, Tawfik Rahal-Arabi, Matthew Ma, and Greg Taylor著 「EnhancingMicroprocessor Immunity to Power Supply Noise With Clock-Data Compensation」,IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.41, NO.4, pp.749-758, 2006 LarryD. Smith, Raymond E. Anderson,Douglas W. Forehand, Thomas J. Pelc, and Tanmoy Roy著 「Power distribution system design methodology and capacitor selectionfor modern CMOS technology」, IEEE Transactionson Advanced Packaging 、 Volume 22, Issue 3, pp. 284-291, 1999. Alex Waizman著「CPU power supply impedanceprofile measurement using FFT and clock gating」, IEEE ElectricalPerformance of Electronic Packaging 2003, pp. 29- 32, 2003. Jinseong Choi, Lixi Wan, Swaminathan, M.; Beker,B and Master, R著 「Modeling of realistic on-chip powergrid using the FDTD method」、IEEE ElectromagneticCompatibility 2002, Volume 1, pp-238-243, Aug. 2002. 遠矢弘和 著 「VLSIの性能向上と安定動作に寄与する新しい電源分配回路技術」第17回 回路とシステム（軽井沢）ワークショップ, 電子情報通信学会、pp.573-578、2004年4月. Hirokazu Tohya and Noritaka Toya著 「A Novel Design Methodology of theOn - Chip Power Distribution Network Enhancing the Performance and SuppressingEMI of the SoC」、IEEE International Symposium on Circuits and Systems 2007、 pp.889-892、 May 2007. 遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No. 149、 EE2007-20、pp.73-78、2007年7月. StephanKirchmeyer and Knud Reuter著 「Scientific importance, properties and growingapplications of poly(3,4-ethylendioxythiophene)、The Royal Society of Chemistry、Journalof Materials Chemistry.、2005、pp. 2077-2088、2005.
スイッチングモード電気回路の多くは準定常回路に該当すると考えられ、設計には交流回路理論が使用されている。準定常状態とは、回路の物理的大きさと動作周波数に上限を有し電磁波の作用を考慮しなくても設計や解析での誤差が少ない、実用上便利な状態である。しかし、実際には準定常状態は電磁波理論に支配されている状態である。
スイッチングモード電気回路において、トランジスタのスイッチング速度が向上すると電磁ノイズが増加し、その対策は非常に難しいとされている。このことは、商品化されているスイッチングモード電気回路が準定常状態ではないことを意味する。スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、電磁ノイズの増加が、スイッチングモード電気回路の高周波化を妨げている大きな要因の一つとなっている。
解決しようとする問題点の第１は、電気・電子回路の設計に用いられてきた交流回路理論と交流回路理論に基づいて構築されてきた回路設計ノウハウや、電気部品、特にコンデンサの機能と電磁気学との矛盾、さらには線形波動理論に基づく従来のスイッチングモード電気回路への電磁波理論の適用の非現実性に関する。
定常回路を扱う交流回路理論によって、電磁波を対象とする電磁ノイズの干渉問題を解決することが不可能であることは自明である。トランジスタの高速化に伴って数十年前から顕在化して来ている電磁ノイズ問題を解決するためには、スイッチングモード電気回路を構成する配線の設計の全てに電磁波理論を適用する必要がある。しかし、線形波動理論に基づく従来の電磁波理論の適用は、煩雑すぎて実用は不可能である。
電気・電子回路には、電磁干渉を抑制する等の目的で多くのコンデンサが使用されている。コンデンサは、１８７５年にドイツ人のクライスト(Ewald George von Kleist) によって発明されたが、その後、原理的な変更がなされないままで電気電子機器に使用されてきた。
最近のディジタル化に伴って機器でのコンデンサの使用数が増加し続けている。例えばパーソナルコンピュータ（ＰＣ）のマザーボードにおいては、５００個から１０００個のコンデンサが使用され、半導体集積回路パッケージやチップ上にも多くのコンデンサが搭載または形成されており、その使用数は増える傾向にある。
一般に、コンデンサの機能は、交流回路理論に従って電荷の蓄積とされている。また、直流電源は交流回路に電荷を供給すると考えられている。特に半導体メーカは、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であると考えている。従って、コンデンサは、電荷蓄積または放出性能を高めるために、おおむね絶縁体に対向する電極の形状は正方形または円形であって、対向する電極の全面または中心部に一対の回路接続用端子が備えられている。
一方で、電気・電子回路に使用されているコンデンサの多くは、スイッチングモード電気回路が発生する電磁ノイズを電源分配回路でデカップリング（減結合）するためにも使用されている。以上の理由から、スイッチングモード電気回路においては、コンデンサのほとんどが電源分配回路に搭載され、回路に並列に接続されている。
コンデンサの機能を電荷の蓄積とする考え方は、前述のようにマックスウエルによって否定され、完成された電磁気学においては、コンデンサの機能は電束密度または電界の蓄積と修正されている。従って、交流回路理論を学んだ回路設計技術者が信じている、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であるという考え方は、全くの誤りであることが判る。
次に、コンデンサに期待されている電源分配回路におけるデカップリング効果について検証を試みる。ここで言うデカップリング効果とは高域の電磁波を遮断し電源供給に必要な直流または低周波域を透過させる効果であるので、デカップリングは、ロウパスフィルタリングと言うことが出来る。コンデンサは周波数に比例してインピーダンスが小さくなると考えられるので、コンデンサを閉回路間に並列に接続すると、キルヒホッフの法則に従い、閉回路間での高周波分離が可能となるとされている。
電気通信工学によると、市販されているコンデンサを線路に並列に接続されたときのインピーダンスは、測定系がＺ０の特性インピーダンスを有するネットワークアナライザでＳ２１を測定することによって次式から求められるとされている。なおＺ０は通常５０[Ω]である。
これは、コンデンサを線路に並列に接続する場合は、式（１１）における線路長ｚがゼロとなり、透過係数Ｓ21と反射係数Ｓ11が比例関係となるためである。測定されるＳ２１の値は、比較的高い周波数において１よりかなり小さくなる。この場合は、式（１６）は、ＺＣ＝２５Ｓ２１に簡略化できる。
式（１６)にＳ２１の測定値を代入することによって、市販されているコンデンサのインピーダンスの周波数特性を求めるとＶ字型の曲線を描く。すなわち、実際のコンデンサにおいては、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンス値が減少するが、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性曲線となる。
このような特性になる理由は、従来、コンデンサにはリード線、端子、および電極があり、この部分が等価直列インダクタンス（ＥＳＬ）として作用し、周波数が高くなるほど電流が流れにくくなるためであるとされている。さらに前記直列共振点のインピーダンスは、誘電体損失やリード線、端子、および電極の抵抗等で構成される等価直列抵抗（ＥＳＲ）によって決まると考えられている。
しかし、コンデンサを線路に並列に接続してデカップリング効果を発揮させる場合のコンデンサの周波数特性についての上記解釈は、電磁気学に照らすと誤りであることが判る。すなわち、この場合のコンデンサは伝送線路を進行する電磁波に作用させるために使用されているにもかかわらず、デカップリングコンデンサの周波数特性についての上記解釈は、静止状態における電磁気学の理論に基づいている。また、等価直列抵抗で想定している抵抗は、オームの法則に従う素子であり電磁気学とは関係無い。
コンデンサを線路に並列に接続してデカップリング効果を発揮させるのであれば、コンデンサのインピーダンスは、線路中を進行する電磁波の電界と磁界の比で決める必要がある。しかし、線路に並列に接続されるコンデンサは２端子であるので線路としての長さはゼロである。従って、線路に並列に接続されたときのコンデンサのインピーダンスは、線路にコンデンサを並列に接続したときの伝送線路上の接続点の電磁波の進行の乱れの割合と考えることが出来る。さらに、線路に直列にコンデンサを接続すると全く異なるインピーダンス特性が観測されるので、コンデンサのインピーダンスと一般に信じられている特性は、コンデンサ固有のものではないことは明白である。
解決しようとする問題点の第２は、非特許文献１に関する。非特許文献１中に半導体チップにおける電源電圧（Ｖｄｄ）の変動波形の一例と、安定化電源、半導体集積回路を中心とする電源分配回路の従来の等価回路の一例を示している。非特許文献４中に示されている電源分配回路は一般に広く信じられている構成で描かれているが、定常または準定常状態の回路記述である集中定数回路として示されているので、高速でスイッチング動作をしているディジタル回路には全く適さない。集中定数回路理論においては、回路素子間の配線には電気・磁気的な機能を与えていないので、半導体集積回路内のオンチップインバータが励起し電源分配回路上を進行する電磁波の状況を表すことが出来ない。
非特許文献１の考え方に従うと、コンデンサを電源分配回路の正極線と負極線との間に多数並列に接続すると、電源分配回路のインピーダンスの平坦化ならびに低値化が出来るという結論に達する。しかし、現実のディジタル回路の立ち上がり時間は、数ピコ秒と非常に早いため非常に短い時間幅を有するパルス電磁波が電源分配回路中をチップから印刷配線基板に向かって進行することになる。このような場合の電源分配回路は、配線に電気・磁気的な機能を持たせた線路構造として表し、コンデンサは、物理的な距離を置いて線路に縦列接続されていると考えるべきである。
このように考えると、電源分配回路に多数のコンデンサを並列に接続しても線路のインピーダンスの平坦化や低値化を計ることは特に半導体集積回路の安定動作に関わる高周波帯域で非常に難しいということが理解できる。さらにコンデンサは二端子であるために線路上の電磁波の進行を効果的に抑止出来ないので、高周波帯域での高いデカップリング効果も期待できない。
非特許文献１では、特にチップ上で電源変動に焦点を当てた解析や評価を行っているが、上記のように適用している理論が不適切である。従ってこの文献は、電源分配回路に適する有効な技術を提供するものではなかった。またこの文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
解決しようとする問題点の第３は、非特許文献２に関する。非特許文献２は、半導体集積回路を中心とする電源分配回路の等価回路を、電流源とゲート容量で表されるオンチップインバータ、非動作状態にあるオンチップインバータの並列ゲート容量、オンチップデカップリングコンデンサ、ボンディングワイヤによるインダクタンス、及び、印刷配線基板上に搭載されるデカップリングコンデンサとで構成し、電圧変動を抑制するには、電流源が有する高調波毎の前記等価回路のインピーダンスと電流値の積が充分小さくなるように工夫するとともに、ボンディングワイヤによるインダクタンス（Ｌｂｏｎｄ）と印刷配線基板搭載デカップリングコンデンサ（Ｃｅｘｔ）とで構成されるロウパスフィルタを最適設計することが必要であり、もし共振が生じる場合はボンディングワイヤの線抵抗を利用することが有効であるとしている。
この文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気現象を、マックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
解決しようとする問題点の第４は、非特許文献３に関する。非特許文献３は、安定化電源モジュールは１ｋＨｚ以下、大容量コンデンサは１ｋＨＺから１ＭＨｚ、セラミックコンデンサは１ＭＨｚから数百メガヘルツをカバーしていると考えらるが最近では数百メガヘルツ以上をカバーすることが必要になってきているので、ＳＰＩＣＥを使用して、安定化電源モジュール、大容量コンデンサ、セラミックコンデンサを含む電源分配回路の特性解析を周波数軸で行いこれらの素子のインピーダンスの周波数特性を合成することによって、数百メガヘルツ以上をカバーするデカップリング回路の設計の効率化が図られるとしている。
非特許文献３において、高周波帯域における配線または線路の電磁波理論に基づく特性を無視してコンデンサ素子の特性の合成を行っている。この文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
解決しようとする問題点の第５は、非特許文献４に関する。非特許文献４は、半導体集積回路のスイッチング動作に伴う電源変動は、外部からの電荷供給が円滑に行われないために生じるという考え方に基づき、半導体集積回路を搭載する印刷配線基板上の一端から半導体集積回路パッケージ上の一端までの電源分配回路のインピーダンスを、実用的に矩形と見なすことが出来る波形を回路に印加したとき、基本波が判っていれば、３次以上の高調波の振幅は次数分の一となるというフーリエ変換の考え方を適用して実験的に求める方法を提供しているが、半導体集積回路のスイッチング動作に伴う電源電流を導体中の電荷によるものとする考え方は自然法則に従う物理学に反する。
さらに非特許文献４に示されている高周波帯域での回路動作に関するアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
解決しようとする問題点の第６は、非特許文献５に関する。非特許文献５は、多層オンチップ電源分配回路をＦＤＴＤ法により詳細に解析し、特にオンチップ電源分配回路のパワーグリッドのブランチコンデンサに注目したSPICEシミュレータに使用出来る精密な回路モデルを提供しているが、本文献では集中定数回路モデルを使用し、半導体集積回路のスイッチング動作に伴う電源変動は外部からの電荷供給が円滑に行われないために生じるとするアイデアに基づいている。
非特許文献５における高周波帯域での電流の考え方は自然法則に従う物理学に反する他、この文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
解決しようとする問題点の第７は、特許文献１に関する。特許文献１は、簡便な製造工程で、良好な特性を有する固体電解コンデンサを得ることができる固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、前記理由により、開示されている技術によってＥＳＲが低減されても、コンデンサである限り回路設計者の期待に応えて、広帯域に亘って電源分配回路のインピーダンスを低くするとともに、デカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第８は、特許文献２に関する。特許文献２は、静電容量及び耐圧の向上と、小型大容量化を可能とした固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、前記理由により、開示されている技術によって静電容量及び耐圧の向上と、小型大容量化が実現されても、コンデンサである限り回路設計者の期待に応えて、広帯域に亘って電源分配回路のインピーダンスを低くするとともに、電源分配回路のデカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第９は、特許文献３に関する。特許文献３は、大容量、低ＥＳＲ、高信頼性である固体電解コンデンサを提供するために、セパレータを含む固体電解質層に関する詳細な製法を開示している。しかし、前記理由により、開示されている技術によって大容量、低ＥＳＲ、高信頼性が実現されても、コンデンサである限り回路設計者の期待に応えて、広帯域に亘って電源分配回路のインピーダンスを低くするとともに、電源分配回路のデカップリング機能を高めることは、不可能であった。
以上のように、長年続けられてきたコンデンサやコンデンサを使用する電源分配回路での、直列共振点と呼ばれるインピーダンスが最小となる周波数以上におけるインピーダンス特性を改善するための各種改良は、物理学や電磁気学の観点から、そのほとんどが的を射ないものであったと考えることが出来る。
すなわち、ＥＳＬを小さくするためにサイズを出来るだけ小さくする。リード線、端子、および電極には導電性の高い材料を使用する。誘電体損を出来るだけ小さくする等は、電磁波が進行する線路のデカップリングにはほとんど効果が無い。等価直列抵抗（ＥＳＲ）が小さすぎるとＱファクタが大きくなりかえって電磁ノイズが増えることがあるという理由で、近年、リード線、端子、および電極に導電性が比較的低い材料を使用し誘電体損をやや大きくしたコンデンサが実用化されているが、同じ理由で、電磁波が進行する線路のデカップリングにはほとんど効果が無い。
さらに、コンデンサを多数並列に接続することによって回路のインピーダンスが低くなると言う考え方があり、広く信じられているが、この考え方は定常または準定常回路を想定したキルヒホッフの法則が成り立つ数百ＫＨｚ以下の低周波帯域においては有効であるが、電磁波の進行を考慮すべきそれ以上の周波数では、キルヒホッフの法則が成り立たず無効である。このような場合にインピーダンスを低くする方法は、伝送線路構造とした上で特性インピーダンスを低くする以外に無い。
コンデンサは、線路長がゼロであるので、線路に多数のコンデンサを並列に接続しても、線路の特性インピーダンスを低くすることは出来ない。しかし、線路に多数のコンデンサを並列に接続することによって電磁波の透過を減らすことは、ある程度可能である。すなわち、伝送線路の特性インピーダンスと透過係数は独立の関係にある。
解決しようとする問題点の第１０は、特許文献４に関する。特許文献４は、１０[ｋＨｚ]から１[ＧＨｚ]間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。
特許文献４に開示されている技術によるとノイズフィルタのキャパシタンスがインダクタンスより充分大きくなると考えられるので、信号線路には応用できず、電源分配回路への応用を想定していると考えられる。
特許文献４の分布定数型ノイズフィルタは、導体が対向する公知の伝送線路構造から形成されている。この構造は分布要素モデルに従っているので、コンデンサと異なり、数百キロＨｚ以上の高周波領域に適する。しかし、特許文献４分布定数型ノイズフィルタを一般の電気機器に適用し性能を発揮させるためには、物理学や電磁気学に整合し、かつ合理的な方法で設計および製造が可能であって合理的な方法で電気機器に搭載可能である必要がある。
特許文献４には分布定数型ノイズフィルタを設計製造合理的な設計法や製造法が開示されていない。特許文献４には、公知の信号伝送用の線路との構造上や材料上の具体的な差異に関する開示が無い。また、特許文献４の分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の１／４波長以上の長さとなるように設定するとしている。これに従うと、たとえば１００[ＭＨｚ]の高調波すなわち正弦波の１／４波長は大気中で７５[ｃｍ]、この文献で絶縁体として使用している酸化アルミニウムの場合は、比誘電率が約８．５であるので２６[ｃｍ]となる。
この考え方は一般の信号伝送用ケーブルには合理的に適用出来が、特許文献４の分布定数型ノイズフィルタが、通常の電子・電気機器に使用されている印刷配線板の電源分配回路への応用を想定しているのであれば長すぎて実用は不可能である。
また、伝送線路の端子インピーダンス特性は、反射係数（Ｓ１１）の測定値または電磁界シミュレーションによって求めるべきところを、透過係数（Ｓ２１）から求めるという電磁気学上の誤りを犯している。従って特許文献４に開示されているデータの信頼性は全く無い。
特許文献４において、分布定数回路形成部が固体電解コンデンサまたは電気二重層コンデンサであるとしているが、コンデンサは前述のように集中要素（定数型）モデルの素子であって、分布要素モデルに従う線路構造とは電磁気上、異なるものである。以上、特許文献４は、理論的な誤りに基づいているので、開示されている技術によって、回路設計者の期待に応えて、広帯域に亘って電源分配回路のインピーダンスを低くするとともに、電源分配回路のデカップリング機能を高めるための技術を提供していない。
解決しようとする問題点の第１１は、特許文献５に関する。特許文献５は、表面に複数の突起または凹凸を有する導体が対向する公知の伝送線路構造から形成されている。この構造は分布要素モデルに従っているので、コンデンサと異なり、数百キロＨｚ以上の高周波領域に適する。しかし、特許文献４分布定数型ノイズフィルタを一般の電気機器に適用し性能を発揮させるためには、物理学や電磁気学に整合し、かつ合理的な方法で設計および製造が可能であって合理的な方法で電気機器に搭載可能である必要がある。
特許文献５には、高速化、高周波数化に適した平行平板線路型素子を提供するために、電極の構造が詳細に示されているが、使用する材料に関する公知の信号伝送用の線路との差異に関する開示が無い。従って期待する透過係数（Ｓ２１）をどのようにして実現するかが不明である。
また、電源デカップリング素子には低インピーダンスが必要とされるが、低インピーダンスとするための技術が開示されていない。従って開示されている技術によって、回路設計者の期待に応えて、広帯域に亘って電源分配回路のインピーダンスを低くするとともに、電源分配回路のデカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第１２は、非特許文献６に関する。非特許文献６には、従来のコンデンサの問題点と、問題解決をねらって電源分配回路用に試作した低インピーダンスを有する線路構造素子の構造と、コンデンサとの機能差、試作によって得られた素子のデータと、ＦＰＧＡ搭載基板に応用したときのデカップリング効果の実測データ、サーバベースのテスト基板に応用したときの動作試験結果、素子の効果的な使用法等、線路構造素子の関する有効な技術情報が開示されている。
非特許文献６では、線路構造素子にアルミ電解チップを使用していることが示されているが、アルミ電解チップの構造や材料条件と試作によって得られた素子のデータとの関連が示されていない。さらに、開示されているデータは伝搬定数であるＳ２１特性だけであって、端子インピーダンスについての開示がない。
以下、電磁気学および電気通信工学に基づいて開発した計算式を使用して、非特許文献４に示されていない、線路構造素子のアルミ電解チップの構造や材料条件と試作によって得られた素子のＳ２１特性データとの関連について、電磁気学に基づき電気通信工学で示されている理論を一部修正した独自開発の計算式によって、詳細解析を行う。
図１は、非特許文献６に示されている線路構造素子の内蔵チップの構造の一例である。図２は、非特許文献６に示されている線路構造素子の外形の一例である。図３は、非特許文献６に示されている線路構造素子のＳ21特性の測定結果の一例である。前述のように非特許文献６には線路構造素子の内蔵チップの特性インピーダンスの測定値は開示されていない。
図１において、非特許文献７に示されている線路構造素子の内蔵チップは、線路部の幅が１．５[ｍｍ]で、実効長さが４[ｍｍ] 、８[ｍｍ] 、１６[ｍｍ]、および２４[ｍｍ]を有するエッチング処理が施された２３０[μｍ]の厚さを有するアルミニウム箔１３が弁作用金属化成箔として使用されている。アルミニウム箔１３の表面には化成エッチング層１４が形成され、アルミニウム箔が陽極となっている。また、アルミニウム箔１３の長辺の切断面にも同等の厚さの化成膜が形成されている。
一般的な固体アルミ電解コンデンサの例から、エッチング層１４の上部には固体電解質層であるポリピロール層１５が約３[μｍ] の厚さに形成され、ポリピロール層１５の上部にカーボンペーストによるカーボングラファイト層１６が約３０[μｍ]の厚さに形成され、その上に銀ペースト層１２が形成されていると推定できる。
アルミニウム箔１３の両端部は、図１に示すように化成エッチング層１４が除去され、図２に示す２個の陽極端子１８を備えた端子形成部がアルミニウム箔１３の両端部に導電接合されている。図５に示す４個の陰極端子１９を備えた陰極電極板が、図４に示す銀ペースト層１２の一つの面に導電接合されている。
固体電解質層に使用されているポリピロールの導電率は一般に３０００[Ｓ/ｍ]とされている。また、化成膜である酸化アルミニウムの厚さは非特許文献４に示されている応用例から１５[ｎｍ]と推定される。酸化アルミニウムの比誘電率は８．５である。アルミニウム箔１３の幅は１．５[ｍｍ]である。
アルミニウム箔１３の両面に化成エッチング層を有する市販のアルミニウム箔を使用する場合は、メーカのカタログに示されている１[ｃｍ２]あたりの静電容量値Ｃ１を使用して、次式からエッチングによる表面積の拡大率ｋを求めることが出来る。静電容量値Ｃ１は、試験片を電解液で満たされた金属製の槽に浸漬して試験片と槽の間で測定されて求められる。
式（１８）中の化成膜の厚さａ[ｍ]は、化成電圧（Ｖｆ）によって決まりほぼ次式から求められる。
周波数をｆ、静電容量をＣとするとコンデンサのインピーダンスＺＣは、（２πｆＣ）−１であって、特性インピーダンスが５０[Ω] の測定系の線路に並列に接続されたときの、コンデンサとしての透過係数（Ｓ２１Ｃ）は、次式から求めることが出来る。静電容量Ｃは、前記静電容量値Ｃ１を、使用するアルミ箔の面積に換算し、エッチング部への導電性ポリマの含浸率（または容量出現率）を掛けることによって求めることが出来る。
公知の資料によると、測定系の線路に並列に接続されたときのコンデンサのインピーダンスは、周波数に比例して低くなるがこの傾向はある周波数（Ｆ０）までであって、それより高い周波数帯域では周波数に比例して逆に高くなる。非特許文献４に示されている線路構造素子の場合は、Ｆ０以下の周波数帯域ではコンデンサとしてのインピーダンス特性を示すが、Ｆ０以上の周波数帯域ではＦ０のときのインピーダンス値（Ｚａ）を保つと考えられる。非特許文献７に示されている線路構造素子の場合のＦ０は、Ｓ２１特性の実測値から１．５ＭＨｚと推定される。
このときの線路構造素子の内蔵チップのインピーダンス特性ＺＣＬは、次式のように求められる。
式（２１）に対応するコンデンサの透過係数Ｓ２１Ｃは、式（２０）から次式で表される。
絶縁体層の内側に導電性ポリマー層を有する伝送線路の特性インピーダンスは、絶縁体層中を進行する電磁波を構成する電界の導電性ポリマー層への透過係数に依存する。絶縁体層の厚さをａ、固有インピーダンスの実数項をＺＩ、導電性ポリマー層の厚さをｂ、固有インピーダンスの実数項をＺＳとすると、絶縁体から半導体への電界の透過率Ｔは次式で表される。
低インピーダンス線路構造の特性インピーダンスは、絶縁体中を進行する電磁波を構成する電界の半導体への透過に依存する。絶縁体の固有インピーダンスをＺｉ、絶縁体の厚さをａ、半導体の固有インピーダンスをＺｓ、導電性ポリマーの厚さをｂとすると、半導体の表皮深さδｓを考慮したときの、半導体層と絶縁層を合わせた有効導体間隔ｄeは、次式で表される。
比誘電率をεｒａの絶縁体層と比誘電率１の導電性ポリマー層の２層の等価比誘電率εｒＸは次式で表される。
式（１８）、式（２４）、および式（７）から、エッチングによる電極面積の拡大率ｋを考慮した線路幅ｗの平行板線路の特性インピーダンスＺ１は、次式から求められる。
伝送線路の特性インピーダンスをＺ１とすると、測定系の５０[Ω]のケーブルに接続したときの反射の影響による透過係数Ｓ２１Ｒは、次式から求めることが出来る。
線路が短い場合、端部間の距離をｚとしたときの端部間の静電容量Ｃ
Ｔとし、周波数がｆのときのＣＴのインピーダンスをＺＴとすると、端部間電磁結合による透過係数Ｓ２１Ｔ
は、次式から求めることが出来る。
絶縁体層の内側に導電性ポリマー層を有する伝送線路中を電磁波が進行する場合、電磁界が半導体中に浸透する。半導体中に浸透した電磁界のほとんどは導電性ポリマー層に隣接する導体層の表面で反射する。結果、半導体の厚さをｂとするときの厚さが無限大の場合に対する損失の割合Ａは、次式で表せる。
壁面の１面に導電率δＳの半導体が配置されている特性インピーダンスがＺ１の伝送線路の減衰定数α１は、電気通信工学理論によると、次式で表される。
厚さｂの導電性ポリマー層を有する伝送線路の減衰定数αは、次式で表される。
電極面積の拡大率がｋの場合のチップの長さがlの伝送線路の実効線路長ｚは以下の式で表される。
電磁波は、透過し易いところを選んで進行する性質を有するので、非特許文献４に示されている線路構造素子においては、エッチングの施されていない端面を電磁波が進行すると考えられる。従って非特許文献４の場合のkはほぼ1となる。
実効線路長がｚの伝送線路の透過係数Ｓ２１αは、次式で表される。
伝送線路の透過係数Ｓ２１Ａおよび伝送線路を内蔵する低インピーダンス損失線路構造の、総合透過係数Ｓ２１Ｌは、おおむね次式から近似的に求めることが出来る。
端子間の電磁結合を考慮した低インピーダンス損失線路構造の総合透過係数Ｓ２１Ｍは、式（２３）式（２９）から、不連続度ｎを使用して、おおむね次式のように求められる。ここで、ｎは２前後が適当である。
図４は、非特許文献６に示されている線路構造素子のＳ２１特性の計算結果の一例である。図５は、非特許文献６に示されている線路構造素子のインピーダンス特性の計算結果の一例である。
図３に示した線路構造素子のＳ２１特性の測定結果によると、このときのＦ０は１．５[ＭＨｚ]であった。線路構造素子の内蔵チップは伝送線路構造であるので、Ｆ０以下の周波数帯域ではコンデンサとしてのインピーダンス特性を示すが、Ｆ０以上の周波数帯域では１．５[ＭＨｚ]のときのインピーダンス値（Ｚａ）を保つと考えられる。Ｆ０の値は線路構造素子の構造や大きさに依存すると考えられ、一定ではない。
端子間静電容量ＣＴを５×１０−１７[Ｆ/ｍ]として式（３５）から求められる線路構造素子の透過係数Ｓ２１Ｍの計算値を示す図５は、測定結果を示す図３とほぼ一致する。従って計算式および計算に使用したパラメータから、非特許文献４に示されている線路構造素子の構造や材料を解析することが出来る。
線路構造素子の内蔵チップにおいて減衰定数に寄与する材料は３[μｍ]の厚さを有するポリピロール層１５と３０[μｍ]の厚さを有するカーボングラファイト層１６である。カーボングラファイト層の導電率は３００００[Ｓ／ｍ]、ポリピロール層の導電率は３０００[Ｓ／ｍ]と推定した。
図３に示されている１００ＫＨｚ以下の帯域でのＳ２１特性は周波数に反比例しており、この特性曲線からチップの長さ毎の静電容量値が求められる。チップの長さが４[ｍｍ]のとき約４[μＦ]、２４[ｍｍ]のとき約２４[μＦ]である。ここから、使用されているエッチドアルミ箔の１[ｃｍ２]
あたりの静電容量が５６[μＦ]と推定される。
ポリピロールを電解質として使用する固体アルミ電解コンデンサの標準的な製造工程における、エッチドアルミ箔へのポリピロールの標準的な容量出現率または含浸率は８０％と考えられるので、使用されているエッチドアルミ箔の１[ｃｍ２] あたりのメーカカタログ上の静電容量は７０[μＦ]と推定される。化成電圧が、８[Ｖ]であったと仮定し、式（１９）から求められるエッチドアルミ箔に形成される化成膜の厚さを式（１８）に代入すると、使用されているエッチドアルミ箔の表面積の拡大率約４６が求められる。
図３に示されている１００ＭＨｚ以上の帯域でのＳ21特性は周波数に比例しており、この特性曲線から図２の構造の線路構造素子の端子間静電容量ＣＴが求められる。端子間静電容量ＣＴはチップの長さに関係する陽極端子間毎の距離に反比例し、７×１０−１７[Ｆ/ｍ]と推定される。
計算結果から、非特許文献６に示されている線路構造素子に関する一つの問題点が顕在化した。陽極を形成するアルミニウム箔１３上には、化成エッチング層１４だけでなく、端面化成処理された側面にもポリピロール層、カーボングラファイト層、および銀ペースト層が形成されている。化成エッチング層の線路長は、ほぼアルミニウム箔１３の面積拡大率の平方根となるが、側面はエッチングが施されていない。このため、線路構造素子において電磁波は線路の側面を透過するので実効線路長はアルミニウム箔の長さになる。これと同時に、非特許文献６に示されている線路構造素子の特性インピーダンスは、アルミニウム箔１３の幅（１．５[ｍｍ]）ではなく、アルミニウム箔１３の厚さ（２３０[μｍ]）の１．５倍程度となる。以上によりチップの端子インピーダンスと透過係数Ｓ２１が大きく損なわれていると考えられる。
非特許文献６に示されている線路構造素子の構造に関する一つの問題点が顕在化した。すなわち、市販されているエッチド化成アルミニウム箔の厚さは１１０[μｍ]程度以下であるが、非特許文献６に示されている線路構造素子では、端子インピーダンスと透過係数Ｓ２１を充分小さい値にするため、ならびに陽極であるエッチド化成アルミニウム箔に大きな直流電流を流すために、より厚いエッチド化成アルミ箔を使用する必要がある。これは入手性の困難化や、購入価格の上昇だけでなく、固体アルミニウムコンデンサの量産において一般的に採用されているロール巻き取り方式が採用できないという製造上の問題を引き起こす。
非特許文献６に示されている線路構造素子の固体電解質形成法に関する一つの問題点が顕在化した。すなわち、モノマピロールからポリピロール層を形成するための化成工程が非常に複雑である。ポリピロール層の形成法は、化学重合だけでなく電解重合をそれぞれ複数回実施するとともに重合反応に使用するモノマピロールを含む溶液に様々な薬剤を添加することによって最適化が図られている、これらは、アルミ電解コンデンサの１００年を超える歴史の中で、材料メーカやコンデンサメーカのノウハウとして蓄積されてきている。そしてこれらのノウハウは、集中要素モデルの素子であるコンデンサの特性向上に的が絞られ最適化されている。従来のノウハウの中から、１[ＧＨｚ]を超える帯域までの使用を想定する線路構造素子に適するノウハウを選択しさらに最適化するに膨大な作業が必要となり、ほぼ不可能である。
本発明は、電源分配回路における上記問題を根本的に解決する手段を提供することを目的の一つとしている。
上記課題を解決するため、請求項１記載の発明は、低インピーダンス損失線路構造に係り、マイクロストリップ線路構造が、両面にエッチング層を有する弁作用金属箔に化成処理を施して形成されるエッチド化成箔と、該エッチド化成箔の１面の方形領域以外の面に形成されるマスキング層と、該マスキング層を含むエッチド化成箔の１面に形成される第１の導電性ポリマー層と、該第１の導電性ポリマー層上に形成される第１のカーボングラファイト層と、該第１のカーボングラファイト層上の、前記方形領域の第１の対向辺から等距離を保つ領域に導電性金属粉ペーストを塗布して形成されるストリップ導体層と、前記エッチド化成箔の他面に形成される第２の導電性ポリマー層と、該第２の導電性ポリマー層上に形成される第２のカーボングラファイト層と、該第２のカーボングラファイト層上に前記導電性金属粉ペーストを塗布して形成されるプレーン導体層とを有する積層体を、前記方形領域の境界近傍のマスキング層上で方形に切断することによって形成されることを特徴としている。
また、請求項２記載の発明は、低インピーダンス損失線路構造に係り、請求項１記載の低インピーダンス損失線路構造において、前記マイクロストリップ線路構造が、前記弁作用金属箔に化成処理を施して形成される絶縁層を誘電体、前記導電性ポリマー層、および前記カーボングラファイト層を損失発生部とし、前記プレーン導体層を陽極、該プレーン導体層の前記方形領域の第２の対向辺に接する両端部を陽極端子部、前記ストリップ導体層を陰極、該ストリップ導体層の前記方形領域の前記第２の対向辺に接する両端部を陰極端子部、該ストリップ導体層の前記方形領域の前記第１の対向辺の長さを線路長として形成されることを特徴としている。
また、請求項３記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項２記載の低インピーダンス損失線路構造において、１[ＭＨｚ]から３[ＭＨｚ]より低い周波数帯域における透過係数が、公知のコンデンサの透過係数によって決まり、１[ＭＨｚ]から３[ＭＨｚ]より高い周波数帯域における透過係数が、前記低インピーダンス損失線路構造の透過係数と、該低インピーダンス損失線路構造の端子間の電磁結合によって決定されることを特徴としている。
また、請求項４記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項３記載の低インピーダンス損失線路構造において、前記低インピーダンス損失線路構造の透過係数が、該前記導電性ポリマー層および前記カーボングラファイト層の実効減衰定数の和と前記線路長によって決定され、前記実効減衰定数が、減衰定数と前記導電性ポリマー層または前記カーボングラファイト層の厚さが無限大の時に対する実厚さでの損失の割合との積によって決定され、前記減衰定数が、前記低インピーダンス損失線路構造の特性インピーダンスに４πを掛けた値と、前記低インピーダンス損失線路構造の線路幅と、前記導電性ポリマー層または前記カーボングラファイト層の表皮厚さと、前記導電性ポリマー層または前記カーボングラファイト層の導電率との積の逆数で決定されることを特徴としている。
また、請求項５記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項４記載の低インピーダンス損失線路構造において、前記実厚さでの損失の割合が、前記導電性ポリマー層または前記カーボングラファイト層の厚さの２倍を前記導電性ポリマー層または前記カーボングラファイト層の表皮厚さで割った値の負の値による、自然定数のべき乗を１から引いた値で決定されることを特徴としている。
また、請求項６記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項５記載の低インピーダンス損失線路構造において、前記低インピーダンス損失線路構造の特性インピーダンスが、特性インピーダンスを求める公知の式において前記誘電体の比誘電率の代わりに実効比誘電率を使用し、前記誘電体の厚さの代わりに実効厚さを使用することによって決定されることを特徴としている。
また、請求項７記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項６記載の低インピーダンス損失線路構造において、前記実効厚さが、前記誘電体の厚さを、前記導電性ポリマー層、または前記カーボングラファイト層への電界透過率と前記実厚さでの損失の割合から１を引いた値の平方根と前記導電性ポリマー層または前記カーボングラファイト層の厚さの積と、前記誘電体の厚さとの和で決定され、前記実効比誘電率が、前記誘電体の厚さを前記実効厚さで割った値による、前記誘電体の比誘電率のべき乗によって決まることを特徴としている。
また、請求項８記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項７記載の低インピーダンス損失線路構造において、前記マスキング層が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂またはこれらの混合物もしくは変性物から選択される１種以上の樹脂から形成されることを特徴としている。
また、請求項９記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項８記載の低インピーダンス損失線路構造において、前記マスキング層が、前記マスキング剤によって形成される第１のマスキング層と、ステンレス、ニッケル、ポリテトラフルオロエチレンを含むフッ化炭素樹脂、ケイ素樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の材料から成るマスキングテープが貼付されることによって形成される第２のマスキング層によって構成されることを特徴としている。
また、請求項１０記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項９記載の低インピーダンス損失線路構造において、マイクロストリップ線路構造が、前記第２のマスキング層を剥離した後に形成されることを特徴としている。
また、請求項１１記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１０記載の低インピーダンス損失線路構造において、前記導電性ポリマー層が、前記マスキング層形成後の前記エッチド化成箔をポリチオフェンまたはポリピロールの微粒子を含む水溶液中に浸漬することによって形成されることを特徴としている。
また、請求項１２記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１１記載の低インピーダンス損失線路構造において、前記マイクロストリップ線路構造が、少なくとも１０ＭＨｚから１０ＧＨｚの帯域において、１００[ｎｅｐ/ｍ] （ネパー/メートル）以上の減衰定数と、１ [Ω]以下の端子インピーダンスを有することを特徴としている。
また、請求項１３記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１２記載の低インピーダンス損失線路構造において、低インピーダンス損失線路部品が、前記陽極に導体箔を導電接着し、前記陰極に導体箔、または前記陰極端子部に２個の導体箔を導電接着し、前記導体箔の一部と前記マイクロストリップ線路構造を外装樹脂によって封止し、前記導体箔の他の一部を前記外装樹脂から露出させ、前記陽極に接続された前記導体箔の一端を第１の電源端子、前記陽極に接続された前記導体箔の他端を第２の電源端子、前記陰極端子部に接続された第１の前記導体箔の端部または前記陰極に接続された前記導体箔の一端を第１のグランド端子、前記陰極端子部に接続された第２の前記導体箔の端部または前記陰極に接続された前記導体箔の他端を第２のグランド端子として整形することによって形成されることを特徴としている。
また、請求項１４記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１３記載の低インピーダンス損失線路構造において、前記第１のグランド端子と前記第２のグランド端子が、前記マイクロストリップ線路構造の前記プレーン導体層に接着された前記陰極の端部に対向して位置されている前記第１の電源端子と前記第２の電源端子の内側に、それぞれ近接して配置されて形成されることを特徴としている。
また、請求項１５記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１４記載の低インピーダンス損失線路構造において、前記低インピーダンス損失線路部品が、印刷配線基板上に搭載されているスイッチング素子または半導体集積回路の受電端子近傍に搭載され、前記印刷配線基板の電源トレースまたは電源プレーンが、前記第１の電源端子と前記第２の電源端子を経由して前記スイッチング素子または前記半導体集積回路の受電端子と接続され、前記第１のグランド端子と前記第２のグランド端子が、前記スイッチング素子または前記半導体集積回路の受電端子に接続されている前記印刷配線基板のグランドトレースまたはグランドプレーンに対して並列に接続されることを特徴としている。
本発明をスイッチング機器またはディジタル機器に適用すると、スイッチング素子によって励起される電磁波の漏洩が大幅に抑圧されるために、スイッチング素子が使用されている機器の電磁環境適合性（ＥＭＣ）を大幅に向上させることが可能となる。
本発明をスイッチング機器またはディジタル機器に適用すると、アナログ回路とディジタル回路の混在設計が容易になる。
本発明をスイッチング機器またはディジタル機器に適用すると、これらの機器の小型軽量化、低コスト化、高変換効率化が可能になると共に、高信号品位（シグナルインテグリティ）と高電磁環境適合性（ＥＭＣ）を両立させることが可能となる。
（実施の形態１）
図６は、エッチド化成箔の一例である。図７は、エッチド化成箔にマスキング剤を含浸させて乾燥後マスキングテープを貼付した状態の一例である。図８は、マスキングテープを剥離し導電性ポリマー層とカーボングラファイト層を形成した状態の一例である。図９は、カーボングラファイト層上にストリップ導体層を形成した状態の一例である。図１０は、図９の断面線１８から見た断面図である。図１１は、図７の状態に、マスキングテープを貼付した状態の一例である。図１２は、マスキングテープを貼付した状態で導電性ポリマー層とカーボングラファイト層とストリップ導体層を形成した状態の一例である。図１３は、マスキングテープを剥離した状態の一例である。図１４は、図１３の断面線３７から見た断面図である。図１５は、半導体層を含むマイクロストリップ線路の断面の電界強度の電磁界解析結果の一例である。図１６は、本発明に係るマイクロストリップ線路構造の断面の電気力線と磁力線の模式図の一例である。
図６から図８の順序で、まず、アルミニウムを母材とするエッチド化成箔１１の一つの面に短冊形状のマスキングテープ１３を貼付した状態で、エッチド化成箔１１の非マスク部にマスキング剤を含浸させて乾燥する。次に、マスキングテープ１３を剥離した後、箔の両面にナノサイズの導電性ポリマーを含む溶液を含浸させて乾燥して導電性ポリマー層を形成する。次に、カーボンペーストを含浸させて乾燥してカーボングラファイト１４層を形成し、方形領域１５でアルミニウム箔とその両面のカーボングラファイト層とによるコンデンサ構造を形成する。ナノサイズの導電性ポリマーを使用することにより、化学重合反応工程が不要になる。
図９に示すように、方形領域１７を含むカーボングラファイト層１６上に銀ペーストを塗布してストリップ導体層１８を形成する。方形領域１７よりわずかに外側に設定する切断線２０で切り出してマイクロストリップ線路構造を形成する。図の裏面のカーボングラファイト層上には、銀ペーストを塗布することによりプレーン導体層が形成される。
図９の断面線１９に沿う断面図１０において、マイクロストリップ線路構造を含む積層体は、マスキング層２１と、ストリップ導体層２２と、カーボングラファイト層２３、２８と、エッチング部と化成膜を含む導電性ポリマー層２４、２５と、プレーン導体層２６と、エッチド化成箔２９とから構成されている。マスキング層２１は、切断線１９でマイクロストリップ線路構造として切り出される際に、エッチング部と化成膜を含む導電性ポリマー層２４、２５中で、導電性ポリマーとアルミニウムが短絡することを防止する。本実施の形態におけるストリップ導体層２２の幅は、切断線１９の間隔の１／３としている。
図１１において、図７の状態の両面のマスキング層上に、削除したマスキングテープ領域と同一の領域がくりぬかれている疎水性マスキングテープが貼付されている。疎水性マスキングテープには、導電性ポリマーやカーボンペーストが付着しにくいので、比較的高価な導電性ポリマー、カーボンペースト、および銀ペーストの使用量を抑制することが出来る。
図１２において、まず、箔の両面にナノサイズの導電性ポリマーを含む溶液を含浸させて乾燥して導電性ポリマー層を形成する。次に、カーボンペーストを含浸させて乾燥してカーボングラファイト層３４を形成する。次にカーボングラファイト層３４上に銀ペーストを塗布してストリップ導体層３５を形成する。図１３に示すように、方形領域わずかに外側に設定する切断線３６で切り出してマイクロストリップ線路構造を形成する。
図１３の断面線３７に沿う断面図１４において、マイクロストリップ線路構造を含む積層構造は、マスキング層４１と、ストリップ導体層４２と、カーボングラファイト層４３、４８と、エッチング部と化成膜を含む導電性ポリマー層４４、４６と、銀ペーストを塗布して形成されるプレーン導体層４８と、エッチド化成箔４４とから構成されている。マスキング層４１は、切断線４７でマイクロストリップ線路構造として切り出す際に、エッチング部と化成膜を含む導電性ポリマー層４４、４６中で、導電性ポリマーとアルミニウムが短絡することを防止する。本実施の形態におけるストリップ導体層４２の幅は、切断線４７の間隔の１／３としている。
図１５によると、ストリップ導体５５近傍の強電界領域は、ストリップ導体５５の幅の３倍を超えない。図１５に示す電界強度の高い領域のほとんどは半導体層５２、５４内に存在し、誘電体層内の電界は比較的弱い。また図１６に示すマイクロストリップ線路構造６６のストリップ導体６５とアルミニウム箔６１との間の電気力線のほとんどはカーボングラファイト層６５と導電性ポリマー層６２を透過している。マイクロストリップ線路構造６６の外部には磁力線６４が存在するが、電気力線はほとんど存在しない。電磁エネルギー（ポインチングベクトル）は電界と磁界の積で求められるので、マイクロストリップ線路構造６６の外部での電磁エネルギーは、ほぼゼロである。従って、マイクロストリップ線路構造６６の外部に存在する磁力線６４の作用は無視できる。
（実施の形態２）
図１７は、本発明に係るマイクロストリップ線路構造に金属箔を接着した低インピーダンス損失線路部品の基本構造の一例である。図１８は、本発明に係るマイクロストリップ線路構造に金属箔を接着した低インピーダンス損失線路部品の基本構造の他の一例である。図１９は、本発明に係るマイクロストリップ線路構造に金属箔を接着した低インピーダンス損失線路部品の基本構造の他の一例である。図２０は、本発明に係る低インピーダンス損失線路部品のＳ２１特性の計算結果の一例である。図２１は、本発明に係るマイクロストリップ線路構造の端子インピーダンス特性の計算結果の一例である。
図１７において、実施の形態１で設計したマイクロストリップ線路構造７３、７７のストリップ導体層７８に、陰極端子部７６を備えた導体箔７１が接着され、マイクロストリップ線路構造７３、７７のプレーン導体層７９に陽極端子部７２、７４を備えた導体箔７５が接着されて、低インピーダンス損失線路部品の基本構造が形成されている。
図１８において、実施の形態１で設計したマイクロストリップ線路構造８７のストリップ導体層８８の端部に、陰極端子部８２を備えた導体箔８９が接着され、マイクロストリップ線路構造８７のプレーン導体層８４に、陽極端子部８１、８５を備えた導体箔８３が接着されて、低インピーダンス損失線路部品の基本構造が形成されている。
図１９において、実施の形態１で設計したマイクロストリップ線路構造９７のストリップ導体層９９の端部に、陰極端子部９２、９５を備えた導体箔９８、９５が接着され、マイクロストリップ線路構造９７のプレーン導体層９３に、陽極端子部９１、９６を備えた導体箔９４が接着されて、低インピーダンス損失線路部品の基本構造が形成されている。
図１７から図１９において、マイクロストリップ線路構造を構成するプレーン導体層の幅を１．５ [ｍｍ]、ストリップ導体層の幅を０．５ [ｍｍ]、ストリップ導体層の厚さを１５[μｍ]、エッチド化成アルミニウム箔を金属槽中の電解液に浸漬して測定したときのアルミニウムと金属層間の静電容量値を１８０[μＦ／ｃｍ２]、エッチング部への導電性ポリマーの含浸率を６０％，エッチング表面に形成する化成膜の化成電圧を１１Ｖ、化成膜を形成する酸化アルミニウムの比誘電率を８．５、化成膜上に形成する第１の導電性ポリマー層の導電率を３００００[Ｓ／ｍ]、厚さを３[μｍ]、第１の導電性ポリマー層上に形成する第２の導電性ポリマー層の導電率を１２０００[Ｓ／ｍ]、厚さを３[μｍ]、第２の導電性ポリマー層上に形成する一般的なカーボングラファイト層の導電率を４０００[Ｓ／ｍ]、厚さを３０ [μｍ]、陽極端子部間の静電容量を１０−１８[Ｆ／ｍ]とする。
マイクロストリップ線路の特性インピーダンスＺ０を求める式（７）において、化成膜の厚さｔの代わりに式（２３）から得られるｄｅ[ｍ]を、化成膜の誘電率εｒの代わりに式（２４）から求めるεｒＸを使用し、ＺＷを真空の固有インピーダンス（１２０π）、ｅを自然定数（２．７１８３）とすると、実施の形態１で設計したマイクロストリップ線路構造の特性インピーダンスＺ１を求めることが出来る。
式（７）、式（１７）から式（２４）、および式（２６）から式（３４）に従って求めた、本実施の形態における低インピーダンス損失線路部品の、線路長に対応するＳ２１特性を図２０に示す。実施の形態１で設計したマイクロストリップ線路構造の、線路長に対応する端子インピーダンス特性を図２１に示す。
図２０に示すＳ２１特性の計算結果によると、本実施の形態における線路長１２ｍｍのマイクロストリップ線路構造低インピーダンス損失線路部品のＳ２１は、１０[ＭＨｚ]以上の帯域においてチップセラミックコンデンサのほぼ１／１０００である。図２１に示す端子インピーダンス特性の計算結果によると、マイクロストリップ線路構造の端子インピーダンスは、１００[ＭＨｚ]においてチップセラミックコンデンサの１／１００、１[ＧＨｚ]
においてチップセラミックコンデンサの１／３００である。
１００[ＭＨｚ]での本実施の形態におけるマイクロストリップ線路構造の端子インピーダンスは１０[ｍΩ]程度であり、約２００[Ω]と推定される半導体集積回路のオンチップインターコネクトのインピーダンスや、５０[Ω]またはそれよりやや大きいと推定されるインターポーザや印刷配線基板の信号トレースの特性インピーダンスに比べて充分に低い値である。
本発明に基づく本実施の形態においては、マイクロストリップ線路構造の電磁波進行路のほぼ全てにエッチングが施されているので、実効線路長は、チップ長に表面積拡大率の平方根を掛けた値としている。従って、Ｓ２１、端子インピーダンスとも、非特許文献６に示されている線路構造素子より良好な特性を示しており、非特許文献６に示されている線路構造素子の実用に関する一つの大きな問題が解消されている。
（実施の形態３）
図２２は、基本的なスイッチングモード電気回路に関する等価回路の一例である。図２３は、信号線路の電位波形と信号線路上の電界進行波の波形の一例である。図２４は、電源線路の電位波形と電源線路上の電界進行波の波形の一例である。図２５は、本発明に係る低インピーダンス損失線路構造を適用した基本的なスイッチングモード電気回路に関する等価回路の一例である。
非特許文献７および非特許文献８に示される孤立電磁波コンセプトによると、半導体集積回路内のトランジスタは、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。スイッチングモード電気回路を構成するトランジスタも同様である。
トランジスタのスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。
前記孤立電磁波コンセプトによると、トランジスタがオフからオンにスイッチングする瞬間に、トランジスタの電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。
図２２において、特性インピーダンスＺ0の伝送線路の途中にインバータ１０１が接続されている。特性インピーダンスＺ0の電源線路１０５は直流電源１０４とインバータ１０１との間に接続されており、特性インピーダンスＺ0の信号線路１０６はインバータ１０１と整合終端抵抗１０７との間に接続されている。インバータ１０１は、ＰチャネルＭＯＳＦＥＴ１０２とＮチャネルＭＯＳＦＥＴ１０３によるコンプリメンタリー構成である。インバータ１０１のオン状態とは、ＰチャネルＭＯＳＦＥＴ１０２がオンでＮチャネルＭＯＳＦＥＴ１０３がオフの状態であり、インバータ１０１のオフ状態はその逆である。
図２２において、インバータ１０１がオンすると、図２２中のＢ点とＣ点の電位は、図２３（ｂ）および図２４（ｂ）に示すような上昇または降下曲線を描いてＥ/２[Ｖ]となる。このとき、図２３（ａ）および図２４（ａ）に示す波形の孤立電界波１１１および１１３を含む孤立電磁波がインバータ１０１によって励起される。
孤立電界波１１１は、ＴＥＭ波を構成して信号線路１０６上を終端抵抗１０７に向かって電位を０[Ｖ]からＥ/２[Ｖ]に上昇させつつ進行する。孤立電界波１１１と逆極性の孤立電界波１１３は、ＴＥＭ波を構成して電源線路１０５上を直流電源１０４に向かって電位をＥ[Ｖ]からＥ/２[Ｖ]に降下させつつ進行する。
伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれ式（１）で表されるアンペアの法則、および式（２）で表される電位の定義として示される。式（１）および式（２）の積分は線路軸に直交する断面に対して行うので、図２３（ａ）および図２４（ａ）に示す電界進行波１１１および１１３の波形と、式（２）から得られる電圧進行波の波形は、同形で逆極性である。同様に、電界進行波１１１および１１３と同一の形状を有する磁界進行波の波形と、式（１）から得られる電流進行波の波形は、同形で逆極性である。
非特許文献７および非特許文献８に示されている孤立電磁波コンセプトによると、インバータ１０１がオンしたときの電磁現象は孤立電磁波の励起のみである。従って、図２３（ｂ）の電圧波形１１２は、信号線路１０６上を進行する孤立電界波１１１によって信号線路１０６が充電されることによって生じるので、孤立電界波１１１を進行軸に積分した波形となる。同様に図２４（ｂ）の電圧波形１１４は、電源線路１０５上を進行する孤立電界波１１３によって電源線路１０５が放電されることによって生じるので、孤立電界波１１３を進行軸に積分した波形となる。
電源線路１０５および信号線路１０６の電位波形の立ち上がり部分の波形は、図２３（ｂ）および図２４（ｂ）に示すように、正弦波の半周期波形に近似できる。非特許文献７および非特許文献８によると、この正弦波の周波数は、実効周波数（ｓｉｇｎｉｆｉｃａｎｔ ｆｒｅｑｕｅｎｃｙ）に近似出来る。実効周波数の定義は、トランジスタの立ち上がり波形の最大傾斜部の接線と時間軸から得られる立ち上がり時間と円周率との積の逆数であって、近似の確かさ（ａｃｃｕｒａｃｙ）は９２％以上と見込まれている。
機器の電気回路設計は、特に、時間的に変化する電気現象に注目して行われる。図２２の等価回路において時間的に変化するのは、インバータ１０１がオンまたはオフになる過渡期間のみである。従って、非特許文献７および非特許文献８によると、単一スペクトラムである実効周波数で、スイッチングモードの電気回路の電磁気学に忠実な設計や基本動作の解析を行うことが可能となる。
非特許文献７および非特許文献８によると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
図２２の等価回路において、信号線路１０６上を進む孤立電界波１１１は整合終端抵抗１０７で最終的には消費されて消滅するが、信号線路１０６の電圧はＥ/２[Ｖ]までしか上昇していないので、信号としては定常に至っていないと考えられる。一方、電源線路１０５の電位はＥ[Ｖ]からＥ/２[Ｖ]に降下し、電源線路１０５上を進む孤立電界波１１３の最終的な挙動が不明であるので、この部分も定常に至っていないと考えられる。
図２２の等価回路の理想的な動作は、Ｄ点の電位と、Ｂ点の電位が出来るだけ速く定常電圧であるＥ[Ｖ]に到達するとともに、Ａ点から直流電源１０４に孤立電磁波を漏洩させないことであろう。前者はシグナルインテグリティ（信号品位）に関係し、後者はＥＭＣ（電磁適合性）に関係する。
図２５の等価回路は、直流電源１２１、ドライバ１２２、レシーバ１２９、ドライバ１２２を構成するＰチャネルＭＯＳＦＥＴ１２３およびＮチャネルＭＯＳＦＥＴ１２４、低インピーダンス損失線路１２５、電源線路１２６、信号線路１２７、および整合終端抵抗１２８から構成されている。図２２の等価回路との差違は、図２５の等価回路では直流電源１２１と電源線路１２６との間に本発明に係る低インピーダンス損失線路１２５が挿入されていることだけである。
図２５において、電源線路１２６と信号線路１２７の特性インピーダンスは、通常５０[Ω]以上であるが、これに対して低インピーダンス損失線路１２５の端子インピーダンスは、実施の形態１および実施の形態２で設計した同軸線路構造チップおよびマイクロストリップ線路構造の計算値を使用すると１０ｍΩ]前後と充分小さい値である。実施の形態１および実施の形態２で設計した低インピーダンス損失線路部品を使用する場合には、端子が存在するが、電源端子とグランド端子の間のインピーダンスは５０[Ω]に対して大きく異なることは無い。従って、孤立電磁波はほとんど制限を受けることなく低インピーダンス損失線路部品内に進行し、同軸線路構造チップの端部に至り反射する。
ドライバ１２２がオフからオンに変化する時の信号線路１２７の電位波形と、信号線路１２７上を進む孤立電界波形、並びに電源線路１２６の電位波形と電源線路１２６上を進む孤立電界波形は、図２２の場合と同様である。従って、図２５の回路の動作解析にも図２３と図２４の波形を使用する。
図２５において、電源線路１２６上を進行する孤立電磁波のほぼ全てが、低インピーダンス損失線路１２５との接続点で反射する。反射後の孤立電界波の極性は信号線路１２７上に励起された孤立電界波と同極性となる。反射波は電源線路１２６をドライバ１２２に向かって進行する。ドライバ１２２がオン状態を維持していれば、反射波はドライバ１２２を構成するＰチャネルＭＯＳＦＥＴ１２３を経由して信号線路１２７に入る。信号線路１２７に入った反射波は、信号線路１２７の電位をＥ/２[Ｖ]からほぼＥ[Ｖ]に上昇させつつ進行し、整合終端抵抗１２８で消滅する。
このとき、電源線路１２６の長さが孤立電磁波の波長に対して充分短ければ、ドライバ１２２がオンした直後に反射波によるＥ/２[Ｖ]からＥ[Ｖ]までの電位上昇が行われるので、Ｃ点およびＤ点で観測される信号電圧波形の上昇時間は、ドライバ１２２のオン動作時間にほぼ等しくなる。本発明に係る低インピーダンス線路構造は印刷配線基板上に搭載することを想定しているので半導体集積回路内部の電源線路１２６の長さを短縮することは出来ないが、本発明に係る低インピーダンス線路構造を半導体集積回路の電源端子に充分近づけて接続するとシグナルインテグリティ（信号品位）が向上する可能性がある。
図２５において、低インピーダンス損失線路１２５の端子インピーダンスは１０[ｍΩ]前後と、信号電圧をほぼ電源電圧にするのに充分低い値であるが、電源線路１２６を進行する孤立電磁波の一部は、低インピーダンス損失線路１２５に侵入する。侵入した孤立電磁波が外部に漏洩するとＥＭＣ（電磁適合性）問題を引き起こす。実用されているスイッチングモード機器が引き起こすＥＭＣ問題の９９％程度が、電源分配回路からの電磁波の漏洩が原因となっていると考えられている。
放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒ[ｍ]の距離での電界強度Ｅは、ＩＥＣ ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。
例えば家庭内使用を目的とするクラスＢ情報技術装置から１０[ｍ]の距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＩＥＣ−ＣＩＳＰＲ２２）標準規格で決められており、３０[ＭＨｚ]から２３０[ＭＨｚ]で３０[ｄＢμＶ／ｍ]、２３０[ＭＨｚ]から１[ＧＨｚ]で３７[ｄＢμＶ／ｍ]である。式(３７)から、例えば、２３０[ＭＨｚ]での許容放射電力値を求めると、２[ｎＷ]となる。
実施の形態２で設計した図１７の構造の低インピーダンス損失線路部品を使用し、図２５のドライバ１２２の代わりに５０個の受電端子が設けられており１００[Ｗ]の消費電力を有する半導体集積回路を想定すると、１個の受電端子で２[Ｗ]の電力を分担していることになる。
次に、半導体集積回路の１０個の受電端子毎に、実施の形態２で設計した、６[ｍｍ]の長さのチップを内蔵する低インピーダンス損失線路部品が合計５個使用されている場合について、スイッチングモード機器の電源分配回路から機器の外部に放射する不要電磁波の電力量を試算する。
電源線路１２６と信号線路１２７の特性インピーダンスが等しいとすると、図２２において、ドライバ１２２によって励起された電磁波が信号線路１２７の電位を０[Ｖ]からＥ／２ [Ｖ]まで上昇させるエネルギーと、電源線路１２６に向かう電磁波が電源線路の電位をＥ[Ｖ]からＥ／２ [Ｖ] まで降下させるエネルギーの比は、１：３である。従って、ドライバ１２２に代わって使用される消費電力１００[Ｗ]の半導体集積回路から電源線路１２６に向かう孤立電界波の電力は７５[Ｗ]となる。
電源線路１２６の特性インピーダンスを５０[Ω]とし、低インピーダンス損失線路１２５に、実施の形態２で設計した６[ｍｍ]のチップ長を有する低インピーダンス損失線路部品が使用されるとしたときの２３０[ＭＨｚ]における透過係数Ｓ２１は−９２ｄＢである。電力の透過係数はこの値の２倍となる。このときの、５個の低インピーダンス損失線路部品の内の１個を透過する電力は９．４[ｎＷ]となる。
９．４[ｎＷ]のうちの全てが大気中に放射され、放射するまでの過程で、孤立電磁波が多くの箇所で反射を繰り返すことによってその１０％のエネルギーが２３０[ＭＨｚ]から１[ＧＨｚ]の間の1つの周波数に存在すると仮定した場合の、放射電磁波のエネルギーは０．９４[ｎＷ]である。この値は、ＶＣＣＩ（ＩＥＣ−ＣＩＳＰＲ２２）標準規格から求められるクラスＢ情報技術装置の放射電力許容値２[ｎＷ]を充分満たす。
図２５の等価回路において、ドライバが、それぞれ大容量を有する１個ずつの半導体素子から構成される電力変換回路の場合においては、非特許文献７および非特許文献８によると、半導体素子のゲートディレーまたは上昇／降下時間から求められる実効周波数のみで、ＶＣＣＩ（ＩＥＣ−ＣＩＳＰＲ２２）標準規格への適合性を判断することが出来る。
実効周波数が３０[ＭＨｚ]以下の場合は、放射妨害波だけでなく電源ラインから漏洩する伝導妨害波に対する規格にも適合させる必要がある。非特許文献７および非特許文献８によると、電力変換回路の大容量トランジスタによって生じる妨害波は単一スペクトラムであるので、放射電磁波の全てのエネルギーが実効周波数に集中する。従って、妨害波の電力を半導体集積回路とした前記設計例のように１／１０に出来ない。しかし、図２０から、低インピーダンス損失線路部品の線路長を６ｍｍより長くすることによって、十分な値のＳ２１を確保できることが判る。
電力変換回路への応用を想定して、例えば図１７の構造の低インピーダンス損失線路部品の電流容量を増やすには、陽極の導体箔７７の厚さを大きくし、不足の場合はさらに幅を大きくすることによって実現できる。印加電圧が大きい場合は化成膜を厚くすることによって対応できるが、これによってＳ２１特性が劣化する。従ってこの場合は、線路長をより長くする必要があるがその程度はわずかである。電力変換回路用に最適なマイクロストリップ線路構造および低インピーダンス損失線路部品の設計は、実施の形態１および実施の形態２に示した方法で比較的容易に行うことが出来る。
（実施の形態４）
図２６は、本発明に係る、低インピーダンス損失線路部品を印刷配線基板に搭載した状態の一例である。
図２６において、低インピーダンス損失線路部品１３１は、印刷配線基板１３６上の半導体集積回路１３２に隣接する位置に搭載されている。低インピーダンス損失線路部品１３１の電源端子はビア１３４によって電源配線１３３に直列に挿入されている。低インピーダンス損失線路部品１３１のグランド端子はビア１３４によってグランドプレーン１３５に並列に接続されている。このような形態で低インピーダンス損失線路部品１３１を使用することにより、半導体集積回路１３２から進行してくる電磁波を低インピーダンス損失線路部品１３１内の線路チップに効率よく導くことが出来るとともに、直流電流を低インピーダンス損失線路部品１３１の陽極とグランドプレーン１３５の間に流すことが出来るので、低インピーダンス損失線路部品１３１内での直流電圧降下や電力消費を減らすことが出来る。
低インピーダンス損失線路部品１３１の一端の電源端子が、印刷配線基板１３６に搭載される半導体集積回路１３２の１個以上の受電端子に、ビア１３４および電源配線１３３を経由して接続される。１個の低インピーダンス損失線路部品１３１当たりの半導体集積回路１３２の受電端子の数が少ないほど、または低インピーダンス損失線路部品１３１のチップ長が長いほど、半導体集積回路から電源線路を経由する不要電磁波の漏洩を抑圧できる。
前述のように、低インピーダンス損失線路部品１３１の透過係数Ｓ２１が充分小さいため、その使用数を通過する直流電流のみで決めることが出来る。この場合の低インピーダンス損失線路部品１３１の使用数は、半導体集積回路１３２の定格消費電力値を電源電圧値で割った値を、低インピーダンス損失線路部品１３２の定格直流電流で割った値となる。低インピーダンス損失線路部品１３２のチップ長の選択に際しても、透過係数Ｓ２１が充分小さいので、ボード上の搭載余裕度とコストを優先させることが可能である。
図２６において、低インピーダンス損失線路部品１３１の電源端子に接続されている電源配線１３３の間に、グランドプレーン１３５が配置されている。これにより、低インピーダンス損失線路部品１３１の電源端子間だけでなく、半導体集積回路に接続されている不要電磁波を多く含む電源配線と直流電源側の電源配線との間の電磁結合が抑圧される。以上から、図２６のビアの内、半導体集積回路に接続されている電源配線に接続されるビアは非貫通ビアとすることが望ましい。
以上のように、コンデンサの最適選定や最適配置が非常に困難な従来の電源分配回路設計と比較すると、本発明の低インピーダンス損失線路部品を使用する電源分配回路の設計は遙かに容易である。
本発明は、従来の技術では解決が困難であったスイッチングモード電気回路を使用する電気・電子機器のＥＭＣ（電磁適合性）問題を容易に解決することが出来る。特に高速スイッチング素子を内蔵する半導体集積回路、並びに半導体集積回路を内蔵する、情報技術機器、マルチメディア機器、電力変換機器の、高性能化、設計容易化と設計期間の短縮化、小型軽量化、低消費電力化、低コスト化、品質・信頼性の向上、ＥＭＣ問題の解消又は低減、電磁ノイズによる誤動作の低減、およびシグナルインテグリティの向上を実現することが出来る。
図１は、図１は、非特許文献６に示されている線路構造素子の内蔵チップの構造の一例である。 図２は、非特許文献６に示されている線路構造素子の外形の一例である。 図３は、非特許文献６に示されている線路構造素子のＳ２１特性の測定結果の一例である。 図４は、非特許文献６に示されている線路構造素子のＳ２１特性の計算結果の一例である。 図５は、非特許文献６に示されている線路構造素子のインピーダンス特性の計算結果の一例である。 図６は、エッチド化成箔の一例である。 図７は、エッチド化成箔にマスキングテープを貼付し、マスキング剤を含浸させた状態の一例である。 図８は、マスキングテープを剥離し導電性ポリマー層とカーボングラファイト層を形成した状態の一例である。 図９は、カーボングラファイト層上にストリップ導体層を形成した状態の一例である。 図１０は、図９の断面線１８から見た断面図である。 図１１は、図７の状態に、マスキングテープを貼付した状態の一例である。 図１２は、マスキングテープを貼付した状態で導電性ポリマー層とカーボングラファイト層とストリップ導体層を形成した状態の一例である。 図１３は、マスキングテープを剥離した状態の一例である。 図１４は、図１３の断面線３７から見た断面図である。 図１５は、半導体層を含むマイクロストリップ線路の断面の電界強度の電磁界解析結果の一例である。 図１６は、本発明に係るマイクロストリップ線路構造の断面の電気力線と磁力線の模式図の一例である。 図１７は、本発明に係るマイクロストリップ線路構造に金属箔を接着した低インピーダンス損失線路部品の基本構造の一例である。 図１８は、本発明に係るマイクロストリップ線路構造に金属箔を接着した低インピーダンス損失線路部品の基本構造の他の一例である。 図１９は、本発明に係るマイクロストリップ線路構造に金属箔を接着した低インピーダンス損失線路部品の基本構造の他の一例である。 図２０は、本発明に係る低インピーダンス損失線路部品のＳ２１特性の計算結果の一例である。 図２１は、本発明に係るマイクロストリップ線路構造の端子インピーダンス特性の計算結果の一例である。 図２２は、基本的なスイッチングモード電気回路に関する等価回路の一例である。 図２３は、信号線路の電位波形と信号線路上の電界進行波の波形の一例である。 図２４は、電源線路の電位波形と電源線路上の電界進行波の波形の一例である。 図２５は、本発明に係る低インピーダンス損失線路構造を適用した基本的なスイッチングモード電気回路に関する等価回路の一例である。 図２６は、本発明に係る、低インピーダンス損失線路部品を印刷配線基板に搭載した状態の一例である。
１、２９、４５、６１ アルミニウム箔
２ 化成エッチング層
３ ポリピロール層
４、１４、２３、２８、３４、４３、４９、６７ カーボングラファイト層
５ 銀ペースト層
６ 陰極端子
７ 陽極端子
８ 外装樹脂
１１ エッチド化成箔
１２、２１、４１ マスキング層
１３、３１、３３ マスキングテープ
１５、１６、３２ 短冊形状の領域
１７、２２、３５、４２、５５、６５、７８、８８、９９ ストリップ導体層
１８、３７ 断面線
１９、２７、３６、４７ 切断線
２４、２５、４４、４６、６２ エッチング部と化成膜を含む導電性ポリマー層
２６、４８、５１、７９、８４、９３ プレーン導体層
５２、５４ 半導体層
５３ 誘電体層
５６ 電界強度マップ
６３ 電気力線
６４ 磁力線
６６、７３、７７、８７、９７ マイクロストリップ線路構造
７１、７５、８３、８９、９４、９８、１００ 導体箔
７２、７４、８１、８６、９１、９６ 陽極端子部
７６、８２、８５、９２、９５ 陰極端子部
１０１ インバータ
１０２、１２３ ＰチャネルＭＯＳＦＥＴ
１０３、１２４ ＮチャネルＭＯＳＦＥＴ
１０４、１２１ 直流電源
１０５、１２６ 電源線路
１０６、１２７ 信号線路
１０７、１２８ 整合終端抵抗
１１１、１１３ 孤立電界波
１１２、１１４ 電圧波形
１２２ ドライバ
１２５ 低インピーダンス損失線路
１２９ レシーバ
１３１ 低インピーダンス損失線路部品
１３２ 半導体集積回路
１３３ 電源配線
１３４ ビア
１３５ グランドプレーン
１３６ 印刷配線基板

Claims (15)

  1. マイクロストリップ線路構造が、両面にエッチング層を有する弁作用金属箔に化成処理を施して形成されるエッチド化成箔と、該エッチド化成箔の１面の方形領域以外の面に形成されるマスキング層と、該マスキング層を含むエッチド化成箔の１面に形成される第１の導電性ポリマー層と、該第１の導電性ポリマー層上に形成される第１のカーボングラファイト層と、該第１のカーボングラファイト層上の、前記方形領域の第１の対向辺から等距離を保つ領域に導電性金属粉ペーストを塗布して形成されるストリップ導体層と、前記エッチド化成箔の他面に形成される第２の導電性ポリマー層と、該第２の導電性ポリマー層上に形成される第２のカーボングラファイト層と、該第２のカーボングラファイト層上に前記導電性金属粉ペーストを塗布して形成されるプレーン導体層とを有する積層体を、前記方形領域の境界近傍のマスキング層上で方形に切断することによって形成されることを特徴とする、低インピーダンス損失線路構造
  2. 請求項１記載の低インピーダンス損失線路構造において、前記マイクロストリップ線路構造が、前記弁作用金属箔に化成処理を施して形成される絶縁層を誘電体、前記導電性ポリマー層、および前記カーボングラファイト層を損失発生部とし、前記プレーン導体層を陽極、該プレーン導体層の前記方形領域の第２の対向辺に接する両端部を陽極端子部、前記ストリップ導体層を陰極、該ストリップ導体層の前記方形領域の前記第２の対向辺に接する両端部を陰極端子部、該ストリップ導体層の前記方形領域の前記第１の対向辺の長さを線路長として形成されることを特徴とする、低インピーダンス損失線路構造
  3. 請求項１から請求項２記載の低インピーダンス損失線路構造において、１[ＭＨｚ]から３[ＭＨｚ]より低い周波数帯域における透過係数が、公知のコンデンサの透過係数によって決まり、１[ＭＨｚ]から３[ＭＨｚ]より高い周波数帯域における透過係数が、前記低インピーダンス損失線路構造の透過係数と、該低インピーダンス損失線路構造の端子間の電磁結合によって決定されることを特徴とする、低インピーダンス損失線路構造。
  4. 請求項１から請求項３記載の低インピーダンス損失線路構造において、前記低インピーダンス損失線路構造の透過係数が、該前記導電性ポリマー層および前記カーボングラファイト層の実効減衰定数の和と前記線路長によって決定され、前記実効減衰定数が、減衰定数と前記導電性ポリマー層または前記カーボングラファイト層の厚さが無限大の時に対する実厚さでの損失の割合との積によって決定され、前記減衰定数が、前記低インピーダンス損失線路構造の特性インピーダンスに４πを掛けた値と、前記低インピーダンス損失線路構造の線路幅と、前記導電性ポリマー層または前記カーボングラファイト層の表皮厚さと、前記導電性ポリマー層または前記カーボングラファイト層の導電率との積の逆数で決定されることを特徴とする、低インピーダンス損失線路構造。
  5. 請求項１から請求項４記載の低インピーダンス損失線路構造において、前記実厚さでの損失の割合が、前記導電性ポリマー層または前記カーボングラファイト層の厚さの２倍を前記導電性ポリマー層または前記カーボングラファイト層の表皮厚さで割った値の負の値による、自然定数のべき乗を１から引いた値で決定されることを特徴とする、低インピーダンス損失線路構造。
  6. 請求項１から請求項５記載の低インピーダンス損失線路構造において、前記低インピーダンス損失線路構造の特性インピーダンスが、特性インピーダンスを求める公知の式において前記誘電体の比誘電率の代わりに実効比誘電率を使用し、前記誘電体の厚さの代わりに実効厚さを使用することによって決定されることを特徴とする、低インピーダンス損失線路構造。
  7. 請求項１から請求項６記載の低インピーダンス損失線路構造において、前記実効厚さが、前記誘電体の厚さを、前記導電性ポリマー層、または前記カーボングラファイト層への電界透過率と前記実厚さでの損失の割合から１を引いた値の平方根と前記導電性ポリマー層または前記カーボングラファイト層の厚さの積と、前記誘電体の厚さとの和で決定され、前記実効比誘電率が、前記誘電体の厚さを前記実効厚さで割った値による、前記誘電体の比誘電率のべき乗によって決まることを特徴とする、低インピーダンス損失線路構造。
  8. 請求項１から請求項７記載の低インピーダンス損失線路構造において、前記マスキング層が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂またはこれらの混合物もしくは変性物から選択される１種以上の樹脂から形成されることを特徴とする、低インピーダンス損失線路構造
  9. 請求項１から請求項８記載の低インピーダンス損失線路構造において、前記マスキング層が、前記マスキング剤によって形成される第１のマスキング層と、ステンレス、ニッケル、ポリテトラフルオロエチレンを含むフッ化炭素樹脂、ケイ素樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の材料から成るマスキングテープが貼付されることによって形成される第２のマスキング層によって構成されることを特徴とする、低インピーダンス損失線路構造
  10. 請求項１から請求項９記載の低インピーダンス損失線路構造において、マイクロストリップ線路構造が、前記第２のマスキング層を剥離した後に形成されることを特徴とする、低インピーダンス損失線路構造
  11. 請求項１から請求項１０記載の低インピーダンス損失線路構造において、前記導電性ポリマー層が、前記マスキング層形成後の前記エッチド化成箔をポリチオフェンまたはポリピロールの微粒子を含む水溶液中に浸漬することによって形成されることを特徴とする、低インピーダンス損失線路構造
  12. 請求項１から請求項１１記載の低インピーダンス損失線路構造において、前記マイクロストリップ線路構造が、少なくとも１０ＭＨｚから１０ＧＨｚの帯域において、１００[ｎｅｐ/ｍ] （ネパー/メートル）以上の減衰定数と、１
    [Ω]以下の端子インピーダンスを有することを特徴とする、低インピーダンス損失線路構造
  13. 請求項１から請求項１２記載の低インピーダンス損失線路構造において、低インピーダンス損失線路部品が、前記陽極に導体箔を導電接着し、前記陰極に導体箔、または前記陰極端子部に２個の導体箔を導電接着し、前記導体箔の一部と前記マイクロストリップ線路構造を外装樹脂によって封止し、前記導体箔の他の一部を前記外装樹脂から露出させ、前記陽極に接続された前記導体箔の一端を第１の電源端子、前記陽極に接続された前記導体箔の他端を第２の電源端子、前記陰極端子部に接続された第１の前記導体箔の端部または前記陰極に接続された前記導体箔の一端を第１のグランド端子、前記陰極端子部に接続された第２の前記導体箔の端部または前記陰極に接続された前記導体箔の他端を第２のグランド端子として整形することによって形成されることを特徴とする、低インピーダンス損失線路構造
  14. 請求項１から請求項１３記載の低インピーダンス損失線路構造において、前記第１のグランド端子と前記第２のグランド端子が、前記マイクロストリップ線路構造の前記プレーン導体層に接着された前記陰極の端部に対向して位置されている前記第１の電源端子と前記第２の電源端子の内側に、それぞれ近接して配置されて形成されることを特徴とする、低インピーダンス損失線路構造
  15. 請求項１から請求項１４記載の低インピーダンス損失線路構造において、前記低インピーダンス損失線路部品が、印刷配線基板上に搭載されているスイッチング素子または半導体集積回路の受電端子近傍に搭載され、前記印刷配線基板の電源トレースまたは電源プレーンが、前記第１の電源端子と前記第２の電源端子を経由して前記スイッチング素子または前記半導体集積回路の受電端子と接続され、前記第１のグランド端子と前記第２のグランド端子が、前記スイッチング素子または前記半導体集積回路の受電端子に接続されている前記印刷配線基板のグランドトレースまたはグランドプレーンに対して並列に接続されることを特徴とする、低インピーダンス損失線路構造
JP2009035672A 2009-02-18 2009-02-18 低インピーダンス損失線路構造 Pending JP2010193190A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009035672A JP2010193190A (ja) 2009-02-18 2009-02-18 低インピーダンス損失線路構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009035672A JP2010193190A (ja) 2009-02-18 2009-02-18 低インピーダンス損失線路構造

Publications (1)

Publication Number Publication Date
JP2010193190A true JP2010193190A (ja) 2010-09-02

Family

ID=42818753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009035672A Pending JP2010193190A (ja) 2009-02-18 2009-02-18 低インピーダンス損失線路構造

Country Status (1)

Country Link
JP (1) JP2010193190A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103500B1 (ja) * 2021-11-08 2022-07-20 Ｕｂｅマシナリー株式会社 ノイズフィルタおよび電気回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103500B1 (ja) * 2021-11-08 2022-07-20 Ｕｂｅマシナリー株式会社 ノイズフィルタおよび電気回路
WO2023080163A1 (ja) * 2021-11-08 2023-05-11 Ｕｂｅマシナリー株式会社 ノイズフィルタおよび電気回路

Similar Documents

Publication Publication Date Title
JP2010045471A (ja) 低インピーダンス損失線路
CN101627450B (zh) 电容元件、印刷布线板、半导体封装以及半导体电路
TW200409153A (en) Strip line element, printed circuit board carrying member, circuit board, semiconductor package and method for forming same
JP2010171601A (ja) 低インピーダンス損失線路構造
Xu et al. The development of a closed-form expression for the input impedance of power-return plane structures
Pak et al. Modeling and measurement of radiated field emission from a power/ground plane cavity edge excited by a through-hole signal via based on a balanced TLM and via coupling model
JP2009254002A (ja) スイッチング電源装置
JP2009252754A (ja) 回路、回路設計方法、および回路構成素子
JP2010193190A (ja) 低インピーダンス損失線路構造
JP2009283748A (ja) 低インピーダンス損失線路
JP2009260088A (ja) パルストランス
JP2009253125A (ja) 印刷配線基板
JP2011176558A (ja) ロウパスフィルタ
JP2009272582A (ja) 低インピーダンス損失線路部品
JP2011066864A (ja) 電源デカップリング部品
JP2013175612A (ja) 電源デカップリング部品
JP2009253991A (ja) スイッチング電源装置
JP2010074209A (ja) 減衰伝送線路構造
JP2009302908A (ja) 低インピーダンス損失線路
JP2010028519A (ja) ディジタル回路システム
JP2011159940A (ja) 電源デカップリング素子
JP2010028520A (ja) 損失線路部品
Luo et al. An improved design for transmission line busbar EMI filter
JP2009284293A (ja) 低インピーダンス損失線路
JP2010130371A (ja) 集中要素モデル型減衰伝送線路構造