JP2010074209A - 減衰伝送線路構造 - Google Patents

Abstract

【課題】数百[kHz]から１[GHz]を超える帯域に亘って非常に低い端子インピーダンスと透過係数を有する、コンデンサでは実現不可能な理想電源の機能を伝送線路構造で実現する。
【解決手段】
本発明のは、エッチング面上に誘電体酸化皮膜が形成された弁作用金属箔と前記誘電体酸化皮膜上に形成される導電性ポリマー層とからなる電極構造チップを内蔵し、電源端子５１、グランド端子５２、および外装樹脂５３から成る低インピーダンス損失線路部品５４を、印刷配線基板５５に搭載し、電源端子５１を電源ビア５８によって電源配線５７に直列に挿入し、低インピーダンス損失線路部品５４のグランド端子５２をグランドビア５９によってグランドプレーン５６に並列に接続することによって、数百[kHz]から１[GHz]を超える帯域に亘って非常に低い端子インピーダンスと透過係数を有する理想電源の機能を実現する。
【選択図】 図１４

Description

本発明は、回路または回路部品に関し、特に、高速スイッチング素子を使用する、情報技術装置やディジタルデータ通信機器の直流電源分配回路、並びに高周波ＤＣ−ＤＣコンバータ等の電力変換器に使用し、小型軽量化が可能で、変換効率、信号品位（シグナルインテグリティ）、および電磁環境適合性（ＥＭＣ）を向上させることが出来る減衰伝送線路構造に関する。

近年、コンピュータを初めとするディジタル回路システムの高性能、小型化の要求が強い。ディジタル回路システムを構成するトランジスタの高速化は、高性能化や小型化に効果があるが、電磁ノイズや消費電力が増えると考えられて来た。

ＩＥＣにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるＣＩＳＰＲ３２の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０[MHz]から６[GHz]まで、電源ラインおよび通信線による伝導妨害波について１５０[kHz]から３０[MHz]までが規制の対象となる。許容値は従来の情報技術装置向けのＣＩＳＰＲ２２と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。

一方、半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。非特許文献１によると、２００７年のテクノロジノードにおける高性能ＭＰＵのＰチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ps]（ピコ秒）であり、電源電圧は１．１[V]である。

電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。

定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長く回路内での電磁波の挙動が強弱振動だけと見なしても通常の界路設計においてほぼ不都合が生じないと見なされる状態である。低周波アナログ回路や、およそ１[ns]以上の立ち上がり時間を有するトランジスタと１０[cm]以下の長さの配線で構成される回路は、実用上、準定常状態と見なすことの出来る回路の一例であるとされて来た。

電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。

電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。

マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。マックスウエルは、１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することをこの式を用いて理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。

電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge
impedanceまたはwave impedance）と呼ばれる。

電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。

電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。

式（３）において、γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、nep/m（ネパー／メートル）の単位で表される。１
[nep/m]は、１メートル進行して振幅がexp^-1または０.３６８倍に減衰することを意味する。

電磁気学によると、式（３）中のγ ²を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ/ε_０ω）を実数部（ε_r）で割った値を誘電体損失の正接と呼び、tanδで表す。但し、tanδは、電磁気学上、深い意味を持たない。

電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。

電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ_０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。

回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては、導体中を電荷の移動による電流が流れることが出来る。

物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸方向にはわずかな電界しか印加されないので、電荷の平均移動速度は極めて遅い。

例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（dq/dt）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[mm/s]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給が支障なく行われる。

伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。

電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（dq/dt）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数ではない電流密度Jに対応させている。

交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前である。また、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で、同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。

電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では、波動の主体をスカラー量のラプラシアンとするベクトル関数で表現し、波動の主体を特定していない。導体電流が導体間電圧とともに波となることが、電気回路を支配する電磁気学と整合していなので、電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られる電信方程式は、電磁気学とは無関係であり、また電磁気学に整合していないことになる。

電流の定義が電磁気学に整合していないとなると、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する事態が生じる可能性がある。電気通信工学にはこのような問題が内在するが、歴史が古く伝送線路設計への豊富な適用実績を背景に、従来通りの連続波を対象とする伝送線路設計では電磁気学との矛盾が顕在化しないよう、工夫が施されている。

スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であると言う考え方が支配的である。しかし電気通信工学のディジタル回路への実用実績が少ないため、電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する可能性がある。

電磁気学によれば、絶縁された２本の導体で構成される伝送線路に印加された電磁波は、ＴＥＭモードとなって準光速で進行する。絶縁が真空であれば進行速度は高速となる。このとき伝送線路で観測される電流や電圧は、それぞれ式(１)および式(２)から求められ、実態は伝送線路の導体ではなくて絶縁体中を進む電界波と磁界波である。電気通信工学によると、伝送線路上のＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。

電磁気学と電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。平板導体や絶縁体の材料特性は、伝送線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。

電気通信工学によると、直径ａの２本の導線の中心間を距離ｄだけ離して平行に配置した構造の、レッヘル線路の特性インピーダンスは次式から求めることが出来る。

電気通信工学によると、実用的なマイクロストリップ線路ならびに平行板線路の特性インピーダンスは次式から求めることが出来る。

電気通信工学によると、既知の特性インピーダンスＺ_０を有する伝送線路を通して未知の特性インピーダンスＺ_１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ_１１は、次式で表される。

電気通信工学によると、反射係数がＳ_１１である、線路間の透過係数Ｓ_２１Γは、次式で表される。

電気通信工学によると減衰定数α１を超える損失線路の透過係数Ｓ_２１αは、次式で表される。

電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。

高速ディジタルデータ通信機器の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う伝送線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う伝送線路設計には、電磁気学との矛盾があり適さない。

高速ディジタルデータ通信機器や高周波電力変換器おける直流電源は、回路に電荷を供給すると考えられている。

電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、単位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。この事実はあまり知られていない。

修正された電磁気学によると、電界に関する静電（electrostatic）エネルギーｗ_Ｅは、次式で表される。

このように、静電エネルギーｗ_Ｅは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして媒質に蓄積していることになる。

なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギーｗ_Ｃは、電極距離をｄ、電極面積をＳとすると、次式で表される。

電磁気学によると磁界に関する静磁気（magnetostatic）エネルギーｗ_Ｈは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。

電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギーw_Ｌは、リアクトルの磁路長をl 、磁路の断面積をSとすると、次式で表される。

非特許文献４および非特許文献５に示される孤立電磁波コンセプトによると、半導体集積回路内のトランジスタは、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。ディジタル回路システムを構成する回路モジュール内のトランジスタも同様である。

トランジスタのスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。

前記孤立電磁波コンセプトによると、トランジスタがオフからオンにスイッチングする瞬間に、トランジスタの電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。

図１は、インバータに関する電磁波等価回路の一例である。

図１において、特性インピーダンスＺ₀の伝送線路の途中にインバータ１が接続されており、特性インピーダンスＺ₀の伝送線路５は直流電源４とインバータ１との間に接続されて電源線路を構成し、特性インピーダンスＺ₀の伝送線路６はインバータ１と整合終端抵抗７との間に接続されて信号線路を構成している。インバータ１は、ＰチャネルMOS
FET２とＮチャネルMOS FET３によるコンプリメンタリー構成である。

図１において、インバータ１のオン状態とは、ＰチャネルMOS FET２がオンでＮチャネルMOS FET３がオフの状態であり、インバータ１のオフ状態はその逆である。伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。

図２は、線路上の電源側の電位波形と電界波形の一例である。図３は、線路上の抵抗側の電位波形と電界波形の一例である。

図２は、インバータ１がオン時の伝送線路６上の電位波形９と、電磁気学に示される電位の定義から逆算して求められる伝送線路６上を進む電界波形８とを示す。図３は、インバータ１がオン時の伝送線路５上の電位波形１１と、電磁気学に示される電位の定義から逆算して求められる電源側の伝送線路５上を進む電界波形１０とを示す。

図２および図３に示すように、インバータ１のスイッチングによって生じる電界の波形は、トランジスタの立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数（significant frequency）を有する正弦波の半波形に近似している。実効周波数の考え方を引用すると、前記近似の確かさ（accuracy）は、９２％以上と見込まれる。従って、設計だけに限ると実用上、実効周波数で行うことが出来る。

図１から図３において、インバータ１がオンすると、図１中のＢ点とＣ点の電位は等しくＥ/２[V]となる。インバータ１によって励起された、お互い逆極性を有する伝送線路６上を進む孤立電界波８と伝送線路５上を進む孤立電界波１０は、それぞれインバータ１に対して反対方向に進む。伝送線路６上を進む孤立電界波８は、伝送線路６の電位を０[V]からＥ/２[V]に上昇させつつ進み、整合終端抵抗７に向かう。一方、伝送線路５上を進む孤立電界波１０は、伝送線路５の電位をＥ[V]からＥ/２[V]に降下させつつ直流電源４に向かって、それぞれ伝送線路を構成する絶縁体中を準光速で進行する。

前記孤立電磁波コンセプトによると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。

従来の電源デカップリング回路または回路部品については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
特開２００２−２６０９６５（Ｐ２００２−２６０９６５Ａ） 特開２００５−２９４４４９（Ｐ２００５−２９４４９９Ａ） 特開２００７−４２７３２（Ｐ２００７−４２７３２Ａ） 特開２００２−１６４７６０（Ｐ２００２−１６４７６０Ａ） 特開２００４−０４８６５０（Ｐ２００４−０４８６５０Ａ） Hirokazu Tohya and Noritaka Toya著 「A NovelDesign Methodology of the On - Chip Power Distribution Network Enhancing thePerformance and Suppressing EMI of the SoC」、IEEE International Symposium onCircuits and Systems 2007、 pp. 889-892、 May 2007. 遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No.149、 EE2007-20、pp.73-78、2007年7月. Stephan Kirchmeyerand Knud Reuter著 「Scientific importance, propertiesand growing applications of poly(3,4-ethylendioxythiophene)、The Royal Societyof Chemistry、Journal of Materials Chemistry.,2005、pp. 2077-2088、2005.

解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、簡便な製造工程で、良好な特性を有する固体電解コンデンサを得ることができる固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、改良の目的がＥＳＲの低減であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。

解決しようとする問題点の第２は、特許文献２に関する。特許文献２は、静電容量及び耐圧の向上と、小型大容量化を可能とした固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、改良の目的が静電容量及び耐圧の向上と、小型大容量化であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。

解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、大容量、低ＥＳＲ、高信頼性である固体電解コンデンサを提供するために、セパレータを含む固体電解質層に関する詳細な製法を開示している。しかし、改良の目的が大容量、低ＥＳＲ、高信頼性であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。

解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、10KHzから1GHz間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。該分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の１／４波長以上の長さとなるように設定するとしているが、たとえば１００[MHz]の高調波すなわち正弦波の１／４波長は大気中で75[cm]、この文献で絶縁体として使用している酸化アルミニウムの場合は、比誘電率が約８．５であるので２６[cm]となり、通常の電子・電気機器に使用するには長すぎる。また、線路の入力インピーダンス特性は、反射係数（Ｓ１１）の測定値または同等の電磁界シミュレーション値から求めるべきところを透過係数（Ｓ２１）から求める理論的な誤りを犯しているのでデータの信頼性が無い。従って、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。さらに極性を有しているため使用に際して注意が必要であった。

解決しようとする問題点の第５は、特許文献５に関する。特許文献７は、高速化、高周波数化に適した平行平板線路型素子を提供するために、電極の構造を詳細に示しているが、使用する材料の物理定数や固体電解質層に関する製法が示されていない。従って期待する透過係数（Ｓ２１）の特性の裏付けが無い。開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。

非特許文献１および非特許文献２は本特許の理論的な根拠を成す重要文献であるがすでに詳述した。非特許文献３も本特許の理論的な根拠の一つである。非特許文献３は、ナノサイズの粒子にしたポリ（３，４−エチレンジオキシチオフェン）とポリスチレン・スルホン酸の錯体の例が示されている。このように薬品メーカからナノサイズの固体電解質材料が供給されれば、これを使用する部品メーカ等での化学重合反応工程が不要になる。非特許文献３のような化学メーカの努力により、１００ [S/m]以上の導電率を有するナノサイズの固体電解質材料の商品化は間近となっている。

電磁気学の定義に従うと、ディジタル信号処理回路の多くは準定常回路に該当すると考えられ、設計には交流回路理論が使用されている。準定常状態の回路は電磁波理論が支配しているが、回路を定常と見なして設計や解析しても実用上の誤差が少ないということを意味する。ディジタル信号処理回路のトランジスタのスイッチング速度が向上すると電磁ノイズが増加し、その対策は非常に難しいとされている。スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、電磁ノイズの増加が、ディジタル回路システムの高周波化を妨げている大きな要因の一つとなっている。

定常回路を扱う交流回路理論では、電磁波である電磁ノイズの対策は不可能であることは自明である。従って、トランジスタの高速化に伴って発生する電磁ノイズ問題を解決するためには、ディジタル回路システムを構成する配線の設計において、配線の長さにかかわらず電磁波理論を適用する必要があることになる。

電気・電子回路には、多くのコンデンサが使用されている。コンデンサは、１８７５年にドイツ人のクライスト(Ewald George von Kleist)
によって発明された後、原理的な変更がなされないままで電気電子機器に使用されてきた化石のような存在であるが、最近のディジタル化に伴って機器での使用数が増加し続けている。例えばＰＣのマザーボードにおいては、６００個から１０００個またはそれ以上のコンデンサが使用され、半導体集積回路パッケージやチップ上にも多くのコンデンサが搭載または形成されており、使用数は増える傾向にある。

一般に、コンデンサの機能は、交流回路理論に従って電荷の蓄積とされている。また、直流電源は交流回路に電荷を供給すると考えられている。特に半導体メーカは、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であると考えている。従って、コンデンサは、電荷蓄積または放出性能を高めるために、おおむね絶縁体に対向する電極の形状は正方形または円形であって、対向する電極の全面または中心部に一対の回路接続用端子が備えられている。

一方で、電気・電子回路に使用されているコンデンサの多くは、ディジタル信号処理回路が発生する電磁ノイズを電源分配回路でデカップリング（減結合）するためにも使用されている。以上の理由から、ディジタル回路システムにおいては、コンデンサのほとんどが電源分配回路に搭載され、回路に並列に接続されている。

ところで、コンデンサの機能を電荷の蓄積とする考え方は、前述のようにマックスウエルによって否定され、完成された電磁気学においては、コンデンサの機能は電束密度または電界の蓄積と修正されている。従って、交流回路理論を学んだ回路設計技術者が信じる、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であるという考え方は、全くの誤りであることが判る。

次に、コンデンサに期待されているデカップリング効果について検証を試みる。ここで言うデカップリング効果とは高域の電磁ノイズを遮断し電源供給に必要な直流または低周波域を透過させる効果であるので、デカップリングをロウパスフィルタリングと言うことが出来る。すなわち、コンデンサを回路に並列に接続すると、周波数が高くなるにつれてコンデンサのインピーダンスが小さくなるので、キルヒホッフの法則に従い、並列コンデンサを挟む閉回路間の独立性が高まるが、低周波ではコンデンサの作用は無視できるほどになり、並列コンデンサを挟む閉回路間の一体性が高まる。

電気通信工学によると、線路に並列に接続されたときのコンデンサのインピーダンスは、測定系がＺ_０の特性インピーダンスを有するネットワークアナライザでＳ_２１を測定することによって次式から求められるとされている。

これは、コンデンサを線路に並列に接続する場合は、式（１１）における線路長ｚがゼロとなり、透過係数Ｓ₂₁と反射係数Ｓ₁₁が比例関係となるためである。なお、測定されるＳ₂₁の値は周波数が高くなると１よりかなり小さくなる。またＺ_０は通常５０[Ω]である。この場合は、式（１７）は簡略化できて、Ｚ_Ｃ＝２５Ｓ_２１となる。

式(１７)にＳ_２１の測定値を代入することによって、市販されているコンデンサのインピーダンスの周波数特性を求めるとＶ字型の特性曲線となる。すなわち、セラミックコンデンサ等の比較的静電容量が小さいコンデンサにおいては、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンス値が減少し、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性となる。

このような特性になる理由は、従来、コンデンサにはリード線、端子、および電極があり、この部分を流れる電流は導体電流であるのでこの部分が等価直列インダクタンス（ＥＳＬ）として作用し、周波数が高くなるほど電流が流れにくくなるためであるとされている。さらに前記直列共振点のインピーダンスは誘電体損失やリード線、端子、および電極の抵抗等で構成される等価直列抵抗（ＥＳＲ）によって決まると考えられている。

しかし、デカップリングコンデンサの周波数特性についての上記解釈は、電磁気学に照らすと誤りであることが判る。すなわち、デカップリングコンデンサは電磁波の回路と定義されている交流回路での使用が想定されているにもかかわらず、デカップリングコンデンサの周波数特性についての上記解釈は、主に静電磁界における電磁気学の理論に基づいているし、オームの法則は電磁気学とは関係無い。

デカップリングコンデンサは電磁波の回路と定義されている交流回路での使用が想定されているのであれば、回路または線路におけるインピーダンスは、電磁波の進行を想定した特性インピーダンスでなければならない。しかし、並列に接続されたコンデンサは線路としての長さはゼロであるので、交流回路において電磁波の進行を想定したコンデンサのインピーダンスは理論上存在しないことになる。

長年続けられてきたコンデンサに対する、直列共振点と呼ばれるインピーダンスが最小となる周波数以上におけるインピーダンス特性を改善するための各種改良は、以上から、そのほとんどが的を射ないものであったと考えることが出来る。すなわち、ＥＳＬを小さくするためにサイズを出来るだけ小さくする。リード線、端子、および電極には導電性の高い材料を使用する。誘電体損を出来るだけ小さくする等は、電磁波の進行を想定した交流回路においては無効である。等価直列抵抗（ＥＳＲ）が小さすぎるとＱファクタが大きくなりかえって電磁ノイズが増えることがあるという理由で、近年、リード線、端子、および電極に導電性が比較的低い材料を使用し誘電体損をやや大きくしたコンデンサが実用化されているが、同じ理由で、無効である。

さらに、コンデンサの使用法についても誤りがある。コンデンサを多数並列に接続することによって回路のインピーダンスが低くなると言う考え方があり、広く信じられている。この考え方はキルヒホッフの法則が成り立つ場合に有効であるが、キルヒホッフの法則が成り立たない数メガヘルツ以上では無効である。電磁波の進行を想定した交流回路において回路インピーダンスを低くする方法は、伝送線路の特性インピーダンスを低くする以外に無い。

コンデンサは、線路長がゼロであるので、線路に多数のコンデンサを並列に接続しても、線路の特性インピーダンスを低くすることは出来ない。しかし、伝送線路の特性インピーダンスと透過係数は独立しているので、電磁波の透過だけを減らすことは出来る。コンデンサのインピーダンスが透過係数から求められるのはキルヒホッフの法則が成り立つ低周波回路であり、電磁波の進行を想定した交流回路においてはインピーダンスと透過係数とは独立の関係である。

従って、コンデンサの前記Ｖ字型のインピーダンス特性は、デカップリング機能の周波数上限を示すためのものであると考えるのが正しい。すなわち、コンデンサの並列使用は、たとえば非特許文献２に従って、電束密度または電界の蓄積の機能に期待して、集中要素モデルが採用できる低周波領域に限る必要があるということになる。これは、電源分配回路のデカップリングに適する部品が、現在において存在しないことを意味する。このことが、電磁ノイズ問題に改善の兆しが見られない最大の理由の一つであることは容易に推定できる。

アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。従って、特に低周波アナログ回路の設計においては、マックスウエルが確立した電磁波理論の代わりに、定常状態の回路を扱う交流回路理論を適用しても、実用上、問題が生じることはほとんど無かった。

一方、クロック回路やディジタル信号処理回路は、アナログ回路と異なり、状態の変化の期間が短く変化の始まりと終わりは明確である。ディジタル信号処理回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は、電磁気学に従い大きなレベルの電磁波を励起する。ディジタル信号処理回路における電界または磁界の変化は一般に間歇的である。さらに、周波数制御型のディジタル信号処理回路においては、スイッチングの周期は不定である。

以上のようにアナログ回路とディジタル信号処理回路は、電磁気学の観点からは大きく異なっている。しかし、クロック回路やディジタル信号処理回路で構成される半導体集積回路の設計や解析には、従来からアナログ回路と同様、交流回路理論が使用されて来た。この原因の一つは、スイッチング波がひずみ波の一種とみなされて来たことに因る。

フーリエ変換法によると、ひずみ波は正弦波である多数の高調波から構成されているとされる。これらの高調波は始まりと終わりが無い多数の正弦波である。そうであるとすれば、回路上の信号を高調波毎に解析してその結果を加算すれば、クロック回路やディジタル信号処理回路の解析が可能となる。このように、フーリエ変換法は、クロック回路やディジタル信号処理回路の設計や解析に従来のアナログ回路に関する手法が適用出来るという、利便性の高い道を開いている。

フーリエ変換法(Fourier transform)と呼ばれ、1812年に提出されアカデミー大賞を受賞した「熱の解析的理論」の中でフランス人のJoseph
Fourierによって最初に使用された。
フーリエ変換法は数学の一手法であり、汎用性はあるが、上位理論である電磁気学との整合性を確認した上で電気電子回路の設計や解析に採用されている訳ではない。

従って、クロック回路やディジタル信号処理回路の設計や解析にフーリエ変換法を適用しているのは、前述の電気通信工学においてダランベールの波動方程式のみに依存して導体電流と導体間電圧が光速でと進行するとしているのと同様、物理学の観点からは誤用と考えるべきである。

スイッチング波形をひずみ波として扱うと、損失を有する損失線路をスイッチング波が進行した場合に、観測結果と解析結果との間で齟齬が生じる。たとえばデューティが１／１０で繰り返し周波数が１[GHz]のスイッチング波をフーリエ変換すると振幅の１／１０の値の直流成分と１[GHz]を基本波とする高調波とに分解できる。直流電流はほとんど流さないＣＭＯＳ回路を使用する半導体集積回路内のある長さの配線または伝送線路が、１[GHz]の振幅を１／２に低下させる損失を有しているとすると、配線または伝送線路の終端でのスイッチング波の振幅は、解析結果ではほぼ１／２以下に低下する。

しかし、電磁気学に従うと、スイッチング波の定常振幅は直流電源から供給される静電エネルギーによって維持される。静電エネルギーは波動エネルギーではないので配線または伝送線路の損失の作用は受けない。従って、伝送線路の終端で観測されるスイッチング波の振幅は減衰しないはずである。

この事実は、スイッチング波をひずみ波として扱うことが誤りであることを示している。また、この事実は、フーリエ変換法に基づいて生じる群速度の概念に従う、ディジタル信号配線における信号品位（シグナルインテグリティ）に関する従来の理論には修正が必要であることを意味する。すなわち、この事実は、クロック回路やディジタル信号処理回路の技術の今後の発展のためには、従来の回路理論に代わる理論が必要であることを示唆している。

ディジタル信号処理回路を誤り無く高い性能で動作させるためには、ディジタル信号処理回路に直流電源を分配する電源分配回路での充分なデカップリングが必要である。前記電源分配回路でのデカップリングが不充分であると、ディジタル信号処理回路の設計や解析において、ディジタル信号処理回路内だけでなくディジタル回路システム内、さらにはディジタル回路システムの外部の電源分配回路もやバッテリ、商用電源ネットワークまでを想定することも必要となる。これでは、設計や解析が事実上不可能になってしまう。

しかし、従来のようにスイッチング波形を歪み波として扱うと、ディジタル回路システム内の多くのトランジスタに接続されている前記電源分配回路にはトランジスタの数の歪み波が関係し、それぞれの歪み波には膨大な数の高調波が含まれていることになる。このような状態にある前記電源分配回路のデカップリング回路の設計や解析を行うことは、高性能コンピュータを用いても不可能である。

本発明は、上記問題を根本的に解決する手段を提供することを目的の一つとしている。

上記課題を解決するため、請求項1記載の発明は、減衰伝送線路構造に係り、低インピーダンス損失線路構造が、両面にエッチング部が形成された弁作用金属箔の表面に誘電体酸化皮膜が化成されて成る化成エッチド箔と該化成エッチド箔の表面に形成された導電性ポリマー層とから成る１枚以上の短冊状の電極構造チップと、該電極構造チップの１つの面全体に導電性ポリマーペースト層を介して接着された第１の金属箔と、前記電極構造チップの他の面全体に導電性ポリマーペースト層を介して接着された第２の金属箔とで構成され、前記第１の金属箔と前記第２の金属箔を電極とする伝送線路として形成されることを特徴としている。

また、請求項２記載の発明は、減衰伝送線路構造に係り、請求項１記載の減衰伝送線路構造において、前記弁作用金属箔が、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム、またはそれらの合金から成ることを特徴としている。

また、請求項３記載の発明は、減衰伝送線路構造に係り、請求項１から請求項２記載の減衰伝送線路構造において、前記誘電体酸化皮膜が、前記弁作用金属箔を化成液に５分から１２０分間浸漬した状態で前記弁作用金属箔と前記化成液との間に直流を通電することによって化成または修復化成されることを特徴としている。

また、請求項４記載の発明は、減衰伝送線路構造に係り、請求項１から請求項３記載の減衰伝送線路構造において、前記化成液が、リン酸二水素アンモニウム、リン酸水素二アンモニウム等のリン酸系の化成液、ホウ酸アンモニウム等のホウ酸系の化成液、アジピン酸アンモニウム等のアジピン酸系の化成液であることを特徴としている。

また、請求項５記載の発明は、減衰伝送線路構造に係り、請求項１から請求項４記載の減衰伝送線路構造において、前記導電性ポリマー層および前記導電性ポリマーペースト層が、１００[S/m]以上の導電率を有することを特徴としている。

また、請求項６記載の発明は、減衰伝送線路構造に係り、請求項１から請求項５記載の減衰伝送線路構造において、前記導電性ポリマー層が、前記弁作用金属箔をナノサイズの粒子からなる導電性ポリマーの水溶液に浸漬することによって形成されることを特徴としている。

また、請求項７記載の発明は、減衰伝送線路構造に係り、請求項１から請求項６記載の減衰伝送線路構造において、前記導電性ポリマー層および前記導電性ポリマーペースト層を形成する導電性ポリマーが、ポリチオフェンまたはポリピロールであることを特徴としている。

また、請求項８記載の発明は、減衰伝送線路構造に係り、請求項１から請求項７記載の減衰伝送線路構造において、前記化成エッチド箔と同一の組成を有する化成エッチド箔帯が、前記化成エッチド箔の２倍以上の長さを有し前記化成エッチド箔帯の表面に前記電極構造チップの長さ毎に６ [mm]以下の幅のマスキング処理が施されて成ることを特徴としている。

また、請求項９記載の発明は、減衰伝送線路構造に係り、請求項１から請求項８記載の減衰伝送線路構造において、前記マスキング処理が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂またはこれらの混合物もしくは変性物から選択される１種以上の耐熱性樹脂を使用して行われることを特徴としている。

また、請求項１０記載の発明は、減衰伝送線路構造に係り、請求項１から請求項９記載の減衰伝送線路構造において、電極構造帯が、前記マスキング処理後の前記化成エッチド箔帯の表面に前記導電性ポリマー層および前記導電性ポリマーペースト層が形成されて成ることを特徴としている。

また、請求項１１記載の発明は、減衰伝送線路構造に係り、請求項１から請求項１０記載の減衰伝送線路構造において、前記電極構造チップが、前記電極構造帯を前記マスキング処理の幅の中心線で切断することによって形成されることを特徴としている。

また、請求項１２記載の発明は、減衰伝送線路構造に係り、請求項１から請求項１１記載の減衰伝送線路構造において、前記電極構造チップが、前記第１の金属箔の長さ方向の両端部にそれぞれ電源の端子形成部分を有し前記第２の金属箔の長さ方向の両端部にそれぞれグランドの端子形成部分を有する、１枚以上のリードフレーム構造に前記導電性ポリマーペースト層によって接着されて成ることを特徴としている。

また、請求項１３記載の発明は、減衰伝送線路構造に係り、請求項１から請求項１２記載の減衰伝送線路構造において、前記金属箔および前記リードフレーム構造が、銅、ニッケル、またはこれらを含む任意の合金から成ることを特徴としている。

また、請求項１４記載の発明は、減衰伝送線路構造に係り、請求項１から請求項１３記載の減衰伝送線路構造において、低インピーダンス損失線路部品が、前記リードフレーム構造を該電極構造チップとともに外装樹脂によって封止し、前記リードフレーム構造を前記電極構造チップ毎に前記端子形成部分を残して切断し、前記外装樹脂の外部に露出した前記端子形成部分を、整形した後前記外装樹脂の表面に沿って前記電極構造チップの内側に折り曲げることによって電源端子およびグランド端子を形成することによって成ることを特徴としている。

また、請求項１５記載の発明は、減衰伝送線路構造に係り、請求項１から請求項１４記載の減衰伝送線路構造において、前記外装樹脂が、脱水凝縮材として作用するカルボジイミド基を含む化合物とエポキシ樹脂とを主成分とすることを特徴としている。

また、請求項１６記載の発明は、減衰伝送線路構造に係り、請求項１から請求項１５記載の減衰伝送線路構造において、前記低インピーダンス損失線路部品が、印刷配線基板上のスイッチング素子および信号線路とともにスイッチング回路を構成する直流電源分配回路上のスイッチング素子の近傍に搭載され、前記電源端子が前記直流電源分配回路の電源導体毎に直列に挿入され、前記グランド端子が前記直流電源分配回路のグランド導体に対して並列に接続されて機能することを特徴としている。

また、請求項１７記載の発明は、減衰伝送線路構造に係り、請求項１記載から請求項１６記載の減衰伝送線路構造において、前記電極構造チップが、少なくとも１０[MHz]から１０[GHz]の帯域において、０．５[Ω] 以下、または前記スイッチング素子を介して前記電源分配回路とともにスイッチング回路を構成する前記信号線路の特性インピーダンスに対して１／１００以下の端子インピーダンスと、１０[nep/m]（ネパー/メートル）以上の減衰定数を有することを特徴としている。

本発明をスイッチング回路、ディジタル回路またはこれらに使用する印刷配線基板に適用すると、スイッチング素子によって励起される電磁波の漏洩が大幅に抑圧されるために、スイッチング素子が使用されている機器の電磁環境適合性（ＥＭＣ）を大幅に向上させることが可能となる。

本発明をスイッチング回路、ディジタル回路またはこれらに使用する印刷配線基板に適用すると、スイッチング素子によって励起される電磁波の漏洩が大幅に抑圧されるために、アナログ回路とディジタル回路の混在設計が容易になる。

本発明をスイッチング回路、ディジタル回路またはこれらに使用する印刷配線基板に適用すると、高速スイッチング素子を使用する情報技術装置、ディジタルデータ通信機器、並びに高周波ＤＣ−ＤＣコンバータの直流電源分配回路に使用し、小型軽量化、低コスト化、高変換効率化、高信号品位（シグナルインテグリティ）化、および高電磁環境適合性（ＥＭＣ）化を両立させることが可能となる。

以下、本発明に係る 最良の実施形態について、図面を参照して詳細に説明する。

（実施の形態１）
図４は、試作した減衰伝送線路構造の構造の一例である。図５は、試作した減衰伝送線路構造のＳ₂₁特性の一例である。図６は、試作した低インピーダンス損失線路および低インピーダンス損失線路部品の構造の一例である。図７は、試作した低インピーダンス損失線路および低インピーダンス損失線路部品のＳ₂₁特性の一例である。本実施例における減衰伝送線路構造および低インピーダンス損失線路および低インピーダンス損失線路部品はいずれも公知である。

図６において、本実施例の低インピーダンス損失線路および低インピーダンス損失線路部品は２個の陽極端子１８と４個の陰極端子１９を有している。減衰伝送線路構造は銀ペースト層１２、弁作用金属箔１３、絶縁層１４、固体電解質層１５、およびカーボンペースト層１６で構成されており、全体が気密封止樹脂１７で覆われている。図６の右側の１個の陽極端子１８および２個の陰極端子１９が、弁作用金属箔１３および銀ペースト層１２の一端にそれぞれ接続され、図６の左側の１個の陽極端子１８および２個の陰極端子１９が、弁作用金属箔１３および銀ペースト層１２損失線路の他端にそれぞれ接続されている。

図４において、本実施例の減衰伝送線路構造は、線路部の幅が１[mm]で実効長さが４[mm] 、８[mm] 、１６[mm]、および２４[mm]を有するエッチング処理が施されたアルミニウム薄膜が弁作用金属箔１３として使用されている。アルミニウム薄膜のエッチング部に化成処理によって形成された約１５[nm]の前後厚さの酸化アルミニウム被膜が絶縁層１４に相当している。アルミニウム薄膜のエッチング部分に化学重合によって付着させたポリピロールが固体電解質層１５に相当し、厚さは約２．５[μm]である。カーボンペーストがポリピロールの上に約３０[μm]の厚さに塗布され、その上に熱硬化性銀ペーストによって銀ペースト層１２が形成されている。

電磁界シミュレーション結果によると、本実施例の減衰伝送線路構造の特性インピーダンスは２０−３０[mΩ]と推定されている。これは、減衰伝送線路構造を構成する絶縁体５のみをＴＥＭ波が進行する場合に比べて３桁ほど大きい値である。ＴＥＭ波の一部は絶縁体５から固有インピーダンスで決まる比率で半導体９に進入する。半導体中に進入する電磁波は急速に減衰する。

半導体として使用するポリピロールの導電率を３５００[S/m]、絶縁体である酸化アルミニウムの厚さを１５[nm]、比誘電率を８．５、ポリピロールの塗布厚さを２．５[μm]、比誘電率を１とし、酸化アルミニウムの比誘電率を８．５とする。減衰伝送線路構造の幅は１[mm]、導体の厚さは１００[μm]である。試作結果から、減衰伝送線路構造の１ｍｍ^２当たりの静電容量は０．７[μF]である。

減衰伝送線路構造の特性インピーダンスは、ポリピロールの塗布厚さまでＴＥＭ波が侵入していると考えると式（８）から３２[mΩ]となる。この値は、伝送線路中のポインチングベクトルから求めた電磁界シミュレーション値とほぼ一致する。この値を特性インピーダンスとすれば、５０Ωの線路にこの特性インピーダンスを有する減衰伝送線路構造を接続したときの接続部の透過係数Ｓ_２１αは、式（１１）から０．０５１すなわち−２６ｄＢとなる。

減衰伝送線路構造を構成する酸化アルミニウムとポリピロールをＴＥＭ波が進行しているときのポリピロールへの透過係数Ｓ_２１Γは、式（１０）のＺ_１に式（６）から得られるポリピロールの固有インピーダンス、Ｚ_０に減衰伝送線路構造の特性インピーダンス値を代入することによって求められる。

減衰伝送線路構造を構成する酸化アルミニウムとポリピロールをＴＥＭ波が進行しているときの透過係数Ｓ_２１αは、式（５）から得られるポリピロールの減衰定数にポリピロールへの透過係数を掛けた値をαとして、式（１１）に代入すると、減衰伝送線路構造の長さｚ毎に求めることが出来る。

減衰伝送線路構造の低周波帯域の特性である静電容量値による５０[Ω]の測定系の透過係数Ｓ_２１Ｃは、式（１７）を変形して、次式から求められる。

式（１８）において、Ｚ_Ｃは、静電容量の交流インピーダンス値に、電極の導電率、ここでは半導体であるポリピロールの導電率に従う低周波でのＥＳＲ値を加えた値と考えることが出来る。ＥＳＲは、次式から求められる。但し、コンデンサを並列に接続する場合の見かけ上のＥＳＲは１ＭＨｚのときのコンデンサの交流インピーダンスにほぼ等しいことが判っているので、ここでは式（１９）の代わりにこの値を使用する。

概略の減衰伝送線路構造の透過係数Ｓ_２１Ａは、次式から求めることが出来る。

式（２０）から求められる本実施例の減衰伝送線路構造の透過係数Ｓ_２１Ａは、以下の通りであり、測定結果に近い値となっている。

線路長が４[mm]の場合：１００[kHz] で−３７[dB]、１[MHz]で−５３[dB]、１０
[MHz]で−７３[dB]、１００[MHz]で−９１[dB]、１[GHz]で−１０１ [dB]。線路長が８[mm]の場合：１００[kHz] で−４１[dB]、１[MHz]で−５９[dB]、１０
[MHz]で−７９[dB]、１００[MHz]で−９７[dB]、１[GHz]で−１１６ [dB]。線路長が１６[mm]の場合：１００[kHz] で−４６[dB]、１[MHz]で−６６
[dB]、１０ [MHz]で−８６[dB]、１００[MHz]で−１１９[dB]、１[GHz]で−２００ [dB]、線路長が２４[mm]の場合：１００[kHz]
で−５０[dB]、１[MHz]で−６９[dB]、１０ [MHz]で−９６[dB]、１００[MHz]で−１６４[dB]、１[GHz]で−２８７[dB] 。

低インピーダンス損失線路および低インピーダンス損失線路部品は減衰伝送線路構造の両端にボード搭載用の端子が備えられている。このために、高周波帯域で端子間に電磁波のバイパスが形成されて透過係数が劣化する。この電磁波のバイパスは、静電容量を流れる変位電流または電束電流によると考えることが出来る。本実施例の低インピーダンス損失線路および低インピーダンス損失線路部品の実測値から端子間距離１[m]当たりのバイパス容量を求めると５×１０^−１７[F/m]となる。

端子間の静電容量のインピーダンスをＺ_Ｔとすると、直列に接続されている静電容量の透過係数Ｓ_２１Ｔは、次式から求めることが出来る。

概略の低インピーダンス損失線路および低インピーダンス損失線路部品の透過係数Ｓ_２１Ｂは、次式から求めることが出来る。

式（２２）から求められる本実施例の低インピーダンス損失線路および低インピーダンス損失線路部品の透過係数Ｓ_２１Ｂは、以下の通りであり、測定結果に近い値となっている。

線路長が４[mm]の場合：１００[kHz] で−３７[dB]、１[MHz]で−５３[dB]、１０ [MHz]で−７０[dB]、１００[MHz]で−６２[dB]、１[GHz]で−４２
[dB]。線路長が８[mm]の場合：１００[kHz] で−４１[dB]、１[MHz]で−５９[dB]、１０ [MHz]で−７６[dB]、１００[MHz]で−６８[dB]、１[GHz]で−４８
[dB]。線路長が１６[mm]の場合：１００[kHz] で−４６[dB]、１[MHz]で−６５[dB]、１０ [MHz]で−８３[dB]、１００[MHz]で−７４[dB]、１[GHz]で−５４
[dB]、線路長が２４[mm]の場合：１００[kHz] で−５０[dB]、１[MHz]で−６９[dB]、１０ [MHz]で−９１[dB]、１００[MHz]で−７８[dB]、１[GHz]で−５８[dB]
。

以上の計算結果は、図５、図７と同様に、１０[MHz] 以下では減衰伝送線路構造と低インピーダンス損失線路および低インピーダンス損失線路部品の透過係数の差はほとんど無く、１０[MHz]を超えると、低インピーダンス損失線路および低インピーダンス損失線路部品では端子間のバイパスによる透過特性の劣化現象が見られ、劣化度は端子間の距離にほぼ比例している。以上から、上記計算式は実用的であると判断できる。

（実施の形態２）
図８は、低インピーダンス損失線路の一例である。

図８において、低インピーダンス損失線路は、弁作用金属から成り両面にエッチング部が形成され該エッチング部の表面に誘電体酸化皮膜が形成された弁作用金属箔２４と、第１の非弁作用金属箔２１と、第２の非弁作用金属箔２７と、弁作用金属箔２４の両面の誘電体酸化皮膜上に形成される第１の導電性ポリマー層２３および第２の導電性ポリマー層２５と、第１の導電性ポリマー層２３に第１の非弁作用金属箔２１を貼付するための第１の導電性ポリマーペースト層２２と、第２の導電性ポリマー層２５に第２の非弁作用金属箔２７を貼付するための第２の導電性ポリマーペースト層２６から形成され、第１の非弁作用金属箔２１および第２の非弁作用金属箔２７を電極とする平行板線路を形成している。

図８において、低インピーダンス損失線路は整流作用を有している。従って、非弁作用金属箔２７にグランド線またはグランド板が接続され非弁作用金属箔２１に正の電圧を有する電源線が接続された場合は弁作用金属箔２４と非弁作用金属箔２７で構成される線路が機能を発揮し、弁作用金属箔２４と非弁作用金属箔２１で構成される線路は短絡に近い状態となり機能しない。一方、非弁作用金属箔２１にグランド線またはグランド板が接続され非弁作用金属箔２７に正の電圧を有する電源線が接続された場合は弁作用金属箔２４と非弁作用金属箔２１で構成される線路が機能を発揮し、弁作用金属箔２４と非弁作用金属箔２７で構成される線路は誘電体酸化皮膜が破壊され短絡に近い状態となり機能しない。

図８において、低インピーダンス損失線路の幅を１[mm]、長さを１２[mm]、導電性ポリマーおよび導電性ポリマーペーストの導電率を１０００[S/m]、導電性ポリマーペーストの塗布厚さを２０[μm]とする。弁作用金属箔をアルミニウムとして、誘電体酸化皮膜であるアルミナの比誘電率を８．５、厚さ３０[nm]とし、弁作用金属箔のエッチングによる面積拡大率を実施の形態１の場合の３割減の１５３とする。減衰伝送線路構造の端子間のバイパス容量を１０^−１８[F/m]とする。このときの１ｍｍ^２当たりのＥＳＲは、式（１９）から1.7[mΩ]となる。

本実施の形態における減衰伝送線路構造の端子インピーダンスは、実施の形態１に従い、３０[mΩ]と推定される。また、透過係数Ｓ_２１Ｂは、以下のように推定される。

線路長が３[mm]の場合：１００[kHz]で−３４[dB]、１[MHz]で−４９[dB]、１０ [MHz]で−６４[dB]、１００[MHz]で−７０[dB]、２３０[MHz]で−７１[dB]、１[GHz]で−６７
[dB]。線路長が６[mm]の場合：１００[kHz]で−３８ [dB]、１[MHz]で−５５[dB]、１０ [MHz]で−７０[dB]、１００[MHz]で−７６[dB]、２３０[MHz]で−７６[dB]、１[GHz]で−７３
[dB]。線路長が１２[mm]の場合：１００[kHz]で−４３[dB]、１[MHz]で−６１[dB]、１０ [MHz]で−７６[dB]、１００[MHz]で−８２[dB]、２３０[MHz]で−８２[dB]、１[GHz]で−８０
[dB]、線路長が２４[mm]の場合：１００[kHz]で−４８[dB]、１[MHz]で−６７[dB]、１０ [MHz]で−８２[dB]、１００[MHz]で−９１[dB]、２３０[MHz]で−９５[dB]、１[GHz]で−９２[dB]
。

（実施の形態３）
図９は、低インピーダンス損失線路を使用するディジタル基本回路の等価回路の一例である。

図９において、低インピーダンス損失線路を使用するディジタル基本回路の等価回路は、直流電源３１、インバータ３５および４０、インバータル３５を構成するＰチャネルMOS FET３６およびＮチャネルMOS FET３７、オンチップインターコネクト上の電源線路３４およびボード上の電源線路３３、低インピーダンス損失線路３２、信号線路３８、ならびに整合終端抵抗３９から構成されている。

図９において、電源線路３４と信号線路３８の特性インピーダンスが１５０[Ω]、電源線路３３の特性インピーダンスが５０[Ω]、低インピーダンス損失線路の端子インピーダンスが実施の形態２で設計した値の３０[mΩ]と仮定する。インバータ３５のオン状態とオフ状態の定義は前述と同様であり、伝送線路上の電界と伝送線路の電位との関係は電磁気学に従う。

インバータ３５がオフからオンに変化する時の信号線路３８の電位波形と、信号線路６上を進む孤立電界波形、並びに電源線路３３、３４の電位波形と電源線路３３、３４上を進む孤立電界波形は、前述と同様である。従って、図９の回路の動作説明には図２と図３の波形を使用する。

図９において、インバータ３５がオフからオンに変化したときの孤立電界波の伝送線路上の進行の様子と伝送線路の電位変化は図２、図３で説明した通りである。

図９において、電源線路３４上を進行する孤立電磁波は電源線路３３との接続部で一部が反射し、低インピーダンス損失線路３２との接続部ではほぼ全てが、信号線路３８上に励起された孤立電磁波と同極性で反射し、電源線路３３、３４および信号線路３８の電位をＥ/２[V]からほぼＥ[V]に上昇させつつ進行し、整合終端抵抗３９で消滅する。

電源線路１３の長さが孤立電磁波の波長に対して充分短ければ、インバータ３５がオンした後のＤ点の電位は、電源線路５上を孤立電磁波が進行するときの遅延時間だけ上昇時間が長くなることを除けば、通信を行うのにほぼ充分な値となる。

図９において、低インピーダンス損失線路３２の端子インピーダンスは３０[mΩ]と、通信を行うのにほぼ充分な値であるが、電源線路３３、３４を進行する孤立電磁波の一部が減衰伝送線路構造３２に侵入する。

放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒ[m]の距離での電界強度Ｅは、ＩＥＣ ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。

例えば家庭内使用を目的とするクラスＢ情報技術装置から１０[m]の距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＣＩＳＰＲ２２）で決められており、３０[MHz]から２３０[MHz]で３０[dBμV/m]、２３０[MHz]から１[GHz]で３７[dBμV/m]である。式(２３)から、例えば２３０[MHz]での許容放射電力値を求めると、２[nW]となる。

実施の形態２で設計した低インピーダンス損失線路を使用し、図９のインバータ３５の代わりに２０個の電源端子が設けられており１００[W]の消費電力を有する半導体集積回路を想定すると、１個の電源端子で５[W]の電力を分担していることになる。

次に、導体集積回路の２個の電源端子毎に、実施の形態２で設計した１２[mm]の長さの低インピーダンス損失線路が使用されている場合について、電源ポートから漏洩する不要電磁波の放射電力量を試算する。

図９において、インバータ３５によって励起された孤立電界波８が信号線路３８の電位を０[V]からＥ／２ [V]まで上昇させるエネルギーと、電源線路３４に向かう孤立電界波が電源線路の電位をＥ[V]からＥ／２ [V] まで降下させるエネルギーの比は、１：３である。従って電源線路３４上の電力は７．５[W]となる。電源線路３４から電源線路３３への電力透過率は０．８７となるので、電源線路３３を透過する電力は６．５[W]となる。

低インピーダンス損失線路３２に、実施の形態２で設計した６[mm]の長さの減衰伝送線路構造が使用されているときの、２３０[MHz]における透過係数は−７６ｄＢである。図７に示したチップセラミックコンデンサの２３０[MHz]における透過係数よりも約４６ｄＢ（約１／２００）小さい。このときの、低インピーダンス損失線路３２を透過する電力は０．８６[mW]となる。

４．６[mW]のうちの０．１％が大気中に放射され、放射するまでの過程で、孤立電磁波が多くの箇所で反射を繰り返すことによってその０．１％のエネルギーが２３０[MHz]から１[GHz]の間の1つの周波数に存在すると仮定した場合の電磁エネルギーは０．８６[nW]である。この値はクラスＢ情報技術装置の放射電力許容値２[nW]を充分満たす。

（実施の形態４）
図１０は、低インピーダンス損失線路部品の内部構造の一例である。図１１は、低インピーダンス損失線路部品の一例である。

図１０において、低インピーダンス損失線路部品は、両面にエッチング部が形成された弁作用金属箔の表面に誘電体酸化皮膜が化成されて成る化成エッチド箔と該化成エッチド箔の表面に形成された導電性ポリマー層とから成る短冊状の電極構造チップ４５と、電極構造チップ４５の１つの面全体に導電性ポリマーペースト層４３を介して接着された金属箔４１と、電極構造チップ４５の他の面全体に導電性ポリマーペースト層４４を介して接着された金属箔４２とで構成され、金属箔４１と金属箔４２を電極とする伝送線路を内蔵している。

図１１において、低インピーダンス損失線路部品は、外装樹脂４８、電源端子４９、グランド端子５０で構成されている。

図１１において、外装樹脂４８は、脱水凝縮材として作用するカルボジイミド基を含む化合物とエポキシ樹脂とを主成分とし、電源端子４９とグランド端子５０は、外装樹脂４８の外部に露出したそれぞれ４個の電源の端子形成部分４６とグランドの端子形成部分４７を整形した後、外装樹脂４８の表面に沿って内側に折り曲げることによって形成される。

（実施の形態５）
図１２は、低インピーダンス損失線路部品の内部構造の他の一例である。図１３は、低インピーダンス損失線路部品の他の一例である。

図１２において、低インピーダンス損失線路部品は、両面にエッチング部が形成された弁作用金属箔の表面に誘電体酸化皮膜が化成されて成る化成エッチド箔と該化成エッチド箔の表面に形成された導電性ポリマー層とから成る２枚の短冊状の電極構造チップ６３と、電極構造チップ６３の１つの面全体に導電性ポリマーペースト層６２を介してそれぞれ接着された２枚の金属箔６０と、電極構造チップ６３の他の面全体に導電性ポリマーペースト層６４を介してそれぞれ接着された２枚の金属箔６１とで構成され、金属箔６０と金属箔６１を電極とする２本の伝送線路を内蔵している。

図１３において、低インピーダンス損失線路部品は、外装樹脂７１、電源端子６８および６９、グランド端子７０で構成されている。

図１３において、外装樹脂７１は、脱水凝縮材として作用するカルボジイミド基を含む化合物とエポキシ樹脂とを主成分とし、電源端子６８および６９は、外装樹脂７１の長さ方向の外部に露出した２個ずつの電源の端子形成部分６５および６６を外装樹脂７１の表面に沿って内側に折り曲げることによって形成され、グランド端子７０は、外装樹脂７１の長さ方向の外部に露出した４個のグランドの端子形成部分６７を整形した後、外装樹脂７１の表面に沿って内側に折り曲げることによって形成される。

（実施の形態６）
図１４は、低インピーダンス損失線路部品を印刷配線基板に搭載した状態の一例である。

図１４において、低インピーダンス損失線路部品５４は、印刷配線基板５５に搭載され、電源端子５１は電源ビア５８によって電源配線５７に直列に挿入されている。低インピーダンス損失線路部品５４のグランド端子５２はグランドビア５９によってグランドプレーン５６に並列に接続されている。

低インピーダンス損失線路部品５４に備えられている電源端子５１の左右いずれかが、印刷配線基板５５に搭載される半導体集積回路の１個以上の電源端子に接続されたパッドに接続される。低インピーダンス損失線路部品５５の使用数は、半導体集積回路の定格消費電力を電源電圧で割った値を低インピーダンス損失線路部品５５の定格直流電流で割った値の小数点以下を切り上げた値として求められる。

本発明はスイッチング回路を内蔵する半導体集積回路並びに、半導体集積回路を内蔵する情報技術機器、マルチメディア機器、電力変換機器の高性能化、設計容易化と設計期間の短縮化、小型軽量化、低消費電力化、低コスト化、電磁干渉問題の解消又は低減、電磁のノイズによる誤動作の低減、および品質・信頼性向上を実現することが出来る。

図１は、インバータに関する電磁波等価回路の一例である。 図２は、線路上の電源側の電位波形と電界波形の一例である。 図３は、線路上の抵抗側の電位波形と電界波形の一例である。 図４は、試作した減衰伝送線路構造の構造の一例である。 図５は、試作した減衰伝送線路構造のＳ₂₁特性の一例である。 図６は、試作した低インピーダンス損失線路および低インピーダンス損失線路部品の構造の一例である。 図７は、試作した低インピーダンス損失線路および低インピーダンス損失線路部品のＳ₂₁特性の一例である。 図８は、減衰伝送線路構造の一例である。 図９は、低インピーダンス損失線路を使用するディジタル基本回路の等価回路の一例である。 図１０は、低インピーダンス損失線路部品の内部構造の一例である。 図１１は、低インピーダンス損失線路部品の一例である。 図１２は、低インピーダンス損失線路部品の内部構造の他の一例である。 図１３は、低インピーダンス損失線路部品の他の一例である。 図１４は、低インピーダンス損失線路部品を印刷配線基板に搭載した状態の一例である。

符号の説明

１、３５、４０
インバータ
２、３６ ＰチャネルMOS FET
３、３７ ＮチャネルMOS FET
４、３１ 直流電源
５、３３、３４ 電源線路
６、３８ 信号線路
７、３９ 整合終端抵抗
８、１０ 孤立電界波
９、１１ 電位波形
１２ 銀ペースト層
１３ 弁作用金属箔
１４ 絶縁体層
１５ 固体電解質層
１６ カーボンペースト層
１７ 気密封止樹脂
１８ 陽極端子
１９ 陰極端子
２１、２７、４１、４２、６０、６１ 金属箔
２２、２６、４３、４４、６２、６４ 導電性ポリマーペースト層
２３、２５ 導電性ポリマー層
２４ 化成エッチド箔
３２ 低インピーダンス損失線路
４５、６３ 電極構造チップ
４６、４７、６５、６６、６７ 端子形成部分
４８、５３、７１ 外装樹脂
４９、５１、６８、６９ 電源端子
５０、５２、７０ グランド端子
５４ 低インピーダンス損失線路部品
５５ 印刷配線基板
５６ グランドプレーン
５７ 電源配線
５８ 電源ビア
５９ グランドビア

Claims (17)

1. 低インピーダンス損失線路構造が、両面にエッチング部が形成された弁作用金属箔の表面に誘電体酸化皮膜が化成されて成る化成エッチド箔と該化成エッチド箔の表面に形成された導電性ポリマー層とから成る１枚以上の短冊状の電極構造チップと、該電極構造チップの１つの面全体に導電性ポリマーペースト層を介して接着された第１の金属箔と、前記電極構造チップの他の面全体に導電性ポリマーペースト層を介して接着された第２の金属箔とで構成され、前記第１の金属箔と前記第２の金属箔を電極とする伝送線路として形成されることを特徴とする、減衰伝送線路構造
2. 請求項１記載の減衰伝送線路構造において、前記弁作用金属箔が、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム、またはそれらの合金から成ることを特徴とする、減衰伝送線路構造
3. 請求項１から請求項２記載の減衰伝送線路構造において、前記誘電体酸化皮膜が、前記弁作用金属箔を化成液に５分から１２０分間浸漬した状態で前記弁作用金属箔と前記化成液との間に直流を通電することによって化成または修復化成されることを特徴とする、減衰伝送線路構造
4. 請求項１から請求項３記載の減衰伝送線路構造において、前記化成液が、リン酸二水素アンモニウム、リン酸水素二アンモニウム等のリン酸系の化成液、ホウ酸アンモニウム等のホウ酸系の化成液、アジピン酸アンモニウム等のアジピン酸系の化成液であることを特徴とする、減衰伝送線路構造
5. 請求項１から請求項４記載の減衰伝送線路構造において、前記導電性ポリマー層および前記導電性ポリマーペースト層が、１００[S/m]以上の導電率を有することを特徴とする、減衰伝送線路構造
6. 請求項１から請求項５記載の減衰伝送線路構造において、前記導電性ポリマー層が、前記弁作用金属箔をナノサイズの粒子からなる導電性ポリマーの水溶液に浸漬することによって形成されることを特徴とする、減衰伝送線路構造
7. 請求項１から請求項６記載の減衰伝送線路構造において、前記導電性ポリマー層および前記導電性ポリマーペースト層を形成する導電性ポリマーが、ポリチオフェンまたはポリピロールであることを特徴とする、減衰伝送線路構造
8. 請求項１から請求項７記載の減衰伝送線路構造において、前記化成エッチド箔と同一の組成を有する化成エッチド箔帯が、前記化成エッチド箔の２倍以上の長さを有し前記化成エッチド箔帯の表面に前記電極構造チップの長さ毎に６ [mm]以下の幅のマスキング処理が施されて成ることを特徴とする、減衰伝送線路構造
9. 請求項１から請求項８記載の減衰伝送線路構造において、前記マスキング処理が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂またはこれらの混合物もしくは変性物から選択される１種以上の耐熱性樹脂を使用して行われることを特徴とする、減衰伝送線路構造
10. 請求項１から請求項９記載の減衰伝送線路構造において、電極構造帯が、前記マスキング処理後の前記化成エッチド箔帯の表面に前記導電性ポリマー層および前記導電性ポリマーペースト層が形成されて成ることを特徴とする、減衰伝送線路構造
11. 請求項１から請求項１０記載の減衰伝送線路構造において、前記電極構造チップが、前記電極構造帯を前記マスキング処理の幅の中心線で切断することによって形成されることを特徴とする、減衰伝送線路構造
12. 請求項１から請求項１１記載の減衰伝送線路構造において、前記電極構造チップが、前記第１の金属箔の長さ方向の両端部にそれぞれ電源の端子形成部分を有し前記第２の金属箔の長さ方向の両端部にそれぞれグランドの端子形成部分を有する、１枚以上のリードフレーム構造に前記導電性ポリマーペースト層によって接着されて成ることを特徴とする、減衰伝送線路構造
13. 請求項１から請求項１２記載の減衰伝送線路構造において、前記金属箔および前記リードフレーム構造が、銅、ニッケル、またはこれらを含む任意の合金から成ることを特徴とする、減衰伝送線路構造
14. 請求項１から請求項１３記載の減衰伝送線路構造において、低インピーダンス損失線路部品が、前記リードフレーム構造を該電極構造チップとともに外装樹脂によって封止し、前記リードフレーム構造を前記電極構造チップ毎に前記端子形成部分を残して切断し、前記外装樹脂の外部に露出した前記端子形成部分を、整形した後前記外装樹脂の表面に沿って前記電極構造チップの内側に折り曲げることによって電源端子およびグランド端子を形成することによって成ることを特徴とする、減衰伝送線路構造
15. 請求項１から請求項１４記載の減衰伝送線路構造において、前記外装樹脂が、脱水凝縮材として作用するカルボジイミド基を含む化合物とエポキシ樹脂とを主成分とすることを特徴とする、減衰伝送線路構造
16. 請求項１から請求項１５記載の減衰伝送線路構造において、前記低インピーダンス損失線路部品が、印刷配線基板上のスイッチング素子および信号線路とともにスイッチング回路を構成する直流電源分配回路上のスイッチング素子の近傍に搭載され、前記電源端子が前記直流電源分配回路の電源導体毎に直列に挿入され、前記グランド端子が前記直流電源分配回路のグランド導体に対して並列に接続されて機能することを特徴とする、減衰伝送線路構造
17. 請求項１記載から請求項１６記載の減衰伝送線路構造において、前記電極構造チップが、少なくとも１０[MHz]から１０[GHz]の帯域において、０．５[Ω] 以下、または前記スイッチング素子を介して前記電源分配回路とともにスイッチング回路を構成する前記信号線路の特性インピーダンスに対して１／１００以下の端子インピーダンスと、１０[nep/m]（ネパー/メートル）以上の減衰定数を有することを特徴とする、減衰伝送線路構造