JP2011066864A - 電源デカップリング部品 - Google Patents

電源デカップリング部品 Download PDF

Info

Publication number
JP2011066864A
JP2011066864A JP2009218231A JP2009218231A JP2011066864A JP 2011066864 A JP2011066864 A JP 2011066864A JP 2009218231 A JP2009218231 A JP 2009218231A JP 2009218231 A JP2009218231 A JP 2009218231A JP 2011066864 A JP2011066864 A JP 2011066864A
Authority
JP
Japan
Prior art keywords
power supply
decoupling component
supply decoupling
layer
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009218231A
Other languages
English (en)
Inventor
Hirokazu Toya
弘和 遠矢
Norihisa Tooya
紀尚 遠矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cast Kk I
I Cast Inc
Original Assignee
Cast Kk I
I Cast Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cast Kk I, I Cast Inc filed Critical Cast Kk I
Priority to JP2009218231A priority Critical patent/JP2011066864A/ja
Publication of JP2011066864A publication Critical patent/JP2011066864A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】ディジタル回路を始めとするスイッチングモード電気回路のシグナルインテグリティを向上しＥＭＣ問題を解決する。
【解決手段】化成膜が形成されているエッチング層を両面に有する弁作用金属とレジスト層と弁化成膜上に順次形成される導電性ポリマー層とカーボン含有層と金属粉皮膜層とで構成される多層板を方形絶縁境界線で層面に垂直に切断して伝送線路構造チップ５９を形成し、金属粉皮膜層の１面の陰極５３の端部に接続された陰極端子部５２、５５と金属粉皮膜層の他面の陽極５３に接続された陽極端子部５１、５６と陽極導体箔５７とを、陰極端子部５２、５５と陰極端子部５２、５５の一部を残して外装樹脂で封止して電源デカップリング部品として完成させ、エージングによって単極性平行板線路として機能させる。電源デカップリング部品をボードに搭載し、コンデンサに代えて電源分配回路に使用する。
【選択図】 図９

Description

本発明は、電源デカップリング部品に関し、特に、スイッチングモード電気回路を使用する、情報技術装置やディジタルデータ通信機器、並びに高周波ＤＣ−ＤＣコンバータ等の電力変換器に使用し、小型軽量化が可能で、直流電源分配回路に適用することによって、電力変換効率、信号品位（シグナルインテグリティ）、バッテリーの寿命、および電磁環境適合性（ＥＭＣ）を向上させることが出来る、電源デカップリング部品に関する。
近年、コンピュータを初め、電気電子機器に広く採用されているスイッチングモード電気回路の高性能、小型化の要求が強い。スイッチングモード電気回路を構成するトランジスタの高速化は、高性能化や小型化に効果がある反面、電磁ノイズや消費電力が増えると考えられて来た。
ＩＥＣにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるＣＩＳＰＲ３２の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０ＭＨｚから６ＧＨｚまで、電源ラインおよび通信線による伝導妨害波について１５０ｋＨｚから３０ＭＨｚまでが規制の対象となる。許容値は従来の情報技術装置向けのＣＩＳＰＲ２２と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。
一方、半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。国際半導体技術ロードマップ (The International
Technology Roadmap For Semiconductors :ＩＴＲＳ)によると、２０１０年のテクノロジノードにおける高性能ＭＰＵのＰチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ｐｓ]（ピコ秒）であり、電源電圧は１．０７ボルトである。
携帯機器、自動車、並びに電動アシスト自転車等はスイッチングモード電気回路を搭載しているが、これらに使用するバッテリーの寿命向上が必要とされている。バッテリーの寿命に関わるパラメータの一つがバッテリーの充放電時の電流または電圧のサージやリップルとされており、これらを抑制するためにバッテリーに対してコンデンサが並列に接続される。
電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって誘電体中を進行する。該誘電体が真空空間の場合は、電磁波は光速で進行する。
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長いため、電磁放射が無視できる程度であり回路内での電磁波の挙動が強弱振動だけと見なすことが出来る状態である。低周波アナログ回路や、およそ１ナノセコンド以上の立ち上がり時間を有するトランジスタと１０ｃｍ以下の長さの配線で構成される回路は、実用上、準定常状態と見なすことの出来る回路の一例であるとされて来た。
電磁気学によると、活性状態にある回路の導線の電流は、アンペールの法則に従って導線の周囲の磁界Ｈを平均磁路長l に亘って周回積分して求めるとことが出来、次式で示される。この式から、活性状態における電流の本質は磁界であることが分かる。
電磁気学によると、電位Ｖは、電界の及ばない無限遠から１点までの電界の積分値と定義されるが、マイクロストリップ線路におけるストリップ銅線の電位はグランド面からストリップ導線までの電界を積分した値であって、次式から求められる。この式から、電位または電圧の本質は電界であることが分かる。
マックスウエルは、先人が構築した磁界に関する理論と電界に関する理論を融合することによってマックスウエルの方程式を構築し１８７３年に発表した。続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。この式を用いて、マックスウエルは、１８６２年頃から主張していた電磁波と光はともに光速で伝搬するとうアイデアを理論的に証明することに成功した。これにより線形電磁波理論（以下電磁波理論）を含む電磁気学の完成度が高まった。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルが完成させた電磁波理論の正しさを証明した。
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ（transverse electromagnetic）波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge impedanceまたはwave impedance）と呼ばれる。伝搬する電磁波は電界と磁界のベクトル積であるポインチングベクトルによって電力を伝搬する。
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体または誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
電磁気学によると、損失のある媒体中を進行する電磁波は、伝搬定数γに従って進行し、進行に伴って振幅が減少し位相が変化する。周波数をｆ、導体の誘電率をε、導体の透磁率をμ、導体の導電率をσとすると、伝搬定数γは、次式のようにγ２から求めることが出来る。
式（３）において、γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、ｎｅｐ/ｍ（ネパー／メートル）の単位で表される。１
ｎｅｐ／ｍ]、電磁波が１メートル進行すると振幅がｅｘｐ−１または０.３６８倍に減衰することを意味する。
電磁気学によると、式（３）中のγ２を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ／ε０ω）を実数部（εｒ）で割った値を誘電体損失の正接と呼び、ｔａｎδで表す。しかし、ｔａｎδは、電磁気学上、深い意味を持たない。
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず、導電率σは
ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数αの逆数であるδは、表皮深さと呼ばれる。
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
電界と磁界が静止している定常状態においては、導体中の電荷の移動速度として定義される導体電流を回路電流と考えることが出来る。
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。導体に電位勾配すなわち電界が印加されると電界の方向と逆向きに導体電流が流れるが、導体には大きな電界を印加出来ないので、電流が大きくても電荷の平均移動速度は極めて遅い。
例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（ｄｑ／ｄｔ）で定義される１０アンペアの電流が流れているときの電荷の平均速度は、物理学に従って計算すると常温で０.３６８ｍｍ/ｓとなる。導体の一端から消費に見合う量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給は、電荷の平均速度とは関係なく支障なく行われる。
伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。
電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（ｄｑ／ｄｔ）すなわち導体電流と定義している。さらに、コンデンサは導体中の電荷を充放電する機能を有しているとしている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数を持たない電流密度Ｊに対応させており、電流の定義が電気通信工学や交流回路理論とこれらの上位理論であるはずの電磁気学とでは異なっている。
交流回路理論や電気通信工学が電流をｄｑ／ｄｔと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前である。また、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で、同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方が存在していなかった。さらに、その後も交流回路理論や電気通信工学に修正が行われなかった。
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。電磁気学が完成した１８７３年より７７年前の１７５０年に発表されたダランベールの波動方程式では、波動の主体をスカラー量のラプラシアンとするベクトル関数で表現し、波動の主体を特定していない。導体電流が導体間電圧とともに波となることは、ダランベールの波動方程式から導くことが出来ても、電気通信工学の基礎理論である電磁気学と整合していない。従って、このような電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られている電信方程式には物理学上の根拠が無いことになる。
電流の定義が電磁気学に整合していないと、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と少なからず矛盾が生じる。電気通信工学にはこのような問題を内在させていることは明かであるが、電気通信工学の長い歴史の中で、豊富な適用実績繰り返しつつ電磁気学との矛盾を繕うための理論や経験式、さらには製品検査時の微調整法が開発されて来た。このため、従来の連続波を扱う限り電気通信工学応用製品では、電磁気学との矛盾が顕在化することはほとんど無い。
スイッチング波またはディジタル波のような間欠波を対象とする回路設計においても電気通信工学に基づくと効率的で高い信頼性が得られると考えられている。しかし電気通信工学のディジタル回路への実用実績が少ないために電気通信工学の応用のときと同様の電磁気学との矛盾回避の手法は必ずしも通用しない。このため、電磁気学との矛盾が、例えば電磁干渉や電磁ノイズ問題、さらにはバッテリーの寿命低下となって顕在化している。
電磁気学によれば、絶縁された２本の導体で構成される伝送線路に印加された電磁波は、ＴＥＭモードとなって準光速で進行する。絶縁が真空であれば進行速度は光速となる。このとき伝送線路で観測される電流や電圧は、それぞれ式（１)および式（２)から求められ、電流や電圧の物理学上の実態は伝送線路の誘電体中を進む電界波と磁界波である。一方、電気通信工学によると、導体間の静電容量で相互インダクタンスを割った値の平方根を、特性インピーダンスとしている。特性インピーダンスは電気通信工学で独自に定義され、電磁気学では定義されていない。同様に交流回路のインピーダンスも交流回路理論で独自に定義され、電磁気学では定義されていない。
電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。平板導体や誘電体の材料特性は、伝送線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。電気通信工学には、損失を有する媒体中または損失を有する媒体を壁面に有する伝送線路における伝搬定数を求める手法が示されているが、伝搬の主体が電磁気学と矛盾しているため、修正が必要である。
電気通信工学によると、誘電体の厚さをａメートル、導体の幅をｗメートル、誘電体の誘電率をε、誘電体の透磁率をμとすると、平行板線路の特性インピーダンスＺ０は次式で求められる。
電気通信工学によると、既知の特性インピーダンスＺ０を有する伝送線路を通して未知の特性インピーダンスＺ１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ１１は、次式で表される。
電気通信工学によると、反射係数がＳ１１である、線路間の透過係数Ｓ２１Γは、次式で表される。
電気通信工学によると減衰定数αを有する長さｚの伝送線路の透過係数Ｓ２１αは、次式でされる。
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。
交流回路理論や電気通信工学では、直流電源は、信号配線を構成する導体への電荷の供給源と考えられている。
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、電荷ではなくて、位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。従って、直流電源は、交流回路理論や電気通信工学で考えている回路への電荷の供給源ではなくて、静電エネルギーの供給源と考えなければならない。静電エネルギーは、文字通り停止している状態のエネルギーであって自ら移動することは出来ない。
直流電源を有する電気回路においては、電磁波が、直流電源から静電エネルギーを引き出すことが出来る。電磁波によって静電エネルギーが引き出される速度は、当然ながら電磁波の進行速度となる。電磁波は電界波と磁界波で構成されるので、引き出される静電エネルギーも引き出されている状態では電界と磁界の成分を有する。従って静電エネルギーが引き出されている期間中、進行する電磁波の直流電源側の伝送線路で、定常（直流）電圧および定常（直流）電流が観測される。
修正された電磁気学によると、バッテリーやコンデンサが有するエネルギーに相当する、電界に基づく静電（electrostatic）エネルギーｗＥは、次式で表される。
このように、静電エネルギーｗＥは、電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして誘電率εの誘電体に蓄積していることになる。
なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギーｗＣは、電極距離をｄ、電極面積をＳとすると、ＶがＥ・ｄ、Ｃがε・Ｓ／ｄであるので、次式で表される。次式で表される。
電磁気学によると、リアクトルが有するエネルギーに相当する静磁気（magnetostatic）エネルギーｗＨは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。
電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギーwＬは、リアクトルの磁路長をl 、磁路の断面積をSとすると、ＩがＨ・l、Ｌがμ・Ｓ／lであるので、次式で表される。次式で表される。
従来の考え方に基づく電源デカップリング技術、および電源デカップリング回路に使用されている従来のコンデンサやフィルタのスイッチングモード電気回路での作用については、下記の特許文献や非特許文献に記載されている。また、本発明に係る電源デカップリング部品の理論的な根拠についても下記の非特許文献に記載されている。その要点は後述される。
特開２００２−２６０９６５（Ｐ２００２−２６０９６５Ａ） 特開２００５−２９４４４９（Ｐ２００５−２９４４９９Ａ） 特開２００７−４２７３２（Ｐ２００７−４２７３２Ａ） 特開２００２−１６４７６０（Ｐ２００２−１６４７６０Ａ） 特開２００４−０４８６５０（Ｐ２００４−０４８６５０Ａ） MahadevanSuryakumar, 他著 「Power Delivery Validation Methodologyand Analysis for Network Processors」, IEEE, ECTC’04, pp. 589- 592, 2004. Keng L.Wong, Tawfik Rahal-Arabi, Matthew Ma, and Greg Taylor著 「Enhancing Microprocessor Immunity to Power Supply Noise WithClock-Data Compensation」, IEEE JOURNAL OF SOLID-STATECIRCUITS, VOL.41, NO.4, pp. 749-758, 2006． Larry D.Smith, Raymond E. Anderson, Douglas W. Forehand, Thomas J. Pelc, and Tanmoy Roy著 「Power distribution system design methodology and capacitor selectionfor modern CMOS technology」, IEEE Transactions onAdvanced Packaging 、 Volume 22, Issue 3, pp. 284-291, 1999. Alex Waizman著 「CPU power supply impedance profile measurement using FFT and clockgating」, IEEE Electrical Performance of ElectronicPackaging 2003, pp. 29- 32, 2003. JinseongChoi, Lixi Wan, Swaminathan, M.; Beker, B and Master, R著 「Modeling of realistic on-chip power grid using the FDTD method」、IEEE Electromagnetic Compatibility 2002, Volume 1, pp-238-243, Aug.2002. Jun Fan,James L. Knighten, Antonio Orlandi, Norman W. Smith, James L. Drewniak著 「Quantifying Decoupling Capacitor Location」,IEEE Electromagnetic Compatibility, Volume 2, pp. 761 - 766 2000. Theodore M.Zeeff, Todd H. Hubing著 「Reducing Power Bus Impedance atResonance with Lossy Components」, IEEE, Transactions onAdvanced Packaging, VOL. 25, NO.2, pp. 307-310, 2002. 遠矢弘和 著 「VLSIの性能向上と安定動作に寄与する新しい電源分配回路技術」第17回 回路とシステム（軽井沢）ワークショップ, 電子情報通信学会、pp. 573-578、2004年4月. HirokazuTohya and Noritaka Toya著 「A Novel Design Methodology ofthe On - Chip Power Distribution Network Enhancing the Performance andSuppressing EMI of the SoC」、IEEE InternationalSymposium on Circuits and Systems 2007、 pp. 889-892、 May 2007. 遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No. 149、 EE2007-20、pp.73-78、2007年7月. 遠矢弘和、遠矢紀尚 著 「オンチップインバータが励起する孤立波の電源線路および信号線路上での挙動についての一考察」、電気学会 電子回路研究会資料、 ECT-09-54、pp. 7-12、2009年6月．
スイッチングモード電気回路の多くは準定常回路に該当すると考えられ、設計には交流回路理論が使用されている。準定常状態とは、回路の物理的大きさと動作周波数に上限を有し電磁波の作用を考慮しなくても設計や解析での誤差が少ない、実用上便利な状態である。しかし、実際には準定常状態は電磁波理論に支配されている状態である。
スイッチングモード電気回路において、トランジスタのスイッチング速度が向上すると電磁ノイズが増加し、その対策は非常に難しいとされている。このことは、商品化されているスイッチングモード電気回路が準定常状態ではないことを意味する。スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、電磁ノイズの増加が、スイッチングモード電気回路の高周波化を妨げている大きな要因の一つとなっている。
解決しようとする問題点の第１は、電気・電子回路の設計に用いられてきた交流回路理論と交流回路理論に基づいて構築されてきた回路設計ノウハウや、電気部品、特にコンデンサの機能と電磁気学との矛盾、さらにはスイッチングモード電気回路への線形波動理論の適用の非現実性に関する。
静電磁気理論に基づく定常回路を扱う交流回路理論によって、電磁波を対象とする電磁ノイズの干渉問題を解決するこは論理矛盾である。トランジスタの高速化に伴って数十年前から顕在化して来ている電磁ノイズ問題を解決するためには、スイッチングモード電気回路を構成する配線の設計の全てに電磁波理論を適用する必要がある。しかし、従来のフーリエ変換法と線形波動理論を組み合わせる手法では、煩雑すぎて実用は不可能であった。
電気・電子回路には、電磁干渉を抑制する等の目的で多くのコンデンサが使用されている。コンデンサは、１７４５年にドイツ人のクライスト(Ewald George von Kleist) によって発明されたが、その後、原理的な変更がなされないまま、今日に至るまでの極めて長い間電気電子機器に使用され続けてきた。
最近のディジタル機器においては電源分配回路を中心に非常に多くのコンデンサが使用されている。例えばパーソナルコンピュータ（ＰＣ）のマザーボードにおいては、５００個前後のコンデンサが使用され、半導体集積回路パッケージやチップ上にも多くのコンデンサが搭載または形成されている。
従来、直流電源は交流回路に電荷を供給すると考えられ、コンデンサは半導体等の能動素子に対して迅速に電荷を供給する機能を有すると考えられている。特に半導体メーカは、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であると考えている。このとき、コンデンサは、形状が小さいほど迅速に電荷を供給できるとされ、チップセラミックコンデンサが好んで使用される。しかし、このような考え方は、前述のように電磁気学の観点から全くの誤りであることが判る。
一方で、電気・電子回路に使用されているコンデンサの多くは、スイッチングモード電気回路が発生する電磁ノイズを電源分配回路でデカップリング（減結合）するためにも使用されている。しかし、電磁ノイズは電磁波であり伝送線路の誘電体中を進行するが、伝送線路の外部に接続される静電磁気理論に基づくコンデンサは、伝送線路を進行する電磁波を阻止する機能をほとんど有していない。
電気通信工学によると、市販されているコンデンサを線路に並列に接続されたときのインピーダンスは、測定系がＺ０の特性インピーダンスを有するネットワークアナライザで反射係数Ｓ２１を測定することによって次式から求められるとされている。なおＺ０は通常５０Ωである。
これは、コンデンサが線路に並列に接続される場合は式（１１）における線路長ｚがゼロすなわちコンデンサ内部での伝送損失がゼロであるので、透過係数Ｓ21と反射係数Ｓ11が比例関係となるためである。コンデンサが線路に並列に接続される場合、測定されるコンデンサのＳ２１の値は、比較的高い周波数において１よりかなり小さくなる。この場合は、式（１６）は、ＺＣ＝２５Ｓ２１に簡略化できる。
式（１５)にＳ２１の測定値を代入することによって、市販されているコンデンサのインピーダンスの周波数特性を求めるとＶ字型の曲線を描く。すなわち、実際のコンデンサにおいては、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンスが減少するが、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性曲線となる。
このような特性になる理由は、従来、コンデンサにはリード線、端子、および電極があり、この部分が等価直列インダクタンス（ＥＳＬ）として作用し、周波数が高くなるほど電流が流れにくくなるためであるとされている。さらに前記直列共振点のインピーダンスは、誘電体損失やリード線、端子、および電極の抵抗等で構成される等価直列抵抗（ＥＳＲ）によって決まると考えられている。
しかし、コンデンサを線路に並列に接続してデカップリング効果を発揮させる場合のコンデンサの周波数特性についての上記解釈は、電磁気学に照らすと誤りであることが判る。すなわち、この場合のコンデンサは伝送線路を進行する電磁波に作用させるために使用されているにもかかわらず、デカップリングコンデンサの周波数特性についての上記解釈は、電磁気学における静電磁気理論に基づいている。また、等価直列抵抗で想定している抵抗は、Ωの法則に従う素子であり電磁気学とは関係無い。
一方、伝送線路に直列に種々のコンデンサを接続して伝送線路の透過係数を測定すると、１ギガヘルツ付近でもほとんど減衰が見られない。従って、コンデンサのインピーダンスと一般に信じられている特性は、コンデンサ固有のものではないことが判る。
解決しようとする問題点の第２は、非特許文献１に関する。非特許文献１中に半導体チップにおける電源電圧（ＶＤＤ）の変動波形の一例と、安定化電源、半導体集積回路を中心とする電源分配回路の従来の等価回路の一例を示している。非特許文献１中に示されている電源分配回路は一般に広く信じられている構成で描かれているが、定常または準定常状態の回路記述である集中定数回路として示されているので、高速でスイッチング動作をしているディジタル回路には全く適さない。集中定数回路理論においては、実際の回路から物理定数を排除し電磁気的な材料定数を与えていないので、半導体集積回路内のオンチップインバータが励起し電源分配回路上を進行する電磁波の状況を表すことが出来ない。
非特許文献１の考え方に従うと、コンデンサを電源分配回路の正極線と負極線との間に多数並列に接続すると、電源分配回路のインピーダンスの平坦化ならびに低値化が出来るという結論に達する。しかし、現実のディジタル回路の立ち上がり時間は数ピコ秒と非常に早く、非常に高い周波数に相当するパルス状の電磁波が電源分配回路中をチップから印刷配線基板に向かって進行することになる。このような場合、配線やコンデンサに物理的な寸法を与えた上で電磁気的な材料定数を与えて電源分配回路を表した上で、電磁気学に従って回路内の電磁波の挙動を解析する必要がある。
このように考えると、電源分配回路に多数のコンデンサを並列に接続しても、半導体集積回路の安定動作に関わる高周波帯域で電源分配回路のインピーダンスの平坦化や低値化を計ることは特に非常に難しいということが理解できる。さらにコンデンサは二端子であるために線路上の電磁波の進行を効果的に抑止出来ないので、高周波帯域での高いデカップリング効果も期待できない。
非特許文献１では、特にチップ上で電源変動に焦点を当てた解析や評価を行っているが、上記のように適用している理論が電磁気学と整合していない。従ってこの文献は、電源分配回路に適する有効な技術を提供するものではなかった。またこの文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
解決しようとする問題点の第３は、非特許文献２に関する。非特許文献２は、半導体集積回路を中心とする電源分配回路の等価回路を、電流源とゲート容量で表されるオンチップインバータ、非動作状態にあるオンチップインバータの並列ゲート容量、オンチップデカップリングコンデンサ、ボンディングワイヤによるインダクタンス、及び、印刷配線基板上に搭載されるデカップリングコンデンサとで構成し、電圧変動を抑制するには、電流源が有する高調波毎の前記等価回路のインピーダンスと電流値の積が充分小さくなるように工夫するとともに、ボンディングワイヤによるインダクタンス（Ｌｂｏｎｄ）と印刷配線基板搭載デカップリングコンデンサ（Ｃｅｘｔ）とで構成されるロウパスフィルタを最適設計することが必要であり、もし共振が生じる場合はボンディングワイヤの線抵抗を利用することが有効であるとしている。
この文献に示されているアイデアは、等価回路を静電磁気理論に基づいて作成し、電流を実用上時間変化の無い導体電流として、時間変化のある電圧変動の抑制法を示している。このように、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気現象を、マックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
解決しようとする問題点の第４は、非特許文献３に関する。非特許文献３は、安定化電源モジュールは１ｋＨｚ以下、大容量コンデンサは１ｋＨＺから１ＭＨｚ、セラミックコンデンサは１ＭＨｚから数百メガヘルツをカバーしていると考えられるが最近では数百メガヘルツ以上をカバーすることが必要になってきているので、ＳＰＩＣＥを使用して、安定化電源モジュール、大容量コンデンサ、セラミックコンデンサを含む電源分配回路の特性解析を周波数軸で行いこれらの素子のインピーダンスの周波数特性を合成することによって、数百メガヘルツ以上をカバーするデカップリング回路の設計の効率化が図られるとしている。
非特許文献３において、回路解析を交流回路理論に基づくＳＰＩＣＥによって行っており、実際の回路およびコンデンサから物理定数を排除し電磁気的な材料定数を与えていない。その上でコンデンサ素子の特性の合成を行っている。このように、この文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していないため、電源ノイズ問題やＥＭＣ問題を解決することが理論的に不可能であった。
解決しようとする問題点の第５は、非特許文献４に関する。非特許文献４は、半導体集積回路のスイッチング動作に伴う電源変動は、外部からの電荷供給が円滑に行われないために生じるという、考え方に基づき、半導体集積回路を搭載する印刷配線基板上の一端から半導体集積回路パッケージ上の一端までの電源分配回路のインピーダンスを、実用的に矩形と見なすことが出来る波形を回路に印加したとき、基本波が判っていれば３次以上の高調波の振幅は次数分の一となるというフーリエ変換の考え方を適用して実験的に求める方法を提供している。
しかし、非特許文献４に示されている、半導体集積回路のスイッチング動作に伴う電源変動は外部からの電荷供給が円滑に行われないために生じるという考え方は、電磁気学または物理学に矛盾する。また、半導体集積回路の約９０％をしめるデータ系回路で発生するランダム波をフーリエ変換することは実用的に不可能であるだけでなく、ランダムに変化するパルス波を多数の高調波に分解することは数学に整合しても物理学には整合しない。従って、非特許文献４に示されているアイデアに従って電源ノイズ問題やＥＭＣ問題を解決することは理論的に不可能であった。
解決しようとする問題点の第６は、非特許文献５に関する。非特許文献５は、多層オンチップ電源分配回路をＦＤＴＤ法により詳細に解析し、特にオンチップ電源分配回路のパワーグリッドのブランチコンデンサに注目したSPICEシミュレータに使用出来る精密な回路モデルを提供しているが、本文献では集中定数回路モデルを使用し、半導体集積回路のスイッチング動作に伴う電源変動は外部からの電荷供給が円滑に行われないために生じるとするアイデアに基づいている。
非特許文献５において、ＦＤＴＤは電磁界解析ツールであって電磁波解析ツールではない。従ってＦＤＴＤの解析結果を交流回路理論に基づくＳＰＩＣＥに適用することは、双方が静電磁界理論に従う限り整合しているが、電磁波理論に従う電源変動の解析をＦＤＴＤの解析結果を反映したＳＰＩＣＥで行うことは不可能である。さらに、半導体集積回路のスイッチング動作に伴う電源変動は外部からの電荷供給が円滑に行われないために生じるという考え方は、電磁気学または物理学に矛盾する。従って、非特許文献４に示されているアイデアに従って電源ノイズ問題やＥＭＣ問題を解決することは理論的に不可能であった。
解決しようとする問題点の第７は、特許文献１に関する。特許文献１は、簡便な製造工程で、ＥＳＲが充分小さい特性を有する固体電解コンデンサを得ることができる固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、ＥＳＲには電磁気学上の裏付けがないこと、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第８は、特許文献２に関する。特許文献２は、静電容量及び耐圧の向上と、小型大容量化を可能とした固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、静電容量及び耐圧の向上と小型大容量化が実現されても、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第９は、特許文献３に関する。特許文献３は、大容量、低ＥＳＲ、高信頼性である固体電解コンデンサを提供するために、セパレータを含む固体電解質層に関する詳細な製法を開示している。しかし、ＥＳＲには電磁気学上の裏付けがないこと、電磁気学に照らすと、コンデンサが伝送線路に並列に接続されたときの電磁波の作用による電源変動の抑圧効果が非常に低いことが明かであるために、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
以上のように、長年続けられてきたコンデンサやコンデンサを使用する電源分配回路での、直列共振点と呼ばれるインピーダンスが最小となる周波数以上におけるインピーダンス特性を改善するための各種改良のほとんどは、物理学や電磁気学の裏付けが無い作業であったと考えることが出来る。
すなわち、ＥＳＬを小さくするためにサイズを出来るだけ小さくする。リード線、端子、および電極には導電性の高い材料を使用する。誘電体損を出来るだけ小さくする等は、電磁波が進行する線路のデカップリングにはほとんど効果が無い。等価直列抵抗（ＥＳＲ）が小さすぎるとＱファクタが大きくなりかえって電磁ノイズが増えることがあるという理由で、近年、リード線、端子、および電極に導電性が比較的低い材料を使用し誘電体損をやや大きくしたコンデンサが実用化されているが、同じ理由で、電磁波が進行する線路のデカップリングにはほとんど効果が無い。
さらに、コンデンサを多数並列に接続することによって回路のインピーダンスが低くなると言う考え方があり、広く信じられているが、この考え方は定常または準定常回路を想定したキルヒホッフの法則が成り立つ数百キロヘルツ以下の低周波帯域においてはほぼ有効であるが、電磁波の進行を考慮すべきそれ以上の周波数では、キルヒホッフの法則が成り立たず無効である。このような場合にインピーダンスを低くする方法は、伝送線路構造とした上で特性インピーダンスを低くする以外に無い。
コンデンサは、線路長がゼロであるので、線路に多数のコンデンサを並列に接続しても、線路の特性インピーダンスを低くすることは出来ない。しかし、線路に多数のコンデンサを並列に接続することによって電磁波の透過を減らすことは、ある程度可能である。すなわち、伝送線路の特性インピーダンスと透過係数は独立の関係にあることが理解されるべきである。
解決しようとする問題点の第１０は、特許文献４に関する。特許文献４は、１０ｋＨｚから１ＧＨｚ間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。
特許文献４に開示されている技術によるとノイズフィルタのキャパシタンスがインダクタンスより充分大きくなると考えられるので、信号線路には応用できず、電源分配回路への応用を想定していると考えられる。
特許文献４の分布定数型ノイズフィルタは、公知の伝送線路構造から形成されている。この構造は分布要素モデルに従っているので、コンデンサと異なり、数百キロＨｚ以上の高周波領域に適する。しかし、特許文献４分布定数型ノイズフィルタを一般の電気機器に適用し性能を発揮させるためには、物理学や電磁気学に整合し、かつ合理的な方法で設計および製造が可能であって合理的な方法で電気機器に搭載可能である必要がある。
特許文献４には分布定数型ノイズフィルタを設計製造するために必須の物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。また、特許文献４の分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の１／４波長以上の長さとなるように設定するとしている。これに従うと、たとえば１００ＭＨｚの高調波すなわち正弦波の１／４波長は、大気中で７５ｃｍでありこの文献で絶縁体として使用している酸化アルミニウムの比誘電率を約８．５とすると２６ｃｍとなる。従ってこのアイデアを通常の電子・電気機器に使用されている印刷配線板に適用することは不可能である。
特許文献４において、分布定数型ノイズフィルタのインピーダンス特性を、コンデンサの場合に準じて透過係数（Ｓ２１）から求めている。内部に伝送損失が存在する伝送線路の端子インピーダンスを透過係数（Ｓ２１）から求めると非常に小さい値が得られる。しかし、この方法は電磁気学の観点から全くの誤りである。分布定数型ノイズフィルタのインピーダンス特性は、電磁気学に従って反射係数（Ｓ１１）の測定値から求めなければならない。従って特許文献４に開示されているデータの信頼性は全く無い。
特許文献４において、分布定数回路形成部が固体電解コンデンサまたは電気二重層コンデンサであるとしているが、コンデンサは前述のように集中要素（定数型）モデルの素子であって、分布要素モデルに従う線路構造とは電磁気上、異なるものである。このように、特許文献４は、理論的な誤りに基づいているので、開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第１１は、特許文献５に関する。特許文献５は、表面に複数の突起または凹凸を有する導体が対向する公知の伝送線路構造から形成されている。この構造は分布要素モデルに従っているので、コンデンサと異なり、数百キロヘルツ以上の高周波領域に適する。しかし、特許文献４分布定数型ノイズフィルタを一般の電気機器に適用し性能を発揮させるためには、物理学や電磁気学に整合し、かつ合理的な方法で設計および製造が可能であって合理的な方法で電気機器に搭載可能である必要がある。
特許文献５には、高速化、高周波数化に適した平行平板線路型素子を設計製造するために必須の物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。従ってこのアイデアのねらいである充分小さい値の透過係数（Ｓ２１）を実現する手段がほとんど開示されていないことになる。
また、電源デカップリング素子には低インピーダンスが必要とされるが、インピーダンスを下げることについてのアイデアが全く開示されていない。開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第１２は、特許文献6に関する。特許文献６は、表面実装型コンデンサ（ＳＭＴキャパシタ）は２つの端子の間隔が非常に狭いのでプリント配線基板上に搭載して電源デカップリング素子として使用すると、内層の電源層とグランド層に接続するための２つのビアの間隔を非常に狭くできる。これによってビアの自己インダクタンスが２つのビア間の相互インダクタンスによって打ち消されるので、高周波で動作する半導体集積回路に対するデカップリング効果を高めることが出来るとし、テストボードを試作してボードの測定点における自己インピーダンス、透過係数Ｓ２１を３０ｋＨｚから１．５ＧＨｚの間で測定している。
特許文献６は、多層基板を使用してテストポートの間隔を離した場合と接近させた場合、バルクキャパシタを搭載した状態で多数のＳＭＴキャパシタを搭載した場合と除去した場合の透過係数Ｓ２１を実験によって求めており、４層基板の一点でグランド層と電源層を短絡した状態での複数の点での自己インピーダンスの実測値、簡単な集中要素モデルを使用してＳＭＴキャパシタを近接配したときと間隔を空けて配置したときの伝達インピーダンスＺ２１をシミュレーションによって求めている。
特許文献６によると、４層基板の一点でグランド層と電源層を短絡した状態での複数の点での自己インピーダンスの実測値は、１０ＭＨｚ付近で０．１から０．２Ω、１００ＭＨｚ付近で１Ωから３Ω、１ＧＨｚ付近で６Ωから３０Ωであり、印刷配線基板上の信号線路の特性インピーダンスである５０Ωに対して充分低いとは言えない。多層基板を使用してテストポートの間隔を離した場合（３０ｃｍ）と接近させた場合（５ｍｍ）で、テストポート間の透過係数Ｓ２１を測定しているが、ポートから注入された電磁波が多層基板内に広く拡散してしまうために、デカップリング特性を測定したことにならない。また、伝達インピーダンスＺ２１をシミュレーションによって求めているが集中要素モデルを使用していることや伝達インピーダンスＺ２１が透過係数Ｓ２１関係づけているために、得られた値は電磁気学の観点から無意味である。このために開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第１３は、特許文献7に関する。特許文献7は、テストボードを試作し、図中の測定ポートにＨＰ８７５３Ｄネットワークアナライザを接続して、４ＧＨｚ以下の電源分配バスの端子インピーダンスを測定し、シミュレーション値と比較している。未搭載ボードとコンデンサのみ搭載ボードと半導体集積回路のみ搭載の３種について測定したところ、半導体集積回路のみ搭載が最も小さく、周波数によって大きく変化しているが１ＧＨｚにおいて２Ω前後であったとしている。
特許文献7において、コンデンサのみ搭載ボードをモデル化して、コンデンサの等価直列インダクタンス（ＥＳＬ）と等価直列抵抗（ＥＳＲ）を変化させて端子インピーダンスをシミュレーションによって求めている。この結果、ＥＳＲをＥＳＬと等しくなるように増やすことにより、周波数によるインピーダンスの変動が抑制され、インピーダンス値が増えることは無いとしている。しかし、１ＧＨｚにおいて２Ω前後の端子インピーダンスは、印刷配線基板上の信号線路の特性インピーダンスである５０Ωに対して充分低いとは言えない。またＥＳＲをＥＳＬは集中要素モデルでありこのモデルを使用したシミュレーション結果は電磁気学の観点から無意味である。このために開示されている技術によって、回路設計者が期待する、広帯域に亘って電源分配回路のインピーダンスを低くすることやデカップリング機能を高めることは、不可能であった。
解決しようとする問題点の第１４は、非特許文献８に関する。非特許文献８には、従来のコンデンサの問題点と、問題解決をねらって電源分配回路用に試作した低インピーダンスを有する線路構造素子の構造と、コンデンサとの機能差、試作によって得られた素子のデータと、ＦＰＧＡ搭載ボードに応用したときのデカップリング効果の実測データ、サーバベースのボードに応用したときの動作試験結果、素子の効果的な使用法等、線路構造素子の関する有効な技術情報が開示されている。
非特許文献８では、線路構造素子にアルミ電解チップを使用していることが示されているが、物理的な寸法や電磁気的な材料定数、並びに設計法や製造法が充分開示されていない。また、素子の特性に関する測定データやボードに搭載したときの線路構造素子の作用について理論的な裏付けが全く示されていないので、線路構造素子に使用する材料や構造の最適化や回路動作への線路構造素子の影響の解析が不可能である。さらに、開示されているデータは伝搬定数であるＳ２１特性だけであって、端子インピーダンスについての開示がない。
非特許文献８では、アルミニウム箔の化成エッチング層面だけでなく、端面化成処理された側面にも線路構造が形成されている。しかし側面にはエッチングが施されていないため、電磁波は実効線路長が短い幅の狭い側面をバイパスする。このため、数十メガヘルツ以上の帯域において線路構造素子の端子インピーダンスと透過係数Ｓ２１に化成エッチング層がほとんど寄与しないと考えられる。さらに、製造工程において側面上の導電性ポリマー層やカーボン含有層の厚さを制御することは、化成エッチング層面の場合に比べて非常に難しい。このため、線路構造素子の数十メガヘルツ以上の帯域における端子インピーダンスと透過係数Ｓ２１の製造ばらつきが大きくなる可能性が高い。
非特許文献８に示されている線路構造素子では、陽極であるエッチド化成アルミニウム箔に大きな直流電流を流すために、かなり厚いエッチド化成アルミ箔を使用する必要がある。これは入手性の困難化や、購入価格の上昇だけでなく、固体アルミニウムコンデンサの量産において有効なロール巻き取り方式が採用できないという問題を有する。
本発明は、電源分配回路における上記問題を根本的に解決する手段を提供することを目的の一つとしている。
上記課題を解決するため、請求項１記載の発明は、電源デカップリング部品に係り、伝送線路構造チップと、該伝送線路構造チップの一対の対向辺の長さに少なくとも２ミリメートルを加えた長さを有する一対の対向辺と前記伝送線路構造チップの一対の他の対向辺と少なくとも等しい長さを有する一対の他の対向辺を有する第１の導体箔と、前記伝送線路構造チップの一対の対向辺の１／２以下の長さを有する一対の対向辺と前記伝送線路構造チップの一対の他の対向辺と少なくとも等しい長さを有する一対の他の対向辺を有する第２の導体箔および第３の導体箔とから構成され、前記第１の導体箔を、前記伝送線路構造チップの前記一対の対向辺の中点を結ぶ中心線と前記第１の導体箔の前記１対の対向辺の中点を結ぶ中心線を一致させるとともに前記伝送線路構造チップの前記一対の他の対向辺の中点を結ぶ中心線と前記第１の導体箔の前記１対の他の対向辺の中点を結ぶ中心線を一致させて前記第１の金属粉皮膜層に導電性接着剤で接続し、前記第２の導体箔および前記第３の導体箔を、前記伝送線路構造チップの前記一対の他の対向辺に前記第２の導体箔の前記他の対向辺の一つおよび前記第３の導体箔の前記他の対向辺の一つを一致させるとともに前記伝送線路構造チップの前記一対の他の対向辺の中点を結ぶ中心線と前記第２の導体箔と前記第３の導体箔の前記１対の他の対向辺の中点を結ぶ中心線と一致させて前記第２の金属粉皮膜層に前記導電性接着剤で接続し、前記伝送線路構造チップと前記第１の導体箔と前記第２の導体箔と前記第３の導体箔を、該第１の導体箔と該第２の導体箔と該第３の導体箔の一部を除いて外装樹脂によって封止し、前記外装樹脂から露出する前記第１の導体箔の一部から成る一対の電源端子と前記外装樹脂から露出する前記第２の導体箔の一部および前記第３の導体箔の一部からなる一対のグランド端子がそれぞれ整形されて成ることを特徴としている。
また、請求項２記載の発明は、電源デカップリング部品に係り、請求項１記載の電源デカップリング部品において、前記伝送線路構造チップが、エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の導電性ポリマー層と、該第１の導電性ポリマー層の面上に形成される第１のカーボン含有層と、該第１のカーボン含有層の面上に形成される前記第１の金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の方形領域を除外して形成されるレジスト層と、前記エッチド化成箔の少なくとも前記方形領域の前記エッチド化成箔の他面上に形成される第２の導電性ポリマー層と、該第２の導電性ポリマー層の面上に形成される第２のカーボン含有層とから構成される多層板から形成されることを特徴としている。
また、請求項３記載の発明は、電源デカップリング部品に係り、請求項１から請求項２記載の電源デカップリング部品において、前記伝送線路構造チップが、前記多層板の表面に形成される前記方形領域の４辺から少なくとも５マイクロメートルの距離を置いて外側に設定される方形絶縁境界線で該多層板を層面に垂直に切断することによって形成され、前記方形領域の一対の対向辺の長さを線路長、前記方形領域の一対の他の対向辺を線路幅とすることを特徴としている。
また、請求項４記載の発明は、電源デカップリング部品に係り、請求項１から請求項３記載の電源デカップリング部品において、前記エッチド化成箔が、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム、またはそれらの合金から成る弁作用金属箔と、該弁作用金属箔の両面に形成されるエッチング層と、前記弁作用金属を電解液中に浸漬した状態で該弁作用金属箔に直流電源の正極を印加し前記電解液に前記直流電源の正極を印加することによって前記エッチング層の表面に形成される化成膜を備えて成ることを特徴としている。
また、請求項５記載の発明は、電源デカップリング部品に係り、請求項１から請求項４記載の電源デカップリング部品において、前記伝送線路構造チップが、前記多層板を前記方形絶縁境界線で切断する際に比較的高い確率で生じる前記弁作用金属箔と前記第１の導電性ポリマー層との間の短絡によって、単極性平行板線路チップとして形成されることを特徴としている。
また、請求項６記載の発明は、電源デカップリング部品に係り、請求項１から請求項５記載の電源デカップリング部品において、前記単極性平行板線路チップが、前記多層板が前記方形絶縁境界線で切断されてから前記電源デカップリング部品が完成するまでの間に、エージングを少なくとも１回実施することによって形成されることを特徴としている。
また、請求項７記載の発明は、電源デカップリング部品に係り、請求項１から請求項６記載の電源デカップリング部品において、前記エージングが、前記第１の導体箔または前記電源端子に直流電源の正極を接続し、前記第２の導体箔または前記グランド端子に前記直流電源の負極を接続して、前記弁作用金属箔の化成電圧の２５％から１００％の直流電圧を前記正極と前記負極との間に少なくとも１時間印加することによって行われることを特徴としている。
また、請求項８記載の発明は、電源デカップリング部品に係り、請求項１から請求項７記載の電源デカップリング部品において、前記レジスト層が、少なくとも１個の前記方形領域が除去されたレジスト膜を前記エッチド化成箔の他面上に貼付して高温環境中で乾燥させることによって、または高温環境中で乾燥させた後に紫外線を照射することによって形成されることを特徴としている。
また、請求項９記載の発明は、電源デカップリング部品に係り、請求項１から請求項８記載の電源デカップリング部品において、前記レジスト層が、第１のレジスト層と第２のレジスト層から成り、前記第１のレジスト層が、パターニングされた第１のメタルマスクまたはメッシュマスクを前記エッチド化成箔の他面に密着配置して該エッチド化成箔の他面に該第１のメタルマスクまたはメッシュマスクを介して少なくとも前記方形領域を除く領域にレジスト剤を塗布することによって形成され、前記第２のレジスト層が、パターニングされた第２のメタルマスクまたはメッシュマスクを前記エッチド化成箔の他面に密着配置して該エッチド化成箔の他面に該第２のメタルマスクまたはメッシュマスクを介して少なくとも前記方形領域を除く領域に前記レジスト剤を塗布して形成され、高温環境中で乾燥させることによって、または高温環境中で乾燥させた後に紫外線を照射することによって形成されることを特徴としている。
また、請求項１０記載の発明は、電源デカップリング部品に係り、請求項１から請求項９記載の電源デカップリング部品において、前記第１のメタルマスクまたはメッシュマスクが、前記方形領域の一対の対向辺の長さに少なくとも１０マイクロメートルを加えた長さの横幅と少なくとも１０マイクロメートルの長さの縦幅を有する方形のパターニング穴を、横方向に中心軸を一致させて少なくとも１個有するとともに縦方向に前記方形領域の一対の他の対向辺の長さの間隔を置いて中心軸を一致させて少なくとも２個有し、前記第２のメタルマスクまたはメッシュマスクが、前記方形領域の一対の他の対向辺の長さに少なくとも１０マイクロメートルを加えた長さの縦幅と少なくとも１０マイクロメートルの長さの横幅を有する方形のパターニング穴を、縦方向に中心軸を一致させて少なくとも１個有するとともに横方向に前記方形領域の一対の対向辺の長さの間隔を置いて中心軸を一致させて少なくとも２個有し、前記第１のメタルマスクまたはメッシュマスクと前記第２のメタルマスクまたはメッシュマスクが前記エッチド化成箔の他面上に密着して配置され、前記方形領域の外部の一部を残して該方形領域が前記第１のメタルマスクまたはメッシュマスクと前記第２のメタルマスクまたはメッシュマスクによって遮蔽されることを特徴としている。
また、請求項１１記載の発明は、電源デカップリング部品に係り、請求項１から請求項１０記載の電源デカップリング部品において、前記レジスト膜または前記レジスト剤が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、ポリアミドイミド樹脂、シアン酸エステル樹脂、フッ素樹脂、ウレタン樹脂、ポリカルボン酸樹脂、シアネート樹脂、フェノキシ樹脂、アクリル樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の樹脂を主剤として形成されることを特徴としている。
また、請求項１２記載の発明は、電源デカップリング部品に係り、請求項１から請求項１１記載の電源デカップリング部品において、前記導電性ポリマー層が、３，４−エチレンジオキシチオフェン、ピロール、フラン、多環状スルフィド、またはそれらの置換誘導体で形成されるモノマーを使用する重合反応工程を実施することによって形成されることを特徴としている。
また、請求項１３記載の発明は、電源デカップリング部品に係り、請求項１から請求項１２記載の電源デカップリング部品において、前記導電性ポリマー層が、ポリチオフェンの微粒子またはポリピロールの微粒子を含む導電性ポリマー水溶液に前記エッチド化成箔を浸漬して前記化成膜の表面を前記ポリチオフェンの薄膜または前記ポリピロールの薄膜で被覆し、該エッチド化成箔を前記導電性ポリマー水溶液から引き出して高温環境中で乾燥させる、含浸被覆工程を実施することによって形成されることを特徴としている。
また、請求項１４記載の発明は、電源デカップリング部品に係り、請求項１から請求項１３記載の電源デカップリング部品において、前記導電性ポリマー層が、複数の、固有の材料特性を有する導電性ポリマー原始薄膜から形成され、少なくとも前記化成膜に接する前記導電性ポリマー原始薄膜が、３０ナノメートル以下の平均粒径を有する前記ポリチオフェン微粒子または前記ポリピロールの微粒子を使用して形成されることを特徴としている。
また、請求項１５記載の発明は、電源デカップリング部品に係り、請求項１から請求項１４記載の電源デカップリング部品において、前記カーボン含有層が、黒鉛粉末を主成分とするカーボンペースト、または黒鉛粉末または黒鉛繊維を主成分とするカーボン箔と前記カーボンペーストを使用して１０マイクロメートル以上の厚さに形成されることを特徴としている。
また、請求項１６記載の発明は、電源デカップリング部品に係り、請求項１から請求項１５記載の電源デカップリング部品において、前記金属粉皮膜層および前記導電性接着剤が、金粒子、銀粒子、銅粒子、錫粒子、インジウム粒子、パラジウム粒子、ニッケル粒子、およびこれらの任意の合金粒子から選ばれる少なくとも１種の金属粒子と、ポリエステル樹脂、ビニル樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリエチレン樹脂、メチルイソブチルケトンまたはこれらの混合物もしくは変性物から選択される１種以上のバインダーとから形成されることを特徴としている。
また、請求項１７記載の発明は、電源デカップリング部品に係り、請求項１から請求項１６記載の電源デカップリング部品において、少なくとも１０Ｈｚから１０ＧＨｚの帯域における前記電源デカップリング部品の透過係数が、前記単極性平行板線路チップの透過係数と前記電源デカップリング部品の前記電源端子間の透過係数との二乗平均を得ることによって概算値として求められることを特徴としている。
また、請求項１８記載の発明は、電源デカップリング部品に係り、請求項１から請求項１７記載の電源デカップリング部品において、前記端子間の透過係数が、前記一対の電源端子の間に存在する静電容量の交流インピーダンスを前記電源デカップリング部品に接続される伝送線路の特性インピーダンスで割って２を加えた値で、２を割ることによって、概算値として求められることを特徴としている。
また、請求項１９記載の発明は、電源デカップリング部品に係り、請求項１から請求項１８記載の電源デカップリング部品において、前記単極性平行板線路チップの透過係数が、前記単極性平行板線路チップに伝送線路を接続した状態で該単極性平行板線路チップが伝送線路して機能するときの反射に起因する透過係数と、該単極性平行板線路チップがコンデンサとして機能するときの反射に起因する透過係数との和を得ることによって概算値として求められる反射起因透過係数と、前記単極性平行板線路チップの減衰定数と実効線路長によって決定される透過係数との積として概算値として求められることを特徴としている。
また、請求項２０記載の発明は、電源デカップリング部品に係り、請求項１から請求項１９記載の電源デカップリング部品において、前記単極性平行板線路チップの減衰定数が、前記導電性ポリマー層を構成する前記導電性ポリマー原始薄膜毎および前記カーボン含有層を構成する固有の材料特性を有するカーボン含有原始薄膜毎に求められる実効減衰定数の和として計算によって求められることを特徴としている。
また、請求項２１記載の発明は、電源デカップリング部品に係り、請求項１から請求項２０記載の電源デカップリング部品において、前記実効減衰定数が、前記単極性平行板線路チップの実効特性インピーダンスの２倍と、前記単極性平行板線路チップの実効線路幅と、前記導電性ポリマー原始薄膜または前記カーボン含有原始薄膜を構成するカーボングラファイトの導電率と表皮深さとの積の逆数に、実効損失比を掛けることによって概算値として求められることを特徴としている。
また、請求項２２記載の発明は、電源デカップリング部品に係り、請求項１から請求項２１記載の電源デカップリング部品において、前記実効特性インピーダンスが、絶縁体層の厚さの代わりに絶縁体層の実効厚さを使用することによって平行板線路の特性インピーダンスを求める式から求められ、該絶縁体層の実効厚さが、前記絶縁体の固有インピーダンスと該絶縁体の厚さの積と、前記導電性ポリマー原始薄膜の固有インピーダンスと厚さの積の和と、前記カーボングラファイトの固有インピーダンスと前記カーボン含有原始薄膜の厚さに該カーボン含有層の抵抗率の逆数を掛けて前記カーボングラファイトの導電率で割った値で得られる前記カーボン含有原始薄膜の有効厚さとの積と、前記導電性ポリマー層中に非意図的に形成される空隙の固有インピーダンスと該空隙の平均厚さの積との総和を、前記絶縁体の固有インピーダンスで割ることによって概算値として求められることを特徴としている。
また、請求項２３記載の発明は、電源デカップリング部品に係り、請求項１から請求項２２記載の電源デカップリング部品において、前記実効線路長および前記実効線路幅が、前記エッチング層の表面拡大率の平方根と前記エッチド化成箔の静電容量出現率を前記線路長および前記線路幅に掛けることによってそれぞれ概算値として求められることを特徴としている。
また、請求項２４記載の発明は、電源デカップリング部品に係り、請求項１から請求項２３記載の電源デカップリング部品において、前記表面拡大率が、前記エッチド化成箔から切り取られて形成される試験片を電解液で満たされた金属製の槽に浸漬して、該試験片と槽の間で測定されて求められる基準静電容量値を該試験片にエッチングが施されていない場合を想定して計算で求められる静電容量値で割ることによって求められ、前記静電容量出現率が、前記試験片と同一の形状を有する前記エッチド化成箔の両面に前記導電性ポリマー層を形成した場合に測定されて求められる静電容量値を前記基準静電容量値で割った値として計算によって求められることを特徴としている。
また、請求項２５記載の発明は、電源デカップリング部品に係り、請求項１から請求項２４記載の電源デカップリング部品において、前記実効損失比が、前記導電性ポリマー原始薄膜の厚さまたは前記カーボン含有原始薄膜の有効厚さを、前記導電性ポリマー原始薄膜の表皮深さまたは前記カーボングラファイトの表皮深さでそれぞれ割って負号を付与した値による自然定数に対するべき乗を1から差し引いた値として計算によって求められることを特徴としている。
また、請求項２６記載の発明は、電源デカップリング部品に係り、請求項１から請求項２５記載の電源デカップリング部品において、前記カーボン含有原始薄膜の有効厚さが、該カーボン含有原始薄膜の厚さを、前記カーボン含有原始薄膜の抵抗率と前記カーボングラファイトの導電率との積で割ることにより計算によって求められることを特徴としている。
また、請求項２７記載の発明は、電源デカップリング部品に係り、請求項１から請求項２６記載の電源デカップリング部品において、少なくとも１０Ｈｚから１０ＧＨｚの帯域における前記電源デカップリング部品の端子インピーダンスが、前記一対の電源端子間に存在する媒質の固有インピーダンスを前記一対の電源端子間に存在する静電容量の交流インピーダンスに１を加えた値で割って１を加えた値に、チップ端子インピーダンスを掛けることによって概算値として求められることを特徴としている。
また、請求項２８記載の発明は、電源デカップリング部品に係り、請求項１から請求項２７記載の電源デカップリング部品において、前記チップ端子インピーダンスが、前記単極性平行板線路チップをコンデンサと見なしたときの交流インピーダンスと、前記単極性平行板線路チップを伝送線路と見なしたときの特性インピーダンスとの和を得ることによって、概算値として求められることを特徴としている。
また、請求項２９記載の発明は、電源デカップリング部品に係り、請求項１から請求項２８記載の電源デカップリング部品において、前記一対の電源端子の一つが、通電電流許容値を満たす最小の幅と最短の長さを有する第１の電源トレースを介して印刷配線基板上の直流電源供給端子に接続され、前記一対の電源端子の他の一つが、通電電流許容値を満たす最小の幅と最短の長さを有する第２の電源トレースを介して前記印刷配線基板上の前記スイッチング素子または前記半導体集積回路の受電端子に接続され、前記第１の電源トレースおよび前記第２の電源トレースが、前記印刷配線基板のグランドプレーンと前記印刷配線基板の絶縁層とで構成される伝送線路として形成されることを特徴としている。
本発明をスイッチング機器またはディジタル機器に適用すると、スイッチング素子や半導体集積回路によって励起される電磁波の漏洩が大幅に抑圧されるために、スイッチング素子が使用されている機器の電磁環境適合性（ＥＭＣ）を大幅に向上させることが可能となる。またアナログ回路とディジタル回路のボード上での混在が容易になる。
本発明をスイッチング機器またはディジタル機器に適用すると、スイッチング素子や半導体集積回路から見たボード上の電源分配回路の端子インピーダンスが非常に低くなるので、スイッチング機器またはディジタル機器の動作安定性が向上する。
本発明をスイッチング機器またはディジタル機器に適用すると、これらの機器の小型軽量化、低コスト化、高変換効率化が可能になると共に、高信号品位（シグナルインテグリティ）と高電磁環境適合性（ＥＭＣ）を両立させることが可能となる。
（実施の形態１）
図１は、エッチド化成アルミ箔にレジスト層を形成した多層板の一例である。図２は、レジスト層の上にポリチオフェン層とカーボン含有層を形成した多層板の一例である。図３は、カーボン含有層上に金属粉皮膜層を形成した多層板の一例である。図４は、カーボン含有層上に金属粉皮膜層を形成した多層板の図３の断面線５または８での断面図の一例である。図５は、カーボン含有層上に金属粉皮膜層を形成した多層板の図３の断面線５または８での断面図の他の一例である。図６は、多層板を方形絶縁境界線で切断して得られる伝送線路構造チップの一例である。図７は、第１のメタルマスクまたはメッシュマスクの一例である。図８は、第２のメタルマスクまたはメッシュマスクの一例である。図９は、伝送線路構造チップに陽極導体箔と陰極導体箔を接続し、陽極端子部と陽極端子部を形成した構造体の一例である。図１０は、外装樹脂で封止された、線路幅が１ｍｍの電源デカップリング部品の一例である。
図１１は、本発明に係る線路長が３．５ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。図１２は、本発明に係る線路長が５ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。図１３は、本発明に係る線路長が８ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。図１４は、本発明に係る線路長が１４ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。図１５は、本発明に係るインピーダンス損失線路部品のＳ２１特性測定用治具の一例である。
図１において、方形領域が除去されたレジスト膜１を化成電圧１１Ｖのエッチド化成アルミ箔２に貼付し高温環境中で乾燥させることによりレジスト層を形成している。本実施例においては、ポリイミド樹脂を主剤とするレジスト膜を使用している。
レジスト層が形成されているエッチド化成アルミ箔を、３種のポリチオフェン溶液に浸漬して高温環境中で乾燥させることによって、約２０ナノメートルの厚さで導電率が３００００Ｓ／ｍの第１のポリチオフェン原始薄膜と、約１０ナノメートルの厚さで導電率が２００００Ｓ／ｍの第２のポリチオフェン原始薄膜と、約１マイクロメートルの厚さで導電率が１２０００Ｓ／ｍの第３のポリチオフェン原始薄膜から構成されるポリチオフェン層をエッチド化成アルミ箔の表面に順番に形成する。
図２において、ポリチオフェン層が形成されているエッチド化成アルミ箔にカーボンペーストを塗布して高温環境中で乾燥させることによって、約１０マイクロメートルの厚さで抵抗率の逆数が１００００Ｓ／ｍのカーボン含有層３を、方形領域４を含むポリチオフェン層上に形成する。
図３において、カーボンペースト層が形成されているエッチド化成アルミ箔に、銀を主成分とする導電性コーティング液を塗布して高温環境中で乾燥させることによって、約５マイクロメートルの厚さで抵抗率の逆数が約２．５×１０６の金属粉皮膜層６を、ポリチオフェン層上に形成する。方形領域の境界線７および方形絶縁境界線９は、図４の方形領域の境界線１７および方形絶縁境界線１８、図５の方形領域の境界線２８および方形絶縁境界線２９と一致する。
図４において、方形領域の境界線１７の外側のアルミニウム層１１の上面の第１の積層構造においては、エッチング層１２上にレジスト層１３が形成され、レジスト層１３上にポリチオフェン層１９が形成され、ポリチオフェン層１９上にカーボン含有層１５が形成され、カーボン含有層１５上に金属粉皮膜層１６が形成されている。
図４において、方形領域の境界線１７の内側およびアルミニウム層１１の下面の第２の積層構造においては、アルミニウム層１１の両面にエッチング層内に形成されたポリチオフェン層１４が形成され、ポリチオフェン層１４の両面にカーボン含有層１５が形成され、カーボン含有層１５上に金属粉皮膜層１６が形成されている。
図５において、アルミニウム層２１の上面の方形領域の境界線２８の外側の第１の積層構造においては、エッチング層２２上にレジスト層２３が形成され、レジスト層２３上にポリチオフェン層３０が形成され、ポリチオフェン層３０上にカーボンペースト層２５とカーボン箔２０とで構成されるカーボン含有層が形成され、カーボン箔２０上に金属粉皮膜層２７が形成されている。
図５において、アルミニウム層２１の上面の方形領域の境界線２８の内側の第１の積層構造においては、エッチング層内に形成されたポリチオフェン層２４が形成され、エッチング層内に形成されたポリチオフェン層２４上にカーボンペースト層２５とカーボン箔２０とで構成されるカーボン含有層が形成され、カーボン箔２０上に金属粉皮膜層２７が形成されている。
図５において、アルミニウム層２１の下面の第２の積層構造においては、エッチング層内に形成されたポリチオフェン層２４が形成され、エッチング層内に形成されたポリチオフェン層２４上にカーボン含有層２６が形成され、カーボン含有層２６上に金属粉皮膜層２７が形成されている。
図６において、伝送線路構造チップは、図３の方形絶縁境界線９、または図４の方形絶縁境界線１８、または図５の方形絶縁境界線２９で切断されて形成される。伝送線路構造チップの切断面は、アルミニウム層３７、エッチング層３５、レジスト層３２、ポリチオフェン層３４、エッチング層内に形成されたポリチオフェン層３８、カーボン含有層３３、ならびに金属粉皮膜層３１、３６で構成されている。
図７において、メタルマスクまたはメッシュマスク４１が、線路長に２００マイクロメートルを加えた長さの横幅と２００マイクロメートルの長さの縦幅を有する方形のパターニング穴４２を、横方向に３個以上、縦方向に１ｍｍの線路幅の間隔を置いて６個以上有しており、全ての方形領域４３がメタルマスクまたはメッシュマスク４１で覆われることを可能にしている。
図８において、メタルマスクまたはメッシュマスク４４が、線路幅の４倍以上の長さの縦幅と１００マイクロメートルの横幅を有する方形のパターニング穴を、縦方向に２個以上、横方向に線路長の間隔を置いて４個以上有しており、全ての方形領域４６がメタルマスクまたはメッシュマスク４１で覆われることを可能にしている。
メタルマスクまたはメッシュマスク４１とメタルマスクまたはメッシュマスク４４を重ねた状態でポリイミドを主剤とするレジスト剤を印刷し、メタルマスクまたはメッシュマスク４１とメタルマスクまたはメッシュマスク４４を取り外してエッチドアルミ箔を高温状態の放置または紫外線にさらすことによりレジスト層が形成される。
図９における構造体は、伝送線路構造チップ５９と、伝送線路構造チップ５９の第２の積層構造中の金属粉皮膜層で形成される陽極５８と、伝送線路構造チップ５９の第１の積層構造中の金属粉皮膜層で形成される陰極５３と、陽極５８に１０−５Ω・ｃｍ程度の抵抗率を有する導電性接着剤によって接続された０．１ｍｍの厚さの銅箔で形成され陽極端子部５１、５６を有する陽極導体箔５７と、陰極５３の端部に前記導電性接着剤によって接続された０．１ｍｍの厚さの銅箔で形成される陰極端子部５２、５５とで形成され、線路幅５４は１ｍｍ、線路長６０は３．５ｍｍ、５ｍｍ、８ｍｍ、１４ｍｍの４種類としている。
図１０において、電源デカップリング部品は、陰極端子部５２、５５の一部および陽極端子部５１、５６の一部を除いて外装樹脂６３によって封止し、外装樹脂６３から露出する図９の陽極端子部５６を電源端子６１、外装樹脂６３から露出する陽極端子部５１を電源端子６２、外装樹脂６３から露出する陰極端子部５５をグランド端子６２、外装樹脂６３から露出する陰極端子部５２をグランド端子６４として整形することによって形成される。
本実施例で使用するエッチド化成アルミ箔の化成膜の厚さは、化成電圧１ボルト当たり１．４から１．５ナノメートル程度であって非常に薄い。図３の方形絶縁境界線９、または図４の方形絶縁境界線１８、または図４の方形絶縁境界線２９で金属粉皮膜層まで形成されたエッチド化成アルミ箔を切断すると、図４において、第２の積層構造中のエッチング層内に形成されたポリチオフェン層１４内でポリチオフェン層とアルミ箔とが高い確率で短絡する。しかし、第１の積層構造中のエッチング層１２内にはポリチオフェン層が形成されていないので、切断面においてポリチオフェン層とアルミ箔との間に充分な絶縁距離が確保出来る。この結果、試作した定格６．３Ｖの電源デカップリング部品の電源端子とグランド端子間の絶縁抵抗は、外装樹脂無しで３０ＭΩ以上であって、従来の電子・電気部品と同等以上の特性を得ている。
図９の陽極端子部５１、５６と陰極端子部５２、５５、または図１０の電源端子６１、６５とグランド端子６２、６４にそれぞれ直流電源装置の正極と負極を接続し、化成電圧１１Ｖの約６０％の６．３Ｖを１２０分間印加してエージングを行う。エージングによって第１の積層構造中の化成膜が修復されるとともに、伝送線路構造チップが方形絶縁境界線で切断される際に前記弁作用金属箔と第２のポリチオフェン層との間で短絡が生じていない場合は、エージングによって第２の積層構造中の化成膜を形成しているアルミナがアルミニウムに還元されることによって第２の積層構造が導体として機能することになる。この結果、エージングを実施することによって第１の積層構造による単極性平行板チップが形成される。
図１１から図１４に示す透過係数Ｓ２１は、図１５に示すようなＳ２１特性測定用治具を使用して測定した。図１５に示すＳ２１特性測定用治具は、長方形に加工した片面銅張り基板の左右端にＳＭＡコネクタを装着し、電源デカップリング部品の一対の電源端子を、粘着テープによって片面銅張り基板の銅箔と絶縁した上でＳＭＡコネクタのコア端子にそれぞれ導電接着し、ＳＭＡコネクタの取り付け金具と電源デカップリング部品の一対のグランド端子を片面銅張り基板の銅箔に導電接着して形成されている。
図１１から図１４において、縦の目盛はリニアでＳ２１を示し、上端が０ｄＢ、下端が−１００ｄＢである。横の目盛は対数で周波数を示し、左端が１００ＫＨｚ、右端が３ＧＨｚである。また、およそ１００ＭＨｚ以上の帯域において見られるやや不安定な右肩上がりの曲線は、図１５に示すＳ２１特性測定用治具におけるＳＭＡコネクタの中心導体間に生じる電磁波の結合に依るものであることを確認している。従って、電源デカップリング部品を印刷配線基板に搭載して使用する際には後述の実施例に示す工夫によってこの帯域のレベルを大幅に低下させることが可能である。
本発明に係る本実施例によれば、従来の同種のコンデンサに比べて大幅に簡略化された製造法にもかかわらず、数十メガヘルツ以上の帯域において高周波用とされるチップセラミックコンデンサに比べて数十分の一以下の透過係数、すなわち数十倍以上のデカップリング性能を得ることが出来る。
電源デカップリング部品の透過係数Ｓ２１の周波数特性は、その線路長が長いほど良好になる。一方、コンデンサを多数搭載して使用する場合は、搭載個数の増加による透過係数Ｓ２１の周波数特性の改善は少なく、透過係数Ｓ２１の周波数特性は非常に複雑な曲線となる。従って多数のコンデンサを少数の電源デカップリング部品に置き換えることによって、搭載面積の縮小と、デカップリング性能の格段の向上が実現できると考えられる。
電源デカップリング部品の端子インピーダンスは、原理的にはネットワークアナライザで測定したＳ１１から求められる。しかし、電源デカップリング部品の端子インピーダンスの値が測定系のケーブルの特性インピーダンスである５０Ωに対して非常に小さく１００ＫＨｚから３ＧＨｚまでのＳ１１はほぼ１となるため、Ｓ１１の測定値から端子インピーダンスを求めることは不可能である。従って、電源デカップリング部品の端子インピーダンスは、現状では、本発明で開示する電磁気学に忠実な計算式によって求める他無い。なお、内部に損失を有する伝送線路の端子インピーダンスを、コンデンサの場合のようにＳ２１の測定結果から求めることは電気通信工学並びに電磁気学の観点から全くの誤りである。またコンデンサと同様の方法でＳ２１から求めるとされる伝達インピーダンスも、単位がΩでないばかりか電磁気学的には全く意味のないものである。
（実施の形態２）
図１６は、実施の形態１に示す電源デカップリング部品のＳ２１特性の計算結果の一例である。図１７は、実施の形態１に示す電源デカップリング部品の端子インピーダンス特性の計算結果の一例である。図１８は、実施の形態１に示す電源デカップリング部品を印刷配線基板に搭載したときのＳ２１特性の計算結果の一例である。図１９は、実施の形態１に示す電源デカップリング部品を印刷配線基板に搭載したときのＳ２１特性の計算結果の一例である。
実施の形態１において、エッチド化成アルミ箔の化成電圧は１１Ｖ、１ｃｍ２あたりの静電容量は１８５μＦである。化成膜を構成するアルミナの比誘電率を８．５とする。アルミニウムの導電率は３．７×１０７Ｓ／ｍ、金属粉皮膜層の抵抗率の逆数は２．５×１０６Ｓ／ｍであり、ポリチオフェン層の導電率やカーボン含有層の抵抗率の逆数に比べて充分大きいので計算上は無視出来る。また、電源端子間の静電容量は１０−１７Ｆ／ｍとしている。
使用するエッチド化成アルミ箔のエッチングによる表面積の拡大率ｋは、１ｃｍ２あたりの静電容量値Ｃ１を使用して、次式から求めることが出来る。本実施の形態においては、２０８である。静電容量値Ｃ１は、試験片を電解液で満たされた金属製の槽に浸漬して試験片と槽の間で測定して得られる値である。
式（１６）中の化成膜の厚さａ[ｍ]は、化成電圧（Ｖｆ）によって決まりほぼ次式から求められる。
周波数をｆ、静電容量をＣとするとコンデンサの交流インピーダンスＺＣは、次式から求められる。
特性インピーダンスが５０Ω の測定系の線路にコンデンサが並列に接続されたときの透過係数（Ｓ２１Ｃ）は、次式から求めることが出来る。
コンデンサのインピーダンスは、周波数に比例して低くなるがこの傾向はある周波数（Ｆ０）までであって、それより高い周波数帯域では周波数に比例して高くなることが知られている。
一方、実施の形態１に示した電源デカップリング部品の単極性平行板チップは伝送線路構造であるので、Ｆ０以下の周波数帯域ではコンデンサとしてのインピーダンス特性を示すが、Ｆ０以上の周波数帯域では、式（７）に示した平行板線路の特性インピーダンスＺ０に近づくと考えることが出来る。従って、電源デカップリング部品の、電源端子間の電磁結合を考慮しない場合の端子インピーダンスＺａは、次式で表される。
単極性平行板線路チップは平行板線路構造を有しているが、電極間に導電性ポリマー層やカーボン含有層のような半導体と同様の抵抗率を備えた層を有している。この場合の実効特性インピーダンスは、絶縁体層の厚さの代わりに実効厚さを使用することによって式（７）から求めることが出来ると考えられる。実施の形態１の単極性平行板線路チップの場合の実効厚さｄeは、次式で表すことが出来る。
式（２１）において、ＺＩとａは絶縁体層の固有インピーダンスの実部と厚さ、ｂ１とＺＳ１は導電性ポリマー層を構成する第１の導電性ポリマー原始薄膜の厚さと固有インピーダンスの実部、ｂ２とＺＳ２は導電性ポリマー層を構成する第２の導電性ポリマー原始薄膜の厚さと固有インピーダンスの実部、ｂ３とＺＳ３は導電性ポリマー層を構成する第３の導電性ポリマー原始薄膜の厚さと固有インピーダンスの実部、ｂＣはカーボン含有層の厚さにカーボン含有層の抵抗率の逆数を掛けてカーボングラファイトの導電率で割って求められる有効厚さ、ＺＣはカーボングラファイトの固有インピーダンスの実部、ｂＡとＺＡは導電性ポリマー層中に形成される空隙の平均的な厚さと固有インピーダンスである。なお、実施の形態１に示した電源デカップリング部品においてｂＡは８０ナノメートルとしている。
式（７）および式（２１）から、エッチド化成アルミ箔のエッチングによる表面積拡大率をｋ、エッチド化成アルミ箔の表面に形成される導電性ポリマー層による静電容量出現率をＲ、絶縁体層の比誘電率をεrとすると、実効線路幅ｗの平行板線路構造を有する単極性平行板線路チップの特性インピーダンスＺ０は、次式から求められる。実施の形態１に示した電源デカップリング部品のＲは０．８である。
単極性平行板線路チップの特性インピーダンスをＺ０とすると、単極性平行板線路チップを測定系の５０Ωのケーブルに接続したときの反射の影響による単極性平行板線路チップの透過係数Ｓ２１Ｒは、式（１９）を変形して次式から求めることが出来る。
電源デカップリング部品の電源端子間の距離をｚとしたときの電源端子間の静電容量Ｃ
Ｔとし、周波数がｆのときのＣＴのインピーダンスをＺＣＴとすると、電源端子間の電磁結合による透過係数Ｓ２１Ｔ
は、次式から求めることが出来る。
単極性平行板線路チップ中を電磁波が進行するとき、導電性ポリマー層やカーボン含有層中に電磁界が浸透することによって伝送損失が発生する。導電性ポリマー層またはカーボン含有層の有効厚さをｂｎ、表皮厚さをδＳｎとするときの、層の厚さが無限大のときに対するそれぞれの導電性ポリマー層またはカーボン含有層における損失の割合Ａｎは、次式で表せる。
特性インピーダンスがＺ0で、線路幅がｗの伝送線路の１つの壁面に導電性ポリマー層またはカーボン含有層が配置されている単極性平行板チップにおいて、導電性ポリマー原始薄膜またはカーボングラファイトの導電率をσＳｎ、表皮厚さをδＳｎ、損失の割合をＡｎ、表面積拡大率をｋ、静電容量出現率をＲとし、電気通信工学理論を電磁気学で修正すると、導電性ポリマー原始薄膜およびカーボン含有層のカーボングラファイトによる実効減衰定数αｎは次式で表される。
実施の形態１における評価結果から、実施の形態１の場合の単極性平行板チップに進入した電磁波のほとんどは、少なくとも導電性ポリマー原始薄膜の一つがエッチング層の表面に密着して形成されている場合は、エッチング表面のアルミナ層に沿って進行すると考えられる。従って、実施の形態１の場合は実効線路長と線路長が等しいとすると、導電性ポリマー原始薄膜およびカーボン含有層のカーボングラファイトによる実効減衰定数αｎによる、線路長がｚの単極性平行板チップの透過係数Ｓ２１αは次式から求めることが出来る。
単極性平行板チップでの反射による透過係数Ｓ２１Ｒは、次式から近似的に求めることが出来る。
反射と内部での減衰を含む単極性平行板線路チップの透過係数Ｓ２１は、次式から求めることが出来る。
端子間の電磁結合を考慮した電源デカップリング部品の総合透過係数Ｓ２１Ｍは、次式から近似的に求めることが出来る。
単極性平行板線路チップの特性インピーダンスをＺ０、静電容量をＣとし、周波数がｆのときの静電容量の交流インピーダンスをＺＣとすると、単極性平行板線路チップの端子インピーダンスＺ１ は、次式から近似的に求めることが出来る。
適当である。
端子から空間への電磁放射を考慮した電源デカップリング部品の端子インピーダンスＺａは、次式から近似的に求めることが出来る。
本実施の形態で示した式とパラメータを使用して、実施の形態１で示した電源デカップリング部品の透過係数Ｓ２１および端子インピーダンスを１０ｋＨｚから１０ＧＨｚまで計算して求めた結果を図１６と図１７に示す。図１６と図１７には、メーカから公表されている高周波用の２種のチップセラミックコンデンサの特性を示している。
透過係数Ｓ２１の測定値と計算値はよく一致している。測定によって求めることが出来ない端子インピーダンスは計算によって求めている。本実施の形態における計算では、前述のように透過係数Ｓ２１と端子インピーダンスが密接に関係していることから、端子インピーダンスの計算結果は高い信頼性を有していると推定される。
図１８に示す電源デカップリング部品を印刷配線基板に搭載したときのＳ２１特性は、カーボン含有層の厚さを約５０マイクロメートル、電源端子間の静電容量を１０−１７Ｆ／ｍとしたときの計算値である。図１８において、電源デカップリング部品のＳ２１は、およそ３００ＭＨｚ以上の帯域においてチップセラミックコンデンサの１／１００以下となっている。また、図１９に示す、電源デカップリング部品を印刷配線基板に搭載したときの端子インピーダンスは、３００ＭＨｚ以上の帯域においてチップセラミックコンデンサの１／１０００以下となっている。
一般のボードにおける電源分配回路には数百個以上のチップセラミックコンデンサが使用されているが、電源分配回路のインピーダンスは非特許文献７によると１ＧＨｚでにおいて２Ω前後である。従って、チップセラミックコンデンサを少量の電源デカップリング部品に置き換えると、ボードの電源分配回路の半導体集積回路から見たインピーダンスを３桁程度低くすることが可能になり、半導体集積回路の動作安定化に大きく役立つ。
本実施の形態に示した計算式に依れば、線路幅を拡張しエッチング層への導電性ポリマー層の充填率を高めて空隙を可能な限り排除することによって端子インピーダンスを効果的に低くすることが出来る。一方、線路長を拡張しエッチング層への導電性ポリマー層の充填率を高めて空隙を可能な限り排除し、さらにカーボン含有層層を厚くまたはカーボン含有層中のカーボングラファイトの含有率を高めることによって透過係数Ｓ２１を低周波から高周波に亘って効果的に小さくすることが出来る。また、直流電流定格は陽極導体箔を厚くすることによって比較的容易に増加させることが出来る。
（実施の形態３）
図２０は、基本的なスイッチングモード電気回路に関する透過回路の一例である。図２１は、信号線路の電位波形と信号線路上の電界進行波の波形の一例である。図２２は、電源線路の電位波形と電源線路上の電界進行波の波形の一例である。図２３は、本発明に係る電源デカップリング部品を適用した基本的なスイッチングモード電気回路に関する等価回路の一例である。
非特許文献１１によると、半導体集積回路内のインバータは、スイッチング動作の過程で、非線形波動またはソリトンの一種である孤立電磁波を励起する。スイッチングモード電気回路を構成するトランジスタも、スイッチング動作の過程で、非線形波動またはソリトンの一種である孤立電磁波を励起する。
トランジスタのスイッチング動作の過程における孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されているプレートが縦にずれることによって発生する津波の生成過程に極めて類似している。
非特許文献９および非特許文献１０に、伝送線路乗に提起された孤立電磁波の挙動が示されている。非特許文献９、非特許文献１０、非特許文献１１に従う考え方を孤立電磁波理論と称する。孤立電磁波理論によると、トランジスタがオフからオンにスイッチングする過程で、トランジスタの電位が前記直流電源の電圧を電源線路の特性インピーダンスと信号線路の特性インピーダンスで分割した値になる。従って、電源線路には電圧を分割電圧まで下げる正極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる負極性の孤立電磁波がそれぞれ同時に同一振幅で励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。
図２０において、特性インピーダンスＺ０の伝送線路の途中にインバータ７１が接続されている。特性インピーダンスＺ０の電源線路７５は直流電源７４とインバータ７１との間に接続されており、特性インピーダンスＺ０の信号線路７６はインバータ７１と整合終端抵抗７７との間に接続されている。インバータ７１は、ＰチャネルＭＯＳＦＥＴ７２とＮチャネルＭＯＳＦＥＴ７３によるコンプリメンタリー構成である。インバータ７１のオン状態とは、ＰチャネルＭＯＳＦＥＴ７２がオンでＮチャネルＭＯＳＦＥＴ７３がオフの状態であり、インバータ７１のオフ状態はその逆である。
図２０において、インバータ７１がオンすると、図２０中のＢ点とＣ点の電位は、図２１（ｂ）および図２２（ｂ）に示すような上昇または降下曲線を描いてＶＤＤ/２ボルトとなる。このとき、図２１（ａ）および図２２（ａ）に示す波形の孤立電界波８１および８３を含む孤立電磁波が、図２０のインバータ７１によって励起される。
孤立電界波８１は、ＴＥＭ波を構成して信号線路７６上を終端抵抗７７に向かって進行し、進行に伴って信号線路７６を充電し電位を０ボルトからＶＤＤ/２ボルトに上昇させる。孤立電界波８３は、ＴＥＭ波を構成して電源線路７５上を直流電源７４に向かって電位をＥボルトからＶＤＤ/２ボルトに降下させつつ進行する。
伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれ式（１）で表されるアンペアの法則、および式（２）で表される電位の定義として示される。式（１）および式（２）の積分は線路軸に直交する断面に対して行うので、図２１（ａ）および図２２（ａ）に示す電界進行波８１および８３の波形と、式（２）から得られる電圧進行波の波形は、同形で逆極性である。同様に、電界進行波８１および８３と同一の形状を有する磁界進行波の波形と、式（１）から得られる電流進行波の波形は、同形で同極性である。
電源線路７５および信号線路７６の電位波形の立ち上がり部分の波形は、図２１（ｂ）および図２２（ｂ）に示すように、正弦波の半周期波形に近似できる。非特許文献９および非特許文献１０によると、この正弦波の周波数は、実効周波数（ｓｉｇｎｉｆｉｃａｎｔ ｆｒｅｑｕｅｎｃｙ）に近似出来る。実効周波数の定義は、トランジスタの立ち上がり波形の最大傾斜部の接線と時間軸から得られる立ち上がり時間と円周率との積の逆数であって、近似の確かさ（ａｃｃｕｒａｃｙ）は９２％以上と見込まれている。
機器の電気回路設計は、時間的に変化する電気現象に特に注目して行われる。図２０の等価回路において時間的に変化するのは、インバータ７１がオンまたはオフになる過渡期間のみである。孤立電磁波理論によると、ソリトン波である孤立電磁波の代わりに正弦波である実効周波数で、スイッチングモードの電気回路の電磁気学にほぼ忠実な設計や基本動作の解析を行うこともが可能である。
孤立電磁波理論によると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
図２０の等価回路において、信号線路７６上を進む孤立電界波８１は整合終端抵抗７７で最終的には消費されて消滅するが、信号線路７６の電圧はＶＤＤ/２ボルトまでしか上昇していない。一方、電源線路７５の電位はＶＤＤボルトからＥ/２ボルトに降下している。信号線路７６および電源線路７５の電位は最終的にＶＤＤボルトとなるはずである。最終的な挙動が不明である電圧電源線路７５上を進む孤立電界波８３が、この疑問を解く鍵となることが予想される。
図２０の等価回路における孤立電磁波の理想的な挙動は、Ｄ点の電位と、Ｂ点の電位を出来るだけ速く定常電圧であるＶＤＤボルトに到達させるとともに、Ａ点から直流電源７４に孤立電磁波を漏洩させないことであろう。前者はシグナルインテグリティ（信号品位）に関係し、後者はＥＭＣ（電磁適合性）に関係する。
図２３の等価回路は、直流電源９４、ドライバ９１、レシーバ９９、ドライバ９１を構成するＰチャネルＭＯＳＦＥＴ９２およびＮチャネルＭＯＳＦＥＴ９３、電源デカップリング部品９５、電源線路９６、信号線路９７、および整合終端抵抗９８から構成されている。図２０の等価回路との差違は、図２３の等価回路では直流電源９４と電源線路９６との間に本発明に係る電源デカップリング部品９５が挿入されていることだけである。
図２３において、電源線路９６と信号線路９７の特性インピーダンスは、通常５０Ω以上であるが、これに対して電源デカップリング部品９５の端子インピーダンスは、実施の形態２で示したように１０ｍΩ前後と充分小さい値である。電源デカップリング部品には端子が存在するが、電源端子とグランド端子の間のインピーダンスは５０Ωに対して大きく異なることは無いので孤立電磁波はほとんど制限を受けることなく電源デカップリング部品内の単極性平行板線路チップ端に進行し、極性を反転してほぼ全反射する。
ドライバ９１がオフからオンに変化する時の信号線路９７の電位波形と、信号線路９７上を進む孤立電界波形、並びに電源線路９６の電位波形と電源線路９６上を進む孤立電界波形は、図２０の等価回路の場合と同様である。従って、図２３の回路の動作解析にも図２１と図２２の波形を使用する。
図２３において、電源線路９６上を進行する孤立電磁波のほぼ全てが、前述のように電源デカップリング部品９５との接続点で反射する。反射後の孤立電界波の極性は信号線路９７上に励起された孤立電界波と同極性となる。反射波は電源線路９６をドライバ９１に向かって進行する。ドライバ９１がオン状態を維持していれば、反射波はドライバ９１を構成するＰチャネルＭＯＳＦＥＴ９２を経由して信号線路９７に入る。信号線路９７に入った反射波は、信号線路９７の電位をＶＤＤ/２ボルトからほぼＶＤＤボルトに上昇させつつ進行し、整合終端抵抗９８で消滅する。
以上の過程を経てドライバ９１が励起した孤立電磁波は、電源デカップリング部品９５に進入した一部を除いて消滅する。従って、ＶＤＤボルトと電源線路９６および信号線路９７の電位わずかな差違は、前記導体電流によって非常に時間をかけて補償される。
図２３において、電源線路９６の長さが孤立電磁波の波長に対して充分短ければ、ドライバ９１がオンした直後に反射波によってＶＤＤ/２ボルトからＶＤＤボルトに信号線路９７の電位が上昇するので、Ｃ点およびＤ点で観測される信号電圧波形の上昇時間は、ドライバ９１のオン動作時間にほぼ等しくなる。本発明に係る低インピーダンス線路構造は印刷配線基板上に搭載することを想定しているので電源線路９６の内の半導体集積回路内部の長さ分を短縮することは出来ないが、本発明に係る低インピーダンス線路構造を半導体集積回路の電源端子に充分近づけて接続するとシグナルインテグリティ（信号品位）が向上する可能性がある。
図２３において、電源デカップリング部品９５の端子インピーダンスは１０ｍΩ前後と、信号電圧をほぼ電源電圧にするのに充分低い値であるが、電源線路９６を進行する孤立電磁波の一部は、前述のように電源デカップリング部品９５に進入する。進入した孤立電磁波が電源デカップリング部品９５の外部に漏洩するとＥＭＣ（電磁適合性）問題を引き起こす可能性がある。実用に供されているスイッチングモード機器が引き起こすＥＭＣ問題の９９％程度が、電源分配回路からの電磁波の漏洩が原因となっていると考えられている。
放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒメートルの距離での電界強度Ｅは、ＩＥＣ ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。
例えば家庭内使用を目的とするクラスＢ情報技術装置から１０ｍの距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＩＥＣ−ＣＩＳＰＲ２２）標準規格で決められており、３０ＭＨｚから２３０ＭＨｚで３０ｄＢμＶ／ｍ、２３０ＭＨｚから１ＧＨｚで３７ｄＢμＶ／ｍである。式(３３)から、例えば、２３０ＭＨｚでの許容放射電力値を求めると、２ｎＷとなる。
従来のコンデンサを使用する場合、半導体集積回路から見たボードの電源分配回路の２３０ＭＨｚにおける端子インピーダンスは、図１７から約１Ωと予想される。一方実施の形態１の電源デカップリング部品の端子インピーダンスは約３ｍΩと予想される。これらの値を式（２４）に代入すると、端子インピーダンスが１Ωの時の５０Ω線路に対する透過係数Ｓ２１は０．２７７、端子インピーダンスが３ｍΩの時の５０Ω線路に対する透過係数Ｓ２１は０．０１５となり、図２３の電源デカップリング部品９５を透過する孤立電磁波は従来の１／２０となる。これに電源デカップリング部品９５の内部の損失が加わる。２３０ＭＨｚ以上の帯域では電源デカップリング部品９５の内部の損失が指数的に増加する。
従って、スイッチングモード電気回路の電源分配回路に本発明に係る電源デカップリング部品を使用することにより、容易にクラスＢ情報技術装置の妨害波電界強度の許容値を満たすことが可能となる。
図２３において、直流電源９４をバッテリーと見なすと、孤立電磁波のほとんど全てが電源デカップリング部品９５に阻止されるので、バッテリーの放電電流は時間的に変化しない定常電流となる。前述のようにバッテリーの寿命に関わるパラメータの一つがバッテリーの充放電時の電流または電圧のサージやリップルとされているので、本実施の形態に依れば、バッテリーの寿命を延ばすことが可能となる。バッテリーの充電回路側にも電源デカップリング部品９５を使用すると、さらにバッテリーの寿命を延ばすことが可能となる。
（実施の形態４）
図２４は、本発明に係る、電源デカップリング部品を印刷配線基板に搭載した状態の一例である。
図２４において、電源デカップリング部品１０４は、印刷配線基板１１０上の半導体集積回路１０９に隣接する位置に搭載されている。電源デカップリング部品１０４を半導体集積回路１０９の搭載面と反対の面に搭載することも可能である。
電源デカップリング部品１０４の電源端子１０１はビア１１２を介して電源トレース１１１に接続されている。電源デカップリング部品１０４のグランド端子１０２はビア１１３を介してグランドプレーン１０３に接続されている。電源デカップリング部品１０４の電源端子１０６はビア１１５を介して電源トレース１１６に接続されている。電源デカップリング部品１０４のグランド端子１０５はビア１１４を介してグランドプレーン１０３に接続されている。半導体集積回路１０９の電源端子１０７はビア１１７を介して電源トレース１１６に接続されている。半導体集積回路１０９のグランド端子１０８はビア１１８を介してグランドプレーン１０３に接続されている。
このような方法で電源デカップリング部品１０４を使用することにより、半導体集積回路１０９から進行してくる電磁波を電源デカップリング部品１０４内の単極性平行板線路チップ端に効率よく導くことが出来るとともに、直流電流をほぼ電源デカップリング部品１０４の陽極導体箔のみに流すことが出来るので、電源デカップリング部品１０４内での直流電圧降下や直流電力消費を減らすことが出来る。
電源デカップリング部品１０４の透過係数Ｓ２１が充分小さいため、ボードでの使用数を、直流電流定格のみで決めることが出来る。この場合の電源デカップリング部品１０４の使用数は、半導体集積回路１０９の定格消費電力値を電源電圧値で割った値を、電源デカップリング部品１０４の定格直流電流で割った値となる。
電源デカップリング部品１０４の定格直流電流は、陽極導体箔の導電率、幅、長さ、並びに厚さで決まる。０．１ｍｍの厚さの銅箔を使用している実施の形態１の場合は、電源デカップリング部品１０４での直流電圧降下を３０ミリボルトとすると、線路長が３．５ｍｍのとき２０アンペア前後、線路長が５ｍｍのとき１８アンペア前後、線路長が８ｍｍのとき１６アンペア前後、線路長が１４ｍｍのとき１４アンペア前後である。陽極に使用している銅箔の厚さをより厚くすれば、透過係数Ｓ２１や端子インピーダンスに影響を与えずに定格直流電流をさらに大きくすることが出来る。
電源デカップリング部品１０４の線路長が大きいほど透過係数Ｓ２１の特性は良好となる。しかし、線路長に関わらず従来のコンデンサに比べて透過係数Ｓ２１が充分小さいので、ボード上の搭載面積の縮小とコスト低減を優先させて線路長を選択することが可能である。
電源デカップリング部品を適用するボードにおいて、信号線路同士、電源線路同士、および信号線路と電源線路間の電磁干渉を最小化するため以下の方法で印刷配線基板のトレースの設計を行う。印刷配線基板に４層銅張り積層基板を使用する場合は、たとえば（信号）・（グランド）・（信号）・（信号）の層構成、６層銅張り積層基板を使用する場合はたとえば（信号）・（グランド）・（信号）・（信号）・（グランド）（信号）の層構成、８層銅張り積層基板を使用する場合はたとえば（信号）・（信号）（グランド）・（信号）・（信号）・（グランド）（信号）（信号）の層構成とする。電源トレースは、信号層に形成し、信号線路と同様にグランドプレーンとでマイクロストリップ電源線路を構成する。グランドプレーンの一面を共用して形成される信号線路同士、電源線路同士、または信号線路と電源線路との間では、層間で直交する場合を除いて、絶縁層をトレースとグランドプレーンとに挟まれる領域で共用しない。
本発明は、従来の技術では解決が困難であったスイッチングモード電気回路を使用する電気・電子機器のＥＭＣ（電磁適合性）問題を容易に解決することが出来る。特に高速スイッチング素子を内蔵する半導体集積回路、並びに半導体集積回路を内蔵する、情報技術機器、マルチメディア機器、電力変換機器の、高性能化、設計容易化と設計期間の短縮化、小型軽量化、低消費電力化、低コスト化、品質・信頼性の向上、ＥＭＣ問題の解消又は低減、電磁ノイズによる誤動作の低減、およびシグナルインテグリティの向上を実現することが出来る。また、本発明は、バッテリーに向かって進行する電磁波をほぼ完全に阻止できるので、電源変動に起因するバッテリーの寿命低下を阻止することが出来る。
図１は、エッチド化成アルミ箔にレジスト層を形成した多層板の一例である。 図２は、レジスト層の上にポリチオフェン層とカーボン含有層を形成した多層板の一例である。 図３は、カーボン含有層上に金属粉皮膜層を形成した多層板の一例である。 図４は、カーボン含有層上に金属粉皮膜層を形成した多層板の図３の断面線５または８での断面図の一例である。 図５は、カーボン含有層上に金属粉皮膜層を形成した多層板の図３の断面線５または８での断面図の他の一例である。 図６は、方形絶縁境界線で切断して得られる伝送線路構造チップの一例である。 図７は、第１のメタルマスクまたはメッシュマスクの一例である。 図８は、第２のメタルマスクまたはメッシュマスクの一例である。 図９は、伝送線路構造チップに陽極導体箔と陰極導体箔を接続し、陽極端子部と陽極端子部を形成した構造体の一例である。 図１０は、外装樹脂で封止された電源デカップリング部品の一例である。 図１１は、本発明に係る線路長が３．５ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。 図１２は、本発明に係る線路長が５ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。 図１３は、本発明に係る線路長が８ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。 図１４は、本発明に係る線路長が１４ｍｍの電源デカップリング部品のＳ２１特性の実測結果の一例である。 図１５は、本発明に係るインピーダンス損失線路部品のＳ２１特性測定用治具の一例である。 図１６は、実施の形態１に示す電源デカップリング部品のＳ２１特性の計算結果の一例である。 図１７は、実施の形態１に示す電源デカップリング部品の端子インピーダンス特性の計算結果の一例である。 図１８は、実施の形態１に示す電源デカップリング部品を印刷配線基板に搭載したときのＳ２１特性の計算結果の一例である。 図１９は、実施の形態１に示す電源デカップリング部品を印刷配線基板に搭載したときの端子インピーダンス特性の計算結果の一例である。 図２０は、基本的なスイッチングモード電気回路に関する等価回路の一例である。 図２１は、信号線路上の孤立電磁波の電界波形と信号線路の充電波形の一例である。 図２２は、電源線路上の孤立電磁波の電界波形と電源線路の放電波形の一例である。 図２３は、本発明に係る電源デカップリング部品を適用した場合の基本的なスイッチングモード電気回路に関する等価回路の一例である。 図２４は、本発明に係る、電源デカップリング部品を印刷配線基板に搭載した状態の一例である。
１、１３、２３、３２ レジスト層
２ エッチド化成アルミ箔
３、１５、２６、３３ カーボン含有層
４、４３、４６ 方形領域
５、８ 断面線
６、１６、２７、３１、３６ 金属粉皮膜層
７、１７、２８ 方形領域の境界線
９、１８、２９ 方形絶縁境界線
１１、２１、３７ アルミニウム層
１２、２２、３５ エッチング層
１４、２４、３８ エッチング層内に形成されたポリチオフェン層
１９、３０、３４ ポリチオフェン層
２０ カーボン箔
２５ カーボンペースト層
４１、４４ メタルマスクまたはメッシュマスク
４２、４５ パターニング穴
５１、５６ 陽極端子部
５２、５５ 陰極端子部
５３ 陰極
５４ 線路幅
５７ 陽極導体箔
５８ 陽極
５９ 伝送線路構造チップ
６０ 線路長
６１、６５、１０１、１０６、１０７ 電源端子
６２ ６４、１０２、１０５、１０８ グランド端子
６３ 外装樹脂
７１、９１、９９ インバータ
７２、９２ ＰチャネルＭＯＳＦＥＴ
７３、９３ ＮチャネルＭＯＳＦＥＴ
７４、９４ 直流電源
７５、９６ 電源線路
９５ 電源デカップリング部品
７６、９７ 信号線路
７７、９８ 整合終端抵抗
８１、８３ 孤立電界波
８２、８４ 電圧波形
１０３ グランドプレーン
１０４ 電源デカップリング部品
１０９ 半導体集積回路
１１０ 印刷配線基板
１１１、１１６ 電源トレース
１１２、１１３、１１４、１１５、１１７、１１８ ビア

Claims (29)

  1. 伝送線路構造チップと、該伝送線路構造チップの一対の対向辺の長さに少なくとも２ミリメートルを加えた長さを有する一対の対向辺と前記伝送線路構造チップの一対の他の対向辺と少なくとも等しい長さを有する一対の他の対向辺を有する第１の導体箔と、前記伝送線路構造チップの一対の対向辺の１／２以下の長さを有する一対の対向辺と前記伝送線路構造チップの一対の他の対向辺と少なくとも等しい長さを有する一対の他の対向辺を有する第２の導体箔および第３の導体箔とから構成され、前記第１の導体箔を、前記伝送線路構造チップの前記一対の対向辺の中点を結ぶ中心線と前記第１の導体箔の前記１対の対向辺の中点を結ぶ中心線を一致させるとともに前記伝送線路構造チップの前記一対の他の対向辺の中点を結ぶ中心線と前記第１の導体箔の前記１対の他の対向辺の中点を結ぶ中心線を一致させて前記第１の金属粉皮膜層に導電性接着剤で接続し、前記第２の導体箔および前記第３の導体箔を、前記伝送線路構造チップの前記一対の他の対向辺に前記第２の導体箔の前記他の対向辺の一つおよび前記第３の導体箔の前記他の対向辺の一つを一致させるとともに前記伝送線路構造チップの前記一対の他の対向辺の中点を結ぶ中心線と前記第２の導体箔と前記第３の導体箔の前記１対の他の対向辺の中点を結ぶ中心線と一致させて前記第２の金属粉皮膜層に前記導電性接着剤で接続し、前記伝送線路構造チップと前記第１の導体箔と前記第２の導体箔と前記第３の導体箔を、該第１の導体箔と該第２の導体箔と該第３の導体箔の一部を除いて外装樹脂によって封止し、前記外装樹脂から露出する前記第１の導体箔の一部から成る一対の電源端子と前記外装樹脂から露出する前記第２の導体箔の一部および前記第３の導体箔の一部からなる一対のグランド端子がそれぞれ整形されて成ることを特徴とする、電源デカップリング部品
  2. 請求項１記載の電源デカップリング部品において、前記伝送線路構造チップが、エッチド化成箔と、該エッチド化成箔の１面上に形成される第１の導電性ポリマー層と、該第１の導電性ポリマー層の面上に形成される第１のカーボン含有層と、該第１のカーボン含有層の面上に形成される前記第１の金属粉皮膜層と、前記エッチド化成箔の他面上に少なくとも１個の方形領域を除外して形成されるレジスト層と、前記エッチド化成箔の少なくとも前記方形領域の前記エッチド化成箔の他面上に形成される第２の導電性ポリマー層と、該第２の導電性ポリマー層の面上に形成される第２のカーボン含有層とから構成される多層板から形成されることを特徴とする、電源デカップリング部品
  3. 請求項１から請求項２記載の電源デカップリング部品において、前記伝送線路構造チップが、前記多層板の表面に形成される前記方形領域の４辺から少なくとも５マイクロメートルの距離を置いて外側に設定される方形絶縁境界線で該多層板を層面に垂直に切断することによって形成され、前記方形領域の一対の対向辺の長さを線路長、前記方形領域の一対の他の対向辺を線路幅とすることを特徴とする、電源デカップリング部品
  4. 請求項１から請求項３記載の電源デカップリング部品において、前記エッチド化成箔が、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム、またはそれらの合金から成る弁作用金属箔と、該弁作用金属箔の両面に形成されるエッチング層と、前記弁作用金属を電解液中に浸漬した状態で該弁作用金属箔に直流電源の正極を印加し前記電解液に前記直流電源の正極を印加することによって前記エッチング層の表面に形成される化成膜を備えて成ることを特徴とする、電源デカップリング部品
  5. 請求項１から請求項４記載の電源デカップリング部品において、前記伝送線路構造チップが、前記多層板を前記方形絶縁境界線で切断する際に比較的高い確率で生じる前記弁作用金属箔と前記第１の導電性ポリマー層との間の短絡によって、単極性平行板線路チップとして形成されることを特徴とする、電源デカップリング部品
  6. 請求項１から請求項５記載の電源デカップリング部品において、前記単極性平行板線路チップが、前記多層板が前記方形絶縁境界線で切断されてから前記電源デカップリング部品が完成するまでの間に、エージングを少なくとも１回実施することによって形成されることを特徴とする、電源デカップリング部品
  7. 請求項１から請求項６記載の電源デカップリング部品において、前記エージングが、前記第１の導体箔または前記電源端子に直流電源の正極を接続し、前記第２の導体箔または前記グランド端子に前記直流電源の負極を接続して、前記弁作用金属箔の化成電圧の２５％から１００％の直流電圧を前記正極と前記負極との間に少なくとも１時間印加することによって行われることを特徴とする、電源デカップリング部品
  8. 請求項１から請求項７記載の電源デカップリング部品において、前記レジスト層が、少なくとも１個の前記方形領域が除去されたレジスト膜を前記エッチド化成箔の他面上に貼付して高温環境中で乾燥させることによって、または高温環境中で乾燥させた後に紫外線を照射することによって形成されることを特徴とする、電源デカップリング部品
  9. 請求項１から請求項８記載の電源デカップリング部品において、前記レジスト層が、第１のレジスト層と第２のレジスト層から成り、前記第１のレジスト層が、パターニングされた第１のメタルマスクまたはメッシュマスクを前記エッチド化成箔の他面に密着配置して該エッチド化成箔の他面に該第１のメタルマスクまたはメッシュマスクを介して少なくとも前記方形領域を除く領域にレジスト剤を塗布することによって形成され、前記第２のレジスト層が、パターニングされた第２のメタルマスクまたはメッシュマスクを前記エッチド化成箔の他面に密着配置して該エッチド化成箔の他面に該第２のメタルマスクまたはメッシュマスクを介して少なくとも前記方形領域を除く領域に前記レジスト剤を塗布して形成され、高温環境中で乾燥させることによって、または高温環境中で乾燥させた後に紫外線を照射することによって形成されることを特徴とする、電源デカップリング部品
  10. 請求項１から請求項９記載の電源デカップリング部品において、前記第１のメタルマスクまたはメッシュマスクが、前記方形領域の一対の対向辺の長さに少なくとも１０マイクロメートルを加えた長さの横幅と少なくとも１０マイクロメートルの長さの縦幅を有する方形のパターニング穴を、横方向に中心軸を一致させて少なくとも１個有するとともに縦方向に前記方形領域の一対の他の対向辺の長さの間隔を置いて中心軸を一致させて少なくとも２個有し、前記第２のメタルマスクまたはメッシュマスクが、前記方形領域の一対の他の対向辺の長さに少なくとも１０マイクロメートルを加えた長さの縦幅と少なくとも１０マイクロメートルの長さの横幅を有する方形のパターニング穴を、縦方向に中心軸を一致させて少なくとも１個有するとともに横方向に前記方形領域の一対の対向辺の長さの間隔を置いて中心軸を一致させて少なくとも２個有し、前記第１のメタルマスクまたはメッシュマスクと前記第２のメタルマスクまたはメッシュマスクが前記エッチド化成箔の他面上に密着して配置され、前記方形領域の外部の一部を残して該方形領域が前記第１のメタルマスクまたはメッシュマスクと前記第２のメタルマスクまたはメッシュマスクによって遮蔽されることを特徴とする、電源デカップリング部品
  11. 請求項１から請求項１０記載の電源デカップリング部品において、前記レジスト膜または前記レジスト剤が、シリコン樹脂、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンスルホン樹脂、ポリエーテルスルホン樹脂、ポリアミドイミド樹脂、シアン酸エステル樹脂、フッ素樹脂、ウレタン樹脂、ポリカルボン酸樹脂、シアネート樹脂、フェノキシ樹脂、アクリル樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の樹脂を主剤として形成されることを特徴とする、電源デカップリング部品
  12. 請求項１から請求項１１記載の電源デカップリング部品において、前記導電性ポリマー層が、３，４−エチレンジオキシチオフェン、ピロール、フラン、多環状スルフィド、またはそれらの置換誘導体で形成されるモノマーを使用する重合反応工程を実施することによって形成されることを特徴とする、電源デカップリング部品
  13. 請求項１から請求項１２記載の電源デカップリング部品において、前記導電性ポリマー層が、ポリチオフェンの微粒子またはポリピロールの微粒子を含む導電性ポリマー水溶液に前記エッチド化成箔を浸漬して前記化成膜の表面を前記ポリチオフェンの薄膜または前記ポリピロールの薄膜で被覆し、該エッチド化成箔を前記導電性ポリマー水溶液から引き出して高温環境中で乾燥させる、含浸被覆工程を実施することによって形成されることを特徴とする、電源デカップリング部品
  14. 請求項１から請求項１３記載の電源デカップリング部品において、前記導電性ポリマー層が、複数の、固有の材料特性を有する導電性ポリマー原始薄膜から形成され、少なくとも前記化成膜に接する前記導電性ポリマー原始薄膜が、３０ナノメートル以下の平均粒径を有する前記ポリチオフェン微粒子または前記ポリピロールの微粒子を使用して形成されることを特徴とする、電源デカップリング部品
  15. 請求項１から請求項１４記載の電源デカップリング部品において、前記カーボン含有層が、黒鉛粉末を主成分とするカーボンペースト、または黒鉛粉末または黒鉛繊維を主成分とするカーボン箔と前記カーボンペーストを使用して１０マイクロメートル以上の厚さに形成されることを特徴とする、電源デカップリング部品
  16. 請求項１から請求項１５記載の電源デカップリング部品において、前記金属粉皮膜層および前記導電性接着剤が、金粒子、銀粒子、銅粒子、錫粒子、インジウム粒子、パラジウム粒子、ニッケル粒子、およびこれらの任意の合金粒子から選ばれる少なくとも１種の金属粒子と、ポリエステル樹脂、ビニル樹脂、フェノール樹脂、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリエチレン樹脂、メチルイソブチルケトンまたはこれらの混合物もしくは変性物から選択される１種以上のバインダーとから形成されることを特徴とする、電源デカップリング部品
  17. 請求項１から請求項１６記載の電源デカップリング部品において、少なくとも１０Ｈｚから１０ＧＨｚの帯域における前記電源デカップリング部品の透過係数が、前記単極性平行板線路チップの透過係数と前記電源デカップリング部品の前記電源端子間の透過係数との二乗平均を得ることによって概算値として求められることを特徴とする、電源デカップリング部品。
  18. 請求項１から請求項１７記載の電源デカップリング部品において、前記端子間の透過係数が、前記一対の電源端子の間に存在する静電容量の交流インピーダンスを前記電源デカップリング部品に接続される伝送線路の特性インピーダンスで割って２を加えた値で、２を割ることによって、概算値として求められることを特徴とする、電源デカップリング部品。
  19. 請求項１から請求項１８記載の電源デカップリング部品において、前記単極性平行板線路チップの透過係数が、前記単極性平行板線路チップに伝送線路を接続した状態で該単極性平行板線路チップが伝送線路して機能するときの反射に起因する透過係数と、該単極性平行板線路チップがコンデンサとして機能するときの反射に起因する透過係数との和を得ることによって概算値として求められる反射起因透過係数と、前記単極性平行板線路チップの減衰定数と実効線路長によって決定される透過係数との積として概算値として求められることを特徴とする、電源デカップリング部品。
  20. 請求項１から請求項１９記載の電源デカップリング部品において、前記単極性平行板線路チップの減衰定数が、前記導電性ポリマー層を構成する前記導電性ポリマー原始薄膜毎および前記カーボン含有層を構成する固有の材料特性を有するカーボン含有原始薄膜毎に求められる実効減衰定数の和として計算によって求められることを特徴とする、電源デカップリング部品。
  21. 請求項１から請求項２０記載の電源デカップリング部品において、前記実効減衰定数が、前記単極性平行板線路チップの実効特性インピーダンスの２倍と、前記単極性平行板線路チップの実効線路幅と、前記導電性ポリマー原始薄膜または前記カーボン含有原始薄膜を構成するカーボングラファイトの導電率と表皮深さとの積の逆数に、実効損失比を掛けることによって概算値として求められることを特徴とする、電源デカップリング部品。
  22. 請求項１から請求項２１記載の電源デカップリング部品において、前記実効特性インピーダンスが、絶縁体層の厚さの代わりに絶縁体層の実効厚さを使用することによって平行板線路の特性インピーダンスを求める式から求められ、該絶縁体層の実効厚さが、前記絶縁体の固有インピーダンスと該絶縁体の厚さの積と、前記導電性ポリマー原始薄膜の固有インピーダンスと厚さの積の和と、前記カーボングラファイトの固有インピーダンスと前記カーボン含有原始薄膜の厚さに該カーボン含有層の抵抗率の逆数を掛けて前記カーボングラファイトの導電率で割った値で得られる前記カーボン含有原始薄膜の有効厚さとの積と、前記導電性ポリマー層中に非意図的に形成される空隙の固有インピーダンスと該空隙の平均厚さの積との総和を、前記絶縁体の固有インピーダンスで割ることによって概算値として求められることを特徴とする、電源デカップリング部品。
  23. 請求項１から請求項２２記載の電源デカップリング部品において、前記実効線路長および前記実効線路幅が、前記エッチング層の表面拡大率の平方根と前記エッチド化成箔の静電容量出現率を前記線路長および前記線路幅に掛けることによってそれぞれ概算値として求められることを特徴とする、電源デカップリング部品。
  24. 請求項１から請求項２３記載の電源デカップリング部品において、前記表面拡大率が、前記エッチド化成箔から切り取られて形成される試験片を電解液で満たされた金属製の槽に浸漬して、該試験片と槽の間で測定されて求められる基準静電容量値を該試験片にエッチングが施されていない場合を想定して計算で求められる静電容量値で割ることによって求められ、前記静電容量出現率が、前記試験片と同一の形状を有する前記エッチド化成箔の両面に前記導電性ポリマー層を形成した場合に測定されて求められる静電容量値を前記基準静電容量値で割った値として計算によって求められることを特徴とする、電源デカップリング部品。
  25. 請求項１から請求項２４記載の電源デカップリング部品において、前記実効損失比が、前記導電性ポリマー原始薄膜の厚さまたは前記カーボン含有原始薄膜の有効厚さを、前記導電性ポリマー原始薄膜の表皮深さまたは前記カーボングラファイトの表皮深さでそれぞれ割って負号を付与した値による自然定数に対するべき乗を1から差し引いた値として計算によって求められることを特徴とする、電源デカップリング部品。
  26. 請求項１から請求項２５記載の電源デカップリング部品において、前記カーボン含有原始薄膜の有効厚さが、該カーボン含有原始薄膜の厚さを、前記カーボン含有原始薄膜の抵抗率と前記カーボングラファイトの導電率との積で割ることにより計算によって求められることを特徴とする、電源デカップリング部品。
  27. 請求項１から請求項２６記載の電源デカップリング部品において、少なくとも１０Ｈｚから１０ＧＨｚの帯域における前記電源デカップリング部品の端子インピーダンスが、前記一対の電源端子間に存在する媒質の固有インピーダンスを前記一対の電源端子間に存在する静電容量の交流インピーダンスに１を加えた値で割って１を加えた値に、チップ端子インピーダンスを掛けることによって概算値として求められることを特徴とする、電源デカップリング部品。
  28. 請求項１から請求項２７記載の電源デカップリング部品において、前記チップ端子インピーダンスが、前記単極性平行板線路チップをコンデンサと見なしたときの交流インピーダンスと、前記単極性平行板線路チップを伝送線路と見なしたときの特性インピーダンスとの和を得ることによって、概算値として求められることを特徴とする、電源デカップリング部品。
  29. 請求項１から請求項２８記載の電源デカップリング部品において、前記一対の電源端子の一つが、通電電流許容値を満たす最小の幅と最短の長さを有する第１の電源トレースを介して印刷配線基板上の直流電源供給端子に接続され、前記一対の電源端子の他の一つが、通電電流許容値を満たす最小の幅と最短の長さを有する第２の電源トレースを介して前記印刷配線基板上の前記スイッチング素子または前記半導体集積回路の受電端子に接続され、前記第１の電源トレースおよび前記第２の電源トレースが、前記印刷配線基板のグランドプレーンと前記印刷配線基板の絶縁層とで構成される伝送線路として形成されることを特徴とする、電源デカップリング部品
JP2009218231A 2009-09-21 2009-09-21 電源デカップリング部品 Pending JP2011066864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009218231A JP2011066864A (ja) 2009-09-21 2009-09-21 電源デカップリング部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009218231A JP2011066864A (ja) 2009-09-21 2009-09-21 電源デカップリング部品

Publications (1)

Publication Number Publication Date
JP2011066864A true JP2011066864A (ja) 2011-03-31

Family

ID=43952571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009218231A Pending JP2011066864A (ja) 2009-09-21 2009-09-21 電源デカップリング部品

Country Status (1)

Country Link
JP (1) JP2011066864A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987416A (zh) * 2020-09-04 2020-11-24 维沃移动通信有限公司 一种终端设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987416A (zh) * 2020-09-04 2020-11-24 维沃移动通信有限公司 一种终端设备

Similar Documents

Publication Publication Date Title
JP2010045471A (ja) 低インピーダンス損失線路
CN101627450B (zh) 电容元件、印刷布线板、半导体封装以及半导体电路
JP2010171601A (ja) 低インピーダンス損失線路構造
Rahman et al. Effect of irregular‐shaped Cu particles on transformer oil PD characteristics under varying electrode configurations
Wang et al. Parameter extraction of conducted electromagnetic interference prediction model and optimisation design for a DC–DC converter system
JP2009254002A (ja) スイッチング電源装置
JP2011066864A (ja) 電源デカップリング部品
JP2009252754A (ja) 回路、回路設計方法、および回路構成素子
JP2011176558A (ja) ロウパスフィルタ
JP2013175612A (ja) 電源デカップリング部品
JP2009283748A (ja) 低インピーダンス損失線路
JP2011159940A (ja) 電源デカップリング素子
US7242265B2 (en) Element of parallel flat plate line type, a circuit board
JP2010193190A (ja) 低インピーダンス損失線路構造
JP2009272582A (ja) 低インピーダンス損失線路部品
JP2009253125A (ja) 印刷配線基板
Kayano et al. Identifying the frequency response of common-mode current on a cable attached to a PCB
JP2009260088A (ja) パルストランス
JP2011205281A (ja) 損失線路構造
JP2010074209A (ja) 減衰伝送線路構造
JP2009302908A (ja) 低インピーダンス損失線路
JP2009253991A (ja) スイッチング電源装置
JP2009284293A (ja) 低インピーダンス損失線路
Luo et al. An improved design for transmission line busbar EMI filter
JP2010130371A (ja) 集中要素モデル型減衰伝送線路構造