JP2009253125A - 印刷配線基板 - Google Patents

印刷配線基板 Download PDF

Info

Publication number
JP2009253125A
JP2009253125A JP2008101039A JP2008101039A JP2009253125A JP 2009253125 A JP2009253125 A JP 2009253125A JP 2008101039 A JP2008101039 A JP 2008101039A JP 2008101039 A JP2008101039 A JP 2008101039A JP 2009253125 A JP2009253125 A JP 2009253125A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
line
loss
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008101039A
Other languages
English (en)
Inventor
Hirokazu Toya
弘和 遠矢
Norihisa Tooya
紀尚 遠矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cast Kk I
I Cast Inc
Original Assignee
Cast Kk I
I Cast Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cast Kk I, I Cast Inc filed Critical Cast Kk I
Priority to JP2008101039A priority Critical patent/JP2009253125A/ja
Publication of JP2009253125A publication Critical patent/JP2009253125A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】設計が非常に容易でありながら、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れた印刷配線基板を提供する。
【解決手段】印刷配線基板を信号伝送用のストリップ加工された導体層である１３，１５、および１９と、グランドプレーン用の導体層である１４および１７と、電源分配用のストリップ加工された導体層である１８と、導体箔が片面または両面にあらかじめ貼り付けてある絶縁体の基板２５，２８，３０，３２、および３５と、半導体のプリプレグ層である２６，２９，３１、および３４と、絶縁体のプリプレグ層である２７および３３とで構成し、回路設計に孤立電磁波コンセプトを適用する。以上により、終端抵抗やＥＭＣ対策部品を使用しなくても非常に高い信号品位や電磁環境適合性を得ることが出来る。
【選択図】 図５

Description

本発明は、印刷配線基板に関し、特に、高速でのデータ通信や高速での情報処理を行うディジタル回路を搭載し、省資源、省エネルギ、小型軽量化、製造コスト低減、設計期間短縮を可能とし、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れた印刷配線基板に関する。
近年、情報技術装置やマルチメディア機器のさらなる高性能化、高機能化のために、半導体集積回路では微細化ならびに内蔵するトランジスタの高速化が進んでいる。非特許文献1によると、２００７年のテクノロジノードにおける高性能論理集積回路中のNチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ps]（ピコ秒）である。
一方、半導体集積回路を含むディジタル回路を搭載する印刷配線基板に対しては、一段の高速データ伝送を可能とするための信号品位およびＥＭＣの向上要求が強い。しかし、信号品位を向上させるための方策の一つである整合終端は部品数や消費電力の増加を招き、ＥＭＣの向上は高調波を減衰させ部品や材料の増加を招くことから、従来の回路設計技術ではこれらの双方の要求を満足させることが難しかった。
回路設計技術の理論を支配するのは物理学であり、より直接的には電磁気学である。電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi stationary
states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長く回路内での電磁波の挙動が強弱振動だけと見なしても実用上不都合が生じない状態である。低周波アナログ回路や、およそ１００[ps]以上のゲートディレーを有しチップサイズが10[mm]程度の前世代半導体集積回路は、準定常状態と見なすことが出来る回路の例である。
電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。
電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。
マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出し。これにより、マックスウエルは１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することを理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンスと呼ばれる。
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、nep/m（ネパー／メートル）の単位で表される。１
[nep/m]は、１メートル進行して振幅がexp-1または０.３６８倍に減衰することを意味する。
電磁気学によると、式（３）中のγ 2を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ/ε０ω）を実数部（εr）で割った値を誘電体損失の正接と呼び、tanδで表す。但し、tanδは、電磁気学上、深い意味を持たない。
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
伝送線路上の電気信号の進行に伴う挙動を電磁気学に基づいて説明する理論が伝送線路理論である。伝送線路理論によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号のほとんどは電流波と電圧波が伝送線路を進行する。伝送線路からの電磁波の漏洩は、ストレーキャパシタンスやリーケージインダクタンスを経路として電圧波または電流波が漏れ出るためと考えられている。このような考え方は、明らかに電磁気学に矛盾している。
回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては導体中を電流が容易に移動することが出来る。
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。しかし、導体中の総電荷量は物性的に決まり定常的にはその値は一定である。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸にはわずかな電界しか印加されないので電荷の平均移動速度は極めて遅い。
例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（dq/dt）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[mm/s]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギ供給が支障なく行われる。
交流回路理論だけでなく、かなり高い周波数の回路の設計法を示す電気通信工学では、電流を導体中の電荷の平均速度（dq/dt）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数ではない電流密度Jに対応させている。
交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年でマックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では波動の主体を、スカラー量のラプラシアンとするベクトル関数で表現し、特定していない。従って導体電流が導体間電圧とともに波となること、電気回路を支配する電磁気学と整合させた上で、電圧と電流に関する回路方程式をダランベールの波動方程式に対比させる必要がある。しかし、前述のように電磁気学では導体電流は時間的に変化しないものとしている。
電流の定義が電磁気学に反すると、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する考え方が生じる。電気通信工学は歴史が古く現在でも伝送線路設計に実用化されているため、従来通りの連続波を対象とする伝送線路設計には電磁気学との矛盾の顕在化を避ける工夫が見られる。
スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であるように見える。しかし電気通信工学のディジタル回路への実用化実績が浅いため電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する。
電磁気学によれば伝送線路を構成する２本の導体の対向面の絶縁部分が真空である場合は、ＴＥＭ波の電磁波は光速で進行する。つまり、このような伝送線路上を進む、式(１)および式(２)から求められる電流および電圧もまた、光速で進行するということが出来る。伝送線路上のＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。
電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。理想的な平板導体が理想的な絶縁体を挟んで平行に対向している平行板線路の特性インピーダンスＺ０は、伝送線路の物理定数によって次式から求められる。平板導体や絶縁体の材料特性は、伝送線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。
電磁気学によると、伝送線路の構造が複雑な場合の特性インピーダンスは、対象部の電界（Ey）と磁界(Hx)を電磁界解析によって求めて、この結果から以下に示す式（８）から電力Ｐを、以下に示す式（９）から電流iをそれぞれ求め、これらの結果を以下に示す式（１０）に代入して特性インピーダンスＺ０を求めることが出来る。
電気通信工学によると、既知の特性インピーダンスＺ０を有する線路を通して未知の特性インピーダンスＺ１を有する線路に電磁波を注入したときの、
前記二つの線路の接続点における反射係数Ｓ１１は、次式で表される。
電気通信工学によると、既知の特性インピーダンスＺ０に対する反射係数がＳ１１である損失を有する伝送線路すなわち損失線路の透過係数Ｓ２１は、次式で表される。
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、線路外に漏れ出る放射損との和となると考えることが出来る。
非特許文献２は、半導体集積回路チップ上の配線（インターコネクト）設計において広く参照されている。非特許文献２によると、スイッチング電圧の上昇時間が線路長を進行する時間の５倍以上であれば集中要素モデルが使用出来るが、スイッチング電圧の上昇時間が線路端間の進行時間の２．５倍以下であれば分布要素モデルを使用する必要があり、２．５倍から５倍の間はどちらとも言えないとされている。
実用化されている印刷配線基板を構成する絶縁体の比誘電率は４前後である。従って、非特許文献２によると、どちらとも言えない場合も含めて、印刷配線基板の配線の長さが１６４[μm]より長い場合は伝送線路と見なす必要がある。
このため、印刷配線基板の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う線路設計には、電磁気学との矛盾があり適さない。このため、半導体集積回路スイッチング速度の向上に伴って増加している電磁ノイズを効果的に抑圧することが出来ず、印刷配線基板上の信号品位（シグナルインテグリティ）やＥＭＣ（電磁環境適合性）の向上は非常に難しいとされている。
印刷配線基板上の電源分配回路には、多くのコンデンサが使用されている。
交流回路理論では電荷の蓄積がコンデンサの機能とされている。前記ディジタル回路設計の論文から判るように、コンデンサの使用を勧める半導体メーカの回路技術者や研究者もこの考え方に従っている。
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、単位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。この事実はあまり知られていない。
修正された電磁気学によると、電界に関する静電エネルギｗＥは、次式で表される。
このように、静電エネルギｗＥは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして媒質に蓄積していることになる。式（１３）から、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギｗＣは、電極距離をｄ、電極面積をＳとすると、次式で表される。
一方、印刷配線基板上の電源分配回路に使用されているコンデンの多くは、静電エネルギの供給とスイッチングノイズのデカップリングを目的として使用され、いずれの用途においても回路に並列に接続される。このうち、デカップリング用に使用されるコンデンサのメガヘルツ帯域におけるインピーダンス特性の測定には、ネットワークアナライザが使用されることが多い。
電気通信工学によると、回路に並列に使用される場合を想定したコンデンサのインピーダンスＺCは散乱行列（scattering matrix）を構成する透過係数Ｓ21から求めることが出来るとされている。測定系のケーブルの特性インピーダンスＺ0が５０[Ω]であって、Ｓ21が１よりかなり小さい場合は、次式のようにＺCとＳ21の関係はさらに簡略化される。
式(１５)にＳ２１の測定値を代入してインピーダンス特性を求めると、市販されているコンデンサは、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンス値が減少するほぼ理想的なインピーダンス特性を示すが、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性、すなわちＶ字型の特性を示すことが知られている。この理由は、コンデンサにはリード線、端子、および電極がありこの部分は等価直列インダクタンス（ＥＳＬ）として作用するためと考えられている。さらに前記直列共振点のインピーダンスは等価直列抵抗（ＥＳＲ）によって決まると考えられている。
電磁気学に基づくと、伝送線路に挿入されたＤＵＴの端子インピーダンスは、反射係数Ｓ１１から求めるのが正しい方法である。しかし、測定系のケーブルの線路の特性インピーダンスに比べてＤＵＴ（device under test）の端子インピーダンスが非常小さい場合は、反射係数Ｓ11による通常の測定法では誤差が大きくなりやすく、実用的ではない。但し、伝送線路に２端子のＤＵＴであるコンデンサを並列に接続する場合は、式（１２）において線路の長さがゼロとなるため、式（１５）によってコンデンサのインピーダンスを求めることが出来るが、２端子のＤＵＴは、伝送線路上を進行する電磁波に作用させことを目的としていない。
コンデンサの前記Ｖ字型のインピーダンス特性は、伝送線路上を進行する電磁波に作用させことを目的としていないコンデンサの並列使用の限界を示す特性曲線であると考えなければならない。すなわち、Ｖ字型の特性曲線の谷の点の値をＥＳＲ、またＶ字型の特性曲線のインピーダンスが周波数に比例して増加する特性をＥＳＬと呼んでいるが、いずれもコンデンサ自身の特性と見なすことは電磁気学に反している。
従って、コンデンサは、たとえば非特許文献２に従って、電荷の蓄積の機能が発揮できる集中要素モデルが採用できる低周波領域に限る必要がある。その上で、電磁波のデカップリング用に適する、コンデンサに代わる回路要素を開発する必要がある。
非特許文献３および非特許文献４に示される孤立電磁波コンセプトによると、スイッチング素子は、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。印刷配線基板を構成する電力変換回路や制御回路内の半導体スイッチも、同様のメカニズムで、スイッチングの瞬間に非線形波動またはソリトンの一種である孤立電磁波を励起する。
半導体スイッチのスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。
非特許文献３および非特許文献４に示される孤立電磁波コンセプトによると、半導体スイッチがオフからオンにスイッチングする瞬間に、半導体スイッチが電源線路と信号線路を接続した点の電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。
図１は、孤立電磁波の挙動を説明するためのオンチップインバータ３に関する等価回路の一例である。図１において、特性インピーダンスＺ0の伝送線路２の途中にオンチップインバータ２が接続されており、伝送線路２の一端は直流電源１に接続されて電源線路を構成し、伝送線路２の他端は整合終端抵抗４に接続されて信号線路を構成している。オンチップインバータ２は、PチャネルMOS FET５とNチャネルMOS FET６によるコンプリメンタリー構成であり、オンチップインバータ３のスイッチング性能はPチャネルMOS FET５の性能に依存する。
図１において、オンチップインバータ３のオン状態とは、PチャネルMOS
FET５がオンでNチャネルMOS FET６がオフの状態であり、オンチップインバータ３のオフ状態はその逆である。線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。
図２に、オンチップインバータ３がオン時の前記信号線路上の電位波形８と、電磁気学に示される電位の定義から逆算して求められる信号線路を進む電界波形７とを示す。図３は、オンチップインバータ３がオン時の電源線路上の電位波形８と、電磁気学に示される電位の定義から逆算して求められる電源線路上を進む電界波形７とを示す。
図２および図３に示すように、オンチップインバータ３のスイッチングによって生じる電界の波形は、スイッチング素子の立ち上がり波形の最大傾斜接線で求められる立ち上がり時間すなわち規格化上昇時間と円周率との積の逆数として求められる周波数の正弦波の半波形に近似している。スイッチング波形の規格化上昇時間で決まるとされる実効周波数（significant frequency）の考え方を引用すると、前記近似の確かさ（accuracy）は、92％以上と見込まれる。従って、実用上の設計や解析は便法として前記１つの周波数の正弦波で行うことが出来る。
図１から図３において、オンチップインバータ３がオンすると、図１中のＢ点とＣ点の電位は等しくＥ/２[V]となる。オンチップインバータ３によって励起された、お互い逆極性を有する信号線路上を進む孤立電界波７と電源線路上を進む孤立電界波７は、それぞれインバータの反対方向に進む。信号線路上を進む孤立電界波７は、信号線路の電位を０[V]からＥ/２[V]に上昇させつつ進み、整合終端抵抗４に向かって、電源線路上を進む孤立電界波７電源線路上では電位をＥ[V]から Ｅ/２[V]に降下させつつ直流電源１に向かって、それぞれ伝送線路を構成する絶縁体中を準光速で進行する。
非特許文献３および非特許文献４によると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
印刷配線基板の設計を、アナライジングモデルが未開発の孤立電磁波の代わりに、便法として半導体スイッチの規格化上昇に円周率を掛けた値の逆数として求められる周波数の正弦波で行うことが実用的に可能である。
従来の印刷配線基板については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
特開２００１−１１１１８４（Ｐ２００１−１１１１８４Ａ） 特開２００１−２８４１２９（Ｐ２００１−２８１４２９Ａ） 特開２００１−２８４８７８（Ｐ２００１−２８４８７８Ａ） 特開２００２−４３７６０（Ｐ２００２−４３７６０Ａ） 特願２００３−２１２２０（Ｐ２００３−２１２２０） 特開２００５−１７５００３（Ｐ２００５−１７５００３Ａ） 特開平５−９０５２４ 特許第３２６７２７４号 特開２００２−３３５１０７ 特許第３２３２５６２号 特開２００２−１６４７６０ 特許第３６７４６９３号 特開２００４−４８６５０ TheInternational Technology Roadmap For Semiconductors（ITRS）2007 Edition． H.B.Bakoglu 著 「Circuits, Interconnections,and Packaging for VLSI」、1990、 Addison - Wesley Pub． Hirokazu Tohya and Noritaka Toya著 「A Novel Design Methodology of the On - ChipPower Distribution Network Enhancing the Performance and Suppressing EMI of theSoC」、IEEE International Symposium on Circuits and Systems 2007、 pp. 889-892、May 2007. 遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No. 149、 EE2007-20、pp.73-78、2007年7月. S. B. Bulumulla, M. F. Caggiano, D. J.Lischner, R. K. Wolf 著「AComparison of Large I/O Flip Chip and Wire Bonded Packages」、IEEE 2001 Electronic Components and TechnologyConference、2001． Mahadevan Suryakumar, 他著 「Power Delivery Validation Methodologyand Analysis for Network Processors」, IEEE, ECTC’04, pp. 589- 592, 2004. Theodore M. Zeeff, Andrew Ritter, Todd H. Hubing,and Thomas Van Doren著 「Analysis of a Low-Pass Filter Employing a 4-Pin Capacitor」, IEEE TRANSACTIONS ON ELECTROMAGNETICCOMPATIBILITY, VOL.47, NO.1, pp. 202-205, 2005. Keng L. Wong, Tawfik Rahal-Arabi, Matthew Ma, and Greg Taylor著 「Enhancing Microprocessor Immunity to PowerSupply Noise With Clock-Data Compensation」, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.41,NO.4, pp. 749-758, 2006
解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、個別素子の中の半導体素子で高調波ノイズの発生した信号を高損失層に形成されたノイズ抑制回路に通過させることによって、高調波ノイズを取り除くために、周波数１ＭＨｚにおける誘電正接が０．０００７以下の低損失誘電体材料からなる低損失層で、周波数１ＭＨｚにおける誘電正接が０．００１以上の高損失誘電体材料からなる高損失層を挟んで基体を構成し、高周波信号が通過する伝送線路やカップリングコンデンサなどの低損失回路を低損失層に形成し、ノイズ成分を抑制するためのノイズ抑制回路を高損失層に形成し、基体の上部には半導体素子や大容量のコンデンサなどの個別素子を搭載する技術を開示している。
特許文献１において、高損失層にはストリップ線路が形成されロウパスフィルタとして作用させることを目的とし、コンデンサは、低損失層で形成して高損失層のストリップ線路にビアで接続する例を、等価回路を併用して紹介している。特許文献１は、低損失の伝送線路の一部に高損失のロウパスフィルタを接続するというものであって、伝送線路全体または大部分を損失線路で構成するというものではなかった。また特許文献１は集中要素モデルを扱う交流回路理論と分布要素モデルすなわち線路モデルを扱う電気通信工学の考え方を混同して使用している。
不要輻射を抑圧するために信号線路にロウパスフィルタを使用することはよく知られている。特許文献１では不要なノイズを高調波ノイズとしている。一方、ディジタル回路における高調波は、信号である矩形波を形成している要素である。ロウパスフィルタは、設計が最適に成されないと、ディジタル機器の情報処理速度に直結する信号品位（シグナルインテグリティ）を阻害することもよく知られている。特許文献１は、高調波ノイズの抑圧にのみ注目し、信号品位への影響を考慮していない。、従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第２は、特許文献２に関する。特許文献２は、プリント基板を変更することなく簡便な手段で、高調波成分からなる電磁妨害波の抑制を可能にする素子を提供するために、高周波領域で複素透磁率の磁気損失成分が大である磁性体を含む薄板状又はシート状の構成体と、前記構成体の一方の面に形成された少なくとも２本の夫々互いに平行な導体電極とを備えている高周波用ノイズフィルタに関する技術を開示している。
特許文献２は、伝送線路の一部に一種のロウパスフィルタである磁性体シートを使用して、高調波成分からなる電磁妨害波を抑制するというものである。、電磁妨害波を抑圧するために信号線路にロウパスフィルタを使用することはよく知られている。一方、ディジタル回路における高調波は、信号である矩形波を形成している要素である。
ロウパスフィルタは、設計が最適に成されないと、ディジタル機器の情報処理速度に直結する信号品位（シグナルインテグリティ）を阻害することもよく知られている。特許文献２は、高調波ノイズの抑圧にのみ注目し、それによって阻害される信号品位への影響を考慮していない。、従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、半導体集積回路素子のような高密度集積された微少な電子回路の高周波伝導ノイズの除去に極めて有効な高周波磁気損失特性に優れた磁気損失材料を備えた、ロウパス機能を有する配線基板を提供するために、信号線の導体パターンを設けた少なくとも一層の基板と、前記基板上又は導体パターン上の少なくとも一部に設けられ磁性薄膜とを備えており、この磁性薄膜についての組成を詳細に開示している。
不要輻射を抑圧するために信号線路にロウパスフィルタを使用することはよく知られている。ロウパスフィルタは、設計が最適に成されないと、ディジタル機器の情報処理速度に直結する信号品位（シグナルインテグリティ）を阻害することもよく知られている。特許文献３は、誘導性の高周波ノイズの抑圧にのみ注目し、それによって阻害される信号品位への影響を考慮していない。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、多層プリント回路基板において、ＩＣやＬＳＩのスイッチング時、あるいはこれらが動作している時に電源層とグランド層からなる電源系から発生する放射電磁ノイズを抑えるために、電源層とグランド層の間の絶縁材を、絶縁体磁性材料層を含む多層構造とし、電源層を配線状導体で構成し、かつその電源供給線の長さを、絶縁体磁性材料層の磁性損失が電源層およびグランド層からなる電源系における共振を抑制する長さにした多層プリント基板、あるいは、電源層とグランド層の間の絶縁材を層状の絶縁体磁性材料を含む多層構造とし、電源層は平面導体とし、かつ絶縁体磁性材料の周波数特性に適合するコンデンサを信号層に実装した多層プリント基板を採用する技術を開示している。
特許文献４は、集中要素モデルを扱う交流回路理論と分布要素モデルすなわち線路モデルを扱う電気通信工学の考え方を混同して使用している。このように、アイデアがマックスウエルによって確立された電磁波理論に基づいていないため、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第５は、特許文献５に関する。特許文献５は、半導体素子（スイッチング素子）のスイッチング動作に伴って誘起される電磁波を原因とする、半導体集積回路内やパッケージ内、又は印刷配線基板内での誘導干渉や信号ケーブルや機器からの電磁放射等の電磁干渉問題を低減するために、該透過率が“０”と見なされ、電磁波の周波数が１０〜１００[GHz]の周波数帯域に含まれる場合の配線容量が１００[pF]以上である線路素子に関する技術を開示している。
特許文献５において、線路素子のインピーダンスを集中定数素子であるコンデンサのインピーダンスを求める式で求めている。配線容量を１００[pF]以上とするために絶縁膜を薄くし、これによって線路の透過率が小さくなることをデータで示しているが、電磁波理論または電気通信工学に基づくと、配線容量の増加と透過率の低減との間には直接の関係は無い。以上のように、電磁干渉の低減策がマックスウエルによって確立された電磁気学に基づいていないため、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第６は、特許文献６に関する。特許文献６は、半導体集積回路の高速化、高集積化に伴う、電源電圧降下（ＩＲ−ｄｒｏｐ）によるトランジスタの動作速度の低下、回路の動作周波数の低下、されには電源電圧が下がることによりノイズマージンが低下しデータのミスラッチ等による回路の誤動作等の問題を解決するために、容量値とリーク電流値が制御可能でかつ応答性のよいデカップリングコンデンサに関する技術を開示している。このように、半導体集積内の高速スイッチングトランジスタが原因で生じている電源分配回路上の問題をマックスウエルによって確立された電磁波理論に従って解決しようとしていないので、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第７は、特許文献７に関する。特許文献７は、デカップリング（decoupling）キャパシタによって半導体集積回路装置内の電源配線の延長に伴うインピーダンスの増加抑制、外部電源からの低周波雑音の影響低減、および内部回路を安定に動作させることを目的とし、絶縁膜を介して互いに対向する第１の電源配線及び第２の電源配線から成るキャパシタを半導体基板の裏面側の主面に設け、キャパシタを構成する第１の電源配線及び第２の電源配線の配線材料の種類、形状、層数などや、絶縁膜の材料の種類や膜厚を必要に応じて選択することにより、このキャパシタのキャパシタンスを所望の値に設定する技術を開示している。
しかし、線路は電磁波理論に従い、コンデンサは静電磁気学に基づく集中要素モデルの素子である。このように、このように、半導体集積内の高速スイッチングトランジスタが原因で生じている電源分配回路上の問題をマックスウエルによって確立された電磁波理論に従って解決しようとしていないので、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第８は、特許文献８に関する。特許文献８は、電源配線を設けた電源層の上下両側に、それぞれ薄いかつ／又は誘電率が高い絶縁材層を介してグランド層を積層し低インピーダンスの電源分配用線路を形成する方法を示している。ここでは、低インピーダンスの電源分配用線路を印刷配線基板上で形成するとしているが、印刷配線基板上で低インピーダンス線路を実現するために必須である具体的な材料や加工条件、並びに設計条件が具体的に示されていない。
この文献の請求項中に該低インピーダンスの電源分配用線路の両端にコンデンサを接続して終端する方法が示されている。従って、低インピーダンスの電源分配用線路の目標とするインピーダンス特性はコンデンサ１個の従来の方法で計測されているインピーダンス特性と同程度であると推定される。線路は電磁波理論に従い、コンデンサは静電磁気学に基づく集中要素モデルの素子である。このように、アイデアに電磁気学から見た混乱があるため、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第９は、特許文献９に関する。特許文献９は、比較的高い比誘電率（１[MHz]で100以上）と比較的高い誘電体損（tanδが１%以上）の絶縁材料を使用した同軸線路構造のコンポーネントの構造や電気的特性を示している。この文献に示されているコンポーネントの特性インピーダンスは１００[mΩ]以下であり、波長圧縮効果を含む等価長は、印加される電磁波の波長の１／４よりも充分長いとしている。この文献には、実施例によって、対象としている周波数帯は１[MHz]から１[GHz]であることが示されている。
１００[MHz]の正弦波の１／４波長は大気中で７５[cm]であり、１００[MHz]における比誘電率を１０００とした場合における波長圧縮効果は１／３３であるので、コンポーネントの長さは２２．７[mm]以上でなければ１００[MHz]以下では効果が無いことになる。さらに10MHz以下での効果を期待する場合は、２２．７[cm]以上でなければならないことになる。このように、
この文献に示されているディジタル用印刷配線基板や半導体パッケージの電源供給線としてＥＭＩ対策のために搭載されるコンポーネントの応用範囲は極めて狭いと考えられる。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第１０は、特許文献１０に関する。特許文献１０は、積層構造で線路構造の部品を形成する方法を示している。この文献に示されている層間接続構造では、特性インピーダンスの均一性を保つことや多層化による特性インピーダンスの低下は電磁気学に照らして不可能である。さらに、この文献の請求項中に、電磁干渉抑制回路を構成する場合は該特許の部品の特性インピーダンスに等しい値の特性インピーダンスを有するコンデンサによる終端が必要であることが示されているが、集中定数素子であるコンデンサを特性インピーダンスで規定することは出来ない。
通常の整合終端方法に従うと、終端素子と終端される側の線路のインピーダンス特性がほぼ同じであるので、この文献の線路のインピーダンス特性は従来コンデンサ１個の特性にほぼ等しいことになる。半導体ＬＳＩの電源端子に線路構造の素子を接続すると、電源端子からはその素子の端子インピーダンスしか見えない。実用上、半導体集積回路を安定度させるためには、１個のコンデンサでは不十分とされている。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第１１は、特許文献１１に関する。特許文献１１は、１０[KHz]から１[GHz]間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。該分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の１／４波長以上の長さとなるように設定するとしているが、たとえば１００[MHz]の１／４波長は大気中で７５[cm]である。この文献で絶縁体として使用する酸化アルミニウム中では、比誘電率が約１０であるので２２．７[cm]となる。最近の半導体集積回路が多くの電源電圧を使用していることを考え合わせると、該分布定数型ノイズフィルタは大きすぎて、１０[KHz]から１[GHz]間での電気的ノイズを除去する目的で印刷配線基板上に搭載することは不可能である。
また、線路の入力インピーダンス特性はＳ11の測定値または式（８）、（９）および（１０）に従って電磁界シミュレーションによって求めるべきところを、この文献では、従来の二端子コンデンサのインピーダンスを求める場合と同様にＳ21から求めるという理論上の誤りを犯していると考えられる。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第１２は、特許文献１２に関する。特許文献１２は、ノイズフィルタ用バイパス素子や電源デカップリング用素子に使用するシールドストリップ線路型部品に関する端子を含む電極構造や材料を示している。該シールドストリップ線路型部品の性能目標値は請求項に記載が無い。そこで、実施例から類推すると、性能目標は１[MHz]から１[GHz]までのＳ21特性 と１２０[Hz]での静電容量であると考えられる。
線路におけるＳ21特性は、線路の入力インピーダンスと直接関係の無い値である。電源分配回路には、広い帯域でＳ21が充分低い値であるだけでなく、広い帯域でインピーダンスが充分低いことが必要であるが、この文献にはインピーダンスについて全く触れられていない。従ってこの文献は、一般的なフィルタ用であって、半導体集積回路パッケージ内、および印刷配線基板上の電源分配回路に適する有効な技術を提供するものではなかった。また、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第１３は、特許文献１３に関する。特許文献１３は、ノイズフィルタ用バイパス素子や電源デカップリング用素子として用いられる高速化、高周波化に適した平行平板線路型部品の形成法を示している。該特許に係る並行平板線路型部品のインピーダンスとＳ21との関係を表す式が示されているが、この式は長さがゼロであって集中定数素子である従来の二端子コンデンサを線路に並列に接続したときのインピーダンスの測定法に使用するものである。この文献中では、Ｓ21特性について示されているが、インピーダンスについては触れられておらず、該平行平板線路型部品に対するインピーダンスに関連する仕様も示されていない。
従ってこの文献は、半導体集積回路パッケージ内、および印刷配線基板上の電源分配回路に適する有効な技術を提供するものではなかった。また、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第１４は、非特許文献５に関する。非特許文献５は、多くのＩ／Ｏ端子を有する大規模ＡＳＩＣのＩ／Ｏ配線の周波数特性を、ワイヤボンディングパッケージとフリップチップパッケージについて比較している。ネットワークアナライザを使用して測定した透過特性である（Ｓ２１）および反射特性である（Ｓ１１）から、
フリップチップパッケージの方が、 ワイヤボンディングパッケージより良好な特性を得たとしている。
非特許文献５において、伝送線路特性が良質であるための条件の一つは透過率が高いこととされている。非特許文献５は、ディジタルは、多数の高調波で構成されている歪み波であるという、フーリエ変換の考え方に従った考え方である。この考え方に従うと、単線配線であり周囲の絶縁体の非誘電率が非常に小さいために、電磁界解析を行うと非常に短い長さであるのも関わらず非常に小さい透過率が得られるオンチップインターコネクトで、数ギガヘルツのディジタル波通信が可能であるという事実の合理的な説明が不可能である。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第１５は、非特許文献６に関する。非特許文献６中に半導体チップにおける電源電圧（Vdd）の変動波形の一例と、安定化電源、半導体集積回路を中心とする電源分配回路の従来の等価回路の一例を示している。非特許文献中に示されている電源分配回路は、定常または準定常状態の回路記述である集中要素モデルで示されている。
また、コンデンサを電源分配回路の正極線と負極線との間に多数並列に接続すると、電源分配回路のインピーダンスの平坦化ならびに低値化が出来るとしている。
しかし、電磁気学に従うと、二端子素子であるコンデンサは、高速でスイッチング動作をしているディジタル回路上の電磁波に対して効果的に作用できない。すなわち、電磁気学に従うと、電源分配回路に多数のコンデンサを並列に接続しても線路のインピーダンスの平坦化や低値化を計ることは、半導体集積回路の安定動作に関わる高周波帯域ではほぼ不可能であることになる。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第１６は、非特許文献７に関する。非特許文献７は、四端子コンデンサを使用するロウパスフィルタの効果を示している。印刷配線基板上の信号配線とグランドプレーンの間に、従来の二端子コンデンサと本論文に係る四端子コンデンサを接続した場合の特性を比較している。特性評価には伝送線路評価に用いるＳ21特性を使用している。
非特許文献７において、ロウパスフィルタの解析に集中要素モデルと分布要素モデルの双方を導入し、特性評価では分布要素モデル、素子のパラメータの決定には集中要素モデルを採用しているため、電磁気学に基づいた結論を導き出すことが不可能となっている。また、本文献の四端子コンデンサは、１００[MH]z以上のＳ21特性によって従来のコンデンサと比較しており、１００[MHz]以上において低インピーダンス特性を得る方法については全く示されていない。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第１７は、非特許文献８に関する。非特許文献６は、半導体集積回路を中心とする電源分配回路の等価回路を、電流源とゲート容量で表されるオンチップインバータ、非動作状態にあるオンチップインバータの並列ゲート容量、オンチップデカップリングコンデンサ、ボンディングワイヤによるインダクタンス、及び、印刷配線基板上に搭載されるデカップリングコンデンサとで構成している。
非特許文献８において、電圧変動を抑制するには、電流源が有する高調波毎の前記等価回路のインピーダンスと電流値の積が充分小さくなるように工夫するとともに、ボンディングワイヤによるインダクタンス（Ｌｂｏｎｄ）と印刷配線基板搭載デカップリングコンデンサ（Ｃｅｘｔ）とで構成されるロウパスフィルタを最適設計することが必要であり、もし共振が生じる場合はボンディングワイヤの線抵抗を利用することが有効であるとしている。
この文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していない。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。アナログ回路の歴史は古く、特に工学においては経験則等の適用によって、電磁気学に戻らなくても、従来の交流回路理論や電気通信工学に従う回路設計において、実用上、問題が生じることはほとんど無かった。
一方、アナログ回路の場合と異なり、スイッチング回路における状態の変化の始まりと終わりは明確である。スイッチング回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は当然ながら大きなレベルの電磁波を励起する。スイッチング回路における電界または磁界の変化は間歇的である。さらに、半導体集積回路中の約９割を占めるデータ処理回路においては、一般にスイッチングの周期は不定である。
以上のようにアナログ回路とスイッチング回路は、電磁気学の観点からは大きく異なっている。しかし、従来の電気通信工学や交流回路理論では、間欠的な回路動作を想定した回路すなわちパルス回路の設計は、電磁気学とは関係のない前述のような手法で行われ、解析は、スイッチング波をひずみ波の一種と考えるフーリエ変換法が適用されてきた。
フーリエ変換法によると、ひずみ波は正弦波である多数の高調波から構成されている。これらの高調波は始まりと終わりが無い多数の正弦波である。回路上の信号を高調波毎に解析してその結果を加算すれば、スイッチング回路の解析が可能となる。しかし、フーリエ変換法は数学の一手法であり、上位理論である電磁気学との整合性を確認した上で電気電子回路の設計や解析に採用されている訳ではないため、ディジタル回路で発生する瞬時現象の解析は、現実との乖離が甚だしく、不可能である。
たとえばデューティが１／１０で繰り返し周波数が１[GHz]のスイッチング波をフーリエ変換すると振幅の１／１０の値の直流成分と1[GHz]を基本波とする高調波とに分解できる。直流電流はほとんど流さないＣＭＯＳ回路を使用する半導体集積回路内のある長さの配線または伝送線路が、１[GHz]の振幅を１／２に低下させる損失を有しているとすると、配線または伝送線路の終端でのスイッチング波の振幅は、解析結果では１／２以下に低下する。
しかし、電磁気学に従うと、スイッチング波の振幅は直流電源から供給される静電エネルギによって維持される静電エネルギは波ではないので配線または伝送線路の損失の作用は受けない。従って、伝送線路の終端で観測されるスイッチング波の振幅は減衰しないはずである。
この事実は、スイッチング波をひずみ波として扱うことが誤りであることを示している。また、この事実は、フーリエ変換法に基づいて生じる群速度の概念に従う、ディジタル信号配線における信号品位（シグナルインテグリティ）に関する従来の理論には修正が必要であることを示している。すなわち、この事実は、スイッチング回路やディジタル回路上での瞬時の変化と比較的長い期間の挙動を矛盾無く説明できる、統一した設計および解析のための理論が、新たに構築されなければならないことを示唆している。
半導体集積回路を誤り無く高い性能で動作させるためには、直流電源分配回路に対して、電磁気の適切な適用が必要である。すなわち、印刷配線基板上の直流電源分配回路は、半導体集積回路から到来する電磁波に対して、充分なデカップリング特性と充分な低インピーダンスを有していることが必要である。これらの特性が不充分であると、半導体集積回路に対して印刷配線基板上の他の集積回路や印刷配線基板の外部で生じる電磁波が到来し、非常に不安定な動作を招いてしまうとともに、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）にも重大な影響を及ぼすことになる。
本発明は、上記問題を根本的に解決する手段を提供することを目的の一つとしている。
上記課題を解決するため、請求項1記載の発明は、印刷配線基板に係り、スイッチング素子またはスイッチング素子を内蔵する回路を搭載する印刷配線基板において、前記印刷配線基板を構成する全てまたは一部の配線が、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と、円周率との積の逆数として求められる周波数で定義される実効周波数を有する電磁波が進行する際に、該電磁波の振幅を１／１０以下に減衰させる能力を有する、損失を有する伝送線路すなわち損失線路として設計されて成ることを特徴としている。
また、請求項２記載の発明は、印刷配線基板に係り、請求項１記載の印刷配線基板において、前記損失線路が、前記実効周波数において、３０[Ω]から１５０[Ω] の特性インピーダンスを有するように設計されて成ることを特徴としている。
また、請求項３記載の発明は、印刷配線基板に係り、請求項１から請求項２記載の印刷配線基板において、前記損失線路が、少なくとも前記実効周波数において、１０[nep/m]（ネパー/メートル）以上の減衰定数を有するように設計されて成ることを特徴としている。
また、請求項４記載の発明は、印刷配線基板に係り、請求項１から請求項３記載の印刷配線基板において、前記損失線路が、導体または弁金属、該導体または弁金属の上部に配置される絶縁体、該絶縁体の上部に配置される半導体、および該半導体の上部に配置される導体で構成される積層構造を形成するように設計されて成ることを特徴としている。
また、請求項５記載の発明は、印刷配線基板に係り、請求項１から請求項４記載の印刷配線基板において、前記損失線路を構成する前記半導体が、無機半導体または有機半導体であって０．１ [S/m]から１００ [S/m]の導電率を有するように設計されて成ることを特徴としている。
また、請求項６記載の発明は、印刷配線基板に係り、請求項１から請求項５記載の印刷配線基板において、前記損失線路が、前記半導体として、１０１２[cm-3]から１０１５[cm-3]のリンをドーピングしたｎ型シリコン、１０１３[cm-3]から１０１６[cm-3]のボロンをドーピングしたｐ型シリコン、または、不純物を混合した、アモルファスシリコン、またはアルミナ、またはジルコニア、またはカーバイド、またはニトライド、またはシリサイド、またはシリコンカーバイド、またはシリコンナイトライド、またはマグネシウムナイトライド、または酸化亜鉛を使用して、前記積層構造を形成するように設計されて成ることを特徴としている。
また、請求項７記載の発明は、印刷配線基板に係り、請求項１から請求項６記載の印刷配線基板において、前記損失線路が、前記半導体として、ポリジアセチレン、またはポリ（ｍ−フェニレン）（２８゜）、またはドーピングしたポリ（ビニレンスルフィド）、またはポリ（ｐ−フェニレンスルフィド）を使用して、前記積層構造を形成するように設計されて成ることを特徴としている。
また、請求項８記載の発明は、印刷配線基板に係り、請求項１から請求項７記載の印刷配線基板において、前記損失線路が、前記半導体として、最大長が１００ナノメートル以下の金属粒子、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）を混合したプリプレグ（ガラス布に熱硬化性樹脂を塗布または含侵後、半硬化した多層基板材料）を使用して、前記積層構造を形成するように設計されて成ることを特徴としている。
また、請求項９記載の発明は、印刷配線基板に係り、請求項１から請求項８記載の印刷配線基板において、前記損失線路が、前記絶縁体として、弁金属板の表面に不動態処理によって形成される酸化皮膜を使用して前記積層構造を形成するように設計されて成ることを特徴としている。
また、請求項１０記載の発明は、印刷配線基板に係り、請求項１から請求項９記載の印刷配線基板において、前記スイッチング素子または前記スイッチング素子を内蔵する回路に電源を供給するための電源分配配線の一部または全てが、前記損失線路であって、該損失線路の前記実効周波数における特性インピーダンスが、前記印刷配線基板上の前記電源分配配線以外の配線の特性インピーダンスに対して１／３０以下である低インピーダンス損失線路となるように設計されて成ることを特徴としている。
また、請求項１１記載の発明は、印刷配線基板に係り、請求項１から請求項１０記載の印刷配線基板において、前記低インピーダンス損失線路が、前記損失線路に接続されたときの散乱行列における反射係数が、少なくとも前記実効周波数において０．９３以上の絶対値となる前記特性インピーダンスを有するように設計されて成ることを特徴としている。
また、請求項１２記載の発明は、印刷配線基板に係り、請求項１から請求項１１記載の印刷配線基板において、前記低インピーダンス損失線路が、少なくとも前記実効周波数において、１
[Ω] 以下の前記特性インピーダンスを有するように設計されて成ることを特徴としている。
また、請求項１３記載の発明は、印刷配線基板に係り、請求項１から請求項１２記載の印刷配線基板において、前記損失線路および前記低インピーダンス損失線路が前記金属のストリップ状の箔に隣接して前記半導体の膜が、該半導体の膜に隣接して前記絶縁体の膜が、該絶縁体の膜に隣接して前記金属のグランドプレーン箔がそれぞれ配置される、マイクロストリップ線路構造として設計されて成ることを特徴としている。
また、請求項１４記載の発明は、印刷配線基板に係り、請求項１から請求項１３記載の印刷配線基板において、前記損失線路が、前記マイクロストリップ線路構造であって、前記絶縁体の膜に隣接して前記金属の前記グランドプレーン箔が、該グランドプレーン箔に隣接して前記絶縁体の熱硬化接着剤または前記プリプレグが、該熱硬化接着剤または該プリプレグに隣接して前記半導体の前記熱硬化接着剤または前記半導体の前記プリプレグが、該熱硬化接着剤または該プリプレグに隣接して前記金属のストリップ状の箔が配置されるように設計されて成ることを特徴としている。
また、請求項１５記載の発明は、印刷配線基板に係り、請求項１から請求項１４記載の印刷配線基板において、前記低インピーダンス損失線路が、前記マイクロストリップ線路構造であって、前記金属の前記グランドプレーン箔に隣接して前記絶縁体の膜が、該絶縁体の膜に隣接して前記絶縁体の熱硬化接着剤または前記絶縁体の前記プリプレグが、該熱硬化接着剤または該プリプレグに隣接して、電源分配に耐えられる幅を有する前記金属のストリップ状の箔が、該ストリップ状の箔に隣接して前記絶縁体の膜が配置されるように設計されて成ることを特徴としている。
また、請求項１６記載の発明は、印刷配線基板に係り、請求項１から請求項１５記載の印刷配線基板において、前記電源分配配線の一部が前記損失線路と前記低インピーダンス損失線路とで構成され、前記スイッチング素子または前記スイッチング素子を内蔵する回路の電源受電端と前記低インピーダンス損失線路の端との間に前記損失線路が接続される場合は、該損失線路が、可能な限り短い長さとなるように設計されて成ることを特徴としている。
印刷配線基板に、非特許文献３および非特許文献４に示される孤立電磁波コンセプトに従う本発明を適用すると、電磁気学に忠実な多層配線構造の設計や解析を交流回路理論や電気通信工学に従う場合に比べて容易に行うことが出来る。
また、印刷配線基板に孤立電磁波コンセプトに従う本発明を適用すると、スイッチングの周期が不定であるデータ処理回路を、電磁気学に基づく設計または解析を容易に行うことが可能となる。
また、印刷配線基板に孤立電磁波コンセプトに従う本発明を適用すると、デカップリングコンデンサを必要としないため、電源分配回路の設計を非常に容易に行うことが出来る。
また、印刷配線基板に孤立電磁波コンセプトに従う本発明を適用すると、タイミング設計や信号品位設計を、従来とほぼ同様の手法で従来に比べて高い精度で行うことが出来る。
また、印刷配線基板に孤立電磁波コンセプトに基づく本発明を適用すると、高速ディジタル信号を伝送する線路に不可欠であった整合終端が全く不要となる。
印刷配線基板に本発明を適用すると、ＥＭＣ対策用の部品や材料、整合終端用の部品のほとんどが不要となるとなるため、省資源、省エネルギ、小型軽量化、製造コスト低減、設計期間短縮の効果が生じる。
以下、本発明に係る 最良の実施形態について、図面を参照して詳細に説明する。
（実施の形態１）
図４は、損失線路構造の一例である。
図４において、損失線路は、導体９、半導体１０、絶縁体１１、及びと導体または弁金属１２の順に積層されて構成されている。
図５は、６層構成の印刷配線基板の断面構造の一例である。
図５において、６層構成の印刷配線基板は、信号伝送用のストリップ加工された導体層である１３，１５、および１９と、グランドプレーン用の導体層である１４および１７と、電源分配用のストリップ加工された導体層である１６および１８と、導体箔が片面または両面にあらかじめ貼り付けてある絶縁体の基板２５，２８，３０，３２、および３５と、半導体のプリプレグ層である２６，２９，３１、および３４と、絶縁体のプリプレグ層である２７および３３とで構成されている。
図６は、１２層構成の印刷配線基板の断面構造の一例である。
図６において、１２層構成の印刷配線基板は、信号伝送用のストリップ加工された導体層である１３，１５，１９，２１，２２、および２４と、グランドプレーン用の導体層である１４，１７，２０および２３と、電源分配用のストリップ加工された導体層である１６および１８と、導体箔が片面または両面にあらかじめ貼り付けてある絶縁体の基板２５，２８，３０，３５，３７，４０，４２、および４５と、半導体のプリプレグ層である２６，２９，３１，３４，３６，３９，４１、および４４と、絶縁体のプリプレグ層である２７，３３，３８および４３とで構成されている。
図７は、図５および図６の一部を成す、印刷配線基板を構成する信号伝送用の損失線路構造の一例である。
図７に示す信号伝送用の損失線路構造は、絶縁体の基板２５と、絶縁体の基板２５の片面にあらかじめ貼り付けてある導体箔をエッチング処理によって形成される信号伝送用のストリップ加工された導体で構成される導体層１３と、絶縁体の基板２８の片面にあらかじめ貼り付けてある導体箔をそのまま使用するグランドプレーン用の導体層である１４と、
基板２５と導体層１４との間を接着する半導体のプリプレグ層である２６と、絶縁体のプリプレグ層である２７との多層構造で構成され、絶縁体のプリプレグ層である２７が導体層１４に隣接するように配置されている。
図８は、図５および図６の一部を成す、印刷配線基板を構成する信号伝送用の損失線路構造の他の一例である。
図８に示す信号伝送用の損失線路構造は、絶縁体の基板３５と、絶縁体の基板３５の片面にあらかじめ貼り付けてある導体箔をエッチング処理によって形成される信号伝送用のストリップ加工された導体で構成される導体層１９と、絶縁体の基板３８の片面にあらかじめ貼り付けてある導体箔をそのまま使用するグランドプレーン用の導体層である２０と、
導体層１９と導体層２０との間を接着する半導体のプリプレグ層である３６と、絶縁体のプリプレグ層である３７との多層構造で構成され、絶縁体のプリプレグ層である３７がグランドプレーン用の導体層である２０に隣接するように配置されている。
マイクロストリップ線路の特性インピーダンスは次式から求めることが出来る。
Ｚ０の特性インピーダンスを有する損失線路が、図５に示す積層構造である場合において、前記絶縁体の導電率を無限大、前記半導体の導電率をσＰとすると、絶縁体中を進行するインピーダンスＺ０を有する電磁波の一部が固有インピーダンスＺＰを有する半導体中に侵入する。該半導体中に進行中にした電磁波はＴＥＭ波以外の通信に役立たない電磁波であって全てが損失となる。半導体の導電率を実際に損失に関わる割合で修正したものを半導体の実効導電率と定義すると、実効導電率σ
Ｐ１は次式から求めることができる。
実効導電率がσ Ｐ１のときの減衰定数αＰ１は次式から求めることが出来る。
図７において、全ての導体層の厚さを３５[μm]、絶縁体の基板２５の厚さを２５[μm]、絶縁体のプリプレグ層２７および半導体のプリプレグ層２６の厚さを５０[μm]、導体層１３のストリップ導体の幅を０．１２７[μm]、絶縁体の基板および絶縁体のプリプレグの比誘電率を４、半導体のプリプレグの導電率を２[S/m]とすると、マイクロストリップ線路の特性インピーダンスは、式（１７）から、５１．９[Ω]となる。
また、図８において、全ての導体層の厚さを３５[μm]、絶縁体のプリプレグ層３７の厚さを７５[μm]、半導体のプリプレグ層３６の厚さを２５[μm]、導体層１９のストリップ導体の幅を０．１２７[μm]、絶縁体の基板および絶縁体のプリプレグの比誘電率を４とすると、マイクロストリップ線路の特性インピーダンスは、式（１７）から、同様に５１．９[Ω]となる。
一方、前記特性インピーダンスを有するマイクロストリップ線路構造の損失線路の透過係数（Ｓ２１）は、式（１８）、（１９）、（１１）および（１２）から、損失線路の長さが５[cm]のときの１ [GHz]でのＳ２１は−３６ｄＢ、１０ [GHz]および１００ [GHz]でのＳ２１は−６７ｄＢとなる。また損失線路の長さが１０[cm]のときの１
[GHz]でのＳ２１は−７３ｄＢ、１０ [GHz] でのＳ２１は−１３４ｄＢ、１００ [GHz]でのＳ２１は−１３５ｄＢとなる。
以上の計算結果から、図７及び図８に示す構造の信号伝送用のマイクロストリップ線路構造の損失線路は、適切な特性インピーダンスと充分な損失を有していることが判る。
図９は、図５および図６の一部を成す、印刷配線基板を構成する電源分配用の低インピーダンス損失線路構造の一例である。
図９に示す電源分配用の低インピーダンス損失線路構造は、絶縁体の基板３０と、絶縁体の基板３０の片面にあらかじめ貼り付けてある導体箔をエッチング処理によって形成される電源分配用のストリップ加工された導体で構成される導体層１６と、絶縁体の基板３２の片面にあらかじめ貼り付けてある導体箔をそのまま使用するグランドプレーン用の導体層である１７と、導体層１６と絶縁体の基板３２との間を接着する半導体のプリプレグ層である３６とで構成されている。
図９において、全ての導体層の厚さを３５[μm]、絶縁体の基板２５の厚さを２５[μm]、半導体のプリプレグ層３１の厚さを５０[μm]、導体層１６のストリップ導体の幅を３０[mm]、絶縁体の基板および絶縁体のプリプレグの比誘電率を４、半導体のプリプレグの導電率を１０[S/m]とすると、マイクロストリップ線路の特性インピーダンスは、式（１７）から、０．１６[Ω]となる。この特性インピーダンスは、周波数にかかわらず一定であるので低インピーダンス損失線路として適切な値である。
一方、前記特性インピーダンスを有するマイクロストリップ線路構造の低インピーダンス損失線路の５０Ωの標準線路に対する規格化透過係数（Ｓ２１）は、式（１８）、（１９）、（１１）および（１２）から、低インピーダンス損失線路の長さが５[cm]のときの１０ [MHz]でのＳ２１は−２７ｄＢ、１００ [MHz] でのＳ２１は−４６ｄＢ、１
[GMHz]でのＳ２１は−１０２ｄＢとなる。低インピーダンス損失線路の長さが１０[cm]のときの１０ [MHz]でのＳ２１は−３４ｄＢ、１００
[MHz] でのＳ２１は−７３ｄＢ、１ [GMHz]でのＳ２１は−１８５ｄＢとなる。
次に本実施の形態における低インピーダンス損失線路を印刷配線基板に適用した場合の電源分配回路からの電磁波の漏洩レベルを試算する。
印刷配線基板上に搭載する半導体集積回路の消費電力を１００[W]とし、全ての電力がオンチップインバータの孤立波の励起のために使用されているとする。半導体集積回路の多層配線構造は単線配線であるので特性インピーダンスは２００[Ω]とすると、半導体集積回路の電源分配回路に漏洩する電磁波の電力は１．７３／（１＋１．７３）であって、６３．３[W]となり、本実施の形態における低インピーダンス損失線路に半導体集積回路の電源端子を経して侵入する電磁波の電力は １２６[mW]となる。
半導体集積回路の電源分配回路が従来の配線構造である場合は、オンチップインバータが励起する孤立電磁波が電源分配回路に充満しており、その電力は、オンチップインバータの前記実効周波数を最高に、多層配線構造中の定在波で決まる周波数、各種クロック周波数、並びに論理回路部の動作に基づくランダムな周波数が定常的に存在していると考えられる。なお、半導体集積回路の多層配線構造の最大長さを１５[mm]とし、絶縁体の比誘電率を３．２とすると、定在波の最低周波数は３．５[GHz]となる。
放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒ[m]の距離での電界強度Ｅは、ＩＥＣ ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。
例えば家庭内使用を目的とするクラスＢ情報技術装置から１０[m]の距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＣＩＳＰＲ２２）で決められており、３０[MHz]から２３０[MHz]で３０[dBμV/m]、２３０[MHz]から１[GHz]で３７[dBμV/m]である。式(２０)から、例えば２３０[MHz]での許容放射電力値を求めると、２[nW]となる。
式（１８）、（１９）、（１１）および（１２）から、半導体集積回路の多層配線構造の特性インピーダンスが２００[Ω]のときの、本実施の形態の低インピーダンス損失線路の２３０[MHz]における透過係数Ｓ２１は、長さが５[cm]の時に−６６ｄＢすなわち１／２０００であり、長さが１０[cm]の時に−１０８ｄＢすなわち１／２５００００である。
長さを５[cm]
のときの本実施の形態の低インピーダンス損失線路を透過する線形電磁波の電力は６３[μW]となる。この内の１０％が大気中に放射され、さらにその内の１０−４の電力を２３０[MHz]の線形電磁波が有しているとすると、２３０[MHz]の放射妨害波の電力は、０．６３[ｎW]となる。
近年の情報技術装置のクロック周波数が数ギガヘルツ以上となっており、クロック周波数近辺の周波数以上に放射妨害波の電力が分布している。また実際の印刷配線基板上に形成できる低インピーダンス損失線路の長さは通常、５[cm]より長い。従って、本実施の形態の低インピーダンス損失線路を実際の印刷配線基板にに適用した場合は、上記以上に放射妨害波を抑圧できると考えられる。
ＥＭＣ問題に対する電源分配回路からの電磁漏洩の影響度は、そのほかの回路からの影響に対して２桁以上高いことが判っているので、本実施の形態の低インピーダンス損失線路を情報技術装置に適用すると、特にＥＭＣ対策部品や電磁シールド材を使用しなくても、ＥＭＣ問題はほぼ解消されると考えられる。
図１９は、従来の６層構成の印刷配線基板の断面構造の一例である。
図１９において、従来の６層構成の印刷配線基板は、信号伝送用のストリップ加工された導体層である１３，１５、および１９と、グランドプレーン用の導体層である１４および１７と、電源分配用のストリップ加工された導体層である１６および１８と、導体箔が両面にあらかじめ貼り付けてある絶縁体の基板２５，２８、および３０と、絶縁体のプリプレグ層である２７および３３とで構成されている。
従来の６層構成の印刷配線基板は、半導体のプリプレグ層を有していないので、損失線路並びに低インピーダンス損失線路を形成できない。
（実施の形態２）
本実施の形態は、実施の形態１の損失線路上での孤立電磁波の挙動に関する。
図１０は、印刷配線基板上の損失線路と半導体集積回路に関する等価回路の一例である。
図１０において、半導体集積回路４６中の一つのドライバ５４は、ＰチャネルMOS FET５とＮチャネルMOS FET６で構成されており、ＰチャネルMOS FET５のソースは、半導体集積回路中の電源分配回路を介して、印刷配線基板上の本実施の形態の損失線路でマイクロストリップの幅が３０[mm]である損失電路４９に接続され、損失線路４９は印刷配線基板上の本実施の形態の低インピーダンス損失線路４８を介して直流電源１に接続されている。
一方、ドライバ５４のドレインは、半導体集積回路中の信号配線を介して、印刷配線基板上の損失線路５０に接続され、損失線路５０は印刷配線基板上の他の半導体集積回路４７に接続され最終的には半導体集積回路４７中の一つのレシーバ５５のゲートに接続されている。
図１１は、損失線路２１上のＣ点とＤ点の孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。
損失線路を孤立電磁波が進行する場合の孤立電磁波の尖頭部の包絡曲線は、式（１２）の指数項から求まる減衰曲線となる。孤立電磁波の尖頭部が式（１２）の指数項で減衰するときの孤立電界波による線路の長さ方向の電位の変化は、電界の減衰特性に依存すると考えられ、次式から求められる。
式（２１）は、孤立電界波が減衰線路を進行中に減衰線路の電位を上昇させる能力が減少することを静電エネルギが補い、結果的に孤立電界波が減衰線路を進行中の減衰線路の電位が、一定値に保たれることを意味する。
図１０において、半導体集積回路４６中のドライバ５４がオンすると、Ｃ点に、図１１に示す負の極性を有するＰチャネルMOS FET５のゲートディレーの期間に孤立電磁波が励起される。励起された孤立電磁波を構成する孤立電界波７は、式（１６）で定義される波長λｓを維持しつつ、図１１に示す先頭部の包絡曲線５１に沿って振幅を減少させながら損失線路５０中を進行しＤ点に到達する。
このとき、孤立電界波７は、包絡曲線５１のような指数的に減少する電界を発生させつつＡ点に到達すると考えることが出来る。指数的に減衰する電界は、式（２）に従うと、孤立電界波の減衰分を補う形の電界を発生させる。この電界は静電界であって、孤立電界波が損失線路上に図１０における直流電源１から低インピーダンス損失線路４８を通して静電エネルギを引き出すことによって生じる。
孤立電磁波は、静電界を損失線路上に分布させつつ損失線路５０の電位をＣ点からＤ点まで一定に保ちつつ進行する。本実施の形態においては損失線路４９と損失線路５０の特性インピーダンスが等しいので、孤立電界波７がＤ点に到達すと損失線路５０の電位はＥ／２ [V]の定常値となる。
Ｄ点には半導体集積回路４７中のレシーバ５５のゲートが接続されている。ゲートは絶縁体によりドレインおよびソースと直流的に分離されている。このため、Ｄ点に到達した孤立電磁波は変位電流または電束電流の考え方に従って絶縁体を透過するが、孤立電磁波が引き出してきた静電エネルギは絶縁体を透過できないので、損失線路５０上の電位の上昇はゲートまでで停止する。
孤立電磁波が損失線路５０に接続された半導体集積回路４７中のレシーバ５５のゲートに到達するまでの期間は、図１０における直流電源１から損失線路５０を充電するための静電エネルギが供給される。このときの直流電源１から低インピーダンス損失線路１３を通して供給される電流は定常電流であって、電流値は、損失線路１５上の電位を損失線路１５の特性インピーダンスで割った値である。Ｄ点を振幅が減衰した孤立電磁波が通過する際に、変位電流または電束電流が観測されるが、これは孤立電磁波が保有する電磁波エネルギすなわちポインチングベクトルによるものであるので、直流電源１から供給される定常電流には含まれない。
半導体集積回路４７中のレシーバ５５に到達した孤立電磁波は、その波形が１０[GHz]の正弦波の半波形に近似できる場合、本実施の形態の損失線路の長さＣ、Ｄが５[cm]のとき６７ｄＢ減衰する。従って、Ｄ点に到着する時点で孤立電磁波のエネルギはほとんど消費されており、そのほとんどがインバータ３中で熱になって消滅してしまうと考えられる。以上の経過をたどって、損失線路５０は定常状態になる。
図１０において、ドライバ５４がオンすると、Ｃ点と同時に、Ｂ点に図１２に示す正の極性を有するＰチャネルMOS FET５のゲートディレーの期間に孤立電磁波が励起される。励起された孤立電磁波を構成する孤立電界波７は、式（１４）で定義される波長λｓを維持しつつ、図１２に示す先頭部の包絡曲線５１に沿って振幅を減少させながら損失線路４９中を進行しＡ点に到達する。
このとき、孤立電界波７は、包絡曲線５１のような指数的に減少する電界を発生させつつＡ点に到達すると考えることが出来る。指数的に減衰する電界は、式（２）に従うと、孤立電界波の減衰分を補う形の電界を発生させる。この場合は孤立電界波が損失線路４９上で静電エネルギを消費させて損失線路４９の電位をＥ／２
[V]に低下させつつＡ点に向かって進行する。
Ａ点には本実施の形態の低インピーダンス損失線路４８が接続されている。孤立電界波７がＡに到達すると、反射して極性を反転させ、損失線路４９の電位をＥ[V]に戻しつつてＢ点まで進む。孤立電界波７がＢ点に到達した時点で、ドライバ５４がオンを維持していると、孤立電界波７は損失線路５０上のＣ点を通ってＤ点に向かう。
Ｄ点に到達したときの孤立電界波７の振幅は非常に小さくなっている。しかし、Ｄ点に到達するまでの期間、孤立電界波７は、損失線路５０の電位をＥ[V]に上昇させるエネルギを図１０における直流電源１から低インピーダンス損失線路４８を通して引き出しながら進行する。孤立電界波７がＤ点に到達した以降の様子は、Ｃ点に励起された孤立電磁波７がＤ点に到達した以降の前述の様子と同様である。
図１３は、損失線路４９上のＡ点の時間軸上で表した線路上の電位曲線８の一例である。図１４は、損失線路４９上のＢ点の時間軸上で表した線路上の電位曲線８の一例である。図１５は、損失線路５０上のＣ点の時間軸上で表した線路上の電位曲線８の一例である。図１６は、損失線路５０上のＤ点の時間軸上で表した線路上の電位曲線８の一例である。電流については前述の通りであって図は省略した。
図１３から図１６において、ｔ１は、損失線路１５上のＣ点に励起された孤立電磁波がＤ点に到達するまでの時間である。ｔ２は、損失線路１４上のＢ点に励起された孤立電磁波がＡ点で反射してＢ点に戻るまでの時間である。ｔ３は、損失線路１４上のＢ点に励起された孤立電磁波がＡ点で反射して、Ｂ点およびＣ点を経て損失線路１５上のＤ点に到達するまでの時間である。
図１６から、損失線路１５上のＤ点の信号波形の立ち上がり時間は、損失線路１５や損失線路１４の損失または減衰定数に無関係であること、および、波源であるドライバ５４を構成するＰチャネルMOS FET５のゲートディレーまたは立ち上がり時間と、ＰチャネルMOS FET５と低インピーダンス損失線路１３との間に接続されている損失線路４９および半導体集積回路中の配線の長さに依存していることが判る。
図１１および図１２から、送端付近における隣接配線との間隔を広くすれば、送端からやや離れた点から受端までの間では隣接配線との間隔が狭くてもクロストークが防止できることが判る。
（実施の形態３）
本実施の形態は、低インピーダンス損失線路の試作結果の一例である。
図１７は、試作した低インピーダンス損失線路の構造の一例である。低インピーダンス損失線路は、導体９、弁金属１２、絶縁体１１、半導体１０、および導電性接着剤５２とで構成され、弁金属１２は図１７に示すように線路長方向に引き出されている。引き出された弁金属１２の線路長方向の両端が陽極端子となり、導体９の線路長方向の両端が負極端子となる。
試作した低インピーダンス線路は、線路部の幅が１[mm]で長さが１６[mm]を有するエッチング処理が施されたアルミニウム薄膜が弁金属１２として使用されている。アルミニウム薄膜のエッチング部に化成処理によって形成された約１０[nm]の厚さの酸化アルミニウム被膜が絶縁体１１に相当している。アルミニウム薄膜のエッチング部分に化学重合によって付着させたポリピロールが半導体１１に相当し、厚さは約2.5μmである。
ポリピロールの上に約３０[μm]の厚さに塗布されたカーボングラファイトとカーボングラファイトの上に塗布された熱硬化性銀ペーストが導電性接着剤５２に相当する。導電性接着剤５２によって幅が１[mm]で長さが１６[mm]の銅板が接着されおりこれが導体９に相当する。このような構成の低インピーダンス損失線路の特性インピーダンスは電磁界シミュレーション結果から約２０[mΩ]と推定される。
半導体として使用するポリピロールの導電率を３０００[S/m]、絶縁体酸化アルミニウムの比誘電率を１０としたときの本実施例の低インピーダンス損失線路部品内の低インピーダンス損失線路の規格化透過係数（Ｓ21）は、式（１８）、（１９）、（１１）および（１２）を使用して前記実施の形態（１）と同様に求められ、１００[MHz]で−１２９ｄＢ、１[GHz]で−２７１ｄＢとなる。これは線路長が１６[mm]の場合であるが、線路長が４[mm]の場合のＳ21は、同様にして、１００[MHz]で−５３ｄＢ、１[GHz]で−８９ｄＢとなる。
図１８は、試作した低インピーダンス損失線路の透過 (S２１) 特性の一例である。
図１８には、低インピーダンス損失線路部分の長さを４[mm]、８[mm]、１６[mm]および２４[mm]としたときの特性を示している。これらの特性は、式（１８）、（１９）、（１１）および（１２）から得られる特性と大略一致する。実測と計算結果間に生じる差異は、アルミニウム薄膜のエッチング部の構造が非常に複雑であるためである。
図１８において、たとえば１[GHz]においては、線路部の長さが４[mm]の場合でＳ２１が−８６ｄＢであって、比較のために示している0.1μFおよび1μFのチップセラミックコンデンサの値より約７０ｄＢ小さい。これはチップセラミックコンデンサに比べて３０００倍のデカップリング性能を有することを意味する。１[GHz]における、８[mm]、１６[mm]および２４[mm]の長さの場合のＳ２１は高性能ネットワークアナライザの測定限界を超えるほど小さい。
この発明は、半導体集積回路を搭載する印刷配線基板の高精度の設計や解析を、フーリエ変換法を使用せずに単一周波数の正弦波またはソリトンの一種である孤立電磁波の作用に基づいて容易に行うことが出来るので、電気通信工学の知識のないディジタル回路技術者でも高品質で高性能の印刷配線基板の設計を可能とする。また、本発明は、信号伝送線路での整合終端抵抗が無くても信号品位（シグナルインテグリティ）を高く出来るので、高性能情報技術装置の設計が容易になる。
また、本発明は、電磁波を本来の信号発生のみに使用し、印刷配線基板の内部や外部への電磁波の漏洩を実用上無視出来る程度まで減少させるので電磁環境適合性（ＥＭＣ）を大幅に向上させることを可能にするとともに、電源分配回路に使用されている大量のコンデンサやリアクトルのほとんど、ＥＭＣ対策部品や材料のほとんど、および信号伝送線路の整合終端抵抗を全て削除出来るので、ディジタル機器の省資源、省エネルギ、小型軽量化、製造コスト低減、設計期間短縮を可能にする。
図１は、オンチップインバータに関する等価回路の一例である。 図２は、負荷側の線路上の電界波形と電位波形の一例である。 図３は、電源供給側の線路上の電界波形と電位波形の一例である。 図４は、損失線路構造の一例である。 図５は、６層構成の印刷配線基板の断面構造の一例である。 図６は、１２層構成の印刷配線基板の断面構造の一例である。 図７は、印刷配線基板を構成する信号伝送用の損失線路構造の一例である。 図８は、印刷配線基板を構成する信号伝送用の損失線路構造の他の一例である。 図９は、印刷配線基板を構成する電源分配用の低インピーダンス損失線路構造の一例である。 図１０は、印刷配線基板上の損失線路と半導体集積回路に関する等価回路の一例である。 図１１は、損失線路４９上を進行する孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。 図１２は、損失線路５０上を進行する孤立電界波と、孤立電界波の尖頭部の包絡曲線の一例である。 図１３は、損失線路４９上のＡ点の時間軸電位波形の一例である。 図１４は、損失線路４９上のＢ点の時間軸電位波形の一例である。 図１５は、損失線路５０上のＣ点の時間軸電位波形の一例である。 図１６は、損失線路５０上のＤ点の時間軸電位波形の一例である。 図１７は、試作した低インピーダンス損失線路の構造の一例である。 図１８は、試作した低インピーダンス損失線路の透過 (Ｓ２１) 特性の一例である。 図１９は、従来の６層構成の印刷配線基板の断面構造の一例である。
符号の説明
1
直流電源
2
伝送線路
3
オンチップインバータ
4
整合終端抵抗
5
ＰチャネルMOS FET
6
ＮチャネルMOS FET
7
孤立電界波
8
線路上の電位曲線
9
導体
10
半導体
11
絶縁体
12
導体または弁金属
13
、15、19、21、22、24 信号伝送用のストリップ加工された導体層
14
、17、20、23 グランドプレーン用の導体層
16
、18 電源分配用のストリップ加工された導体層
25
、28、30、32、35、37、40、42、45 絶縁体の基板
26
、29、31、34、36、39、41、44 半導体のプリプレグの層
27
、33、38、43 絶縁体のプリプレグの層
46
、47 半導体集積回路
48
低インピーダンス損失線路
49
、50 損失線路
51
孤立電界波の尖頭部の包絡曲線
52
導電性接着剤
53
ビア
54
ドライバ
55
レシーバ

Claims (16)

  1. スイッチング素子またはスイッチング素子を内蔵する回路を搭載する印刷配線基板において、前記印刷配線基板を構成する全てまたは一部の配線が、スイッチング素子の立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と、円周率との積の逆数として求められる周波数で定義される実効周波数を有する電磁波が進行する際に、該電磁波の振幅を１／１０以下に減衰させる能力を有する、損失を有する伝送線路すなわち損失線路として設計されて成ることを特徴とする、印刷配線基板
  2. 請求項１記載の印刷配線基板において、前記損失線路が、前記実効周波数において、３０[Ω]から１５０[Ω] の特性インピーダンスを有するように設計されて成ることを特徴とする、印刷配線基板
  3. 請求項１から請求項２記載の印刷配線基板において、前記損失線路が、少なくとも前記実効周波数において、１０[nep/m]（ネパー/メートル）以上の減衰定数を有するように設計されて成ることを特徴とする、印刷配線基板
  4. 請求項１から請求項３記載の印刷配線基板において、前記損失線路が、導体または弁金属、該導体または弁金属の上部に配置される絶縁体、該絶縁体の上部に配置される半導体、および該半導体の上部に配置される導体で構成される積層構造を形成するように設計されて成ることを特徴とする、印刷配線基板
  5. 請求項１から請求項４記載の印刷配線基板において、前記損失線路を構成する前記半導体が、無機半導体または有機半導体であって０．１ [S/m]から１００ [S/m]の導電率を有するように設計されて成ることを特徴とする、印刷配線基板
  6. 請求項１から請求項５記載の印刷配線基板において、前記損失線路が、前記半導体として、１０１２[cm-3]から１０１５[cm-3]のリンをドーピングしたｎ型シリコン、１０１３[cm-3]から１０１６[cm-3]のボロンをドーピングしたｐ型シリコン、または、不純物を混合した、アモルファスシリコン、またはアルミナ、またはジルコニア、またはカーバイド、またはニトライド、またはシリサイド、またはシリコンカーバイド、またはシリコンナイトライド、またはマグネシウムナイトライド、または酸化亜鉛を使用して、前記積層構造を形成するように設計されて成ることを特徴とする、印刷配線基板
  7. 請求項１から請求項６記載の印刷配線基板において、前記損失線路が、前記半導体として、ポリジアセチレン、またはポリ（ｍ−フェニレン）（２８゜）、またはドーピングしたポリ（ビニレンスルフィド）、またはポリ（ｐ−フェニレンスルフィド）を使用して、前記積層構造を形成するように設計されて成ることを特徴とする、印刷配線基板
  8. 請求項１から請求項７記載の印刷配線基板において、前記損失線路が、前記半導体として、最大長が１００ナノメートル以下の金属粒子、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）を混合したプリプレグ（ガラス布に熱硬化性樹脂を塗布または含侵後、半硬化した多層基板材料）を使用して、前記積層構造を形成するように設計されて成ることを特徴とする、印刷配線基板
  9. 請求項１から請求項８記載の印刷配線基板において、前記損失線路が、前記絶縁体として、弁金属板の表面に不動態処理によって形成される酸化皮膜を使用して前記積層構造を形成するように設計されて成ることを特徴とする、印刷配線基板
  10. 請求項１から請求項９記載の印刷配線基板において、前記スイッチング素子または前記スイッチング素子を内蔵する回路に電源を供給するための電源分配配線の一部または全てが、前記損失線路であって、該損失線路の前記実効周波数における特性インピーダンスが、前記印刷配線基板上の前記電源分配配線以外の配線の特性インピーダンスに対して１／３０以下である低インピーダンス損失線路となるように設計されて成ることを特徴とする、印刷配線基板
  11. 請求項１から請求項１０記載の印刷配線基板において、前記低インピーダンス損失線路が、前記損失線路に接続されたときの散乱行列における反射係数が、少なくとも前記実効周波数において０．９３以上の絶対値となる前記特性インピーダンスを有するように設計されて成ることを特徴とする、印刷配線基板
  12. 請求項１から請求項１１記載の印刷配線基板において、前記低インピーダンス損失線路が、少なくとも前記実効周波数において、１
    [Ω] 以下の前記特性インピーダンスを有するように設計されて成ることを特徴とする、印刷配線基板
  13. 請求項１から請求項１２記載の印刷配線基板において、前記損失線路および前記低インピーダンス損失線路が前記金属のストリップ状の箔に隣接して前記半導体の膜が、該半導体の膜に隣接して前記絶縁体の膜が、該絶縁体の膜に隣接して前記金属のグランドプレーン箔がそれぞれ配置される、マイクロストリップ線路構造として設計されて成ることを特徴とする、印刷配線基板
  14. 請求項１から請求項１３記載の印刷配線基板において、前記損失線路が、前記マイクロストリップ線路構造であって、前記絶縁体の膜に隣接して前記金属の前記グランドプレーン箔が、該グランドプレーン箔に隣接して前記絶縁体の熱硬化接着剤または前記プリプレグが、該熱硬化接着剤または該プリプレグに隣接して前記半導体の前記熱硬化接着剤または前記半導体の前記プリプレグが、該熱硬化接着剤または該プリプレグに隣接して前記金属のストリップ状の箔が配置されるように設計されて成ることを特徴とする、印刷配線基板
  15. 請求項１から請求項１４記載の印刷配線基板において、前記低インピーダンス損失線路が、前記マイクロストリップ線路構造であって、前記金属の前記グランドプレーン箔に隣接して前記絶縁体の膜が、該絶縁体の膜に隣接して前記絶縁体の熱硬化接着剤または前記絶縁体の前記プリプレグが、該熱硬化接着剤または該プリプレグに隣接して、電源分配に耐えられる幅を有する前記金属のストリップ状の箔が、該ストリップ状の箔に隣接して前記絶縁体の膜が配置されるように設計されて成ることを特徴とする、印刷配線基板
  16. 請求項１から請求項１５記載の印刷配線基板において、前記電源分配配線の一部が前記損失線路と前記低インピーダンス損失線路とで構成され、前記スイッチング素子または前記スイッチング素子を内蔵する回路の電源受電端と前記低インピーダンス損失線路の端との間に前記損失線路が接続される場合は、該損失線路が、可能な限り短い長さとなるように設計されて成ることを特徴とする、印刷配線基板
JP2008101039A 2008-04-09 2008-04-09 印刷配線基板 Pending JP2009253125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008101039A JP2009253125A (ja) 2008-04-09 2008-04-09 印刷配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101039A JP2009253125A (ja) 2008-04-09 2008-04-09 印刷配線基板

Publications (1)

Publication Number Publication Date
JP2009253125A true JP2009253125A (ja) 2009-10-29

Family

ID=41313520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101039A Pending JP2009253125A (ja) 2008-04-09 2008-04-09 印刷配線基板

Country Status (1)

Country Link
JP (1) JP2009253125A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055765A1 (ja) 2009-11-04 2011-05-12 株式会社安川電機 非消耗電極式アーク溶接装置
CN115566382A (zh) * 2022-11-14 2023-01-03 四川斯艾普电子科技有限公司 基于厚膜集成的小尺寸多通带/阻带滤波器组及实现方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055765A1 (ja) 2009-11-04 2011-05-12 株式会社安川電機 非消耗電極式アーク溶接装置
CN115566382A (zh) * 2022-11-14 2023-01-03 四川斯艾普电子科技有限公司 基于厚膜集成的小尺寸多通带/阻带滤波器组及实现方法
CN115566382B (zh) * 2022-11-14 2023-03-24 四川斯艾普电子科技有限公司 基于厚膜集成的小尺寸多通带/阻带滤波器组及实现方法

Similar Documents

Publication Publication Date Title
JP2010045471A (ja) 低インピーダンス損失線路
JP2010171601A (ja) 低インピーダンス損失線路構造
Kwon et al. Partial EBG structure with decap for ultra‐wideband suppression of simultaneous switching noise in a high‐speed system
Pak et al. Modeling and measurement of radiated field emission from a power/ground plane cavity edge excited by a through-hole signal via based on a balanced TLM and via coupling model
Xu et al. The development of a closed-form expression for the input impedance of power-return plane structures
JP2009254002A (ja) スイッチング電源装置
JP2009253125A (ja) 印刷配線基板
JP2009252754A (ja) 回路、回路設計方法、および回路構成素子
JP2011176558A (ja) ロウパスフィルタ
JP2009260088A (ja) パルストランス
JP2009283748A (ja) 低インピーダンス損失線路
JP2009253991A (ja) スイッチング電源装置
JP2009272582A (ja) 低インピーダンス損失線路部品
JP2010028519A (ja) ディジタル回路システム
JP2009302908A (ja) 低インピーダンス損失線路
JP2010130371A (ja) 集中要素モデル型減衰伝送線路構造
JP2010028520A (ja) 損失線路部品
JP2010193190A (ja) 低インピーダンス損失線路構造
JP2009284293A (ja) 低インピーダンス損失線路
JP2010074209A (ja) 減衰伝送線路構造
JP2009273068A (ja) 低インピーダンス損失線路
JP2009252751A (ja) 半導体集積回路
JP2010045470A (ja) 損失線路
JP2009302909A (ja) 低インピーダンス損失線路部品
JP2009284295A (ja) 低インピーダンス損失線路部品