JP2010028519A

JP2010028519A - ディジタル回路システム

Info

Publication number: JP2010028519A
Application number: JP2008188452A
Authority: JP
Inventors: Hirokazu Toya; 弘和遠矢; Norihisa Tooya; 紀尚遠矢
Original assignee: Cast Kk I; I Cast Inc
Current assignee: Cast Kk I; I Cast Inc
Priority date: 2008-07-22
Filing date: 2008-07-22
Publication date: 2010-02-04

Abstract

【課題】電磁気学に忠実でありながら設計が容易で電磁適合性に優れ、高い性能を有するディジタル回路システムを提供する。
【解決手段】損失線路部品４２および低インピーダンス損失線路部品５２は印刷配線基板４７に搭載され、損失線路部品４２の信号端子４３、４６はビア５１によって信号配線４９に直列に挿入され、低インピーダンス損失線路部品５２の電源端子５３，５６はビア５１によって電源配線５０に直列に挿入されている。損失線路部品４２および低インピーダンス損失線路部品５２のグランド端子４４，４５，５４，５５は、ビア５１によってグランドプレーン４９に並列に接続されている。また、損失線路部品４２および低インピーダンス損失線路部品５２は、印刷配線基板４７上のＭＰＵ３９の近傍に搭載され最短の長さの配線で接続される。これにより、電磁干渉が少なく高い性能を有するディジタル回路システムが実現できる。
【選択図】図１１

Description

本発明は、ディジタル回路システムに関し、特に、１００[ps]以下の上昇または降下時間を有するトランジスタを使用する場合において、信号品位や情報処理性能が高く、クロストーク、電源ノイズ、および不要電磁放射が極めて少ないディジタル回路システムに関する。

近年、コンピュータを初めとするディジタル回路システムの高性能、小型化の要求が強い。ディジタル回路システムを構成するトランジスタの高速化は高性能、小型化小型化に効果があるが、電力の増加や不要電磁波の放射量が増えると考えられて来た。

ＩＥＣにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるＣＩＳＰＲ３２の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０[MHz]から６[GHz]まで、電源ラインおよび通信線による伝導妨害波について１５０[kHz]から３０[MHz]までが規制の対象となる。許容値は従来の情報技術装置向けのＣＩＳＰＲ２２と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。以上のような環境もあって、不要電磁波の放射が増える可能性のあるディジタル回路システムのクロック周波数の高周波化はほとんど進展していない。

一方、半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。非特許文献1によると、２００７年のテクノロジノードにおける高性能ＭＰＵのＰチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ps]（ピコ秒）であり、電源電圧は１．１[V]である。

電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。

定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長く回路内での電磁波の挙動が強弱振動だけと見なしても通常の界路設計においてほぼ不都合が生じないと見なされる状態である。低周波アナログ回路や、およそ１[ns]以上の立ち上がり時間を有するトランジスタと１０[cm]以下の長さの配線で構成される回路は、実用上、準定常状態と見なすことの出来る回路の一例であるとされて来た。

電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。

電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。

マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。マックスウエルは、１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することをこの式を用いて理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。

電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge
impedanceまたはwave impedance）と呼ばれる。

電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。

電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。

式（３）において、γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、nep/m（ネパー／メートル）の単位で表される。１ [nep/m]は、１メートル進行して振幅がexp^-1または０.３６８倍に減衰することを意味する。

電磁気学によると、式（３）中のγ ²を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ/ε_０ω）を実数部（ε_r）で割った値を誘電体損失の正接と呼び、tanδで表す。但し、tanδは、電磁気学上、深い意味を持たない。

電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。

電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ_０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。

回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては導体中を電流が容易に移動することが出来る。

物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。しかし、導体中の総電荷量は物性的に決まり定常的にはその値は一定である。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸にはわずかな電界しか印加されないので電荷の平均移動速度は極めて遅い。

例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（dq/dt）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[mm/s]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給が支障なく行われる。

伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。

電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（dq/dt）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数ではない電流密度Jに対応させている。

交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前である。また、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で、同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。

電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では波動の主体を、スカラー量のラプラシアンとするベクトル関数で表現し、特定していない。導体電流が導体間電圧とともに波となることが電気回路を支配する電磁気学と整合していなので、電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られる電信方程式は、電磁気学とは無関係であり、また電磁気学に整合していないことになる。

電流の定義が電磁気学に整合していないとなると、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する考え方が生じる。電気通信工学にはこの矛盾が散見されるが、歴史が古く現在でも伝送線路設計への豊富な適用実績があることから、従来通りの連続波を対象とする伝送線路設計では電磁気学との矛盾は顕在化していない。

スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であると言う考え方が支配的である。しかし電気通信工学のディジタル回路への実用実績が少ないため電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する可能性がある。

電磁気学によれば伝送線路を構成する２本の導体に挟まれる絶縁体が真空である場合は、ＴＥＭ波の電磁波は光速で真空中を進行する。つまり、この場合の電流や電圧は、伝送線路の導体ではなくて絶縁体中を進み、それぞれ式(１)および式(２)から求められる値となる。実際の電流や電圧は磁界や電界であるので絶縁体中を波となって準光速で進むことが可能となる。伝送線路上のＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。

電気通信工学によると、損失線路上を進行する信号の挙動は、損失線路の特性インピーダンスと伝搬定数によって決まる。平板導体や絶縁体の材料特性は、損失線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。

電気通信工学によると、直径ａの２本の導線の中心間を距離ｄだけ離して平行に配置した構造の、レッヘル線路の特性インピーダンスは次式から求めることが出来る。

電気通信工学によると、実用的なマイクロストリップ線路ならびに平行板線路の特性インピーダンスは次式から求めることが出来る。

電気通信工学によると、既知の特性インピーダンスＺ_０を有する伝送線路を通して未知の特性インピーダンスＺ_１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ_１１は、次式で表される。

電気通信工学によると、反射係数がＳ_１１である、線路間の透過係数Ｓ_２１Γは、次式で表される。

電気通信工学によると減衰定数α１を超える損失線路の透過係数Ｓ_２１αは、次式で表される。

電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。

高速ディジタルデータ通信機器の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う伝送線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う伝送線路設計には、電磁気学との矛盾があり適さない。このため、
電気通信工学に従っても、変換効率が高く、小型軽量化が可能で、信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）に優れたパルストランスを設計することは難しい。

高速ディジタルデータ通信機器や高周波ＤＣ−ＤＣコンバータにおける直流電源は、回路に電荷を供給すると考えられている。

電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、単位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。この事実はあまり知られていない。

修正された電磁気学によると、電界に関する静電（electrostatic）エネルギーｗ_Ｅは、次式で表される。

このように、静電エネルギーｗ_Ｅは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして媒質に蓄積していることになる。

なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギーｗ_Ｃは、電極距離をｄ、電極面積をＳとすると、次式で表される。

電磁気学によると磁界に関する静磁気（magnetostatic）エネルギーｗ_Ｈは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。

電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギーw_Ｌは、リアクトルの磁路長をl 、磁路の断面積をSとすると、次式で表される。

非特許文献４および非特許文献５に示される孤立電磁波コンセプトによると、半導体集積回路内のトランジスタは、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。ディジタル回路システムを構成する回路モジュール内のトランジスタも同様である。

トランジスタのスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。

前記孤立電磁波コンセプトによると、トランジスタがオフからオンにスイッチングする瞬間に、トランジスタの電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。

図１は、インバータに関する電磁波等価回路の一例である。

図１において、特性インピーダンスＺ₀の伝送線路の途中にインバータ１が接続されており、特性インピーダンスＺ₀の伝送線路５は直流電源４とインバータ１との間に接続されて電源線路を構成し、特性インピーダンスＺ₀の伝送線路６はインバータ１と整合終端抵抗７との間に接続されて信号線路を構成している。インバータ１は、ＰチャネルMOS
FET２とＮチャネルMOS FET３によるコンプリメンタリー構成である。

図１において、インバータ１のオン状態とは、ＰチャネルMOS FET２がオンでＮチャネルMOS FET３がオフの状態であり、インバータ１のオフ状態はその逆である。伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。

図２は、線路上の電源側の電位波形と電界波形の一例である。図３は、線路上の抵抗側の電位波形と電界波形の一例である。

図２は、インバータ１がオン時の伝送線路６上の電位波形９と、電磁気学に示される電位の定義から逆算して求められる伝送線路６上を進む電界波形８とを示す。図３は、インバータ１がオン時の伝送線路５上の電位波形１１と、電磁気学に示される電位の定義から逆算して求められる電源側の伝送線路５上を進む電界波形１０とを示す。

図２および図３に示すように、インバータ１のスイッチングによって生じる電界の波形は、トランジスタの立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数（significant frequency）を有する正弦波の半波形に近似している。実効周波数の考え方を引用すると、前記近似の確かさ（accuracy）は、９２％以上と見込まれる。従って、設計だけに限ると実用上、実効周波数で行うことが出来る。

図１から図３において、インバータ１がオンすると、図１中のＢ点とＣ点の電位は等しくＥ/２[V]となる。インバータ１によって励起された、お互い逆極性を有する伝送線路６上を進む孤立電界波８と伝送線路５上を進む孤立電界波１０は、それぞれインバータ１に対して反対方向に進む。伝送線路６上を進む孤立電界波８は、伝送線路６の電位を０[V]からＥ/２[V]に上昇させつつ進み、整合終端抵抗７に向かう。一方、伝送線路５上を進む孤立電界波１０は、伝送線路５の電位をＥ[V]からＥ/２[V]に降下させつつ直流電源４に向かって、それぞれ伝送線路を構成する絶縁体中を準光速で進行する。

前記孤立電磁波コンセプトによると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。

従来のディジタル回路システムについては、下記の特許文献や非特許文献に記載されている。その要点は後述される。
特開２００１−１１１１８４（Ｐ２００１−１１１１８４Ａ）特開２００１−２８４１２９（Ｐ２００１−２８１４２９Ａ）特開２００１−２８４８７８（Ｐ２００１−２８４８７８Ａ）特開２００２−４３７６０（Ｐ２００２−４３７６０Ａ）特願２００３−２１２２０（Ｐ２００３−２１２２０）特開２００５−１７５００３（Ｐ２００５−１７５００３Ａ）特開平５−９０５２４特許第３２６７２７４号特開２００２−３３５１０７特許第３２３２５６２号特開２００２−１６４７６０特許第３６７４６９３号特開２００４−４８６５０ TheInternational Technology Roadmap For Semiconductors（ITRS）2007 Edition． H.B.Bakoglu 著「Circuits, Interconnections,and Packaging for VLSI」、1990、 Addison - WesleyPub． Hirokazu Tohya and Noritaka Toya著「A Novel Design Methodology of the On - ChipPower Distribution Network Enhancing the Performance and Suppressing EMI of theSoC」、IEEE International Symposium on Circuits and Systems 2007、 pp. 889-892、May 2007. 遠矢弘和、遠矢紀尚著「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会信学技報、Vol.107、No. 149、 EE2007-20、pp.73-78、2007年7月. S. B. Bulumulla, M. F. Caggiano, D. J.Lischner, R. K. Wolf 著「AComparison of Large I/O Flip Chip and Wire Bonded Packages」、IEEE 2001 Electronic Components and TechnologyConference、2001． Mahadevan Suryakumar, 他著「Power Delivery Validation Methodologyand Analysis for Network Processors」, IEEE, ECTC’04, pp. 589- 592, 2004. Theodore M. Zeeff, Andrew Ritter, Todd H.Hubing, and Thomas Van Doren著「Analysis of aLow-Pass Filter Employing a 4-Pin Capacitor」, IEEE TRANSACTIONS ON ELECTROMAGNETICCOMPATIBILITY, VOL.47, NO.1, pp. 202-205, 2005. Keng L. Wong, Tawfik Rahal-Arabi, Matthew Ma, and Greg Taylor著「Enhancing Microprocessor Immunity to PowerSupply Noise With Clock-Data Compensation」, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.41,NO.4, pp. 749-758, 2006

解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、個別素子の中の半導体素子で高調波ノイズの発生した信号を高損失層に形成されたノイズ抑制回路に通過させることによって、高調波ノイズを取り除くために、周波数１ＭＨｚにおける誘電正接が０．０００７以下の低損失誘電体材料からなる低損失層で、周波数１ＭＨｚにおける誘電正接が０．００１以上の高損失誘電体材料からなる高損失層を挟んで基体を構成し、高周波信号が通過する伝送線路やカップリングコンデンサなどの低損失回路を低損失層に形成し、ノイズ成分を抑制するためのノイズ抑制回路を高損失層に形成し、基体の上部には半導体素子や大容量のコンデンサなどの個別素子を搭載する技術を開示している。

特許文献１において、高損失層にはストリップ線路が形成されロウパスフィルタとして作用させることを目的とし、コンデンサは、低損失層で形成して高損失層のストリップ線路にビアで接続する例を、等価回路を併用して紹介している。特許文献１は、低損失の伝送線路の一部に高損失のロウパスフィルタを接続するというものであって、伝送線路全体または大部分を損失線路で構成するというものではなかった。また特許文献１は集中要素モデルを扱う交流回路理論と分布要素モデルすなわち線路モデルを扱う電気通信工学の考え方を混同して使用している。

不要輻射を抑圧するために信号線路にロウパスフィルタを使用することはよく知られている。特許文献１では不要なノイズを高調波ノイズとしている。一方、ディジタル回路における高調波は、信号である矩形波を形成している要素である。ロウパスフィルタは、設計が最適に成されないと、ディジタル機器の情報処理速度に直結する信号品位（シグナルインテグリティ）を阻害することもよく知られている。特許文献１は、高調波ノイズの抑圧にのみ注目し、信号品位への影響を考慮していない。、従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第２は、特許文献２に関する。特許文献２は、プリント基板を変更することなく簡便な手段で、高調波成分からなる電磁妨害波の抑制を可能にする素子を提供するために、高周波領域で複素透磁率の磁気損失成分が大である磁性体を含む薄板状又はシート状の構成体と、前記構成体の一方の面に形成された少なくとも２本の夫々互いに平行な導体電極とを備えている高周波用ノイズフィルタに関する技術を開示している。

特許文献２は、伝送線路の一部に一種のロウパスフィルタである磁性体シートを使用して、高調波成分からなる電磁妨害波を抑制するというものである。、電磁妨害波を抑圧するために信号線路にロウパスフィルタを使用することはよく知られている。一方、ディジタル回路における高調波は、信号である矩形波を形成している要素である。

ロウパスフィルタは、設計が最適に成されないと、ディジタル機器の情報処理速度に直結する信号品位（シグナルインテグリティ）を阻害することもよく知られている。特許文献２は、高調波ノイズの抑圧にのみ注目し、それによって阻害される信号品位への影響を考慮していない。、従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、半導体集積回路素子のような高密度集積された微少な電子回路の高周波伝導ノイズの除去に極めて有効な高周波磁気損失特性に優れた磁気損失材料を備えた、ロウパス機能を有する配線基板を提供するために、信号線の導体パターンを設けた少なくとも一層の基板と、前記基板上又は導体パターン上の少なくとも一部に設けられ磁性薄膜とを備えており、この磁性薄膜についての組成を詳細に開示している。

不要輻射を抑圧するために信号線路にロウパスフィルタを使用することはよく知られている。ロウパスフィルタは、設計が最適に成されないと、ディジタル機器の情報処理速度に直結する信号品位（シグナルインテグリティ）を阻害することもよく知られている。特許文献３は、誘導性の高周波ノイズの抑圧にのみ注目し、それによって阻害される信号品位への影響を考慮していない。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、多層プリント回路基板において、ＩＣやＬＳＩのスイッチング時、あるいはこれらが動作している時に電源層とグランド層からなる電源系から発生する放射電磁ノイズを抑えるために、電源層とグランド層の間の絶縁材を、絶縁体磁性材料層を含む多層構造とし、電源層を配線状導体で構成し、かつその電源供給線の長さを、絶縁体磁性材料層の磁性損失が電源層およびグランド層からなる電源系における共振を抑制する長さにした多層プリント基板、あるいは、電源層とグランド層の間の絶縁材を層状の絶縁体磁性材料を含む多層構造とし、電源層は平面導体とし、かつ絶縁体磁性材料の周波数特性に適合するコンデンサを信号層に実装した多層プリント基板を採用する技術を開示している。

特許文献４は、集中要素モデルを扱う交流回路理論と分布要素モデルすなわち線路モデルを扱う電気通信工学の考え方を混同して使用している。このように、アイデアがマックスウエルによって確立された電磁波理論に基づいていないため、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第５は、特許文献５に関する。特許文献５は、半導体素子（スイッチング素子）のスイッチング動作に伴って誘起される電磁波を原因とする、半導体集積回路内やパッケージ内、又は印刷配線基板内での誘導干渉や信号ケーブルや機器からの電磁放射等の電磁干渉問題を低減するために、該透過率が“０”と見なされ、電磁波の周波数が１０〜１００[GHz]の周波数帯域に含まれる場合の配線容量が１００[pF]以上である線路素子に関する技術を開示している。

特許文献５において、線路素子のインピーダンスを集中定数素子であるコンデンサのインピーダンスを求める式で求めている。配線容量を１００[pF]以上とするために絶縁膜を薄くし、これによって線路の透過率が小さくなることをデータで示しているが、電磁波理論または電気通信工学に基づくと、配線容量の増加と透過率の低減との間には直接の関係は無い。以上のように、電磁干渉の低減策がマックスウエルによって確立された電磁気学に基づいていないため、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第６は、特許文献６に関する。特許文献６は、半導体集積回路の高速化、高集積化に伴う、電源電圧降下（ＩＲ−ｄｒｏｐ）によるトランジスタの動作速度の低下、回路の動作周波数の低下、されには電源電圧が下がることによりノイズマージンが低下しデータのミスラッチ等による回路の誤動作等の問題を解決するために、容量値とリーク電流値が制御可能でかつ応答性のよいデカップリングコンデンサに関する技術を開示している。このように、半導体集積内の高速スイッチングトランジスタが原因で生じている電源分配回路上の問題をマックスウエルによって確立された電磁波理論に従って解決しようとしていないので、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第７は、特許文献７に関する。特許文献７は、デカップリング（decoupling）キャパシタによって半導体集積回路装置内の電源配線の延長に伴うインピーダンスの増加抑制、外部電源からの低周波雑音の影響低減、および内部回路を安定に動作させることを目的とし、絶縁膜を介して互いに対向する第１の電源配線及び第２の電源配線から成るキャパシタを半導体基板の裏面側の主面に設け、キャパシタを構成する第１の電源配線及び第２の電源配線の配線材料の種類、形状、層数などや、絶縁膜の材料の種類や膜厚を必要に応じて選択することにより、このキャパシタのキャパシタンスを所望の値に設定する技術を開示している。

しかし、線路は電磁波理論に従い、コンデンサは静電磁気学に基づく集中要素モデルの素子である。このように、このように、半導体集積内の高速スイッチングトランジスタが原因で生じている電源分配回路上の問題をマックスウエルによって確立された電磁波理論に従って解決しようとしていないので、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第８は、特許文献８に関する。特許文献８は、電源配線を設けた電源層の上下両側に、それぞれ薄いかつ／又は誘電率が高い絶縁材層を介してグランド層を積層し低インピーダンスの電源分配用線路を形成する方法を示している。ここでは、低インピーダンスの電源分配用線路を印刷配線基板上で形成するとしているが、印刷配線基板上で低インピーダンス線路を実現するために必須である具体的な材料や加工条件、並びに設計条件が具体的に示されていない。

この文献の請求項中に該低インピーダンスの電源分配用線路の両端にコンデンサを接続して終端する方法が示されている。従って、低インピーダンスの電源分配用線路の目標とするインピーダンス特性はコンデンサ１個の従来の方法で計測されているインピーダンス特性と同程度であると推定される。線路は電磁波理論に従い、コンデンサは静電磁気学に基づく集中要素モデルの素子である。このように、アイデアに電磁気学から見た混乱があるため、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第９は、特許文献９に関する。特許文献９は、比較的高い比誘電率（１[MHz]で100以上）と比較的高い誘電体損（tanδが１%以上）の絶縁材料を使用した同軸線路構造のコンポーネントの構造や電気的特性を示している。この文献に示されているコンポーネントの特性インピーダンスは１００[mΩ]以下であり、波長圧縮効果を含む等価長は、印加される電磁波の波長の１／４よりも充分長いとしている。この文献には、実施例によって、対象としている周波数帯は１[MHz]から１[GHz]であることが示されている。

１００[MHz]の正弦波の１／４波長は大気中で７５[cm]であり、１００[MHz]における比誘電率を１０００とした場合における波長圧縮効果は１／３３であるので、コンポーネントの長さは２２．７[mm]以上でなければ１００[MHz]以下では効果が無いことになる。さらに10MHz以下での効果を期待する場合は、２２．７[cm]以上でなければならないことになる。このように、
この文献に示されているディジタル用印刷配線基板や半導体パッケージの電源供給線としてＥＭＩ対策のために搭載されるコンポーネントの応用範囲は極めて狭いと考えられる。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第１０は、特許文献１０に関する。特許文献１０は、積層構造で線路構造の部品を形成する方法を示している。この文献に示されている層間接続構造では、特性インピーダンスの均一性を保つことや多層化による特性インピーダンスの低下は電磁気学に照らして不可能である。さらに、この文献の請求項中に、電磁干渉抑制回路を構成する場合は該特許の部品の特性インピーダンスに等しい値の特性インピーダンスを有するコンデンサによる終端が必要であることが示されているが、集中定数素子であるコンデンサを特性インピーダンスで規定することは出来ない。

通常の整合終端方法に従うと、終端素子と終端される側の線路のインピーダンス特性がほぼ同じであるので、この文献の線路のインピーダンス特性は従来コンデンサ１個の特性にほぼ等しいことになる。半導体ＬＳＩの電源端子に線路構造の素子を接続すると、電源端子からはその素子の端子インピーダンスしか見えない。実用上、半導体集積回路を安定度させるためには、１個のコンデンサでは不十分とされている。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第１１は、特許文献１１に関する。特許文献１１は、１０[KHz]から１[GHz]間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。該分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の１／４波長以上の長さとなるように設定するとしているが、たとえば１００[MHz]の１／４波長は大気中で７５[cm]である。この文献で絶縁体として使用する酸化アルミニウム中では、比誘電率が約１０であるので２２．７[cm]となる。最近の半導体集積回路が多くの電源電圧を使用していることを考え合わせると、該分布定数型ノイズフィルタは大きすぎて、１０[KHz]から１[GHz]間での電気的ノイズを除去する目的で印刷配線基板上に搭載することは不可能である。

また、線路の入力インピーダンス特性はＳ₁₁の測定値または式（８）、（９）および（１０）に従って電磁界シミュレーションによって求めるべきところを、この文献では、従来の二端子コンデンサのインピーダンスを求める場合と同様にＳ₂₁から求めるという理論上の誤りを犯していると考えられる。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第１２は、特許文献１２に関する。特許文献１２は、ノイズフィルタ用バイパス素子や電源デカップリング用素子に使用するシールドストリップ線路型部品に関する端子を含む電極構造や材料を示している。該シールドストリップ線路型部品の性能目標値は請求項に記載が無い。そこで、実施例から類推すると、性能目標は１[MHz]から１[GHz]までのＳ₂₁特性と１２０[Hz]での静電容量であると考えられる。

線路におけるＳ₂₁特性は、線路の入力インピーダンスと直接関係の無い値である。電源分配回路には、広い帯域でＳ₂₁が充分低い値であるだけでなく、広い帯域でインピーダンスが充分低いことが必要であるが、この文献にはインピーダンスについて全く触れられていない。従ってこの文献は、一般的なフィルタ用であって、半導体集積回路パッケージ内、および印刷配線基板上の電源分配回路に適する有効な技術を提供するものではなかった。また、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第１３は、特許文献１３に関する。特許文献１３は、ノイズフィルタ用バイパス素子や電源デカップリング用素子として用いられる高速化、高周波化に適した平行平板線路型部品の形成法を示している。該特許に係る並行平板線路型部品のインピーダンスとＳ₂₁との関係を表す式が示されているが、この式は長さがゼロであって集中定数素子である従来の二端子コンデンサを線路に並列に接続したときのインピーダンスの測定法に使用するものである。この文献中では、Ｓ₂₁特性について示されているが、インピーダンスについては触れられておらず、該平行平板線路型部品に対するインピーダンスに関連する仕様も示されていない。

従ってこの文献は、半導体集積回路パッケージ内、および印刷配線基板上の電源分配回路に適する有効な技術を提供するものではなかった。また、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第１４は、非特許文献５に関する。非特許文献５は、多くのＩ／Ｏ端子を有する大規模ＡＳＩＣのＩ／Ｏ配線の周波数特性を、ワイヤボンディングパッケージとフリップチップパッケージについて比較している。ネットワークアナライザを使用して測定した透過特性である（Ｓ_２１）および反射特性である（Ｓ_１１）から、
フリップチップパッケージの方が、ワイヤボンディングパッケージより良好な特性を得たとしている。

非特許文献５において、伝送線路特性が良質であるための条件の一つは透過率が高いこととされている。非特許文献５は、ディジタルは、多数の高調波で構成されている歪み波であるという、フーリエ変換の考え方に従った考え方である。この考え方に従うと、単線配線であり周囲の絶縁体の非誘電率が非常に小さいために、電磁界解析を行うと非常に短い長さであるのも関わらず非常に小さい透過率が得られるオンチップインターコネクトで、数ギガヘルツのディジタル波通信が可能であるという事実の合理的な説明が不可能である。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第１５は、非特許文献６に関する。非特許文献６中に半導体チップにおける電源電圧（Vdd）の変動波形の一例と、安定化電源、半導体集積回路を中心とする電源分配回路の従来の等価回路の一例を示している。非特許文献中に示されている電源分配回路は、定常または準定常状態の回路記述である集中要素モデルで示されている。
また、コンデンサを電源分配回路の正極線と負極線との間に多数並列に接続すると、電源分配回路のインピーダンスの平坦化ならびに低値化が出来るとしている。

しかし、電磁気学に従うと、二端子素子であるコンデンサは、高速でスイッチング動作をしているディジタル回路上の電磁波に対して効果的に作用できない。すなわち、電磁気学に従うと、電源分配回路に多数のコンデンサを並列に接続しても線路のインピーダンスの平坦化や低値化を計ることは、半導体集積回路の安定動作に関わる高周波帯域ではほぼ不可能であることになる。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第１６は、非特許文献７に関する。非特許文献７は、四端子コンデンサを使用するロウパスフィルタの効果を示している。印刷配線基板上の信号配線とグランドプレーンの間に、従来の二端子コンデンサと本論文に係る四端子コンデンサを接続した場合の特性を比較している。特性評価には伝送線路評価に用いるＳ₂₁特性を使用している。

非特許文献７において、ロウパスフィルタの解析に集中要素モデルと分布要素モデルの双方を導入し、特性評価では分布要素モデル、素子のパラメータの決定には集中要素モデルを採用しているため、電磁気学に基づいた結論を導き出すことが不可能となっている。また、本文献の四端子コンデンサは、１００[MH]z以上のＳ₂₁特性によって従来のコンデンサと比較しており、１００[MHz]以上において低インピーダンス特性を得る方法については全く示されていない。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

解決しようとする問題点の第１７は、非特許文献８に関する。非特許文献６は、半導体集積回路を中心とする電源分配回路の等価回路を、電流源とゲート容量で表されるオンチップインバータ、非動作状態にあるオンチップインバータの並列ゲート容量、オンチップデカップリングコンデンサ、ボンディングワイヤによるインダクタンス、及び、印刷配線基板上に搭載されるデカップリングコンデンサとで構成している。

非特許文献８において、電圧変動を抑制するには、電流源が有する高調波毎の前記等価回路のインピーダンスと電流値の積が充分小さくなるように工夫するとともに、ボンディングワイヤによるインダクタンス（Ｌ_ｂｏｎｄ）と印刷配線基板搭載デカップリングコンデンサ（Ｃ_ｅｘｔ）とで構成されるロウパスフィルタを最適設計することが必要であり、もし共振が生じる場合はボンディングワイヤの線抵抗を利用することが有効であるとしている。

この文献に示されているアイデアは、半導体内の高速スイッチングトランジスタを波源とする交流回路配線における電気的な現象をマックスウエルによって確立された電磁波理論に基づいて説明していない。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。

電磁気学の定義に従うと、ディジタル信号処理回路の多くは準定常回路に該当すると考えられ、設計には交流回路理論が使用されている。準定常状態の回路は電磁波理論が支配しているが、回路を定常と見なして設計や解析しても実用上の誤差が少ないということを意味する。ディジタル信号処理回路のトランジスタのスイッチング速度が向上すると電磁ノイズが増加し、その対策は非常に難しいとされている。スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、電磁ノイズの増加が、ディジタル回路システムの高周波化を妨げている大きな要因の一つとなっている。

定常回路を扱う交流回路理論では、電磁波である電磁ノイズの対策は不可能であることは自明である。従って、トランジスタの高速化に伴って発生する電磁ノイズ問題を解決するためには、ディジタル回路システムを構成する配線の設計において、配線の長さにかかわらず電磁波理論を適用する必要があることになる。

電気・電子回路には、多くのコンデンサが使用されている。コンデンサは、１８７５年にドイツ人のクライスト(Ewald
George von Kleist) によって発明された後、原理的な変更がなされないままで電気電子機器に使用されてきた化石のような存在であるが、最近のディジタル化に伴って機器での使用数が増加し続けている。例えばＰＣのマザーボードにおいては、６００個から１０００個またはそれ以上のコンデンサが使用され、半導体集積回路パッケージやチップ上にも多くのコンデンサが搭載または形成されており、使用数は増える傾向にある。

一般に、コンデンサの機能は、交流回路理論に従って電荷の蓄積とされている。また、直流電源は交流回路に電荷を供給すると考えられている。特に半導体メーカは、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であると考えている。従って、コンデンサは、電荷蓄積または放出性能を高めるために、おおむね絶縁体に対向する電極の形状は正方形または円形であって、対向する電極の全面または中心部に一対の回路接続用端子が備えられている。

一方で、電気・電子回路に使用されているコンデンサの多くは、ディジタル信号処理回路が発生する電磁ノイズを電源分配回路でデカップリング（減結合）するためにも使用されている。以上の理由から、ディジタル回路システムにおいては、コンデンサのほとんどが電源分配回路に搭載され、回路に並列に接続されている。

ところで、コンデンサの機能を電荷の蓄積とする考え方は、前述のようにマックスウエルによって否定され、完成された電磁気学においては、コンデンサの機能は電束密度または電界の蓄積と修正されている。従って、交流回路理論を学んだ回路設計技術者が信じる、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であるという考え方は、全くの誤りであることが判る。

次に、コンデンサに期待されているデカップリング効果について検証を試みる。ここで言うデカップリング効果とは高域の電磁ノイズを遮断し電源供給に必要な直流または低周波低周波域を透過させる効果であるので、デカップリングをロウパスフィルタリングと言うことが出来る。すなわち、コンデンサを回路に並列に接続すると、周波数が高くなるにつれてコンデンサのインピーダンスが小さくなるので、キルヒホッフの法則に従い、並列コンデンサを挟む閉回路間の独立性が高まるが、低周波ではコンデンサの作用は無視できるほどになり、並列コンデンサを挟む閉回路間の一体性が高まる。

電気通信工学によると、線路に並列に接続されたときのコンデンサのインピーダンスは、測定系がＺ_０の特性インピーダンスを有するネットワークアナライザでＳ_２１を測定することによって次式から求められるとされている。

これは、コンデンサを線路に並列に接続する場合は、式（１１）における線路長ｚがゼロとなるため、透過係数Ｓ₂₁と反射係数Ｓ₁₁が比例関係となるためである。なお、測定されるＳ₂₁の値は周波数が高くなると１よりかなり小さくなる。またＺ_０は通常５０[Ω]である。この場合は、式（１７）は簡略化できて、Ｚ_Ｃ＝２５Ｓ_２１となる。

式(１７)にＳ_２１の測定値を代入して市販されているコンデンサのインピーダンスの周波数特性を求めると、Ｖ字型の特性曲線となる。すなわち、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンス値が減少し、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性となる。

このような特性になる理由は、従来、コンデンサにはリード線、端子、および電極があり、この部分を流れる電流は導体電流であるのでこの部分が等価直列インダクタンス（ＥＳＬ）として作用し、周波数が高くなるほど電流が流れにくくなるためであるとされている。さらに前記直列共振点のインピーダンスは誘電体損失やリード線、端子、および電極の抵抗等で構成される等価直列抵抗（ＥＳＲ）によって決まると考えられている。

しかし、デカップリングコンデンサの周波数特性についての上記解釈は電磁気学に照らすと誤りであることが判る。すなわち、デカップリングコンデンサは電磁波の回路と定義されている交流回路での使用が想定されているにもかかわらず、デカップリングコンデンサの周波数特性についての上記解釈は、主に静電磁界における電磁気学の理論に基づいているし、オームの法則は電磁気学とは関係無い。

デカップリングコンデンサは電磁波の回路と定義されている交流回路での使用が想定されているのであれば、回路または線路におけるインピーダンスは、電磁波の進行を想定した特性インピーダンスで無ければならない。しかし、コンデンサは線路から見たときの長さがゼロであるので、コンデンサ部の電磁波はＴＥＭモードでは無い。従って、コンデンサの特性インピーダンスは理論上存在しないことになる。

長年続けられてきたコンデンサの、直列共振点と呼ばれるインピーダンスが最小となる周波数以上におけるインピーダンス特性を改善するための各種改良は、以上から、そのほとんどが的を射ないものであったと考えることが出来る。すなわち、ＥＳＬを小さくするためにサイズを出来るだけ小さくする。リード線、端子、および電極には導電性の高い材料を使用する。誘電体損を出来るだけ小さくする等である。最近、等価直列抵抗（ＥＳＲ）が小さすぎるとＱファクタが大きくなりかえって電磁ノイズが増えることがあるという理由で、リード線、端子、および電極には導電性が比較的低い材料を使用し誘電体損をやや大きくしたコンデンサも現れているが、デカップリング機能向上の観点からは、これも的を射ない方法と位置づけられる。

さらに、コンデンサの使用法についても誤りがある。コンデンサを多数並列に接続することによって回路のインピーダンスが低くなると言う考え方があり、広く信じられている。この考え方はキルヒホッフの法則が成り立つ場合に有効であるが、キルヒホッフの法則が成り立たない数メガヘルツ以上では無効である。数メガヘルツ以上の信号を扱う電磁波の進行を想定すべき回路において、回路インピーダンスを低くする方法は、線路の特性インピーダンスを低くする以外に無い。

コンデンサは、線路長がゼロであるので、線路に多数のコンデンサを並列に接続しても、線路の特性インピーダンスを低くすることは出来ない。但し、電磁波の透過を減らすことつまり、電磁波の進行をいくらか妨害することは出来る。すなわち伝送線路の特性インピーダンスと透過係数は独立である。コンデンサの場合は、線路長がゼロすなわち線路ではなかったために、インピーダンスと透過係数が比例関係にあったのであるが、このインピーダンスは、数メガヘルツ以上の信号を扱うデカップリング回路においては意味のない指標である。

従って、コンデンサの前記Ｖ字型のインピーダンス特性は、デカップリング機能の周波数上限を示すためのものであると考えるのが正しい。すなわち、コンデンサの並列使用は、たとえば非特許文献２に従って、電束密度または電界の蓄積の機能に期待して、集中要素モデルが採用できる低周波領域に限る必要があるということになる。これは、電源分配回路のデカップリングに適する部品が、現在において存在しないことを意味する。このことが、電磁ノイズ問題に改善の兆しが見られない最大の理由の一つであることは容易に推定できる。

アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。従って、特に低周波アナログ回路の設計においては、マックスウエルが確立した電磁波理論の代わりに、定常状態の回路を扱う交流回路理論を適用しても、実用上、問題が生じることはほとんど無かった。

一方、クロック回路やディジタル信号処理回路は、アナログ回路と異なり、状態の変化の期間が短く変化の始まりと終わりは明確である。ディジタル信号処理回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は、電磁気学に従い大きなレベルの電磁波を励起する。ディジタル信号処理回路における電界または磁界の変化は一般に間歇的である。さらに、周波数制御型のディジタル信号処理回路においては、スイッチングの周期は不定である。

以上のようにアナログ回路とディジタル信号処理回路は、電磁気学の観点からは大きく異なっている。しかし、クロック回路やディジタル信号処理回路で構成される半導体集積回路の設計や解析には、従来からアナログ回路と同様、交流回路理論が使用されて来た。この原因の一つは、スイッチング波がひずみ波の一種とみなされて来たことに因る。

フーリエ変換法によると、ひずみ波は正弦波である多数の高調波から構成されているとされる。これらの高調波は始まりと終わりが無い多数の正弦波である。そうであるとすれば、回路上の信号を高調波毎に解析してその結果を加算すれば、クロック回路やディジタル信号処理回路の解析が可能となる。このように、フーリエ変換法は、クロック回路やディジタル信号処理回路の設計や解析に従来のアナログ回路に関する手法が適用出来るという、利便性の高い道を開いている。

フーリエ変換法(Fourier transform)と呼ばれ、1812年に提出されアカデミー大賞を受賞した「熱の解析的理論」の中でフランス人のJoseph
Fourierによって最初に使用された。
フーリエ変換法は数学の一手法であり、汎用性はあるが、上位理論である電磁気学との整合性を確認した上で電気電子回路の設計や解析に採用されている訳ではない。

従って、クロック回路やディジタル信号処理回路の設計や解析にフーリエ変換法を適用しているのは、前述の電気通信工学においてダランベールの波動方程式のみに依存して導体電流と導体間電圧が光速でと進行するとしているのと同様、物理学の観点からは誤用と考えるべきである。

スイッチング波形をひずみ波として扱うと、損失を有する損失線路をスイッチング波が進行した場合に、観測結果と解析結果との間で齟齬が生じる。たとえばデューティが１／１０で繰り返し周波数が１[GHz]のスイッチング波をフーリエ変換すると振幅の１／１０の値の直流成分と1[GHz]を基本波とする高調波とに分解できる。直流電流はほとんど流さないＣＭＯＳ回路を使用する半導体集積回路内のある長さの配線または伝送線路が、１[GHz]の振幅を１／２に低下させる損失を有しているとすると、配線または伝送線路の終端でのスイッチング波の振幅は、解析結果ではほぼ１／２以下に低下する。

しかし、電磁気学に従うと、スイッチング波の定常振幅は直流電源から供給される静電エネルギーによって維持される。静電エネルギーは波動エネルギーではないので配線または伝送線路の損失の作用は受けない。従って、伝送線路の終端で観測されるスイッチング波の振幅は減衰しないはずである。

この事実は、スイッチング波をひずみ波として扱うことが誤りであることを示している。また、この事実は、フーリエ変換法に基づいて生じる群速度の概念に従う、ディジタル信号配線における信号品位（シグナルインテグリティ）に関する従来の理論には修正が必要であることを意味する。すなわち、この事実は、クロック回路やディジタル信号処理回路の技術の今後の発展のためには、従来の回路理論に代わる理論が必要であることを示唆している。

ディジタル信号処理回路を誤り無く高い性能で動作させるためには、ディジタル信号処理回路に直流電源を分配する電源分配回路での充分なデカップリングが必要である。前記電源分配回路でのデカップリングが不充分であると、ディジタル信号処理回路の設計や解析において、ディジタル信号処理回路内だけでなくディジタル回路システム内、さらにはディジタル回路システムの外部の電源分配回路もやバッテリ、商用電源ネットワークまでを想定することも必要となる。これでは、設計や解析が事実上不可能になってしまう。

しかし、従来のようにスイッチング波形を歪み波として扱うと、ディジタル回路システム内の多くのトランジスタに接続されている前記電源分配回路にはトランジスタの数の歪み波が関係し、それぞれの歪み波には膨大な数の高調波が含まれていることになる。このような状態にある前記電源分配回路のデカップリング回路の設計や解析を行うことは、高性能コンピュータを用いても不可能である。

本発明は、上記問題を根本的に解消する手段を提供することを目的の一つとしている。

上記課題を解決するため、請求項1記載の発明は、直流電源と、ディジタル信号処理回路と、該ディジタル信号処理回路の直流受電端に接続される電源分配線路と、前記ディジタル信号処理回路の送信端に一端が接続される信号伝送線路と、該信号伝送線路の他端に接続される受信回路とで構成されるディジタル回路システムにおいて、損失線路が、前記ディジタル信号処理回路の直流受電端に接続される前記電源分配線路の全てを構成、または電源分配線路の前記ディジタル信号処理回路側の一部を構成することを特徴としている。

また、請求項２記載の発明は、ディジタル回路システムに係り、請求項１記載のディジタル回路システムにおいて、低インピーダンス損失線路の一端が、直接または伝送線路を介して前記直流電源に接続され、前記低インピーダンス損失線路の他端が、直接または前記損失線路または前記伝送線路を介して前記ディジタル信号処理回路の直流受電端に接続されることを特徴としている。

また、請求項３記載の発明は、ディジタル回路システムに係り、請求項１から請求項２記載のディジタル回路システムにおいて、前記ディジタル信号処理回路が、半導体集積回路、または一つ以上のトランジスタで構成される回路モジュールであることを特徴としている。

また、請求項４記載の発明は、ディジタル回路システムに係り、請求項１から請求項３記載のディジタル回路システムにおいて、前記伝送線路が、特性インピーダンスの定まっている、マイクロストリップ線路構造、または平行板線路構造、またはストリップ線路構造、または同軸線路構造、またはレッヘル線路構造、またペア線構造であることを特徴としている。

また、請求項５記載の発明は、ディジタル回路システムに係り、請求項１から請求項４記載のディジタル回路システムにおいて、前記ディジタル信号処理回路が、印刷配線基板に搭載されることを特徴としている。

また、請求項６記載の発明は、ディジタル回路システムに係り、請求項１から請求項５記載のディジタル回路システムにおいて、前記損失線路が、絶縁層と該絶縁層に隣接する半導体層、または０．１[S/m]以上の導電率を有する絶縁層を有し、少なくとも１０ [MHz]から１００[GHz]の帯域において、該損失線路に接続される前記伝送線路の特性インピーダンスにそれぞれ等しいかまたは実用上等しいと判断できる特性インピーダンスと、１０[nep/m]（ネパー/メートル）以上の減衰定数を有することを特徴としている。

また、請求項７記載の発明は、ディジタル回路システムに係り、請求項１から請求項６記載のディジタル回路システムにおいて、前記低インピーダンス損失線路が、絶縁層に隣接する半導体層を有し、少なくとも１ [MHz]から１０[GHz]の帯域において前記伝送線路および前記損失線路の特性インピーダンスに対して１／５０以下または１[Ω]
以下の特性インピーダンスと、１００[nep/m]（ネパー/メートル）以上の減衰定数を有することを特徴としている。

また、請求項８記載の発明は、ディジタル回路システムに係り、請求項１から請求項７記載のディジタル回路システムにおいて、前記損失線路が、絶縁基板と、前記絶縁基板の一つの面に形成された１本以上のストリップ金属箔と、前記絶縁基板の他の面に対向して配置される平板金属箔と、該平板金属箔と前記絶縁基板の間に配置または形成される固体電解質を含む有機半導体または不純物をドーピングしたシリコンを含む無機半導体またはこれらの混合体からなる半導体層とから成り、印刷配線基板に埋め込んで形成、または前記印刷配線基板上に搭載する部品として形成されて使用されることを特徴としている。

また、請求項９記載の発明は、ディジタル回路システムに係り、請求項１から請求項８記載のディジタル回路システムにおいて、前記低インピーダンス損失線路が、弁作用金属から成り両面にエッチング部が形成され該エッチング部の表面に前記絶縁体層として誘電体酸化被膜が形成された陽極箔と、固体電解質によって前記陽極箔の両面の誘電体酸化皮膜上に形成される第１の半導体層と第２の半導体層と、前記第１の半導体層に貼付される第１の導体層を形成する金属箔と、前記第２の半導体層の表面に貼付される第２の導体層を形成する金属箔とからなり、前記印刷配線基板に埋め込んで形成、または前記印刷配線基板上に搭載する部品として形成されて使用されることを特徴としている。

また、請求項１０記載の発明は、請求項１から請求項９記載のディジタル回路システムにおいて、前記損失線路の前記ストリップ金属箔および前記低インピーダンス損失線路の前記第１の導体層が、前記印刷配線基板の信号導体にそれぞれ直列に挿入され、前記損失線路の平板金属箔および低インピーダンス損失線路の第２の導体層が、前記伝送線路を構成するグランド導体に並列に接続されることを特徴としている。

また、請求項１１記載の発明は、ディジタル回路システムに係り、請求項１から請求項１０記載のディジタル回路システムにおいて、前記印刷配線基板上に搭載する部品として形成される損失線路部品が、前記損失線路と、該損失線路の前記第２の金属箔の長さ方向の両端部に装着される信号端子箔と、前記第１の金属箔の長さ方向の両端部よりやや内側に備えられるグランド端子部とを有し、少なくとも前記信号端子箔の信号端子部および前記グランド端子部を除く前記損失線路が、外装樹脂で封止され、前記信号端子箔の一部および前記グランド端子部の一部をそれぞれの対向面側に前記外装樹脂の表面に沿って折り曲げることによって信号端子およびグランド端子が形成されることを特徴としている。

また、請求項１２記載の発明は、ディジタル回路システムに係り、請求項１から請求項１１記載のディジタル回路システムにおいて、前記印刷配線基板上に搭載する部品として形成される低インピーダンス損失線路部品が、前記低インピーダンス損失線路と、該低インピーダンス損失線路の前記第１の陰極層の長さ方向の両端部に装着された電源端子部と、前記第２の陰極層の長さ方向の両端部よりやや内側に装着されたグランド端子部とを有し、前記電源端子部の一部および前記グランド端子部の一部を残して外装樹脂で封止され、前記電源端子部の一部および前記グランド端子部の一部をそれぞれの対向面側に前記外装樹脂の表面に沿って折り曲げることによって電源端子およびグランド端子が形成されることを特徴としている。

また、請求項１３記載の発明は、ディジタル回路システムに係り、請求項１から請求項１２記載のディジタル回路システムにおいて、該ディジタル回路システムが、コンピュータ、通信機器、放送機器、マルチメディア機器、医療機器、計測機器、車載機器、ファクトリーオートメーション機器、動力機器、航空機、航空／交通管制機器、流通端末機器、携帯電話機、携帯端末機器、ゲーム機器、家庭電化機器、設計自動化機器、事務機器であることを特徴としている。

孤立電磁波コンセプトに基づく本発明を適用すると、損失線路を使用するため、クロック回路やディジタル信号処理回路を電磁波回路として設計する場合の伝送線路には不可欠と考えられていた整合終端抵抗が不要となる。

ディジタル回路システムに本発明を適用すると、電磁波理論に忠実なスイッチングモード電力変換回路の設計や解析が可能となるため、電磁適合性が向上し、ＥＭＣ対策用素子のほとんどが不要となる。

ディジタル回路システムに本発明を適用すると、スイッチング周波数を高めることが出来るため小型、軽量化が可能となる。

ディジタル回路システムに本発明を適用すると、回路上の電界と電圧、磁界と電流の関係は比較的簡単な式で表されるので、スイッチングモード電力変換回路設計者が、従来の時間軸波形に注目していたのとほとんど変わらない方法で、電磁波理論に基づく高精度の設計、解析が可能となる。

以下、本発明に係る最良の実施形態について、図面を参照して詳細に説明する。

（実施の形態１）
図４は、試作した低インピーダンス損失線路の構造の一例である。図５は、試作した図４の構造の低インピーダンス損失線路のＳ₂₁特性の一例である。図６は、試作した低インピーダンス損失線路部品の構造の一例である。図７は、試作した図６の構造の低インピーダンス損失線路部品のＳ₂₁特性の一例である。本実施例における低インピーダンス損失線路および低インピーダンス損失線路部品はいずれも公知である。

図６において、本実施例の低インピーダンス損失線路部品は２個の陽極端子１８と４個の陰極端子１９を有している。低インピーダンス損失線路は銀ペースト層１２、陽極箔１３、絶縁層１４、固体電解質層１５、およびカーボンペースト層１６で構成されており、全体が気密封止樹脂１７で覆われている。図６の右側の１個の陽極端子１８および２個の陰極端子１９が、陽極箔１３および銀ペースト層１２の一端にそれぞれ接続され、図６の左側の１個の陽極端子１８および２個の陰極端子１９が、陽極箔１３および銀ペースト層１２損失線路の他端にそれぞれ接続されている。

図４において、本実施例の低インピーダンス損失線路は、線路部の幅が１[mm]で実効長さが４[mm]
、８[mm] 、１６[mm]、および２４[mm]を有するエッチング処理が施されたアルミニウム薄膜が陽極箔１３として使用されている。アルミニウム薄膜のエッチング部に化成処理によって形成された約１５[nm]の前後厚さの酸化アルミニウム被膜が絶縁層１４に相当している。アルミニウム薄膜のエッチング部分に化学重合によって付着させたポリピロールが固体電解質層１５に相当し、厚さは約２．５[μm]である。カーボンペーストがポリピロールの上に約３０[μm]の厚さに塗布され、その上に熱硬化性銀ペーストによって銀ペースト層１２が形成されている。

電磁界シミュレーション結果によると、本実施例の低インピーダンス損失線路の特性インピーダンスは２０−３０[mΩ]と推定されている。これは、低インピーダンス損失線路を構成する絶縁体５のみをＴＥＭ波が進行する場合に比べて３桁ほど大きい値である。従ってＴＥＭ波は絶縁体５から固有インピーダンスで決まる比率で半導体９に進入しつつ、進行しているためと推定される。絶縁体５と半導体９の比誘電率は大きく異なるが、半導体中に進入する電磁波は急速に減衰するので送受間でのＴＥＭ波の品位劣化は無視できる。これは、電源分配回路に適用する低インピーダンス損失線路での考慮は不要であるが、信号線路に適用する損失線路では考慮すべきことである。

半導体として使用するポリピロールの導電率を３５００[S/m]、絶縁体である酸化アルミニウムの厚さを１５[nm]、比誘電率を８．５、ポリピロールの塗布厚さを２．５[μm]、比誘電率を１とし、酸化アルミニウムと導電性ポリマーの合成比誘電率を６．２とする。低インピーダンス損失線路の幅は１[mm]、導体の厚さは１００[μm]である。試作結果から、低インピーダンス損失線路の１ｍｍ^２当たりの静電容量は１[μF]であり、１ｍｍ^２当たりのＥＳＲは０．０２９[Ω]であった。

低インピーダンス損失線路の特性インピーダンスは、式（８）から２７[mΩ]となる。
５０Ωの線路に、この特性インピーダンスを有する低インピーダンス損失線路を接続したときの接続部の透過係数Ｓ_２１αは、式（１１）から０．０４６すなわち−２６．７ｄＢとなる。

低インピーダンス損失線路を構成する酸化アルミニウムとポリピロールをＴＥＭ波が進行しているときのポリピロールへの透過係数Ｓ_２１Γは、式（１０）のＺ_１に式（６）から得られるポリピロールの固有インピーダンス、Ｚ_０に低インピーダンス損失線路の特性インピーダンス値を代入することによって求められる。

低インピーダンス損失線路を構成する酸化アルミニウムとポリピロールをＴＥＭ波が進行しているときの透過係数Ｓ_２１αは、式（５）から得られるポリピロールの減衰定数にポリピロールへの透過係数を掛けた値をαとして、式（１１）に代入すると、低インピーダンス損失線路の長さｚ毎に求めることが出来る。

低インピーダンス損失線路の低周波帯域の特性である静電容量値による５０[Ω]の測定系の透過係数Ｓ_２１Ｃは、前記１ｍｍ^２当たりの静電容量値１[μF]の周波数毎のインピーダンス値と、前記１ｍｍ^２当たりのＥＳＲ値０．０２９[Ω]を加えた値をＺｃとして、式（１７）を変形した次式に代入することによって求められる。

以上から、概略の低インピーダンス損失線路の透過係数Ｓ_２１Ａは、次式から求めることが出来る。

式（１９）から求められる本実施例の低インピーダンス損失線路の透過係数Ｓ_２１Ａは、以下の通りであり、測定結果に近い値となっている。

線路長が４[mm]の場合：１[MHz]で−５５[dB]、１０ [MHz]で−６７[dB]、１００[MHz]で−７１[dB]、１[GHz]で−７５
[dB]。線路長が８[mm]の場合：１[MHz]で−６１[dB]、１０ [MHz]で−７３．５[dB]、１００[MHz]で−８０[dB]、１[GHz]で−１０７
[dB]。線路長が１６[mm]の場合：１[MHz]で−６７[dB]、１０ [MHz]で−８１[dB]、１００[MHz]で−１１３[dB]、１[GHz]で−１８７
[dB]、線路長が２４[mm]の場合：１[MHz]で−７１[dB]、１０ [MHz]で−９２[dB]、１００[MHz]で−１５５[dB]、１[GHz]で−２６７[dB]

低インピーダンス損失線路部品は低インピーダンス損失線路の両端にボード搭載用の端子が備えられている。このために、高周波帯域で端子間に電磁波のバイパスが形成されて透過係数が劣化する。この電磁波のバイパスは、静電容量を流れる変位電流または電束電流によると考えることが出来る。本実施例の低インピーダンス損失線路部品の実測値から端子間距離１[m]当たりのバイパス容量を求めると５×１０^−１７[F/m]となる。

端子間の静電容量のインピーダンスをＺ_Ｔとすると、直列に接続されている静電容量の透過係数Ｓ_２１Ｔは、次式から求めることが出来る。

以上から、概略の低インピーダンス損失線路部品の透過係数Ｓ_２１Ｂは、次式から求めることが出来る。

式（２１）から求められる本実施例の低インピーダンス損失線路部品の透過係数Ｓ_２１Ｂは、以下の通りであり、測定結果に近い値となっている。

線路長が４[mm]の場合：１[MHz]で−５５[dB]、１０
[MHz]で−６６[dB]、１００[MHz]で−６０[dB]、１[GHz]で−４２ [dB]。線路長が８[mm]の場合：１[MHz]で−６１[dB]、１０
[MHz]で−７２[dB]、１００[MHz]で−６６[dB]、１[GHz]で−４８ [dB]。線路長が１６[mm]の場合：１[MHz]で−６７[dB]、１０
[MHz]で−８０[dB]、１００[MHz]で−７４[dB]、１[GHz]で−５４ [dB]、線路長が２４[mm]の場合：１[MHz]で−７１[dB]、１０
[MHz]で−８９[dB]、１００[MHz]で−７７[dB]、１[GHz]で−５８[dB]

以上の計算結果は、図５、図７と同様に、１０[MHz] 以下では低インピーダンス損失線路と低インピーダンス損失線路部品の透過特性の差はほとんど無く、１０[MHz]を超えると、低インピーダンス損失線路部品では端子間のバイパスによる透過特性の劣化現象が見られ、劣化度は端子間の距離にほぼ比例している。以上から、上記計算式は実用的であると判断できる。

（実施の形態２）
図８は、本発明に係る損失線路の一例である。

図８において、損失線路は、絶縁基板２６、金属箔２０、２２、セパレータに含浸された固体電解質層２７、信号端子箔２３、グランド端子部２４，信号端子部２５によって構成されている。

図９は、本発明に係る低インピーダンス損失線路の一例である。

図９において、低インピーダンス損失線路は、金属箔３３、３４、セパレータに含浸された固体電解質層２８、２９、弁金属箔３０、電源端子部３１、グランド端子部３２によって構成されている。

図１０は、損失線路部品および低インピーダンス損失線路部品の一例である。

図１０において、損失線路部品および低インピーダンス損失線路部品は、図８の構造の損失線路および図９の構造の低インピーダンス損失線路を、脱水凝縮材として作用するカルボジイミド基を含む化合物とエポキシ樹脂とを主成分とする外装樹脂３６で封止し、銅、ニッケル、またはこれらを含む任意の合金から成る信号端子または電源端子３７、およびグランド端子３８を備えている。

（実施の形態３）
実施の形態２の損失線路および損失線路部品の詳細設計例を示す。

図８に示す構造の損失線路において、セパレータに含浸された固体電解質層２７の厚さを５０[μm]とする。固体電解質としてポリチオフェンを使用しその導電率を１０^４、絶縁基板２６としてＦＲ４基板を使用しその比誘電率を４、厚さを１００[μm]、ストリップ導体となるＦＲ４基板上の金属箔２２の厚さを３５[μm]とする。このときのＦＲ４基板とセパレータに含浸された固体電解質層２７を挟んで金属箔２０と金属箔２２で形成されるマイクロストリップ線路の特性インピーダンスを５０[Ω]とすると、このときの金属箔２２の幅は、式（８）から、２８０[μm]となる。損失線路部品の場合においては、絶縁基板２６上に複数のストリップ導体を形成することも出来る。この場合は、少なくとも信号端子はマイクロストリップ線路毎に設ける。

このときの、セパレータに含浸された固体電解質層２７の固有インピーダンスの実数部Ｚ_Ｐは、式（６）から０．５０１[Ω]となる。損失線路を進行するＴＥＭ波は絶縁基板２６中を進行中にセパレータに含浸された固体電解質層２７に透過するが、このときの透過係数Ｓ_２１Γは、式（１０）から、１００[MHz]で０．１２６、１[GHz]で０．２２１、１０[GHz]で０．３８２となる。このときの１ｍｍ^２当たりの静電容量値は、６．６×１０^−１４[F]となる。セパレータに含浸された固体電解質層２７の減衰定数は、式（３）から、１００[MHz]で１．９８７×１０^３、６３７[MHz]で３．６４７×１０^３，１[GHz]で６．２８×１０^３、１０[GHz]で１．９８７×１０^４となる。

セパレータに含浸された固体電解質層２７の減衰定数に透過係数Ｓ_２１Γを掛けた値をαとして式（１１）に代入すると、損失線路の長さｚ毎の透過係数Ｓ_２１αを求めることが出来る。

本実施例では半導体層にセパレータに含浸されたポリチオフェンで形成される固体電解質層を使用しているが、１０^４の導電率を有する半導体は全て使用可能であり、厚さを５０[μm]とすることにより、前記同様の特性インピーダンスと透過特性を有する損失線路を得ることが出来る。

損失線路の低周波帯域の特性である静電容量値による５０[Ω]の測定系の透過係数Ｓ_２１Ｃは、前記１ｍｍ^２当たりの静電容量値の周波数毎のインピーダンス値をＺｃとして、式（１８）に代入することによって求められる。損失線路と測定系の特性インピーダンスは等しいので透過係数Ｓ_２１Γは１である。以上の値を式（１９）に代入すると、本実施例の損失線路の透過係数Ｓ_２１Ａが以下のように求められる。

線路長が６ｍｍの長さの場合、１[GHz]で−７３ｄＢ、１０[GHz]で−３９７ｄＢ、１００[GHz]で−２０６２ｄＢとなる。線路長が１２ｍｍの長さの場合、１００[MHz]で−２６．４ｄＢ、１[GHz]で−１４５ｄＢ、１０[GHz]で−７９４ｄＢとなる。２４ｍｍの長さの場合、１００[MHz]で−５２ｄＢ、１[GHz]で−２９０ｄＢとなる。

本実施例の損失線路部品の信号端子、スイッチング電力端子または電源端子の端子間距離１[m]当たりのバイパス容量は、実施の形態１に対して端子構造が改良されているので実施の形態１の場合の１／２、すなわち５×１０^−１７[F]とする。このときの損失線路部品の透過係数Ｓ_２１Ｂは、式（２１）から求めることが出来、計算結果は以下のようになる。

線路長が６ｍｍの長さの場合、１[GHz]で−５１ｄＢ、１０[GHz]で−３２ｄＢ、１００[GHz]で−１３．７ｄＢとなる。線路長が１２[mm]の場合：１００[MHz]で−２６．４[dB]、６３７[MHz]で−６２[dB]、１[GHz]で−５８
[dB]、１０[GHz]で−３８ｄＢとなる。線路長が２４[mm]の場合：１００[MHz]で−５２[dB]、１[GHz]で−６４ [dB]となる。

（実施の形態４）
実施の形態２の低インピーダンス損失線路および低インピーダンス損失線路部品の詳細設計例を示す。

図９に示す構造の低インピーダンス損失線路において、セパレータに含浸された固体電解質層２８、２９の厚さを４０[μm]とする。固体電解質としてポリチオフェンを使用しその導電率を１０^４、弁金属箔３０の誘電体酸化皮膜の比誘電率を８．５、正バイアス時の厚さを１５[nm]、逆バイアス時の厚さを０[nm]、弁金属箔３０の厚さを５０[μm]、金属箔３３、３４の厚さを１００[μm]とする。このときの１ｍｍ^２当たりの静電容量値は０．５９２[μF]となる。式（６）から、このときの、セパレータに含浸された固体電解質層２８、２９の固有インピーダンスの実数部Ｚ_Ｐは０．１９９[Ω]となる。

低インピーダンス損失線路を進行するＴＥＭ波は正バイアス時の誘電体酸化皮膜中を進行中にセパレータに含浸された固体電解質層２８または２９に透過するが、このときの透過係数Ｓ_２１Γは、式（１０）から、１ [MHz]で０．５６６、１０[MHz]で０．８４６、１００[MHz]で１、２３０[MHz]で０．９８３、１[GHz]で０．８６３、１０[GHz]で０．５８４となる。セパレータに含浸された固体電解質層２７の減衰定数は、式（３）から、１ [MHz]で６２．８、１０[MHz]で１９８．７、１００[MHz]で６２８、２３０[MHz]で９３６、１[GHz]で１．９８７×１０^３、１０[GHz]で３．６７×１０^３となる。

低インピーダンス損失線路の低周波帯域の特性である静電容量値による５０[Ω]の測定系の透過係数Ｓ_２１Ｃは、前記１ｍｍ^２当たりの静電容量値の周波数毎のインピーダンス値をＺｃとして、式（１８）に代入することによって求められる。低インピーダンス損失線路の特性インピーダンス０．６５４[Ω]と測定系の特性インピーダンス５０[Ω]を式（１０）に代入すると透過係数Ｓ_２１Γが求められる。以上の値を式（１９）に代入すると、本実施例の低インピーダンス損失線路の透過係数Ｓ_２１Ａが以下のように求められる。

線路長が３ｍｍの長さの場合、１ [MHz]で−３３ｄＢ、１０[MHz]で−３５ｄＢ、１００[MHz]で−３８ｄＢ、２３０[MHz]で−４２ｄＢ、１[GHz]で−５８ｄＢ、１０[GHz]で−１０９ｄＢとなる。線路長が６ｍｍの長さの場合、１ [MHz]で−３９ｄＢ、１０[MHz]で−４１ｄＢ、１００[MHz]で−４９ｄＢ、２３０[MHz]で−６２ｄＢ、１[GHz]で−１０２ｄＢ、１０[GHz]で−２０４ｄＢとなる。線路長が１２ｍｍの長さの場合、１ [MHz]で−４５ｄＢ、１０[MHz]で−４７ｄＢ、１００[MHz]で−７９ｄＢ、２３０[MHz]で−１１１ｄＢ、１[GHz]で−１９２ｄＢ、１０[GHz]で−３９５ｄＢとなる。線路長が２４ｍｍの長さの場合、１ [MHz]で−５０ｄＢ、１０[MHz]で−５６ｄＢ、１００[MHz]で−１４４ｄＢ、２３０[MHz]で−２０８ｄＢ、１[GHz]で−３７０ｄＢ、１０[GHz]で−７７８ｄＢとなる。

線路長が３ｍｍの長さの場合、１ [MHz]で−３３ｄＢ、１０[MHz]で−３５ｄＢ、１００[MHz]で−３８ｄＢ、２３０[MHz]で−４１ｄＢ、１[GHz]で−４４ｄＢ、１０[GHz]で−２６ｄＢとなる。線路長が６ｍｍの長さの場合、１ [MHz]で−３９ｄＢ、１０[MHz]で−４１ｄＢ、１００[MHz]で−４９ｄＢ、２３０[MHz]で−５７ｄＢ、１[GHz]で−５２ｄＢ、１０[GHz]で−３２ｄＢとなる。線路長が１２ｍｍの長さの場合、１ [MHz]で−４５ｄＢ、１０[MHz]で−４７ｄＢ、１００[MHz]で−７２ｄＢ、２３０[MHz]で−７０ｄＢ、１[GHz]で−５８ｄＢ、１０[GHz]で−３８ｄＢとなる。線路長が２４ｍｍの長さの場合、１ [MHz]で−５０ｄＢ、１０[MHz]で−５６ｄＢ、１００[MHz]で−１４４ｄＢ、２３０[MHz]で−７６ｄＢ、１[GHz]で−６４ｄＢ、１０[GHz]で−４４ｄＢとなる。

（実施の形態５）
図１１は、本発明に係る、損失線路部品および低インピーダンス損失線路部品を印刷配線基板に搭載した状態の一例である。

図１１において、損失線路部品４２は印刷配線基板４７の上面に搭載されている。信号配線４８は、損失線路部品４２の信号端子４６、損失線路部品４２内の損失線路、信号端子４３を経由してＭＰＵの信号端子４１に接続されている。損失線路部品４２のグランド端子４４、４５、およびＭＰＵ３９のグランド端子４０および５７は、ビア５１によってグランドプレーン４９に並列に接続されている。また、損失線路部品４２は、印刷配線基板４７上のＭＰＵ３９に最も近い位置に配置される。

図１１において、低インピーダンス損失線路部品５２は、印刷配線基板４７の下面に搭載され、電源配線５０は、低インピーダンス損失線路部品５２の電源端子５４、低インピーダンス損失線路部品５２内の低インピーダンス損失線路、電源端子５６を経由してＭＰＵの電源端子５８に接続されている。低インピーダンス損失線路部品５２のグランド端子５４および５５は、ビア５１によってグランドプレーン４９に並列に接続されている。また、低インピーダンス損失線路部品５１は、印刷配線基板４７上のＭＰＵ３９に最も近い位置に配置される。

（実施の形態６）
図１２は、本発明に係る、印刷配線基板上に搭載されているＭＰＵに形態２の損失線路または損失線路部品、および低インピーダンス損失線路または低インピーダンス損失線路部品を適用した場合の回路図の一例である。

図１２において、印刷配線基板上に形成されているディジタル回路システムは、直流電源６０、ＭＰＵ６４，ＭＰＵ６４中にＰチャネルMOS
FET６６とＮチャネルMOS FET６７で構成されるドライバ６５、低インピーダンス損失線路または低インピーダンス損失線路部品６２、損失線路または損失線路部品６３、６８、伝送線路６１、およびレシーバ６９から構成されている。

図１３は、ディジタル信号処理回路６４の送信側に接続される損失線路または損失線路部品６８上の孤立電界波と、孤立電界波の振幅の軌跡の一例である。図１４は、ディジタル信号処理回路の直流受電側に接続される損失線路または損失線路部品６３上の孤立電界波と孤立電界波の振幅の軌跡の一例である。

図１３において、ディジタル信号処理回路６４が６８[nm]テクノロジノードのＭＰＵであるとし、送信用のドライバ６５のτを、ＭＰＵコア部ののPチャネルMOSFETのτの２０倍の３２[ps]とする。プリント回路基板の比誘電率を４とすると、ボード上の信号線路上に送信ドライバ６５によって励起される孤立電界波の波長λ_s
は７．５[mm]、孤立電界波の実効周波数は１０[GHz]となる。また、損失線路および伝送線路６１の特性インピーダンスは５０[Ω]、低インピーダンス損失線路の特性インピーダンスは０．６５４[Ω]である。

図１２のＣ点に励起された孤立電界波７８は、損失線路または損失線路部品６８上を、図１３のように振幅を減衰させながらＤ点に向かって進行する。Ｄ点からは減衰せずに到達した孤立電磁波７８の一部はＥ点で反射するが、Ｅ点の電位変化は無視できる程度である。残りはレシーバ６９に向かう。

図１２のＢ点に励起された孤立電界波８０は、損失線路または損失線路部品６３上を、図１４のように振幅を減衰させながらＡ点に向かって進行する。図１２のＡ点には実施の形態２の低インピーダンス損失線路または低インピーダンス損失線路部品６２が接続されている。従って、孤立電界波８０はＡ点で反射して孤立電界波７８と同極性となり、図１３と同様に損失線路または損失線路部品６３上を、振幅を減衰させながらＢ点に向かって進行する。ＰチャネルMOS FET６６がオンの状態を維持していればさらにＣ点を通過してＤ点に向かって進行する。減衰を除けば、Ｃ点以降の孤立電磁波の挙動は、図１２のＣ点に励起された孤立電界波の挙動と同様である。

損失線路または損失線路部品６３および６８上の孤立電界波の振幅の軌跡７９および８１は、式（１１）から求まる減衰曲線となる。しかし、式（１６）で定義した孤立電磁波の波長は、非誘電率が等しければ損失線路または損失線路部品６３および６８上で変化することは無い。

図１２において、例えば、Ｃ点からＤ点に向かって進行する孤立電界波は、図１３に示すように、振幅が減衰する孤立電界波と、減衰する振幅の包絡線の波形の電界が重なっていると考えることが出来る。

すなわち、線路に静電界Ｅを供給する理想直流電源に直接接続されたトランジスタによって導体間隔rの損失線路の送電側に励起された孤立電磁波が、損失線路上をz方向に進行する時の任意の一点における損失線路の電位は、電磁気学での電位の定義に基づいて次式から求められる。

式（２２）から、損失線路または損失線路部品上で孤立電磁波が減衰しても、孤立電磁波は線路の電位を一定に保つことが判る。従って、ＭＰＵ６４中のＰチャネルMOS
FET６６のスイッチングによって励起される孤立電磁波による、損失線路または損失線路部品６３、６８、および伝送線路６１の電位は、図１の場合と全く同様の変化をすることになる。さらに、孤立電磁波の波長は、損失線路または損失線路部品上で変化することは無いので、電位の上昇時間も図１の場合と全く同様にＭＰＵ６４中のＰチャネルMOS
FET６６のτのみに依存することになる。

電磁気学によると、伝送線路上の電位を変化させることが出来るのは電磁波のみであって、静電磁界は自ら変化することが出来ない。スイッチング波の上昇部または降下部以外は時間的な変化のない電磁界すなわち静電磁界が支配する領域である。または、スイッチング波の上昇部または降下部以外は定常状態すなわち直流の支配する状態である。損失線路または損失線路部品は、静電磁界または直流には作用しないので、導体電流による電位降下が無い限り、スイッチング波の上昇部または降下部以外の電位の定常値は、直流電源電圧に等しくなければならない。式（２２）は、スイッチング波の上昇部または降下部以外の電位が常に定常値に保たれることを意味している。

図１２において、レシーバ６９が接続されている。レシーバ６９を構成する電界効果トランジスタは静電界で作用する素子であって電磁波は電界効果トランジスタの基本動作には寄与しない。

損失線路または損失線路部品６８上を進行することによって大きく減衰した孤立電磁波は、レシーバ６９のゲート容量を変位電流または電束電流として透過する。透過した孤立電磁波は、もはや電磁干渉を引き起こすほどのエネルギーは保有していない。また、ゲート容量によって直流電源からの静電エネルギーが断たれるので、電界効果トランジスタより先の定常電位を上昇させることは出来ない。レシーバ６９に進入したわずかのレベルの孤立電磁波は、内部で吸収され、または空間に放射して消費されてほぼ消滅する。損失線路または損失線路部品６３、６８、および伝送線路６１の特性インピーダンス整合は必要であるが、伝送線路６１に対する整合終端処理は不要である。

（実施の形態７）
以下では、実施の形態３で設計した有効線路長３[mm]の損失線路部品、および実施の形態４で設計した有効線路長６[mm]の低インピーダンス損失線路部品を使用し、実施の形態５方法でＭＰＵを搭載するボードを使用する情報技術装置の不要電磁波の漏洩抑止効果を推定する。上記有効線路長の低インピーダンス損失線路部品では不要電磁波のＶＣＣＩ許容値を満たせない場合は、より長いタイプを使用することにする。

不要電磁波は３２０[MHz]から６[GHz]までを推定するが、計算は、本例においては最も厳しい周波数である２３０[MHz]について行う。このときの、損失線路部品のＳ_２１は−４１ｄＢ、低インピーダンス損失部品のＳ_２１は−６２ｄＢである。

本実施の形態のＭＰＵ６４の最大消費電力を１００[W]とする。ＭＰＵ６４内のインバータの動作率を２５％とすると平均費電力はを２０[W]となる。ＭＰＵ６４は多種の電源電圧を使用するので合計５個の低インピーダンス損失線路部品を使用する。ＭＰＵ６４から到来する不要電磁波は５個に均等に印加されると仮定すると１個あたりは４[W]となる。ＭＰＵ６４内のインターコネクトの特性インピーダンスは全て２００[Ω]前後で等しいと仮定すると、インバータがスイッチング時のエネルギーの３／４が電源側に向かう。従って、３[W]となる。

放射するまでの過程で多くの箇所で反射を繰り返すことによってその０.１％のエネルギーが２３０[MHz]から１[GHz]の間の１つの周波数に存在すると仮定すると、ＶＣＣI（ＣＩＳＰＲ）
規格を満たす場合に最も厳しいと考えられる２３０[MHz]の電磁波が低インピーダンス損失線路部品を透過するときのエネルギーは、２．３８[μW]となる。このうちの０.１％が大気中に放射されるとすると、そのエネルギーは２．３８[nW]となる。

この量の線形電磁波が放射されたときの１０[m]の距離での電界強度Ｅは、ＩＥＣ（ＣＩＳＰＲ）１６−２−３に示されている次式から求めることが出来る。

式(２３)からこのときの１０[m]の距離での電界強度Ｅを求めると、３４．２[μV/m]、すなわち３１
[dBμV/m]となる。この値はＶＣＣI（ＣＩＳＰＲ）規格のクラスＢの許容値３７[dBμV/m]を６[dBμV/m]下回る。

以上の試算はＭＰＵから電源分配回路に漏洩する消費電力の３／４に達する不要電磁波に対する低インピーダンス損失線路部品の効果に限定して行ったが、消費電力の１／４の不要電磁波が存在する信号線路においては、損失線路または損失線路部品を使用することによって、同様にＶＣＣI（ＣＩＳＰＲ）規格のクラスＢの放射許容値を十分に満たすことが出来る。

印刷配線基板に低インピーダンス損失線路や損失線路を埋め込んで使用すれば、部品の場合の端子間電磁結合が非常に小さくなるので、不要電磁放射やクロストークはさらに大きく抑圧される。

この発明は、クロック回路やディジタル信号処理回路をソリトンの一種である孤立電磁波の挙動と見なす孤立電磁波コンセプトに従っている。本発明は、損失線路や低インピーダンス損失線路の設計をスイッチングトランジスタの上昇時間で求められる単一の実効周波数で行うことを可能とするとともに、クロック回路やディジタル信号処理回路を電磁波回路として設計する場合の損失線路には不可欠と考えられていた整合終端抵抗を不要とするので、ディジタル回路システムの設計に熟練技術者が不要となる。本発明は、多数のＥＭＣ対策部品や対策材料を不要とし、クロストークや電源ノイズを実用上ゼロとするため、ディジタル回路システムの性能を向上させることが可能となる。本発明は、ディジタル回路システムの大幅な小型軽量化、低価格化を可能とする。

図１は、インバータに関する電磁波等価回路の一例である。図２は、線路上の電源側の電位波形と電界波形の一例である。図３は、線路上の抵抗側の電位波形と電界波形の一例である。図４は、試作した低インピーダンス損失線路の構造の一例である。図５は、試作した図４の構造の低インピーダンス損失線路のＳ₂₁特性の一例である。図６は、試作した低インピーダンス損失線路部品の構造の一例である。図７は、試作した図６の構造の低インピーダンス損失線路部品のＳ₂₁特性の一例である。図８は、本発明に係る損失線路の一例である。図９は、本発明に係る低インピーダンス損失線路の一例である。図１０は、損失線路部品および低インピーダンス損失線路部品の一例である。図１１は、本発明に係る、損失線路部品および低インピーダンス損失線路部品を印刷配線基板に搭載した状態の一例である。図１２は、本発明に係る、印刷配線基板上に搭載されているＭＰＵに、形態２の損失線路または損失線路部品、および低インピーダンス損失線路または低インピーダンス損失線路部品を適用した場合の回路図の一例である。図１３は、スイッチング素子の送電側に接続される損失線路または損失線路部品上の孤立電界波と孤立電界波の振幅の軌跡の一例である。図１４は、スイッチング素子の受電送側に接続される損失線路または損失線路部品上の孤立電界波と孤立電界波の振幅の軌跡の一例である。

符号の説明

１インバータ
２、６６ＰチャネルMOS FET
３、６７ＮチャネルMOS FET
４、６０直流電源
５、６１伝送線路
７整合終端抵抗
８信号線路上の孤立電界波
９信号線路の電位波形
１０電源線路上の孤立電界波
１１電源側の線路の電位波形
１２銀ペースト層
１３陽極箔
１４絶縁体層
１５固体電解質層
１６カーボンペースト層
１７気密封止樹脂
１８陽極端子
１９陰極端子
２０、２２、３３，３４金属箔
２３信号端子箔
２４、３２グランド端子部
２５信号端子部
２７，２８、２９セパレータに含浸された固体電解質層
２６絶縁基板
３０弁金属箔
３１電源端子部
３５信号端子または電源端子
３６気密封止樹脂
３７、５３、５６電源端子
３８、４０、４４、４５、５４、５５、５７グランド端子
３９、６７ＭＰＵ
４１、４３、４６信号端子
４２損失線路部品
４７印刷配線基板
４８信号配線
４９グランドプレーン
５０電源配線
５１ビア
６２低インピーダンス損失線路または低インピーダンス損失線路部品
６３，６８損失線路または損失線路部品
６５ドライバ
６９レシーバ
７８損失線路または損失線路部品上の孤立電界波
７９、８１孤立電界波の振幅の軌跡
８０低インピーダンス損失線路または低インピーダンス損失線路部品上の孤立電界波

Claims

直流電源と、ディジタル信号処理回路と、該ディジタル信号処理回路の直流受電端に接続される電源分配線路と、前記ディジタル信号処理回路の送信端に一端が接続される信号伝送線路と、該信号伝送線路の他端に接続される受信回路とで構成されるディジタル回路システムにおいて、損失線路が、前記ディジタル信号処理回路の直流受電端に接続される前記電源分配線路の全てを構成、または電源分配線路の前記ディジタル信号処理回路側の一部を構成することを特徴とする、ディジタル回路システム
請求項１記載のディジタル回路システムにおいて、低インピーダンス損失線路の一端が、直接または伝送線路を介して前記直流電源に接続され、前記低インピーダンス損失線路の他端が、直接または前記損失線路または前記伝送線路を介して前記ディジタル信号処理回路の直流受電端に接続されることを特徴とする、ディジタル回路システム
請求項１から請求項２記載のディジタル回路システムにおいて、前記ディジタル信号処理回路が、半導体集積回路、または一つ以上のトランジスタで構成される回路モジュールであることを特徴とする、ディジタル回路システム
請求項１から請求項３記載のディジタル回路システムにおいて、前記伝送線路が、特性インピーダンスの定まっている、マイクロストリップ線路構造、または平行板線路構造、またはストリップ線路構造、または同軸線路構造、またはレッヘル線路構造、またペア線構造であることを特徴とする、ディジタル回路システム
請求項１から請求項４記載のディジタル回路システムにおいて、前記ディジタル信号処理回路が、印刷配線基板に搭載されることを特徴とする、ディジタル回路システム
請求項１から請求項５記載のディジタル回路システムにおいて、前記損失線路が、絶縁層と該絶縁層に隣接する半導体層、または０．１[S/m]以上の導電率を有する絶縁層を有し、少なくとも１０ [MHz]から１００[GHz]の帯域において、該損失線路に接続される前記伝送線路の特性インピーダンスにそれぞれ等しいかまたは実用上等しいと判断できる特性インピーダンスと、１０[nep/m]（ネパー/メートル）以上の減衰定数を有することを特徴とする、ディジタル回路システム
請求項１から請求項６記載のディジタル回路システムにおいて、前記低インピーダンス損失線路が、絶縁層に隣接する半導体層を有し、少なくとも１ [MHz]から１０[GHz]の帯域において前記伝送線路および前記損失線路の特性インピーダンスに対して１／５０以下または１[Ω] 以下の特性インピーダンスと、１００[nep/m]（ネパー/メートル）以上の減衰定数を有することを特徴とする、ディジタル回路システム
請求項１から請求項７記載のディジタル回路システムにおいて、前記損失線路が、絶縁基板と、前記絶縁基板の一つの面に形成された１本以上のストリップ金属箔と、前記絶縁基板の他の面に対向して配置される平板金属箔と、該平板金属箔と前記絶縁基板の間に配置または形成される固体電解質を含む有機半導体または不純物をドーピングしたシリコンを含む無機半導体またはこれらの混合体からなる半導体層とから成り、印刷配線基板に埋め込んで形成、または前記印刷配線基板上に搭載する部品として形成されて使用されることを特徴とする、ディジタル回路システム
請求項１から請求項８記載のディジタル回路システムにおいて、前記低インピーダンス損失線路が、弁作用金属から成り両面にエッチング部が形成され該エッチング部の表面に前記絶縁体層として誘電体酸化被膜が形成された陽極箔と、固体電解質によって前記陽極箔の両面の誘電体酸化皮膜上に形成される第１の半導体層と第２の半導体層と、前記第１の半導体層に貼付される第１の導体層を形成する金属箔と、前記第２の半導体層の表面に貼付される第２の導体層を形成する金属箔とからなり、前記印刷配線基板に埋め込んで形成、または前記印刷配線基板上に搭載する部品として形成されて使用されることを特徴とする、ディジタル回路システム
請求項１から請求項９記載のディジタル回路システムにおいて、前記損失線路の前記ストリップ金属箔および前記低インピーダンス損失線路の前記第１の導体層が、前記印刷配線基板の信号導体にそれぞれ直列に挿入され、前記損失線路の平板金属箔および低インピーダンス損失線路の第２の導体層が、前記伝送線路を構成するグランド導体に並列に接続されることを特徴とする、ディジタル回路システム
請求項１から請求項１０記載のディジタル回路システムにおいて、前記印刷配線基板上に搭載する部品として形成される損失線路部品が、前記損失線路と、該損失線路の前記第２の金属箔の長さ方向の両端部に装着される信号端子箔と、前記第１の金属箔の長さ方向の両端部よりやや内側に備えられるグランド端子部とを有し、少なくとも前記信号端子箔の信号端子部および前記グランド端子部を除く前記損失線路が、外装樹脂で封止され、前記信号端子箔の一部および前記グランド端子部の一部をそれぞれの対向面側に前記外装樹脂の表面に沿って折り曲げることによって信号端子およびグランド端子が形成されることを特徴とする、ディジタル回路システム
請求項１から請求項１１記載のディジタル回路システムにおいて、前記印刷配線基板上に搭載する部品として形成される低インピーダンス損失線路部品が、前記低インピーダンス損失線路と、該低インピーダンス損失線路の前記第１の陰極層の長さ方向の両端部に装着された電源端子部と、前記第２の陰極層の長さ方向の両端部よりやや内側に装着されたグランド端子部とを有し、前記電源端子部の一部および前記グランド端子部の一部を残して外装樹脂で封止され、前記電源端子部の一部および前記グランド端子部の一部をそれぞれの対向面側に前記外装樹脂の表面に沿って折り曲げることによって電源端子およびグランド端子が形成されることを特徴とする、ディジタル回路システム
請求項１から請求項１２記載のディジタル回路システムにおいて、該ディジタル回路システムが、コンピュータ、通信機器、放送機器、マルチメディア機器、医療機器、計測機器、車載機器、ファクトリーオートメーション機器、動力機器、航空機、航空／交通管制機器、流通端末機器、携帯電話機、携帯端末機器、ゲーム機器、家庭電化機器、設計自動化機器、事務機器であることを特徴とする、ディジタル回路システム