JP2010045470A - 損失線路 - Google Patents

損失線路 Download PDF

Info

Publication number
JP2010045470A
JP2010045470A JP2008206584A JP2008206584A JP2010045470A JP 2010045470 A JP2010045470 A JP 2010045470A JP 2008206584 A JP2008206584 A JP 2008206584A JP 2008206584 A JP2008206584 A JP 2008206584A JP 2010045470 A JP2010045470 A JP 2010045470A
Authority
JP
Japan
Prior art keywords
line
loss
lossy
wave
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008206584A
Other languages
English (en)
Inventor
Hirokazu Toya
弘和 遠矢
Norihisa Tooya
紀尚 遠矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cast Kk I
I Cast Inc
Original Assignee
Cast Kk I
I Cast Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cast Kk I, I Cast Inc filed Critical Cast Kk I
Priority to JP2008206584A priority Critical patent/JP2010045470A/ja
Publication of JP2010045470A publication Critical patent/JP2010045470A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】ディジタル回路やスイッチング回路において、信号線路間のクロストークを低減させるとともに、整合終端回路が不要で信号品位に関する問題を解決する伝送線路構造を提供する。
【解決手段】損失線路の基本構造は、導体２１、絶縁体２３、半導体２２によって構成されている。損失線路は、スイッチングパルスを伝送する伝送線路構造の一部又は全てを構成する。損失線路は、少なくとも１０ [MHz]から１００[GHz]の帯域において１０[nep/m]（ネパー/メートル）以上の減衰定数を有し、損失線路を進行する孤立電磁波の振幅は大幅に減衰するが、損失線路の電位は初期値に保たれる。損失線路を進行する孤立電磁波の波長は保たれるので、信号電圧の上昇／降下時間は初期値に保たれる。損失線路を進行する孤立電磁波の振幅は大幅に減衰するので、クロストークは生じず整合終端回路も不要となる。
【選択図】 図８

Description

本発明は、スイッチングパルス用の伝送線路に関し、特に、１００[ps]以下の上昇または降下時間を有するトランジスタを使用するディジタル回路システムにおけるクロストーク、電源ノイズ、および不要電磁放射を抑圧することが出来る損失線路に関する。
近年、コンピュータを初めとするディジタル回路システムの高性能、小型化の要求が強い。ディジタル回路システムを構成するトランジスタの高速化は、高性能化や小型化に効果があるが、電磁ノイズや消費電力が増えると考えられて来た。
ＩＥＣにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるＣＩＳＰＲ３２の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０[MHz]から６[GHz]まで、電源ラインおよび通信線による伝導妨害波について１５０[kHz]から３０[MHz]までが規制の対象となる。許容値は従来の情報技術装置向けのＣＩＳＰＲ２２と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。
一方、半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。非特許文献１によると、２００７年のテクノロジノードにおける高性能ＭＰＵのＰチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ps]（ピコ秒）であり、電源電圧は１．１[V]である。
電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。
定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長く回路内での電磁波の挙動が強弱振動だけと見なしても通常の界路設計においてほぼ不都合が生じないと見なされる状態である。低周波アナログ回路や、およそ１[ns]以上の立ち上がり時間を有するトランジスタと１０[cm]以下の長さの配線で構成される回路は、実用上、準定常状態と見なすことの出来る回路の一例であるとされて来た。
電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。
電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。
マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。マックスウエルは、１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することをこの式を用いて理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。
電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge
impedanceまたはwave impedance）と呼ばれる。
電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。
電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。
式（３）において、γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、nep/m（ネパー／メートル）の単位で表される。１
[nep/m]は、１メートル進行して振幅がexp-1または０.３６８倍に減衰することを意味する。
電磁気学によると、式（３）中のγ 2を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ/ε０ω）を実数部（εr）で割った値を誘電体損失の正接と呼び、tanδで表す。但し、tanδは、電磁気学上、深い意味を持たない。
電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。
電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。
回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては、導体中を電荷の移動による電流が流れることが出来る。
物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸方向にはわずかな電界しか印加されないので、電荷の平均移動速度は極めて遅い。
例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（dq/dt）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[mm/s]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給が支障なく行われる。
伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。
電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（dq/dt）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数ではない電流密度Jに対応させている。
交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前である。また、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で、同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。
電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では、波動の主体をスカラー量のラプラシアンとするベクトル関数で表現し、波動の主体を特定していない。導体電流が導体間電圧とともに波となることが、電気回路を支配する電磁気学と整合していなので、電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られる電信方程式は、電磁気学とは無関係であり、また電磁気学に整合していないことになる。
電流の定義が電磁気学に整合していないとなると、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する事態が生じる可能性がある。電気通信工学にはこのような問題が内在するが、歴史が古く伝送線路設計への豊富な適用実績を背景に、従来通りの連続波を対象とする伝送線路設計では電磁気学との矛盾が顕在化しないよう、工夫が施されている。
スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であると言う考え方が支配的である。しかし電気通信工学のディジタル回路への実用実績が少ないため、電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する可能性がある。
電磁気学によれば、絶縁された２本の導体で構成される伝送線路に印加された電磁波は、ＴＥＭモードとなって準光速で進行する。絶縁が真空であれば進行速度は高速となる。このとき伝送線路で観測される電流や電圧は、それぞれ式(１)および式(２)から求められ、実態は伝送線路の導体ではなくて絶縁体中を進む電界波と磁界波である。電気通信工学によると、伝送線路上のＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。
電磁気学と電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。平板導体や絶縁体の材料特性は、伝送線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。
電気通信工学によると、直径ａの２本の導線の中心間を距離ｄだけ離して平行に配置した構造の、レッヘル線路の特性インピーダンスは次式から求めることが出来る。
電気通信工学によると、実用的なマイクロストリップ線路ならびに平行板線路の特性インピーダンスは次式から求めることが出来る。
電気通信工学によると、既知の特性インピーダンスＺ０を有する伝送線路を通して未知の特性インピーダンスＺ１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ１１は、次式で表される。
電気通信工学によると、反射係数がＳ１１である、線路間の透過係数Ｓ２１Γは、次式で表される。
電気通信工学によると減衰定数α１を超える損失線路の透過係数Ｓ２１αは、次式で表される。
電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。
高速ディジタルデータ通信機器の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う伝送線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う伝送線路設計には、電磁気学との矛盾があり適さない。
高速ディジタルデータ通信機器や高周波電力変換器おける直流電源は、回路に電荷を供給すると考えられている。
電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、単位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。この事実はあまり知られていない。
修正された電磁気学によると、電界に関する静電（electrostatic）エネルギーｗＥは、次式で表される。
このように、静電エネルギーｗＥは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして媒質に蓄積していることになる。
なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギーｗＣは、電極距離をｄ、電極面積をＳとすると、次式で表される。
電磁気学によると磁界に関する静磁気（magnetostatic）エネルギーｗＨは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。
電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギーwＬは、リアクトルの磁路長をl 、磁路の断面積をSとすると、次式で表される。
非特許文献４および非特許文献５に示される孤立電磁波コンセプトによると、半導体集積回路内のトランジスタは、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。ディジタル回路システムを構成する回路モジュール内のトランジスタも同様である。
トランジスタのスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。
前記孤立電磁波コンセプトによると、トランジスタがオフからオンにスイッチングする瞬間に、トランジスタの電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。
図１は、インバータに関する電磁波等価回路の一例である。
図１において、特性インピーダンスＺ0の伝送線路の途中にインバータ１が接続されており、特性インピーダンスＺ0の伝送線路５は直流電源４とインバータ１との間に接続されて電源線路を構成し、特性インピーダンスＺ0の伝送線路６はインバータ１と整合終端抵抗７との間に接続されて信号線路を構成している。インバータ１は、ＰチャネルMOS
FET２とＮチャネルMOS FET３によるコンプリメンタリー構成である。
図１において、インバータ１のオン状態とは、ＰチャネルMOS FET２がオンでＮチャネルMOS FET３がオフの状態であり、インバータ１のオフ状態はその逆である。伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。
図２は、線路上の電源側の電位波形と電界波形の一例である。図３は、線路上の抵抗側の電位波形と電界波形の一例である。
図２は、インバータ１がオン時の伝送線路６上の電位波形９と、電磁気学に示される電位の定義から逆算して求められる伝送線路６上を進む電界波形８とを示す。図３は、インバータ１がオン時の伝送線路５上の電位波形１１と、電磁気学に示される電位の定義から逆算して求められる電源側の伝送線路５上を進む電界波形１０とを示す。
図２および図３に示すように、インバータ１のスイッチングによって生じる電界の波形は、トランジスタの立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数（significant frequency）を有する正弦波の半波形に近似している。実効周波数の考え方を引用すると、前記近似の確かさ（accuracy）は、９２％以上と見込まれる。従って、設計だけに限ると実用上、実効周波数で行うことが出来る。
図１から図３において、インバータ１がオンすると、図１中のＢ点とＣ点の電位は等しくＥ/２[V]となる。インバータ１によって励起された、お互い逆極性を有する伝送線路６上を進む孤立電界波８と伝送線路５上を進む孤立電界波１０は、それぞれインバータ１に対して反対方向に進む。伝送線路６上を進む孤立電界波８は、伝送線路６の電位を０[V]からＥ/２[V]に上昇させつつ進み、整合終端抵抗７に向かう。一方、伝送線路５上を進む孤立電界波１０は、伝送線路５の電位をＥ[V]からＥ/２[V]に降下させつつ直流電源４に向かって、それぞれ伝送線路を構成する絶縁体中を準光速で進行する。
前記孤立電磁波コンセプトによると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。
従来の伝送線路構造については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
特開２００１−１１１１８４（Ｐ２００１−１１１１８４Ａ） 特開２００１−２８４８７８（Ｐ２００１−２８４８７８Ａ） 特開２００２−４３７６０（Ｐ２００２−４３７６０Ａ） 特願２００３−２１２２０（Ｐ２００３−２１２２０） 特開平６−２４３７３０ 特開平８−６４０３７ 特開２００６−３０９９６１（Ｐ２００６−３０９９６１Ａ） TheInternational Technology Roadmap For Semiconductors（ITRS）2007 Edition． H.B.Bakoglu 著 「Circuits, Interconnections,and Packaging for VLSI」、1990、 Addison - WesleyPub． Hirokazu Tohya and Noritaka Toya著 「A Novel Design Methodology of the On - ChipPower Distribution Network Enhancing the Performance and Suppressing EMI of theSoC」、IEEE International Symposium on Circuits and Systems 2007、 pp. 889-892、May 2007. 遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No. 149、 EE2007-20、pp.73-78、2007年7月. S. B. Bulumulla,M. F. Caggiano, D. J. Lischner,R. K. Wolf 著「A Comparison of Large I/O FlipChip and Wire Bonded Packages」、IEEE 2001 Electronic Components and Technology Conference、2001．
解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、個別素子の中の半導体素子で高調波ノイズの発生した信号を高損失層に形成されたノイズ抑制回路に通過させることによって、高調波ノイズを取り除くために、周波数１ＭＨｚにおける誘電正接が０．０００７以下の低損失誘電体材料からなる低損失層で、周波数１ＭＨｚにおける誘電正接が０．００１以上の高損失誘電体材料からなる高損失層を挟んで基体を構成し、高周波信号が通過する伝送線路やカップリングコンデンサなどの低損失回路を低損失層に形成し、ノイズ成分を抑制するためのノイズ抑制回路を高損失層に形成し、基体の上部には半導体素子や大容量のコンデンサなどの個別素子を搭載する技術を開示している。
特許文献１において、高損失層にはストリップ線路が形成されロウパスフィルタとして作用させることを目的とし、コンデンサは、低損失層で形成して高損失層のストリップ線路にビアで接続する例を、等価回路を併用して紹介している。特許文献１は、低損失の伝送線路の一部に高損失のロウパスフィルタを接続するというものであって、伝送線路全体または大部分を損失線路で構成するというものではなかった。また特許文献１は集中要素モデルを扱う交流回路理論と分布要素モデルすなわち線路モデルを扱う電気通信工学の考え方を混同して使用している。
不要輻射を抑圧するために信号線路にロウパスフィルタを使用することはよく知られている。特許文献１では不要なノイズを高調波ノイズとしている。一方、ディジタル回路における高調波は、信号である矩形波を形成している要素である。ロウパスフィルタは、設計が最適に成されないと、ディジタル機器の情報処理速度に直結する信号品位（シグナルインテグリティ）を阻害することもよく知られている。特許文献１は、高調波ノイズの抑圧にのみ注目し、信号品位への影響を考慮していない。、従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、半導体集積回路素子のような高密度集積された微少な電子回路の高周波伝導ノイズの除去に極めて有効な高周波磁気損失特性に優れた磁気損失材料を備えた、ロウパス機能を有する配線基板を提供するために、信号線の導体パターンを設けた少なくとも一層の基板と、前記基板上又は導体パターン上の少なくとも一部に設けられ磁性薄膜とを備えており、この磁性薄膜についての組成を詳細に開示している。
不要輻射を抑圧するために信号線路にロウパスフィルタを使用することはよく知られている。ロウパスフィルタは、設計が最適に成されないと、ディジタル機器の情報処理速度に直結する信号品位（シグナルインテグリティ）を阻害することもよく知られている。特許文献３は、誘導性の高周波ノイズの抑圧にのみ注目し、それによって阻害される信号品位への影響を考慮していない。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、多層プリント回路基板において、ＩＣやＬＳＩのスイッチング時、あるいはこれらが動作している時に電源層とグランド層からなる電源系から発生する放射電磁ノイズを抑えるために、電源層とグランド層の間の絶縁材を、絶縁体磁性材料層を含む多層構造とし、電源層を配線状導体で構成し、かつその電源供給線の長さを、絶縁体磁性材料層の磁性損失が電源層およびグランド層からなる電源系における共振を抑制する長さにした多層プリント基板、あるいは、電源層とグランド層の間の絶縁材を層状の絶縁体磁性材料を含む多層構造とし、電源層は平面導体とし、かつ絶縁体磁性材料の周波数特性に適合するコンデンサを信号層に実装した多層プリント基板を採用する技術を開示している。
特許文献４は、集中要素モデルを扱う交流回路理論と分布要素モデルすなわち線路モデルを扱う電気通信工学の考え方を混同して使用している。このように、アイデアがマックスウエルによって確立された電磁波理論に基づいていないため、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第５は、特許文献５に関する。特許文献５は、半導体素子（スイッチング素子）のスイッチング動作に伴って誘起される電磁波を原因とする、半導体集積回路内やパッケージ内、又は印刷配線基板内での誘導干渉や信号ケーブルや機器からの電磁放射等の電磁干渉問題を低減するために、該透過率が“０”と見なされ、電磁波の周波数が１０〜１００[GHz]の周波数帯域に含まれる場合の配線容量が１００[pF]以上である線路素子に関する技術を開示している。
特許文献５において、線路素子のインピーダンスを集中定数素子であるコンデンサのインピーダンスを求める式で求めている。配線容量を１００[pF]以上とするために絶縁膜を薄くし、これによって線路の透過率が小さくなることをデータで示しているが、電磁波理論または電気通信工学に基づくと、配線容量の増加と透過率の低減との間には直接の関係は無い。以上のように、電磁干渉の低減策がマックスウエルによって確立された電磁気学に基づいていないため、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
解決しようとする問題点の第６は、特許文献６に関する。特許文献６は、シールド材をグランドに接地するため別途ドレイン線を設ける必要がなく、製造コストが低廉でシールド性能に優れたフラットケーブルを提供するために、フラットケーブルの表面をシールド材によって被覆し、このシールド材を絶縁層によって絶縁被覆し、前記シールド材を、ドレイン線としてフラットケーブルの導線露出部に布設される接続突片によって接続受け側でグランドに接続する技術を開示している。
特許文献６において、フラットケーブルの表面をシールド材によって被覆し、このシールド材を絶縁層によって絶縁被覆し、さらに前記シールド材を接続受け側でグランドに接続するために、ケーブルの製造コストが上昇する。この技術は外部への電磁波の漏洩防止には効果があると思われるが、ケーブルを構成する配線間のクロストーク防止には効果が無い。また、ケーブルの受信側では線路単位毎の整合終端が必須であった。
解決しようとする問題点の第７は、特許文献７に関する。特許文献７は、高周波領域においても充分なシールド効果を発揮し、かつ端末処理や接続処理の端末加工性にもすぐれたシールド型多心フラットケーブルと、その製造方法を提供するために、導体上に発泡プラスチック絶縁層を具えた絶縁線心の複数本とアース線を平行に配列し、この上下より片面に導電層を有する発泡プラスチック体で、上記導電層を内側にしてサンドイッチ状に一体化して成るシールド型多心フラットケーブルとその製造方法を開示している。
特許文献７において、開示された技術を採用すると、ケーブルの製造コストが上昇する。この技術は外部への電磁波の漏洩防止には効果があると思われるが、ケーブルを構成する配線間のクロストーク防止には効果が無い。また、ケーブルの受信側では線路単位毎の整合終端が必須であった。
解決しようとする問題点の第８は、特許文献８に関する。特許文献８は、フラットケーブル２枚を重ねたときにも、両フラットケーブルの導線が互いに近接せず、クロストークノイズを低減して電子機器の誤動作を防止するために、フラットケーブルの絶縁体の一面に、複数の帯状突起部を設け、他のフラットケーブルとは帯状突起部が設けられた面とが対向するようにして重ねることによって両フラットケーブルの間隔を確保しクロストークノイズを低減する技術を開示している。
特許文献８において、開示された技術を採用するとケーブルを重ねたときの厚さが増加する。この技術はクロストーク防止には効果があると思われるが、外部への電磁波の漏洩防止には効果が無い。また、ケーブルの受信側では線路単位毎の整合終端が必須であった。
解決しようとする問題点の第９は、非特許文献５に関する。非特許文献５は、多くのＩ／Ｏ端子を有する大規模ＡＳＩＣのＩ／Ｏ配線の周波数特性を、ワイヤボンディングパッケージとフリップチップパッケージについて比較している。ネットワークアナライザを使用して測定した透過特性である（Ｓ２１）および反射特性である（Ｓ１１）から、
フリップチップパッケージの方が、 ワイヤボンディングパッケージより良好な特性を得たとしている。
非特許文献５において、伝送線路特性が良質であるための条件の一つは透過率が高いこととされている。非特許文献５は、ディジタルは、多数の高調波で構成されている歪み波であるという、フーリエ変換の考え方に従った考え方である。この考え方に従うと、単線配線であり周囲の絶縁体の非誘電率が非常に小さいために、電磁界解析を行うと非常に短い長さであるのも関わらず非常に小さい透過率が得られるオンチップインターコネクトで、数ギガヘルツのディジタル波通信が可能であるという事実の合理的な説明が不可能である。従って、開示された技術によって、ディジタル機器の信号品位（シグナルインテグリティ）や電磁環境適合性（ＥＭＣ）を共に大幅に高めることは不可能であった。
電磁気学の定義に従うと、ディジタル信号処理回路の多くは準定常回路に該当すると考えられ、設計には交流回路理論が使用されている。準定常状態の回路は電磁波理論が支配しているが、回路を定常と見なして設計や解析しても実用上の誤差が少ないということを意味する。ディジタル信号処理回路のトランジスタのスイッチング速度が向上すると電磁ノイズが増加し、その対策は非常に難しいとされている。スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、電磁ノイズの増加が、ディジタル回路システムの高周波化を妨げている大きな要因の一つとなっている。
定常回路を扱う交流回路理論では、電磁波である電磁ノイズの対策は不可能であることは自明である。従って、トランジスタの高速化に伴って発生する電磁ノイズ問題を解決するためには、ディジタル回路システムを構成する配線の設計において、配線の長さにかかわらず電磁波理論を適用する必要があることになる。
アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。従って、特に低周波アナログ回路の設計においては、マックスウエルが確立した電磁波理論の代わりに、定常状態の回路を扱う交流回路理論を適用しても、実用上、問題が生じることはほとんど無かった。
一方、クロック回路やディジタル信号処理回路は、アナログ回路と異なり、状態の変化の期間が短く変化の始まりと終わりは明確である。ディジタル信号処理回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は、電磁気学に従い大きなレベルの電磁波を励起する。ディジタル信号処理回路における電界または磁界の変化は一般に間歇的である。さらに、周波数制御型のディジタル信号処理回路においては、スイッチングの周期は不定である。
以上のようにアナログ回路とディジタル信号処理回路は、電磁気学の観点からは大きく異なっている。しかし、クロック回路やディジタル信号処理回路で構成される半導体集積回路の設計や解析には、従来からアナログ回路と同様、交流回路理論が使用されて来た。この原因の一つは、スイッチング波がひずみ波の一種とみなされて来たことに因る。
フーリエ変換法によると、ひずみ波は正弦波である多数の高調波から構成されているとされる。これらの高調波は始まりと終わりが無い多数の正弦波である。そうであるとすれば、回路上の信号を高調波毎に解析してその結果を加算すれば、クロック回路やディジタル信号処理回路の解析が可能となる。このように、フーリエ変換法は、クロック回路やディジタル信号処理回路の設計や解析に従来のアナログ回路に関する手法が適用出来るという、利便性の高い道を開いている。
フーリエ変換法(Fourier transform)と呼ばれ、1812年に提出されアカデミー大賞を受賞した「熱の解析的理論」の中でフランス人のJoseph
Fourierによって最初に使用された。
フーリエ変換法は数学の一手法であり、汎用性はあるが、上位理論である電磁気学との整合性を確認した上で電気電子回路の設計や解析に採用されている訳ではない。
従って、クロック回路やディジタル信号処理回路の設計や解析にフーリエ変換法を適用しているのは、前述の電気通信工学においてダランベールの波動方程式のみに依存して導体電流と導体間電圧が光速でと進行するとしているのと同様、物理学の観点からは誤用と考えるべきである。
スイッチング波形をひずみ波として扱うと、損失を有する損失線路をスイッチング波が進行した場合に、観測結果と解析結果との間で齟齬が生じる。たとえばデューティが１／１０で繰り返し周波数が１[GHz]のスイッチング波をフーリエ変換すると振幅の１／１０の値の直流成分と１[GHz]を基本波とする高調波とに分解できる。直流電流はほとんど流さないＣＭＯＳ回路を使用する半導体集積回路内のある長さの配線または伝送線路が、１[GHz]の振幅を１／２に低下させる損失を有しているとすると、配線または伝送線路の終端でのスイッチング波の振幅は、解析結果ではほぼ１／２以下に低下する。
しかし、電磁気学に従うと、スイッチング波の定常振幅は直流電源から供給される静電エネルギーによって維持される。静電エネルギーは波動エネルギーではないので配線または伝送線路の損失の作用は受けない。従って、伝送線路の終端で観測されるスイッチング波の振幅は減衰しないはずである。
この事実は、スイッチング波をひずみ波として扱うことが誤りであることを示している。また、この事実は、フーリエ変換法に基づいて生じる群速度の概念に従う、ディジタル信号配線における信号品位（シグナルインテグリティ）に関する従来の理論には修正が必要であることを意味する。すなわち、この事実は、クロック回路やディジタル信号処理回路の技術の今後の発展のためには、従来の回路理論に代わる理論が必要であることを示唆している。
本発明は、上記問題を根本的に解消する手段を提供することを目的の一つとしている。
上記課題を解決するため、請求項1記載の発明は、損失線路に係り、一つ以上の一対の導体と、前記一対の導体の間に配置される絶縁体と半導体とから構成され、一対の導体を電極とする平行板伝送線路構造、またはマイクロストリップ伝送線路構造であることを特徴としている。
また、請求項２記載の発明は、損失線路に係り、請求項１記載の損失線路において、請求項１記載の損失線路において、第１の前記絶縁体が、前記一対の導体を構成する第１の金属箔に接して配置され、第２の前記絶縁体が、前記一対の導体を構成する第２の金属箔に接して配置され、前記半導体が、前記第１の前記絶縁体と前記第２の前記絶縁体の間に配置されることを特徴としている。
また、請求項３記載の発明は、損失線路に係り、請求項１から請求項２記載の損失線路において、１０ [MHz]から１００[GHz]の帯域の少なくとも１つの周波数における該損失線路の特性インピーダンスが、該損失線路と直列に接続される損失の少ない伝送線路の前記少なくとも１つの周波数の特性インピーダンスに等しいか、または実用上等しいと判断できる特性インピーダンスを有していることを特徴としている。
また、請求項４記載の発明は、損失線路に係り、請求項１から請求項３記載の損失線路において、該損失線路が、少なくとも１０ [MHz]から１００[GHz]の帯域において１０[nep/m]（ネパー/メートル）以上の減衰定数を有することを特徴としている。
また、請求項５記載の発明は、損失線路に係り、請求項１から請求項４記載の損失線路において、前記半導体が、１０[S/m]以上の導電率を有することを特徴としている。
また、請求項６記載の発明は、損失線路に係り、請求項１から請求項５記載の損失線路において、前記半導体の厚さが１００[μm]以下であることを特徴としている。
また、請求項７記載の発明は、損失線路に係り、請求項１から請求項６記載の損失線路において、前記半導体が、ポリ（ｐ−フェニレン）（２２．７°）、またはポリ（ｐ−フェニレンスルフィド）、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）、またはシリコン、またはゲルマニウム、またはシリコンゲルマニウム合金のいずれか１つ以上で構成されることを特徴としている。
また、請求項８記載の発明は、損失線路に係り、請求項１から請求項７記載の損失線路において、前記半導体が、バインダー機能を有するペースト状の前記ポリチオフェンまたは前記ポリピロールであることを特徴としている。
また、請求項９記載の発明は、損失線路に係り、請求項１から請求項８記載の損失線路において、前記半導体が、ポリ（ｐ−フェニレン）（２２．７°）、またはポリ（ｐ−フェニレンスルフィド）、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）、またはシリコン、またはゲルマニウム、またはシリコンゲルマニウム合金のいずれか１つ以上を重量比で５０％以上含み、ポリエチレン、エポキシ樹脂、フェノール樹脂のいずれかのバインダーに混合されて形成されることを特徴としている。
また、請求項１０記載の発明は、損失線路に係り、請求項１から請求項９記載の損失線路において、該損失線路が、スイッチング素子またはスイッチング回路ブロックと信号線路と電源線路から構成されるスイッチング回路システムの信号線路の全て、または前記信号線路の前記スイッチング素子またはスイッチング回路ブロックの近傍の一部に使用され、前記第１の陰極箔が前記電源線路を構成する非グランド導体の線路方向軸に対して直列に挿入され、前記第２の陰極箔が前記漸減線路を構成するグランド導体の線路方向軸に対して並列に接続されて使用されることを特徴としている。
また、請求項１１記載の発明は、損失線路に係り、請求項１から請求項１０記載の損失線路において、該損失線路が、多層印刷配線基板の配線構造、または半導体集積回路のパッケージのリードフレーム構造、または半導体集積回路のパッケージのインターポーザ構造、または半導体集積回路のオンチップインターコネクト構造、またはフラットケーブル構造、または並列線構造、または同軸ケーブル構造、多芯ケーブル構造、またはシャーシ上に配置されるワイヤーハーネス構造、または部品に付属する配線構造、またはグランドプレーン上の絶縁板上に布線される配線構造として形成されることを特徴としている。
スイッチングパルスを利用するクロック回路、ディジタル信号処理回路、ならびにスイッチング電力変換回路に本発明を適用すると、従来は伝送線路に不可欠と考えられていた整合終端抵抗やスナバが不要となる。
スイッチングパルスを利用するクロック回路、ディジタル信号処理回路、ならびにスイッチング電力変換回路に本発明を適用すると、伝送線路の隣接配線間のクロストークが大幅に抑圧されるため、前記回路と伝送線路の構造や配置に関する自由度が大幅に改善される。
スイッチングパルスを利用するクロック回路、ディジタル信号処理回路、ならびにスイッチング電力変換回路に本発明を適用すると、電磁適合性と信号品位が向上するので、前記回路を使用する機器の性能や信頼性が大幅に向上する。
スイッチングパルスを利用するスイッチング電力変換回路の伝送線路に本発明を適用すると、スイッチング周波数を高めることが出来るため小型、軽量化が可能となる。
ディジタル回路システムに本発明を適用すると、電磁波理論に基づく高精度の設計、解析が、従来の時間軸波形に注目していたのとほとんど変わらない方法で可能となるため、設計効率と設計品質が向上する。
以下、本発明に係る 最良の実施形態について、図面を参照して詳細に説明する。
（実施の形態１）
図４は、試作した低インピーダンス損失線路の構造の一例である。図５は、試作した低インピーダンス損失線路のＳ21特性の一例である。図６は、試作した低インピーダンス損失線路部品の構造の一例である。図７は、試作した低インピーダンス損失線路部品のＳ21特性の一例である。本実施例における低インピーダンス損失線路および低インピーダンス損失線路部品はいずれも公知である。
図６において、本実施例の低インピーダンス損失線路部品は２個の陽極端子１８と４個の陰極端子１９を有している。低インピーダンス損失線路は銀ペースト層１２、陽極箔１３、絶縁層１４、固体電解質層１５、およびカーボンペースト層１６で構成されており、全体が気密封止樹脂１７で覆われている。図６の右側の１個の陽極端子１８および２個の陰極端子１９が、陽極箔１３および銀ペースト層１２の一端にそれぞれ接続され、図６の左側の１個の陽極端子１８および２個の陰極端子１９が、陽極箔１３および銀ペースト層１２損失線路の他端にそれぞれ接続されている。
図４において、本実施例の低インピーダンス損失線路は、線路部の幅が１[mm]で実効長さが４[mm]
、８[mm] 、１６[mm]、および２４[mm]を有するエッチング処理が施されたアルミニウム薄膜が陽極箔１３として使用されている。アルミニウム薄膜のエッチング部に化成処理によって形成された約１５[nm]の前後厚さの酸化アルミニウム被膜が絶縁層１４に相当している。アルミニウム薄膜のエッチング部分に化学重合によって付着させたポリピロールが固体電解質層１５に相当し、厚さは約２．５[μm]である。カーボンペーストがポリピロールの上に約３０[μm]の厚さに塗布され、その上に熱硬化性銀ペーストによって銀ペースト層１２が形成されている。
電磁界シミュレーション結果によると、本実施例の低インピーダンス損失線路の特性インピーダンスは２０−３０[mΩ]と推定されている。これは、低インピーダンス損失線路を構成する絶縁体５のみをＴＥＭ波が進行する場合に比べて３桁ほど大きい値である。従ってＴＥＭ波は絶縁体５から固有インピーダンスで決まる比率で半導体９に進入しつつ、進行しているためと推定される。絶縁体５と半導体９の比誘電率は大きく異なるが、半導体中に進入する電磁波は急速に減衰する。
半導体として使用するポリピロールの導電率を３５００[S/m]、絶縁体である酸化アルミニウムの厚さを１５[nm]、比誘電率を８．５、ポリピロールの塗布厚さを２．５[μm]、比誘電率を１とし、酸化アルミニウムの比誘電率を８．５とする。低インピーダンス損失線路の幅は１[mm]、導体の厚さは１００[μm]である。試作結果から、低インピーダンス損失線路の１ｍｍ２当たりの静電容量は０．７[μF]である。
低インピーダンス損失線路の特性インピーダンスは、ポリピロールの塗布厚さまでＴＥＭ波が侵入していると考えると式（８）から３２[mΩ]となる。この値は、伝送線路中のポインチングベクトルから求めた電磁界シミュレーション値とほぼ一致する。この値を特性インピーダンスとすれば、５０Ωの線路にこの特性インピーダンスを有する低インピーダンス損失線路を接続したときの接続部の透過係数Ｓ２１αは、式（１１）から０．０５１すなわち−２６ｄＢとなる。
低インピーダンス損失線路を構成する酸化アルミニウムとポリピロールをＴＥＭ波が進行しているときのポリピロールへの透過係数Ｓ２１Γは、式（１０）のＺ１に式（６）から得られるポリピロールの固有インピーダンス、Ｚ０に低インピーダンス損失線路の特性インピーダンス値を代入することによって求められる。
低インピーダンス損失線路を構成する酸化アルミニウムとポリピロールをＴＥＭ波が進行しているときの透過係数Ｓ２１αは、式（５）から得られるポリピロールの減衰定数にポリピロールへの透過係数を掛けた値をαとして、式（１１）に代入すると、低インピーダンス損失線路の長さｚ毎に求めることが出来る。
低インピーダンス損失線路の低周波帯域の特性である静電容量値による５０[Ω]の測定系の透過係数Ｓ２１Ｃは、式（１７）を変形して、次式から求められる。
式（１７）において、ＺＣは、静電容量の交流インピーダンス値に、電極の導電率、ここでは半導体であるポリピロールの導電率に従う低周波でのＥＳＲ値を加えた値と考えることが出来る。ＥＳＲは、次式から求められる。
概略の低インピーダンス損失線路の透過係数Ｓ２１Ａは、次式から求めることが出来る。
式（１９）から求められる本実施例の低インピーダンス損失線路の透過係数Ｓ２１Ａは、以下の通りであり、測定結果に近い値となっている。
線路長が４[mm]の場合：１００[kHz] で−３７[dB]、１[MHz]で−５３[dB]、１０ [MHz]で−７３[dB]、１００[MHz]で−９１[dB]、１[GHz]で−１０１
[dB]。線路長が８[mm]の場合：１００[kHz] で−４１[dB]、１[MHz]で−５９[dB]、１０ [MHz]で−７９[dB]、１００[MHz]で−９７[dB]、１[GHz]で−１１６
[dB]。線路長が１６[mm]の場合：１００[kHz] で−４６[dB]、１[MHz]で−６６ [dB]、１０ [MHz]で−８６[dB]、１００[MHz]で−１１９[dB]、１[GHz]で−２００
[dB]、線路長が２４[mm]の場合：１００[kHz] で−５０[dB]、１[MHz]で−６９[dB]、１０ [MHz]で−９６[dB]、１００[MHz]で−１６４[dB]、１[GHz]で−２８７[dB]
。
低インピーダンス損失線路部品は低インピーダンス損失線路の両端にボード搭載用の端子が備えられている。このために、高周波帯域で端子間に電磁波のバイパスが形成されて透過係数が劣化する。この電磁波のバイパスは、静電容量を流れる変位電流または電束電流によると考えることが出来る。本実施例の低インピーダンス損失線路部品の実測値から端子間距離１[m]当たりのバイパス容量を求めると５×１０−１７[F/m]となる。
端子間の静電容量のインピーダンスをＺＴとすると、直列に接続されている静電容量の透過係数Ｓ２１Ｔは、次式から求めることが出来る。
以上から、概略の低インピーダンス損失線路部品の透過係数Ｓ２１Ｂは、次式から求めることが出来る。
式（２１）から求められる本実施例の低インピーダンス損失線路部品の透過係数Ｓ２１Ｂは、以下の通りであり、測定結果に近い値となっている。
線路長が４[mm]の場合：１００[kHz] で−３７[dB]、１[MHz]で−５３[dB]、１０
[MHz]で−７０[dB]、１００[MHz]で−６２[dB]、１[GHz]で−４２ [dB]。線路長が８[mm]の場合：１００[kHz] で−４１[dB]、１[MHz]で−５９[dB]、１０
[MHz]で−７６[dB]、１００[MHz]で−６８[dB]、１[GHz]で−４８ [dB]。線路長が１６[mm]の場合：１００[kHz] で−４６[dB]、１[MHz]で−６５[dB]、１０
[MHz]で−８３[dB]、１００[MHz]で−７４[dB]、１[GHz]で−５４ [dB]、線路長が２４[mm]の場合：１００[kHz] で−５０[dB]、１[MHz]で−６９[dB]、１０
[MHz]で−９１[dB]、１００[MHz]で−７８[dB]、１[GHz]で−５８[dB] 。
以上の計算結果は、図５、図７と同様に、１０[MHz] 以下では低インピーダンス損失線路と低インピーダンス損失線路部品の透過特性の差はほとんど無く、１０[MHz]を超えると、低インピーダンス損失線路部品では端子間のバイパスによる透過特性の劣化現象が見られ、劣化度は端子間の距離にほぼ比例している。以上から、上記計算式は実用的であると判断できる。
（実施の形態２）
図８は、損失線路の一例である。図９は、損失線路の他の一例である。図１０は、損失線路の他の一例である。図１１は、損失線路の他の一例である。図１２は、損失線路の他の一例である。
図８は、損失線路の基本構造であって、導体２１、絶縁体２３、半導体２２によって構成されている。図９は、平行２芯ケーブルの一例であって、絶縁体２４、導体２５、半導体２６によって構成されている。図１０は、平行２芯ケーブルの他の一例であって、絶縁体２７、半導体２８、導体２９によって構成されている。図１１は、印刷配線基板の一例であって、信号層３０、絶縁体３１、グランドプレーン３２、半導体層３３によって構成されている。図１２は、フラットケーブルの一例であって、絶縁体３４、導体３５、半導体層３６、グランドプレーン３７によって構成されている。
（実施の形態３）
図１３は、印刷配線基板に布線で形成した損失線路の一例である。
図１３において、電源端子４２、グランド端子４３、信号端子４９を有する半導体集積回路４１が、印刷配線基板４０上に搭載されている。印刷配線基板４０は、信号層４４、４７、電源層４６、グランド層４５、ビア４８で構成されている。電源端子４２は、ビア４８によって電源層４６に接続されている。グランド端子４３はビア４８によってグランド層４５に接続されている。信号端子４９はパッド５０に接続されている。布線５１は、ビア４８によって信号層４７に接続されているパッド５３に接続されている。布線５１と印刷配線基板４０の絶縁層５４との間には導電性ポリマーペースト５２が塗布されている。
図１３において、半導体集積回路４１が６８[nm]テクノロジノードで製造されており、ドライバのＰチャネルMOS
FETのτを、半導体集積回路４１のコア部のPチャネルMOSFETのτの２０倍の３２[ps]とする。ドライバのＰチャネルMOS
FETによって励起される孤立電界波の実効周波数は１０[GHz]である。
図１３において、布線５１と印刷配線基板４０の絶縁層５４と導電性ポリマーペースト５２は、損失線路を構成している。この構造の損失線路において、導電性ポリマーペースト５２の厚さを４０[μm]とする。導電性ポリマーペースト５２はポリチオフェンを７０％以上の重量比で含有し、その導電率を１０3とする。絶縁層５４をＦＲ４基板とし比誘電率を４．３４とする。導電性ポリマーペースト５２の塗布厚さを２０[μm]とする。グランド層４５と信号層４４との間隔を４８０[μm]とし、布線５１には、絶縁厚０．２[mm]、導体径０．３[mm]のＡＷＧ３０イラックスＨＰ電線を使用し、長さを２０[mm]とする。
本実施例の損失線路の特性インピーダンスは、レッヘル線の特性インピーダンスを求める式（７）の１／２であって、６５[Ω]となる。印刷配線基板４０の信号線路の特性インピーダンスも６５[Ω]であるとすると、パッド５０、５３間の静電容量静電結合容量を１０−１８[F/m]とすると、本実施例の損失線路の１０[GHz]のときの透過係数Ｓ２１Ａは、式（２１）から、−７０ｄＢすなわち３．２／１００００となる。
（実施の形態４）
図１４は、損失線路の作用を説明するための回路図の一例である。図１５は、損失線路６８上の孤立電界波の一例である。図１６は、損失線路６３上を低インピーダンス伝送線路に向かう孤立電界波の一例である
図１４において、回路は、直流電源６０、ドライバ６４、レシーバ６９、ドライバ６４を構成するインバータ６５、インバータ６５を構成するＰチャネルMOS
FET６６とＮチャネルMOS FET６７、低インピーダンス伝送線路６２、損失線路６３、６８、および伝送線路６１から構成されている。
図１４において、ドライバ６４が６８[nm]テクノロジノードで製造されておりＰチャネルMOS
FET６６のτを、ＭＰＵコア部のPチャネルMOSFETのτの２０倍の３２[ps]とする。プリント回路基板の比誘電率を４とすると、ボード上の信号線路上に送信ドライバ６５によって励起される孤立電界波の波長λs は７．５[mm]となる。また、孤立電界波の実効周波数は１０[GHz]である。また、損失線路６３、６８、および伝送線路６１の特性インピーダンスは６５[Ω]、低インピーダンス伝送線路の特性インピーダンスは０．１[Ω]とする。
図１４のＣ点に励起された孤立電界波７８は、損失線路６８上を、図１５のように振幅を減衰させながらＤ点に向かって進行する。Ｄ点からは減衰せずに到達した孤立電磁波７８の一部はＥ点で反射するが、Ｅ点の電位変化は無視できる程度である。残りはレシーバ６９に向かう。
一方、図１４のＢ点に励起された孤立電界波８０は、損失線路６３上を、図１６のように振幅を減衰させながらＡ点に向かって進行する。図１４のＡ点には特性インピーダンスが０．１[Ω]の低インピーダンス伝送線路６２が接続されている。従って、孤立電界波８０は、Ａ点で反射して孤立電界波７８と同極性となり、図１５と同様に損失線路６３上を、振幅を減衰させながらＢ点に向かって進行する。ＰチャネルMOS FET６６がオンの状態を維持していればさらにＣ点を通過してＤ点に向かって進行する。Ｃ点以降の孤立電磁波の挙動は、図１４のＣ点に励起された孤立電界波の挙動と同様である。
損失線路６３、６８上の孤立電界波の振幅の軌跡７９、８１は、式（１１）から求まる減衰曲線となる。しかし、式（１６）で定義した孤立電磁波の波長は、比誘電率が等しければ損失線路６３および６８上で変化することは無い。
図１４において、例えば、Ｃ点からＤ点に向かって進行する孤立電界波は、図１５に示すように、振幅が減衰する孤立電界波と、減衰する振幅の包絡線の波形の電界が重なっていると考えることが出来る。
すなわち、線路に静電界Ｅを供給する理想直流電源に直接接続されたトランジスタによって導体間隔rの損失線路の送電側に励起された孤立電磁波が、損失線路上をz方向に進行する時の任意の一点における損失線路の電位Ｖ（ｚ）は、電磁気学での電位の定義に基づいて次式から求められる。
式（２１）から、損失線路上で孤立電磁波が減衰しても、孤立電磁波は線路の電位を一定に保つことが判る。従って、ドライバ６４中のＰチャネルMOS
FET６６のスイッチングによって励起される孤立電磁波による、損失線路６３、６８、および伝送線路６１の電位は、図１の場合と全く同様の変化をすることになる。さらに、孤立電磁波の波長は、損失線路上で変化することは無いので、電位の上昇時間も図１の場合と全く同様にドライバ６４中のＰチャネルMOS
FET６６のτのみに依存することになる。
電磁気学によると、伝送線路上の電位を変化させることが出来るのは電磁波のみであって、静電磁界は自ら変化することが出来ない。スイッチング波の上昇部または降下部以外は時間的な変化のない電磁界すなわち静電磁界が支配する領域である。または、スイッチング波の上昇部または降下部以外は定常状態すなわち直流の支配する状態である。損失線路は、静電磁界または直流には作用しないので、導体電流による電位降下が無い限り、スイッチング波の上昇部または降下部以外の電位の定常値は、直流電源電圧に等しくなければならない。式（２１）は、スイッチング波の上昇部または降下部以外の電位が常に定常値に保たれることを意味している。
図１４において、レシーバ６９が接続されている。レシーバ６９を構成する電界効果トランジスタは静電界で作用する素子であって電磁波は電界効果トランジスタの基本動作には寄与しない。
損失線路６８上を進行することによって大きく減衰した孤立電磁波は、レシーバ６９のゲート容量を変位電流または電束電流として透過する。透過した孤立電磁波は、もはや電磁干渉を引き起こすほどのエネルギーは保有していない。また、ゲート容量によって直流電源からの静電エネルギーが断たれるので、電界効果トランジスタより先の定常電位を上昇させることは出来ない。レシーバ６９に進入するわずかのレベルの孤立電磁波は、内部で吸収され、または空間に放射して消費されてほぼ消滅する。損失線路６３、６８、および伝送線路６１の特性インピーダンス整合は必要であるが、伝送線路６１に対する整合終端処理は不要である。
この発明は、スイッチングパルスを利用するクロック回路、ディジタル信号処理回路、ならびにスイッチング電力変換回路をソリトンの一種である孤立電磁波の挙動と見なす孤立電磁波コンセプトに従っている。本発明は、損失線路の設計をスイッチングトランジスタの上昇時間で求められる単一の実効周波数で行うことを可能とする。伝送線路の隣接配線間のクロストークが大幅に抑圧されるため、前記回路と伝送線路の構造や配置に関する自由度が大幅に改善され、電磁適合性と信号品位が向上するので、前記回路を使用する機器の性能や信頼性が大幅に向上する。電磁波理論に基づく高精度の設計、解析が、従来の時間軸波形に注目していたのとほとんど変わらない方法で可能となるため、設計効率と設計品質が向上する。スイッチングパルスを利用するスイッチング電力変換回路の伝送線路に本発明を適用すると、スイッチング周波数を高めることが出来るため小型、軽量化が可能となる。
図１は、インバータに関する電磁波等価回路の一例である。 図２は、線路上の電源側の電位波形と電界波形の一例である。 図３は、線路上の抵抗側の電位波形と電界波形の一例である。 図４は、試作した低インピーダンス損失線路の構造の一例である。 図５は、試作した低インピーダンス損失線路のＳ21特性の一例である。 図６は、試作した低インピーダンス損失線路部品の構造の一例である。 図７は、試作した低インピーダンス損失線路部品のＳ21特性の一例である。 図８は、損失線路の一例である。 図９は、損失線路の他の一例である。 図１０は、損失線路の他の一例である。 図１１は、損失線路の他の一例である。 図１２は、損失線路の他の一例である。 図１３は、印刷配線基板に布線で形成した損失線路の一例である。 図１４は、損失線路の作用を説明するための回路図の一例である。 図１５は、損失線路６８上の孤立電界波の一例である。 図１６は、損失線路６３上を低インピーダンス伝送線路に向かう孤立電界波の一例である
符号の説明
１、６５ インバータ
２、６６ ＰチャネルMOS
FET
３、６７ ＮチャネルMOS
FET
４、６０ 直流電源
５、６１ 伝送線路
７ 整合終端抵抗
８ 信号線路上の孤立電界波
９ 信号線路の電位波形
１０ 電源線路上の孤立電界波
１１ 電源側の線路の電位波形
１２ 銀ペースト層
１３ 陽極箔
１４ 絶縁体層
１５ 固体電解質層
１６ カーボンペースト層
１７ 気密封止樹脂
１８ 陽極端子
１９ 陰極端子
２１、２５、２９、３５ 導体
２２、２６、２８ 半導体
２３、２４、２７、３１、３４ 絶縁体
３０、４４、４７ 信号層
３１ 絶縁層
３２、３７ グランドプレーン
３３、３６ 半導体層
４０ 印刷配線基板
４１ 半導体集積回路
４２ 電源端子
４３ グランド端子
４５ グランド層
４６ 電源層
４８ ビア
４９ 信号端子
５０、５３ パッド
５１ 布線
５２ 導電性ポリマーペースト
５４ 絶縁層
６２ 低インピーダンス伝送線路
６３、６８ 損失線路
６４ ドライバ
６９ レシーバ
７８、８０ 孤立電界波
７９、８１ 孤立電界波の振幅の軌跡

Claims (11)

  1. 一つ以上の一対の導体と、前記一対の導体の間に配置される絶縁体と半導体とから構成され、一対の導体を電極とする平行板伝送線路構造、またはマイクロストリップ伝送線路構造であることを特徴とする、損失線路
  2. 請求項１記載の損失線路において、第１の前記絶縁体が、前記一対の導体を構成する第１の金属箔に接して配置され、第２の前記絶縁体が、前記一対の導体を構成する第２の金属箔に接して配置され、前記半導体が、前記第１の前記絶縁体と前記第２の前記絶縁体の間に配置されることを特徴とする、損失線路
  3. 請求項１から請求項２記載の損失線路において、１０ [MHz]から１００[GHz]の帯域の少なくとも１つの周波数における該損失線路の特性インピーダンスが、該損失線路と直列に接続される損失の少ない伝送線路の前記少なくとも１つの周波数の特性インピーダンスに等しいか、または実用上等しいと判断できる特性インピーダンスを有していることを特徴とする、損失線路
  4. 請求項１から請求項３記載の損失線路において、該損失線路が、少なくとも１０ [MHz]から１００[GHz]の帯域において１０[nep/m]（ネパー/メートル）以上の減衰定数を有することを特徴とする、損失線路
  5. 請求項１から請求項４記載の損失線路において、前記半導体が、１０[S/m]以上の導電率を有することを特徴とする、損失線路
  6. 請求項１から請求項５記載の損失線路において、前記半導体の厚さが１００[μm]以下であることを特徴とする、損失線路
  7. 請求項１から請求項６記載の損失線路において、前記半導体が、ポリ（ｐ−フェニレン）（２２．７°）、またはポリ（ｐ−フェニレンスルフィド）、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）、またはシリコン、またはゲルマニウム、またはシリコンゲルマニウム合金のいずれか１つ以上で構成されることを特徴とする、損失線路
  8. 請求項１から請求項７記載の損失線路において、前記半導体が、バインダー機能を有するペースト状の前記ポリチオフェンまたは前記ポリピロールであることを特徴とする、損失線路
  9. 請求項１から請求項８記載の損失線路において、前記半導体が、ポリ（ｐ−フェニレン）（２２．７°）、またはポリ（ｐ−フェニレンスルフィド）、またはカーボングラファイト、または二酸化マンガン、またはポリアセチレン、またはポリチオフェン、またはポリピロール、またはポリフェニレンビニレン、またはテトラチアフルバレン−テトラキノジメタン（ＴＴＦ−ＴＣＮＱ）、またはシリコン、またはゲルマニウム、またはシリコンゲルマニウム合金のいずれか１つ以上を重量比で５０％以上含み、ポリエチレン、エポキシ樹脂、フェノール樹脂のいずれかのバインダーに混合されて形成されることを特徴とする、損失線路
  10. 請求項１から請求項９記載の損失線路において、該損失線路が、スイッチング素子またはスイッチング回路ブロックと信号線路と電源線路から構成されるスイッチング回路システムの信号線路の全て、または前記信号線路の前記スイッチング素子またはスイッチング回路ブロックの近傍の一部に使用され、前記第１の陰極箔が前記電源線路を構成する非グランド導体の線路方向軸に対して直列に挿入され、前記第２の陰極箔が前記漸減線路を構成するグランド導体の線路方向軸に対して並列に接続されて使用されることを特徴とする、損失線路
  11. 請求項１から請求項１０記載の損失線路において、該損失線路が、多層印刷配線基板の配線構造、または半導体集積回路のパッケージのリードフレーム構造、または半導体集積回路のパッケージのインターポーザ構造、または半導体集積回路のオンチップインターコネクト構造、またはフラットケーブル構造、または並列線構造、または同軸ケーブル構造、多芯ケーブル構造、またはシャーシ上に配置されるワイヤーハーネス構造、または部品に付属する配線構造、またはグランドプレーン上の絶縁板上に布線される配線構造として形成されることを特徴とする、損失線路
JP2008206584A 2008-08-11 2008-08-11 損失線路 Pending JP2010045470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008206584A JP2010045470A (ja) 2008-08-11 2008-08-11 損失線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008206584A JP2010045470A (ja) 2008-08-11 2008-08-11 損失線路

Publications (1)

Publication Number Publication Date
JP2010045470A true JP2010045470A (ja) 2010-02-25

Family

ID=42016512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008206584A Pending JP2010045470A (ja) 2008-08-11 2008-08-11 損失線路

Country Status (1)

Country Link
JP (1) JP2010045470A (ja)

Similar Documents

Publication Publication Date Title
JP2010045471A (ja) 低インピーダンス損失線路
TW200409153A (en) Strip line element, printed circuit board carrying member, circuit board, semiconductor package and method for forming same
JP2010171601A (ja) 低インピーダンス損失線路構造
JP2009252754A (ja) 回路、回路設計方法、および回路構成素子
Wen et al. Transient electric field of the combined insulation structure under positive periodic square waveform voltage: Analytical analysis and application
Pak et al. Modeling and measurement of radiated field emission from a power/ground plane cavity edge excited by a through-hole signal via based on a balanced TLM and via coupling model
JP2009254002A (ja) スイッチング電源装置
Xu et al. The development of a closed-form expression for the input impedance of power-return plane structures
JP2009260088A (ja) パルストランス
JP2011176558A (ja) ロウパスフィルタ
JP2009253125A (ja) 印刷配線基板
JP2009283748A (ja) 低インピーダンス損失線路
JP2010045470A (ja) 損失線路
JP2009272582A (ja) 低インピーダンス損失線路部品
JP2009253991A (ja) スイッチング電源装置
JP2010028519A (ja) ディジタル回路システム
JP2010130371A (ja) 集中要素モデル型減衰伝送線路構造
JP2010074209A (ja) 減衰伝送線路構造
JP2010028520A (ja) 損失線路部品
JP2010193190A (ja) 低インピーダンス損失線路構造
JP2010016772A (ja) 損失線路部品
Anupama et al. Analysis of different techniques for reduction of SI and emission from PCB trace
JP2010028988A (ja) スイッチングモード電力変換装置
JP2009284293A (ja) 低インピーダンス損失線路
JP2009302908A (ja) 低インピーダンス損失線路