JP2010129791A - 低インピーダンス損失線路構造 - Google Patents

Abstract

【課題】数メガヘルツから１０ギガヘルツ程度の帯域において非常に低いインピーダンスと非常に高いフィルタ性能を有する低インピーダンス損失線路構造を実現して理想的な電源分配回路を提供することによって、電磁干渉問題を低減し、高速ディジタル回路の安定動作を実現する。
【解決手段】
例えば銅箔から成る電極層４１、４９と、例えば銀ペースト層から成る導電性金属粉ペースト層４２，４８と、例えばポリチオフェン層またはポリチオフェン層とカーボングラファイト層から成る半導体層４３，４７と、化成エッチング層４４，４６と、例えばアルミニウムから成る弁作用金属化成箔４５と、電源端子部５０と、グランド端子部５１とで構成される低インピーダンス損失線路構造が、端子形成部分５０および５１を残して外装樹脂によって封止された後、電源端子およびグランド端子が整形されて、低インピーダンス損失線路部品が形成される。
【選択図】 図１０

Description

本発明は、低インピーダンス損失線路構造に関し、特に、高速スイッチング素子を使用する、情報技術装置やディジタルデータ通信機器、並びに高周波ＤＣ−ＤＣコンバータ等の電力変換器に使用し、小型軽量化が可能で、直流電源分配回路に適用することによって、電力変換効率、信号品位（シグナルインテグリティ）、および電磁環境適合性（ＥＭＣ）を向上させることが出来る、低インピーダンス損失線路構造に関する。

近年、コンピュータを初めとするディジタル回路システムの高性能、小型化の要求が強い。ディジタル回路システムを構成するトランジスタの高速化は、高性能化や小型化に効果があるが、電磁ノイズや消費電力が増えると考えられて来た。

ＩＥＣにおいては、情報技術装置やマルチメディア機器を対象に新たなＥＭＩ規格であるＣＩＳＰＲ３２の制定に向けた作業が進んでいる。ここでは、装置または機器からの放射妨害波について３２０[ＭＨｚ]から６[ＧＨｚ]まで、電源ラインおよび通信線による伝導妨害波について１５０[ｋＨｚ]から３０[ＭＨｚ]までが規制の対象となる。許容値は従来の情報技術装置向けのＣＩＳＰＲ２２と同様であるが、適用対象がディジタル家電を含むマルチメディア機器まで拡大される。

一方、半導体技術の先端を進む半導体集積回路においてはトランジスタの高速化が進んでいる。国際半導体技術ロードマップ (The International
Technology Roadmap For Semiconductors :ＩＴＲＳ)によると、２００７年のテクノロジノードにおける高性能ＭＰＵのＰチャネル型電界効果トランジスタの最小上昇時間（ゲートディレー）は０．６４[ps]（ピコ秒）であり、電源電圧は１．１[Ｖ]である。

電磁気学によると、回路の状態には活性状態（exited states）、定常状態（stationary states）および、実用上は定常状態と見なせる準定常状態（quasi
stationary states）が存在する。活性状態とは、回路上の電界と磁界が変化または振動している状態であり交流回路はその一例である。振動する電界と磁界は電磁波となって絶縁体中を進行する。該絶縁体が真空空間の場合は、電磁波は光速で進行する。

定常状態とは、回路上の電界と磁界が静止している状態であり直流回路はその一例である。準定常状態とは、電界と磁界が電磁波となって回路上を進行するが、電磁波の波長が回路長に対して非常に長いため、電磁放射が無視できる程度であり回路内での電磁波の挙動が強弱振動だけと見なすことが出来る状態である。低周波アナログ回路や、およそ１[ns]以上の立ち上がり時間を有するトランジスタと１０[cm]以下の長さの配線で構成される回路は、実用上、準定常状態と見なすことの出来る回路の一例であるとされて来た。

電磁気学によると、活性状態にある回路の電流はアンペールの法則として定義され次式で示される。

電磁気学によると、電位Ｖは、電界の及ばない無限遠から導線の一点までの電界の積分値と定義されるが実用的にはグランド面から導線の一点までの電界の積分値として、また、電界Ｅは電位Ｖの傾きとしてそれぞれ次式から求められる。

マックスウエルは、磁界に関する理論と電界に関する理論を融合したマックスウエルの方程式を１８７３年に発表し、続いてこの式をダランベールの波動方程式の形式に変形し、ベクトル波動方程式を導出した。マックスウエルは、１８６２年頃から主張していた、電磁波と光はともに光速で伝搬することをこの式を用いて理論的に証明し、線形電磁波理論（以下電磁波理論）を完成させ、これにより電磁気学が完成した。ヘルツは、１８８７年に、実験によって電磁波の存在を実証し、マックスウエルの電磁波理論の正しさを証明した。

電磁気学によると、時間的に変化する電界と磁界は相互に作用しつつ横波となって空間または誘電体中を伝搬する。真空中を伝搬する電磁波の速度は光速である。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。空間を伝搬する電磁波は、周期および極性が一致し振幅ベクトルが進行方向に対して直交する電界波と磁界波とから構成される。この状態の電磁波はＴＥＭ(transverse electromagnetic)波と呼ばれる。ＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値は波動インピーダンス（surge
impedanceまたはwave impedance）と呼ばれる。伝搬する電磁波はポインチングベクトル理論に従って電力を伝搬する。

電磁気学によると、電磁波は空間だけでなく媒体中も進行する。損失のない誘電体中を進行する電磁波の速度は、光速に対して比誘電率の平方根だけ遅くなり、波長は比誘電率の平方根だけ短くなる。後者は、波長圧縮と呼ばれる。

電磁気学によると、損失のある媒体中を進行する電磁波は、次式で示される減衰定数γに従い、進行に伴って振幅が減少し位相が変化する。

式（３）において、γの実数項であるαは減衰定数、γの虚数項であるβは位相定数と呼ばれる。αは、ｎｅｐ/ｍ（ネパー／メートル）の単位で表される。１ [ｎｅｐ/ｍ]は、１メートル進行して振幅がｅｘｐ^−１または０.３６８倍に減衰することを意味する。

電磁気学によると、式（３）中のγ ²を変形して得られる次式の括弧の項は、損失のある誘電体に関する複素誘電率と定義され、虚数部（σ/ε_０ω）を実数部（ε_r）で割った値を誘電体損失の正接と呼び、ｔａｎδで表す。但し、ｔａｎδは、電磁気学上、深い意味を持たない。

電磁波が導体中を進行する場合は、導体中では電磁波に作用する電荷は存在せず導電率σは ωεに比べて非常に大きいので、γは次式で表される。次式中における減衰定数α の逆数であるδは、表皮厚さと呼ばれる。

電磁気学によると、導体中を進行する電磁波の電界と磁界の比である固有インピーダンスＺ_０は、損失のある媒体中の固有インピーダンスにおいて導電率σがωεに比べて非常に大きいとして、次式で与えられる。

回路上の電界と磁界が変化または振動している活性状態または準定常状態においては電磁波理論が回路を支配し、この場合は導体中を電磁波が進むことは困難である。しかし回路上の電界と磁界が静止している定常状態においては、導体中を電荷の移動による電流が流れることが出来る。

物理学によると、導体中には無尽蔵に近い自由電子すなわち電荷が存在する。直流電源に静的負荷が接続されている場合は導体中の電荷の移動による電流が流れるが、一般に、電荷の移動軸方向にはわずかな電界しか印加されないので、電荷の平均移動速度は極めて遅い。

例えば、１平方ミリメートルの断面を有する銅線中を導体中の電荷の速度（dq/dt）で定義される１０アンペアの電流が進行しているときの電流の進行速度は、物理学に従って計算すると常温で０.３６８[ｍｍ/ｓ]となる。導体中の電荷は、遅いながらも移動は可能であるので、導体の他端で定常的に電荷が消費される際に導体の一端から同量の電荷が定常的に供給されれば、導体の他端に接続される抵抗器等の定常負荷へのエネルギー供給が支障なく行われる。

伝送線路上の電気信号の進行を扱うのが電気通信工学である。電気通信工学によると、直流的に絶縁された２本の導体間に電気信号を与えると、電気信号は電流波と電圧波となって伝送線路を進行するとしている。

電気通信工学では、交流回路理論と同様に、電流を導体中の電荷の平均速度（dq/dt）すなわち導体電流としている。しかし、電磁気学の基礎を成すマックスウエルの方程式においては、導体電流は、時間の関数ではない電流密度Jに対応させている。

交流回路理論や電気通信工学が電流をdq/dtと定義しているのは以下の理由によると考えられる。交流回路理論を支える重要な法則の一つであるキルヒホッフの法則が発表されたのが１８４５年で、マックスウエルが電磁波の存在を理論的に証明しヘルツによって実験で電磁波の存在が確認される４２年前である。また、電気通信工学を支える重要な理論の一つである電信方程式が開発されたのが１８７４年で、同様に電磁波の存在が確認される１３年前である。従って、交流回路理論および電気通信工学が実用化された当時は、回路の作用を電磁波の作用とする考え方がそもそも存在していなかった。さらに、その後も理論の修正が行われなかった。

電気通信工学の基礎を成す電信方程式において、導体電流が光速で流れることが出来るとしている根拠となっているのはダランベールの波動方程式である。ダランベールの波動方程式では、波動の主体をスカラー量のラプラシアンとするベクトル関数で表現し、波動の主体を特定していない。導体電流が導体間電圧とともに波となることが、電気回路を支配する電磁気学と整合していなので、電圧と電流に関する回路方程式をダランベールの波動方程式に対比させて得られる電信方程式は、電磁気学とは無関係であり、また電磁気学に整合していないことになる。

電流の定義が電磁気学に整合していないとなると、線路の電圧や、インピーダンス、電磁波との関係、さらには伝送損失に関しても電磁気学と矛盾する事態が生じる可能性がある。電気通信工学にはこのような問題が内在するが、歴史が古く伝送線路設計への豊富な適用実績を背景に、従来通りの連続波を対象とする伝送線路設計では電磁気学との矛盾が顕在化しないよう、工夫が施されている。

スイッチング波またはディジタル波のような間欠波を対象とする伝送線路設計においても電気通信工学に基づくと効率的であると言う考え方が支配的である。しかし電気通信工学のディジタル回路への実用実績が少ないため、電磁気学と対比しつつ慎重に設計や解析を行わないと、電磁気学との前記矛盾が顕在化する可能性がある。

電磁気学によれば、絶縁された２本の導体で構成される伝送線路に印加された電磁波は、ＴＥＭモードとなって準光速で進行する。絶縁が真空であれば進行速度は高速となる。このとき伝送線路で観測される電流や電圧は、それぞれ式(１)および式(２)から求められ、実態は伝送線路の導体ではなくて絶縁体中を進む電界波と磁界波である。電気通信工学によると、伝送線路上のＴＥＭ波を構成する電界波の振幅を磁界波の振幅で割った値が、特性インピーダンスである。

電磁気学と電気通信工学によると、伝送線路上を進行する信号の挙動は、伝送線路の特性インピーダンスと伝搬定数によって決まる。平板導体や絶縁体の材料特性は、伝送線路の特性インピーダンスに対して実用上ほとんど影響を及ぼさない。

電気通信工学によると、誘電体の厚さをｈ[ｍ]、平板の幅をＷ [ｍ]、真空中の誘電率と透磁率をそれぞれε_０、μ_０、誘電体の誘電率をε_ｒとすると、並行平板線路の特性インピーダンスＺ_０は次式で求められる。

電気通信工学によると、実用的なマイクロストリップ線路ならびに平行板線路の特性インピーダンスは次式から求めることが出来る。

電気通信工学によると、既知の特性インピーダンスＺ_０を有する伝送線路を通して未知の特性インピーダンスＺ_１を有する伝送線路に電磁波を注入したときの、
前記二つの伝送線路の接続点における反射係数Ｓ_１１は、次式で表される。

電気通信工学によると、反射係数がＳ_１１である、線路間の透過係数Ｓ_２１Γは、次式で表される。

電気通信工学によると減衰定数α１を有する損失線路の透過係数Ｓ_２１αは、次式でされる。

電磁気学によると、実用的な伝送線路の減衰定数は、電磁波が損失のある誘電体内を進行するときの減衰と、電磁波が誘電体内を進行する過程でその一部が導体内に侵入して熱になる導体損と、伝送線路外に漏れ出る放射損との和となると考えることが出来る。

高速ディジタルデータ通信機器の配線設計は電気通信工学に従って行われている。しかし、電気通信工学は正弦波等の連続波を扱う伝送線路設計には適するが、前述のようにディジタル信号のような間欠波を扱う伝送線路設計には、電磁気学との矛盾があり適さない。

交流回路理論や電気通信工学では、直流電源は、回路への電荷の供給源と考えられている。

電磁気学によると、マックスウエルは、単位（試験）点電荷に働く力の原因は、電荷ではなくて、位点電荷の存在する場所における電界にあるとし、クーロンの法則を修正した。従って、直流電源を、回路への電荷の供給源と考えることは誤りであり、電界による静電エネルギーの供給源と考えなければならない。

修正された電磁気学によると、電界にによる静電（electrostatic）エネルギーｗ_Ｅは、次式で表される。

このように、静電エネルギーｗ_Ｅは電荷が持っているのではなくて電界Ｅと電束密度Ｄの積または電界Ｅとして媒質に蓄積していることになる。

なお、電圧Ｖが印加された容量Ｃのコンデンサに蓄積されている静電エネルギーｗ_Ｃは、電極距離をｄ、電極面積をＳとすると、次式で表される。

電磁気学によると磁界に関する静磁気（magnetostatic）エネルギーｗ_Ｈは磁界と磁束密度の積として媒質に蓄積しているとされ、次式で表される。

電流Ｉが印加された誘導Ｌのリアクトルに蓄積されている静磁気エネルギーw_Ｌは、リアクトルの磁路長をl 、磁路の断面積をSとすると、次式で表される。

非特許文献４および非特許文献５に示される孤立電磁波コンセプトによると、半導体集積回路内のトランジスタは、スイッチングの瞬間に、非線形波動またはソリトンの一種である孤立電磁波を励起する。ディジタル回路システムを構成する回路モジュール内のトランジスタも同様である。

トランジスタのスイッチング動作時の孤立電磁波の励起メカニズムは、１８３４年にJohn Scott Russell がソリトンを発見する際に行った種々の実験の内の水を貯めた水門（ゲート）を急に開くことによって生じたソリトンの発生メカニズムや、ソリトンの一種であると確認されている津波の生成過程に極めて類似している。

前記孤立電磁波コンセプトによると、トランジスタがオフからオンにスイッチングする瞬間に、トランジスタの電位が前記直流電源の電圧を電源線路と信号線路の特性インピーダンス分割した値になる。従って、電源線路には電圧を分割電圧まで下げる極性の孤立電磁波が、信号線路には電圧を分割電圧まで上げる極性の孤立電磁波がそれぞれ同時に励起され、電磁波理論に従い、互いにその振幅ベクトルが直交する孤立電界波と孤立磁界波を伴って伝送線路上を進行する。

図１は、インバータに関する等価回路の一例である。

図１において、特性インピーダンスＺ₀の伝送線路の途中にインバータ１が接続されており、特性インピーダンスＺ₀の伝送線路５は直流電源４とインバータ１との間に接続されて電源線路を構成し、特性インピーダンスＺ₀の伝送線路６はインバータ１と整合終端抵抗７との間に接続されて信号線路を構成している。インバータ１は、ＰチャネルＭＯＳＦＥＴ２とＮチャネルＭＯＳＦＥＴ３によるコンプリメンタリー構成である。

図１において、インバータ１のオン状態とは、ＰチャネルＭＯＳＦＥＴ２がオンでＮチャネルＭＯＳＦＥＴ３がオフの状態であり、インバータ１のオフ状態はその逆である。伝送線路を進行するＴＥＭ波に関する磁界と電流の関係および電界と電位の関係は、電磁気学においてそれぞれアンペアの法則および電位の定義として示される。

図２は、線路上の電源側の電位波形と電界波形の一例である。図３は、線路上の抵抗側の電位波形と電界波形の一例である。

図２は、インバータ１がオン時の伝送線路６上の電位波形９と、電磁気学に示される電位の定義から逆算して求められる伝送線路６上を進む電界波形８とを示す。図３は、インバータ１がオン時の伝送線路５上の電位波形１１と、電磁気学に示される電位の定義から逆算して求められる電源側の伝送線路５上を進む電界波形１０とを示す。

図２および図３に示すように、インバータ１のスイッチングによって生じる電界の波形は、トランジスタの立ち上がり波形の最大傾斜部の接線を立ち上がり波形と見なして求める立ち上がり時間と円周率との積の逆数として求められる周波数で定義される実効周波数（ｓｉｇｎｉｆｉｃａｎｔ ｆｒｅｑｕｅｎｃｙ）を有する正弦波の半波形に近似している。実効周波数の考え方を引用すると、前記近似の確かさ（ａｃｃｕｒａｃｙ）は、９２％以上と見込まれる。従って、設計だけに限ると実用上、実効周波数で行うことが出来る。

図１から図３において、インバータ１がオンすると、図１中のＢ点とＣ点の電位は等しくＥ/２[Ｖ]となる。インバータ１によって励起された、お互い逆極性を有する伝送線路６上を進む孤立電界波８と伝送線路５上を進む孤立電界波１０は、それぞれインバータ１に対して反対方向に進む。伝送線路６上を進む孤立電界波８は、伝送線路６の電位を０[Ｖ]からＥ/２[Ｖ]に上昇させつつ進み、整合終端抵抗７に向かう。一方、伝送線路５上を進む孤立電界波１０は、伝送線路５の電位をＥ[Ｖ]からＥ/２[Ｖ]に降下させつつ直流電源４に向かって、それぞれ伝送線路を構成する絶縁体中を準光速で進行する。

前記孤立電磁波コンセプトによると、伝送線路上を進行する孤立電磁波の波長は次式で定義される。

従来の電源デカップリング回路または回路部品については、下記の特許文献や非特許文献に記載されている。その要点は後述される。
特開２００２−２６０９６５（Ｐ２００２−２６０９６５Ａ） 特開２００５−２９４４４９（Ｐ２００５−２９４４９９Ａ） 特開２００７−４２７３２（Ｐ２００７−４２７３２Ａ） 特開２００２−１６４７６０（Ｐ２００２−１６４７６０Ａ） 特開２００４−０４８６５０（Ｐ２００４−０４８６５０Ａ） Hirokazu Tohya andNoritaka Toya著 「A Novel Design Methodology of the On - Chip Power DistributionNetwork Enhancing the Performance and Suppressing EMI of the SoC」、IEEEInternational Symposium on Circuits and Systems 2007、 pp. 889-892、 May 2007. 遠矢弘和、遠矢紀尚 著 「SoCの性能とEMCを大きく改善するオンチップ電源分配回路の新しい設計法」、電子情報通信学会 信学技報、Vol.107、No.149、 EE2007-20、pp.73-78、2007年7月. Stephan Kirchmeyer and KnudReuter著 「Scientific importance, properties and growing applications of poly(3,4-ethylendioxythiophene)、TheRoyal Society of Chemistry、Journal of Materials Chemistry.、2005、pp. 2077-2088、2005.

解決しようとする問題点の第１は、特許文献１に関する。特許文献１は、簡便な製造工程で、良好な特性を有する固体電解コンデンサを得ることができる固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、改良の目的がＥＳＲの低減であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。

解決しようとする問題点の第２は、特許文献２に関する。特許文献２は、静電容量及び耐圧の向上と、小型大容量化を可能とした固体電解コンデンサの製造方法を提供するために、固体電解質層に関する詳細な製法を開示している。しかし、改良の目的が静電容量及び耐圧の向上と、小型大容量化であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。

解決しようとする問題点の第３は、特許文献３に関する。特許文献３は、大容量、低ＥＳＲ、高信頼性である固体電解コンデンサを提供するために、セパレータを含む固体電解質層に関する詳細な製法を開示している。しかし、改良の目的が大容量、低ＥＳＲ、高信頼性であり、開示されている技術によって、コンデンサに期待されている理想電源の機能に近づけることは不可能であった。

解決しようとする問題点の第４は、特許文献４に関する。特許文献４は、１０[ｋＨｚ]から１[ＧＨｚ]間での帯域で使用する分布定数型ノイズフィルタの形成法を示している。該分布定数型ノイズフィルタは導体が対向する公知の伝送線路構造から形成されており、半導体層の存在は示されていない。該分布定数型ノイズフィルタの長さは、電子部品から発生する高周波の１／４波長以上の長さとなるように設定するとしているが、たとえば１００[ＭＨｚ]の高調波すなわち正弦波の１／４波長は大気中で７５[ｃｍ]、この文献で絶縁体として使用している酸化アルミニウムの場合は、比誘電率が約８．５であるので２６[ｃｍ]となり、通常の電子・電気機器に使用するには長すぎる。

また、線路の入力インピーダンス特性は、反射係数（Ｓ_１１）の測定値または同等の電磁界シミュレーション値から求めるべきところを透過係数（Ｓ_２１）から求めるという電磁気学上の誤りを犯しているのでこのデータの信頼性は無い。分布定数回路形成部が固体電解コンデンサまたは電気二重層コンデンサであるとしているが、コンデンサは集中要素（定数型）モデルの素子であって、分布定数型線路構造とは電磁気上、異なる。特許文献４は、以上のような、理論的な誤りに基づいているので、開示されている技術によって、高周波特性に優れた低インピーダンスの分布定数型ノイズフィルタを実現することは不可能であった。

解決しようとする問題点の第５は、特許文献５に関する。特許文献７は、表面に複数の突起または凹凸を有する導体が対向する公知の伝送線路構造から形成されている。高速化、高周波数化に適した平行平板線路型素子を提供するために、電極の構造を詳細に示しているが、使用する材料の物理定数が示されていない。従って期待する透過係数（Ｓ_２１）をどのようにして実現するかが不明である。また、電源デカップリング素子には低インピーダンスが必要とされるが、低インピーダンスとするための技術が開示されていない。従って開示されている技術によって、コンデンサに代わって、ノイズフィルタ用バイパス素子や電源デカップリング用素子として用いられる高速化、高周波化に適した平行平板線路型素子を実現することは不可能であった。

非特許文献１および非特許文献２は本特許の理論的な根拠を成す重要文献であるがすでに詳述した。非特許文献３も本特許の理論的な根拠の一つである。非特許文献３は、ナノサイズの粒子にしたポリ（３，４−エチレンジオキシチオフェン）とポリスチレン・スルホン酸の錯体の例が示されている。このように薬品メーカからナノサイズの固体電解質材料が供給されれば、これを使用する部品メーカ等での化学重合反応工程が不要になる。非特許文献３に示されるような化学メーカの努力により、１０００ [Ｓ／ｍ]以上の導電率を有するナノサイズの固体電解質材料が商品化されつつある。

電磁気学の定義に従うと、ディジタル信号処理回路の多くは準定常回路に該当すると考えられ、設計には交流回路理論が使用されている。準定常状態の回路は電磁波理論が支配しているが、回路を電磁干渉が存在しない定常と見なして設計や解析しても実用上の誤差が少ないということを意味する。

ディジタル信号処理回路において、トランジスタのスイッチング速度が向上すると電磁ノイズが増加し、その対策は非常に難しいとされている。スイッチング周波数が高くなると小型軽量化が計られることはよく知られているが、電磁ノイズの増加が、ディジタル回路システムの高周波化を妨げている大きな要因の一つとなっている。

定常回路を扱う交流回路理論では、電磁波である電磁ノイズの干渉問題を解決することは不可能である。従って、トランジスタの高速化に伴って発生する電磁ノイズ問題を解決するためには、ディジタル回路システムを構成する配線の設計において、配線の長さにかかわらず電磁波理論を適用する必要があることになる。

電気・電子回路には、電磁干渉を抑制する等の目的で多くのコンデンサが使用されている。コンデンサは、１８７５年にドイツ人のクライスト(Ewald George von Kleist)
によって発明されたが、その後、原理的な変更がなされないままで電気電子機器に使用されてきた。

最近のディジタル化に伴って機器でのコンデンサの使用数が増加し続けている。例えばパーソナルコンピュータ（ＰＣ）のマザーボードにおいては、５００個から１０００個のコンデンサが使用され、半導体集積回路パッケージやチップ上にも多くのコンデンサが搭載または形成されており、その使用数は増える傾向にある。

一般に、コンデンサの機能は、交流回路理論に従って電荷の蓄積とされている。また、直流電源は交流回路に電荷を供給すると考えられている。特に半導体メーカは、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であると考えている。従って、コンデンサは、電荷蓄積または放出性能を高めるために、おおむね絶縁体に対向する電極の形状は正方形または円形であって、対向する電極の全面または中心部に一対の回路接続用端子が備えられている。

一方で、電気・電子回路に使用されているコンデンサの多くは、ディジタル信号処理回路が発生する電磁ノイズを電源分配回路でデカップリング（減結合）するためにも使用されている。以上の理由から、ディジタル回路システムにおいては、コンデンサのほとんどが電源分配回路に搭載され、回路に並列に接続されている。

コンデンサの機能を電荷の蓄積とする考え方は、前述のようにマックスウエルによって否定され、完成された電磁気学においては、コンデンサの機能は電束密度または電界の蓄積と修正されている。従って、交流回路理論を学んだ回路設計技術者が信じる、コンデンサからの電荷の供給が半導体集積回路の安定動作に必須であるという考え方は、全くの誤りであることが判る。

次に、コンデンサに期待されている電源分配回路におけるデカップリング効果について検証を試みる。ここで言うデカップリング効果とは高域の電磁波を遮断し電源供給に必要な直流または低周波域を透過させる効果であるので、デカップリングは、ロウパスフィルタリングと言うことが出来る。コンデンサは周波数に比例してインピーダンスが小さくなると考えられるので、コンデンサを閉回路間に並列に接続すると、キルヒホッフの法則に従い、閉回路間での高周波分離が可能となるとされている。一方、低周波ではコンデンサの作用は電束密度または電界の蓄積のみとなる。

電気通信工学によると、線路に並列に接続されたときのコンデンサのインピーダンスは、測定系がＺ_０の特性インピーダンスを有するネットワークアナライザでＳ_２１を測定することによって次式から求められるとされている。

これは、コンデンサを線路に並列に接続する場合は、式（１１）における線路長ｚがゼロとなり、透過係数Ｓ₂₁と反射係数Ｓ₁₁が比例関係となるためである。なお、測定されるＳ_２１の値は周波数が高くなると１よりかなり小さくなる。またＺ_０は通常５０[Ω]である。この場合は、式（１７）は簡略化できて、Ｚ_Ｃ＝２５Ｓ_２１となる。

式(１７)にＳ_２１の測定値を代入することによって、市販されているコンデンサのインピーダンスの周波数特性を求めるとＶ字型の特性曲線となる。すなわち、実際のコンデンサにおいては、直列共振点と呼ばれるインピーダンスが最小となる周波数までは周波数に比例してインピーダンス値が減少するが、直列共振周波数以上ではインピーダンスが周波数に比例して増加する特性を示す。

このような特性になる理由は、従来、コンデンサにはリード線、端子、および電極があり、この部分が等価直列インダクタンス（ＥＳＬ）として作用し、周波数が高くなるほど電流が流れにくくなるためであるとされている。さらに前記直列共振点のインピーダンスは、誘電体損失やリード線、端子、および電極の抵抗等で構成される等価直列抵抗（ＥＳＲ）によって決まると考えられている。

しかし、コンデンサを線路に並列に接続してデカップリング効果を発揮させる場合のコンデンサの周波数特性についての上記解釈は、電磁気学に照らすと誤りであることが判る。すなわち、この場合のコンデンサは伝送線路を進行する電磁波に作用させるために使用されているにもかかわらず、デカップリングコンデンサの周波数特性についての上記解釈は、定常または準定常状態における電磁気学の理論に基づいている。また、等価直列抵抗で想定している抵抗は、オームの法則に従う素子であり電磁気学とは関係無い。

コンデンサを線路に並列に接続してデカップリング効果を発揮させるのであれば、コンデンサのインピーダンスは、線路中を進行する電磁波の電界と磁界の比で決める必要がある。しかし、線路に並列に接続されるコンデンサは２端子であるので線路としての長さはゼロである。従って、線路に並列に接続されたコンデンサのインピーダンスは理論上存在しないことになる。

長年続けられてきたコンデンサに対する、直列共振点と呼ばれるインピーダンスが最小となる周波数以上におけるインピーダンス特性を改善するための各種改良は、以上から、そのほとんどが的を射ないものであったと考えることが出来る。すなわち、ＥＳＬを小さくするためにサイズを出来るだけ小さくする。リード線、端子、および電極には導電性の高い材料を使用する。誘電体損を出来るだけ小さくする等は、電磁波が進行する線路のデカップリングにはほとんど効果が無い。等価直列抵抗（ＥＳＲ）が小さすぎるとＱファクタが大きくなりかえって電磁ノイズが増えることがあるという理由で、近年、リード線、端子、および電極に導電性が比較的低い材料を使用し誘電体損をやや大きくしたコンデンサが実用化されているが、同じ理由で、電磁波が進行する線路のデカップリングにはほとんど効果が無い。

さらに、コンデンサによる低インピーダンス化についての考え方にも誤りがある。コンデンサを多数並列に接続することによって回路のインピーダンスが低くなると言う考え方があり、広く信じられている。この考え方は、定常または準定常回路を想定したキルヒホッフの法則が成り立つ場合に有効であるが、キルヒホッフの法則が成り立たない、電磁波が進行する線路では無効である。このような場合にインピーダンスを低くする方法は、伝送線路構造とした上で特性インピーダンスを低くする以外に無い。

コンデンサは、線路長がゼロであるので、線路に多数のコンデンサを並列に接続しても、線路の特性インピーダンスを低くすることは出来ない。しかし、線路に多数のコンデンサを並列に接続することによって電磁波の透過を減らすことは、ある程度可能である。すなわち、伝送線路の特性インピーダンスと透過係数は独立の関係にある。

以上から、コンデンサの前記Ｖ字型のインピーダンス特性は、コンデンサのデカップリング機能の周波数上限またはコンデンサを使用する回路を準定常回路と扱える限界を示していると考えるのが妥当である。すなわち、コンデンサの並列使用は、たとえば非特許文献２に示されているように、電束密度または電界の蓄積の機能に期待して、集中要素モデルが採用できる低周波領域に限る必要があるということになる。これは、電磁波の作用を考えなければならない数メガヘルツ以上の帯域における電源分配回路のデカップリングに適する部品が、現在において存在しないことを意味する。このことが、電磁ノイズ問題に改善の兆しが見られない最大の理由の一つであることは容易に推定できる。

アナログ回路は、回路状態の変化が比較的緩やかで始まりと終わりが明確でないことが多い。従って低周波アナログ回路の設計においては、マックスウエルが確立した電磁波理論の代わりに、定常状態の回路を扱う交流回路理論を適用しても、実用上、大きな問題が生じることはほとんど無い。

一方、クロック回路やディジタル信号処理回路は、アナログ回路と異なり、状態の変化の期間が短く変化の始まりと終わりは明確である。ディジタル信号処理回路の状態の変化は非常に急激であり、急激な電界または磁界の変化は、電磁気学に従うと大きなレベルの電磁波を励起する。ディジタル信号処理回路における電界または磁界の変化は一般に間歇的である。さらに、周波数制御型のディジタル信号処理回路においては、スイッチングの周期は不定である。

以上のようにアナログ回路とディジタル信号処理回路は、電磁気学の観点からは大きく異なっている。しかし、クロック回路やディジタル信号処理回路で構成される半導体集積回路の設計や解析には、従来からアナログ回路と同様に、交流回路理論が使用されて来た。この原因の一つは、スイッチング波が、ひずみ波の一種とみなされて来たことに因る。

フーリエ変換法によると、ひずみ波は正弦波である多数の高調波すなわち連続波から構成されているとされる。これらの高調波は始まりと終わりが無い多数の正弦波である。そうであるとすれば、回路上の信号を高調波毎に解析してその結果を加算すれば、クロック回路やディジタル信号処理回路の解析が可能となる。このように、フーリエ変換法は、クロック回路やディジタル信号処理回路の設計や解析に従来のアナログ回路に関する手法が適用出来るという、利便性の高い道を開いている。連続波を扱う回路においては、配線長が波長に比べて非常に短ければ準定常状態と見なすことが出来る。

フーリエ変換法(Fourier transform)と呼ばれ、1812年に提出されアカデミー大賞を受賞した「熱の解析的理論」の中でフランス人のJoseph
Fourierによって最初に使用された。
フーリエ変換法は数学の一手法であり、汎用性はあるが、ディジタル回路を支配する物理学上の上位理論である電磁気学との整合性は全く考慮されていない。

従って、クロック回路やディジタル信号処理回路の設計や解析にフーリエ変換法を適用しているのは、前述の電気通信工学においてダランベールの波動方程式のみに依存して導体電流と導体間電圧が光速でと進行するとしているのと同様、物理学の観点からは誤りであると考えるべきである。

スイッチング波形をひずみ波として扱うと、損失を有する損失線路をスイッチング波が進行した場合に、観測結果と解析結果との間で齟齬が生じる。たとえばデューティが１／１０で、繰り返し周波数が１[ＧＨｚ]のスイッチング波をフーリエ変換すると振幅の１／１０の値の直流成分と１[ＧＨｚ]を基本波とする高調波とに分解できる。

ＣＭＯＳ回路を使用する半導体集積回路内のある長さの伝送線路が、１[ＧＨｚ]の振幅を１／２に低下させる損失を有している場合は、伝送線路の終端での１[ＧＨｚ]の繰り返し周波数を有するスイッチング波の振幅は、フーリエ変換を使用する解析結果では１／２以下に低下することになる。

電磁気学に従うと、スイッチング波の定常振幅は直流電源から供給される静電エネルギーによって維持される。静電エネルギーは波動エネルギーではないので伝送線路の損失の作用は受けない。ＣＭＯＳ回路のゲート抵抗は極めて大きいので伝送線路の直流電流は、ほぼゼロである。従って、終端で観測される１[ＧＨｚ]の繰り返し周波数を有するスイッチング波の振幅は減衰しないはずである。

この事実は、スイッチング波をひずみ波として扱うことが誤りであることを示している。また、この事実は、フーリエ変換法に基づいて生じる群速度の概念に従う、ディジタル信号配線における信号品位（シグナルインテグリティ）に関する従来の理論には修正が必要であることを意味する。すなわち、この事実は、グランドレベルしか定常状態を持たないアナログ回路と異なり、グランドレベルと直流電圧レベルの２つの定常状態を有するディジタルまたはスイッチング回路のために、従来の回路理論に代わる理論が必要であることを示唆している。

ディジタル信号処理回路を誤り無く高い性能で動作させるためには、ディジタル信号処理回路に直流電源を分配する電源分配回路での充分なデカップリングが必要である。電源分配回路でのデカップリングが不充分であると、ディジタル信号処理回路の設計や解析において、ディジタル信号処理回路内だけでなくディジタル回路システム内、さらにはディジタル回路システムの外部の電源分配回路やバッテリ、商用電源ネットワークまでを想定することも必要となる。これでは、設計や解析が事実上不可能になってしまう。

従来のようにスイッチング波形を歪み波として扱うと、物理学との矛盾に加えて、解析に必要な時間の問題もある。ディジタル回路システム内の多くのトランジスタに接続されている前記電源分配回路にはトランジスタの数の歪み波が関係し、それぞれの歪み波には膨大な数の高調波が含まれていることになる。このような状態にある電源分配回路のデカップリング回路の設計や解析を行うことは、高性能コンピュータを用いても不可能である。

本発明は、電源分配回路における上記問題を根本的に解決する手段を提供することを目的の一つとしている。

上記課題を解決するため、請求項1記載の発明は、低インピーダンス損失線路構造に係り、表面と裏面にエッチング層を有し該エッチング層上に誘電体酸化皮膜層を有する弁作用金属化成箔と、該弁作用金属化成箔の表面と裏面の全面に形成される半導体層と、該半導体層の表面と裏面の全面に形成される導電性金属粉ペースト層とから成り、１面の該導電性金属粉ペースト層を陽極、他面の該導電性金属粉ペースト層を陰極、前記誘電体酸化皮膜層を誘電体、前記導電性金属粉ペースト層の直線又は曲線状の１辺を線路幅、前記導電性金属粉ペースト層の前記線路幅より長い直線又は曲線状の他辺を線路長とし、１００[ｎｅｐ/ｍ] （ネパー/メートル）以上の減衰定数を有する平行板伝送線路構造が形成されることを特徴としている。

また、請求項２記載の発明は、低インピーダンス損失線路構造に係り、請求項１記載の低インピーダンス損失線路構造において、前記弁作用金属化成箔が、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム、またはそれらの合金とその化成膜から成ることを特徴としている。

また、請求項３記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項２記載の低インピーダンス損失線路構造において、前記弁作用金属化成箔が、前記弁作用金属化成箔を電解液に浸漬したときに生じる該弁作用金属化成箔の金属部と前記電解液との間に１[ｃｍ^２]あたり０．１[μＦ]以上の静電容量値を有することを特徴としている。

また、請求項４記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項３記載の低インピーダンス損失線路構造において、前記半導体層が、１００[Ｓ/ｍ]から１０^５[Ｓ/ｍ]の導電率を有することを特徴としている。

また、請求項５記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項４記載の低インピーダンス損失線路構造において、前記半導体層が導電性ポリマー層、カーボングラファイト層、または前記導電性ポリマー層とその上面に形成される前記カーボングラファイト層とからなることを特徴としている。

また、請求項６記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項５記載の低インピーダンス損失線路構造において、前記導電性ポリマー層が、ポリアセチレン、ポリアセン、ポリチオフェン、ポリピロール、ポリアニリン、またはポリチェニレンビニレンによって形成されることを特徴としている。

また、請求項７記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項６記載の低インピーダンス損失線路構造において、前記導電性ポリマー層が、前記弁作用金属化成箔をポリチオフェンまたはポリピロールの微粒子を含む水溶液に浸漬することによって形成されることを特徴としている。

また、請求項８記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項７記載の低インピーダンス損失線路構造において、前記導電性金属粉ペーストが、１０^６[Ｓ/ｍ]以上の導電率を有することを特徴としている。

また、請求項９記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項８記載の低インピーダンス損失線路構造において、前記半導体層、または該半導体層と前記導電性金属粉ペースト層の形成に先だって、マスキングテープまたはマスキング剤が、前記弁作用金属化成箔の両面、または該弁作用金属化成箔の陰極側の面に、既定の前記線路幅と前記線路長を有する線路形成部を残して貼付または塗布されることを特徴としている。

また、請求項１０記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項９記載の低インピーダンス損失線路構造において、前記線路形成部の前記線路長と前記線路幅が、少なくとも１０ＭＨｚから１ＧＨｚの帯域において−４０ｄＢ以下の透過係数と、１ [Ω]以下の特性インピーダンスを有する前記平行板伝送線路構造を実現する値に決定されることを特徴としている。

また、請求項１１記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１０記載の低インピーダンス損失線路構造において、前記弁作用金属化成箔が、前記半導体層、または該半導体層と前記導電性金属粉ペースト層が形成された後、前記線路形成部に近接する前記マスキングテープの貼付面または前記マスキング剤の塗布面で切断され、前記平行板伝送線路構造が形成されることを特徴としている。

また、請求項１２記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１１記載の低インピーダンス損失線路構造において、前記マスキングテープが、ステンレス、ニッケル、ポリテトラフルオロエチレンを含むフッ化炭素樹脂、ケイ素樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の材料から成り、前記マスキング剤が、ポリテトラフルオロエチレンを含むフッ化炭素樹脂、ケイ素樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の材料から成ることを特徴としている。

また、請求項１３記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１２記載の低インピーダンス損失線路構造において、線路長方向の両端部に電源端子形成部分を有する第１の金属箔が、前記平行板伝送線路構造の一面に前記導電性金属粉ペーストによって接着され、前記電源端子形成部分の線路長方向の内側にグランド端子形成部分を有する第２の前記金属箔が、前記平行板伝送線路構造の他面に前記導電性金属粉ペーストによって接着され、少なくとも前記平行板伝送線路構造が耐湿性外装樹脂によって封止され、前記電源端子形成部分とグランド端子形成部分の全てまたは一部がそれぞれ電源端子およびグランド端子として整形されることによって、低インピーダンス損失線路部品が形成されることを特徴としている。

また、請求項１４記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１３記載の低インピーダンス損失線路構造において、前記金属箔が、金、銅、ニッケル、またはこれらを含む任意の合金、または任意の積層体から成ることを特徴としている。

また、請求項１５記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１４記載の低インピーダンス損失線路構造において、前記低インピーダンス損失線路部品が、印刷配線基板上に搭載され、第１の前記金属箔が一対の前記電源端子を介して前記印刷配線基板の電源トレースに対して直列に挿入され、第２の前記金属箔が、一対の前記グランド端子を介して印刷配線基板のグランドプレーンに対して並列に接続されることを特徴としている。

また、請求項１６記載の発明は、低インピーダンス損失線路構造に係り、請求項１から請求項１５記載の低インピーダンス損失線路構造において、前記金属箔が、前記有効線路長以上の長さと前記有効線路幅以上の幅を有し、少なくとも第１の前記金属箔が、該金属箔が一対の前記電源端子を介して前記直流電源分配回路の電源導体または電源トレースに対して直列に挿入されたときに流れる直流電流による前記電源端子と前記グランド端子の間の直流電圧降下を前記スイッチング素子または前記半導体集積回路が許容する電圧変動値の５０％以下に保つ幅と厚さと材質を有することを特徴としている。

本発明をスイッチング機器またはディジタル機器に適用すると、スイッチング素子によって励起される電磁波の漏洩が大幅に抑圧されるために、スイッチング素子が使用されている機器の電磁環境適合性（ＥＭＣ）を大幅に向上させることが可能となる。

本発明をスイッチング機器またはディジタル機器に適用すると、アナログ回路とディジタル回路の混在設計が容易になる。

本発明をスイッチング機器またはディジタル機器に適用すると、これらの機器の小型軽量化、低コスト化、高変換効率化が可能になると共に、高信号品位（シグナルインテグリティ）と高電磁環境適合性（ＥＭＣ）を両立させることが可能となる。

以下、本発明に係る 最良の実施形態について、図面を参照して詳細に説明する。

（実施の形態１）
図４は、試作したデカップリングチップの構造の一例である。図５は、試作したデカップリング部品の外形の一例である。図６は、試作したデカップリング部品のＳ₂₁特性の測定結果の一例である。デカップリングチップの特性インピーダンスは反射係数Ｓ_１１から推定するが、値が小さすぎ市販のネットワークアナライザでは測定が出来ないため測定値は無い。本実施例におけるデカップリングチップおよびデカップリング部品はいずれも公知である。

本実施の形態におけるデカップリングチップは、本発明に係る低インピーダンス損失線路構造とは全く異なるものであり、また、本実施の形態の末尾に示すような実用上の多くの問題を有している。しかし本実施の形態デカップリングチップは、本発明に係る低インピーダンス損失線路構造の設計に必要な理論式に対して実用的な補正値を提供しているので、以下に示すことにした。

図４において、本実施の形態におけるデカップリングチップは、線路部の幅が１[ｍｍ]で実効長さが４[ｍｍ] 、８[ｍｍ] 、１６[ｍｍ]、および２４[ｍｍ]を有するエッチング処理が施されたアルミニウム箔１３が弁作用金属箔として使用されている。アルミニウム箔１３の表面には化成エッチング層１４が形成され、化成膜の厚さは約１５[ｎｍ]である。また、アルミニウム箔１３の長辺の切断面にも同等の厚さの化成膜が形成されている。

化成エッチング層１４の上部には固体電解質層であるポリピロール層１５が約３[μm] の厚さに形成されている。ポリピロール層１５の上部にカーボンペーストによるカーボングラファイト層１６が約３０[μｍ]の厚さに形成され、その上に銀ペースト層１２が形成されている。

アルミニウム箔１３の両端部は、図４に示すように化成エッチング層１４が除去され、図５に示す２個の陽極端子１８を備えた端子形成部分がアルミニウム箔１３の両端部に導電接合されている。図５に示す４個の陰極端子１９を備えた陰極電極板が、図４に示す銀ペースト層１２の一つの面に導電接合されている。

固体電解質層に使用されているポリピロールの導電率は３５００[Ｓ/ｍ]であり、化成膜である酸化アルミニウムの厚さは１５[ｎｍ]と想定されている。酸化アルミニウムの比誘電率は８．５である。アルミニウム箔１３の幅は１[ｍｍ]、４個の陰極端子１９を備えた陰極電極板の厚さは１００[μｍ]である。

アルミニウム箔１３に市販の化成エッチング層を有するアルミニウム箔を使用する場合は、メーカのカタログに示されている１[ｃｍ^２]あたりの静電容量値Ｃ_１を使用して、次式からエッチングによる電極面積の拡大率ｋを求めることが出来る。

式（１８）中の化成膜の厚さａ[ｍ]は、化成電圧（Ｖｆ）によって決まりほぼ次式から求められる。

周波数をｆ、静電容量をＣとするとコンデンサのインピーダンスＺ_Ｃは、（２πｆＣ）^−１であって、特性インピーダンスが５０[Ω] の測定系の線路に並列に接続されたときの、コンデンサとしての透過係数（Ｓ_２１Ｃ）は、次式から求めることが出来る。

公知の資料によると、測定系の線路に並列に接続されたときのコンデンサのインピーダンスは、周波数に比例して低くなるがこの傾向はある周波数（Ｆ_０）までであって、それより高い周波数帯域では周波数に比例して逆に高くなる。本実施の形態におけるデカップリングチップは伝送線路構造であるので、Ｆ_０以下の周波数帯域ではコンデンサとしてのインピーダンス特性を示すが、Ｆ_０以上の周波数帯域ではＦ_０のときのインピーダンス値（Ｚ_ａ）を保つと考えられる。

このときのデカップリングチップのインピーダンス特性Ｚ_ＣＬは、不連続度ｎを使用して、次式のように求められる。ここで、ｎは３前後が適当である。

式（２１）に対応するコンデンサの透過係数Ｓ_２１Ｃは、式（２０）から次式で表される。

絶縁体層の内側に半導体層を有する線路構造の特性インピーダンスは、絶縁体層中を進行する電磁波を構成する電磁界の半導体層への透過係数に依存する。絶縁体層の厚さをａ、固有インピーダンスの実数項をＺ_Ｉ、半導体層の厚さをｂ、固有インピーダンスの実数項をＺ_Ｓとすると、絶縁体から半導体への電磁界の透過係数Ｓ_２１Ｓは次式で表される。

絶縁体層から半導体層への電磁界の透過係数を考慮した、有効導体間隔ｄ_Ｓは次式で表される。

比誘電率をε_ｒａの絶縁体層と比誘電率１の半導体層の２層の等価比誘電率ε_ｒＸは次式で表される。

式（１９）、式（２０）、および式（７）から、エッチングによる電極面積の拡大率ｋを考慮した線路幅ｗの平行板線路の特性インピーダンスＺ_１は、次式から求められる。

線路の特性インピーダンスをＺ_１とすると、測定系の５０[Ω]のケーブルに接続したときの反射の影響による透過係数Ｓ_２１Ｒは、次式から求めることが出来る。

線路が短い場合、端部間の距離をzとしたときの端部間の静電容量Ｃ
_Ｔとし、周波数がｆのときのＣ_ＴのインピーダンスをＺ_Ｔとすると、端部間電磁結合による透過係数Ｓ_２１Ｔ
は、次式から求めることが出来る。

絶縁体層の内側に半導体層を有する線路構造中を電磁波が進行する場合、電磁界が半導体中に浸透する。半導体中に浸透した電磁界のほとんどは半導体層に隣接する導体層の表面で反射する。結果、半導体の厚さをｂとするときの厚さが無限大の場合に対する損失の割合Ｂは、次式で表せる。

壁面の１面に導電率δ_Ｓの半導体が配置されている特性インピーダンスがＺ_１の減衰伝送線路の減衰定数α_１は、電気通信工学理論によると、次式で表される。

厚さｂの半導体層を有する減衰伝送線路の減衰定数αは、次式で表される。

電磁波は、透過し易いところを選んで進行する性質を有するので、線路長は電極面積の拡大率による線路長拡大効果よりも短くなると考えられる。電極面積の拡大率による線路長拡大効果の低減率をＡとすると、チップの長さがlの減衰伝送線路の実効線路長ｚは以下の式で表される

実効線路長がｚの減衰伝送線路の透過係数Ｓ_２１αは、次式で表される。

減衰伝送線路の透過係数Ｓ_２１Ａおよび減衰伝送線路を内蔵する低インピーダンス損失線路構造の、総合透過係数Ｓ_２１Ｌは、おおむね次式から近似的に求めることが出来る。ここで、ｎは１０程度が適当である。

端子間の電磁結合を考慮した低インピーダンス損失線路構造の総合透過係数Ｓ_２１Ｍは、式（２３）式（２９）から、不連続度ｎを使用して、おおむね次式のように求められる。ここで、ｎは２前後が適当である。

図７は、試作したデカップリング部品のＳ₂₁特性の計算結果の一例である。図８は、本実施の形態におけるデカップリング部品のインピーダンス特性の計算結果の一例である。

図６に示した本実施の形態におけるデカップリング部品のＳ₂₁特性の測定結果によると、このときのＦ_０は６００ｋＨｚである。本実施の形態におけるデカップリングチップは伝送線路構造であるので、Ｆ_０以下の周波数帯域ではコンデンサとしてのインピーダンス特性を示すが、Ｆ_０以上の周波数帯域では６００ｋＨｚのときのインピーダンス値（Ｚ_ａ）を保つと考えられる。

端子間静電容量Ｃ_Ｔを８×１０^−１７[Ｆ/ｍ]として式（３５）から求められる本実施の形態におけるデカップリング部品の透過係数Ｓ_２１Ｍの計算値は測定結果に近い値となっている。

本実施の形態におけるデカップリングチップの固体電解質層に使用されているポリピロールの導電率は３５００とである。また、３μｍの厚さに含浸されたポリピロールが減衰定数を支配しており、カーボングラファイト層が減衰定数に寄与していない。これはカーボングラファイト層の導電率がポリピロールに比べて１桁小さいか、２桁程度大きいためと思われる。

計算結果から推定すると、化成エッチング層を有するアルミニウム箔で形成するコンデンサの静電容量は１００μＦ／ｃｍ^２と推定される。含浸率を１００％とすると、この値は、市販されている低圧陽極用化成アルミニウム箔の中で標準的な値を有するものである。

本実施例のＳ_２１測定結果を前記計算式に基づいて解析すると、本実施例における電極面積の拡大率による線路長拡大効果の低減率Ａは０．２倍程度となっている。このように、伝送線路としての線路幅または線路長の拡大率が極めて低くなっている原因は、デカップリングチップの製法にあると考えられる。

本実施の形態におけるデカップリングチップのアルミニウム箔１３には、長辺の切断面にもエッチング面と同等の厚さの化成膜が形成されている。しかし、この部分にはエッチングが施されていない。この状態で、ポリピロールがエッチング面に含浸され、その後、カーボンペースト層と銀ペースト層がディップ処理によって形成される。このようにして形成されたデカップリングチップの一端に電磁波が印加されると、電磁波の多くが、進行上の障害があるエッチング面を避けてエッチングが無いアルミニウム箔１３の切断面をバイパスしてしまうため、実効線路長が短くなってしまっているものと推定される。

計算結果と測定結果から、端子間静電容量Ｃ_Ｔが５×１０^−１７[Ｆ/ｍ]であることが判る。この値は、端子形状を変更することにより改善可能である。これにより、１ [ＭＨｚ] 程度以下ではデカップリングチップおよびデカップリング部品の透過係数の差はほとんど無いが、１０[ＭＨｚ]程度以上では、デカップリング部品では端子間のバイパスによる透過特性の劣化現象が見られ、劣化度はチップの長さすなわち端子間の距離にほぼ比例している。

本実施の形態におけるデカップリングチップは以下のような実用上の問題を有していることが判った。
１）アルミニウム箔に比較的大きな直流電流を流すために、特殊な厚さのエッチド化成アルミ箔が必要
２）アルミニウム箔と外部端子間に比較的大きな直流電流を流すために、特殊な接続法が必要
３）モノマピロールからポリピロール層を形成するための化成工程が非常に複雑であり、また十分な減衰定数を得るためにはポリピロールの導電率がかなり不足
４）エッチングの施されていないアルミニウム箔の端面にも線路が形成されているためにＳ_２１特性が劣化

（実施の形態２）
図９は、本発明に係る低インピーダンス損失線路構造の一例である。図１０は、本発明に係る低インピーダンス損失線路構造の断面図の一例である。図１１は、本発明に係る低インピーダンス損失線路部品の外形の一例である。図１３は、本発明に係る低インピーダンス損失線路部品のＳ₂₁特性の計算結果の一例である。図１３は、本発明に係る低インピーダンス損失線路部品のインピーダンス特性の計算結果の一例である。

図９において、本実施の形態における低インピーダンス損失線路構造の断面図は線路幅方向の断面を示しており、低インピーダンス損失線路構造は、銅箔から成る電極層２１、２９と、銀ペースト層から成る導電性金属粉ペースト層２２，２８、３１と、ポリチオフェン層とカーボングラファイト層とから成る半導体層２３，２７と、化成エッチング層２４，２６と、アルミニウム箔２５と、マスキング層３０とで構成されている。

図９において、低インピーダンス損失線路として機能する領域が抜き取られている疎水性マスキングテープを化成エッチング層４６の表面に貼付することによってマスキング層３０が形成される。続いて、半導体層２３，２７、導電性金属粉ペースト層２２，２８、３１、および電極層２１、２９が形成された後、低インピーダンス損失線路構造は、切断線３２で切断される。

切断後の低インピーダンス損失線路構造の外縁部に残るマスキングテープは、半導体層２３，２７の形成後に剥離される。但し、困難な場合は剥離しなくても良い。以上の方法により、アルミニウム箔２５の長辺の切断面には伝送線路構造が形成されないため、実施の形態２で生じた、実効線路長の劣化現象は生じない。

図９の構造の低インピーダンス損失線路は整流作用を有している。電極層２１と電極層２９の間に電極層２１が正となる電圧を印加すると、化成エッチング層２４を構成する酸化アルミニウム皮膜が縮退し電極層２１とアルミニウム箔２５との間が短絡に近い状態となり、電極層２１とアルミニウム箔２５とで構成される伝送線路はほとんど機能しなくなる。従って、アルミニウム箔２５の切断時に化成エッチング層が短絡するのを防止するためにアルミニウム箔２５に貼付するマスキングテープは、アルミニウム箔２５の電極層２１側の面には貼付しなくても良い。

図１０において、本実施の形態における低インピーダンス損失線路構造は、銅箔から成る電極層４１、４９と、銀ペースト層から成る導電性金属粉ペースト層４２，４８と、ポリチオフェン層またはポリチオフェン層とカーボングラファイト層から成る半導体層４３，４７と、化成エッチング層４４，４６と、アルミニウム箔４５と、電源端子部５０と、グランド端子部５１とで構成されている。電源端子部５０と、グランド端子部５１を除く低インピーダンス損失線路構造は図９と同様である。

図１１において、低インピーダンス損失線路部品は、図１０の低インピーダンス損失線路構造が、端子形成部分５０および５１を残して外装樹脂６２によって封止された後、電源端子６１およびグランド端子６３が整形されることによって形成される。

低インピーダンス損失線路の幅の実効値を０．６[ｍｍ]、ポリチオフェン層およびカーボングラファイト層の導電率を１２０００[Ｓ／ｍ]、ポリチオフェン層およびカーボングラファイト層の厚さを３０[μｍ]とする。酸化アルミニウム皮膜の比誘電率を８．５、厚さ３０[ｎｍ]とし、アルミニウム化成箔の１[ｃｍ^２]あたり（両面）の静電容量値を１８０[μＦ]、ポリチオフェン層の含浸率を０．８、面積拡大率の線路長および線路幅への寄与率を０．５とする。また図９において、端子間のバイパス容量を１０^−１８[Ｆ／ｍ]とする。

図１１に示すＳ₂₁特性の計算結果値によると、本実施の形態における低インピーダンス損失線路部品のＳ₂₁は、実施の形態１のデカップリング部品より１[ＭＨｚ]以上で１０（３倍）−２０ｄＢ（１０倍）優れており、０．１[μＦ]チップセラミックコンデンサより４０ｄＢ（１００倍）以上優れている。

図１２に示すインピーダンス特性の計算結果によると、本実施の形態における低インピーダンス損失線路部品のインピーダンスは、静電容量値が小さいため実施の形態１のデカップリング部品よりやや大きいが、１００ＭＨｚ以上ではチップセラミックコンデンサの約１／１００であり、ほぼ５０[ｍΩ]以下である。この値は、約２００[Ω]と推定されるＬＳＩのオンチップインターコネクトのインピーダンスや、５０[Ω]またはそれよりやや大きいと推定されるインターポーザや印刷配線基板の信号トレースの特性インピーダンスに比べて充分に低い値である。

（実施の形態３）
図１３は、本発明に係る低インピーダンス損失線路構造を応用したディジタル基本回路の等価回路の一例である。

図１３において、低インピーダンス損失線路を応用したディジタル基本回路の等価回路は、直流電源８４、ドライバ８１、レシーバ８９、ドライバ８１を構成するＰチャネルＭＯＳＦＥＴ８２およびＮチャネルＭＯＳＦＥＴ８３、低インピーダンス損失線路８５、半導体集積回路と低インピーダンス損失線路８５の間の電源線路８６、信号線路８７、および整合終端抵抗８８から構成されている。

図１３において、電源線路８６と信号線路８７の特性インピーダンスが５０[Ω]以上、低インピーダンス損失線路の端子インピーダンスが実施の形態２で設計した値の５０[ｍΩ]前後とする。ドライバ８１のオン状態とオフ状態の定義は前述と同様であり、伝送線路上の電界と伝送線路の電位との関係は電磁気学に従う。

ドライバ８１がオフからオンに変化する時の信号線路８７の電位波形と、信号線路８７上を進む孤立電界波形、並びに電源線路８６の電位波形と電源線路８６上を進む孤立電界波形は、前述と同様である。従って、図１３の回路の動作説明には図２と図３の波形を使用する。

図１３において、ドライバ８１がオフからオンに変化したときの孤立電界波の伝送線路上の進行の様子と伝送線路の電位変化は図２、図３で説明した通りである。

図１３において、電源線路８６上を進行する孤立電磁波のほぼ全てが、低インピーダンス損失線路８５との接続部で、信号線路８７上に励起された孤立電磁波と同極性で反射し、電源線路８６および信号線路８７の電位をＥ/２[Ｖ]からほぼＥ[Ｖ]に上昇させつつ進行し、整合終端抵抗８８で消滅する。

電源線路８６の長さが孤立電磁波の波長に対して充分短ければ、ドライバ８１がオンした後のＤ点の電位は、電源線路５上を孤立電磁波が進行するときの遅延時間だけ上昇時間が長くなることを除けば、通信を行うのにほぼ充分な値となる。

図１３において、低インピーダンス損失線路８５の端子インピーダンスは５０[ｍΩ]前後と、通信を行うのにほぼ充分低い値であるが、電源線路８６を進行する孤立電磁波の一部が低インピーダンス損失線路８５に侵入する。

放射電力Ｐを有する線形電磁波がアンテナから放射されたときのｒ[ｍ]の距離での電界強度Ｅは、ＩＥＣ ＣＩＳＰＲ１６−２−３に示されている次式から求めることが出来る。

例えば家庭内使用を目的とするクラスＢ情報技術装置から１０[m]の距離での妨害波電界強度の許容値は、ＶＣＣＩ（ＣＩＳＰＲ２２）で決められており、３０[ＭＨｚ]から２３０[ＭＨｚ]で３０[dBμＶ/m]、２３０[ＭＨｚ]から１[ＧＨｚ]で３７[dBμＶ/m]である。式(３６)から、例えば２３０[ＭＨｚ]での許容放射電力値を求めると、２[ｎＷ]となる。

実施の形態２で設計した低インピーダンス損失線路を使用し、図９のインバータ３５の代わりに２０個の電源端子が設けられており１００[Ｗ]の消費電力を有する半導体集積回路を想定すると、１個の電源端子で５[Ｗ]の電力を分担していることになる。

次に、導体集積回路の２個の電源端子毎に、実施の形態２で設計した１２[ｍｍ]の長さの低インピーダンス損失線路が使用されている場合について、電源ポートから漏洩する不要電磁波の放射電力量を試算する。

電源線路８６と信号線路８７の特性インピーダンスが半導体チップ上で等しいとすると、図１３において、インバータ３５によって励起された孤立電界波８が信号線路３８の電位を０[Ｖ]からＥ／２ [Ｖ]まで上昇させるエネルギーと、電源線路３４に向かう孤立電界波が電源線路の電位をＥ[Ｖ]からＥ／２ [Ｖ] まで降下させるエネルギーの比は、１：３である。従って電源線路３４に向かう孤立電界波の電力は７．５[Ｗ]となる。

電源線路８６の特性インピーダンスを低めの５０[Ω]とし、低インピーダンス損失線路８５に、実施の形態２で設計した１２[ｍｍ]の長さの低インピーダンス損失線路構造が使用されているときの、２３０[ＭＨｚ]における透過係数は−７８ｄＢである。図７に示した０．１μＦチップセラミックコンデンサの２３０[ＭＨｚ]における透過係数よりも約５３ｄＢ小さい（約１／４５０）。このときの、低インピーダンス損失線路３２を透過する電力は０．９４[ｍＷ]となる。

０．９４[ｍＷ]のうちの０．１％が大気中に放射され、放射するまでの過程で、孤立電磁波が多くの箇所で反射を繰り返すことによってその０．１％のエネルギーが２３０[ＭＨｚ]から１[ＧＨｚ]の間の1つの周波数に存在すると仮定した場合でも、放射電磁波のエネルギーは０．９４[ｎＷ]である。この値はクラスＢ情報技術装置の放射電力許容値２[ｎＷ]を充分満たす。

（実施の形態４）
図１４は、本発明に係る低インピーダンス損失線路構造を印刷配線基板に搭載した状態の一例である。

図１４において、低インピーダンス損失線路部品９２は、印刷配線基板９３に搭載され、電源端子はビア９６によって電源配線９５に直列に挿入されている。低インピーダンス損失線路部品９２のグランド端子はビア９６によってグランドプレーン９４に並列に接続されている。

低インピーダンス損失線路部品９２の一端の電源端子が、印刷配線基板９３に搭載される半導体集積回路９１の１個以上の電源端子に、ビア９６および電源配線９５を経由して接続される。低インピーダンス損失線路部品９２の使用数は、半導体集積回路９１の定格消費電力を電源電圧で割った値を低インピーダンス損失線路部品９２の定格直流電流で割った値で決められる。低インピーダンス損失線路部品９２のチップ長はボード上の搭載余裕度、半導体集積回路の電源電流のスペクトラム値、およびコストの観点から決められるが、従来のコンデンサの選定に比べると格段に容易な作業である。

本発明はスイッチング回路を内蔵する半導体集積回路並びに、半導体集積回路を内蔵する情報技術機器、マルチメディア機器、電力変換機器の高性能化、設計容易化と設計期間の短縮化、小型軽量化、低消費電力化、低コスト化、電磁干渉問題の解消又は低減、電磁ノイズによる誤動作の低減、および品質・信頼性向上を実現することが出来る。

図１は、インバータに関する等価回路の一例である。 図２は、線路上の電源側の電位波形と電界波形の一例である。 図３は、線路上の抵抗側の電位波形と電界波形の一例である。 図４は、試作したデカップリングチップの構造の一例である。 図５は、試作したデカップリング部品の外形の一例である。 図６は、試作したデカップリング部品のＳ₂₁特性の測定結果の一例である。 図７は、試作したデカップリング部品のＳ₂₁特性の計算結果の一例である。 図８は、試作したデカップリング部品のインピーダンス特性の計算結果の一例である。 図９は、本発明に係る低インピーダンス損失線路構造の一例である。 図１０は、本発明に係る低インピーダンス損失線路構造の断面図の一例である。 図１１は、本発明に係る低インピーダンス損失線路部品の外形の一例である。 図１２は、本発明に係る低インピーダンス損失線路部品のＳ₂₁特性の計算結果の一例である。 図１３は、本発明に係る低インピーダンス損失線路部品のインピーダンス特性の計算結果の一例である。 図１４は、本発明に係る低インピーダンス損失線路構造を使用するディジタル基本回路の等価回路の一例である。 図１５は、本発明に係る低インピーダンス損失線路構造を印刷配線基板に搭載した状態の一例である。

符号の説明

１ インバータ
２、８２ ＰチャネルＭＯＳＦＥＴ
３、８３ ＮチャネルＭＯＳＦＥＴ
４、８４ 直流電源
５、８６ 電源線路
６、８７ 信号線路
７、８８ 整合終端抵抗
８、１０ 孤立電界波
９、１１ 電位波形
１２ 銀ペースト層
１３、２５、４５ アルミニウム箔
１４、２４、２６、４４，４６ 化成エッチング層
１５ ポリピロール層
１６ カーボングラファイト層
１７ 外装樹脂
１８ 陽極端子
１９ 陰極端子
２１、２９、４１，４９ 電極層
２２、２８、３１、４２，４８ 導電性金属粉ペースト層
２３、２７、４３，４７ 半導体層
３０ マスキング層
３２ 切断線
５０ 電源端子部
５１ グランド端子部
６１ 電源端子
６２ 外装樹脂
６３ グランド端子
８１ ドライバ
８５ 低インピーダンス損失線路
８９ レシーバ
９２ 半導体集積回路
９１ 低インピーダンス損失線路部品
９３ 印刷配線基板
９４ グランドプレーン
９５ 電源配線
９６ ビア

Claims (16)

1. 表面と裏面にエッチング層を有し該エッチング層上に誘電体酸化皮膜層を有する弁作用金属化成箔と、該弁作用金属化成箔の表面と裏面の全面に形成される半導体層と、該半導体層の表面と裏面の全面に形成される導電性金属粉ペースト層とから成り、１面の該導電性金属粉ペースト層を陽極、他面の該導電性金属粉ペースト層を陰極、前記誘電体酸化皮膜層を誘電体、前記導電性金属粉ペースト層の直線又は曲線状の１辺を線路幅、前記導電性金属粉ペースト層の前記線路幅より長い直線又は曲線状の他辺を線路長とし、１００[ｎｅｐ/ｍ] （ネパー/メートル）以上の減衰定数を有する平行板伝送線路構造が形成されることを特徴とする、低インピーダンス損失線路構造
2. 請求項１記載の低インピーダンス損失線路構造において、前記弁作用金属化成箔が、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム、またはそれらの合金とその化成膜から成ることを特徴とする、低インピーダンス損失線路構造
3. 請求項１から請求項２記載の低インピーダンス損失線路構造において、前記弁作用金属化成箔が、前記弁作用金属化成箔を電解液に浸漬したときに生じる該弁作用金属化成箔の金属部と前記電解液との間に１[ｃｍ^２]あたり０．１[μＦ]以上の静電容量値を有することを特徴とする、低インピーダンス損失線路構造
4. 請求項１から請求項３記載の低インピーダンス損失線路構造において、前記半導体層が、１００[Ｓ/ｍ]から１０^５[Ｓ/ｍ]の導電率を有することを特徴とする、低インピーダンス損失線路構造
5. 請求項１から請求項４記載の低インピーダンス損失線路構造において、前記半導体層が導電性ポリマー層、カーボングラファイト層、または前記導電性ポリマー層とその上面に形成される前記カーボングラファイト層とからなることを特徴とする、低インピーダンス損失線路構造
6. 請求項１から請求項５記載の低インピーダンス損失線路構造において、前記導電性ポリマー層が、ポリアセチレン、ポリアセン、ポリチオフェン、ポリピロール、ポリアニリン、またはポリチェニレンビニレンによって形成されることを特徴とする、低インピーダンス損失線路構造
7. 請求項１から請求項６記載の低インピーダンス損失線路構造において、前記導電性ポリマー層が、前記弁作用金属化成箔をポリチオフェンまたはポリピロールの微粒子を含む水溶液に浸漬することによって形成されることを特徴とする、低インピーダンス損失線路構造
8. 請求項１から請求項７記載の低インピーダンス損失線路構造において、前記導電性金属粉ペーストが、１０^６[Ｓ/ｍ]以上の導電率を有することを特徴とする、低インピーダンス損失線路構造
9. 請求項１から請求項８記載の低インピーダンス損失線路構造において、前記半導体層、または該半導体層と前記導電性金属粉ペースト層の形成に先だって、マスキングテープまたはマスキング剤が、前記弁作用金属化成箔の両面、または該弁作用金属化成箔の陰極側の面に、既定の前記線路幅と前記線路長を有する線路形成部を残して貼付または塗布されることを特徴とする、低インピーダンス損失線路構造
10. 請求項１から請求項９記載の低インピーダンス損失線路構造において、前記線路形成部の前記線路長と前記線路幅が、少なくとも１０ＭＨｚから１ＧＨｚの帯域において−４０ｄＢ以下の透過係数と、１ [Ω]以下の特性インピーダンスを有する前記平行板伝送線路構造を実現する値に決定されることを特徴とする、低インピーダンス損失線路構造
11. 請求項１から請求項１０記載の低インピーダンス損失線路構造において、前記弁作用金属化成箔が、前記半導体層、または該半導体層と前記導電性金属粉ペースト層が形成された後、前記線路形成部に近接する前記マスキングテープの貼付面または前記マスキング剤の塗布面で切断され、前記平行板伝送線路構造が形成されることを特徴とする、低インピーダンス損失線路構造
12. 請求項１から請求項１１記載の低インピーダンス損失線路構造において、前記マスキングテープが、ステンレス、ニッケル、ポリテトラフルオロエチレンを含むフッ化炭素樹脂、ケイ素樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の材料から成り、前記マスキング剤が、ポリテトラフルオロエチレンを含むフッ化炭素樹脂、ケイ素樹脂、またはこれらの混合物もしくは変性物から選択される１種以上の材料から成ることを特徴とする、低インピーダンス損失線路構造
13. 請求項１から請求項１２記載の低インピーダンス損失線路構造において、線路長方向の両端部に電源端子形成部分を有する第１の金属箔が、前記平行板伝送線路構造の一面に前記導電性金属粉ペーストによって接着され、前記電源端子形成部分の線路長方向の内側にグランド端子形成部分を有する第２の前記金属箔が、前記平行板伝送線路構造の他面に前記導電性金属粉ペーストによって接着され、少なくとも前記平行板伝送線路構造が耐湿性外装樹脂によって封止され、前記電源端子形成部分とグランド端子形成部分の全てまたは一部がそれぞれ電源端子およびグランド端子として整形されることによって、低インピーダンス損失線路部品が形成されることを特徴とする、低インピーダンス損失線路構造
14. 請求項１から請求項１３記載の低インピーダンス損失線路構造において、前記金属箔が、金、銅、ニッケル、またはこれらを含む任意の合金、または任意の積層体から成ることを特徴とする、低インピーダンス損失線路構造
15. 請求項１から請求項１４記載の低インピーダンス損失線路構造において、前記低インピーダンス損失線路部品が、印刷配線基板上に搭載され、第１の前記金属箔が一対の前記電源端子を介して前記印刷配線基板の電源トレースに対して直列に挿入され、第２の前記金属箔が、一対の前記グランド端子を介して印刷配線基板のグランドプレーンに対して並列に接続されることを特徴とする、低インピーダンス損失線路構造
16. 請求項１から請求項１５記載の低インピーダンス損失線路構造において、前記金属箔が、前記有効線路長以上の長さと前記有効線路幅以上の幅を有し、少なくとも第１の前記金属箔が、該金属箔が一対の前記電源端子を介して前記直流電源分配回路の電源導体または電源トレースに対して直列に挿入されたときに流れる直流電流による前記電源端子と前記グランド端子の間の直流電圧降下を前記スイッチング素子または前記半導体集積回路が許容する電圧変動値の５０％以下に保つ幅と厚さと材質を有することを特徴とする、低インピーダンス損失線路構造