CN101615623A - 存储器电路 - Google Patents

存储器电路 Download PDF

Info

Publication number
CN101615623A
CN101615623A CN200910164150A CN200910164150A CN101615623A CN 101615623 A CN101615623 A CN 101615623A CN 200910164150 A CN200910164150 A CN 200910164150A CN 200910164150 A CN200910164150 A CN 200910164150A CN 101615623 A CN101615623 A CN 101615623A
Authority
CN
China
Prior art keywords
conductive layer
insulating barrier
memory element
layer
organic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910164150A
Other languages
English (en)
Other versions
CN101615623B (zh
Inventor
汤川干央
大泽信晴
浅见良信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101615623A publication Critical patent/CN101615623A/zh
Application granted granted Critical
Publication of CN101615623B publication Critical patent/CN101615623B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H10K85/146—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE poly N-vinylcarbazol; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/611—Charge transfer complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的一个目的是提供一种存储器电路、非易失性存储装置以及包括该存储装置的半导体装置，其中在制造过程之后可以将数据添加到存储装置，并且可以防止因重写导致的伪造等现象。本发明的另一个目的是提供一种具有高可靠性且廉价的非易失性存储装置以及包括该存储装置的半导体装置。一种存储元件包括第一导电层、第二导电层、厚度大于等于0.1纳米且小于等于4纳米且与该第一导电层接触的第一绝缘层，以及夹在该第一导电层、第一绝缘层和第二导电层之间的有机化合物层。

Description

存储器电路
本分案申请是基于申请号为200680009785.2(国际申请号为PCT/JP2006/306373)，申请日为2006年3月22日，发明名称为“存储元件、存储装置以及半导体装置”的中国专利申请的分案申请。
技术领域
[0001]本发明涉及一种存储元件、包括该存储元件的存储装置以及包括该存储元件的半导体装置。
背景技术
[0002]近年来，已经开发出具有多种功能的半导体装置，其中多个电路集成到绝缘表面上。此外，已经开发出通过提供天线进行数据的无线传输/接收的半导体装置。这种半导体装置被称为无线芯片(还被称为ID标记、IC标记、IC芯片、RF(射频)标记、无线标记、电子标记或者RFID(射频标识)标记)，并且已经引入到部分市场。
[0003]已经付诸实际应用的许多这些半导体装置具有一电路(还被称为IC(集成电路)芯片)，该电路采用半导体衬底例如硅衬底和天线，并且该IC芯片包括存储器电路(还被称为存储器)、控制电路等等。实际中，通过设置能够存储许多数据的存储器电路，可以获得具有高增值从而具有更高性能的半导体装置。此外，需要以低成本制造这种半导体装置。近年来，已经积极开发出采用有机化合物的有机存储器等等作为存储器电路等(例如，参考文献1：日本专利申请特开平No.2002-26277)。
[0004]可以采用DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM(只读存储器)、EPROM(电可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)、闪存存储器等等存储装置作为存储器电路。其中，DRAM和SRAM是易失性存储器电路，其中，当电源关断时，数据就会被擦除；因此，需要在每次电源接通时写入数据。虽然FeRAM是非易失性存储器电路，但是因为采用包括铁电层的电容器元件，从而增加了它的制造步骤。掩模ROM具有简单结构，但是，需要在制造过程中写入数据，并且数据不能重新写入。EPROM、EEPROM和闪存存储器都是非易失性存储器电路，但是，因为采用具有两个栅电极的元件，所以它们的制造步骤数量增加。
[0005]为了通过利用有机化合物形成存储元件，在一对电极之间设置有机化合物。当有机化合物层的厚度增加时，电流不易流过，并且写入电压会增加。同时，当减小有机化合物层的厚度以减小写入电压时，会在初始状态下在电极之间发生短路。这会导致存储装置和半导体装置的可靠性降低。
发明内容
[0006]考虑到上述问题，本发明的目的之一是，提供一种非易失性存储元件，其中除了在制造过程中之外可以一次写入数据，并且可以防止因重写导致的伪造等现象，以及提供一种包括该存储元件的存储装置、一种包括该存储装置的半导体装置。本发明的另一个目的是，提供一种具有高可靠性且廉价的存储装置和半导体装置。
[0007]在本发明的一个方面中，一种存储元件包括第一导电层、第二导电层、夹在该第一和第二导电层之间的有机化合物层以及厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一和第二导电层之间且与该第一导电层接触。
[0008]在本发明的另一个方面中，一种存储元件包括第一导电层、第二导电层、夹在该第一和第二导电层之间的有机化合物层、厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层以及厚度大于等于0.1纳米且小于等于4纳米的第二绝缘层，该第一绝缘层设置在该第一和第二导电层之间且与该第一导电层接触，而该第二绝缘层设置在该第一和第二导电层之间且与该第二导电膜接触。
[0009]该第一和第二绝缘层可以是不连续层，例如如图3A所示随机散布的不均匀形状。而且，如图3B所示，该第一和第二绝缘层可以是条纹状不连续层。作为该条纹状不连续层，该条纹状不连续层的宽度和相邻条纹状不连续层的间距可以彼此相同或者不同。此外，如图3C所示，该第一和第二绝缘层可以是网状不连续层。
[0010]而且，该第一和第二绝缘层均可以是至少覆盖该第一导电层的表面的连续层，如图1C所示。而且，如图1D所示，该第一和第二绝缘层可以具有凹陷和凸起。通常，该第一或第二绝缘层和该有机化合物层之间的界面可以具有凹陷和凸起。此外，该第一绝缘层和该第一导电层之间的界面或者该第二绝缘层和该第二导电层之间的界面可以具有凹陷和凸起。在本发明的另一个方面中，一种存储元件包括第一导电层、第二导电层、夹在该第一和第二导电层之间的有机化合物层以及直径大于等于0.1纳米且小于等于4纳米的绝缘颗粒，该绝缘颗粒设置在该第一和第二导电层之间且与该第一导电层接触。在本发明的另一个方面中，一种存储元件包括第一导电层、第二导电层、夹在该第一和第二导电层之间的有机化合物层、直径大于等于0.1纳米且小于等于4纳米的第一绝缘颗粒以及直径大于等于0.1纳米且小于等于4纳米的第二绝缘颗粒，该第一绝缘颗粒设置在该第一和第二导电层之间且与该第一导电层接触，而该第二绝缘颗粒设置在该第一和第二导电层之间且与该第二导电层接触。
[0011]利用电子传输材料或者空穴传输材料形成本发明的存储元件的该有机化合物层。通过利用通过施加电压到存储元件产生的电阻值变化，在该存储元件中写入数据。在将数据写入到该存储元件之后，该第一和第二导电层相互部分连接。该存储元件还可以包括连接到该第一或者第二导电层的二极管。
[0012]在本发明的另一个方面中，一种存储装置包括存储单元阵列和写入电路，在所述存储单元阵列中，以矩阵形式设置上述存储元件。
[0013]该存储单元阵列和该写入电路设置在玻璃衬底或者柔性衬底上，并且该写入电路可以利用薄膜晶体管形成。可替换地，该存储单元阵列和该写入电路可以设置在晶体半导体衬底上，并且该写入电路可以利用场效应晶体管形成。
[0014]在本发明的另一个方面中，一种半导体装置包括上述存储元件、连接到该存储元件的第一晶体管、用作天线的导电层以及连接到该导电层的第二晶体管。
[0015]在该半导体装置中，该第一晶体管、该第二晶体管、该存储元件和用作天线的该导电层可以形成在第一衬底上。可替换地，该第一晶体管可以形成在该第一衬底上，该存储元件可以形成在第二衬底上，并且用作该第一晶体管的源极布线或者漏极布线的导电层可以经导电颗粒连接到该存储元件。而且，该第二晶体管可以形成在该第一衬底上，用作天线的该导电层可以形成在该第二衬底上，并且用作该第二晶体管的源极布线或者漏极布线的导电层可以经导电颗粒连接到该用作天线的该导电层。
[0016]可以通过AFM(原子力显微镜方法)、DFM(动态力显微镜方法)、MFM(磁力显微镜方法)、EFM(电力显微镜方法)、TEM(透射电子显微镜方法)等等方式来测量本发明的第一和第二绝缘层的厚度。
[0017]根据本发明，可以获得一种半导体装置，其中除了在制造过程中之外可以一次写入数据，并且可以防止因重写导致的伪造等现象。而且，通过在导电层和将会与导电层接触的有机化合物层之间设置厚度小于等于4纳米优选为小于等于2纳米的绝缘层，隧道电流流过该绝缘层，因此，可以减小在写入数据到该存储元件中时施加电压和电流量的变化。而且，通过在导电层和将会与导电层接触的有机化合物层之间设置厚度小于等于4纳米优选为小于等于2纳米的绝缘层，因隧道效应会增加存储元件的电荷注入特性，并且可以增加有机化合物层的厚度，从而使得可以防止在初始状态下发生短路。因此，可以改进该存储装置和该半导体装置的可靠性。而且，本发明的该存储装置和该半导体装置均包括结构简单的存储元件，其中有机化合物层夹在一对导电层之间，因此，该存储装置和该半导体装置的成本更加低廉。
根据本发明的一个方面，提供了一种存储器电路，包括：存储元件，该存储元件包括：第一导电层；第二导电层；夹在该第一导电层和第二导电层之间的有机化合物层；以及厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一导电层和第二导电层之间且与该第一导电层接触，其中，在通过向该存储元件施加电作用而写入数据之后，该第一导电层和第二导电层彼此部分接触。
根据本发明的另一个方面，提供了一种存储器电路，包括：存储元件，该存储元件包括：第一导电层；第二导电层；夹在该第一导电层和第二导电层之间的有机化合物层；厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一导电层和第二导电层之间且与该第一导电层接触；以及厚度大于等于0.1纳米且小于等于4纳米的第二绝缘层，该第二绝缘层设置在该第一导电层和第二导电层之间且与该第二导电层接触，其中，在通过向该存储元件施加电作用而写入数据之后，该第一导电层和第二导电层彼此部分接触。
根据本发明的另一个方面，提供了一种存储器电路，包括：字线驱动电路；位线驱动电路；以及存储单元阵列。该存储单元阵列包括：存储元件，该存储元件包括：第一导电层；第二导电层；夹在该第一导电层和第二导电层之间的有机化合物层；以及厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一导电层和第二导电层之间且与该第一导电层接触。
根据本发明的另一个方面，提供了一种存储器电路，包括：字线驱动电路；位线驱动电路；以及存储单元阵列。该存储单元阵列包括：存储元件，该存储元件包括：第一导电层；第二导电层；夹在该第一导电层和第二导电层之间的有机化合物层；厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一导电层和第二导电层之间且与该第一导电层接触；以及厚度大于等于0.1纳米且小于等于4纳米的第二绝缘层，该第二绝缘层设置在该第一导电层和第二导电层之间且与该第二导电层接触。
根据本发明的另一个方面，提供了一种存储器电路，包括：存储元件，该存储元件包括：第一导电层；第二导电层；夹在该第一导电层和第二导电层之间的有机化合物层；以及直径大于等于0.1纳米且小于等于4纳米的绝缘颗粒，该绝缘颗粒设置在该第一导电层和第二导电层之间且与该第一导电层接触，其中，在通过向该存储元件施加电作用而写入数据之后，该第一导电层和第二导电层彼此部分接触。
根据本发明的另一个方面，提供了一种存储器电路，包括：存储元件，该存储元件包括：第一导电层；第二导电层；夹在该第一导电层和第二导电层之间的有机化合物层；直径大于等于0.1纳米且小于等于4纳米的第一绝缘颗粒，该第一绝缘颗粒设置在该第一导电层和第二导电层之间且与该第一导电层接触；以及直径大于等于0.1纳米且小于等于4纳米的第二绝缘颗粒，该第二绝缘颗粒设置在该第一导电层和第二导电层之间且与该第二导电层接触，其中，在通过向该存储元件施加电作用而写入数据之后，该第一导电层和第二导电层彼此部分接触。
根据本发明的另一个方面，提供了一种存储器电路，包括：字线驱动电路；位线驱动电路；以及存储单元阵列。该存储单元阵列包括：存储元件，该存储元件包括：第一导电层；第二导电层；夹在该第一导电层和第二导电层之间的有机化合物层；以及直径大于等于0.1纳米且小于等于4纳米的绝缘颗粒，该绝缘颗粒设置在该第一导电层和第二导电层之间且与该第一导电层接触。
根据本发明的另一个方面，提供了一种存储器电路，包括：字线驱动电路；位线驱动电路；以及存储单元阵列。该存储单元阵列包括：存储元件，该存储元件包括：第一导电层；第二导电层；夹在该第一导电层和第二导电层之间的有机化合物层；直径大于等于0.1纳米且小于等于4纳米的第一绝缘颗粒，该第一绝缘颗粒设置在该第一导电层和第二导电层之间且与该第一导电层接触；以及直径大于等于0.1纳米且小于等于4纳米的第二绝缘颗粒，该第二绝缘颗粒设置在该第一导电层和第二导电层之间且与该第二导电层接触。
附图说明
图1A是示出本发明的存储装置的顶视图，而图1B至1E是其截面图；
图2A至2E是示出本发明的存储装置的截面图；
图3A至3C是示出本发明的存储装置的顶视图；
图4A和4B是示出本发明的存储装置的截面图；
图5A和5C是示出本发明的存储装置的视图；
图6A和6B是示出本发明的存储装置的视图；
图7A是示出本发明的存储装置的顶视图，而图7B和7C是其截面图；
图8A和8B是示出本发明的半导体装置的截面图；
图9A和9B是示出本发明的半导体装置的截面图；
图10是示出本发明的半导体装置的截面图；
图11是存储元件和电阻元件的电流-电压特性曲线图；
图12A至12C是本发明的半导体装置的结构示例图；
图13是示出具有本发明的半导体装置的电器的视图；
图14A至14F是示出本发明的半导体装置的使用模式的视图；
图15A和15B是存储元件的电流-电压特性曲线图；
图16A至16D是示出本发明的存储装置的截面图；
图17A和17B是示出本发明的存储元件的结构的截面图；
图18是采用本发明的存储元件进行试验的试验结果曲线图；
图19A至19C是采用本发明的存储元件进行试验的试验结果曲线图；
图20A和20B是采用本发明的存储元件进行试验的试验结果曲线图；
图21是采用本发明的存储元件进行试验的试验结果曲线图；
图22是采用本发明的存储元件进行试验的试验结果曲线图；
图23是采用本发明的存储元件进行试验的试验结果曲线图；
图24A和24B是采用本发明的存储元件进行试验的试验结果曲线图；
图25是采用本发明的存储元件进行试验的试验结果曲线图；
图26是采用本发明的存储元件进行试验的试验结果曲线图；以及
图27是采用本发明的存储元件进行试验的试验结果曲线图。
具体实施方式
[0018]下面参照附图来描述根据本发明的实施例模式。本领域技术人员容易理解的是，这里所公开的实施例模式及其细节可以通过多种方式变型，而不会脱离本发明的目的和范围。本发明不应当理解为限制成下面给出的实施例模式的描述。而且，在附图中，采用相同的附图标记来表示相同的部件。
(实施例模式1)
[0019]在该实施例模式中，参照附图来描述包含在本发明的存储装置中的存储元件的结构示例。具体来说，将示出具有无源矩阵型结构的存储装置的示例。
[0020]图5A示出本实施例模式的有机存储器(存储器电路16)的一个结构示例。该存储器电路16包括存储器阵列22，其中存储单元21设置成矩阵形式，位线驱动电路26具有列解码器26a、读出电路26b和选择器26c，字线驱动电路24具有行解码器24a和电平移动器24b，并且界面23具有写入电路等部件并与外部进行通信。注意，图5A所示的存储器电路16的结构仅仅只是一个示例；因此，该存储器电路还可以包括其它电路，例如读出放大器、输出电路和缓冲器，或者，写入电路可以设置在位线驱动电路中。
[0021]每个存储单元21具有构成位线Bx(1≤x≤m)的第一导电层、构成字线Wy(1≤y≤n)的第二导电层、与第一导电层接触的绝缘层以及有机化合物层。该有机化合物层设置在该第一导电层和该第二导电层之间，并且包括单层或多层。
[0022]存储单元阵列22的顶视图和截面图示例示出在图1A至1E中。图1A示出存储单元阵列22的顶视图，而图1B示出沿图1A的线A-B截取的截面图。注意，在图1A中未示出用作保护膜的绝缘层27。
[0023]在存储单元阵列22中，存储单元21设置成矩阵形式(参见图1A)。每个存储单元21具有存储元件80(参见图1B)。在衬底30上，存储元件80包括沿第一方向延伸的第一导电层31、覆盖第一导电层31的有机化合物层29、沿正交于第一方向的第二方向延伸的第二导电层28、以及与第一导电层31和有机化合物层29接触的绝缘层32。绝缘层32可以在高于预定电平的电压下通过隧道效应将电荷注入到该有机化合物层。而且，形成用作保护膜的绝缘膜27，以便覆盖第二导电层28。
[0024]在存储元件80中，除了玻璃衬底和柔性衬底之外，还可以采用石英衬底、硅衬底、金属衬底、不锈钢衬底、由纤维材料制成的纸等等作为衬底30。柔性衬底可以弯曲，例如，可以给出由聚碳酸脂、聚丙烯酸脂、聚醚砜(polyethersulfone)等等制成的塑料衬底。可替换地，可以采用具有热塑性(例如由聚丙烯、聚酯、乙烯基(vinyl)、聚氟乙烯、氯乙烯等等制成)的膜。此外，存储单元阵列22可以设置在例如硅衬底的半导体衬底上形成的场效应晶体管(FET)上，或者设置在例如玻璃衬底的衬底上形成的薄膜晶体管(TFT)上。
[0025]而且，第一导电层31和第二导电层28均可以包括利用具有高导电性的金属、合金、化合物等等形成的单层或者叠层结构。通常，可以采用具有高功函数(具体来说，大于等于4.0eV)的金属、导电化合物及其混合物；以及具有低功函数(具体来说，小于等于3.8eV)的金属、导电化合物及其混合物；等等。
[0026]作为具有高功函数(具体来说，大于等于4.0eV)的金属、合金、导电化合物的典型示例，可以采用氧化铟锡(下面称为ITO)、包含硅的氧化铟锡、包含2至20％氧化锌(ZnO)的氧化铟等等。而且，可以采用钛(Ti)、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、金属材料的氮化物(例如，氮化钛：TiN；氮化钨(WN)、氮化钼(MoN等等))等等。
[0027]作为具有低功函数(具体来说，小于等于3.8eV)的金属、合金、导电化合物的典型示例，可以采用属于元素周期表第1和2族的金属，也就是，例如锂(Li)和铯(Cs)的碱金属，例如镁(Mg)、钙(Ca)和锶(Sr)的碱土金属，包含碱金属和碱土金属的合金(例如MgAg和AlLi)、例如铕(Er)和镱(Yb)的稀土金属、包含稀土金属的合金等等。
[0028]当注入空穴到有机化合物层的电极也就是阳极用于第一导电层31或者第二导电层28时，优选采用具有高功函数的电极。另一方面，当注入电子到有机化合物层的电极用于第一或者第二导电层时，优选采用具有低功函数的电极。
[0029]而且，作为第一导电层31和第二导电层28中的每一个，可以将由上述具有高电导率的金属、合金或化合物制成的层与利用半导体材料形成的层层叠。在这种情况下，半导体层优选设置为更加靠近绝缘层32或者有机化合物层29。
[0030]作为利用半导体材料形成的层，可以任意采用：利用例如硅和锗的半导体元素形成的层；利用例如氧化锡、氧化钼、氧化铟、氧化锌、氧化钨、氧化钛、氧化铜、氧化镍、氧化钒、氧化钇以及氧化铬等等的半导体氧化物形成的层。
[0031]第一导电层31可以通过蒸镀、溅射、CVD、印刷、电镀、化学镀层等等方法来形成。
[0032]第二导电层28可以通过蒸镀、溅射、CVD、印刷或者微滴释放方法等等来形成。注意，微滴释放方法是通过经微小端口对包含细粒的组合物的液滴进行放电从而形成具有预定形状的图案的方法。
[0033]这里，在通过溅射形成厚度为50至200纳米的钛膜之后，通过光刻工艺对该钛膜进行蚀刻，从而形成所需形状，进而形成第一导电层31。此外，通过蒸镀铝以使厚度为50至200纳米来形成第二导电层28。
[0034]利用有机化合物形成有机化合物层29，其中该有机化合物的结晶状态、电导率和形状可以利用从外部施加的电压来改变。有机化合物层29可以包括单层或者多层，其中该多层通过层叠由不同有机化合物层制成的层而形成。
[0035]而且，有机化合物层29形成为具有一定厚度，通过该厚度，而通过从外部施加电压来改变存储元件的电阻。该有机化合物层29的典型厚度为5纳米至100纳米，优选为10纳米至60纳米，更优选为5纳米至20纳米，或者5纳米至10纳米。
[0036]而且，可以利用具有空穴传输特性的有机化合物或者具有电子传输特性的有机化合物来形成有机化合物层29。
[0037]作为具有空穴传输特性的有机化合物，可以采用以下物质：芳香胺(即，具有苯环-氮键)化合物，如4，4’-二(N-[1-萘基]-N-苯基-氨基)-联苯(简写式：α-NPD)、4，4’-二(N-[3-甲基苯基]-N-苯基-氨基)-联苯(简写式：TPD)、4，4’，4”-三(N，N-二苯基-氨基)-三苯胺(简写式：TDATA)、4，4’，4”-三(N-[3-甲基苯基]-N-苯基-氨基)-三苯胺(简写式：MTDATA)、和4，4’-二(N-(4-[N，N-双-间-甲苯氨基]苯基)-N-苯氨基)联苯(4，4′-bis(N-(4-[N，N-di-m-tolylamino]phenyl)-N-phenylamino)biphenyl)(简写式：DNTPD)；酞菁化合物，如酞菁(简写式：H2Pc)、铜酞菁(简写式：CuPc)和氧钒酞菁(简写式：VOPc)；聚乙烯基咔唑(简写式：PVK)；等等。上述有机化合物主要具有大于等于10-6cm2/Vs的空穴迁移率，优选为10-6至10-2cm2/Vs。
[0038]作为具有强电子传输特性的有机化合物，可以采用由具有喹啉骨架或苯并喹啉骨架的金属络合物制成的材料，例如三(8-羟基喹啉)铝(简写式：Alq)、三(4-甲基-8-羟基喹啉)铝(简写式：Almq3)、二(10-羟基并苯[h]喹啉)铍(简写式：BeBq2)、二(2-甲基-8-羟基喹啉)-4-苯基苯酚-铝(简写式：BAlq)等等。此外，还可以采用具有噁唑配合基或者噻唑配合基的金属络合物，例如二(2-[2-羟苯基]苯并噁唑)锌(简写式：Zn(BOX)2)和二(2-[2-羟苯基]苯并噻唑)锌(简写式：Zn(BTZ)2)。除了上述金属络合物外，可以使用下面的物质作为具有强空穴传输特性的材料：2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-噁二唑(简写式：PBD)；1，3-二(5-[对叔丁基苯基]-1，3，4-噁二唑-2-基)苯(简写式：OXD-7)；3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(简写式：TAZ)；3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(简写式：p-EtTAZ)；红菲绕啉(简写式：BPhen)；浴铜灵(简写式：BCP)等。上述物质主要具有大于等于10-6cm2/Vs的电子迁移率，优选为10-6至10-2cm2/Vs。
[0039]而且，该有机化合物层可以通过层叠上述不同有机化合物来形成。
[0040]而且，该有机化合物层可以通过混合上述不同有机化合物来形成。
[0042]有机化合物层29可以通过蒸镀、电子束蒸镀、溅射、CVD等方法来形成。可替换地，有机化合物层29可以通过旋涂、溶胶-凝胶方法、印刷、微滴释放方法等方法来形成。而且，上述方法可以结合到下面描述的方法。
[0043]绝缘层32从第一导电层或者第二导电层通过隧道效应注入空穴或者电子到有机化合物层。通常，绝缘层的电导率优选为小于等于10-10至10-2S/m，更优选为10-10至10-14S/m。绝缘层32形成为具有一定厚度，通过该厚度，电荷通过隧道效应在预定电压下注入有机化合物层29中。绝缘层32的典型厚度为大于等于0.1纳米且小于等于4纳米，优选为大于等于1纳米且小于等于4纳米，更优选为大于等于0.1纳米且小于等于2纳米，进一步优选为大于等于1纳米且小于等于2纳米。由于绝缘层32的厚度极薄，薄至大于等于0.1纳米且小于等于4纳米，所以在绝缘层32中产生隧道效应，从而与有机化合物层29相关的电荷注入特性得以改进。因此，当绝缘层32的厚度超过4纳米时，在绝缘层32中不会产生隧道效应，从而难以将电荷注入到有机化合物层29。这增加了当写入数据到存储元件中时施加到存储元件的电压。此外，绝缘层32的厚度极薄，薄至大于等于0.1纳米且小于等于4纳米，因此，产量得以改进。
[0044]利用热稳定且化学稳定的化合物来形成绝缘层32。通常，优选没有注入载流子的无机化合物或者有机化合物来形成绝缘层32。
[0045]作为具有绝缘特性的无机化合物的典型示例，可以采用下面的物质：具有绝缘特性的氧化物，例如Li2O、Na2O、K2O、Rb2O、BeO、MgO、CaO、SrO、BaO、Sc2O3、ZrO2、HfO2、RfO2、TaO、TcO、Fe2O3、CoO、PdO、Ag2O、Al2O3、Ga2O3和Bi2O3；具有绝缘特性的氟化物，例如LiF、NaF、KF、RbF、BeF2、MgF2、CaF2、SrF2、BaF2、AlF3、NF3、SF6、AgF和MnF3；具有绝缘特性的氯化物，例如LiCl、NaCl、KCl、CsCl、BeCl、CaCl2、BaCl2、AlCl3、SiCl4、GeCl4、SnCl4、AgCl、ZnCl、TiCl4、TiCl3、ZrCl4、FeCl3、PdCl2、SbCl3、SbCl2、SrCl2、TlCl、CuCl、MnCl2和RuCl2；具有绝缘特性的溴化物，例如KBr、CsBr、AgBr、BaBr2、SiBr4和LiBr；具有绝缘特性的碘化物，例如NaI、KI、BaI2、TlI、AgI、TiI4、CaI2、SiI4和CsI；具有绝缘特性的碳酸盐，例如Li2CO3、K2CO3、Na2CO3、MgCO3、CaCO3、SrCO3、BaCO3、MnCO3、FeCO3、CoCO3、NiCO3、CuCO3、AgCO3和ZnCO3；具有绝缘特性的硫酸盐，例如Li2SO4、K2SO4、Na2SO4、MgSO4、CaSO4、SrSO4、BaSO4、Ti2(SO4)3、Zr(SO4)2、MnSO4、FeSO4、Fe2(SO4)3、CoSO4、Co2(SO4)3、NiSO4、CuSO4、Ag2SO4、ZnSO4、Al2(SO4)3、In2(SO4)3、SnSO4、Sn(SO4)2、Sb2(SO4)3、和Bi2(SO4)3；具有绝缘特性的硝酸盐，例如LiNO3、KNO3、NaNO3、Mg(NO3)2、Ca(NO3)2、Sr(NO3)2、Ba(NO3)2、Ti(NO3)4、Sr(NO3)2、Ba(NO3)2、Ti(NO3)4、Zr(NO3)4、Mn(NO3)2、Fe(NO3)2、Fe(NO3)3、Co(NO3)2、Ni(NO3)2、Cu(NO3)2、AgNO3、Zn(NO3)2、Al(NO3)3、In(NO3)3、和Sn(NO3)2；具有绝缘特性的氮化物，例如AlN和SiN。
[0046]在利用无机化合物形成绝缘层32的情况下，绝缘层的厚度优选为大于等于0.1纳米且小于等于3纳米，更优选为大于等于1纳米且小于等于2纳米。当绝缘层32的厚度大于3纳米时，在写入数据到存储元件中时施加到存储元件的电压会增大。
[0047]在利用具有绝缘特性的有机化合物形成绝缘层32的情况下，作为具有绝缘特性的有机化合物，优选采用难以注入载流子且具有3.5eV至6eV带隙更优选为大于等于4eV且小于等于5eV带隙的有机化合物。作为具有绝缘特性的有机化合物的典型示例，可以采用：高分子材料，例如聚酰亚胺、丙烯酸(acrylic)、聚酰胺、苯并环丁烯(benzocyclobutene)和聚酯；有机树脂，例如酚醛清漆树脂、三聚氰胺甲醛树脂、酚醛树脂、环氧树脂、硅树脂、呋喃树脂以及己二烯酞酸脂树脂。
[0048]而且，优选利用HOMO电平不同于用于形成该有机化合物层的有机化合物的HOMO电平的有机化合物来形成绝缘层32。而且，当利用有机化合物形成绝缘层32时，绝缘层的厚度优选为大于等于0.1纳米且小于等于4纳米，更优选为大于等于1纳米且小于等于4纳米。
[0049]该绝缘层32还可以利用具有绝缘特性的多种无机化合物形成。可替换地，该绝缘层32可以利用多种上述有机化合物形成。而且，绝缘层32可以利用多种无机化合物和多种有机化合物的混合物来形成。
[0050]该绝缘层32可以通过蒸镀、电子束蒸镀、溅射、CVD等等方法来形成。而且，该绝缘层还可以通过旋涂、溶胶-凝胶方法、印刷、微滴释放方法等方法来形成。
[0051]这里，绝缘层32的形状参照图3A至3C来示出。图3A至3C均是示出形成在具有绝缘特性的衬底30上的第一导电层31和绝缘层的顶视图。这里，作为上述绝缘层32，绝缘层32a、绝缘层32b和绝缘层32c如图3A至3C所示。
[0052]如图3A所示，绝缘层32a是散布在第一导电层上的不连续层。具体来说，绝缘层32a具有岛状形状，它部分覆盖第一导电层31。在这种情况下，作为多个不连续层的绝缘层32a随机散布在第一导电层31和具有绝缘特性的衬底30的表面上。
[0053]如图3B所示，绝缘层32b是条纹状不连续层。在这种情况下，绝缘层32b具有条纹形状，沿相对于第一导电层31延伸的第一方向具有预定角度(大于等于0度且小于等于90度)的第二方向延伸。而且，具有条纹形状的绝缘层32b可以平行于第一方向延伸。而且，绝缘层32b可以沿正交于第一方向的方向延伸。
[0054]如图3C所示，绝缘层32c可以是网状不连续层。
[0055]而且，如图1C所示，可以提供作为覆盖第一导电层31的表面的连续层的绝缘层33作为绝缘层32a、32b和32c的替代形式。在这种情况下，绝缘层33优选为单分子膜。而且，如图1D所示，作为具有凹陷和凸起且覆盖第一导电层31的连续层的绝缘层34可以用作绝缘层32a、32b和32c的替代形式。注意，在这种情况下，绝缘层34的凸起的厚度优选为大于等于1纳米且小于等于4纳米，更优选为大于等于2纳米且小于等于4纳米，而绝缘层34的凹陷的厚度优选为大于等于0.1纳米且小于等于2纳米，更优选为大于等于1纳米且小于等于2纳米。
[0056]此外，如图1E所示，绝缘颗粒35可以设置在第一导电层和有机化合物层之间，作为绝缘层32a、32b和32c的替代形式。在这种情况下，每个绝缘颗粒的直径为大于等于0.1纳米且小于等于4纳米。
[0057]此外，图1B至1E所示的绝缘层32至34或者绝缘颗粒35可以设置在有机化合物层29和第二导电层28之间(参见图2A)。在图2A中，具有图1B所示形状的绝缘层36设置在有机化合物层29和第二导电层28之间。
[0058]如图2B所示，第一绝缘层37可以设置在第一导电层31和有机化合物层29之间，并且第二绝缘层38可以设置在有机化合物层29和第二导电层28之间。在这种情况下，作为第一绝缘层37和第二绝缘层38，可以任意采用图1B至1E所示形状的绝缘层32至34和绝缘颗粒35。这里，第一绝缘层37和第二绝缘层38均具有和图1B的绝缘层32相同的形状。
[0059]在上述存储元件中，可以在有机化合物层29的相反侧穿过第一导电层31设置具有整流特性的元件(图2C)。该具有整流特性的元件是肖特基二极管、PN结二极管、PIN结二极管或者栅电极和漏电极彼此相连的晶体管。这里，包括第三导电层41和半导体层42的二极管44设置成与第一导电层31接触。注意，可以在有机化合物层的相反侧穿过第二导电层设置具有整流特性的元件。可以在有机化合物层29和第一导电层31之间设置具有整流特性的元件。以及，可以在有机化合物层29和第二导电层28之间设置具有整流特性的元件。作为二极管的典型示例，可以采用PN结二极管、PIN结二极管、雪崩二极管等等。可替换地，可以采用具有其它结构的二极管。通过这种方式来设置具有整流特性的元件，其中电流仅沿一个方向流动，因此，读取误差降低，并且读取裕度得以改进。附图标记43表示用于隔离该二极管的绝缘层。
[0060]而且，可以在具有绝缘特性的衬底上设置薄膜晶体管(TFT)，并且可以在其上方设置存储元件80。作为具有绝缘特性的衬底的替代形式，可以在例如硅衬底或者SOI衬底的半导体衬底上形成场效应晶体管(FET)，并且可以在其上方设置存储元件80。注意，在这里示出了存储元件形成在薄膜晶体管或者场效应晶体管上方的示例；然而，存储元件可以附接到薄膜晶体管或者场效应晶体管。在这种情况下，存储元件和薄膜晶体管或者场效应晶体管通过彼此不同的制造过程来制造，然后通过利用导电膜、各向异性导电粘接剂等来使存储元件和薄膜晶体管或者场效应晶体管相互连接。而且，可以采用任何公知的结构来用作薄膜晶体管或者场效应晶体管。
[0061]当担心在相邻存储元件之间产生电场的不良影响时，可以在每个存储元件中设置的有机化合物之间设置分隔壁(绝缘层)，从而使每个存储元件中设置的有机化合物层相互隔离。可替换地，该有机化合物层可以选择性设置在每个存储单元中。
[0062]通常，当有机化合物层29设置成覆盖第一导电层31时，可以设置分隔壁(绝缘层)39，以防止有机化合物层29因第一导电层31的台阶(step)或者相邻存储单元之间沿水平方向的电场的不良影响(图2D)而导致断开连接。注意，在分隔壁(绝缘层)39的截面中，每个分隔壁(绝缘层)39的侧表面优选具有相对于第一导电层31的表面成大于等于10度且小于等于60度的倾角，更优选为大于等于25度且小于等于45度的倾角。而且，分隔壁(绝缘层)39优选具有弯曲形状。之后，绝缘层32、有机化合物层29和第二导电层28设置成覆盖第一导电层31和分隔壁(绝缘层)39。
[0063]而且，在第一导电层31上形成绝缘层32之后，可以形成分隔壁(绝缘层)39。在这种情况下，在利用蚀刻工艺形成分隔壁(绝缘层)39的过程中，优选不利用蚀刻工艺来形成绝缘层32，而优选利用作为用于分隔壁(绝缘层)39的材料并被选择性蚀刻的化合物来形成分隔壁(绝缘层)39。
[0064]而且，在形成分隔壁(绝缘层)39的情况下，在形成分隔壁(绝缘层)39的过程中产生的剩余物可以用于形成绝缘层32。
[0065]替代分隔壁(绝缘层)39，可以在衬底30上设置层间绝缘层40a，它部分覆盖沿第一方向延伸的第一导电层31，并且分隔壁(绝缘层)40b可以设置在层间绝缘层上(图2E)。
[0066]部分覆盖第一导电层31的层间绝缘层40a具有为每个存储单元80而设的开口。分隔壁(绝缘层)40b设置在没有设置开口的区域中。分隔壁(绝缘层)40b沿第二方向延伸，第二导电层28也沿第二方向延伸。而且，每个分隔壁(绝缘层)40b的截面相对于每个层间绝缘层40a的表面的倾角为大于等于95度且小于等于135度。
[0067]分隔壁(绝缘层)40b通过光刻工艺来形成，其中采用留下非曝光部分的正光敏树脂，并且控制曝光时间或者显影时间，以使得图案下部被更多地蚀刻。分隔壁(绝缘层)40b的高度设置成大于有机化合物层29和第二导电层28的厚度。因此，可以仅通过在衬底30的整个表面上蒸镀有机化合物层29和第二导电层28，就可以形成条纹状有机化合物层29和条纹状第二导电层28，它们在多个区域中彼此电隔离，并且沿和第一导电层31的第一方向交叉的方向延伸。因此，可以减少过程数量。注意，有机化合物层29c和导电层28c还设置在分隔壁(绝缘层)40b上；然而，它们不连接到有机化合物层29和导电层28。
[0068]当通过施加电压将数据写入到存储元件中时，由行解码器24a、列解码器26a和选择器26c选择一个存储单元21，然后，通过利用写入电路将数据写入到存储单元21中(参见图5A)。当在存储单元21的第一导电层31和第二导电层28之间施加电压时，在第一导电层31和第二导电层28a之间产生电荷(参见图4A)。当在第一导电层31和第二导电层28a之间施加高于预定电压的电压时，电荷注入有机化合物层29a中，并且电流流过有机化合物层29a，从而在有机化合物层29a中产生焦耳热。通过产生焦耳热，有机化合物层29a的温度升高从而超过玻璃化转变温度，并且有机化合物层29a的流动性增大，从而导致有机化合物层的厚度不均匀。因此，有机化合物层29a的形状和第二导电层28a的形状发生变化。第一导电层31与第二导电层28b短路连接，因此，存储元件的电阻改变(参见图4B)。注意，在图4B中，附图标记29b表示形状发生变化的有机化合物层。当数据写入到存储单元时，正向电压施加到存储单元。可替换地，可以施加反向电压。
[0069]和其它存储元件相比，被短路的存储元件的电阻会大大减小。通过施加电压到存储单元，可以将数据写入到存储单元，同时利用两个导电层之间的电阻变化。
[0070]下面将描述将数据写入到有机存储器中的具体操作(参见图5)。
[0071]当数据“1”写入到一个存储单元21时，存储单元21被行解码器24a、电平移动器24b、列解码器26a和选择器26c选中。具体来说，通过行解码器24a和电平移动器24b将预定电压V2施加到与存储单元21连接的字线W3。而且，通过列解码器26a和选择器26c将与存储单元21连接的位线B3连接到读取/写入电路26b。然后，从读取/写入电路26b将写入电压V1输入到位线B3中。因此，电压Vw＝V1-V2施加到包括在存储单元21中的第一导电层和第二导电层之间。通过恰当地选择电压Vw，物理地或者电地改变设置在第一和第二导电层之间的有机化合物层29，以使得数据“1”写入到存储单元21。具体来说，对于读取操作电压，在存储单元21处于数据“1”的状态下第一和第二导电层之间的电阻会大大低于在存储单元21处于数据“0”的状态下第一和第二导电层之间的电阻。例如，可以从(0V，5至15V)的范围或者(3至5V，-12至-2V)的范围中任意选择电压(V1，V2)。而电压Vw可以设定为5至15V，或者-5至-15V。
[0072]而且，控制未选字线和未选位线，以使得数据“1”不会写入到连接到未选字线和未选位线的存储单元中。例如，使得未选字线和未选位线处于浮置状态。包含在一个存储单元中的第一和第二导电层之间的部分必须具有能够确保选择性的特性例如二极管特性。
[0073]另一方面，当数据“0”写入到存储单元21时，不会向存储单元21施加电作用。对于电路操作，例如，一个存储单元21被行解码器24a、电平移动器24b、列解码器26a和选择器26c选中，这和写入数据“1”时是一样的；然而，从读取/写入电路26b输出到位线B3的电位量可以设定为和选中的字线W3的电位或者未选字线的电位相同，并且不改变存储单元21的电特性的电压(例如，-5至5V)可以施加到包括在存储单元21中的第一和第二导电层之间。
[0074]随后，将说明在从有机存储器读取数据的情况下的具体操作(图5B)。通过利用包括在具有数据“0”的存储单元和具有数据“1”的存储单元中的第一和第二导电层之间的电特性差异来执行读取数据。例如，下面将描述在以下情况下通过利用电阻差异来读取数据的方法，即，在读取电压下包括在具有数据“0”的存储单元中的第一和第二导电层之间的有效电阻(下面简称为存储单元的电阻)为R0，而在读取电压下具有数据“1”的存储单元的电阻为R1。注意到，R1＜＜R0。作为读取/写入电路的读取部分的结构，例如，可以考虑如图5B所示的包括电阻元件46和差分放大器47的读取/写入电路26b。电阻元件46具有电阻值Rr，其中R1＜Rr＜R0。晶体管48可以用作电阻元件46的替代部件，或者受时钟控制的反相器49可以用作差分放大器47的替代部件(图5C)。将信号
Figure A20091016415000271
或者反相信号
Figure A20091016415000272
输入到受时钟控制的反相器49，其中在读取数据时上述信号
Figure A20091016415000273
或者反相信号
Figure A20091016415000274
变成Hi，而在没有读取数据时上述信号
Figure A20091016415000275
或者反相信号
Figure A20091016415000276
变成Lo。当然，电路结构不限于图5B和5C所示电路。
[0075]当从一个存储单元21读取数据时，存储单元21被行解码器24a、电平移动器24b、列解码器26a和选择器26c选中。具体来说，通过行解码器24a和电平移动器24b将预定电压Vy施加到连接到存储单元21的字线Wy。而且，通过列解码器26a和选择器26c将连接到存储单元21的位线Bx连接到读取/写入电路26b的接线端P。因此，接线端P的电位Vp变成由电阻元件46(电阻值Rr)和存储单元21(电阻值R0或R1)产生的电阻分压确定的数值。因此，当存储单元21具有数据“0”时，Vp0＝Vy+(V0-Vy)×R0/(R0+Rr)。而且，当存储单元21具有数据“1”时，Vp1＝Vy+(V0-Vy)×R1/(R1+Rr)。因此，通过选择Vref处于图5B中的Vp0和Vp1之间并且通过选择受时钟控制的反相器的变化点处于图5C中的Vp0和Vp1之间，根据数据“0”和数据“1”而输出Lo/Hi(或者Hi/Lo)作为输出电压Vout，从而可以执行读取。
[0076]例如，在Vdd为3V的情况下操作差分放大器，并且Vy设定为0V；V0为3V；并且Vref为1.5V。如果R0/Rr＝Rr/R1＝9，则当存储单元具有数据“0”时，Vp0变成2.7V，并且输出Hi作为Vout。当存储单元具有数据“1”时，Vp1变成0.3V，并且输出Lo作为Vout。因此，可以从存储单元读取数据。
[0077]根据上述方法，通过利用电阻值差和电阻分压得到的电压值来读取有机化合物层29的电阻条件。当然，该读取方法不限于此。例如，可以利用电流值差异而不是利用电阻差异来读取有机化合物层的电阻条件。而且，当存储单元的电子特性具有二极管特性，即，阈值电压在数据“0”和数据“1”之间变化，则可以利用阈值电压差来读取有机化合物层的电阻条件。而且，可以采用通过读取的电流量来替代存储元件的电阻值的方法，或者预充电位线的方法。
[0078]根据本发明，通过在导电层和有机化合物层之间提供厚度小于等于4纳米优选为小于等于2纳米的绝缘层，通过隧道效应将电荷注入到有机化合物层中。根据绝缘层的隧道效应，可以减小在写入数据到存储单元时施加到存储单元的电流和电压的变化量。而且，通过在导电层和有机化合物层之间提供厚度小于等于4纳米优选为小于等于2纳米的绝缘层，即使存储元件的有机化合物层的厚度薄，也可以减小电极之间的短路。此外，由于电荷注入特性得以改进，所以可以增大夹在一对导电层之间的有机化合物层的厚度，从而可以防止在写入数据到存储元件之前在导电层之间发生短路，其中上述短路是因第一导电层的表面粗糙所致，并且可以改进存储元件的可靠性。因此，可以改进存储装置和半导体装置的可靠性。
(实施例模式2)
[0079]在该实施例模式中，将描述结构和实施例模式1不同的存储装置。具体来说，该存储装置具有有源矩阵型结构。
[0080]图6A示出本实施例模式的有机存储器的结构示例。该有机存储器包括存储单元阵列222，其中存储单元221设置成矩阵形式，位线驱动电路226具有列解码器226a、读出电路226b和选择器226c，字线驱动电路224具有行解码器224a和电平移动器224b，并且界面223具有写入电路等部件以及和外部进行通信。注意，图6A所示的存储器电路216的结构仅仅只是一个示例；因此，该存储器电路还可以包括其它电路，例如读出放大器、输出电路和缓冲器，或者，写入电路可以设置在位线驱动电路中。
[0081]每个存储单元221具有构成位线Bm(1≤m≤x)的第一布线、构成字线Wn(1≤n≤y)的第二布线、晶体管240和存储元件241。该存储元件241具有这样的结构，即，其中绝缘层和有机化合物层夹在一对导电层之间。
[0082]接着，参照图7A至7C来说明具有上述结构的存储单元阵列222的顶视图和截面图。图7A是示出存储单元阵列222的顶视图。图7B示出沿图7A的线A-B截取的截面图。在图7A中，省略了分隔壁(绝缘层)249、绝缘层242、有机化合物层244和第二导电层245，它们都形成在第一导电层243上方。
[0083]在存储单元阵列222中，多个存储单元221设置成矩阵形式。每个存储单元221在具有绝缘表面的衬底230上具有用作开关元件的晶体管240和连接到晶体管240的存储元件241(参见图7A和7B)。存储元件241具有：形成在绝缘层248上的第一导电层243；覆盖第一导电层243一部分的分隔壁(绝缘层)249；厚度为大于等于0.1纳米且小于等于4纳米优选为大于等于1纳米且小于等于4纳米并形成在第一导电层243上的绝缘层242；覆盖第一导电层243、分隔壁(绝缘层)249和绝缘层242的有机化合物层244；以及第二导电层245。对于绝缘层242，可以采用实施例模式1所示的绝缘层32至38的任何形式。这里，示出包括绝缘层242的存储元件241，该绝缘层具有和图2D所示的绝缘层32相同的形式。采用薄膜晶体管作为晶体管240。存储单元阵列222还包括用作保护膜覆盖第二导电层245的绝缘层246。
[0084]绝缘层242形成在分隔壁(绝缘层)249和第一导电层243上；然而，可以采用在形成分隔壁(绝缘层)249时产生的、残留在第一导电层243上的剩余物作为绝缘层242。具体来说，一个绝缘层形成在绝缘层248和第一导电层243上，并且该绝缘层被蚀刻从而形成分隔壁(绝缘层)249。在该过程中，蚀刻剩余物残留在第一导电层243上。该剩余物可以用作绝缘层242。在这种情况下，分隔壁(绝缘层)249和绝缘层242通过利用相同混合物来形成。而且，绝缘层242仅仅设置在第一导电层243上，而没有设置在分隔壁(绝缘层)249上。在具有这种结构的存储装置中，可以免除用于形成绝缘层242的过程，从而可以提高产量。
[0085]下面参照图16A至16D来说明可以用作晶体管240的薄膜晶体管的一种形式。图16A示出顶部栅极型薄膜晶体管的示例。绝缘层105设置在具有绝缘表面的衬底230上，并且薄膜晶体管设置在绝缘层105上。该薄膜晶体管包括设置在绝缘层105上的半导体层1302以及用作栅极绝缘层的绝缘层1303。在绝缘层1303上，对应于半导体膜1302设置栅电极1304。在栅电极1304上，设置用作保护层的绝缘层1305和用作层间绝缘层的绝缘层248。形成连接到半导体层的源极区和漏极区的第一导电层243。此外，在第一导电层243上设置用作保护层的绝缘层。
[0086]半导体层1302由具有晶体结构的半导体形成，并且可以利用非晶半导体或者单晶体半导体形成。特别是，优选通过激光照射来使非晶或者微晶半导体结晶化而形成的晶体半导体、通过热处理来使非晶或者微晶半导体结晶化而形成的晶体半导体、通过热处理和激光照射来使非晶或者微晶半导体结晶化而形成的晶体半导体等等。在热处理中，可以采用利用例如镍的金属元素的结晶化方法，它具有促进硅半导体结晶化的功能。
[0087]在利用激光照射来结晶的情况下，可以通过以下方式来执行结晶：使晶体半导体中通过激光照射而熔化的部分沿传送激光的方向连续运动，其中该激光是连续波激光或者具有大于等于10MHz的高重复频率以及小于等于1纳秒优选为1至100皮秒的脉冲宽度的超短波脉冲激光。通过利用这种结晶方法，可以获得具有大颗粒直径且晶粒界面沿一个方向延伸的晶体半导体。通过使得载流子漂移方向和晶粒界面延伸的方向一致，可以增大晶体管中电场效应迁移率。例如，可以实现为大于等于400cm2/V·sec。
[0088]在应用上述结晶步骤到温度不超过玻璃衬底的温度上限(约为600摄氏度)的结晶过程的情况下，可以采用大玻璃衬底。因此，在一个衬底上可以制造大量半导体装置，从而可以降低成本。
[0089]可以通过在比玻璃衬底的温度上限高的温度下加热来执行结晶步骤，来形成半导体层1302。通常，采用石英衬底作为绝缘衬底，并且在大于等于700摄氏度的温度下加热非晶或者微晶半导体，从而形成半导体层1302。因此，可以形成具有优越的结晶度的半导体。因此，可以获得在响应速度、迁移率等等方面性能优越且能够高速运行的薄膜晶体管。
[0090]作为绝缘层1303，通过利用例如等离子体CVD和溅射的薄膜形成方法来形成单层或者叠层绝缘膜，其中该绝缘膜由氮化硅、氧化硅或者包含硅的其它材料形成。还可以利用具有绝缘特性的溶液通过微滴释放方法、涂层方法、溶胶-凝胶方法等方法来形成绝缘层1303。作为具有绝缘特性的溶液的典型示例，可以任意采用以下溶液：散布无机氧化物细粒的溶液；以聚酰亚胺、聚酰胺、聚酯、丙烯酸、PSG(磷玻璃)、BPSG(硼磷玻璃)、硅酸盐基SOG(玻璃上自旋体)、烷氧基硅酸盐基SOG、聚硅氮烷基SOG和聚甲基硅氧烷为代表的具有Si-CH2键的SiO2；等等。
[0091]可以利用添加了具有一种导电性类型的杂质的金属或者多晶半导体来形成栅电极1304。当利用金属来形成栅电极1304时，可以采用钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)等等。此外，可以采用通过对上述金属进行氮化形成的金属氮化物。而且，该栅电极1304可以包括由金属氮化物制成的第一层和由金属制成的第二层。在栅电极1304具有叠层结构的情况下，第一层的边缘可以从第二层的边缘伸出。在这种情况下，当利用金属氮化物形成第一层时，第一层可以用作阻挡金属。因此，这种第一层可以防止包含在第二层中的金属散布到绝缘层1303和下面的半导体层1302。
[0092]在栅电极1304的两侧设置侧壁(侧壁间隔件)1308。该侧壁可以通过在衬底上利用硅氧化物通过CVD工艺形成绝缘层而形成，并且可以通过RIE(反应离子蚀刻)方法而经受各向异性蚀刻。
[0093]包括半导体层1302、绝缘层1303、栅电极1304等的薄膜晶体管可以采用多种结构，例如单漏极结构、LDD(轻掺杂漏极)结构和栅极叠加漏极结构。这里示出具有LDD结构的薄膜晶体管，其中在和侧壁重叠的半导体层中形成低浓度杂质区域1310。此外，可以采用单栅极结构、多栅极结构、双栅极结构等结构，其中在上述多栅极结构中，考虑到均衡而使得栅极电压具有相同电位的薄膜晶体管串联连接，而在上述双栅极结构中，半导体层夹在栅电极之间。
[0094]通过采用例如氧化硅和氧氮化硅的无机绝缘材料或者例如丙烯酸树脂和聚酰亚胺树脂的有机绝缘材料，形成绝缘层248。当采用例如旋涂和辊涂器的涂层方法时，在涂敷用于绝缘膜的液体材料时，该液体材料经热处理而形成由氧化硅形成的绝缘层。例如，涂敷包含硅键的材料，然后该材料经200至400摄氏度下热处理，从而获得包含氧化硅的绝缘层。当通过涂层方法形成的绝缘层或者通过回流而平面化的绝缘层形成为绝缘层248时，可以防止在绝缘层上设置的布线断开连接。而且，这种方法可以有效应用于形成多层布线的情况。
[0095]在绝缘层248上形成的第一导电层243可以设置成与形成在和栅电极1304同一层中的布线交叉。形成多层布线结构。通过层叠具有功能和绝缘层248相同的绝缘层并且在其上形成布线，从而可以形成多层结构。第一导电层243优选利用钛(Ti)和铝(Al)的叠层结构、钼(Mo)和铝(Al)的叠层结构、例如铝(Al)的低阻材料和采用例如钛(Ti)和钼(Mo)的高熔点金属材料的阻挡金属的组合来形成。
[0096]图16B示出采用底部栅极型薄膜晶体管的一个示例。绝缘层105形成在具有绝缘表面的衬底230上，并且薄膜晶体管240设置在其上。该薄膜晶体管包括栅电极1304、用作栅极绝缘层的绝缘层1303、半导体层1302、沟道保护层1309、用作保护层的绝缘层1305以及用作层间绝缘层的绝缘层248。而且，用作保护层的绝缘层可以设置在其上。第一导电层243可以形成在绝缘层1305或者绝缘层248上。注意，在底部栅极型薄膜晶体管的情况下可以不设置绝缘层105。
[0097]在具有绝缘表面的衬底230是柔性衬底的情况下，衬底230具有比例如玻璃衬底的非柔性衬底低的耐热性。因此，该薄膜晶体管优选利用有机半导体形成。
[0098]这里，参照图16C和16D来说明采用有机半导体形成的薄膜晶体管的结构。图16C示出采用交错的有机半导体晶体管的示例。有机半导体晶体管设置在柔性衬底1401上。有机半导体晶体管包括栅电极1402、用作栅极绝缘膜的绝缘层1403、和栅电极以及用作栅极绝缘膜的绝缘层1403重叠的半导体层1404、以及连接到半导体层1404的第一导电层243。而且，半导体层1404部分夹在用作栅极绝缘膜的绝缘层1403和第一导电层243之间。
[0099]栅电极1402可以利用和栅电极1304相同的材料和相同的方法形成。而且，栅电极1402还可以通过微滴释放方法以及干燥烘烤方法来形成。而且，包含导电细粒的糊剂通过印刷工艺印刷到柔性衬底上，并且该糊剂被干燥烘烤，从而形成栅电极1402。作为该导电细粒的典型示例，可以采用主要包含金、铜、金银合金、金铜合金、银铜合金、金银铜合金中任何一种的细粒。此外，还可以采用主要包含例如铟锡氧化物(ITO)的导电氧化物的细粒。
[0100]用作栅极绝缘膜的绝缘层1403可以利用与绝缘层1303相同的材料和相同的方法来形成。注意，当在涂敷用于绝缘膜的液体材料之后进行热处理来形成绝缘层时，该热处理的处理温度低于柔性衬底的可容许温度限制。
[0101]作为有机半导体晶体管的半导体层1404的材料，可以采用多环芳族化合物、共轭双键化合物、酞菁、电荷转移络合物等等。例如，可以采用蒽、并四苯、并五苯、6T(六噻吩(hexathiophene))、TCNQ(四氰代二甲基苯醌(tetra-cyanoquinodimethane))、PTCDA(原型羧酸无水化合物(perylene carboxylic acid anhydrouscompound))、NTCDA(萘甲酸无水化合物(naphthalenecarboxylic acidanhydrous compound))等等。而且，作为有机半导体晶体管的半导体层1404的材料，可以采用pi-共轭系统高分子，如有机高分子化合物、碳纳米管、聚乙烯吡啶、酞菁金属络合物等等。特别是，优选采用由共轭双键构成的pi-共轭系统高分子，如聚乙炔、聚苯胺、聚吡咯、聚噻吩(polythienylene)、聚噻吩衍生物(polythiophene derivative)、聚3烷基噻吩(poly(3alkylthiophene))、聚对苯撑(polyparaphenylene)衍生物、以及聚对苯撑乙烯(polyparaphenylenevinylene)衍生物。
[0102]作为形成有机半导体晶体管的半导体层的形成方法，可以采用用于形成具有均匀厚度的膜的方法。半导体层的厚度优选设定为大于等于1纳米且小于等于1000纳米，更优选为大于等于10纳米且小于等于100纳米。作为有机半导体晶体管的具体方法，可以采用蒸镀法、涂层法、旋涂法、顶涂(overcoat)法、溶液浇铸(solution cast)法、浸渍法、网印法、辊涂器法、或者微滴释放法。
[0103]图16D示出应用共面型有机半导体晶体管的示例。有机半导体晶体管设置在柔性衬底1401上。该有机半导体晶体管包括栅电极1402、用作栅极绝缘膜的绝缘层1403、第一导电层243以及与栅电极和用作栅极绝缘层的绝缘层1403重叠的半导体层1404。而且，每个第一导电层243部分插在用作栅极绝缘层的绝缘层和半导体层之间。
[0104]而且，薄膜晶体管和有机半导体晶体管可以设置成具有可以用作开关元件的任何结构。
[0105]而且，晶体管可以利用单晶衬底或者SOI衬底来形成，并且存储元件可以设置在其上方。SOI衬底可以利用附接晶片的方法、通过在硅衬底中掺杂氧离子从而在内部形成绝缘层的方法(还被称为SIMOX)来形成。这里，如图7C所示，存储元件241连接到设置在单晶半导体衬底260上的场效应晶体管262。而且，绝缘层250设置成覆盖场效应晶体管262的布线，并且存储元件241设置在绝缘层250上方。
[0106]由于利用单晶半导体形成的晶体管具有良好特性，例如高响应速度和良好的迁移率，所以该晶体管可以在高速下运行。而且，这种晶体管具有轻微特性变化，因此，可以利用该晶体管来设置高可靠性的半导体装置。
[0107]存储元件241包括第一导电层264、厚度大于等于0.1纳米且小于等于4纳米优选为大于等于1纳米且小于等于4纳米且形成在第一导电层264上方的绝缘层242、分隔壁(绝缘膜)249、覆盖绝缘层242的有机化合物层244以及第二导电层245。
[0108]因此，通过在形成绝缘层250之后形成存储元件241，可以自由设置第一导电层264。也就是，在图7A和7B所示的每个结构中，存储元件241必须设置在晶体管240的布线外部的区域中；然而，通过利用上述结构，例如，存储元件241可以形成在晶体管262上方，其中该晶体管设置在具有晶体管的层251中。因此，存储器电路216可以高度集成。而且，晶体管和存储器电路216可以部分或者整体相互重叠。
[0109]在图7B和7C的每一个中，有机化合物层244均设置在衬底的整个表面上方。可替换地，有机化合物层244可以选择性地仅设置在相应存储单元中。在这种情况下，有机化合物通过利用微滴释放法等方法来释放，并且被烘烤，从而选择性地形成有机化合物层，使得可以提高材料利用率。
[0110]第一导电层243和264可以利用和实施例模式1中的第一导电层81和第二导电层28相同的材料和相同的方法形成。
[0111]而且，绝缘层242和有机化合物层244可以通过利用和实施例模式1中的有机化合物层29相同的材料和相同的方法形成。
[0112]而且，可以在第一导电层243或264以及有机化合物层244之间设置具有整流特性的元件。该具有整流特性的元件是栅极和漏极彼此相连的晶体管或者二极管。而且，具有整流特性的元件可以设置在有机化合物层244和第二导电层245之间。
[0113]此外，在具有绝缘表面的衬底230上方设置隔离层并且在该隔离层上方设置具有晶体管的层253和存储元件241之后，具有晶体管的层253和存储元件241可以和该隔离层隔开，并且可以经粘接层462附接到衬底461(参见图10)。作为隔离方法，可以采用下面四种方法等：隔离方法1，其中设置金属氧化物层作为具有高耐热性的衬底和具有晶体管的层之间的隔离层，并且该金属氧化物层通过结晶而弱化，从而将该具有晶体管的层和该衬底隔开；隔离方法2，其中设置包含氢的非晶硅膜作为具有高耐热性的衬底和具有晶体管的层之间的隔离层，并且包含在非晶硅膜中的氢气通过激光照射而释放，从而隔离具有高耐热性的衬底，或者设置非晶硅膜作为隔离层，并且该非晶硅膜通过蚀刻而去除，从而隔离该具有晶体管的层；隔离方法3，其中具有高耐热性且具有晶体管的层设置在其上的衬底被机械去除或者通过使用溶液蚀刻而去除；以及隔离方法4，其中在设置金属层和金属氧化层作为具有高耐热性的衬底和具有晶体管的层之间的隔离层之后，该金属氧化物层通过结晶而弱化，并且该金属层的一部分通过利用溶液或者例如NF3、BrF3和ClF3的卤素氟化物气体进行蚀刻而去除，然后该弱化的金属氧化物层被物理隔离。
[0114]当类似实施例模式1所示的衬底30的柔性衬底、具有热塑性的膜、由纤维材料制成的纸等等用作衬底461时，可以实现小型、薄型且轻型的存储装置。
[0115]接着，将说明存储器电路216中的数据写入操作(图6A和6B)。
[0116]首先，说明通过施加电压将数据写入到存储器电路216的操作。具体来说，将说明将数据写入到第m列第n行中的存储单元221中的情形。在这种情况下，第m列的位线Bm和第n行的字线Wn被行解码器224a、列解码器226a以及选择器226c选中，并且包括在第m列第n行中的存储单元221中的晶体管240导通。随后，通过写入电路将预定电压施加到第m列的位线Bm。通过施加该预定电压，存储元件241的两个电极相互短路。因此，比通常电压高的电压施加到位线Bm。
[0117]施加到第m列的位线Bm的电压施加到第一导电层243，然后在第一导电层243和第二导电层245之间产生电位差(参见图7B)。因此，在第一导电层243和绝缘层242之间产生电荷。当高于预定电压的电压施加到第一导电层243和第二导电层245之间时，电荷注入到有机化合物层中。因此，电流流过有机化合物层244，从而产生焦耳热。通过产生该焦耳热，有机化合物层244的温度升高到超过玻璃化转变温度，有机化合物层244的流动性也增加，从而有机化合物层的厚度变得不均匀。因此，有机化合物层244的形状和第二导电层的形状发生变化，并且第一导电层243和第二导电层245彼此短路，从而改变存储单元的电阻。同时，电流没有流过的存储元件的电阻值没有发生变化。
[0118]接着，详细说明通过施加电压来读取数据的操作(参见图6A和6B以及图7A至7C)。
[0119]当数据“1”写入到一个存储单元221时，存储单元221被行解码器224a、电平移动器224b、列解码器226a以及选择器226c选中。具体来说，通过行解码器224a和电平移动器224b将预定电压V22施加到与存储单元221连接的字线Wn。而且，连接到存储单元221的位线Bm通过列解码器226a以及选择器226c连接到读取/写入电路226b。然后，从读取/写入电路226b将写入电压V21输出到位线B3。
[0120]以下述方式使构成存储单元的晶体管240处于导通状态，即该位线电连接到存储单元241，并且施加大约Vw＝Vcom-V21的电压。而且，存储单元241的一个电极连接到具有电位Vcom的共用电极。通过恰当地选择该电位Vw，设置在导电层之间的有机化合物层29可以被物理或电改变，因此，数据“1”写入到存储元件。具体来说，在读取操作的电压中，在数据“1”的状态下第一导电层和第二导电层之间的电阻优选比处于数据“0”的状态下的情况大幅度减小，并且可以在第一导电层和第二导电层之间简单地产生短路。注意，电位V21可以恰当地选择为5至15V，电位V22可以恰当地选择为5至15V，以及电位Vcom可以恰当地选择为0V。可替换地，电位V21可以恰当地选择为-12至0V，电位V22可以恰当地选择为-12至0V，以及电位Vcom可以恰当地选择为3至5V。电压Vw可以设定为5至15V，或者-5至-15V。
[0121]注意，未选字线和未选位线被控制，以使得数据“1”不写入到连接到未选字线和位线的存储单元中。具体来说，可以将促使连接到未选字线的存储单元的晶体管处于关断状态的电位(例如，0V)施加到未选字线，然而未选位线可以处于浮置状态，或者施加和Vcom电平相同的电位。
[0122]另一方面，当数据“0”写入到存储单元221时，不会向存储单元221施加电作用。在电路操作中，例如，以和写入数据“1”时相同的方式，一个存储单元221被行解码器224a、电平移动器224b、列解码器226a和选择器226c选中；然而，和Vcom电平相同的输出电位从读取/写入电路226b施加到位线B3，或者使位线B3处于浮置状态。因此，低电压(例如，大约-5至5V)施加到存储元件241，或者没有电压施加到存储元件241，因此存储元件的电特性没有发生变化，并且可以实现数据“0”的写入操作。
[0123]随后，将说明通过电作用来读取数据的操作。通过利用存储元件241的电特性差异来读取数据，其中在具有数据“0”的存储单元和具有数据“1”的存储单元中电特性存在差异。例如，下面将描述在以下情况下通过利用电阻差异来读取数据的方法，即，在读取电压下构成具有数据“0”的存储单元的存储元件的电阻设定为R0，而在读取电压下构成具有数据“1”的存储单元的存储元件的电阻设定为R1。注意到，R1＜＜R0。作为读取/写入电路的读取部分的结构，例如，可以采用如图6B所示的包括电阻元件254和差分放大器247的读取/写入电路226b。该电阻元件具有电阻值Rr，其中R1＜Rr＜R0。
[0124]当从第x行第y列的存储单元221读取数据时，存储单元221被行解码器224a、电平移动器224b、列解码器226a和选择器226c选中。具体来说，通过电平移动器224b和晶体管240将预定电压V24施加到与存储单元221连接的字线Wy，并且晶体管240导通。通过列解码器226a和选择器226c将连接到存储单元221的位线Bx连接到读取/写入电路226b的接线端P。因此，接线端P的电位Vp变成由电阻元件254和存储单元241(电阻值R0或R1)产生的Vcom和V0的电阻分压确定的数值。因此，在存储单元221具有数据“0”的情况下，Vp0＝Vcom+(V0-Vcom)×R0/(R0+Rr)。当存储单元221具有数据“1”时，Vp1＝Vcom+(V0-Vcom)×R1/(R1+Rr)。因此，通过选择Vref处于Vp0和Vp1之间，输出电位Vout的Lo/Hi(或者Hi/Lo)根据数据“0”和数据“1”而输出，因此可以读取数据。
[0125]例如，假设在Vdd＝3V的情况下操作差分放大器，并且Vcom设定为0V；V0为3V；并且Vref为1.5V。如果R0/Rr＝Rr/R1＝9并且可以忽略晶体管240的导通电阻，则在存储单元具有数据“0”的情况下，Vp0变成2.7V，并且输出Hi作为Vout。同时，在存储单元具有数据“1”的情况下，Vp1变成0.3V，并且输出Lo作为Vout。通过这种方式，可以执行存储单元的读取。
[0126]接着，通过图11所示的具体示例来说明在采用晶体管而非电阻元件254的情况下通过施加电压来读取存储元件的数据的操作。
[0127]图11示出写入数据“0”的存储元件的电流-电压特性曲线951、写入数据“1”的存储元件的电流-电压特性曲线952、以及晶体管的电流-电压特性曲线953。而且，将说明当读取数据时将3V电压施加到第一导电层243和第二导电层245之间作为操作电压的情况。
[0128]在图11中，在具有写入数据“0”的存储元件的存储单元中，存储元件的电流-电压特性曲线951和晶体管的电流-电压特性曲线953的交叉点954是操作点。在这种情况下，节点P的电位变成V2(V)。节点P的电位供给到差分放大器247。在差分放大器247中，确定存储在存储单元中的数据为“0”。
[0129]另一方面，在具有写入数据“1”的存储元件的存储单元中，存储元件的电流-电压特性曲线952和晶体管的电流-电压特性曲线953的交叉点955是操作点。在这种情况下，节点P的电位变成V1(V)(V1＜V2)。节点P的电位供给到差分放大器247。在差分放大器247中，确定存储在存储单元中的数据为“1”。
[0130]通过读取根据存储元件241的电阻值经电阻分压的电位，可以确定存储在存储单元中的数据。
[0131]根据上述方法，通过电压值来读取数据，同时利用存储元件241的电阻值的差异和电阻分压；然而，可以通过作为存储在存储元件241中的信息的电流量来读取数据。
[0132]而且，该实施例模式可以通过自由结合到上述实施例模式来实施。
[0133]根据本发明，通过在导电层和有机化合物层之间提供厚度小于等于4纳米优选为小于等于2纳米的绝缘层，可以通过隧道效应改进绝缘层的电荷注入特性，并且可以减小在写入数据到存储单元时施加到存储单元的电流和电压的变化量。此外，由于通过在导电层和有机化合物层之间提供厚度小于等于4纳米优选为小于等于2纳米的绝缘层从而改进电荷注入特性，所以，可以增大存储元件的有机化合物层的厚度，从而可以减少在初始阶段在电极之间发生短路。因此，可以提高存储装置和半导体装置的可靠性。
(实施例模式3)
[0134]在该实施例模式中，将参照附图来说明具有上述实施例模式所述的存储装置的半导体装置的示例。
[0135]本实施例模式所示的半导体装置的一个特征在于，不通过接触而从半导体装置中读出数据/在半导体装置中写入数据。数据传输类型大致可以分成三类：电磁耦合型，其中彼此相对设置一对线圈，并且通过互感来执行通信；电磁感应型，其中通过感应场来执行通信；以及无线电波型，其中通过利用无线电波来执行通信。可以采用任何一种类型。而且，存在两种用于传输数据的天线布局：一种是，在其上方设置了晶体管和存储元件的衬底上方设置天线；另一种是，在其上方设置了晶体管和存储元件的衬底的上方设置接线端部分，并且设置在另一个衬底上的天线连接到该接线端部分。作为半导体装置的截面，这里示出存储器电路的一部分、天线和连接到天线的电路。
[0136]首先，参照图8A和8B说明半导体装置的结构示例，其中天线设置在其上方设置有多个元件和多个存储元件的衬底上。
[0137]图8A示出具有无源矩阵型存储器电路的半导体装置。在衬底350上方，半导体装置包括具有晶体管451和452的层351、形成在具有晶体管的层351上方的存储元件部分352以及用作天线的导电层353。
[0138]注意，半导体装置包括具有晶体管的层351上方的存储元件部分352和用作天线的导电层353的情况；然而，本发明不限于此。存储元件部分352或者用作天线的导电层353可以设置在和具有晶体管的层351相同的层下面或在其中。
[0139]存储元件部分352具有多个存储元件352a和352b。存储元件352a包括：形成在绝缘层252上方的第一导电层361；部分覆盖该第一导电层的分隔壁(绝缘层)374；厚度为大于等于0.1纳米且小于等于4纳米优选为大于等于1纳米且小于等于4纳米且覆盖第一导电层361和分隔壁(绝缘层)374的绝缘层364a；覆盖第一导电层361、分隔壁(绝缘层)374和绝缘层364a的有机化合物层362a；以及第二导电层363a。存储元件352b包括：形成在绝缘层252上的第一导电层361；部分覆盖该第一导电层的分隔壁(绝缘层)374；厚度为大于等于0.1纳米且小于等于4纳米优选为大于等于1纳米且小于等于4纳米且覆盖第一导电层361和分隔壁(绝缘层)374的绝缘层364b；覆盖第一导电层361、分隔壁(绝缘层)374和绝缘层364b的有机化合物层362a；以及第二导电层363b。
[0140]而且，形成用作保护膜的绝缘层366以覆盖第二导电层363a和363b以及用作天线的导电层353。存储元件部分352的第一导电层361连接到晶体管452的布线。存储元件部分352可以利用和上述实施例模式相同的材料和相同的制造方法形成。由于这里示出无源矩阵型存储器电路，所以在第一导电层361上方形成多个绝缘层364a和364b、有机化合物层362a和362b、第二导电层363a和363b，从而构成多个存储元件352a和352b。注意，晶体管452用作用于控制第一导电层361的存储元件部分352的电位的开关。
[0141]在存储元件部分352中，如上述实施例模式所示，在第一导电层361和有机化合物层362a及362b或者在有机化合物层362a及362b和第二导电层363a和363b之间，可以设置具有整流特性的元件。可以采用和实施例模式1相同的具有整流特性的元件来作为该具有整流特性的元件。
[0142]在该实施例模式中，在导电层360上设置用作天线的导电层353，其中该导电层360形成在和第二导电层363a和363b相同的层中。注意，用作天线的导电层可以形成在和第二导电层363a和363b相同的层中。用作天线的导电层353连接到晶体管451的源极布线或者漏极布线。而且，晶体管452构成连接到天线的电路的一部分。
[0143]作为用作天线的导电层353的材料，可以采用：金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、钛(Ti)等元素；或者包含多种上述元素的合金；等等。作为形成用作天线的导电层353的方法，可以采用蒸镀、溅射、CVD、例如网印和照相凹版印刷的多种印刷方法、微滴释放法等等。
[0144]可以任意采用实施例模式2所示的晶体管240和262作为包含在具有晶体管的层351中的晶体管451和452。
[0145]而且，隔离层、具有晶体管的层351、存储元件部分352和用作天线的导电层353设置在衬底上方，并且可以通过恰当地采用实施例模式2所述的隔离方法来将具有晶体管的层351、存储元件部分352和用作天线的导电层353与衬底隔离。之后，与衬底隔离的具有晶体管的层351、存储元件部分352和用作天线的导电层353通过利用粘接层而附接到另一个衬底。利用实施例模式1中作为衬底30中所示的柔性衬底、具有热塑性的膜、由纤维材料制成的纸、基材膜等作为该另一个衬底，可以实现小型、薄型且轻型的存储装置。
[0146]图8B示出具有有源矩阵型存储器电路的半导体装置的示例。在图8B中说明不同于图8A的部分。
[0147]图8B中所示的半导体装置包括衬底350上方的具有晶体管451和452的层351、在具有晶体管的层351上方的存储元件部分356以及具有晶体管的层351上方的用作天线的导电层353。注意，这里示出的情形是，在和晶体管451相同的层中形成用作存储元件部分356的开关元件的晶体管452，并且在具有晶体管的层351上方形成存储元件部分356和用作天线的导电层353；然而，存储元件部分356和用作天线的导电层353可以形成在与具有晶体管的层351相同的层下面或在其中。
[0148]存储元件部分356包括存储元件356a和356b。存储元件356a包括：形成在绝缘层252上方的第一导电层371a；部分覆盖第一导电层371a的分隔壁(绝缘层)374；厚度为大于等于0.1纳米且小于等于4纳米优选为大于等于1纳米且小于等于4纳米的绝缘层370；覆盖第一导电层371a、分隔壁(绝缘层)374和绝缘层370的有机化合物层372；以及第二导电层373。存储元件356b包括：形成在绝缘层252上方的第一导电层371b；部分覆盖第一导电层371b的分隔壁(绝缘层)374；厚度为大于等于0.1纳米且小于等于4纳米优选为大于等于1纳米且小于等于4纳米且覆盖第一导电层371b和分隔壁(绝缘层)374的绝缘层370；覆盖第一导电层371b、分隔壁(绝缘层)374和绝缘层370的有机化合物层372；以及第二导电层373。由于这里示出有源矩阵型存储器电路，所以第一导电层371a和第一导电层371b连接到每个晶体管的布线。也就是，存储元件的每个第一导电层连接到每个晶体管。而且，用作保护膜的绝缘层376形成为覆盖第二导电层373和用作天线的导电层353。
[0149]注意，可以采用和实施例模式1和2相同的材料和相同的制造方法来形成存储元件356a和356b。而且，在存储元件356a和356b中，如上所述，在第一导电层371a和371b与有机化合物层372或者在有机化合物层372和第二导电层373之间，可以设置具有整流特性的元件。
[0150]具有晶体管的层351、存储元件部分356和用作天线的导电层353可以采用上述的蒸镀、溅射、CVD、印刷方法、微滴释放法等等形成。而且，根据形成部分不同，可以采用不同方法来形成。
[0151]而且，隔离层、具有晶体管的层351、存储元件部分356和用作天线的导电层353可以设置在衬底上方，可以通过恰当地采用实施例模式2中所示的隔离方法来将具有晶体管的层351、存储元件部分356和用作天线的导电层353与该衬底隔离。与衬底隔离的具有晶体管的层351、存储元件部分356和用作天线的导电层353通过利用粘接层而附接到另一个衬底。利用实施例模式1中作为衬底30中所示的柔性衬底、具有热塑性的膜、由纤维材料制成的纸、基材膜等作为该另一个衬底，可以实现小型、薄型且轻型的存储装置。
[0152]注意，可以设置连接到晶体管的传感器。作为传感器，可以采用通过物理方法或者化学方法来检测温度、湿度、亮度、气体、重力、压力、声音(振动)、加速度和其它特性的元件。该传感器通常利用例如如下元件来形成：电阻元件、电容耦合元件、电感耦合元件、光致电压元件、光电转换元件、热致电压元件、晶体管、热敏电阻、二极管静电电容型元件和压电元件。
[0153]接着，参照图9A和9B来说明包括第一衬底和第二衬底的半导体装置的结构示例，其中第一衬底包括具有晶体管的层、连接到该晶体管的接线端部分以及存储元件，而在第二衬底上方，该天线连接到接线端部分。注意，在图9A和9B中将描述不同于图8A和8B的部分。
[0154]图9A示出具有无源矩阵型存储器电路的半导体装置。该半导体装置包括具有形成在衬底350上方的晶体管451和452的层351、形成在具有晶体管的层351上的存储元件部分352、连接到晶体管451的连接端子378、以及衬底365，其中在衬底365上设置用作天线的导电层357。导电层357通过导电颗粒359连接到连接端子378。注意，这里示出的是存储元件部分352设置在具有晶体管的层351上方的情形；然而，本发明不限于此。可替换地，该存储元件部分352可以设置在和具有晶体管的层351相同的层下面或在其中。
[0155]存储元件部分352可以利用具有图8A所示结构的存储元件部分352来形成。
[0156]而且，利用具有粘接特性的树脂375，使包括具有晶体管的层351和存储元件部分352的衬底和包括用作天线的导电层357的衬底365相互附接。通过包含在树脂375中的导电颗粒359来使具有晶体管的层351和导电层358相互电连接。可替换地，可以利用例如银糊剂、铜糊剂、以及碳糊剂的导电粘接剂或者焊接法来使包括具有晶体管的层351和存储元件部分352的衬底和包括用作天线的导电层的衬底365相互附接。
[0157]图9B示出具有实施例模式2所示存储装置的半导体装置。该半导体装置包括具有形成在衬底350上方的晶体管451和452的层351、形成在具有晶体管的层351上方的存储元件部分356、连接到晶体管451的连接端子378、以及衬底365，其中在衬底365上设置用作天线的导电层357。导电层357和连接端子378通过导电颗粒359相互连接。注意，这里示出的是在具有晶体管451和452的层351中晶体管451形成在和晶体管452相同的层中并且用作天线的导电层357形成在具有晶体管的层351上的情形；然而，本发明不限于此。可替换地，该存储元件部分356可以设置在和具有晶体管的层351相同的层下面或在其中。
[0158]存储元件部分356可以利用具有图8B所示结构的存储元件356a和356b来形成。
[0159]以及，在图9B中，通过包含导电颗粒359的树脂375来使包括具有晶体管的层351和存储元件部分356的衬底和其上设置有用作天线的导电层357的衬底365相互附接。而且，导电层357和连接端子378通过导电颗粒359而相互附接。
[0160]而且，隔离层、具有晶体管的层351和存储元件部分356可以设置在衬底上方，并且可以通过利用实施例模式2中所示的隔离方法来将具有晶体管的层351及存储元件部分356与该衬底隔离。具有晶体管的层351和存储元件部分356可以通过利用粘接层而附接到该另一个衬底。利用实施例模式1中作为衬底30中所示的柔性衬底、具有热塑性的膜、由纤维材料制成的纸、基材膜等作为该另一个衬底，可以实现小型、薄型且轻型的存储装置。
[0161]此外，每个存储元件部分352和356可以设置在其上方设置有用作天线的导电层的衬底365上方。具体来说，可以利用包含导电颗粒的树脂来使其上方设置有具有晶体管的层的第一衬底和其上方设置有存储元件部分和用作天线的导电层的第二衬底相互附接。还可以设置连接到晶体管的传感器，这和图8A和8B所示的半导体装置一样。
[0162]而且，本实施例模式可以通过自由结合到上述实施例模式来实现。
[0163]通过在导电层和有机化合物层之间提供厚度小于等于4纳米优选为小于等于2纳米的绝缘层，可以通过隧道效应改进绝缘层的电荷注入特性，并且可以减小在写入数据到存储单元时施加到存储单元的电流和电压的变化量。此外，通过在导电层和有机化合物层之间提供厚度小于等于4纳米优选为小于等于2纳米的绝缘层可以改进绝缘层的电荷注入特性，可以增大存储元件的有机化合物层的厚度，从而可以防止在初始阶段在电极之间发生短路。因此，可以改进半导体装置的可靠性。
(实施例1)
[0164]在本实施例中，在衬底上制造存储元件，并且参照图15A和15B来说明在通过施加电压到存储元件而写入数据时的电流-电压特性。注意，在本实施例中，通过施加电压到存储元件以产生短路，从而将数据写入到存储元件中。存储元件是依次层叠第一导电层、绝缘层、有机化合物层和第二导电层的元件。第一导电层利用钛形成。该绝缘层利用氟化钙形成。该有机化合物层利用4，4′-二[N-(1-萘基)-N-苯氨基]联苯(4，4′-bis[N-(1-naphthyl)-N-phenylamino]biphenyl)(简写式：NPB)形成。第二导电层利用铝形成。绝缘层形成为2纳米厚。该有机化合物层形成为8纳米厚。第二导电层形成为200纳米厚。而且，第一导电层通过溅射形成。绝缘层、有机化合物层和第二导电层通过蒸镀形成。包括这种结构且具有一条侧边为100微米的方顶面的存储元件被称为样本1。均包括这种结构且均有一条侧边为10微米的方顶面的存储元件被称为样本2和样本3。
[0165]作为和样本1至3进行比较的比较样本，形成依次层叠第一导电层、有机化合物层和第二导电层的元件。第一导电层利用钛形成。有机化合物层利用4，4′-二[N-(1-萘基)-N-苯氨基]联苯(简写式：NPB)形成。第二导电层利用铝形成。而且，该有机化合物层的厚度设定为8纳米，并且第二导电层的厚度设定为200纳米。第一导电层通过溅射形成。有机化合物层和第二导电层通过蒸镀形成。包括这种结构且具有一条侧边为100微米的方顶面的存储元件被称为比较样本1。均包括这种结构且均有一条侧边为10微米的方顶面的存储元件被称为比较样本2和比较样本3。
[0166]参照图15A来说明当电压施加到存储元件并且数据写入到存储元件中时存储元件的电压-电流特性(样本1和比较样本1)。在图15A中，水平轴表示电压，而竖轴表示电流。
[0167]在图15A中，点图(plot)411a示出在通过施加电压在样本1中写入数据之前样本1的电流量特性，而点图411b示出在样本1中写入数据之后样本1的电流量特性。
[0168]点图412a示出在通过施加电压将数据写入到比较样本1之前比较样本1的电流量特性，而点图412b示出在将数据写入到比较样本1之后比较样本1的电流量特性。
[0169]当在样本1中写入数据时，电压为2.9V，并且电流量为82000微安。当数据写入到比较样本1时，电压为4.9V，并且电流量为110微安。而且，在样本1中写入数据之前样本1的电流量高于在比较样本1中写入数据之前比较样本1的电流量。因此，由于样本1的存储元件在第一导电层和有机化合物层之间具有绝缘层，所以样本1具有更高的电荷注入特性。而且，由于绝缘层利用稳定的氟化钙形成，所以该绝缘层的机制为隧道注入。此外，电荷注入特性得以改进，因此，在样本1中写入数据所需的电压减小。
[0170]接着，参照图15B来说明当在样本2和3以及比较样本2和3中写入数据时电压-电流特性。在图15B中，水平轴表示电压，而竖轴表示电流。
[0171]在图15B中，点图401a示出在通过施加电压在样本3中写入数据之前样本3的电流量特性，而点图401b示出在样本3中写入数据之后样本3的电流量特性。
[0172]点图402a示出在通过施加电压在样本2中写入数据之前样本2的电流量特性，而点图402b示出在样本2中写入数据之后样本2的电流量特性。
[0173]点图403a示出在通过施加电压将数据写入到比较样本3之前比较样本3的电流量特性，而点图403b示出在将数据写入到比较样本3之后比较样本3的电流量特性。
[0174]点图404a示出在通过施加电压将数据写入到比较样本2之前比较样本2的电流量特性，而点图404b示出在将数据写入到比较样本2之后比较样本2的电流量特性。
[0175]当在样本2中写入数据时，电压为5.1V，并且电流量为130微安。当在样本3中写入数据时，电压为4.2V，并且电流量为110微安。因此，在样本2和3中写入数据时电压和电流量变化不大。因此，得知在第一导电层和有机化合物层之间设置绝缘层减小写入数据到存储元件时电压和电流量的变化。
[0176]另一方面，当在比较样本2中写入数据时，电压为2.0V，并且电流量为6.8×103微安。而且，当在比较样本3中写入数据时，电压为7.9V，并且电流量为0.45微安。因此，在比较样本2和3中写入数据时电压和电流量存在很大变化。
[0177]接着，参照表格1至3来说明在每个存储元件中通过旋涂形成有机化合物层的情况下存储元件的电压-电流特性。存储元件包括在衬底上依次层叠的第一导电层、绝缘层、有机化合物层和第二导电层。第一导电层利用钛形成。绝缘层利用氟化钙形成。有机化合物层利用聚乙烯咔唑(PVK)形成。第二导电层利用铝形成。绝缘层的厚度设定为1纳米。有机化合物层的厚度设定为15纳米。第二导电层的厚度设定为200纳米。第一导电层通过溅射形成。绝缘层和第二导电层通过蒸镀形成。有机化合物层通过旋涂形成。而且，在第一导电层上通过蒸镀形成绝缘层之前，通过溅射形成钛层作为第一导电层，在该钛层上形成厚度100纳米的铝层，然后通过利用TMAH(四甲基氢氧化铵)去除铝层。
[0178]都包括上述结构且均有一条侧边为10微米的方顶面的存储元件被称为样本4和5。
[0179]作为和样本4和5比较的比较示例，形成依次在衬底上层叠的第一导电层、有机化合物层和第二导电层形成的元件。第一导电层利用钛形成。有机化合物层利用聚乙烯咔唑(PVK)形成。第二导电层利用铝形成。有机化合物层的厚度设定为15纳米。第二导电层的厚度设定为200纳米。而且，第一导电层通过溅射形成。有机化合物层通过旋涂形成。第二导电层通过蒸镀形成。均包括上述结构且均有一条侧边为10微米的方顶面的存储元件被称为比较样本4和6。
[0180]在表格1中示出当施加电压到其上并且写入数据到其中时样本4和5以及比较样本4至6的电压和电流。
【表格1】
  电压(V)   电流(μA)
  样本4   8.5   1.12
  样本5   8.2   0.95
  比较样本4   14.8   3.6
  比较样本5   13.3   37.1
  比较样本6   11.2   90.2
[0181]在样本4和5中写入数据时电压和电流变化不大。另一方面，当在比较样本4至6中写入数据时，比较样本的电压高于样本4和5的电压。此外，比较样本4至6的电流发生变化。
[0182]而且，包括和样本1至5相同叠层结构且均有一条侧边为5微米的方顶面的存储元件被称为样本6和7。类似地，包括和比较样本1至6相同叠层结构且均有一条侧边为5微米的方顶面的存储元件被称为比较样本7至10。
[0183]在表格2中示出当施加电压到其上并且写入数据到其中时样本6和7以及比较样本7至10的电压和电流。
【表格2】
Figure A20091016415000501
[0184]在样本6和7中写入数据时电压和电流变化不大。另一方面，在比较样本7和10中没有写入数据，并且比较样本7和10被绝缘。当在比较样本8和9中写入数据时，比较样本8和9具有高电压和大电流量。
[0185]而且，包括和样本4和5相同叠层结构且均有一条侧边为3微米的方顶面的存储元件被称为样本8和10。类似地，包括和比较样本4至6相同叠层结构且均有一条侧边为3微米的方顶面的存储元件被称为比较样本11至13。
[0186]在表格3中示出当施加电压到其上并且写入数据到其中时样本8和10以及比较样本11至13的电压和电流。
【表格3】
Figure A20091016415000502
[0187]在样本8-10中写入数据时电压和电流变化不大。另一方面，在比较样本11-13中没有写入数据，并且比较样本11-13被绝缘。
[0188]如表格1至3所示，在包括有机化合物层的存储元件中，在第一导电层和有机化合物层之间设置厚度小于等于4纳米优选为小于等于2纳米的绝缘层减小了当在存储元件中写入数据时电压和电流量的变化，而不管存储元件的顶表面的面积如何。
(实施例2)
[0189]参照图12A至12C在本实施例中说明根据本发明的半导体装置的结构。如图12A所示，本发明的半导体装置20具有不通过接触而接收/发送数据的功能，并且包括电源电路11、时钟发生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储器电路16、总线17和天线18。
[0190]而且，如图12B所示，本发明的半导体装置20具有不通过接触而接收/发送数据的功能，并且除了电源电路11、时钟发生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储器电路16、总线17和天线18之外，还包括中央处理单元1。
[0191]如图12C所示，本发明的半导体装置20具有不通过接触而接收/发送数据的功能，并且除了电源电路11、时钟发生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储器电路16、总线17、天线18和中央处理单元1之外，还包括检测部分2，该检测部分包括检测元件3和检测控制电路4。
[0192]当根据本发明的半导体装置通过具有晶体管的晶体管层构成电源电路11、时钟发生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储器电路16、总线17、天线18、中央处理单元1以及包括检测元件3和检测控制电路4的检测部分2时，可以形成具有感测(sensing)功能的小型半导体装置。
[0193]电源电路11基于从天线18输入的交流信号，产生供给到半导体装置20内部的不同电路的不同电源。时钟发生电路12基于从天线18输入的交流信号，产生供给到半导体装置20内部的不同电路的不同时钟信号。数据解调/调制电路13包括解调/调制数据的功能，以便和读取器/写入器19通信。控制电路14具有控制存储器电路16的功能。天线18具有发送和接收电磁波或者无线电波的功能。读取器/写入器19控制与半导体装置的通信以及对通信数据的处理。注意，本发明的半导体装置不限于上述结构。例如，该半导体装置还包括例如电源电压的限幅电路和用于加密处理的硬件的其它元件。
[0194]存储器电路16包括实施例模式1和2所示的一个或多个存储元件。由于包括有机化合物层的存储元件可以同时实现微型化、厚度减小和电容增大，所以，当利用包括有机化合物层的存储元件来设置存储器电路16时，可以实现小型、轻型的半导体装置。
[0195]该检测部分2可以通过物理方法或化学方法来检测温度、压力、流速、光、磁性、声波、加速度、湿度、气体组分、流体组分和其它特性。检测部分2包括用于检测物理量或者化学量的检测元件3和检测控制电路3，其中该检测控制电路4将检测元件3检测到的物理量或化学量转换成合适的信号例如电子信号。检测元件3可以通过利用例如以下元件来形成：电阻元件、电容耦合元件、电感耦合元件、光致电压元件、光电转换元件、热致电压元件、晶体管、热敏电阻、二极管、静电电容型元件和压电元件。注意，可以设置多个检测部分2。在这种情况下，可以同时检测多个物理量或化学量。
[0196]而且，这里所述的物理量包括温度、压力、流速、光、磁性、声波、加速度、湿度等等。这里所述的化学量指例如气体等的气体组分和例如离子的流体组分等的化学物质等。除此之外，化学量还包括例如包含在血液、汗、尿等中的特定生物材料的有机化合物(例如，包含在血液中的血糖水平)。特别是，为了检测化学量，不可避免地选择性检测特定物质，因此，优选提前在检测元件3中设置被检测物质和选择性反应的物质。例如，当检测生物材料时，优选将与检测元件3要检测的生物材料选择性反应的酶、抗体分子、微生物细胞等固定到高分子等。
(实施例3)
[0197]根据本发明，可以形成用作无线芯片的半导体装置。无线芯片的应用范围广泛。例如，无线芯片可以用于附接到钞票、硬币、公文包、无记名债券、证件(例如驾驶证和居住证，参见图14A)、包装容器(例如包装纸和瓶子，参见图14C)、例如DVD软件和录像带的记录介质(参见图14B)、车辆(例如自行车，参见图14D)、附属品(例如包和眼镜)、食品、植物、衣服、生活用品、用于例如电器和行李的日用品的标记(参见图14E和14F)等等。而且，无线芯片可以附接到或者嵌入到动物和人体。电器包括液晶显示器装置、EL显示装置、电视装置(还简称为电视或者电视接收器)、移动电话等等。
[0198]而且，本发明的半导体装置20可以通过安装到印刷衬底上，或者通过将该半导体装置附接到商品表面或者将半导体装置嵌入到商品中，从而固定到商品上。例如，该半导体装置可以嵌入到书的纸张中，或者嵌入到利用有机树脂形成的包装的有机树脂中。由于本发明的半导体装置20小、薄且轻，所以，在将其固定到物体上之后，商品的设计不会受到该半导体装置的影响。通过将半导体装置2707设置到钞票、硬币、公文包、无记名债券、证件等等中，可以为这些物品获得识别功能。通过利用该识别功能，可以防止伪造这些物品。此外，通过将该半导体装置设置到包装容器、记录介质、附属品、食品、衣服、生活用品、电器等中，可以有效改进检查系统。
[0199]接着，参照附图说明装备有本发明的半导体装置的电器的示例。这里示出移动电话作为示例。该移动电话包括机壳2700和2706、板2701、壳体2702、印刷线路板2703、操作按钮2704和电池2705(参见图13)。板2701构造在壳体2702中，且可以自由拆卸。壳体2702牢固附接到印刷线路板2703。壳体2702的形状和尺寸可以根据在其中构建板2701的电器来任意变化。封装的多个半导体装置安装在印刷线路板2703上。本发明的半导体装置可以用作该多个半导体装置之一。安装在印刷线路板2703上的多个半导体装置具有以下任何功能：控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、传输/接收电路等等。
[0200]板2701经连接膜2708而连接到印刷线路板2703。板2701、壳体2702和印刷线路板2703都和操作按钮2704和电池2705一起容纳在机壳2700和2706内部。包含在板2701中的像素区2709设置成使得该像素区2709可以通过开口窗观看而查看到。
[0201]如上所述，本发明的半导体装置小、薄且轻，因此，可以有效利用电器的机壳2700和2706内部的有限空间。
[0202]而且，由于本发明的半导体装置包括具有简单结构的存储元件，其中通过利用从外部施加电压而改变的有机化合物层夹在一对导电层之间，所以可以获得采用价格低廉的半导体装置的电器。此外，由于本发明的半导体装置可以容易地高度集成，所以可以获得采用具有高容量存储器电路的半导体装置的电器。
[0203]此外，通过从外部施加电压到该半导体装置来将数据写入到包括在本发明的半导体装置的存储装置中，并且该存储装置是非易失性的且数据可以添加到存储装置。因此，可以抑制因重写导致的伪造，同时可以添加新数据到存储装置。因此，可以获得采用高性能和高添加值的半导体装置的电器。
[0204]注意，机壳2700和2706仅示出移动电话的外形的示例，根据性能和所需目的，可以改变应用本发明的电器。
(实施例4)
[0205]在该实施例中，参照图17A、17B和图18来说明存储元件的写入特性。
[0206]图17A示出在本实施例中采用的样本11的结构，而图17B示出和样本11进行比较的比较样本14的结构。
[0207]样本11具有存储元件55，该存储元件包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0208]比较样本14具有存储元件56，该存储元件包括形成在衬底50上的第一导电层51、形成在第一导电层51上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0209]注意，在存储元件55和56中，均利用分隔壁(绝缘层)57来覆盖第一导电层51的边缘部分。
[0210]在存储元件55和56中，均采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，有机化合物层53通过蒸镀利用厚度为10纳米的NPB而形成，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。而且，在存储元件55中，通过蒸镀形成厚度为1纳米的氟化钙层作为绝缘层52。在每个存储元件55和56的第一导电层51和第二导电层54相互重叠的顶表面是方形形状，并且该顶表面的一条侧边设定为5微米。
[0211]图18示出样本11和比较样本14的写入特性。水平轴表示写入电压，而竖轴表示在写入电压或更低电压下写入数据的成功率。而且，写入时间设定为100毫秒。评估在相应样本11和比较样本14中的六十四个存储元件。在样本11的存储元件中，在9V下启动写入操作，并且写入成功率在12V下达到100％。另一方面，在比较样本14的存储元件中，在5V下启动写入操作；然而，写入成功率相对于电压增加缓慢增加，并且直到写入成功率达到100％需要14V的写入电压。
[0212]因此，在第一导电层和与第一导电层接触的有机化合物层之间提供绝缘层可以减小写入数据所需电压的变化。
(实施例5)
[0213]在本实施例中，参照图17A和17B以及图19A至19C来说明具有不同绝缘层的存储元件的写入特性。
[0214]对于具有绝缘层由锂盐卤化物制成的存储元件的样本12至14，根据锂盐卤化物类型和存储元件的顶表面的面积的写入特性在图19A至19C中示出。
[0215]每个样本12至14具有如图17A所示的存储元件55，它包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0216]在每个样本12至14中，采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，通过蒸镀利用厚度为10纳米的TPAQn而形成有机化合物层53，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。在每个样本12至14的第一导电层51和第二导电层54相互重叠的顶表面是方形形状，并且该顶表面的一条侧边设定为2微米或者3微米。
[0217]通过施加8至12V的电压将数据写入到样本12至14的存储元件中。在这种情况下，写入时间设定为10毫秒。
[0218]对于样本12的存储元件，采用通过蒸镀形成的1纳米厚的氟化锂层作为绝缘层52。在这种情况下写入成功率相对于写入电压的关系如图19A所示。
[0219]对于样本13的存储元件，采用通过蒸镀形成的1纳米厚的氯化锂层作为绝缘层52。在这种情况下写入成功率相对于写入电压的关系如图19B所示。
[0220]对于样本14的存储元件，采用通过蒸镀形成的1纳米厚的溴化锂层作为绝缘层52。在这种情况下写入成功率相对于写入电压的关系如图19C所示。
[0221]在表格4中示出样本12至14的存储元件的结构。
【表格4】
  第一导电层(膜厚)   绝缘层(膜厚)   有机化合物层(膜厚)   第二导电层(膜厚)
  样本12 Ti(100nm) LiF(1nm) TPAQn(10nm) Al(200nm)
  样本13 Ti(100nm) LiCl(1nm) TPAQn(10nm) Al(200nm)
  样本14 Ti(100nm) LiBr(1nm) TPAQn(10nm) Al(200nm)
[0222]与具有由氯化锂制成的绝缘层的样本13(图19B)和具有由溴化锂制成的绝缘层的样本14(图19C)相比，具有由氟化锂制成的绝缘层的样本12(图19A)的写入成功率大幅增加。此外，在写入成功率相对于写入电压的关系方面有微弱变化，而不管存储元件的顶表面的面积如何。因此，在均具有由氟化锂制成的绝缘层的存储元件中，可以减小存储元件之间写入电压的变化。
(实施例6)
[0223]接着，在图20A和20B中示出采用不同绝缘层的存储元件的写入电压和电流。在本实施例中，评估具有由碱土金属的氟化盐制成的绝缘层的存储元件的样本。
[0224]每个样本15至20具有图17A所示的存储元件，它包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0225]在每个样本15至17中，采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，通过蒸镀利用NPB形成厚度为10纳米的有机化合物层53，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。每个样本15至17的第一导电层51和第二导电层54相互重叠的顶表面是方形形状，并且该顶表面的一条侧边设定为10微米。
[0226]样本15的存储元件包括厚度为1纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化镁形成。
[0227]样本16的存储元件包括厚度为1纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化钙形成。
[0228]样本17的存储元件包括厚度为1纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化钡形成。
[0229]在表格5中示出样本15至17的存储元件的结构。
【表格5】
  第一导电层(膜厚)   绝缘层(膜厚)   有机化合物层(膜厚)   第二导电层(膜厚)
  样本15 Ti(100nm) MgF2(1nm) NPB(10nm) Al(200nm)
  样本16 Ti(100nm) CaF2(1nm) NPB(10nm) Al(200nm)
  样本17 Ti(100nm) BaF2(1nm) NPB(10nm) Al(200nm)
[0230]而且，具有利用和样本15至17不同的材料形成的有机化合物层的存储元件形成为样本18至20。在这种情况下，该有机化合物层利用SFDCz替代NPB来形成。而且，每个样本18至20中的衬底50、第一导电层51和第二导电层54和样本15-17相同。
[0231]在样本18的存储元件中，通过蒸镀利用氟化钙形成厚度为1纳米的绝缘层52，并且通过蒸镀利用SFDCz形成厚度为10纳米的有机化合物层53。
[0232]在样本19的存储元件中，通过蒸镀利用氟化钡形成厚度为0.1纳米的绝缘层52，并且通过蒸镀利用SFDCz形成厚度为10纳米的有机化合物层53。
[0233]在样本20的存储元件中，通过蒸镀利用氟化钡厚度为1纳米的形成绝缘层52，并且通过蒸镀利用SFDCz形成厚度为10纳米的有机化合物层53。
[0234]在表格6中示出样本18至20的存储元件的结构。
【表格6】
  第一导电层(膜厚)   绝缘层(膜厚)   有机化合物层(膜厚)   第二导电层(膜厚)
  样本18 Ti(100nm) CaF2(1nm) SFDCz(10nm) Al(200nm)
  样本19 Ti(100nm) BaF2(0.1nm) SFDCz(10nm) Al(200nm)
  样本20 Ti(100nm) BaF2(1nm) SFDCz(10nm) Al(200nm)
[0235]在图20A中示出样本15至17的写入电压和电流，而在图20B中示出样本18至20的电压和电流。而且，在图20A和20B中，均示出20微瓦、100微瓦和200微瓦的等效功率曲线。执行扫描测量作为写入方法，其中当电压从0V开始按照0.1V的增幅增加时，在每个电压下测量每个样本的电流量。而且，每个电压的施加时间设定为100毫秒。
[0236]如图20A所示，并且和具有由氟化钡制成的绝缘层的存储元件的样本17进行比较，包括具有由氟化钙制成的绝缘层的存储元件的样本16的电流量较低，但是写入电压较高。因此，可以减小功率消耗。而且，由于在样本15的存储元件中产生初始短路，则在图20A中没有点图。在通过施加电压将数据写入到存储元件之前数据就已经写入到存储元件的状态在下面被称为初始短路。
[0237]在比较图20A和图20B时，在通过利用SFDCz替代NPB来形成有机化合物层的情况下，尽管样本18具有较高的写入电压，但是具有由氟化钙制成的绝缘层的样本18的存储元件的电流量低于具有由氟化钡制成的绝缘层的样本19和20的存储元件。因此，可以减小功率消耗。
[0238]如图20B所示，在比较具有由氟化钡制成的绝缘膜的样本19和20的存储元件时，当绝缘层的厚度类似样本19那样减小时，可以减小写入电压。
(实施例7)
[0239]在图21中示出存储元件的写入电压和电流相对于绝缘层的厚度的关系。
[0240]每个样本21至24具有图17A所示的存储元件，它包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0241]在每个样本21至24中，采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，通过蒸镀利用NPB形成厚度为10纳米的有机化合物层53，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。
[0242]样本21的存储元件包括厚度为1纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化钙形成。
[0243]样本22的存储元件包括厚度为2纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化钙形成。
[0244]样本23的存储元件包括厚度为3纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化钙形成。
[0245]样本24的存储元件包括厚度为5纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化钙形成。
[0246]在表格7中示出样本21-24的存储元件的结构。
【表格7】
  第一导电层(膜厚)   绝缘层(膜厚)   有机化合物层(膜厚)   第二导电层(膜厚)
  样本21 Ti(100nm) CaF2(1nm) NPB(10nm) Al(200nm)
  样本22 Ti(100nm) CaF2(2nm) NPB(10nm) Al(200nm)
  样本23 Ti(100nm) CaF2(3nm) NPB(10nm) Al(200nm)
  样本24 Ti(100nm) CaF2(5nm) NPB(10nm) Al(200nm)
[0247]接着，下面示出测量方法。首先，0至3V的读取电压施加到每个样本，并且指定产生初始短路的存储元件的存在与否并且指定初始短路位置。
[0248]随后，通过施加电压将数据写入到没有产生初始短路的存储元件中。在这种情况下，通过升压电路增加的电压设定为写入电压并且施加到每个样本的存储元件。此时，升压电路的操作频率设定为5MHz，并且写入电压设定为3V。接着，执行扫描测量，其中，当电压从0V至50V按照0.1V的增幅增加时，测量在每个电压下样本的电流量。而且，施加每个电压的时间设定为20毫秒。
[0249]如图21所示，通过虚线61来包围样本21的写入电压和电流量的点图。通过虚线62来包围样本22的写入电压和电流量的点图。通过虚线63来包围样本23的写入电压和电流量的点图。通过虚线64来包围样本24的写入电压和电流量的点图。当样本21至23的点图和样本24的点图比较时，具有薄绝缘层(厚度为1至3纳米)的存储元件的写入电压降低，而它的电流量会增加。然而，当在样本21至23中写入数据时，电流-电压特性几乎没有变化。因此得知，当存储元件的绝缘层的厚度设定为1至3纳米时，写入电压和电流量可以得以稳定。
(实施例8)
[0250]在本实施例中，在表格9至11以及图22中示出具有不同绝缘层的存储元件的写入时间和写入特性的测量结果。
[0251]每个样本25至27具有图17A所示的存储元件，它包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0252]在每个样本25至27中，采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，通过蒸镀利用NPB形成厚度为10纳米的有机化合物层53，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。每个样本25至27的第一导电层51和第二导电层54相互重叠的顶表面是方形形状，并且顶表面的一条侧边设定为2微米、3微米、5微米或者10微米。
[0253]样本25的存储元件包括厚度为1纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化钙形成。
[0254]样本26的存储元件包括厚度为1纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化钡形成。
[0255]样本27的存储元件包括厚度为1纳米的绝缘层52，这些绝缘层通过蒸镀利用氟化锂形成。
[0256]在表格8中示出样本25至27的存储元件的结构。
【表格8】
第一导电层(膜厚) 绝缘层(膜厚) 有机化合物层(膜厚) 第二导电层(膜厚)
  样本25 Ti(100nm) CaF2(1nm) NPB(10nm) Al(200nm)
  样本26 Ti(100nm) BaF2(1nm) NPB(10nm) Al(200nm)
  样本27 Ti(100nm) LiF(1nm) NPB(10nm) Al(200nm)
[0257]接着，下面示出测量方法。首先，3V的读取电压施加到每个样本，并且指定产生初始短路的存储元件的存在与否并且指定初始短路位置。
[0258]随后，通过施加电压将数据写入到没有产生初始短路的存储元件中。在这种情况下，通过升压电路增加的电压设定为写入电压并且施加到每个样本的存储元件。此时，升压电路的操作频率设定为5MHz，并且写入电压设定为3V。
[0259]首先，电压施加到各个样本的存储元件中达1毫秒。电压进一步施加到不能写入数据的存储元件中达写入时间2毫秒、5毫秒、10毫秒、20毫秒、50毫秒和100毫秒，从而将数据写入到其中。
[0260]写入了数据的样本25的评估结果在表格9中示出。写入了数据的样本26的评估结果在表格10中示出。写入了数据的样本27的评估结果在表格11中示出。
【表格9】
【表格10】
Figure A20091016415000641
【表格11】
Figure A20091016415000642
[0261]如表格9和10所示，具有由氟化钡制成的绝缘层的样本26的存储元件和具有由氟化钙制成的绝缘层的样本25的存储元件具有几乎相同的写入特性。另一方面，如表格9至11所示，具有由氟化锂制成的绝缘层的样本27的存储元件的写入成功率高于具有由氟化钙制成的绝缘层的样本25的存储元件和具有由氟化钡制成的绝缘层的样本26的存储元件。
[0262]接着，在图22中示出写入成功率高的样本27的写入成功率和写入时间之间的关系。根据图22，在一条侧边为10微米的存储元件中，该存储元件的写入成功率在1毫秒写入时间下达到100％。
[0263]如上所述，通过利用具有由氟化锂制成的绝缘层的存储元件，可以提高写入成功率。特别是，即使在短时间的写入时间下，具有由氟化锂制成的绝缘层的存储元件也具有高写入成功率，因此，该存储元件适用于需要在高速下运行的半导体装置。
(实施例9)
[0264]在本实施例中，在表格13以及图23中示出具有不同有机化合物层的存储元件的写入特性的测量结果。
[0265]每个样本28至33具有图17A所示的存储元件，它包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0266]在每个样本28至33中，采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，通过蒸镀形成厚度为1纳米的氟化钙层作为绝缘层52，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。每个样本28至33的第一导电层51和第二导电层54相互重叠的顶表面是方形形状，并且顶表面的一条侧边设定为5微米。
[0267]样本28的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0268]样本29的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用t-BuDNA形成。
[0269]样本30的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用TPAQn形成。
[0270]在表格12中示出样本28至30的存储元件的结构。
【表格12】
  第一导电层(膜厚)   绝缘层(膜厚)   有机化合物层(膜厚)   第二导电层(膜厚)
  样本28 Ti(100nm) CaF2(1nm) NPB(10nm) Al(200nm)
  样本29 Ti(100nm) CaF2(1nm)   t-BuDNA(10nm) Al(200nm)
  样本30 Ti(100nm) CaF2(1nm) TPAQn(10nm) Al(200nm)
[0271]首先，在表格13中示出当施加读取电压到各个样本时各个样本的存储元件的初始短路率(下面称为初始短路率)以及当施加5V至14V的写入电压到没有产生初始短路的存储元件时的写入成功率。注意，存在10毫秒和100毫秒的两种写入时间条件。
【表格13】
  样本28   样本29   样本30
  初始短路率   1/3072   0/4096   1/4096
  写入成功率(14V)   1724/2048   4055/4096   3070/3072
[0272]如表格13所示，在存储元件中采用由NPB制成的有机化合物层、由t-BuDNA制成的有机化合物层、由TPAQn制成的有机化合物层的情况下，各个样本的初始短路率极低。
[0273]包括具有由t-BuDNA制成的有机化合物层的存储元件的样本29以及包括具有由TPAQn制成的有机化合物层的存储元件的样本30在5V至14V下的写入成功率要高于包括具有由NPB制成的有机化合物层的存储元件的样本28。
[0274]接着，在图23中示出通过施加电压到其上将数据写入到样本28至30的存储元件中时的电压-电流特性。注意，各个样本的每个存储元件的顶表面为一条侧边为5微米的方形，并且写入时间设定为10毫秒。
[0275]如图23所示，包括具有由TPAQn制成的有机化合物层的存储元件的样本30的写入电压最低。包括具有由t-BuDNA制成的有机化合物层的存储元件的样本29的写入电压比样本30高。包括具有由NPB制成的有机化合物层的存储元件的样本28的写入电压比样本29高。因此，通过利用由TPAQn制成的有机化合物层，可以减小存储元件的写入电压。
(实施例10)
[0276]在本实施例中，和实施例9一样，参照图24A和24B中说明当通过施加电压将数据写入到具有不同有机化合物层的存储元件中时写入电压和电流的测量结果。
[0277]在本实施例中，制造出具有由彼此不同材料制成的有机化合物层的存储元件的样本。在图24A和24B中示出这些样本的测量结果。图24A示出包括具有由空穴传输材料制成的有机化合物层的存储元件的样本31至34的写入电压和电流量。图24B示出包括具有由电子传输材料制成的有机化合物层的存储元件的样本35至40的写入电压和电流量。
[0278]每个样本31至40具有图17A所示的存储元件，它包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0279]在每个样本31至40中，采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，通过蒸镀形成厚度为1纳米的氟化钙层作为绝缘层52，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。每个样本31至40的第一导电层51和第二导电层54相互重叠的顶表面是方形形状，并且顶表面的一条侧边设定为2微米、3微米、5微米或10微米。
[0280]样本31的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0281]样本32的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用SFDCz形成。
[0282]样本33的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用PVK形成。
[0283]样本34的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用TCTA形成。
[0284]样本35的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用InTz形成。
[0285]样本36的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用TPQ形成。
[0286]样本37的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用Alq形成。
[0287]样本38的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用BAlq形成。
[0288]样本39的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用TPAQn形成。
[0289]样本40的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用t-BuDNA形成。
[0290]在表格14中示出样本31至40的存储元件的结构。
【表格14】
Figure A20091016415000691
[0291]注意，在这种情况下，执行扫描测量作为写入方法，其中当电压从0V开始按照0.1V的增幅增加时，在每个电压下测量每个样本的电流量。而且，施加每个电压的时间设定为100毫秒。
[0292]如图24A所示，包括具有由TCTA制成的有机化合物层的存储元件的样本34的写入电压大幅增加。另一方面，包括具有由NPB制成的有机化合物层的存储元件的样本31的写入电压的点图、包括具有由SFDCz制成的有机化合物层的存储元件的样本32的写入电压的点图、包括具有由PVK制成的有机化合物层的存储元件的样本33的写入电压的点图都位于200微瓦的等效功率曲线以下。因此，通过采用具有这些有机化合物层的存储元件，可以减小半导体装置的功率消耗。
[0293]如图24A所示，包括具有由Alq制成的有机化合物层的存储元件的样本37的写入电压的点图和包括具有由BAlq制成的有机化合物层的存储元件的样本38的写入电压的点图几乎都位于200微瓦的等效功率曲线以下。而且，包括具有由InTz制成的有机化合物层的存储元件的样本35的写入电压的点图、包括具有由TPQ制成的有机化合物层的存储元件的样本36的写入电压的点图、包括具有由TPAQn制成的有机化合物层的存储元件的样本39的写入电压的点图、包括具有由t-BuDNA制成的有机化合物层的存储元件的样本40的写入电压的点图都位于100微瓦的等效功率曲线以下。因此，通过采用具有这些有机化合物层的存储元件，可以减小半导体装置的功率消耗。
(实施例11)
[0294]在本实施例中，在表格15中示出当通过施加电压到其上从而将数据写入到层叠不同有机化合物层的存储元件中时电流-电压特性的测量结果。
[0295]样本41是图17A所示的存储元件，它包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0296]在这种情况下，样本41的存储元件包括通过蒸镀由厚度为10纳米的BCP形成的有机化合物层以及通过蒸镀由厚度为10纳米的NPB形成的另一个有机化合物层，其中后者层叠在BCP形成的有机化合物层之上。
[0297]在存储元件41中，采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，通过蒸镀形成厚度为1纳米的氟化钙层作为绝缘层52，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。
[0298]存储元件的顶表面是方形。在表格15中示出和存储元件的一条侧边相关的存储元件的写入电压和电流量。
【表格15】
Figure A20091016415000711
[0299]如表格15所示，数据可以写入到层叠有有机化合物层的存储元件中。而且，可以减小当数据写入到该存储元件中时的电流量，尽管写入电压仍然高。而且，写入电压存在轻微变化。
(实施例12)
[0300]在本实施例中，参照图25、图26和图27来说明与存储元件的顶表面面积变化和有机化合物层的厚度变化相关的写入电压和电流量的变化情况。
[0301]每个样本42至48具有图17A所示的存储元件，它包括形成在衬底50上的第一导电层51、形成在第一导电层51上的绝缘层52、形成在第一导电层51和绝缘层52上的有机化合物层53以及形成在有机化合物层53上的第二导电层54。
[0302]在每个样本42至48中，采用玻璃衬底作为衬底50，通过溅射形成厚度为100纳米的钛层作为第一导电层51，通过蒸镀形成厚度为1纳米的氟化钙层作为绝缘层52，并且通过蒸镀形成厚度为200纳米的铝层作为第二导电层54。
[0303]样本42的存储元件包括厚度为5纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0304]样本43的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0305]样本44的存储元件包括厚度为10纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0306]样本45的存储元件包括厚度为20纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0307]样本46的存储元件包括厚度为30纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0308]样本47的存储元件包括厚度为40纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0309]样本48的存储元件包括厚度为50纳米的有机化合物层53，该有机化合物层通过蒸镀利用NPB形成。
[0310]在表格16中示出样本42至48的存储元件的结构。
【表格16】
  第一导电层(膜厚)   绝缘层(膜厚)   有机化合物层(膜厚)   第二导电层(膜厚)
  样本42   Ti(100nm)   CaF2(1nm)   NPB(5nm)   Al(200nm)
  样本43 Ti(100nm) CaF2(1nm) NPB(10nm) Al(200nm)
  样本44   Ti(100nm)   CaF2(1nm)   NPB(10nm)   Al(200nm)
  样本45   Ti(100nm)   CaF2(1nm)   NPB(20nm)   Al(200nm)
  样本46 Ti(100nm) CaF2(1nm) NPB(30nm) Al(200nm)
  样本47 Ti(100nm) CaF2(1nm) NPB(40nm) Al(200nm)
  样本48   Ti(100nm)   CaF2(1nm)   NPB(50nm)   Al(200nm)
[0311]关于样本42，制造出的存储元件均具有方形顶表面，其中第一导电层51和第二导电层54相互重叠，并且一条侧边设定为2微米、3微米、5微米或10微米。执行扫描测量作为写入方法，其中当电压从0V开始按照0.1V的增幅增加时，在每个电压下测量每个样本的电流量。注意，施加电压的时间设定为100毫秒。
[0312]图25示出具有样本42的结构的存储元件的写入电压和写入特性的测量结果，其中每个存储元件的一条侧边设定为2微米、3微米、5微米或10微米。
[0313]如图25所示，当存储元件的一条侧边的长度增加时，写入特性得以改进。在写入时间发生变化的样本43和评估结果中，可以证实相同的趋势，但是未示出在附图中。
[0314]接着，在图26和图27中示出当有机化合物层的厚度发生变化时写入电压、电流量和写入特性的测量结果。
[0315]在图26中示出当通过施加电压将数据写入到样本44至48的存储元件中时的写入电压和电流量。在图26中，由虚线71包围的点图是样本44的点图，由虚线72包围的点图是样本45的点图，由虚线73包围的点图是样本46的点图，由虚线74包围的点图是样本47的点图，以及由虚线75包围的点图是样本48的点图。而且，存在在每个虚线的椭圆中具有不同尺寸但是具有相同结构的存储元件的测量结果的点图。存储元件的尺寸越向每个椭圆的左上部越大，同时存储元件的尺寸越向每个椭圆的右下部越小。
[0316]根据图26，当有机化合物层的厚度减小时，写入电压会减小，尽管电流量几乎没有变化。而且，在具有相同结构的存储元件中，当存储元件的顶表面减小时，电流量会增大，尽管写入电压减小。
[0317]接着，在图27中示出当有机化合物层的厚度进一步减小时存储元件的写入电压和写入特性。而且，每个样本42和43的存储元件的一条侧边设定为3微米。
[0318]如图27所示，在存储元件具有相同长度的一条侧边的情况下，包括具有厚度为5纳米的有机化合物层的存储元件的样本42在低电压下的写入成功率要高于包括具有厚度为10纳米的有机化合物层的存储元件的样本43。具体来说，可以以低于样本43所需电压的4V而在样本42中写入数据。
本申请基于2005年3月25日提交至日本专利局的日本专利申请序列号No.2005-089114，该日本专利申请的整个内容被结合在此作为参考。
附图标记说明
1：中央处理单元；2：检测部分；3：检测元件；4：检测控制电路；11：电源电路；12：时钟发生电路；13：数据解调/调制电路；14：控制电路；15：接口电路；16：存储器电路；17：总线；18：天线；19：读取器/写入器；20：半导体装置；21：存储单元；22：存储单元阵列；23：接口；24：字线驱动电路；25：位线驱动电路；27：绝缘层；28：导电层；29：有机化合物层；30：衬底；31：导电层；32：绝缘层；33：绝缘层；34：绝缘层；35：绝缘颗粒；36：绝缘层；37：绝缘层；38：绝缘层；39：分隔壁(绝缘层)；41：导电层；42：半导体层；44：二极管；46：电阻元件；47：差分放大器；48：晶体管；49：受时钟控制的反相器；50：衬底；51：导电层；52：绝缘层；53：有机化合物层；54：导电层；55：存储元件；56：存储元件；57：分隔壁(绝缘层)；80：存储元件；81：导电层；105：绝缘层；216：存储器电路；221：存储单元；222：存储单元阵列；223：接口；224：字线驱动电路；226：位线驱动电路；230：衬底；240：晶体管；241：存储单元；242：绝缘层；243：导电层；244：有机化合物层；245：导电层；246：绝缘层；247：差分放大器；248：绝缘层；249：分隔壁(绝缘层)；24a：行解码器；24b：电平移动器；250：绝缘层；251：层；252：绝缘层；253：层；354：电阻元件；260：单晶半导体衬底；262：场效应晶体管；264：导电层；26a：列解码器；26b：电路；26c：选择器；28a：导电层；29a：有机化合物层；32a：绝缘层；32b：绝缘层；32c：绝缘层；350：衬底；351：层；352：存储元件部分；353：导电层；356：存储元件部分；357：导电层；358：导电层；359：导电颗粒；360：导电层；361：导电层；365：衬底；366：绝缘层；370：绝缘层；372：有机化合物层；373：导电层；374：分隔壁(绝缘层)；375：树脂；378：连接端子；40a：层间绝缘层；40b：分隔壁(绝缘层)；451：晶体管；452：晶体管；461：衬底；462：粘接层；951：电流-电压特性；952：电流-电压特性；953：电流-电压特性；1302：半导体层；1303：绝缘层；1304：栅电极；1305：绝缘层；1308：侧壁(侧壁间隔件)；1309：沟道保护层；1310：低浓度杂质区域；1401：衬底；1402：栅电极；1403：绝缘层；1404：半导体层；224a：行解码器；224b：电平移动器；226a：列解码器；226b：电路；226c：选择器；2700：机壳；2701：板；2702：壳体；2703：印刷线路衬底；2704：操作按钮；2705：电池；2707：半导体器件；2708：连接膜；2709：像素区；352a：存储元件；352b：存储元件；356a：存储元件；356b：存储元件；362a：有机化合物层；362b：有机化合物层；363a：导电层；363b：导电层；364a：绝缘层；364b：绝缘层；371a：导电层；371b：导电层

Claims (24)

1.一种存储器电路，包括：
存储元件，包括：
第一导电层；
第二导电层；
夹在该第一导电层和第二导电层之间的有机化合物层；以及
厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一导电层和第二导电层之间且与该第一导电层接触，
其中，在通过向该存储元件施加电作用而写入数据之后，该第一导电层和第二导电层彼此部分接触。
2.一种存储器电路，包括：
存储元件，包括：
第一导电层；
第二导电层；
夹在该第一导电层和第二导电层之间的有机化合物层；
厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一导电层和第二导电层之间且与该第一导电层接触；以及
厚度大于等于0.1纳米且小于等于4纳米的第二绝缘层，该第二绝缘层设置在该第一导电层和第二导电层之间且与该第二导电层接触，
其中，在通过向该存储元件施加电作用而写入数据之后，该第一导电层和第二导电层彼此部分接触。
3.一种存储器电路，包括：
字线驱动电路；
位线驱动电路；以及
存储单元阵列，包括：
存储元件，包括：
第一导电层；
第二导电层；
夹在该第一导电层和第二导电层之间的有机化合物层；以及
厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一导电层和第二导电层之间且与该第一导电层接触。
4.一种存储器电路，包括：
字线驱动电路；
位线驱动电路；以及
存储单元阵列，包括：
存储元件，包括：
第一导电层；
第二导电层；
夹在该第一导电层和第二导电层之间的有机化合物层；
厚度大于等于0.1纳米且小于等于4纳米的第一绝缘层，该第一绝缘层设置在该第一导电层和第二导电层之间且与该第一导电层接触；以及
厚度大于等于0.1纳米且小于等于4纳米的第二绝缘层，该第二绝缘层设置在该第一导电层和第二导电层之间且与该第二导电层接触。
5.根据权利要求1至4中任何一项的存储器电路，其中该第一绝缘层是不连续层。
6.根据权利要求1至4中任何一项的存储器电路，其中该第一绝缘层具有条纹形状。
7.根据权利要求1至4中任何一项的存储器电路，其中该第一绝缘层具有网状形状。
8.根据权利要求1至4中任何一项的存储器电路，其中该第一绝缘层是连续层。
9.根据权利要求1至4中任何一项的存储器电路，其中该第一绝缘层覆盖该第一导电层的上表面。
10.根据权利要求1至4中任何一项的存储器电路，其中该第一绝缘层具有凹陷和凸起。
11.根据权利要求2或4的存储器电路，其中该第二绝缘层是不连续层。
12.根据权利要求2或4的存储器电路，其中该第二绝缘层具有条纹形状。
13.根据权利要求2或4的存储器电路，其中该第二绝缘层具有网状形状。
14.根据权利要求2或4的存储器电路，其中该第二绝缘层是连续层。
15.根据权利要求2或4的存储器电路，其中该第二绝缘层覆盖该第二导电层的上表面。
16.根据权利要求2或4的存储器电路，其中该第二绝缘层具有凹陷和凸起。
17.一种存储器电路，包括：
存储元件，包括：
第一导电层；
第二导电层；
夹在该第一导电层和第二导电层之间的有机化合物层；以及
直径大于等于0.1纳米且小于等于4纳米的绝缘颗粒，该绝缘颗粒设置在该第一导电层和第二导电层之间且与该第一导电层接触，
其中，在通过向该存储元件施加电作用而写入数据之后，该第一导电层和第二导电层彼此部分接触。
18.一种存储器电路，包括：
存储元件，包括：
第一导电层；
第二导电层；
夹在该第一导电层和第二导电层之间的有机化合物层；
直径大于等于0.1纳米且小于等于4纳米的第一绝缘颗粒，该第一绝缘颗粒设置在该第一导电层和第二导电层之间且与该第一导电层接触；以及
直径大于等于0.1纳米且小于等于4纳米的第二绝缘颗粒，该第二绝缘颗粒设置在该第一导电层和第二导电层之间且与该第二导电层接触，
其中，在通过向该存储元件施加电作用而写入数据之后，该第一导电层和第二导电层彼此部分接触。
19.一种存储器电路，包括：
字线驱动电路；
位线驱动电路；以及
存储单元阵列，包括：
存储元件，包括：
第一导电层；
第二导电层；
夹在该第一导电层和第二导电层之间的有机化合物层；以及
直径大于等于0.1纳米且小于等于4纳米的绝缘颗粒，该绝缘颗粒设置在该第一导电层和第二导电层之间且与该第一导电层接触。
20.一种存储器电路，包括：
字线驱动电路；
位线驱动电路；以及
存储单元阵列，包括：
存储元件，包括：
第一导电层；
第二导电层；
夹在该第一导电层和第二导电层之间的有机化合物层；
直径大于等于0.1纳米且小于等于4纳米的第一绝缘颗粒，该第一绝缘颗粒设置在该第一导电层和第二导电层之间且与该第一导电层接触；以及
直径大于等于0.1纳米且小于等于4纳米的第二绝缘颗粒，该第二绝缘颗粒设置在该第一导电层和第二导电层之间且与该第二导电层接触。
21.根据权利要求1至4和17至20中任何一项的存储器电路，还包括：
与该第一导电层或者第二导电层接触的二极管。
22.根据权利要求1至4和17至20中任何一项的存储器电路，其中通过向该存储元件施加电压来改变电阻。
23.根据权利要求1至4和17至20中任何一项的存储器电路，其中该有机化合物层是利用电子传输材料或者空穴传输材料形成的。
24.根据权利要求1至4和17至20中任何一项的存储器电路，其中该第一导电层和该第二导电层彼此部分连接。
CN2009101641505A 2005-03-25 2006-03-22 存储器电路 Expired - Fee Related CN101615623B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005089114 2005-03-25
JP2005-089114 2005-03-25
JP2005089114 2005-03-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800097852A Division CN100546035C (zh) 2005-03-25 2006-03-22 存储元件和半导体装置

Publications (2)

Publication Number Publication Date
CN101615623A true CN101615623A (zh) 2009-12-30
CN101615623B CN101615623B (zh) 2012-07-04

Family

ID=37023887

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2006800097852A Expired - Fee Related CN100546035C (zh) 2005-03-25 2006-03-22 存储元件和半导体装置
CN2009101641505A Expired - Fee Related CN101615623B (zh) 2005-03-25 2006-03-22 存储器电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2006800097852A Expired - Fee Related CN100546035C (zh) 2005-03-25 2006-03-22 存储元件和半导体装置

Country Status (5)

Country Link
US (2) US7956352B2 (zh)
EP (1) EP1866964B1 (zh)
KR (1) KR101322747B1 (zh)
CN (2) CN100546035C (zh)
WO (1) WO2006101241A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1866964B1 (en) * 2005-03-25 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Memory element
US8288197B2 (en) * 2005-04-27 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
US8101943B2 (en) * 2005-04-27 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7905397B2 (en) * 2005-06-01 2011-03-15 Semiconductor Energy Laboratory Co., Ltd. Data management method and data management system
WO2007105575A1 (en) * 2006-03-10 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
US7719001B2 (en) 2006-06-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with metal oxides and an organic compound
EP1883109B1 (en) 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
US7988057B2 (en) 2006-11-28 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP2010511303A (ja) 2006-11-29 2010-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・デバイス、メモリ・セル、メモリ・セル・アレイ及びメモリ・セルの製造方法（メモリ・デバイス及びメモリ・デバイスの製造方法）
KR101485926B1 (ko) * 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
KR101030765B1 (ko) * 2007-02-27 2011-04-27 후지쯔 세미컨덕터 가부시키가이샤 반도체 기억 장치, 반도체 기억 장치의 제조 방법, 및 패키지 수지 형성 방법
US9425393B2 (en) 2008-12-19 2016-08-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching thin film devices
US8753987B2 (en) * 2010-06-08 2014-06-17 Sumitomo Metal Mining Co., Ltd. Method of manufacturing metal oxide film
KR101897280B1 (ko) * 2012-01-04 2018-09-11 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법
KR101927991B1 (ko) * 2012-07-16 2018-12-12 에스케이하이닉스 주식회사 수직형 반도체 소자, 그 소자를 갖는 모듈과 시스템, 및 그 소자의 제조 방법
TW202333401A (zh) 2013-03-07 2023-08-16 日商半導體能源研究所股份有限公司 電子裝置
US9281345B2 (en) * 2013-07-09 2016-03-08 Kabushiki Kaisha Toshiba Resistance change type memory device with three-dimensional structure
KR102155783B1 (ko) * 2014-01-17 2020-09-15 에스케이하이닉스 주식회사 전자장치 및 그 제조 방법
WO2015179593A1 (en) * 2014-05-21 2015-11-26 The Trustees Of The Unversity Of Pennsylvania Non-volatile resistance switching devices
US10224481B2 (en) 2014-10-07 2019-03-05 The Trustees Of The University Of Pennsylvania Mechanical forming of resistive memory devices
DE102015120157A1 (de) * 2015-11-20 2017-05-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
JP2020043201A (ja) 2018-09-10 2020-03-19 キオクシア株式会社 磁気記憶装置及びその製造方法
CN109873250B (zh) * 2019-03-27 2020-07-07 北京理工大学 一种过载保护天线罩及其制备方法
JP2021048159A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体記憶装置

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62259478A (ja) 1986-04-14 1987-11-11 Nippon Telegr & Teleph Corp <Ntt> トンネル素子
JP2680849B2 (ja) * 1988-08-29 1997-11-19 オリンパス光学工業株式会社 三次元メモリ素子およびその制御方法
JPH04177769A (ja) 1990-11-09 1992-06-24 Olympus Optical Co Ltd 電荷メモリ装置
US6218677B1 (en) * 1994-08-15 2001-04-17 Texas Instruments Incorporated III-V nitride resonant tunneling
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US5853905A (en) 1997-09-08 1998-12-29 Motorola, Inc. Efficient single layer electroluminescent device
JPH11307261A (ja) 1998-04-16 1999-11-05 Tdk Corp 有機ｅｌ素子
JP2000030870A (ja) 1998-07-14 2000-01-28 Tdk Corp 有機ｅｌ素子
JP2000113152A (ja) 1998-10-05 2000-04-21 Hitachi Maxell Ltd 非接触メモリ素子を内蔵した磁気ストライプテープ及びそれを利用して製造されたｉｃカード及びｉｃタグ
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
JP2001101368A (ja) * 1999-10-01 2001-04-13 Tokin Corp 集積半導体装置
JP2002026277A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp メモリデバイス及びその駆動方法
JP3515507B2 (ja) 2000-09-29 2004-04-05 株式会社東芝 トランジスタおよびその製造方法
US6950331B2 (en) * 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
KR100860134B1 (ko) 2001-08-13 2008-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 셀
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
SG143063A1 (en) * 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2004047791A (ja) * 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
JP2004095850A (ja) 2002-08-30 2004-03-25 Mitsubishi Chemicals Corp 有機トランジスタ
US6870183B2 (en) 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
JP4254228B2 (ja) * 2002-12-20 2009-04-15 富士電機ホールディングス株式会社 スイッチング素子及びその製造方法
CN1742343B (zh) 2003-01-29 2011-10-19 波尔伊克两合公司 有机存储单元及其驱动电路
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP5110414B2 (ja) 2003-03-19 2012-12-26 大日本印刷株式会社 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
US7075105B2 (en) * 2003-03-19 2006-07-11 Masataka Kano Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP2005217309A (ja) * 2004-01-30 2005-08-11 Toshiba Corp 半導体装置及びその製造方法
JP4420692B2 (ja) 2004-02-10 2010-02-24 シャープ株式会社 メモリ素子の製造方法
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4893908B2 (ja) 2004-03-25 2012-03-07 独立行政法人産業技術総合研究所 情報記録素子
TWI229937B (en) * 2004-06-10 2005-03-21 Ind Tech Res Inst Organic bistable devices and manufacturing method thereof
US7170779B2 (en) * 2004-06-17 2007-01-30 Canon Kabushiki Kaisha Non-volatile memory using organic bistable device
US7499305B2 (en) 2004-10-18 2009-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CN101080815B (zh) * 2004-12-14 2010-08-04 株式会社半导体能源研究所 半导体器件及其制造方法
EP1866964B1 (en) * 2005-03-25 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Memory element
TWI475667B (zh) 2005-03-28 2015-03-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US8101943B2 (en) 2005-04-27 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8288197B2 (en) 2005-04-27 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
US7791066B2 (en) 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
WO2007105575A1 (en) 2006-03-10 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device

Also Published As

Publication number Publication date
US8399881B2 (en) 2013-03-19
EP1866964B1 (en) 2016-08-10
CN101147256A (zh) 2008-03-19
EP1866964A4 (en) 2011-01-19
US7956352B2 (en) 2011-06-07
US20080210932A1 (en) 2008-09-04
KR101322747B1 (ko) 2013-11-04
WO2006101241A1 (en) 2006-09-28
KR20070116145A (ko) 2007-12-06
CN100546035C (zh) 2009-09-30
EP1866964A1 (en) 2007-12-19
CN101615623B (zh) 2012-07-04
US20110210412A1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
CN100546035C (zh) 存储元件和半导体装置
US7700984B2 (en) Semiconductor device including memory cell
US8174006B2 (en) Semiconductor device and manufacturing method thereof and method for writing memory element
US8288197B2 (en) Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
KR101316558B1 (ko) 메모리 소자 및 반도체 장치
US8212238B2 (en) Semiconductor device and manufacturing method thereof
US8865511B2 (en) Semiconductor device and method for manufacturing the same
JP5046524B2 (ja) 記憶素子、記憶装置、及び電子機器
US7551471B2 (en) Memory element and semiconductor device
JP4869613B2 (ja) 記憶装置、及び記憶装置の作製方法
JP4969141B2 (ja) 記憶素子、半導体装置、及び記憶素子の作製方法
JP5201853B2 (ja) 半導体装置
JP5252827B2 (ja) 記憶素子
JP5377839B2 (ja) 半導体装置
JP4974555B2 (ja) 記憶素子
JP2006352093A (ja) 半導体装置
JP5230119B2 (ja) 半導体装置及びその作製方法
JP4974576B2 (ja) 記憶素子、半導体装置、及び記憶素子の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20180322

CF01 Termination of patent right due to non-payment of annual fee