JP4420692B2 - メモリ素子の製造方法 - Google Patents

メモリ素子の製造方法 Download PDF

Info

Publication number
JP4420692B2
JP4420692B2 JP2004033655A JP2004033655A JP4420692B2 JP 4420692 B2 JP4420692 B2 JP 4420692B2 JP 2004033655 A JP2004033655 A JP 2004033655A JP 2004033655 A JP2004033655 A JP 2004033655A JP 4420692 B2 JP4420692 B2 JP 4420692B2
Authority
JP
Japan
Prior art keywords
solution
organic material
solvent
memory element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004033655A
Other languages
English (en)
Other versions
JP2005228804A (ja
Inventor
敦央 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004033655A priority Critical patent/JP4420692B2/ja
Publication of JP2005228804A publication Critical patent/JP2005228804A/ja
Application granted granted Critical
Publication of JP4420692B2 publication Critical patent/JP4420692B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、メモリ素子の製造方法に関し、特に、情報としての電荷を蓄積する電荷保持層を有するメモリ素子の製造方法に関するものである。
メモリ素子においては、動作電圧を低電圧化し電荷保持特性を改善する観点から、空間的に離散して配置された複数の電荷蓄積手段を含む電荷保持層を有するメモリ素子が開発されている。
たとえば特許文献1では、トンネル絶縁膜上に形成される電荷保持層として、粒径が10nm以下の小粒径導電体を含む層を有する不揮発性メモリ素子が提案されている。その電荷保持層の製造方法として、まず、トンネル絶縁膜上に減圧CVD(Chemical Vapor Deposition)法により大きさとしてナノメータオーダ(直径約4nm程度)の複数のシリコンの結晶(以下、「ナノ結晶」と記す。)を形成し、その後さらに減圧CVD法によりシリコン酸化膜を形成して、そのナノ結晶を埋め込む方法が提案されている。
ところが、特許文献1における電荷保持層の製造方法では、ナノ結晶の単位面積あたりの数(平面密度)を高めようとすると、ナノ結晶同士が接触する可能性が高くなるうえ、真空装置や原料ガスの除害装置などに要するコストも高くなるという問題があった。
そこで、このような製造コストの上昇を抑える他の電荷保持層の製造方法として、たとえば特許文献2では、粒子径が100nm以下の金属の微粒子または半導体の微粒子を分散させた塗布液を所定の基板上に塗布することによって電荷保持層を製造する方法が提案されている。
金属等の微粒子を作製する方法としては、水や有機溶媒中で金属の超微粒子を析出させる方法(ビルドアップ法)、サンドミルなどのビーズミル装置や衝撃粉砕装置で溶媒中において解膠処理をする方法、高温熱プラズマ中に所定の材料を導入し、急速に蒸発させた後、急冷して凝固させる蒸発・急冷凝固法などの方法が用いられる。次に、その作製された金属の超微粒子を所定の溶媒中に分散させて塗布液が調製される。その塗布液を基板上に塗布することにより電荷保持層が形成される。このようにして電荷保持層を有するメモリ素子が形成される。
特開2000−31435号公報 特開2002−222880号公報
しかしながら、従来のメモリ素子における電荷保持層の製造方法では、次のような問題点があった。上述したように、特許文献2において提案されている電荷保持層の製造方法では、あらかじめ作製した金属の超微粒子を所定の溶媒中に分散させている。
金属の超微粒子は粒子の体積に対してその表面積の比率が大きいために、バルク状態の金属の場合よりも反応性が高くなる。その結果、単体としてあらかじめ作製された金属の超微粒子では、保存中に凝集しやすく、また、劣化もしやすくなって、保存や取り扱いに手間を要するという問題があった。
また、超微粒子が一度凝集してしまうと、超微粒子を核としてミセルなどを形成する有機分子を加えて保護コロイドとして皮膜を形成させようとしても、塗布液中において微粒子を均一に分散させることは困難となって、その結果、電荷保持層における微粒子の分布が偏ってしまうという問題もあった。
本発明は上記問題点を解決するためになされたものであり、その目的は、情報としての電荷を蓄積する微粒子が均一に分散された電荷保持層を有するメモリ素子の製造方法を提供することである
本発明に係るメモリ素子の製造方法は、所定の基板上に情報としての電荷を保持する電荷保持層を有するメモリ素子の製造方法であって、その電荷保持層を形成する工程は以下の工程を備えている。絶縁性の第1の有機材料を第1の溶媒に少なくとも分散させた第1の溶液を調製する。導電性および半導体性の性質のうちいずれかの性質を有する第2の有機材料を、第2の溶媒に少なくとも分散させた第2の溶液を調製する。第1の溶液に対して第2の溶液を混合し、第2の有機材料の粒子が第1の溶液と第2の溶液との混合溶液中に分散した第3の溶液を調製する。第3の溶液を基板上に供給する。供給された第3の溶液により、第1の有機材料中に第2の有機材料の粒子を分散させた混合膜を形成する。第1の有機材料の第2の溶媒に対する溶解度が、第1の有機材料の第1の溶媒に対する溶解度よりも小くなるように設定され、第2の有機材料の第1の溶媒に対する溶解度が、第2の有機材料の第2の溶媒に対する溶解度よりも小くなるように設定されている。
従来のメモリ素子の製造方法では、第1の有機材料中に第2有機材料からなる微粒子が分散した混合材料を得るには、第2の有機材料からなる微粒子をまず単体で作製し、これを第1の有機材料中に均一に混合するために混練などの方法を用いなければならなかった。これに対して、本メモリ素子の製造方法によれば、電荷を保持するための第2の有機材料の微粒子の製造する工程と、その微粒子と第1の有機材料とを混合する工程を一つの工程で行うことができる。これにより、第2の有機材料の微粒子を単体あるいは分散液として取り扱うことがなくなって、微粒子が保存中に凝集したり、劣化する恐れがなく、保存や取り扱いが容易になる。また、微粒子を第1の有機材料中に均一に分散させることも容易になる。さらに、第1の有機材料の第2の溶媒に対する溶解度が、第1の有機材料の第1の溶媒に対する溶解度よりも小くなるように設定され、第2の有機材料の第1の溶媒に対する溶解度が、第2の有機材料の第2の溶媒に対する溶解度よりも小くなるように設定されていることで、第1の溶液と第2の溶液を混合した第3の溶液中において、第2の有機材料の第3の溶液に対する溶解度が小さくなり、第2の有機材料が過飽和となって第2の有機材料が微粒子として析出しやすくなる。その第1の溶液に対して第2の溶液を混合し、第2の有機材料の粒子が第1の溶液と第2の溶液との混合溶液中に分散した第3の溶液を基板上に塗布などにより供給し、溶媒を除去することによって、第1の有機材料と第2の有機材料の微粒子を含む電荷保持層となる混合膜が形成される。これにより、真空蒸着法など他の薄膜形成法と比較すると、極めて簡便に、かつ、比較的低いコストで混合膜を形成することができる。なお、第3の溶液が供給される基板には、電荷保持層が形成される直前までの処理が施されている。
第1の溶液の濃度および第2の溶液の濃度は、それぞれの飽和濃度未満に設定されていることが好ましい。
これは、少しの温度変化などで第1の有機材料や第2の有機材料が凝集したり、沈殿するような飽和濃度近傍は好ましくないからである。
第3の溶液を供給する工程では、スピンコート法、スプレイ法、スクリーン印刷法およびインクジェットプリント法のうちいずれかの方法が用いられることが好ましい。
これらの方法は、基本的には第3の溶液を基板上に供給して溶媒を除去し、固体の薄膜を形成する方法である。これにより、真空蒸着法など他の薄膜形成法と比較すると、極めて簡便かつ低コストで混合膜を形成することができる。特に、インクジェット法やスクリーン印刷法では、任意のパターンの混合膜を容易に形成することができる。
第2の溶液を調製する工程では、第2の有機材料として結晶性の有機化合物が用いられることが好ましい。
結晶性の微粒子では、分子が周期的に規則正しく配列されていることで、たとえば電気伝導度、キャリア移動度などの電気的特性の向上を図ることができる。
第1の溶液を調製する工程では、第1の有機材料として重合体の材料が用いられることが好ましい。
重合体では置換基が導入されて、溶媒に対する第1の有機材料の溶解度の制御が可能になる。溶解度を制御することで、スピンコート法、スプレイ法、スクリーン印刷法、インクジェットプリント法などの方法で容易に混合膜を形成することができる。また、混合膜を所望の形状に容易に形成することができる。
第1の溶液を調製する工程では、第1の有機材料としてモノマー、オリゴマーおよび前駆体のうちいずれかからなる材料が用いられ、混合膜を形成する工程は、基板上に供給された第3の溶液に含まれる第1の有機材料を重合体に変成する変成工程をさらに備えていることが好ましい。
重合体などのポリマーは、これを溶解する溶媒が限定されたり、溶解度が著しく小さい場合があり、重合度(分子量)が大きいほど、この傾向が顕著になる。これに対し、第1の有機材料としてモノマー、オリゴマー、または、前駆体を用いることにより、使用できる共重合体や溶媒の選択肢が広がる。
変成工程では、加熱、光照射、マイクロ波照射、電子線照射および粒子線照射のうち少なくともいずれかの処理が施されることが好ましい。
光照射、マイクロ波照射、電子線照射、または、粒子線照射の場合には、所定のマスクを介して照射することにより、照射された部分だけを変成して、照射されていない部分を除去することで、所望のパターンの混合膜を形成することができる。また、加熱処理を施す場合には、レーザーなどの光を特定の領域にだけ照射することにより所望のパターンの混合膜を形成することができる。
(実施の形態1)
次に、本発明に係るメモリ素子の製造方法について説明する。
メモリ素子の製造工程について
メモリ素子の製造工程フローを図1〜図9に示す。まず、図1に示すように、絶縁性の第1の有機材料11を第1の溶媒21に溶解または分散させることによって、図2に示すように、第1の溶液111を調製する。この第1の有機材料11は、分子状になって第1の溶媒21に溶解していてもよいし、たとえばコロイドやミセル状のような分子の集合体として第1の溶媒21中に分散していてもよい。
第1の有機材料11の濃度としては、溶液中に安定に溶解または分散している状態となるような濃度であれば特に限定されないが、たとえば、少しの温度変化などで第1の有機材料11が凝集したり、沈殿するような飽和濃度近傍の濃度は好ましくない。
なお、第1の溶液111として、所定のフィルタ(図示せず)を用いてそのフィルタを通過した溶液だけを使用するようにしてもよい。フィルターを通すことによって、不溶の不純物や沈殿物を除くことができる。
次に、図3に示すように、導電性または半導体性の第2の有機材料12を第2の溶媒22に溶解または分散させることによって、図4に示すように、第2の溶液112を調製する。第2の有機材料12は、分子状になって第2の溶媒22に溶解していてもよいし、たとえばコロイドやミセル状のような分子の集合体として第2の溶媒22中に分散していてもよい。
第2の有機材料12の濃度についても、溶液中に安定に溶解または分散している状態となるような濃度であれば特に限定されないが、たとえば、少しの温度変化などで第2の有機材料12が凝集し、沈殿するような飽和濃度近傍の濃度は好ましくない。また、第2の溶液112についても、不溶の不純物や沈殿物を除くために、所定のフィルタ(図示せず)を用いてそのフィルターを通過した溶液だけを使用するようにしてもよい。
次に、図5に示すように、第1の溶液111と第2溶液112とを混合して撹拌し、図6に示すように、第2の有機材料の微粒子12aが分散した第3の溶液113を調製する。なお、第2の有機材料の微粒子12aの大きさ(直径)は、第1の溶液111および第2の溶液112の温度、濃度および撹拌速度などによって制御することが可能である。第1の溶液111と第2の溶液112とを混合する際の温度は、約0℃〜100℃の範囲であり、室温程度であることが望ましい。また、撹拌速度は100rpm〜5000rpmの範囲が好ましく、圧力は大気圧程度が好ましい。
次に、図7に示すように、公知の方法によりソース51、ドレイン52、絶縁層53およびトンネル絶縁層54がそれぞれ形成された半導体基板50上に、第3の溶液113を塗布する。第3の溶液113を塗布することで半導体基板50を覆うように形成される層のうち、トンネル絶縁層54の直上以外の部分に位置する層の部分を除去することにより、図8に示すように、電荷保持層としての混合膜55が形成される。混合膜55では、第1の有機材料中に第2の有機材料からなる微粒子が分散している。
第3の溶液113を供給して混合膜55の電荷保持層を形成する方法としては、たとえば、スピンコート法、スプレイ法、スクリーン印刷法、インクジェットプリント法などを用いることができる。特に、スプレイ法の場合には、第3の溶液をノズルから基板上に噴き付けて溶媒を除去することにより混合膜が形成される。スクリーン印刷法では、所望の形状の型紙を介して第3の溶液をスキージによって押し広げて印刷し、溶媒を除去することによって所望形状の混合膜が形成される。インクジェットプリント法では、第3の溶液をインクとして、印刷後または印刷しながら溶媒を除去することによって所望形状の混合膜が形成される。
その混合膜55を形成した後に、基板に加熱処理を施してもよい。溶媒の沸点近傍の温度のもとで加熱処理を施すことにより、混合膜55中に残留する溶媒や不純物成分などが除去される。加熱処理は、所定の真空度の真空のもと、不活性ガスの雰囲気のもと、または、水素ガス雰囲気などの還元性雰囲気のもとで施されることが望ましい。
次に、図9に示すように、混合膜55上にゲート絶縁膜56を介在させてゲート電極57を形成する。なお、これらゲート絶縁膜56およびゲート電極57の形成には、たとえば蒸着法、CVD法、スピンコート法、インクジェット法などの公知の成膜方法と、フォトリソグラフィー法などの公知のパターン形成方法を用いることができる。
なお、第2の溶媒として、常温(室温程度)常圧(大気圧)のもとで、第2の有機材料12の第2の溶媒22への溶解度が十分でない場合には、高温高圧の超臨界流体を用いてもよい。超臨界流体を用いることにより、常温、常圧近傍の条件では溶解しない材料を第2の有機材料として溶解させることができる場合があり、これにより第2の有機材料の選択肢を広げることができる。
第2の溶媒として超臨界流体を用いる場合には、まず、高温高圧状態の第2の溶液と、高圧で低温の第1の溶液とを高圧の状態で混合することによって、第2の有機材料の微粒子を析出させ、その後、常温まで温度を下げて微粒子を分散させた第3の溶液を調製する。次に、レギュレータにより第3の溶液を常圧にまで減圧する。減圧された第3の溶液をスピンコート法などにより基板上に塗布することにより、第1の有機材料中に第2の有機材料の微粒子が分散した混合膜が形成される。
メモリ素子の構造について
次に、上述したメモリ素子の製造方法によって製造されたメモリ素子の構造の一例について説明する。図10に示すように、半導体基板50の表面に間隔を隔ててソース51、ドレイン52が形成されている。ソース51とドレイン52によって挟まれた半導体基板50の領域(チャネル領域)上にトンネル絶縁層54が形成されている。そのトンネル絶縁層54上には、電荷保持層としての混合膜55が形成されている。混合膜55では、絶縁性の第1の有機材料11a中に、導電性または半導体性の第2の有機材料の微粒子12aが分散している。その混合膜55上には、ゲート絶縁膜56を介在させてゲート電極57が形成されている。
第2の有機材料の微粒子12aの大きさ(平均直径)は1nm〜200nmが好ましく、より好ましくは1nm〜100nmであり、特に、数nm〜数10nmが好ましい。微粒子12aそのものの構造としては、特に限定されるものではなく、非晶質、多結晶および単結晶のいずれであってもよい。
また、第2の有機材料の微粒子12aと第1の有機材料11aの混合比は、体積比で4:1〜1:100程度であることが好ましく、より好ましくは4:1〜1:10程度である。微粒子12aと第1の有機材料11aの混合比は、たとえばメモリ素子の断面構造から微粒子12aが占める領域の面積と第1の有機材料が占める領域の面積をそれぞれ求めることで見積もることができる。
より具体的には、まず、ミクロトームなどの適当な切断機器を用いてメモリ素子の混合膜を有するトランジスタ部分の断面を露出する。次に、露出させた断面を光学顕微鏡、走査型電子顕微鏡(SEM)または蛍光顕微鏡で観察する。
このとき、断面における微粒子12aが占める領域と第1の有機材料11aが占める領域とは、光学顕微鏡では光の反射率の差として観測される。SEMでは、電子線の反射率や2次電子生成効率の差として観測される。蛍光顕微鏡では、入射光の吸収により生成する蛍光の波長や強度の差として観測される。これらの差を数値化することで混合比を見積もることができる。さらに、これらの観察を数ヶ所から数十ヶ所で行い、その平均値を算出することでより精度の高い混合比を求めることができる。
また、微粒子12aは第1の有機材料11aの中にほぼ均一に散らばって分布していることが望ましいが、これは、SEMにより隣り合う微粒子12a間の距離を求めることで、第1の有機材料11a中における微粒子12aの散らばり具合(分散状態)を見積もることができる。
次に、上述したメモリセルの製造方法を用いて製造されるメモリ素子の構造の他の例について説明する。図11に示すように、基板60の表面にチャネルとなる層を含む半導体層50aが形成されている。その半導体層50a上に互いに間隔を隔ててソース51、ドレイン52が形成されている。ソース51とドレイン52によって挟まれた半導体層50aの領域(チャネル領域)を覆うように、電荷保持層としての混合膜55が形成されている。混合膜55では、絶縁性の第1の有機材料11a中に、導電性の第2の有機材料の微粒子12aが分散している。その混合膜55上には、ゲート絶縁膜56を介在させてゲート電極57が形成されている。
特に、混合膜55における絶縁性の第1の有機材料11aがトンネル絶縁膜としての機能を果たすことができる。そのため、このメモリ素子では敢えてトンネル絶縁膜は形成されていないが、トンネル絶縁膜を設けて、そのトンネル絶縁膜の膜厚さを調整することにより、電荷の注入または保持特性を調整することも可能である。
次に、上述したメモリセルの製造方法を用いて製造されるメモリ素子の構造のさらに他の例について説明する。図12に示すように、基板60表面の所定の領域にチャネル領域となる半導体層50aが形成されている。その半導体層50aを挟んで基板60の一方の側にソース51が形成され、他方の側にドレイン52が形成されている。半導体層50a上に電荷保持層としての混合膜55が形成されている。その混合膜55上にゲート絶縁膜56を介在させてゲート電極57が形成されている。
次に、上述したメモリセルの製造方法を用いて製造されるメモリ素子の構造のさらに他の例について説明する。図13に示すように、基板60表面の所定の領域にゲート電極57が形成されている。そのゲート電極57を覆うように基板60上にゲート絶縁膜56が形成されている。ゲート電極57の直上に位置するゲート絶縁膜56の部分上に電荷保持層としての混合膜55が形成されている。その混合膜55を挟んで基板60の一方の側にソース51が形成され、他方の側にドレイン52が形成されている。混合膜55上にチャネル領域となる半導体層50aが形成されている。
なお、図12および図13に示されるメモリ素子においても、混合膜55における絶縁性の第1の有機材料11aがトンネル絶縁膜としての機能を果たすことができるため、敢えてトンネル絶縁膜を設ける必要はないが、トンネル絶縁膜を設けて、そのトンネル絶縁膜の膜厚さを調整することにより、電荷の注入または保持特性を調整することも可能である。
また、図11、図12、図13にそれぞれ示されるメモリ素子においても、混合膜55に含まれる導電性の第2の有機材料の微粒子12aに関する大きさ、構造、微粒子と第1の有機材料との混合比および分散状態は、図10に示されるメモリ素子の混合膜55の場合と同様である。
第1の有機材料について
第1の有機材料は絶縁性の材料である。その第1の有機材料は微粒子を構成する第2の有機材料との組み合わせで所定の材料が選択される。第1の有機材料と第2の有機材料との組み合わせとしては、一方の有機材料の溶媒に対する他方の有機材料の溶解度が小さい組み合わせが用いられる。
第1の有機材料が溶媒に対して溶けやすいか溶けにくいかは、適当な官能基や側鎖を分子(第1の有機材料)に付加することにより制御することが可能である。たとえばアルキル基やアルコキシ基などのようにアルキル鎖を有する官能基を付加することにより、非極性溶媒への溶解度を向上させることが可能である。
一方、カルボキシル基、硫酸基、水酸基、スルホニウム基などを含む官能基を第1の有機材料に付加することにより、水や極性溶媒への溶解度を向上させることが可能である。なお、付加された官能基は、混合膜を形成した後に、加熱、光照射、マイクロ波照射、電子線照射、または、粒子線のいずれか、または、これらを組み合わせた方法により、除去してもよい。
具体的に第1の有機材料としては、導電性、半導体性を有する有機化合物の多くが溶けにくい水に対して、比較的溶解度の高い水溶性ポリマーが好ましく、たとえばポリビニルアルコール、ポリエチレンオキシド、ポリアクリル酸ナトリウム、ポリビニルピロリドン、ポリビニルイソブチルエーテル、ポリビニルアミン、ポリアクリルアミドなどが挙げられる。
第2の有機材料について
第2の有機材料は半導体性材料または導電性材料であり、たとえば、半導体性を示す電子受容性材料または電子供与性材料、導電性を示す導電性高分子や電荷移動錯体などが用いられる。適当な官能基や側鎖を分子(第2の有機材料)に付加することにより、溶媒に対する溶解度を制御することが可能である。
たとえば、アルキル鎖を付加することにより、非極性溶媒への溶解度を向上させることが可能である。一方、カルボキシル基、硫酸基や水酸基を含む官能基を付加することにより、水や極性溶媒への溶解度を向上させることが可能である。
電子受容性材料としては、ピリジンおよびその誘導体を骨格にもつオリゴマーやポリマー、キノリンおよびその誘導体を骨格にもつオリゴマーやポリマー、ベンゾフェナンスロリン類およびその誘導体によるラダーポリマー、シアノ−ポリフェニレンビニレンなどの高分子、フッ素化無金属フタロシアニン、フッ素化金属フタロシアニン類およびその誘導体、ペリレンおよびその誘導体(PTCDA、PTCDIなど)、ナフタレン誘導体(NTCDA、NTCDIなど)、バソキュプロインおよびその誘導体などの低分子が挙げられる。
電子供与性材料としては、チオフェンおよびその誘導体を骨格にもつオリゴマーやポリマー、フェニレン−ビニレンおよびその誘導体を骨格にもつオリゴマーやポリマー、チエニレン−ビニレンおよびその誘導体を骨格にもつオリゴマーやポリマー、カルバゾールおよびその誘導体を骨格にもつオリゴマーやポリマー、ビニルカルバゾールおよびその誘導体を骨格にもつオリゴマーやポリマー、ピロールおよびその誘導体を骨格にもつオリゴマーやポリマー、アセチレンおよびその誘導体を骨格にもつオリゴマーやポリマー、イソチアナフェンおよびその誘導体を骨格にもつオリゴマーやポリマー、ヘプタジエンおよびその誘導体を骨格にもつオリゴマーやポリマー、無金属フタロシアニン、金属フタロシアニン類およびそれらの誘導体、ジアミン類、フェニルジアミン類およびそれらの誘導体、ペンタセンなどのアセン類およびその誘導体、ポルフィリン、無金属ポルフィリンや金属ポルフィリンおよびそれらの誘導体、シアニン色素、メロシアニン色素、スクアリリウム色素、キナクリドン色素、アゾ色素、アントラキノン、ベンゾキノン、ナフトキノン等のキノン系色素およびそれらの誘導体などが挙げられる。
また、金属フタロシアニンや金属ポルフィリンの中心金属としては、マグネシウム、亜鉛、銅、銀、アルミニウム、ケイ素、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、スズ、白金、鉛などの金属、金属酸化物、金属ハロゲン化物が挙げられる。
なお、上述した第2の有機材料のうち、ポリマー以外の低分子材料は結晶性の材料である。第2の有機材料として結晶性の材料を使用する場合には、分子が周期的に規則正しく配列されていることで、たとえば電気伝導度、キャリア移動度などの電気的特性の向上を図ることができる。
溶媒について
第1の溶媒および第2の溶媒として、第1の有機材料および第2の有機材料のうちの一方の有機材料の、他方の有機材料が溶解または分散している溶媒に対する溶解度が小さいか、または、一方の有機材料がその溶媒にほとんど溶解しないことが要求される。さらに、第1の溶媒と第2の溶媒とは相溶性であることが望ましい。
そのような第1の溶媒と第2の溶媒溶媒の組み合わせとしては、たとえば、水とアセトン、水とアルコール類、アルコール類とアセトンなどが挙げられるが、これらの組み合わせに限定されるものではなく、第1の有機材料と第2の有機材料によって適当な溶媒が選択される。
ゲート絶縁層、トンネル絶縁層または絶縁層について
ゲート絶縁層、トンネル絶縁層または絶縁層として、たとえば、無機物質のシリコン酸化物、窒化シリコンなどのほか、熱硬化性樹脂、熱可塑性樹脂、紫外線(UV)などによる光硬化性樹脂などの有機材料が用いられる。トンネル絶縁層の膜厚は約0.5nm〜10nmであり、0.5nm〜数nmがより好ましい。また、ゲート絶縁層の膜厚は約数nm〜数100nmであり、数nm〜数10nmがより好ましい。絶縁層の膜厚は約数nm〜1000nmであり、数10nm〜数100nmがより好ましい。絶縁層またはゲート絶縁層は、金属や半導体材料を酸化または窒化させることによって形成することができるが、真空蒸着法、スパッタリング法、CVD法、または、塗布法などによっても形成することができる。
基板について
基板として、たとえば図10に示されるメモリ素子のように、基板の一部がチャネル領域になる場合には半導体基板が用いられる。半導体基板としては、半導体性を有する材料であれば特に限定されない。たとえば、シリコン、砒化ガリウム、シリコンゲルマニウム、窒素化ガリウム、酸化亜鉛などの無機半導体材料を用いることができる。また、第2の有機材料の項で説明したように、電子供与性材料または電子受容性材料のなどの有機半導体材料も用いることができる。また、所定の材料からなる基材の表面に半導体層を形成したものも基板として用いることができる。
一方、図11〜図13に示されるメモリ素子のように、チャネル領域となる半導体層が基板とは別の層として形成される場合には、基板として一般に絶縁性の材料が用いられる。このような基板として、半導体層、ソース、ドレインおよびゲート電極等をその上に形成でき、しかも安定してこれらを保持することができ、さらに、少なくとの表面が絶縁性であれば、材質や厚さは特に限定されない。たとえば、ガラス、樹脂、布、紙等を用いることができる。また、シリコンなどの半導体、あるいは、ステンレスなどの導電体であっても、その表面をシリコン酸化物、樹脂等の絶縁性材料によって被覆することによって、これらを基板として用いることができる。
ゲート電極について
ゲート電極としては、たとえば金、白金、アルミニウムなどの金属類、合金類などの公知の導電性材料を用いることができる。ゲート電極として透明な電極を形成する場合には、たとえば、酸化インジウムスズ(ITO)やフッ素ドープされた酸化スズ、酸化亜鉛、酸化錫等の金属酸化物を用いることができる。また、ポリアセチレン、ポリピロール、ポリチアジルなどの導電性高分子もゲート電極の材料として用いることができる。
ソースまたはドレインについて
ソースまたはドレインの材料は、公知のトランジスタ、IC(Integrated Circuit)、LSI(Large Scale Integrated Circuit)またはTFT(Thin Film Transistor)に用いられている材料を用いることができる。また、ソースまたはドレインの材料としては、半導体層との間の電気的性質(オーミック性やショットキー性など)によっても適当な材料を選択することができる。導電性高分子材料あるいはカーボンナノチューブなども、ソースまたはドレインの材料として用いることができる。
たとえば図10に示すように、半導体基板50に埋設されて位置するソース51、ドレイン52は、半導体基板50に所定のドーパントを注入し拡散させることによる公知の方法によって形成されている。注入するドーパントとしては、たとえば、半導体基板50がシリコン基板である場合には、燐、砒素、ホウ素などを適用することができる。
また、図11、図12、図13にそれぞれ示されるように、ソース51およびドレイン52が所定の層として形成される場合には、ソース51およびドレイン52の材料としては、ゲート電極と同様の材料を用いることができる。
メモリ素子の製造装置について
上述した電荷保持層を備えたメモリ素子の製造装置は、第1の溶液、第2の溶液および第3の溶液をそれぞれ調製する処理槽80〜82と、混合膜を形成する処理槽83とを備えている。まず、第1の溶液を調製する処理槽80では、図14に示すように、第1の有機材料11を第1の溶媒21に溶解または分散することによって第1の溶液111が調製される。第2の溶液を調整する処理槽81では、図15に示すように、第2の有機材料12を第2の溶媒22に溶解することによって第2の溶液112が調製される。第3の溶液を調製する処理槽82では、図16に示すように、第1の溶液111と第2の溶液112を混合することによって、第2の有機材料の微粒子12aが第1の溶液中に分散した第3の溶液113が調製される。混合膜を形成する処理槽83では、図17に示すように、第3の溶液113を半導体基板50上に供給することにより、第1の有機材料と、第2の有機材料からなる微粒子とを含む混合膜55が形成される。
メモリ素子の製造方法とその製造装置の効果について
従来、第1の有機材料中に第2の機材料の微粒子を分散させた混合材料を作製するには、まず、第2の有機材料の微粒子を単体で作製し、次に、その微粒子を第1の有機材料中に均一に混合するために混練などの方法を用いなければならなかった。
本発明のメモリ素子の製造方法とその製造装置によれば、第2の有機材料の微粒子の製造する工程と、その微粒子と第1の有機材料とを混合する工程を一つの工程で行うことができる。これにより、第2の有機材料の微粒子を単体あるいは分散液として取り扱うことがなくなって、微粒子が保存中に凝集したり、劣化する恐れがなく、保存や取り扱いが容易になる。また、微粒子を第1の有機材料中に均一に分散させることも容易になって、分散性を高めるために、たとえば微粒子を他の材料でコートするような付加的な処理も必要がなくなる。
第1の有機材料と第2の有機材料の微粒子を含む混合膜は、第1の有機材料を溶解等させた第1の溶液と、第2の有機材料を溶解等させた第2の溶液とを混合させた第3の溶液を、スピンコート法、スプレイ法、スクリーン印刷法、インクジェットプリント法によって基板上に供給し、溶媒を除去することによって固体の膜として形成される。
これにより、真空蒸着法など他の薄膜形成法と比較すると、極めて簡便に、かつ、比較的低いコストで混合膜の形成が可能になる。特に、インクジェット法またはスクリーン印刷法を採用することによって、所定の領域にだけ混合膜を容易に形成することができる。
(実施の形態2)
実施の形態1では、第1の有機材料として重合体を例に挙げて説明した。ここでは、第1の有機材料をモノマー、オリゴマー、または、前駆体等とし、これを重合体に変成することによって混合膜を形成する場合について説明する。なお、第1の有機材料を重合体とし、第2の有機材料をモノマー、オリゴマー、または、前駆体として、これを変成することによって重合体の混合膜を形成してもよい。また、第1の有機材料と第2の有機材料の双方をモノマー、オリゴマー、または、前駆体として、これを変成することによって重合体の混合膜を形成してもよい。
メモリ素子の製造工程について
メモリ素子の製造工程フローを図18〜図27に示す。まず、図18に示すように、絶縁性のモノマー、オリゴマー、または、前駆体の第1の有機材料31を第1の溶媒41に溶解または分散させることによって、図19に示すように、第1の溶液211を調製する。次に、図20に示すように、導電性の第2の有機材料32を第2の溶媒42に溶解または分散させることによって、図21に示すように、第2の溶液212を調製する。
次に、図22に示すように、第2の溶液212を第1の溶液211に注いで撹拌することにより、図23に示すように、第2の有機材料の微粒子32aが分散した第3の溶液213を調製する。
次に、図24に示すように、公知の方法によりソース51、ドレイン52、絶縁層53およびトンネル絶縁層54がそれぞれ形成された半導体基板50上に、第3の溶液213を塗布する。第3の溶液213を塗布することで半導体基板50を覆うように形成される層のうち、トンネル絶縁層54の直上以外の部分に位置する層の部分を除去することにより、図25に示すように、電荷保持層(混合膜)となる層155が形成される。この層155は重合体に変成される前の層であり、第1の有機材料中には第2の有機材料からなる微粒子が分散している。
次に、所定の処理を施すことにより層155を変成して、図26に示すように、第2の有機材料の微粒子と重合体となった第1の有機材料とを含む電荷保持層としての混合膜55が形成される。層155を重合体に変成するために層155に対して施される所定の処理としては、たとえば、加熱処理、光照射、マイクロ波照射、電子線照射、粒子線照射が挙げられる。
加熱処理には、加熱炉に半導体基板を入れて半導体基板の全体を加熱する処理の他に、たとえば所定の波長のレーザ光線、または、赤外線等を層155の部分にだけ照射して加熱する処理が含まれる。光照射、マイクロ波照射、電子線照射、または、粒子線照射の場合にも、特定の部分にだけ照射することで、層155の部分だけを重合させて混合膜55を形成することができる。
次に、実施の形態1において説明した方法と同様の方法によって、図27に示すように、混合膜55上にゲート絶縁膜56を介在させてゲート電極57を形成する。このようにして、メモリ素子が形成される。
第1の有機材料および第2の有機材料について
モノマー、オリゴマー、または、前駆体材料としては、実施の形態1において第1の有機材料または第2の有機材料の項においてそれぞれ挙げた高分子材料を製造することが可能なモノマー、オリゴマー、または、前駆体を適用することができる。
好ましい材料としてはこれらの他に、たとえば、アクリル酸メチルなどのアクリル酸系モノマー、または、メタクリル酸メチルなどのメタクリル酸系のモノマーなども用いることができる。
第1の有機材料としての前駆体が、水溶性スルホニウム塩ポリマー、または、アルコキシ基を有する有機溶媒可溶性ポリマーであってもよい。たとえば、水溶性スルホニウム塩ポリマー、または、アルコキシ基を有する有機溶媒可溶性ポリマーは、溶媒に対する溶解性が高いうえに、加熱などの処理によって、非水溶性のポリマーに比較的容易に変成することができる。
ここで、水溶性スルホニウム塩ポリマーは、溶媒として水を適用することができる。導電性または半導体性の有機化合物材料は、水に溶けにくいかまたは溶けないものが多い。水は、比較的多くの有機溶媒と相溶性があるので、溶媒として用いるのに適している。
なお、第1の有機材料以外の材料については、実施の形態1において説明した材料と同じ材料を適用することができる。また、メモリ素子としては、実施の形態1において説明した図10〜図13にそれぞれ示されるメモリ素子を製造することができる。
メモリ素子の製造装置について
メモリ素子の製造装置は、実施の形態1において説明した製造装置の処理槽80〜83に加えて、重合体に変成するための処理槽84を備えている。図28に示すように、処理槽84では、光、マイクロ波、電子線、または、粒子線のいずれかを照射するための照射部85を有している。その照射部85によって、半導体基板50上に形成された電荷保持層となる層155にその光等を照射することにより、層155を重合体に変成させて混合膜55が形成される。
メモリ素子の製造方法とその製造装置の効果について
本実施の形態におけるメモリ素子の製造方法とその製造装置によれば、実施の形態1において説明した効果に加えて、以下のような効果が得られる。
第1の有機材料または第2の有機材料が重合体の場合には、これを溶解する溶媒が限定されたり、溶解度が著しく小さい場合がある。この傾向は重合度(分子量)が大きくなるほど顕著になる。これに対し、モノマー、オリゴマー、または、前駆体の場合には、これを溶解する溶媒の種類は重合体の場合と比べて多く、溶媒の選択肢の幅が広いという利点がある。
また、モノマー状態の層155に光、マイクロ波、電子線、粒子線をマスクを通して照射し、所定の領域に位置する部分だけを重合体に変成して他のモノマー状態の層の部分を除去することにより、所望のパターンの混合膜55を形成することができる。
また、加熱処理により重合体に変成する場合には、モノマー状態の層の所定の領域にだけレーザ光線を照射することで、所望のパターンの混合膜を形成することができる。
(実施例1)
ここでは、前述した図1〜図9に示された一連のメモリ素子の製造方法について、さらに具体的に説明する。まず、図1および図2に示す工程において、第1の溶液111としてポリビニルアルコールの水溶液(約0.05wt%)が調製される。図3および図4に示す工程において、第2の溶液112としてペリレンのアセトン溶液(約0.3mM)が調製される。
次に、図5に示す工程において、ペリレンのアセトン溶液をポリビニルアルコールの水溶液中に滴下して撹拌することにより、図6に示す工程において、第2の有機材料の結晶性の微粒子12aとして、ペリレン微粒子が分散した第3の溶液113が調製される。このとき、ペリレン微粒子の平均直径は約30nmである。
次に、図7に示す工程において、半導体基板50として比抵抗6〜8Ω・cmのp型シリコン基板の表面に、イオン注入法によってたとえばリンを注入することにより所定の間隔(チャネル領域)を隔ててソース51およびドレイン52が形成される。CVD法によりその半導体基板50上に、絶縁層53として膜厚約200nmの酸化シリコン膜が形成される。
その絶縁層53に、ソース51およびドレイン52によって挟まれた半導体基板50の領域(チャネル領域)の表面を露出する開口部が形成される。、熱酸化法によりそのチャネル領域の表面に、膜厚約2nmのトンネル絶縁層54が形成される。
次に、トンネル絶縁層54を覆うように、半導体基板50上にペリレン粒子を分散させた第3の溶液がスピンコート法により塗布される。その後、第3の溶液が塗布された半導体基板50を窒素雰囲気のもとで約100℃程度まで加熱することで、第3の溶液の溶媒が完全に除去され、第1の有機材料のポリビニルアルコール中に第2の有機材料のペリレン微粒子が分散した電荷保持層となる層が形成される。その電荷保持層となる層のうち、トンネル絶縁層54の上に位置する部分を除いて残りの部分を除去することで、図8に示すように、電荷保持層となる混合膜55が形成される。
次に、スパッタリング法により混合膜55を覆うように半導体基板50上に膜厚約200nmの酸化シリコン膜が形成される。その酸化シリコン膜に所定の写真製版および加工を施すことにより、図9に示すように混合膜55上にゲート絶縁層56が形成される。
その後、蒸着法によりゲート絶縁層56を覆うように膜厚約150nmの金膜が形成される。その金膜に所定の写真製版および加工を施すことによりゲート電極57が形成される。このようにして、メモリ素子の主要部であるトランジスタが形成されることになる。
(実施例2)
ここでは、前述した図18〜図27に示された一連のメモリ素子の製造方法について、さらに具体的に説明する。まず、図18および図19に示す工程において、第1の溶液211としてメタクリル酸メチルのメタノール溶液(約0.05wt%)が調製される。図20および図21に示す工程において、第2の溶液212としてペリレンのアセトン溶液(約0.3mM)が調製される。
次に、図22に示す工程において、ペリレンのアセトン溶液をメタクリル酸メチルのメタノール溶液中に滴下して撹拌することにより、図23に示す工程において、第2の有機材料の結晶性の微粒子12aとして、ペリレン微粒子が分散した第3の溶液213が調製される。このとき、ペリレン微粒子の平均直径は約50nmである。
次に、図24に示す工程では、実施例1において説明した工程と同様にして、半導体基板50にソース51、ドレイン52、絶縁層53、トンネル絶縁層54が形成される。
次に、ペリレン粒子を分散させた第3の溶液213に、重合を開始させるための薬剤(重合開始剤)としてアゾビスイソブチロニトリルが添加される。重合開始剤を添加した第3の溶液213を、スピンコート法によってトンネル絶縁像54を覆うように半導体基板50上に塗布することにより、電荷保持層となる層が形成される。
その後、図25に示すように、その電荷保持層となる層のうち、トンネル絶縁層54の上に位置する層155を除いて残りの部分が除去される。次に、半導体基板50に加熱処理を施して電荷保持層となる層におけるメタクリル酸メチルを重合することにより、図26に示すように、膜厚約150nmの電荷保持層としての混合膜55が形成される。
その後、図27に示す工程では、実施例1において説明した工程と同様にして、混合膜55上にゲート絶縁膜56が形成され、そのゲート絶縁膜56上にゲート電極57が形成される。このようにして、メモリ素子の主要部であるトランジスタが形成されることになる。
本発明の実施の形態1に係るメモリ素子の製造方法において、第1の有機材料を第1の溶媒に溶解させる工程を示す図である。 同実施の形態において、図1に示す工程により調製された第1の溶液を示す図である。 同実施の形態において、第2の有機材料を第2の溶媒に溶解させる工程を示す図である。 同実施の形態において、図3に示す工程により調製された第2の溶液を示す図である。 同実施の形態において、第1の溶液と第2の溶液とを混合する工程を示す図である。 同実施の形態において、図5に示す工程により調製された第3の溶液を示す図である。 同実施の形態において、メモリ素子の製造方法の一工程を示す断面図である。 同実施の形態において、図7に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図8に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、メモリ素子の製造方法によって得られるメモリ素子の構造を示す断面図である。 同実施の形態において、メモリ素子の製造方法によって得られるメモリ素子の他の構造を示す断面図である。 同実施の形態において、メモリ素子の製造方法によって得られるメモリ素子のさらに他の構造を示す断面図である。 同実施の形態において、メモリ素子の製造方法によって得られるメモリ素子のさらに他の構造を示す断面図である。 同実施の形態において、メモリ素子の製造に用いられるメモリ素子の製造装置の第1の溶液を調製する処理槽を示す模式図である。 同実施の形態において、メモリ素子の製造に用いられるメモリ素子の製造装置の第2の溶液を調製する処理槽を示す模式図である。 同実施の形態において、メモリ素子の製造に用いられるメモリ素子の製造装置の第3の溶液を調製する処理槽を示す模式図である。 同実施の形態において、メモリ素子の製造に用いられるメモリ素子の製造装置の第3の溶液を半導体基板上に供給する処理槽を示す模式図である。 本発明の実施の形態2に係るメモリ素子の製造方法において、第1の有機材料を第1の溶媒に溶解させる工程を示す図である。 同実施の形態において、図18に示す工程により調製された第1の溶液を示す図である。 同実施の形態において、第2の有機材料を第2の溶媒に溶解させる工程を示す図である。 同実施の形態において、図20に示す工程により調製された第2の溶液を示す図である。 同実施の形態において、第1の溶液と第2の溶液とを混合する工程を示す図である。 同実施の形態において、図22に示す工程により調製された第3の溶液を示す図である。 同実施の形態において、メモリ素子の製造方法の一工程を示す断面図である。 同実施の形態において、図24に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図25に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図26に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、メモリ素子の製造に用いられるメモリ素子の製造装置の重合体に変成するための処理槽を示す模式図である。
符号の説明
11,11a 第1の有機材料、12 第2の有機材料、12a 微粒子、21 第1の溶媒、22 第2の溶媒、31,31a 第1の有機材料、32 第2の有機材料、32a 微粒子、41 第1の溶媒、42 第2の溶媒、50 半導体基板、50a 半導体層、51 ソース、52 ドレイン、53 絶縁層、54 トンネル絶縁層、55,155 混合膜、56 ゲート絶縁膜、57 ゲート電極、60 基板、80〜84 処理槽、85 照射部、111 第1の溶液、112 第2の溶液、113 第3の溶液、211 第1の溶液、212 第2の溶液、213 第3の溶液。

Claims (7)

  1. 所定の基板上に情報としての電荷を保持する電荷保持層を有するメモリ素子の製造方法であって、
    電荷保持層を形成する工程は、
    絶縁性の第1の有機材料を第1の溶媒に少なくとも分散させた第1の溶液を調製する工程と、
    導電性および半導体性の性質のうちいずれかの性質を有する第2の有機材料を、第2の溶媒に少なくとも分散させた第2の溶液を調製する工程と、
    前記第1の溶液に対して前記第2の溶液を混合し、前記第2の有機材料の粒子が前記第1の溶液と前記第2の溶液との混合溶液中に分散した第3の溶液を調製する工程と、
    前記第3の溶液を基板上に供給する工程と、
    供給された前記第3の溶液により、前記第1の有機材料中に前記第2の有機材料の粒子を分散させた混合膜を形成する工程と
    を備え、
    前記第1の有機材料の前記第2の溶媒に対する溶解度が、前記第1の有機材料の前記第1の溶媒に対する溶解度よりも小くなるように設定され、
    前記第2の有機材料の前記第1の溶媒に対する溶解度が、前記第2の有機材料の前記第2の溶媒に対する溶解度よりも小くなるように設定された、メモリ素子の製造方法。
  2. 前記第1の溶液の濃度および前記第2の溶液の濃度は、それぞれの飽和濃度未満に設定された、請求項1記載のメモリ素子の製造方法。
  3. 前記第3の溶液を供給する工程では、スピンコート法、スプレイ法、スクリーン印刷法およびインクジェットプリント法のうちいずれかの方法が用いられる、請求項1または2に記載のメモリ素子の製造方法。
  4. 前記第2の溶液を調製する工程では、前記第2の有機材料として結晶性の有機化合物が用いられる、請求項1〜3のいずれかに記載のメモリ素子の製造方法。
  5. 前記第1の溶液を調製する工程では、前記第1の有機材料として重合体の材料が用いられる、請求項1〜4のいずれかに記載のメモリ素子の製造方法。
  6. 前記第1の溶液を調製する工程では、前記第1の有機材料としてモノマー、オリゴマーおよび前駆体のうちいずれかからなる材料が用いられ、
    前記混合膜を形成する工程は、前記基板上に供給された前記第3の溶液に含まれる前記第1の有機材料を重合体に変成する変成工程をさらに備えた、請求項1〜4のいずれかに記載のメモリ素子の製造方法。
  7. 前記変成工程では、加熱、光照射、マイクロ波照射、電子線照射および粒子線照射のうち少なくともいずれかの処理が施される、請求項6記載のメモリ素子の製造方法。
JP2004033655A 2004-02-10 2004-02-10 メモリ素子の製造方法 Expired - Fee Related JP4420692B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004033655A JP4420692B2 (ja) 2004-02-10 2004-02-10 メモリ素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004033655A JP4420692B2 (ja) 2004-02-10 2004-02-10 メモリ素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005228804A JP2005228804A (ja) 2005-08-25
JP4420692B2 true JP4420692B2 (ja) 2010-02-24

Family

ID=35003297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004033655A Expired - Fee Related JP4420692B2 (ja) 2004-02-10 2004-02-10 メモリ素子の製造方法

Country Status (1)

Country Link
JP (1) JP4420692B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741359B2 (ja) * 2004-12-14 2011-08-03 株式会社半導体エネルギー研究所 半導体装置
JP4974555B2 (ja) * 2005-03-25 2012-07-11 株式会社半導体エネルギー研究所 記憶素子
CN101615623B (zh) 2005-03-25 2012-07-04 株式会社半导体能源研究所 存储器电路
EP1886344B1 (en) 2005-04-28 2014-09-03 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
JP4758274B2 (ja) * 2005-04-28 2011-08-24 株式会社半導体エネルギー研究所 記憶素子および半導体装置
JP2007073969A (ja) * 2005-09-07 2007-03-22 Samsung Electronics Co Ltd 電荷トラップ型メモリ素子及びその製造方法
JP4876520B2 (ja) * 2005-10-07 2012-02-15 ソニー株式会社 不揮発性半導体メモリ及びその製造方法
CN101401209B (zh) 2006-03-10 2011-05-25 株式会社半导体能源研究所 存储元件以及半导体器件
KR100848312B1 (ko) 2006-09-05 2008-07-24 한국전자통신연구원 유기 유전박막을 구비한 분자 전자 소자 및 그 제조 방법
US7759677B2 (en) 2006-09-05 2010-07-20 Electronics And Telecommunications Research Institute Molecular electronic device including organic dielectric thin film and method of fabricating the same
KR100958659B1 (ko) 2008-07-25 2010-05-20 한국전자통신연구원 복수의 분자 활성층을 구비하는 분자 전자 소자 및 그 제조방법
US8383432B2 (en) * 2008-08-07 2013-02-26 Sharp Laboratories Of America, Inc. Colloidal-processed silicon particle device
CA2791625A1 (en) * 2010-03-04 2011-09-09 Andrew Gabriel Rinzler Semiconductor devices including an electrically percolating source layer and methods of fabricating the same
EP2915161B1 (en) 2012-11-05 2020-08-19 University of Florida Research Foundation, Inc. Brightness compensation in a display
EP3608981A4 (en) * 2017-03-21 2020-12-23 Nippon Kayaku Kabushiki Kaisha ORGANIC SEMICONDUCTOR COMPOSITION, ORGANIC SEMICONDUCTOR THIN-FILM AND ORGANIC THIN-FILM TRANSISTOR

Also Published As

Publication number Publication date
JP2005228804A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
JP4420692B2 (ja) メモリ素子の製造方法
Dong et al. Bipolar-shell resurfacing for blue LEDs based on strongly confined perovskite quantum dots
Hu et al. Room‐temperature meniscus coating of> 20% perovskite solar cells: a film formation mechanism investigation
Notarianni et al. Plasmonic effect of gold nanoparticles in organic solar cells
Xing et al. A highly tolerant printing for scalable and flexible perovskite solar cells
Polavarapu et al. Preparation of conductive silver films at mild temperatures for printable organic electronics
Lim et al. Facile Synthesis of Colloidal CuO Nanocrystals for Light‐Harvesting Applications
Lee et al. Effect of solvent and PVP on electrode conductivity in laser-induced reduction process
Abulikemu et al. In situ synthesis of self‐assembled gold nanoparticles on glass or silicon substrates through reactive inkjet printing
Yao et al. Plasmon-induced trap filling at grain boundaries in perovskite solar cells
Abdel-Aziz et al. Synthesis, characterization and optical properties of multi-walled carbon nanotubes/aniline-o-anthranilic acid copolymer nanocomposite thin films
Huang et al. Laser direct writing of heteroatom (N and S)‐doped graphene from a polybenzimidazole ink donor on polyethylene terephthalate polymer and glass substrates
US9029252B2 (en) Nanostructure, optical device including the same, and methods of manufacturing the nanostructure and the optical device
Huang et al. Releasing nanocapsules for high‐throughput printing of stable perovskite solar cells
Yang et al. Grain‐boundaries‐engineering via laser manufactured La‐Doped BaSnO3 nanocrystals with tailored surface states enabling perovskite solar cells with efficiency of 23.74%
TW200933945A (en) Organic transistor, organic transistor array, and display device
Li et al. Solution‐Mediated Hybrid FAPbI3 Perovskite Quantum Dots for Over 15% Efficient Solar Cell
KR101466787B1 (ko) 나노입자를 이용한 배선 및 전극패턴 형성 방법 및 이를이용한 액정표시장치용 어레이 기판의 제조 방법
Hakimi et al. Electrochemical synthesis and properties of the composite material ITO/polypyrrole-benzoic: cobalt for electronic storage applications
Zhang et al. Highly Efficient Tin Perovskite Solar Cells via Suppressing Superoxide Generation
Waheed et al. Performance improvement of ultrasonic spray deposited polymer solar cell through droplet boundary reduction assisted by acoustic substrate vibration
Zhuo et al. Visualizing the interfacial-layer-based epitaxial growth process toward organic core-shell architectures
JP4222852B2 (ja) ヘテロ接合素子の製造方法
JP4439292B2 (ja) 有機トランジスタおよびその製造方法ならびに有機トランジスタ製造装置
Satake et al. Fabrication of Perovskite Nanocrystal Light-Emitting Diodes via Inkjet Printing with High-Temperature Annealing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees