CN101572233B - 包括激光退火的半导体器件制造方法 - Google Patents

包括激光退火的半导体器件制造方法 Download PDF

Info

Publication number
CN101572233B
CN101572233B CN2009101354676A CN200910135467A CN101572233B CN 101572233 B CN101572233 B CN 101572233B CN 2009101354676 A CN2009101354676 A CN 2009101354676A CN 200910135467 A CN200910135467 A CN 200910135467A CN 101572233 B CN101572233 B CN 101572233B
Authority
CN
China
Prior art keywords
dopant
doped region
semiconductor substrate
depth
laser annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101354676A
Other languages
English (en)
Other versions
CN101572233A (zh
Inventor
H·舒尔泽
M·普法芬莱纳
H·-P·费尔斯尔
T·古特
F·-J·尼德诺斯泰德
F·昂巴克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN101572233A publication Critical patent/CN101572233A/zh
Application granted granted Critical
Publication of CN101572233B publication Critical patent/CN101572233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及包括激光退火的半导体器件制造方法。本发明提供了一种通过激光退火来制造半导体器件的方法。一个实施例提供具有第一表面和第二表面的半导体衬底。该第二表面与该第一表面相对布置。在该第二表面处把第一掺杂剂引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第一深度。在第二表面处把第二掺杂剂引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第二深度，其中所述第一深度大于所述第二深度。通过把至少一个激光束脉冲引导到第二表面上以使第二表面处的半导体衬底至少部分地熔化，来执行至少第一激光退火。

Description

包括激光退火的半导体器件制造方法
技术领域
本描述涉及半导体器件制造方法的一个或多个实施例，而且涉及通过使用激光退火来制造半导体器件的方法。
背景技术
功率半导体器件是具有用于特定目的的优化特性的定制器件。例如，为了改善高压二极管和IGBT(绝缘栅双极晶体管)的导通状态特性，希望的是减小漂移区的宽度或长度同时维持最大反向电压。因此，希望在阻断(blocking)能力、导通状态(on-state)损耗、稳健性和软化度(softness)之间进行折衷。因此，眼前的目标是调整(tailor)相应掺杂区的掺杂分布以满足挑战性的需求，为此需要研发合适的制造工艺。
减小漂移区的宽度同时维持高反向阻断电压的尝试包括接近于器件衬底的背面集成结构化p掺杂区，其在二极管的情况下靠近n发射极或者在IGBT的情况下靠近n缓冲区。当以反向状态建立的电场到达器件衬底的背面时，集成的p区生成空穴电流。空穴电流的生成可能因雪崩而引起并且提供附加的电荷载流子以防止负载电流在器件的换向(commutation)期间经受截断(chopping)。
发明内容
鉴于以上所述，提供了一种用于制造半导体器件的方法，包括：提供包括第一表面和第二表面的半导体衬底，该第二表面与该第一表面相对布置；通过在该第二表面处把第一掺杂剂引入到该半导体衬底内以使得其在该半导体衬底中的峰值掺杂浓度位于相对于该第二表面的第一深度处，来形成第一掺杂区；通过把至少一个激光束脉冲引导到该第二表面上以使该第二表面处的半导体衬底至少部分地熔化，来执行至少第一激光退火以激活该第一掺杂剂；通过在该第二表面处把第二掺杂剂引入到该半导体表面或衬底内以使得其在该半导体衬底中的峰值掺杂浓度位于相对于该第二表面的第二深度处，来形成第二掺杂区，其中所述第一深度大于所述第二深度；以及通过把至少另一激光束脉冲引导到该第二表面上以使该第二表面处的半导体衬底至少部分地熔化，来执行至少第二激光退火以激活该第二掺杂剂，其中所述第二激光退火是在引入所述第二掺杂剂后执行的。
还提供了一种半导体器件，包括：包括第一表面和第二表面(12)的半导体衬底，该第二表面与该第一表面相对布置；该第一表面上的至少金属化层；接近于该第二表面的具有第一导电类型的至少第一掺杂区；接近于该第二表面的具有与该第一导电类型相反的第二导电类型的至少第二掺杂区，其中第一和第二掺杂区包括位于相对于该第二表面的不同深度的相应峰值掺杂浓度；和在该第一和第二掺杂区之间形成的pn结；其中所述第一掺杂区、所述第二掺杂区中之一或者这两个掺杂区被激光退火。
附图说明
包括附图以提供对各实施例的进一步理解并且附图并入本说明书并构成本说明书的一部分。这些附图图解说明了各实施例并且连同描述一起用来解释各实施例的原理。容易明白其他实施例和实施例的许多预期的优点，因为通过参照以下详细描述会更好地理解它们。附图的元件不一定相对于彼此按比例缩放。同样的参照数字指代对应的类似部件。
图1A图解说明了根据一个实施例的垂直二极管(vertical diode)的横截面图。
图1B图解说明了沿图1A的线AA’的掺杂分布。
图1C图解说明了经过图1A的二极管的电场的垂直路线。
图2A图解说明了根据一个实施例的IGBT的横截面图。
图2B图解说明了沿图2A的线AA’的掺杂分布。
图3A-3E图解说明了结构化掺杂区的不同实施例。
图4图解说明了根据一个实施例的二极管和IGBT的制造方法的过程。
图5图解说明了根据一个实施例的二极管和IGBT的制造方法的过程。
图6图解说明了根据一个实施例的二极管和IGBT的制造方法的过程。
图7图解说明了根据一个实施例的二极管和IGBT的制造方法的过程。
图8图解说明了根据一个实施例的二极管和IGBT的制造方法的过程。
图9图解说明了根据一个实施例的IGBT的制造方法的过程。
图10图解说明了根据一个实施例的IGBT的制造方法的过程。
图11图解说明了根据一个实施例的IGBT的制造方法的过程。
图12图解说明了在以恒定注入能量进行磷注入并且以不同激光能量密度退火后的磷浓度和掺杂分布。
图13图解说明了在执行炉内退火后获得的磷浓度和掺杂分布。
图14图解说明了用于估计半导体衬底在不同激光束脉冲宽度下的温度的仿真结果。
图15A-15C图解说明了浅注入而无任何退火的杂质分布(图15A)、在激光退火后浅注入的浓度分布(图15B)以及在激光退火后深注入的浓度分布(图15C)。
图16图解说明了半导体衬底对于具有恒定持续时间但具有不同能量密度的激光脉冲的熔化(melting)持续时间。
图17图解说明了对于不同激光脉冲宽度的熔化持续时间。
图18图解说明了作为激光能量密度的函数的半导体衬底的薄层电阻(sheet resistance)和熔化持续时间。
图19图解说明了通过对两个掺杂区进行注入和激光退火而获得的IGBT的掺杂分布。
图20A和20B图解说明了作为波长的函数的硅的吸收。
具体实施方式
在以下详细描述中，参照这些附图，所述附图形成详细描述的一部分且其中举例示出了可实践本发明的具体实施例。在这方面，方向术语比如“顶部”、“底部”、“前”、“后”、“前沿”、“后沿”等等是参照所描述的图的取向(orientation)使用的。因为各实施例的部件能够沿很多不同的取向进行定位，所以方向术语用于示例性目的而绝不是限制。要理解，可以利用其他实施例以及可以进行结构或逻辑变化而不偏离本发明的范围。因此，以下详细描述不应以限制意义来理解，本发明的范围由所附权利要求书限定。
要理解，本文所描述的各个示例性实施例的特征可以彼此组合，除非另外特别指出。
现在详细参照不同的实施例，在图中示出了这些实施例的一个或多个示例。每个示例是作为解释提供的而不是意味着对本发明的限制。例如，如一个实施例的部分所说明或描述的特征能够用在其他实施例上或者与其他实施例结合使用以产生又一个实施例。本发明旨在包括这样的修改和变型。这些示例是使用特定语言描述的，该特定语言不应当解释为限制所附权利要求书的范围。这些附图不是按比例缩放的并且仅用于说明性的目的。
本说明书中所用的术语“横向”旨在描述与半导体衬底的主表面平行的取向。
本说明书中所用的术语“垂直”旨在描述垂直于半导体衬底的主表面布置的取向。
在本说明书中，半导体衬底的第二表面被认为是由下表面或背面形成的而第一表面被认为是由该半导体衬底的上表面或正面形成的。因此，本说明书中所用的术语“上面”和“下面”描述了考虑到这种取向的一结构特征与另一结构特征的相对位置。
在本说明书的上下文中，术语“杂质浓度”或“杂质分布(profile)”描述了退火前掺杂剂的化学浓度。退火后掺杂剂的分布(distribution)即退火后掺杂剂的化学浓度被称为“浓度分布”。与此不同的是，“掺杂浓度”或“掺杂分布”指的是热退火后激活的掺杂剂或杂质的分布。杂质和浓度分布能够通过例如SIMS测量来确定，而掺杂分布能够通过例如SRP测量来确定。
本说明书中所描述的具体实施例涉及但不限于功率半导体器件并且尤其涉及通过场效应来控制的器件，比如功率场效应晶体管(FET)和绝缘栅双极晶体管(IGBT)。其他实施例涉及功率整流器比如高压二极管、晶闸管或具有FET结构的半导体器件。
在本描述中，p掺杂被称为第一导电类型而n掺杂被称为第二导电类型。不言而喻这些器件能够以相反的掺杂关系形成以使得第一导电类型是n掺杂而第二导电类型是p掺杂。而且，这些符号通过紧跟在掺杂类型之后指示“-”或“+”来说明相对的掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度更低的掺杂浓度，而“n+”掺杂区的掺杂浓度比“n”掺杂区的掺杂浓度高。然而，指示相对的掺杂浓度并不意味着具有相同的相对掺杂浓度的掺杂区具有相同的绝对掺杂浓度，除非另外指出。例如，两个不同的n+区可以具有不同的绝对掺杂浓度。这同样应用于例如n+和p+掺杂区。
根据一个实施例，提供了一种半导体器件的制造方法。该方法包括提供具有第一表面和第二表面的半导体衬底，该第二表面与该第一表面相对布置。在第二表面处将第一掺杂剂引入到该半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第一深度处。在第二表面处将第二掺杂剂引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第二深度处，其中第一深度大于第二深度。通过把至少一个激光束脉冲引导到第二表面上以使第二表面处的半导体衬底至少部分地(at least in sections)熔化，来执行至少第一激光退火。
根据另一个实施例，提供了一种半导体器件的制造方法。该方法包括提供具有第一表面和第二表面的半导体衬底，其中该第二表面与第一表面相对布置。第一掺杂区是通过以下步骤形成的：在第二表面处把第一掺杂剂引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第一深度处；以及通过把至少一个激光束脉冲引导到第二表面上以使第二表面处的半导体衬底至少部分地熔化，来执行至少第一激光退火以激活(activate)第一掺杂剂。在形成第一掺杂区后，第二掺杂区是通过以下步骤形成的：在第二表面处把第二掺杂剂引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第二深度处，其中第一深度大于第二深度；以及通过把至少另一激光束脉冲引导到第二表面上以使第二表面处的半导体衬底至少部分地熔化，来执行至少第二激光退火以激活第二掺杂剂，其中第二激光退火是在引入第二掺杂剂后执行的。
激光退火至少部分地熔化半导体衬底的第二表面，利用该激光退火允许控制和提高被激活的掺杂剂的量。这样的至少部分熔化的激光退火可导致掺杂分布具有类平台(plateau-like)的形状和陡峭的侧壁倾斜。这为更突变(abrupt)的pn结的形成作准备，突变pn结有助于改善器件特性。
根据另一个实施例，提供了一种半导体器件。该半导体衬底包括第一表面和第二表面，该第二表面与第一表面相对布置。至少金属化层被布置在第一表面上。具有第一导电类型的至少第一掺杂区被接近于第二表面布置。具有与第一导电类型相反的第二导电类型的至少第二掺杂区被接近于第二表面布置，其中第一掺杂区和第二掺杂区的各自峰值掺杂浓度位于相对于第二表面的不同深度处。pn结由第一和第二掺杂区形成，其中第一掺杂区、第二掺杂区中之一或者这两个掺杂区具有平台状的掺杂分布，该分布沿与第二表面垂直的方向延伸(run)。
参照图1，描述半导体器件的第一实施例。
图1A图解说明了高压二极管的横截面图。该二极管包括半导体衬底1，其具有第一表面11以及与第一表面11相对布置的第二表面12。半导体衬底1能够由适合于制造半导体器件的任何半导体材料制成。此类材料的示例包括比如硅(Si)的基元半导体材料、比如碳化硅(SiC)或锗硅(SiGe)的IV族化合物半导体材料、二元、三元或四元III-V半导体材料比如砷化镓(GaAS)、磷化稼(GaP)、磷化铟(InP)、磷化铟稼(InGaP)或磷化砷镓铟(InGaAsP)、以及二元或三元II-VI半导体材料比如碲化镉(CdTe)和碲镉汞(HgCdTe)，仅举几例而不限于此。上面提及的半导体材料也被称为同质结半导体材料。当组合成不同半导体材料时就形成异质结半导体材料。异质结半导体材料的示例包括但不限于硅-碳化硅(Si-SiC)和SiGe渐变(graded)异质结半导体材料。对于功率半导体应用而言，当前主要使用Si、SiC和Si-SiC材料。
半导体材料1可以是单块(bulk)单晶材料。半导体材料1也可能包括块单晶材料和在其上形成的至少一个外延层。利用外延层在制作材料的背景掺杂方面提供更多的自由，原因在于掺杂浓度能够在沉积一个或多个外延层期间进行调整。
如图1A所示，二极管包括在第一表面11处布置在半导体衬底1中的高p掺杂区2和在第二表面12处的高n掺杂发射极区6。在p掺杂区2和发射极区6之间，n掺杂漂移区3、n掺杂场截止(field stop)区4和结构化p掺杂区5按此顺序从p掺杂区2到发射极区6布置。p掺杂区2被布置在第一表面11上的第一金属化层13接触，而发射极区6被形成在半导体衬底1的第二表面12上的第二金属化层14接触。在这个实施例中第一金属化层13用作阳极而第二金属化层14用作阴极。该二极管还可包括横向终止(termination)区9，其布置在第一表面11处以用于终止p掺杂区2。
高p掺杂区2与该二极管的n掺杂漂移区3形成pn结J1。在与阳极2相对的一侧，漂移区3与n掺杂场截止区4接触并在那里与场截止区4形成nn-结J2。场截止区4被布置在漂移区3和发射极区6之间并且具有比漂移区3更高的掺杂浓度以防止电场在静态阻断条件下到达发射极区6。在发射极区6和场截止区4之间布置有结构化p掺杂区5，其与场截止区4形成pn结J3以及与n发射极区6形成pn结J4。当在与第一表面11和第二表面12垂直的横截面图中观看时结构化p掺杂区5包括横向空间或部分7，所述横向空间或部分具有与结构化p掺杂区5相反的导电性以使得在该二极管的导通状态下电流能够从阴极14流到阳极13而不会被结构化p掺杂区5阻断。因此，图1A中通过布置在结构化p掺杂区5的各部分之间的横向空间7来提供正向二极管工作模式时的高导电路径。
接近于第二表面的二极管的结构(即如图1A所示的场截止区4、结构化p掺杂区5和n发射极6的布置)还能够用于具有垂直结构的功率MOSFET。为了简化起见，仅参照二极管。
图1B示意性地表示场截止区4、结构化p掺杂区5和n发射极区6沿图1A中的线AA’的掺杂分布。如从图1B中显而易见的，相应掺杂区的峰值掺杂浓度被布置在相对于第二表面12的不同深度。如下面更显而易见的，在某些实施例中结构化p掺杂区5也可以被称为第一掺杂区而n发射极区6也可以被称为第二掺杂区。第一掺杂区5具有位于相对于第二表面12的第一深度d1处的峰值掺杂浓度，而第二掺杂区6具有位于相对于第二表面12的第二深度d2处的峰值掺杂浓度，其中第一深度d1大于第二深度d2。在本说明书中，掺杂区的深度被认为是其最大值相对于第二表面12的位置或者向更大深度陡降的开始位置。如从以下描述中更显而易见的，熔化激光退火能够显著影响并改变掺杂剂的杂质分布，这可导致注入后典型峰状的杂质分布转变成激光退火后具有向更大深度的陡降的类平台化学或掺杂分布。该陡降的开始一般受激光退火的熔化深度影响。
参照图2A，描述涉及IGBT的另一个实施例。该IGBT包括半导体衬底21，其能够由任何合适的半导体材料制成。关于图1A的实施例提及了具体材料，在此不再重复。一般地，对于IGBT尤其是高压功率IGBT，主要使用Si、SiC和Si-SiC。半导体材料21具有第一表面31以及与第一表面31相对布置的第二表面32。第一金属化层33被布置在第一表面31上而第二金属化层34被布置在第二半导体表面32上。
半导体衬底21从第二表面32到第一表面31按此顺序包括高p掺杂发射极区28、高n掺杂缓冲区26、结构化p掺杂区25、n掺杂场截止区24、n掺杂漂移区23、p掺杂基极区22以及高n掺杂源极区29。栅电极30被布置在第一表面31上并通过未图示的绝缘层与第一表面绝缘。在这个实施例中基极区22和源极区29被形成为扩散区，使得该IGBT也可以被称为双扩散IGBT。本领域技术人员会明白IGBT也可以具有容纳栅电极和任选的场电极的沟槽结构。
在源极区29和体区(body region)22之间形成第一pn结J11，在体区22和漂移区23之间形成第二pn结J12。第二pn结J12通常工作在反向模式并由栅电极30控制。在弱掺杂漂移区23和比漂移区23掺杂更高的场截止区24之间形成nn-结J13。在n缓冲区26和发射极区28之间形成第三pn结J14。由结构化p掺杂区25形成其他pn结；与场截止区24形成pn结J15以及与n缓冲区26形成pn结J16。在功率FET的情况下，不提供p发射极28。
类似于图1A的实施例，结构化p掺杂区25具有横向空间27以提供缓冲区26和场截止区24之间的电路径。
当把图2A中所示的结构与图1A中所示的结构进行比较时，这两种结构分别包括弱n掺杂漂移区3、23，n掺杂场截止区4、24以及结构化p掺杂区5、25。图1A中所示的二极管的n掺杂发射极6对应于图2A中所示的IGBT的n缓冲区26。而且，这两种结构的特征分别在于布置在半导体衬底1、21的第一和第二表面11、31、12、32上的第一和第二金属化层13，33，14，34。
图2B示意性图解说明了沿图2A中的线AA’的掺杂分布，其中点A布置在第二表面32。在某些实施例中这一掺杂分布除了图1B的掺杂分布之外还包括高p掺杂发射极区28。P发射极区28可以被认为是第三掺杂区，其具有位于相对于第二表面32的第三深度d3处的峰值掺杂浓度。第三深度d3小于第二深度d2，第二深度d2对应于n缓冲区26的峰值掺杂浓度的位置，所述n缓冲区26也可以被认为是第二掺杂区。由结构化p掺杂区25形成的第一掺杂区25的峰值掺杂浓度被布置在第一深度d1处，第一深度d1分别大于第三深度d3和第二深度d2。
接下来将描述结构化p掺杂区5、25的功能，所述结构化p掺杂区也可以被称为空穴电流生成区。当二极管以正向模式工作时，形成该二极管的主pn结的pn结J1也处于正向模式。一旦使该二极管换向，即通过反转在阳极和阴极之间施加的电压而把二极管从正向模式切换到反向模式，电场分布就动态变化，并且在nn-结J2附近的阴极侧出现高电场强度。同时，在pn结J1处发生高电场强度，这就造成在高场区域中分离的电荷载流子对的明显的像雪崩一样的生成。移动到阴极的电子最终降低了漂移区3中建立的电场强度。由于希望维持高电场强度以抵挡反向电压，所以电场的降低会导致二极管的击穿。另一方面，当电场到达结构化p掺杂区5时，结构化p掺杂区5注入空穴。所注入的空穴部分补偿这些电子，从而有助于在漂移区3中维持高电场。图1C图解说明了这种情形。
在如图2A中所示的IGBT的情况下，结构化p掺杂区5、25的功能基本上基于相同原理。
结构化p掺杂区5、25的具有相反导电性的开口7、27或区一般是在p掺杂区5、25的掺杂期间被掩盖的区。对于结构化p掺杂区5、25的p掺杂，这些“未掺杂”区因此维持它们原先的掺杂类型和浓度或者在任何后续掺杂过程期间变成n掺杂。例如，当在形成结构化p掺杂区5、25之前形成场截止区4、24时，在开口7、27的区中不会发生导电类型的反向。由于在那些区中没有p掺杂，所以场截止区4和n发射极6通过开口7彼此保持直接接触。这同样适用于场截止区24和n缓冲区26。
结构化p掺杂区5、25可以具有任何布局，只要在二极管的情况下在n发射极6和场截止区4之间提供n掺杂的电路径或者在IGBT的情况下在n缓冲区26和场截止区24之间提供n掺杂的电路径。图3A和3B图解说明了投影到第二表面12、32上的结构化p掺杂区5、25的实施例。在这两个实施例中结构化p掺杂区5、25由连通(connected)p区形成，该p区可以具有相反导电性的开口7、27或部分。图3A图解说明了单连通的(simply connected)p区5、25，其在到第二表面12、32上的投影内分别小于n发射极6或n缓冲区26。具有相反导电性的开口或部分7、27因此由结构化p掺杂区5、25相对于n发射极6或n缓冲区26的横向延伸的缩进边缘形成。图3B的实施例包括具有相反导电性的开口7、27或部分7、27，其完全被结构化p掺杂区5、25包围。虽然在图3B中结构化p掺杂区5、25示为是从n发射极6/n缓冲区26的边缘横向缩进的，但也可能结构化p掺杂区5、25能够具有与n发射极6/n缓冲区26相同的横向延伸，只要在结构化p掺杂区5、25内提供具有相反导电性的开口或区用于电路径。
结构化p掺杂区当投影到第二表面12、32上时可覆盖由第二表面12、32所占据(assume)的总面积的约0.1％到约99.9％。这意味着0.1％到约99.9％未被结构化p掺杂区5、25覆盖，即这部分由未被结构化p掺杂区覆盖的一个或多个区(开口或缘边)占据并且为负载电流做贡献。在某些实施例中，结构化p掺杂区当投影到第二表面12、32上时可占据由第二表面12、32所占据的总面积的约50％到约99.9％。
在其他实施例中，结构化p掺杂区5、25的峰值掺杂浓度位于相对于第二表面12、32的约0.5μm到约1μm之间的深度。被布置在结构化p掺杂区5、25和第二表面12、32之间的掺杂区(即在二极管的情况下的n发射极6以及在IGBT情况下的n缓冲区26和p发射极28)的峰值掺杂浓度可位于相对于第二表面12、32的0.05μm到约0.4μm之间的深度。
根据一个实施例，半导体器件因此可以包括具有第一表面11、31和第二表面12、32的半导体衬底1、21，其中第二表面12、32与第一表面11、31相对布置。在第一表面11、31上布置有至少第一金属化层13、33。而且，接近于第二表面12、32布置有具有第一导电类型的至少第一掺杂区。该第一掺杂区能够由场截止区4、24形成。接近于第二表面12、32布置有具有与第一导电类型相反的第二导电类型的至少第二掺杂区。该第二掺杂区能够由结构化p掺杂区5、25形成。第一和第二掺杂区具有各自的峰值掺杂浓度，它们位于相对于第二表面12、32的不同深度处。在第一掺杂区和第二掺杂区之间形成pn结，比如图1A中的pn结J3或图2A中的pn结15。此外，第一掺杂区当投影到第二表面12、32上时可以是具有完全被第一掺杂区包围的第二导电类型的部分的连通区，以及与半导体衬底1、21的横向边缘至少部分隔开的单连通区之一。
根据修改的实施例，可以布置具有第一导电类型的第三掺杂区，使得第二掺杂区布置在第一和第三掺杂区之间。第三掺杂区还与第二掺杂区形成pn结。第三掺杂区例如可以是n发射极6或n缓冲区26。第三和第一掺杂区通过具有相反导电性的区(比如横向空间7、27)而彼此电接触以提供第一和第三掺杂区之间的电路径，横向空间7、27当在与第二表面垂直的横截面中观看时被布置在第二掺杂区内或第二掺杂区的水平面内。
这里应当注意，对于不同的实施例，第一、第二和第三掺杂区能够形成不同的掺杂区。例如，在某些实施例中第一掺杂区可以由结构化p掺杂区5形成而第二掺杂区可以由n发射极6形成。在其他实施例中，第一掺杂区由n缓冲区26形成而第二掺杂区由p发射极28形成。在另外的实施例中，第一掺杂区可由结构化p掺杂区25形成而第二掺杂区可由p发射极28形成。其他实施例可包括作为第一掺杂区的结构化p掺杂区25、作为第二掺杂区的n缓冲区26和作为第三掺杂区的p发射极区28。
图3C-3E图解说明了结构化p掺杂区5、25的另外实施例，其包括多个绝缘的p部分，该多个绝缘的p部分一起形成结构化p掺杂区5。
接近于半导体衬底1、21的第二表面12、32布置的掺杂区需要加以定制用于改善器件特性。为了制造这些掺杂区，一般从第二表面12、32把适当的掺杂剂引入到半导体衬底1、21内。在许多实施例中，掺杂剂被注入至期望的深度并且然后通过热退火来激活。为了提高活化比，在引入掺杂剂之后使用激光退火。如本说明书中所用的激光退火是一种使用激光源的辐射或射束的热退火过程。该辐射或射束具有给定的能量密度并被引导到第二表面12、32达给定的持续时间以使得半导体衬底1、21的第二表面12、32在其被辐射表面处至少部分地熔化半导体衬底。这种辐射被称为激光脉冲。如果单个短脉冲不足以熔化半导体衬底1、21的第二表面12、32，则激光脉冲可包括多个很短的脉冲。通过适当选择能量密度和脉冲持续时间，能够调整熔化持续时间和熔化深度，即半导体衬底1、21被熔化至的深度。一般地，脉冲持续时间相当短以确保激光能量基本上被半导体衬底绝热地吸收。这意味着脉冲持续时间足够短以便照射到半导体衬底上并被半导体衬底吸收的能量会对被照射的表面造成短且强的加热而不会在激光脉冲期间显著散发热辐射或热传递。此加热因而被“限制”到所照射的表面。而且，可考虑波长，原因在于激光辐射的吸收一般是波长相关的。在许多实施例中，一般小于550nm或甚至小于400nm的短波长是期望的，因为这种短波长的辐射会在几十纳米内基本上被完全吸收，这确保了主要由靠近第二表面12、32的区吸收能量，例如参见下面进一步描述的图20A和20B。例如，可以使用波长为307nm的XeCl准分子激光器。也可以使用其他激光器，例如氮激光器(337nm)、Kr F准分子激光器(248nm)、ArF准分子激光器(193nm)、F2准分子激光器(157nm)、XeBr准分子激光器(282nm)、XeF准分子激光器(251nm)或Xe准分子激光器(172nm)，这里仅举几例。这些激光器是脉冲激光器并提供足够强且短的激光脉冲。短得足以避免长时间地加热半导体衬底的适当脉冲持续时间在约20ns到约10ms的范围内，这取决于激光能量密度。本领域技术人员会明白，脉冲持续时间往往由使用的激光类型限定。因此调整激光持续时间以选择向所辐射的表面传递的适当能量从而确保所辐射的表面被熔化至期望的深度而不过多地加热其余半导体衬底以避免相对表面的温度上升至临界温度之上。
至少一次激光退火的使用允许在第一表面1、31上形成第一金属化层13、33之后对第二表面12、32处的掺杂区进行热退火而不会影响第一金属化层13、33。例如，铝或铝合金一般用于第一金属化层13、33，其在约600到约700℃熔化，一般只能忍受400℃。为了熔化半导体衬底，需要高得多的温度，在Si的情况下为约1400℃。通过所述或每一激光退火能够提供对第二表面12、32的短暂、局部化加热而不会把第一表面1、31加热到高于例如400℃的温度。由于接近于第二表面12、32的掺杂区能够在第一表面1、31上完成第一金属化层之后以及在使半导体衬底1、21变薄之后形成，所以能够减少在使半导体衬底1、21变薄之后的制造工艺的数量。
一个或多个实施例包括两次或甚至三次分离的激光退火，每次所述激光退火被适当地设计用于相应的掺杂区。
使用至少一次激光退火的适当制造方法允许对半导体衬底的第一和第二表面进行分离的热处理。熔化激光退火往往导致掺杂剂的类平台掺杂分布的形成，掺杂剂的活化比主要取决于所用的激光能量和掺杂剂量。相反掺杂的掺杂区之间的锐利或突变pn结能够通过激光退火来形成。这改善了功率器件的软化度和稳健性。
当熔化半导体衬底时，能够获得很高的引入掺杂剂(即引入的掺杂杂质或掺杂离子)的活化比。活化比是被激活的掺杂杂质与引入的掺杂杂质的总数之间的比值。引入的杂质的总数对应于掺杂杂质的化学浓度，而被激活的部分对应于嵌入晶格内并占据半导体衬底的晶格格点的掺杂杂质的数量。当以百分比表示时，能够获得约50％到几乎100％的活化比。在某些实施例中，活化部分可以在约85％到几乎100％的范围内。这显著超过了用低温炉内退火所获得的活化比，低温炉内退火当在400℃下退火时例如导致约5％的活化比。
熔化激光退火还提供很高的退火比(annea ling ratio)，即对由掺杂剂注入所引起的晶格缺陷的退火。退火比也显著超过用非熔化炉内退火所获得的退火比。
这里应当提及的是，非熔化炉内退火还可能造成掺杂杂质的不利扩散，这会导致掺杂分布的加宽和变平。与此不同的是，激光退火是很短的并且在非熔化区域中造成少得多的扩散或者甚至不会造成任何明显的扩散。因此，已制造的掺杂区的掺杂分布不会受激光退火影响。在半导体衬底的熔化部分内，掺杂杂质的迁移率很高，导致形成具有几乎陡峭侧壁的类平台掺杂分布，这是熔化激光退火所特有的。这种类平台分布是炉内退火不可获得的。
结合图4-11，描述了关于制造过程的若干实施例。所有实施例的共同过程是提供具有第一和第二表面的半导体衬底，其中第二表面与第一表面相对布置。另外，可以在第二表面处的任何注入之前在第一表面上形成第一金属化，但这不是必需的。而且，可以在第二表面处使半导体材料减薄以减小半导体衬底的总厚度。这些附加和任选的过程一般是在把掺杂剂引入到第二表面之前执行的。在图4-11所图解说明的实施例中，掺杂剂是通过注入在第二表面处被引入到半导体衬底内的，除非另外指出。
图4-11所图解说明的实施例包括：在二极管或FET的情况下制造第一和第二掺杂区，该第一和第二掺杂区具有彼此相反的导电类型；以及在IGBT的情况下制造具有第一导电类型的第一掺杂区、具有第二导电类型的第二掺杂区和具有第一导电类型的第三掺杂区。第一掺杂区在被引入到半导体衬底内时的峰值掺杂浓度位于第一深度，第二掺杂区在被引入到半导体衬底内时的峰值掺杂浓度位于第二深度，并且第三掺杂区在被引入到半导体衬底内时的峰值掺杂浓度位于第三深度。相应深度是相对于第二表面的。第一深度大于第二深度，第二深度又大于第三深度。在注入的情况下能够通过考虑掺杂剂的质量而适当地选择注入能量IE，来完成相应深度的调整。一般地，第一掺杂区通过用第一注入能量IE1注入第一掺杂剂来形成。第二掺杂区通过用第二注入能量IE2注入第二掺杂剂来形成，而第三掺杂区通过用第三注入能量IE3注入第三掺杂剂来形成。换言之，第一掺杂剂被深注入，第二掺杂剂被中等深度注入而浅注入用于注入第三掺杂剂。注入能量IE1、IE2和IE3是考虑相应杂质掺杂剂的质量而选择的以实现上面提及的注入深度关系。这里应当注意，注入深度或掺杂区的深度是相对于半导体衬底的第二表面表示的。
对应于掺杂区的导电类型，第一掺杂剂具有第一导电类型，第二掺杂剂具有第二导电类型，而第三掺杂剂具有第一导电类型。虽然第一和第三掺杂剂具有相同的导电类型，但可以使用不同的离子，比如硼离子或铝离子。
能够修改这些实施例以颠倒掺杂方案或使用其他掺杂方案，例如n-n-p(如果希望的话)。
在图4-11中，示意性表示了掺杂区的掺杂分布。与第二导电类型对应的n掺杂区的掺杂分布用实线表示，而与第一导电类型对应的p掺杂区的掺杂分布用虚线表示。
这些实施例包括为制造二极管和IGBT所共用的制造过程。制造IGBT所需的附加过程是在相应图中表示的。
参照图4，描述第一实施例。在S41，p掺杂剂在半导体衬底的第二表面处被深注入到半导体衬底内以形成结构化p掺杂区，在下文中称为结构化p区。在以下描述中，注入和激光退火发生在第二表面，除非另外指出。为了简化起见，第二表面被称为表面，除非另外指出。所得到的注入离子的杂质分布S41-1用虚线示出，其峰值掺杂浓度位于深度d1。一般地，p掺杂剂(例如硼、氟化硼或铝)是使用第一注入能量IE1注入p掺杂剂来注入的，使得在约100nm到约5μm的第一深度处形成掺杂区。本领域技术人员会明白，注入深度指的是峰值杂质浓度的位置，因为掺杂离子由于加速的掺杂离子的固有高斯(Gaussian)能量分布以及它们在衬底内的分散在半导体衬底中具有给定的空间分布。由于所注入的掺杂剂可能经历熔化激光退火，所以通过注入所获得的杂质分布的形状可以显著地变化以使得退火后所得到的浓度分布能够显著不同于杂质分布。所选择的注入深度可以考虑上述情况以便在二极管或FET的情况下退火后的最终掺杂区具有约50nm到约5μm的垂直厚度并且被布置在从约50nm到约5μm的深度中。在IGBT和晶闸管的情况下，该位置位于约100nm到约5μm的范围内，因为需要空间用于附加的背面发射极。
在后续的S42，执行第一激光退火以把表面基本上向下熔化至第一深度d1。该熔化导致所有注入的掺杂离子的几乎100％活化。在图4的S42旁边示意性表示了所得到的结构化p区的掺杂分布S42-1。在熔化期间，所注入的离子在半导体衬底的熔化部分内具有高迁移率以使得离子在一定程度上能够基本均匀地分布在熔化部分内。这导致类平台掺杂分布S42-1的形成。该掺杂分布的陡降S42-2的位置基本对应于熔化深度。因此，通过选择激光能量，能够调整掺杂分布S42-1的垂直延伸和深度。
虽然退火后的掺杂分布示意性地图解说明了具有最大掺杂浓度的延伸区域的平坦平台，但是假设最大掺杂浓度布置在平台的中心或者甚至靠近陡降的开始处。
经实验证实，参见以下图15A-15C和19的讨论，当向下熔化至具有峰值掺杂浓度的深度或甚至更深时激光退火导致类平台的掺杂分布。如果熔化深度小于具有峰值杂质浓度的深度，则可能获得熔化深度下的掺杂浓度增加的类平台掺杂分布。这种分布可能是某些应用所关心的。
在S43中，比如磷或砷的n掺杂剂(第二导电性)被注入到小于第一深度d1的第二深度d2，以形成二极管的n发射极和IGBT的n缓冲区。因此，用于注入n掺杂剂的第二注入能量IE2被选择成使得对应的第二注入深度d2小于用于注入p掺杂剂的第一注入深度d1。一般地，n掺杂剂在二极管或FET的情况下被注入到约0nm到约1μm的深度内而在IGBT或晶闸管的情况下被注入到约50nm到约1μm的深度内。在S43旁边图解说明了所得到的注入离子的分布S43-1，其峰值杂质浓度在d2。
在S44中执行第二激光退火以把半导体衬底基本上向下熔化至第二深度d2或更深。再次获得了类平台的掺杂分布S44-1。由于第二激光退火的熔化深度小于第一激光退火的熔化深度，所以即使当引入相同的离子量时也能够获得更高的掺杂浓度。为了进一步提高n发射极/n缓冲区相对于结构化p区的掺杂浓度，可以提高注入剂量。
结构化p区对应于如关于图1A和2A所描述的结构化p掺杂区5、25并且可对应于第一掺杂区。当注入p掺杂剂时，一般使用注入掩模来对结构化p区进行横向结构化。这里应当提及的是，诸如结构化p区5、25的开口7之类的结构的横向尺寸例如在几微米或更大的范围内。这些结构的位置和形成不受激光退火显著影响，原因在于熔化持续时间太短而不会使掺杂剂的扩散到达可察觉的程度。为了维持这些结构，一般来讲，诸如结构化p区5、25的开口7之类的结构的横向尺寸应当为大约至少等于或大于预期的熔化深度。在某些实施例中，该横向尺寸还能够根据特定需要而比预期的熔化深度大很多。二极管的n发射极6或IGBT的n缓冲区26可对应于第二掺杂区。这里应当提及的是，还能够形成如图3A所示的具有从半导体器件的缘边缩进的边缘的结构化p掺杂区。
S41-S44是制造二极管、FET、晶闸管和IGBT所共有的。由于IGBT和晶闸管在第二表面处均具有附加的pn结，所以随后形成p发射极区，其对应于如上所述的p发射极28。
该P发射极是通过利用第三注入能量IE3注入例如硼、氟化硼或铝的p掺杂剂(第一导电类型)而形成的，所述第三注入能量IE3被选择成使得对应的注入深度d3小于第二注入深度d2。注入深度d3一般约0nm到约500nm。图解说明了所得到的注入离子的分布S45-1。
随后，可以在S46a执行第三激光退火，这使得半导体衬底仅向下熔化至大约第三深度d3。这导致掺杂分布S46-1。在一个实施例中，低温退火能够用来(S46b)激活所注入的掺杂剂而不会显著影响掺杂分布的形状。低温激活可包括在例如约400℃的炉。还可能使用另一炉法，其可能为一些后续过程所需要，例如用于退火在注入掺杂区之后最后沉积到第二表面上的第二金属化层。在一个实施例中，用于激活如上所述的场截止层的活化过程能够用来激活p掺杂剂。
通常，p发射极的杂质浓度大于n缓冲区的杂质浓度，n缓冲区的杂质浓度又大于结构化p区的杂质浓度。对相应注入所选择的注入剂量因此考虑相应掺杂区的垂直延伸和期望的最终掺杂浓度。典型的示例是p发射极的掺杂浓度从约1016/cm3到约1020/cm3、n缓冲区/n发射极的掺杂浓度从约1015/cm3到约1019/cm3、而结构化p区的掺杂浓度从约1016/cm3到约1019/cm3。
根据图4所示的实施例，激光退火是在每个注入之后执行的，其中首先执行最深注入并且最后执行最浅注入。为了期望的熔化深度调整用于每个退火过程的激光能量。如果第一、第二和第三激光退火的激光能量分别由E1、E2和E3表示，则E3＜E2＜E1。因此，由第一掺杂剂形成的第一掺杂区可被认为是结构化p区而由第二掺杂剂形成的第二掺杂区可被认为是n缓冲区/n发射极区。
在某些实施例中，p发射极可具有从约50nm到约500nm的垂直延伸。在这些或其他实施例中，n缓冲区/n发射极可具有从约50nm到约1μm的垂直延伸。在这些或其他实施例中，结构化p掺杂区可具有从约50nm到约5μm的垂直延伸。本领域技术人员会明白，相应掺杂区的实际垂直延伸和位置能够针对不同器件加以定制以改善器件的性能。
将参照图5描述另一个实施例。这个实施例的S51-S53对应于图4所示的实施例的S41-S43。为了完成二极管，在S54中使用低温激活而不是使用如过程44中的激光退火。因此，所得到的n发射极的掺杂分布保持峰状。
为了制造IGBT，在无需任何退火的情况下执行S53。在注入n缓冲区之后，在S55中注入p发射极。随后，利用共同的激光退火(S56a)或低温炉内退火(S56b)来退火n缓冲区和p发射极。共同的激光退火能够把半导体表面或衬底仅向下熔化至第二深度d2或仅向下熔化至第三深度d3。在第一种情况下，虽然同时熔化了两个掺杂区，但观察到没有出现两个分布的完全混合。在第二种情况下，例如，n缓冲区的所得到的掺杂分布S56-2示出了接近于第二表面的平台，其中在掺杂浓度急剧下降之前有相邻的浓度峰。这是n缓冲区的部分熔化的结果，其没有到达第二深度d2。因此，峰的位置和形状不受激光退火影响。P发射极在激光退火后的掺杂分布由S56-1表示而炉内退火后的掺杂分布由S56-3表示。结构化p区的退火后的掺杂分布由S52-1表示而n缓冲区的掺杂分布由S53-1表示。
因此，图5所示的实施例包括利用能量E1的至少一次激光退火以用于退火最深的注入(结构化p区)。对于制造二极管不使用其他激光退火，而对于IGBT可以使用利用能量E3的另一次激光退火，其中E3＜E1。在这个实施例中，由第一掺杂剂形成的第一掺杂区可对应于结构化p区25而由第二掺杂剂形成的第二掺杂区可对应于p发射极28。
结合图6描述了另一个实施例。这里，分别用于制造结构化p区和n发射极或n缓冲区的第一注入和第二注入是在任何退火之前进行的。注入的顺序能够根据特定需要加以选择。然后，通过基本上向下仅熔化半导体衬底至第二深度，对具有掺杂分布S62-1的n发射极/n缓冲区进行激光退火。这意味着结构化p区不是通过熔化退火的而是仅热退火，使得其杂质分布S61-1基本不受激光退火影响。激光退火导致形成n发射极/n缓冲区的类平台的掺杂分布S63-1。在S63之后，就形成掺杂区而言，完成了二极管的制造。
为了完成IGBT，随后在S64注入p发射极，导致杂质分布S64-1，然后或者在S65a对p发射极进行激光退火以导致掺杂分布S65-1或者在一个实施例中在S65b通过低温炉来激活p发射极，这基本不影响杂质的形状因而不影响最终的掺杂分布。
在这个实施例中，仅n发射极/n缓冲区是用激光能量E2来激光退火的，激光能量E2小于能量E1，能量E1是完全退火结构化p区所需要的。P发射极能够用激光能量E3来激光退火或者通过低温炉来激活，其中E3＜E2。在这个实施例中，n缓冲区可对应于由第一掺杂剂形成的第一掺杂区而p发射极可对应于由第二掺杂剂形成的第二掺杂区。结构化p区可对应于其他掺杂区。
图7图解说明了另一个实施例，其包括注入p掺杂剂以形成结构化p区，在二极管的情况下这是在形成n发射极之后而在IGBT的情况下是这在形成n缓冲区和p发射极之后。首先，在S71注入n掺杂剂至深度d2，导致峰掺杂分布S71-1。随后，在S72通过第一激光退火来对由此形成的n发射极/n缓冲区进行激光退火，导致形成类平台的掺杂分布S72-1。
对于二极管的处理在S73继续，其中随后注入p掺杂剂，导致分布S73-1，在S74该p掺杂剂在低温下进行炉内退火。
为了制造IGBT，S72之后进行S75以注入p掺杂剂至深度d3，深度d3小于深度d2，导致掺杂分布S75-1。然后，可以在S76通过第二激光退火来激光退火由此注入的p发射极以获得掺杂分布S76-1。在一个实施例中，可以省略S76。在两种情况下，在S77a/S77b将p掺杂剂注入至深度d1，深度d1大于深度d2。S77a/S77b对应于二极管的S73。在情况S77a中，杂质分布以及因此掺杂分布S75-1保持峰状。随后，在S78a/78b执行与S74的退火对应的低温退火，这在p发射极经历了激光退火的情况下仅激活结构化p区或者如果没有实施第二激光退火则激活第一和第三掺杂区两者。无论哪种情况，结构化p区的掺杂分布都是峰状的。最后的低温退火还对可能由p掺杂剂的深注入引起的缺陷进行退火。
第一激光退火使用能量E2，能量E2大于用于第二退火的能量E3。然而，能量E2不足以大得使衬底向下熔化至第一深度d1。
在这个实施例中，用于形成n缓冲区的n掺杂剂的注入还可以被认为是被注入至第一深度的第一掺杂剂。而且，用于注入p发射极的p掺杂剂可以被认为是被注入至第二深度的第二掺杂剂。这要说明的是，用于描述这些实施例的特定措词不应用来以限制的意义解释权利要求。
结合图8描述另一个实施例。该过程始于步骤S81和S82，其分别涉及在深度d1和d2注入p掺杂剂和n掺杂剂。注入的顺序能够根据特定需要加以选择，但一般首先实施最深注入(p掺杂剂)以避免与已掺杂离子的干扰。所得到的杂质分布由S81-1(结构化p区)和S82-1(n发射极/n缓冲区)表示。随后，执行共同的第一激光退火。由于用激光退火所获得的掺杂分布不是完全平坦的，所以可能使用单一熔化激光退火对这两个掺杂区进行退火。如果被注入分布的峰值掺杂浓度处于不同的深度，则将形成pn结。已观察到，杂质分布之间的给定垂直距离确保了掺杂分布不会在激光退火期间完全混合。一般来讲，相邻掺杂区的杂质分布的峰之间的垂直距离应当大于1/2(σ1-σ2)，其中σ1和σ2是杂质分布曲线(distribution profile)在相应杂质浓度c1＝1/e*c1peak和c2＝1/e*c2peak下的宽度，其中c1peak和c2peak对应于相应杂质分布的最大杂质浓度。如果例如对于相应杂质分布假设高斯分布，则σ1和σ2对应于相应杂质分布的标准差。本领域技术人员会明白，注入分布一般不是高斯的而是非对称的。
对于n发射极/n缓冲区，激光退火后所得到的掺杂分布用S83-2表示而对于结构化p区用S83-1表示。自表面开始，浅n发射极的掺杂浓度在急剧下降之前保持基本恒定至给定深度。与此不同的是，结构化p区的浓度在靠近表面处因激光退火而显著下降，并在与退火后其峰的位置对应的位置处达到最大。
因此，在这个实施例中使用利用能量E1的共同激光退火，能量E1足以将半导体衬底基本向下熔化至d1并且退火两个掺杂区。
为了完成IGBT，在S84通过浅注入把p掺杂剂注入至深度d3，导致峰状的掺杂分布S84-1。随后，或者在S85a使用利用能量E3的第二激光退火以仅对p发射极进行激光退火，或者在S85b使用低温激活过程。第二激光退火导致形成类平台的掺杂分布S85-1。能量E3小得足以把半导体衬底仅向下熔化至第三深度d3，这就避免影响已退火的掺杂分布S83-2和S83-1以及尤其避免影响在结构化p区和n发射极/n缓冲区之间形成的pn结的位置。
图9和10所示的接下来的实施例仅涉及IGBT的制造。这两个实施例均包括用于n缓冲区和p发射极(即非常接近第二表面定位的掺杂区)的共同激光退火过程。第一深注入能够被单独地激光退火或炉内退火。
图9的实施例与图4和5的实施例一样始于在S91把p掺杂剂深注入至深度d1以及在S92随后利用能量E1进行激光退火，能量E1足以将半导体衬底向下熔化至深度d1。注入后的对应杂质分布由S91-1表示而激光退火后的掺杂分布由S92-1表示。
随后，把n掺杂剂和p掺杂剂注入到其相应深度d2和d3(S93和S94)，其中d3＜d2＜d1；并且在S95执行共同的激光退火过程。使用激光能量E2，其足以使半导体衬底向下熔化至第二深度d2。这导致形成n缓冲区的掺杂分布S95-2和p发射极的掺杂分布S95-3。能量E2小于能量E1。
图10的实施例始于连续注入n掺杂剂和p掺杂剂以分别在深度d2和d3形成n缓冲区(例如第二掺杂区)和p发射极(例如第三掺杂区)。所得到的n缓冲区的掺杂分布由S101-1表示而p发射极的掺杂分布由S101-2表示。S101和S102对应于图9的S93和S94。随后，在S103执行如图9实施例的S95中那样的共同激光退火。所得到的n缓冲区的掺杂分布由S103-2表示而p发射极的掺杂分布由S103-3表示。最后，通过在S104注入p掺杂剂至深度d1以及用低温活化过程将其激活(S105)，形成结构化p区(例如第一掺杂区)。在一个实施例中，也可以首先注入p掺杂剂(第一掺杂剂)，接着注入n掺杂剂(第二掺杂剂)和p掺杂剂(第三掺杂剂)，使得深注入不会影响n缓冲区和p发射极的退火后的分布。在这种情况下，可以在注入第一掺杂剂之后或在n缓冲区和p发射极的激光退火之后，直接执行结构化p区的低温活化。结构化p区的峰状掺杂分布由S104-1表示。
图11所示的实施例也涉及IGBT的制造并且始于按此顺序注入p掺杂剂至深度d1(S111)、n掺杂剂至深度d2(S112)和p掺杂剂至深度d3(S113)。其他的注入顺序也是可能的。然后，在S114利用能量E3执行p发射极的激光退火，所述能量E3被调整以将半导体衬底仅向下熔化至约深度d3。P发射极的激光退火后的掺杂分布由S114-1表示而结构化p区的峰状杂质分布由S111-1表示以及n缓冲区的杂质分布由S112-1表示。最后，使用低温退火S115来激活n缓冲区和结构化p区的掺杂剂。
在图11的实施例中，激光退火仅用来退火可以与第一或第二掺杂区对应的p掺杂剂，用以形成p发射极；而其他掺杂区仅通过低温退火来退火。因此，S111和S112也可以在S114后但在S115之前。
图4-11所示的实施例的描述使用比如第一、第二和第三掺杂剂以及第一、第二和第三深度之类的特定语言。这种特定语言仅用于说明性目的而不是约束所附的权利要求。
这里应当提醒的是，图4-11所示的实施例中的结构化p区对应于图1A和2A的结构化p掺杂区5、25，而n缓冲区/n发射极对应于图1A的n发射极6或图2A中的n缓冲区26。而且，p发射极对应于图2A的p发射极28。本领域技术人员会明白，图4-11所示的过程也能够用于制造与二极管和IGBT不同的其他器件。例如，垂直FET或晶闸管也能够受益于所描述的方法。
根据其他实施例，提供一种半导体衬底，其包括第一表面和第二表面，其中第二表面与第一表面相对布置。第一掺杂剂被在第二表面处引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第一深度处。第二掺杂剂被在第二表面处引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第二深度处，其中第一深度大于第二深度。通过把至少一个激光束脉冲引导到第二表面上以使第二表面处的半导体衬底至少部分地熔化，来执行至少第一激光退火。根据另外的实施例，第二掺杂剂是在第一掺杂剂之后引入的。而且，第一激光退火是在引入第一掺杂剂之后且在引入第二掺杂剂之前执行的。在其他实施例中，通过把至少另一激光束脉冲引导到第二表面上以使第二表面处的半导体衬底至少部分地熔化，来执行至少第二激光退火，其中第二激光退火是在引入第二掺杂剂后执行的。此外，第一激光退火的激光束脉冲是用第一能量密度执行的，而第二激光退火的激光束脉冲是用第二能量密度执行的，其中第一能量密度大于第二能量密度。在其他实施例中，第一掺杂剂是在引入第二掺杂剂之后且在执行第一激光退火之后引入的。在另外实施例中，第一激光退火是在把第一和第二掺杂剂引入到半导体衬底内后执行的。
在其他实施例中，提供一种半导体衬底，其包括第一表面和第二表面，其中第二表面与第一表面相对布置。第一掺杂剂被在第二表面处引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第一深度处。通过把至少一个激光束脉冲引导到第二表面上以使第二表面处的半导体衬底至少部分地熔化，来执行至少激光退火。第二掺杂剂被在第二表面处引入到半导体衬底内以使得其在半导体衬底中的峰值掺杂浓度位于相对于第二表面的第二深度，其中第一深度大于第二深度。在引入第一和第二掺杂剂后并且在执行激光退火后，执行至少非熔化退火。在另外的实施例中，激光退火是在引入第一掺杂剂后且在引入第二掺杂剂前执行的。在其他实施例中，第二掺杂剂是在第一掺杂剂之前引入的，而激光退火是在引入第二掺杂剂之后且在引入第一掺杂剂之前执行的。在其他实施例中，激光退火是在引入第一和第二掺杂剂之后执行的。
图12图解说明了用不同激光能量退火的掺杂区的掺杂分布之间的比较。两个掺杂区都是用相同注入能量和相同注入剂量注入的。浓度分布是通过SIMS(次级离子质谱法)获得的并且掺杂分布是通过SRP(扩展电阻分布)获得的。利用SIMS，能够确定掺杂剂的化学或杂质浓度，而SRP测量用来确定电激活掺杂剂的比例。在这两个示例中，熔化深度大致对应于邻近形成类平台区域的基本恒定的掺杂浓度区的掺杂浓度急降的开始。XeCl准分子激光器的约150ns短激光脉冲用来退火这些样品。指示了相应退火所用的激光能量密度。如从图12显而易见的，活化比几乎为100％。浓度下降的位置显然取决于熔化深度。相信而不希望依靠理论，被注入的杂质大体均匀地分布在半导体衬底的熔化部分内，以致在最大熔化深度处形成下至由注入所限定的掺杂浓度的急降。这可能是熔化前沿(advancing melting front)把所注入的杂质朝更大深度“推进”的结果。
为了比较，参照图13，其图解说明了样品在800℃下经受两小时炉内退火的SIMS和SRP分布。使用与图12的样品相同的注入能量和注入剂量。SIMS分布中所示的小峰显然对应于注入深度。当比较图12和图13时，显而易见的是激光退火的活化比高于炉内退火的活化比。而且，图13图解说明了由扩散造成的注入杂质的典型缓降。利用激光退火，能够生成类平台的分布；平台的宽度能够由照射的激光能量来控制。
图14图解说明了用于确定在不同激光脉冲持续时间下作为深度的函数的衬底温度上升的仿真结果。如图所示，很短的脉冲把温度上升限制到靠近被照射表面的区。在这一仿真中，使用如下边界条件：在被照射表面处的温度达到并保持在1400℃，这对应于Si的熔化温度。然而，假设在被照射表面处的温度可以超过该熔化温度。
图15A图解说明了利用注入能量Eimpl1而不经受任何退火的浅注入的杂质分布(SIMS)。图15B图解说明了激光退火后的浓度分布(SIMS)。与此不同的是，图15C图解说明了对于利用注入能量Eimpl2的注入在激光退火后的浓度分布(SIMS)，Eimpl2约为Eimol1的三倍大。在这两种情况下，使用相同的激光能量和脉冲持续时间。当比较图15B和15C时，相同的熔化深度可以由陡降开始的位置来识别，该位置在约0.25μm。图15C图解说明了获得深注入的明显的类平台的浓度分布而对于浅注入认不出这种明显的平台形状。如果浅注入例如是n掺杂而深注入是p掺杂，则用于浅注入和深注入的共同激光退火会导致形成pn结，原因是在这个特定示例中对于大于约0.15μm的深度而言，深注入的掺杂浓度超过浅注入的掺杂浓度。利用浅注入和深注入的共同激光退火来形成pn结已得到了实验验证。
图16图解说明了所照射的激光能量密度对熔化时间的影响，示出了在约为150ns的恒定脉冲持续时间的条件下对于不同激光能量密度的熔化时间的测量。再次使用XeCl准分子激光器。每个点对应于单独的测量。如变得显而易见的，熔化持续时间随着激光能量密度的增大而增大。这一测量还表明在被照射表面处的温度可能超过熔化温度，原因在于熔化时间大大超过了150ns的脉冲持续时间。因此，必须在熔化的衬底部分内“存储”足够的能量以使得半导体熔化长于脉冲持续时间。因此假设所照射的表面以及由此在脉冲持续时间期间熔化的半导体衬底的部分相对于熔化温度是过热的。这种假设还能解释高能激光退火为何导致形成明显的平台。因此，即使在恒定的脉冲持续时间的条件下，通过适当选择激光能量，也能够调整熔化持续时间。
图17图解说明了熔化时间的确定。弱探测激光器(例如HeNe激光器)的激光束用来测量被照射表面的反射率。由于熔化的Si与固化Si相比具有显著提高的反射率，所以反射率的变化能够用作度量。熔化时间被定义为反射率超过最大反射率的50％的持续时间。更具体而言，如果非熔化衬底的反射率为R1而熔化衬底的反射率为R2，则熔化持续时间被定义为所测量的反射率R超过R1+1/2*(R2-R1)的时间。图17图解说明了对于不同激光能量密度所确定的熔化时间的两个示例。
如薄层电阻测量所验证的，注入杂质的活化也随着激光能量密度的升高而增大，如图18所示。薄层电阻越小，所激活的注入杂质就越多。
图19图解说明了根据图6所示的实施例、利用顺序S61-S62-S63-S64-S65a制造的IGBT的掺杂分布。由SRP获得的掺杂分布图解说明了所得到的绝对净掺杂|p-n|。因此，局部最小值对应于所形成的pn结的位置。通过利用这种示出绝对净掺杂|p-n|的表示，不能重现类平台的掺杂区。高掺杂的p发射极E和n缓冲区B是利用使用不同能量密度的单独激光退火过程来退火的，如图6所示的实施例中所描述的。结构化p掺杂区P在低温下被炉内退火。
图20A和20B图解说明了吸收与所用辐射波长的关系曲线。由于较短波长比较长波长(例如大于500nm)被更强地吸收，所以具有短波长的辐射源一般用来确保所照射的能量被吸收在半导体衬底的最上区内以避免加热深衬底区。
上面图解说明的示例采用Si作为半导体材料。然而，这不应当视为对本文所述实施例的限制。
如本文所描述的实施例允许在低深度(约几十到几百纳米)高效地制作p发射极、n缓冲区和结构化p区而几乎没有任何注入缺陷。而且，前(第一)和后(第二)表面能够彼此独立地进行处理，原因在于后表面处的掺杂区的退火和活化不会影响前表面处的掺杂区和功能层。这些实施例还能够与HDR原理组合，HDR原理采用注入衰减(injectiondamping)方式来减少器件周围区中的电荷载流子注入。而且，能够制作这样的背面发射极，其几乎没有任何缺陷且能够防止在器件的强动态负载下反向特性曲线的恶化。
如本文所描述的，这些实施例允许减小在减薄后表面的半导体衬底后实施的过程数量。而且，所采用的激光能量的变化能够用来制造后表面处的掺杂区的台阶似(step-like)的布置。此外，深布置在半导体衬底内的掺杂区能够不用深度熔化而仅通过使用与激光退火相关联的温度上升来激活或者通过附加的低温炉内退火来激活。pn结还能够在注入具有两种相反导电类型的不同掺杂剂之后使用单一或共同激光退火来形成。
本文所描述的实施例能够用于制造具有从约300V到约13000V及以上的阻断电压的功率器件。软化度的改进能够用于许多不同的器件，比如二极管、IGBT和晶闸管。例如，当利用具有波长为约307nm、脉冲持续时间为约150ns且辐射能量密度为约4J/cm2的激光束时，能够可靠地形成下至约300nm到约500nm的深度的退火激活的半导体区。例如通过改变辐射能量密度，能够靠近被辐射表面以及在半导体衬底的深度内制作具有厚度(垂直延伸)在约50nm和约1μm之间的激活退火的半导体区。另一个选择是通过增大脉冲持续时间和/或激光脉冲数量来改变辐射持续时间。
造成半导体衬底的至少部分熔化的激光退火导致形成掺杂剂的特有类平台分布，这能够例如用于制造阴极发射体和/或比如结构化p掺杂区的隐埋式结构化区。激光退火能够通过SIMS测量或SRP测量得以验证。
换言之，提供了一种高压功率半导体器件，该半导体器件包括与其背面紧邻的至少两个掺杂区，其中至少一个区域是用熔化激光退火来退火的。而且，提供了一种高压功率半导体器件，该半导体器件包括与其背面紧邻的至少两个掺杂区，其中至少其中一个掺杂区是用熔化激光退火来退火的。
上面的书面描述使用特定实施例来公开该发明(包括最佳模式)，并且还使得本领域技术人员能够实现和使用该发明。虽然按照不同特定实施例描述了该发明，但是本领域技术人员会认识到在权利要求书的精神和范围内能够修改本发明。特别是，上面描述的实施例的相互非排它的特征可以彼此组合。专利性范围由权利要求书限定，且可包括本领域技术人员容易想到的其他示例。如果它们具有与权利要求的字面语言相同的结构元件，或者如果它们包括等效的结构元件而仅与权利要求的字面语言有非实质区别，则这些其他示例旨在落入权利要求书的范围内。
尽管本文图解说明和描述了特定实施例，但本领域普通技术人员会明白各种替代方案和/或等效实施方式可代替所示和描述的特定实施例而不偏离本发明的范围。本申请旨在覆盖本文所讨论的特定实施例的任何改编或变型。因此，本发明意欲只由权利要求书及其等效物限定。

Claims (17)

1.一种用于制造半导体器件的方法，包括：
提供包括第一表面(11)和第二表面(12)的半导体衬底(1)，该第二表面(12)与该第一表面(11)相对布置；
通过在该第二表面(12)处把第一掺杂剂引入到该半导体衬底(1)内以使得其在该半导体衬底(1)中的峰值掺杂浓度位于相对于该第二表面(12)的第一深度(d1)处，来形成第一掺杂区(5)；
通过把至少一个激光束脉冲引导到该第二表面(12)上以使该第二表面(12)处的半导体衬底(1)至少部分地熔化，来执行至少第一激光退火以激活该第一掺杂剂；
通过在该第二表面(12)处把第二掺杂剂引入到该半导体衬底(1)内以使得其在该半导体衬底(1)中的峰值掺杂浓度位于相对于该第二表面(12)的第二深度(d2)处，来形成第二掺杂区(6)，其中所述第一深度(d1)大于所述第二深度(d2)；以及
通过把至少另一激光束脉冲引导到该第二表面(12)上以使该第二表面(12)处的半导体衬底(1)至少部分地熔化，来执行至少第二激光退火以激活该第二掺杂剂，其中所述第二激光退火是在引入所述第二掺杂剂后执行的，
其中第一掺杂剂具有第一导电类型而第二掺杂剂具有与第一导电类型相反的第二导电类型，第一和第二掺杂剂的活化比在约85％到几乎100％的范围内。
2.如权利要求1所述的方法，其中第一激光退火的激光束脉冲包括第一能量密度(E1)，并且第二激光退火的激光束脉冲包括第二能量密度(E2)，其中所述第一能量密度(E1)大于所述第二能量密度(E2)。
3.如权利要求1或2所述的方法，包括执行第一激光退火以使得第二表面(2)处的半导体衬底(1)被基本向下熔化至第一深度(d1)。
4.如权利要求1或2所述的方法，包括执行第一激光退火以使得第二表面(2)处的半导体衬底(1)被基本向下仅熔化至第二深度(d2)。
5.如权利要求1或2所述的方法，进一步包括：
在第二表面(12)处把第三掺杂剂引入到半导体衬底(1)内以使得其在半导体衬底(1)中的峰值掺杂浓度位于相对于第二表面(12)的第三深度(d3)处，其中所述第三深度(d3)小于所述第二深度(d2)。
6.如权利要求5所述的方法，进一步包括：
在引入第三掺杂剂后，通过把至少一个激光束脉冲引导到第二表面(12)上以使第二表面(12)处的半导体衬底(1)至少部分地熔化，来执行至少另一激光退火，其中所述另一激光退火被执行以使得第二表面(12)处的半导体衬底(1)被基本向下仅熔化至第三深度(d3)。
7.如权利要求5所述的方法，进一步包括：
在引入第三掺杂剂后，通过把至少一个激光束脉冲引导到第二表面(12)上以使第二表面(12)处的半导体衬底(1)至少部分地熔化，来执行至少另一激光退火，其中所述另一激光退火被执行以使得第二表面(12)处的半导体衬底(1)被基本向下仅熔化至第二深度(d2)。
8.如权利要求5所述的方法，包括在执行第一激光退火后引入第三掺杂剂。
9.如权利要求5所述的方法，包括在引入第三掺杂剂后引入第一掺杂剂。
10.如权利要求1或2所述的方法，进一步包括：
通过在第二表面(12)处把另一掺杂剂引入到半导体衬底(1)内以使得其在半导体衬底(1)中的峰值掺杂浓度位于相对于第二表面(12)的大于第一深度和第二深度的深度处，来形成另一掺杂区，其中所述另一掺杂剂是在引入第一和第二掺杂剂之前引入的。
11.如权利要求10所述的方法，其中引入所述另一掺杂剂包括利用掩模来把所述另一掺杂剂引入到半导体衬底(1)内以形成结构化掺杂区(25)，该结构化掺杂区(25)当投影到第二表面上时是以下两者之一：连通区，其包括完全被该结构化掺杂区包围的具有第二导电类型的部分(27)；和单连通区，其与半导体衬底(1)的横向边缘至少部分隔开。
12.如权利要求1或2所述的方法，进一步包括在激光退火过程之前在第一表面(11)上形成金属化层(13)。
13.如权利要求1所述的方法，其中：
引入第一掺杂剂包括利用掩模把第一掺杂剂引入到半导体衬底(1)内以形成具有第一导电类型的结构化第一掺杂区(5，25)，其中第一掺杂区(5，25)当投影到第二表面(12)上时是以下两者之一：连通区，其包括完全被第一掺杂区(5，25)包围的具有第二导电类型的部分(7，27)；和单连通区，其与半导体衬底(1)的横向边缘至少部分隔开；
引入第二掺杂剂形成具有第二导电类型的第二掺杂区；且
第一和第二掺杂区形成pn结。
14.一种用于制造半导体器件的方法，包括：
提供包括第一表面(11)和第二表面(12)的半导体衬底(1)，该第二表面(12)与该第一表面(11)相对布置；
在该第二表面(12)处把第一掺杂剂引入到该半导体衬底(1)内以使得其在该半导体衬底(1)中的峰值掺杂浓度位于相对于该第二表面(12)的第一深度(d 1)处；
在该第二表面(12)处把第二掺杂剂引入到该半导体表面或衬底(1)内以使得其在该半导体衬底(1)中的峰值掺杂浓度位于相对于该第二表面(12)的第二深度(d2)处，其中所述第二深度(d2)小于所述第一深度(d1)；
通过把至少一个激光束脉冲引导到该第二表面(12)上以使该第二表面(12)处的半导体衬底(1)至少部分地熔化，来执行至少第一激光退火，
其中第一和第二掺杂剂的活化比在约85％到几乎100％的范围内。
15.一种半导体器件，包括：
包括第一表面(11)和第二表面(12)的半导体衬底(1)，该第二表面与该第一表面相对布置；
该第一表面(11)上的至少金属化层(13)；
接近于该第二表面(12)的具有第一导电类型的至少第一掺杂区(5)；
接近于该第二表面(12)的具有与该第一导电类型相反的第二导电类型的至少第二掺杂区(6)，其中第一和第二掺杂区(5，6)包括位于相对于该第二表面(12)的不同深度的相应峰值掺杂浓度，其中第一和第二掺杂区(5，6)包括相应的类平台掺杂分布；和
在该第一和第二掺杂区之间形成的pn结(J4)；
其中所述第一掺杂区和所述第二掺杂区被激光退火，其中在所述激光退火期间，至少一个激光束脉冲被引导到该第二表面(12)上以使该第二表面(12)处的半导体衬底(1)至少部分地熔化，
其中第一和第二掺杂区的活化比在约85％到几乎100％的范围内。
16.如权利要求15所述的半导体器件，其中所述半导体器件是二极管、IGBT、晶闸管和场效应晶体管中的一种。
17.一种半导体器件，包括：
包括第一表面(11)和第二表面(12)的半导体衬底(1)，该第二表面与该第一表面相对布置；
该第一表面(11)上的至少金属化层(13)；
接近于该第二表面(12)的至少p掺杂区(5，25)；
接近于该第二表面(12)的至少n掺杂区(6，26)，其中所述p掺杂区和n掺杂区(5，25，6，26)包括位于相对于该第二表面(12)的不同深度的相应峰值掺杂浓度；和
在所述p掺杂区和n掺杂区之间形成的pn结(J4)；
其中所述p掺杂区(5，25)当投影到该第二表面上时是以下两者之一：连通区，其包括完全被该p掺杂区包围的具有n导电类型的部分(7，27)；和单连通区，其与该半导体衬底的横向边缘至少部分隔开，
其中，p掺杂区和n掺杂区被激光退火，
其中p掺杂区和n掺杂区的活化比在约85％到几乎100％的范围内。
CN2009101354676A 2008-04-28 2009-04-28 包括激光退火的半导体器件制造方法 Active CN101572233B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/110,740 US7842590B2 (en) 2008-04-28 2008-04-28 Method for manufacturing a semiconductor substrate including laser annealing
US12/110740 2008-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011101021162A Division CN102176416B (zh) 2008-04-28 2009-04-28 包括激光退火的半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN101572233A CN101572233A (zh) 2009-11-04
CN101572233B true CN101572233B (zh) 2012-09-05

Family

ID=41131190

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101354676A Active CN101572233B (zh) 2008-04-28 2009-04-28 包括激光退火的半导体器件制造方法
CN2011101021162A Active CN102176416B (zh) 2008-04-28 2009-04-28 包括激光退火的半导体器件制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011101021162A Active CN102176416B (zh) 2008-04-28 2009-04-28 包括激光退火的半导体器件制造方法

Country Status (3)

Country Link
US (1) US7842590B2 (zh)
CN (2) CN101572233B (zh)
DE (1) DE102009019278A1 (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
ATE551719T1 (de) * 2009-12-09 2012-04-15 Abb Technology Ag Verfahren zur herstellung von halbleiterbauelementen mittels laserglühen zur selektiven aktivierung von implantierten dotiersubstanzen
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2011222660A (ja) 2010-04-07 2011-11-04 Toshiba Corp 半導体装置の製造方法
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
KR101135537B1 (ko) * 2010-07-16 2012-04-13 삼성모바일디스플레이주식회사 레이저 조사 장치
JP5621493B2 (ja) * 2010-10-13 2014-11-12 トヨタ自動車株式会社 半導体装置の製造方法
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
JP5742962B2 (ja) 2011-11-09 2015-07-01 トヨタ自動車株式会社 半導体装置およびその製造方法
DE102011087487A1 (de) * 2011-11-30 2013-06-06 Infineon Technologies Bipolar Gmbh & Co. Kg Halbleiterbauelement mit optimiertem Randabschluss
US9490128B2 (en) * 2012-08-27 2016-11-08 Ultratech, Inc. Non-melt thin-wafer laser thermal annealing methods
CN103050401B (zh) * 2012-12-11 2015-06-03 上海华虹宏力半导体制造有限公司 Igbt器件的背面工艺方法
WO2014156849A1 (ja) 2013-03-25 2014-10-02 富士電機株式会社 半導体装置
CN103258847B (zh) * 2013-05-09 2015-06-17 电子科技大学 一种双面场截止带埋层的rb-igbt器件
US8835975B1 (en) 2013-05-10 2014-09-16 Ixys Corporation Ultra-fast breakover diode
CN103390642B (zh) * 2013-08-01 2016-06-22 株洲南车时代电气股份有限公司 一种igbt器件及整晶圆igbt芯片的封装方法
US20150111341A1 (en) * 2013-10-23 2015-04-23 Qualcomm Incorporated LASER ANNEALING METHODS FOR INTEGRATED CIRCUITS (ICs)
CN103887333A (zh) * 2013-11-29 2014-06-25 杭州恩能科技有限公司 一种具有异质结结构的双极型功率半导体器件
CN104716039B (zh) * 2013-12-13 2018-02-06 上海华虹宏力半导体制造有限公司 提高igbt性能的背面工艺制作方法
US9335759B2 (en) * 2014-02-11 2016-05-10 Globalfoundries Inc. Optimization of a laser anneal beam path for maximizing chip yield
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
CN104124283B (zh) * 2014-08-07 2018-10-26 上海芯石微电子有限公司 一种掺杂的肖特基势垒器件及其制备方法
US9954132B2 (en) 2014-10-29 2018-04-24 General Electric Company Systems and methods for detectors having improved internal electrical fields
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
JP2017055046A (ja) * 2015-09-11 2017-03-16 トヨタ自動車株式会社 半導体装置の製造方法
DE112016001599B4 (de) 2015-11-16 2024-02-29 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US9613805B1 (en) 2015-12-11 2017-04-04 Infineon Technologies Ag Method for forming a semiconductor device
EP4379808A2 (en) * 2015-12-15 2024-06-05 General Electric Company Edge termination designs for silicon carbide super-junction power devices
DE112017000064T5 (de) 2016-02-23 2018-03-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
US9768285B1 (en) 2016-03-16 2017-09-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
US9558948B1 (en) 2016-06-02 2017-01-31 Infineon Technologies Austria Ag Laser thermal annealing of deep doped region using structured antireflective coating
DE102016114264A1 (de) * 2016-08-02 2018-02-08 Infineon Technologies Ag Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE102016117723A1 (de) * 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
DE102017102545B4 (de) * 2017-02-09 2018-12-20 Infineon Technologies Ag Halbleitervorrichtung, Drucksensor, Mikrofon, Beschleunigungssensor und Verfahren zum Bilden einer Halbleitervorrichtung
US10199526B2 (en) * 2017-04-28 2019-02-05 Infineon Technologies Ag Radiation detector and a method for forming a semiconductor device
JP6824135B2 (ja) 2017-09-29 2021-02-03 三菱電機株式会社 半導体装置及びその製造方法
DE102018123596A1 (de) * 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
JP7126361B2 (ja) * 2018-03-08 2022-08-26 三菱電機株式会社 半導体装置、電力変換装置、及び、半導体装置の製造方法
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
CN108717945B (zh) * 2018-05-24 2022-01-07 西安理工大学 一种具有NiO/SiC异质发射结的SiC光触发晶闸管
JP7230434B2 (ja) 2018-10-30 2023-03-01 富士電機株式会社 半導体装置の製造方法
JP7266761B2 (ja) * 2020-03-17 2023-04-28 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト より緩やかな逆回復のために電荷キャリアを徐々に注入する半導体装置
FR3118529B1 (fr) * 2020-12-24 2024-01-05 St Microelectronics Tours Sas Diodes fines
CN113224131B (zh) * 2021-04-27 2024-02-06 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559023B2 (en) * 2001-02-09 2003-05-06 Fuji Electric Co., Ltd. Method of fabricating a semiconductor device with phosphorous and boron ion implantation, and by annealing to control impurity concentration thereof
CN1575507A (zh) * 2001-10-25 2005-02-02 先进微装置公司 低温的掺杂后活化工艺

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151008A (en) 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
US6274892B1 (en) 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
DE10055446B4 (de) 1999-11-26 2012-08-23 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2002203965A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
DE10361136B4 (de) 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
DE102004013931A1 (de) 2004-03-22 2005-10-20 Energy Lab Technologies Gmbh Medizinischer Brustgurt

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6559023B2 (en) * 2001-02-09 2003-05-06 Fuji Electric Co., Ltd. Method of fabricating a semiconductor device with phosphorous and boron ion implantation, and by annealing to control impurity concentration thereof
CN1575507A (zh) * 2001-10-25 2005-02-02 先进微装置公司 低温的掺杂后活化工艺

Also Published As

Publication number Publication date
CN101572233A (zh) 2009-11-04
US20090267200A1 (en) 2009-10-29
CN102176416B (zh) 2013-09-25
US7842590B2 (en) 2010-11-30
DE102009019278A1 (de) 2009-11-05
CN102176416A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
CN101572233B (zh) 包括激光退火的半导体器件制造方法
JP4571099B2 (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
US9252209B2 (en) Semiconductor device and method for manufacturing semiconductor device
US4240843A (en) Forming self-guarded p-n junctions by epitaxial regrowth of amorphous regions using selective radiation annealing
US8501548B2 (en) Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants
CN102054876B (zh) 快速恢复二极管
CN101256948B (zh) 半导体元件的制造方法
JP5033335B2 (ja) 半導体装置およびそれを用いたインバータ装置
US20070231973A1 (en) Reverse conducting IGBT with vertical carrier lifetime adjustment
US20060073684A1 (en) Method for fabricating a doped zone in a semiconductor body
JP2003318412A (ja) 半導体装置およびその製造方法
CN104779278A (zh) 双极半导体器件及其制造方法
KR100248644B1 (ko) 반도체 장치 및 그 제조 방법
CN103531450A (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
EP2706576A2 (en) Diode and power conversion system
WO2013131821A1 (en) Power semiconductor device and method for manufacturing thereof
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
Rahimo et al. Thin-wafer silicon IGBT with advanced laser annealing and sintering process
US9349799B2 (en) Adjusting the charge carrier lifetime in a bipolar semiconductor device
JP2021507531A (ja) パワー・シリコン・カーバイドｍｏｓｆｅｔデバイス及び関連する方法
CN106257630A (zh) 射频rf ldmos器件的制造方法
KR100486348B1 (ko) 펀치스루우형절연게이트바이폴라트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant