CN106257630A - 射频rf ldmos器件的制造方法 - Google Patents

射频rf ldmos器件的制造方法 Download PDF

Info

Publication number
CN106257630A
CN106257630A CN201510334999.8A CN201510334999A CN106257630A CN 106257630 A CN106257630 A CN 106257630A CN 201510334999 A CN201510334999 A CN 201510334999A CN 106257630 A CN106257630 A CN 106257630A
Authority
CN
China
Prior art keywords
substrate
region
layer
sinking
ion implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510334999.8A
Other languages
English (en)
Other versions
CN106257630B (zh
Inventor
马万里
闻正锋
赵文魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510334999.8A priority Critical patent/CN106257630B/zh
Publication of CN106257630A publication Critical patent/CN106257630A/zh
Application granted granted Critical
Publication of CN106257630B publication Critical patent/CN106257630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种射频RF LDMOS器件的制造方法，包括：提供衬底，向器件的漂移区对应的衬底表面进行氧离子注入，形成注入区；在衬底表面上生长外延层，形成所述器件的下沉层，通过进行第二次热驱入，使所述下沉层和除所述注入区下方以外的衬底扩散，直至所述下沉层与所述衬底接触；根据预设的工艺，形成所述器件的栅极、源区和漏区。通过本发明提供的方法，能够避免因衬底扩散导致外延层的有效厚度减小，进而有效提高器件的耐压特性。

Description

射频RF LDMOS器件的制造方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种射频RF LDMOS器件的制造方法。
背景技术
射频(Radio Frequency，简称RF)横向双扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor，简称LDMOS)广泛应用于手机基站、广播电视和雷达等领域，以一种RF LDMOS举例，其剖面示意图如图1a所示。
参见图1a，可知RF LDMOS采用背源技术，即源极从衬底背面引出。具体的，现有的RF LDMOS的制造过程包括：在外延层表面内形成下沉层，如图1b所示；之后进行高温驱入，在此过程中下沉层中的离子向下扩散，衬底中的离子向上扩散，直到扩散后的下沉层与扩散后的衬底接触，从而将源极引到衬底背面，如图1c所示；后续形成所述器件的其它结构，例如，栅极、源区和漏区等，最终形成的器件剖面结构如图1a所示。
但是，在上述过程中，由于衬底、外延层和下沉层中离子的导电类型相同，所以在高温热过程中，衬底快速向上扩散，外延层的有效厚度大幅减少，其中，外延层的有效厚度是指漂移区下方的外延层厚度。而RFLDMOS的击穿电压主要取决于外延层的有效厚度，因此，现有的RFLDMOS器件的制造方法会导致外延层的有效厚度减小，降低了器件的耐压特性。
发明内容
本发明提供一种RF LDMOS器件的制造方法，用于解决现有的制造方法导致器件的耐压特性降低的问题。
本发明提供一种射频RF LDMOS器件的制造方法，包括：提供衬底，向器件的漂移区对应的衬底表面进行氧离子注入，形成注入区；在衬底表面上生长外延层，形成所述器件的下沉层，通过进行第二次热驱入，使所述下沉层和除所述注入区下方以外的衬底扩散，直至所述下沉层与所述衬底接触；根据预设的工艺，形成所述器件的栅极、源区和漏区。
本发明提供的RF LDMOS器件的制造方法，通过在形成外延层和下沉层之前，在漂移区对应的衬底表面进行氧离子注入，形成注入区的方案，使得在后续对下沉层和衬底进行热驱入时，利用注入区抑制注入区下方的衬底向上扩散，从而避免因衬底扩散导致外延层的有效厚度减小，进而有效提高器件的耐压特性。
附图说明
图1a为现有的RF LDMOS器件的剖面示意图；
图1b为现有制造方法中形成下沉层之后RF LDMOS器件的剖面示意图；
图1c为现有制造方法中高温驱入之后RF LDMOS器件的剖面示意图；
图2a为本发明实施例提供的一种RF LDMOS器件的制造方法的流程示意图；
图2b为本发明实施例提供的另一种RF LDMOS器件的制造方法的流程示意图；
图2c为本发明实施例提供的又一种RF LDMOS器件的制造方法的流程示意图；
图3a为本发明实施例中提供衬底之后RF LDMOS器件的剖面示意图；
图3b为本发明实施例中形成注入区之后RF LDMOS器件的剖面示意图；
图3c为本发明实施例形成注入区过程中去除部分阻挡层之后RFLDMOS器件的剖面示意图；
图3d为本发明实施例形成注入区过程中进行氧离子注入之后RFLDMOS器件的剖面示意图；
图3e为本发明实施例中进行第一次热驱入之后RF LDMOS器件的剖面示意图；
图3f为本发明实施例中生长外延层之后RF LDMOS器件的剖面示意图；
图3g为本发明实施例中形成下沉层之后RF LDMOS器件的剖面示意图；
图3h为本发明实施例中进行第二次热驱入之后RF LDMOS器件的剖面示意图；
图3i为本发明实施例最终制成的RF LDMOS器件的剖面示意图。
附图标记：
1-衬底； 2-阻挡层； 3-注入区；
4-外延层； 5-下沉层； 6-下沉层的下扩区；
7-衬底的上扩区； 8-漂移区； 9-漏区；
10-栅氧化层； 11-介电层； 12-金属层；
13-阱区； 14-场板； 15-重掺杂区；
16-源区； 17-金属硅化物。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图中所示大小和比例并不一定代表实际尺寸，也不反映尺寸的比例关系。
图2a为本发明实施例提供的一种RF LDMOS器件的制造方法的流程示意图，为了对本实施例中的方法进行清楚系统的描述，图3a-图3i为实施例执行过程中RF LDMOS器件的剖面示意图，如图2a所示，所述方法包括：
101、提供衬底。
具体地，执行101之后的RF LDMOS器件的剖面示意图如图3a所示，其中，衬底用标号1表示。
其中，所述衬底可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。
102、向器件的漂移区对应的衬底表面进行氧离子注入，形成注入区。
具体地，执行102之后的RF LDMOS器件的剖面示意图如图3b所示，其中，注入区用标号3表示。
其中，氧离子注入的各注入参数可以根据实际需要确定，优选的，为了进一步保证注入区对衬底扩散的抑制效果，氧离子注入的注入剂量可以大于1×1016/平方厘米，氧离子注入的能量可以为40～120千电子伏(KeV)。在该参数范围下形成的氧离子注入区，可以在后续对下沉层和衬底进行热驱入的过程中，对注入区下方的衬底扩散起到很好的抑制作用。
实际应用中，可以通过光刻和注入工艺，形成所述注入区，相应的，如图2b所示，图2b为本发明实施例提供的另一种RF LDMOS器件的制造方法的流程示意图，在图2a所示实施方式的基础上，102具体可以包括：
201、在整个衬底表面覆盖阻挡层，并去除位于所述漂移区对应的衬底表面上的阻挡层，以暴露所述漂移区对应的衬底表面；
202、以阻挡层为掩膜，进行氧离子注入，并去除所述阻挡层。
具体地，执行201之后的RF LDMOS器件的剖面示意图如图3c所示，其中，阻挡层用标号2表示。执行202中氧离子注入过程中的RF LDMOS器件的剖面示意图如图3d所示，图中的箭头表示离子注入。执行202中去除所述阻挡层之后的RF LDMOS器件的剖面示意图如图3b所示。
实际应用中，所述阻挡层具体可以为光阻、氧化硅层、氮化硅层等，用于作为后续形成注入区的注入阻挡层材料。
可选的，为了精准控制注入区的形成区域，所述阻挡层可以为光阻。相应的，201中可以采用光刻工艺去除漂移区对应的衬底表面上的光阻；202中去除所述阻挡层，具体可以包括：
利用硫酸和双氧水的混合溶液，去除光阻。
本实施方式中，光阻具备良好的阻挡特性，能够有效阻挡离子的注入，从而精确控制注入区的形成区域，此外，利用硫酸和双氧水的混合溶液，可以更好地实现去除光阻的效果，避免因阻挡层去除不彻底对器件特性造成不良影响。
具体的，为了进一步确保避免注入区下方的衬底向上扩散，还可以对注入区的厚度及离子分布进行优化，相应的，如图2c所示，图2c为本发明实施例提供的又一种RF LDMOS器件的制造方法的流程示意图，在图2a或图2b所示实施方式的基础上，在102之后，还可以包括：
301、进行第一次热驱入，使所述注入区中氧离子的峰值深度达到0.3～1微米。
其中，所述峰值深度为所述注入区中氧离子的浓度达到峰值的区域距离衬底表面的深度。具体地，执行301之后的RF LDMOS器件的剖面示意图如图3e所示。
具体的，为了使注入区达到理想的厚度和离子分布，第一次热驱动可以在氮气气氛下进行热驱入，且驱入的温度可以为1000～1200摄氏度，时间可以为1～4小时。
本实施方式，对注入区的厚度和离子分布进行优化，从而进一步确保避免注入区下方的衬底向上扩散，进而有效提高器件的耐压特性。
103、在衬底表面上生长外延层，形成所述器件的下沉层，通过进行第二次热驱入，使所述下沉层和除所述注入区下方以外的衬底扩散，直至所述下沉层与所述衬底接触。
在实际应用中，所述外延层具体可以为在衬底上生长的一层或多层半导体层。具体地，执行103中生长外延层之后的RF LDMOS器件的剖面示意图如图3f所示，其中，所述外延层用标号4表示。执行103中形成所述器件的下沉层之后的RF LDMOS器件的剖面示意图如图3g所示，其中，所述下沉层用标号5表示。执行103中进行第二次热驱入之后的RF LDMOS器件的剖面示意图如图3h所示，其中，下沉层的下扩区用标号6表示，衬底的上扩区用标号7表示。
具体的，可以通过光刻和注入工艺，形成下沉层。其中，注入工艺的参数可以根据器件的实际结构确定，可选的，注入的能量可以为80～150千电子伏，注入的剂量可以为1×1015～1×1016/平方厘米。
为了更好地实现器件的背源结构，可以对第二次热驱入的工艺参数进行优化，相应的，所述第二次热驱入的温度可以为1100～1200摄氏度，所述第二次热驱入的时间可以为6～10小时。
104、根据预设的工艺，形成所述器件的栅极、源区和漏区。
实际应用中，根据实际的器件结构，可以通过多种方式形成所述器件的栅极、源区和漏区。需要说明的是，本实施例中器件各部位的具体结构和导电类型可以根据实际的器件结构确定，以N型RF LDMOS为例，衬底具体为重掺杂P型衬底，掺杂离子可以为硼，本实施例在此不对其进行限制。
后续的步骤，比如栅极、阱区、源区、漏区的形成，P+区、漂移区和场板的形成，接触孔、金属和护层的形成等等，可以通过多种实施方式实现，在此不作详细阐述，最终形成的器件剖面示意图如图3i所示，各标号指代的具体结构可参见附图标记。
为了更好地理解本实施例提供的方案，以目前的RF LDMOS器件的制造方法举例说明，在设计器件时，根据击穿电压的需要，将外延层厚度定为T，而衬底的上扩厚度一般会占外延层厚度的一半左右，比如，外延层厚度为12微米，经过高温驱入后，在浓衬底上表面的约6微米的外延层会被上扩的衬底挤占，其浓度比外延层本身的浓度要高很多，所以外延层的有效厚度只剩下上面的6微米左右。因此在实际生产时，需要把衬底的上扩厚度考虑进去，则会将外延层厚度定为2×T，但是过厚的外延层厚度，会增加下沉层和沉底相连的难度，同时也会增大导通电阻。
而本实施例中，在漏区下的漂移区对应的衬底表面上注入大剂量的氧离子，由于衬底中的离子在含氧衬底中的扩散速率远低于在不含氧衬底中的扩散速率，因此，通过注入大剂量的氧离子，可以减小沉底离子往上扩散的距离，避免挤占外延空间。通过本方案，一方面，无需在生产之初为了在外延层中为衬底扩散预留厚度，导致外延层的厚度增加，从而降低器件的导通电阻，另一方面，由于保证了有效外延厚度，可以提高器件的耐压特性。此外，在形成注入区的过程中，可以利用已有的漂移区光刻版进行氧离子注入定义，所以无需提供专门的光刻版，节省成本。
本实施例提供的RF LDMOS器件的制造方法，通过在形成外延层和下沉层之前，在漂移区对应的衬底表面进行氧离子注入，形成注入区的方案，使得在后续对下沉层和衬底进行热驱入时，利用注入区抑制注入区下方的衬底向上扩散，从而避免因衬底扩散导致外延层的有效厚度减小，进而有效提高器件的耐压特性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种射频RF LDMOS器件的制造方法，其特征在于，包括：
提供衬底，向器件的漂移区对应的衬底表面进行氧离子注入，形成注入区；
在衬底表面上生长外延层，形成所述器件的下沉层，通过进行第二次热驱入，使所述下沉层和除所述注入区下方以外的衬底扩散，直至所述下沉层与所述衬底接触；
根据预设的工艺，形成所述器件的栅极、源区和漏区。
2.根据权利要求1所述的方法，其特征在于，所述向器件的漂移区对应的衬底表面进行氧离子注入之后，还包括：
进行第一次热驱入，使所述注入区中氧离子的峰值深度达到0.3～1微米，其中，所述峰值深度为所述注入区中氧离子的浓度达到峰值的区域距离衬底表面的深度。
3.根据权利要求1所述的方法，其特征在于，氧离子注入的注入剂量大于1×1016/平方厘米，氧离子注入的能量为40～120千电子伏。
4.根据权利要求1所述的方法，其特征在于，所述进行第一次热驱入，包括：
在氮气气氛下进行热驱入，且温度为1000～1200摄氏度，时间为1～4小时。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述向所述器件的漂移区对应的衬底表面进行氧离子注入，包括：
在整个衬底表面覆盖阻挡层，并通过光刻去除位于所述漂移区对应的衬底表面上的阻挡层，以暴露所述漂移区对应的衬底表面；
以阻挡层为掩膜，进行氧离子注入，并去除所述阻挡层。
6.根据权利要求5所述的方法，其特征在于，所述阻挡层为光阻；所述去除所述阻挡层包括：
利用硫酸和双氧水的混合溶液，去除光阻。
7.根据权利要求1-4中任一项所述的方法，其特征在于，所述形成所述器件的下沉层，包括：
通过光刻和注入工艺，形成下沉层，且注入的能量为80～150千电子伏，注入的剂量为1×1015～1×1016/平方厘米。
8.根据权利要求7所述的方法，其特征在于，所述第二次热驱入的温度为1100～1200摄氏度，所述第二次热驱入的时间为6～10小时。
CN201510334999.8A 2015-06-16 2015-06-16 射频rf ldmos器件的制造方法 Active CN106257630B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510334999.8A CN106257630B (zh) 2015-06-16 2015-06-16 射频rf ldmos器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510334999.8A CN106257630B (zh) 2015-06-16 2015-06-16 射频rf ldmos器件的制造方法

Publications (2)

Publication Number Publication Date
CN106257630A true CN106257630A (zh) 2016-12-28
CN106257630B CN106257630B (zh) 2019-08-30

Family

ID=57713311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510334999.8A Active CN106257630B (zh) 2015-06-16 2015-06-16 射频rf ldmos器件的制造方法

Country Status (1)

Country Link
CN (1) CN106257630B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611031A (zh) * 2017-08-15 2018-01-19 上海华虹宏力半导体制造有限公司 改善法拉第环电阻的方法
WO2019024906A1 (zh) * 2017-08-04 2019-02-07 无锡华润上华科技有限公司 一种ldmos器件及其制造方法和电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247684A (zh) * 2012-02-13 2013-08-14 台湾积体电路制造股份有限公司 具有低衬底漏电的绝缘栅双极型晶体管结构
CN104241377A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247684A (zh) * 2012-02-13 2013-08-14 台湾积体电路制造股份有限公司 具有低衬底漏电的绝缘栅双极型晶体管结构
CN104241377A (zh) * 2014-09-10 2014-12-24 上海联星电子有限公司 一种射频ldmos器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019024906A1 (zh) * 2017-08-04 2019-02-07 无锡华润上华科技有限公司 一种ldmos器件及其制造方法和电子装置
US11158737B2 (en) 2017-08-04 2021-10-26 Csmc Technologies Fab2 Co., Ltd. LDMOS component, manufacturing method therefor, and electronic device
CN107611031A (zh) * 2017-08-15 2018-01-19 上海华虹宏力半导体制造有限公司 改善法拉第环电阻的方法

Also Published As

Publication number Publication date
CN106257630B (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
US20210098568A1 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
CN101572233B (zh) 包括激光退火的半导体器件制造方法
CN102054876B (zh) 快速恢复二极管
US9461046B1 (en) LDMOS device with graded body doping
CN102810566B (zh) 具有高阻断电压能力的功率半导体器件
JP6740986B2 (ja) 炭化珪素半導体装置およびその製造方法
US20120049902A1 (en) Integrated electronic device and method for manufacturing thereof
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
CN102244091A (zh) 具有沟槽边缘终端的半导体元件
CN104637821B (zh) 超级结器件的制造方法
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN105185825A (zh) 一种改善半导体功率器件中的注入控制方法
KR20120057514A (ko) 탄화 규소 반도체장치 및 그 제조방법
CN102479805A (zh) 一种超级结半导体元件及其制造方法
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
CN105723499A (zh) 半导体装置的制造方法
CN105097914A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN106158626A (zh) 功率器件及其形成方法
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
CN106257630A (zh) 射频rf ldmos器件的制造方法
CN103594516B (zh) 半导体器件以及制作该半导体器件的方法
CN103811545B (zh) 一种改善扩散区域形貌的功率器件及其制造方法
CN105826195A (zh) 一种超结功率器件及其制作方法
CN105990254A (zh) BiCMOS集成电路的制造方法
CN106298537B (zh) 终端结构制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220725

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right