CN101546781B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101546781B
CN101546781B CN2009101277491A CN200910127749A CN101546781B CN 101546781 B CN101546781 B CN 101546781B CN 2009101277491 A CN2009101277491 A CN 2009101277491A CN 200910127749 A CN200910127749 A CN 200910127749A CN 101546781 B CN101546781 B CN 101546781B
Authority
CN
China
Prior art keywords
mentioned
layer
semiconductor device
gate insulating
body layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101277491A
Other languages
English (en)
Other versions
CN101546781A (zh
Inventor
藤田和范
山下富生
米田阳树
笹田一弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101546781A publication Critical patent/CN101546781A/zh
Application granted granted Critical
Publication of CN101546781B publication Critical patent/CN101546781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的半导体装置，具有：外延层；包括在外延层上形成的沟道区域的本体层；以与本体层重叠的方式形成的源极层；包围源极层，而在外延层上形成的环状的栅极绝缘膜；隔着栅极绝缘膜形成的栅极电极；包围本体层，而在外延层上以环状形成的漂移层；和与源极层对置，而在外延层表面形成的漏极层。本体层以在栅极宽度方向端部，其边界面与上述栅极绝缘膜的下面相接的方式进行设置。另外，栅极绝缘膜在与栅极宽度方向端部的本体层的边界面相接的至少一部分，具有膜厚比栅极长度方向的沟道区域上部更厚的厚膜部。

Description

半导体装置 
技术领域
本发明涉及半导体装置，特别是涉及功率半导体。 
本申请基于并要求2008年3月27日在日本提交的日本专利申请No.2008-084797的优先权的权益，引用其全部内容到本申请中。 
背景技术
作为功率半导体装置，DMOS(Double-Diffused Metal OxideSemiconductor)类型的晶体管为人所知。DMOS晶体管是通过双重扩散形成源极层和成为沟道的本体层的MOS电场效应晶体管，广泛应用于电源电路或驱动电路等。 
作为DMOS晶体管，有横向传导电流的LD(LaterallyDiffused)MOS晶体管，LDMOS晶体管例如具有以下结构。即，例如具有N型的外延层，在外延层的表面上形成P型的本体层。在本体层上，以重叠的方式形成N型的源极层，并且以包围源极层的方式形成环状的栅极绝缘膜。在没有形成源极层而暴露出的本体层上，隔着栅极绝缘膜形成环状的栅极电极。另外，在外延层的表面上，形成与源极层对置的N型的漏极层。由源极层和漏极层夹持的本体层的一部分形成沟道区域。 
对于这种DMOS晶体管，要求其具有高的耐压性。对此，通过在栅极长方向上的本体层和构成漏极层的一部分的漂移层(drift layer)之间，形成偏移区域，并在偏移区域上形成偏移区域氧化层来改善击穿电压(breakdown voltage)的技术广为人知。 
在上述情况下，本发明者认识到以下的课题。即，在具有上述结构的DMOS晶体管中，有在栅极宽度方向的端部，杂质浓度易于增加，发生电场集中的倾向。因此，在栅极宽度方向的端部，容易发生耐压变差的情况。另外，在具有上述结构的DMOS晶体管中，在栅极电极的栅极宽度方向端部的下方，存在P型的本体 层与N型的外延层或漂移层的边界面。因此，若对漏极层外加高电压，则由于上述栅极宽度方向端部的杂质浓度增加的缘故，栅极电极下部的PN接合部分的电场强度会增高，从而在栅极宽端部区域，有可能会在晶体管截止时进行导电。所以，有可能不能获得所希望的耐压特性。因此，由于栅极宽度方向端部的耐压特性，DMOS晶体管的耐压特性会受到影响。 
发明内容
本发明是鉴于发明者的这种认识而实现的发明，其目的是提供一种可以提高DMOS晶体管等的半导体装置的耐压性能的技术。 
为解决上述课题，本发明的某一形式是一种半导体装置。该半导体装置具有：半导体层；包括在半导体层表面形成的沟道区域的本体层；以与本体层重叠的方式在半导体层表面形成的第1杂质扩散区域；在半导体层上形成的栅极绝缘膜；在包括沟道区域上的半导体层上，隔着栅极绝缘膜形成的栅极电极；在半导体层形成的漂移层；在半导体层表面形成的与第1杂质扩散区域相对置的第2杂质扩散区域，本体层是以在栅极宽度方向端部，其边界面与栅极绝缘膜的下面相接的方式设置的，栅极绝缘膜在与栅极宽度方向端部的本体层的边界面相接的至少一部分，具有膜厚比栅极长度方向的沟道区域上部更厚的厚膜部，所述半导体装置还具有在上述半导体层上形成且比上述边界面更靠外侧地与上述栅极绝缘膜相接的场绝缘膜，上述厚膜部设置在与栅极宽度方向端部的上述场绝缘膜相接的区域，上述栅极绝缘膜在栅极长度方向上，不隔着上述厚膜部而与上述场绝缘膜相接。 
附图说明
图1是实施方式1的半导体装置的概略俯视图。 
图2是沿着图1的A-A线的剖视图。 
图3是沿着图1的B-B线的剖视图。 
图4A是说明厚膜部的存在区域的概略图。 
图4B是说明厚膜部的存在区域的概略图。 
图5A是表示半导体装置的制造方法的工序剖视图。 
图5B是表示半导体装置的制造方法的工序剖视图。 
图6A是表示半导体装置的制造方法的工序剖视图。 
图6B是表示半导体装置的制造方法的工序剖视图。 
图7A是表示半导体装置的制造方法的工序剖视图。 
图7B是表示半导体装置的制造方法的工序剖视图。 
图8A是表示半导体装置的制造方法的工序剖视图。 
图8B是表示半导体装置的制造方法的工序剖视图。 
图9A是表示半导体装置的制造方法的工序剖视图。 
图9B是表示半导体装置的制造方法的工序剖视图。 
图10A是表示半导体装置的制造方法的工序剖视图。 
图10B是表示半导体装置的制造方法的工序剖视图。 
图11A是表示半导体装置的制造方法的工序剖视图。 
图11B是表示半导体装置的制造方法的工序剖视图。 
图12A是表示半导体装置的制造方法的工序剖视图。 
图12B是表示半导体装置的制造方法的工序剖视图。 
图13是表示作为以往例的半导体装置与实施方式1的半导体装置的栅极宽度方向端部的耐压值的变化的图形。 
图14是实施方式2的半导体装置的概略俯视图。 
图15A是实施方式3的半导体装置的概略俯视图。 
图15B是实施方式3的半导体装置的概略俯视图。 
图16是实施方式4的半导体装置的概略俯视图。 
图17是与沿着变形例的半导体装置的图1的B-B线的剖面对应的概略剖视图。 
具体实施方式
参照具体的实施方式对本发明进行说明。这些实施方式只是举例说明，对发明不具有限定作用。 
以下，以优选的实施方式为基础，参照附图对本发明进行说明。对各附图中所示的相同或相等的技术特征、组件、处理，标注相同的符号，并且适当地省略重复的说明。另外，实施方式不是用来限定本发明的，仅仅是举例说明，实施方式所描述的所有特征或它们的组合，不限于一定是发明的本质性内容。 
(实施方式1) 
图1是实施方式1的半导体装置100的概略俯视图，图2是沿着图1 的A-A线的剖视图，图3是沿着图1的B-B线的剖视图。在实施方式1中，作为半导体装置100的一个例子，用N沟道型的LDMOS晶体管来进行说明。另外，在图1中，为了便于说明，省略了层间绝缘膜、电极等。 
如图1～图3所示，半导体装置100具有：P型单晶硅基板1；在硅基板1上形成的N+型的埋入半导体层2、在埋入半导体层2上形成的N-型的外延层3(半导体层)。在本实施方式中，外延层3虽然是一层，但也可以层叠多个外延层。在外延层3的表面形成扩散了P型杂质的P型的本体层4。本体层4是2重结构，该2重结构包含P型杂质的浓度相对低的低浓度层4a和以比低浓度层4a高的浓度轻度扩散的高浓度层4b，通过低浓度层4a保持耐压，通过高浓度层4b调整阀值。本体层4是以在栅极宽度方向端部，其边界面与后面要描述的栅极绝缘膜10的下面相接的方式设置的，接触(contact)栅极绝缘膜10的下面的边界面从俯视看大致呈U字型。在本体层4上，形成与本体层4重叠，并且高浓度的N型杂质扩散得比本体层4还轻微的N+型的源极层6(第1杂质扩散区域)。另外，本体层4具有：与源极层6邻接，并且其中扩散了高浓度的P型杂质的、用于固定本体层4的电位的P+型的扩散层8。源极层6和扩散层8与源极层电极30连接，成为相同电位。源极层6在扩散层8的周围以环状形成。另外，在源极层6的栅极宽度方向端部，扩散层8位于源极层6的外侧，并且被本体层4的边界面所包围，可以防止栅极宽度方向两端部的电位反转。 
在包含本体层4一部分的外延层3上，以包围源极层6的方式形成环状的栅极绝缘膜10。栅极绝缘膜10例如是氧化硅膜，其膜厚例如为12～20nm左右。另外，在不形成源极层6而露出的本体层4的上方，隔着栅极绝缘膜10设置了栅极电极12。在本实施方式中，栅极电极12虽然是以包围源极层6的方式形成为环状，但是栅极电极12的形状并不特别仅限于此，例如，也可以是夹持源极层6的2个栅极电极在栅极宽度方向上延伸的结构。栅极电极12例如由聚硅(Poly-Silicon)膜等构成，栅极电极12的栅极长度方向的一端与源极层6邻接，另一端侧从栅极绝缘膜10上延伸到下面要提到的场绝缘膜22的一部分上。位于栅极电极12的下方，被源极层6和下面要提到的漏极层20夹持的、没有形成源极层6而露出来的本体层4的一部分形成了沟道区域CH。 
另外，在外延层3的表面，以环状形成包围本体层的N-型的漂移层14，该漂移层14中扩散了比外延层3浓度还高的N型杂质。在漂移层14上，以覆盖后面要提到的N+型的漏极接触(contact)层18的方式，形成扩散了比漂移层14浓度还高的N型杂质的N阱层(well layer)16。在N阱层16的表面，形成扩散了浓度更高的N型杂质的N+型的漏极接触层18，N阱层16以及漏极接触层18分别构成漏极层20(第2杂质扩散区域)。N阱层16是为了缓和漏极层20中的电场集中而设置的。漂移层14也位于源极层6与漏极接触层18之间，在包含漂移层14上的外延层3上形成用LOCOS法等形成的厚的场绝缘膜22。如图2所示，场绝缘膜22与栅极绝缘膜10相接，特别是在栅极长度方向端部，在比本体层4的边界面更外侧与绝缘膜10相接。场绝缘膜22的膜厚例如在250～1000nm左右。 
在此，如图3所示，栅极绝缘膜10在栅极宽度方向端部E处，在与本体层4的边界面相接的至少一部分，具有膜厚比栅极长度方向的沟道区域CH上部更厚的厚膜部24。在此，如图1所示，栅极绝缘膜10的栅极宽度方向端部E是延伸到栅极绝缘膜10的非活性区域的部分。厚膜部24的厚度，虽然根据目标耐压的不同而不同，但例如在80～150nm左右。设置厚膜部24的位置是电场集中的区域，例如在与例如栅极宽度方向端部E的场绝缘膜22相接的区域内设置厚膜部24。在本实施方式中，在比栅极绝缘膜10的栅极宽度方向端部E的扩散层8更靠端部侧的与场绝缘膜22相接的区域上，设置了厚膜部24。在半导体装置100中，在栅极宽度方向端部E处，漂移层14等的杂质浓度易增加，另外，由于栅极电极12和漏极层20，在本体层4的边界面区域，有发生电场集中的倾向。在本实施方式中，通过在此区域上的栅极绝缘膜10的至少一部分设置厚膜部24，缓解了电场集中，其结果，可以提高半导体装置100的耐压性。 
在如上所述形成的晶体管中，如图2以及图3所示，形成层间绝缘膜26。层间绝缘膜26包含例如：BPSG(Boron Phospho Silicatc Glass)膜、SOG(Spin On Glass)膜、NSG(Non-doped Silicate Glass)膜等。在层间绝缘膜26上形成接触孔27、28、29。在接触孔27、28、29中，选择性地形成包含例如铝-硅(Al-Si)膜、铝-硅-铜(Al-Si-Cu)膜、铝-铜(Al-Cu)膜等的铝合金膜，并形成源极电极30、栅极电极布线层32、 漏极电极34。 
另外，如图4A以及4B所示，也可以在比栅极绝缘膜10的栅极宽度方向端部E的扩散层8更靠端部侧，全部设置厚膜部24。由此，可以更有效地缓和在栅极宽度方向端部E发生的电场集中。另外，由于厚膜部24的面积大，所以可以提高本体层4的扩散范围的自由度。图4A以及图4B是对厚膜部24的存在区域进行说明的概略图，图4A是半导体装置100的概略俯视图，图4B是沿着图4的B-B线的剖视图。另外，在图4A以及图4B中，适当省略了硅基板1、埋入半导体层2、层间绝缘膜、电极等。 
接下来，对实施方式1的半导体装置100的制造方法进行说明。图5A～图12B是表示半导体装置100的制造方法的工序剖面图。在各图中，(i)是沿着图1的A-A线的剖视图，(ii)是沿着图1的B-B线的剖视图。 
首先，如图5A所示，作为P型的单晶半导体基板，准备了例如P型单晶的硅基板1。 
其次，如图5B所示，在硅基板1的表面，高浓度地离子注入或涂敷锑(Sb)或砷(As)等的N型杂质后，扩散而形成N+型的埋入半导体层2。 
然后，如图6A所示，在埋入半导体层2的表面，外延生长N-型的外延层3。此时，埋入半导体层2由于外延生长时的加热而扩散。 
然后，如图6B所示，在外延层3的表面，成膜氧化硅膜71和氮化硅膜72，通过公知的光刻技术，在其上形成所规定图案的抗蚀护膜81。然后，通过将抗蚀护膜81作为掩模的蚀刻，选择性地除去漂移层形成区域的氧化硅膜71以及氮化硅膜72。另外，也可以不除去氧化硅膜71而将其保留。 
然后，如图7A所示，将抗蚀护膜81作为掩模，通过磷(P)或砷的离子注入，在外延层3的表面形成漂移层14。另外，在图中省略了离子注入时所使用的网(screen)氧化膜的图示。另外，在不除去氧化硅膜71而将其保留的情况下，可以将此氧化硅膜71作为网氧化膜使用。 
然后，如图7B所示，除去抗蚀护膜81后，将氮化硅膜72作为掩模，热氧化外延层3的表面，形成场绝缘膜22，并除去氮化硅膜72。此时，通过外延层3的热氧化，漂移层14向外延层3扩散。 
然后，如图8A所示，利用公知的光刻技术，在除去本体层4形成区 域的氧化膜上形成抗蚀护膜82。然后，将抗蚀护膜82作为掩模，将氧化硅膜71作为网氧化膜，离子注入硼(B)，在外延层3的表面形成构成本体层4的低浓度层4a。另外，虽然省略了工序图，但是在形成抗蚀护膜82之前，利用公知的光刻技术形成所规定图案的抗蚀护膜，并且将该抗蚀护膜作为掩模，离子注入N型杂质，在漂移层14的表面形成N型的N阱层16。 
然后，如图8所示，除去抗蚀护膜82后，除去氧化硅膜71，并且通过热氧化，在外延层3的表面形成厚膜部24。用于形成厚膜部24的外延层3的热氧化，是利用例如高耐压MOS晶体管等其他装置的栅极氧化膜形成时的热氧化来进行的。 
然后，如图9A所示，通过公知的光刻技术，在厚膜部24以及场绝缘膜22上，形成所规定图案的抗蚀护膜83，利用将抗蚀护膜83作为掩模的蚀刻，选择性地除去厚膜部24。由此，在所规定的区域形成厚膜部24。通过改变抗蚀护膜83的图案，可以在所期望的区域形成厚膜部24。 
然后，如图9B所示，除去抗蚀护膜后，通过外延层3的表面的热氧化，形成栅极绝缘膜10。 
然后，如图10A所示，在外延层3上，经由栅极绝缘膜10、厚膜部24、以及场绝缘膜22，利用例如化学气相沉积法(CVD法)等，沉积聚硅膜。然后，通过公知的光刻技术，形成所规定图案的抗蚀护膜84以便覆盖栅极电极形成区域，通过将抗蚀护膜84作为掩模的蚀刻，选择性地除去聚硅膜，形成栅极电极12。 
然后，如图10B所示，在除去抗蚀护膜84之后，利用公知的光刻技术，在除去本体层4的区域形成所规定图案的抗蚀护膜85。然后，将抗蚀护膜85以及栅极电极12作为掩模，在低浓度层4a中离子注入硼，比低浓度层4a还要轻度地扩散，形成P型高浓度层4b。由此，形成本体层4，并通过高浓度层4b调整本体层4的阀值电压Vt。 
然后，如图11所示，除去抗蚀护膜85后，利用公知的光刻技术，在除去本体层形成区域的一部分的区域上，形成所规定图案的抗蚀护膜86。然后，将抗蚀护膜86作为掩模，在本体层4离子注入高浓度的硼，形成P+型扩散层8。另外，虽然省略了工序图，但是在除去抗蚀护膜86之后， 形成低浓度地被掺杂的漏极(LDD：Lightly-Doped-Drain)区域，在栅极电极12的侧面形成未图示的侧壁。 
然后，如图11B所示，除去抗蚀护膜86后，利用公知的光刻技术，在除去源极层以及漏极接触层形成区域的区域，形成所规定图案的抗蚀护膜87。并且，将抗蚀护膜87、栅极电极12以及未图示的侧壁作为掩模，离子注入高浓度的硼，自对准(self align)地形成N+型的源极层6以及漏极接触层18。 
然后，如图12A所示，除去抗蚀护膜87，形成半导体装置100。另外，如图12B所示，实施以下的布线处理。即，在外延层3上，形成包含例如BPSG膜、SOG膜、NSG膜等的层间绝缘膜26。然后，利用公知的光刻技术，通过使用了例如CHF3或CF4系气体的干蚀刻，在层间绝缘膜26上形成接触孔27、28、29。在接触孔27、28、29上选择性地形成包含例如铝-硅膜、铝-硅-铜膜、铝-铜膜等的铝合金膜，并形成源极电极30、栅极电极布线层32、漏极电极34。 
通过以上的工序，形成半导体装置100。另外，在需要向栅极电极1 2掺入杂质的情况下，可以在如图10A所示的聚硅膜沉积的那一刻，通过离子注入来进行，也可以通过利用含有掺杂剂的气体的热处理来进行。或者也可以在注入用于形成图11B所示的源极层6以及漏极接触层18的高浓度硼离子时，通过同时进行离子注入来进行。 
图13是表示作为以往的例子的半导体装置和实施方式1的半导体装置100的栅极宽度方向端部的耐压值的变化的图形。在图13中，图中左侧是以往例的结果，图中右侧是实施方式1的半导体装置100的结果，表示了各自的漏极·源极间耐压与距本体层4的边界面的场绝缘膜22端部的距离的关系。另外，图形的横坐标是将本体层4的边界面的所规定位置作为基准位置(0，0)的情况下从基准位置偏离的量，远离场绝缘膜22的方向为正(+)。 
若用作为目标的耐压值进行规范化，则如图13所示，在以往例中，栅极宽度方向端部E的耐压约小于1.1，与此相对，实施方式1中约为1.2。因此，提高了半导体装置100的栅极宽度方向的耐压性。另外，在例如作为目标的漏极·源极间耐压为1.0的情况下，可以得到目标耐压以上的耐 压的本体层4的边界范围(耐压界限)，在实施方式1中，与以往例相比，有较大幅度提高。因此，可以回避本体层4形成时的提高离子注入精度的要求。 
如上所述，实施方式1的半导体装置100，在栅极绝缘膜10的栅极宽度方向端部E处，在与本体层4的边界面相接的至少一部分，设置了膜厚比栅极长度方向的沟道区域CH上部更厚的厚膜部。由此，可以缓和栅极宽度方向端部区域的电场集中，其结果，可以提高半导体装置100的耐压性。 
另外，由于栅极宽度方向端部的耐压性提高，因此扩大了栅极宽度方向端部的本体层·漏极层间距的允许范围(耐压界限)。因此，可以回避本体层4形成时的提高离子注入精度的要求，并简化了半导体装置100的制造工序。其结果，可以抑制半导体装置100的制造成本的增加。 
另外，由于，厚膜部24的形成是利用例如高耐压MOS晶体管等其他装置的栅极氧化膜形成时的热氧化而进行的，所以，利用本实施方式的制造工序数不会增加，因此可以抑制制造成本的增加。 
(实施方式2) 
在实施方式1中，虽然在比栅极绝缘膜10的栅极宽度方向端部E的扩散层8更靠端部侧设置了厚膜部24，但在实施方式2中，设置厚膜部24的区域与实施方式1不同。对其他与实施方式1同样的结构标记相同的符号，适当地省略其说明。 
图14是实施方式2的半导体装置100的概略俯视图。 
如图14所示，在本实施方式中，在栅极宽度方向端部E，在与栅极绝缘膜10的下面相接的本体层4的边界面的角落部上设置了厚膜部24。 
在半导体装置100中，在栅极绝缘膜10的栅极宽度方向端部E的本体层4的边界面的角落部，漂移层14等的杂质浓度特别容易增加，并有发生电场集中的倾向。在本实施方式中，通过在该角落部设置厚膜部24，可以有效地缓和电场集中，其结果，半导体装置100的耐压性得到提高。 
(实施方式3) 
实施方式3的半导体装置100的设置厚膜部24的区域与实施方式1和2不同。对于其他与实施方式1相同的结构标注了相同的符号，适当地 省略其说明。 
图15A以及图15B是实施方式3的半导体装置100的概略俯视图。 
如图15A所示，在本实施方式中，配合栅极绝缘膜10的栅极宽度方向端部E的本体层4的边界面，在与场绝缘膜22相接的区域，大致U字形地设置了厚膜部24。即，在栅极绝缘膜10的栅极宽度方向端部E，以包围扩散层8的方式将厚膜部24设置成大致U字形。 
像这样，在栅极绝缘膜10的栅极宽度方向端部E，通过将厚膜部24设置成大致U字形，可以缓和栅极宽度方向端部E的栅极宽度方向以及栅极长度方向的电场集中。其结果，半导体装置100的耐压性得到进一步提高。 
另外，如图15B所示，不仅在与场绝缘膜22相接的区域，也在包括与扩散层8相接的区域，全部设置厚膜部24。由此，可以在栅极宽度方向端部E，更有效地缓和所发生的电场集中，另外，由于厚膜部24的面积大，所以可以提高本体层4的扩散范围的自由度。 
(实施方式4) 
实施方式4的半导体装置100的设置厚膜部24的区域，与实施方式1至3不同。对于其他与实施方式1相同的结构标注相同的符号，适当省略其说明。 
图16是实施方式4的半导体装置100的概略俯视图。 
如图16所示，在本实施方式中，在栅极绝缘膜10的栅极宽度方向端部E，在包括扩散层8的上部区域的栅极宽度方向端部E，全部设置厚膜部24。 
这样，通过在栅极宽度方向端部E存在的扩散层8的上部设置厚膜部24，在扩散层8的形成工序中，厚膜部24可以发挥作为掩模的功能，可以减少向外延层3注入的高浓度P型杂质的量。由此，在栅极绝缘膜10的栅极宽度方向端部E，可以扩大源极层6和漂移层14之间的空乏层的范围。因此，栅极绝缘膜10的栅极宽度方向端部E的耐压性得到进一步提高，其结果，半导体装置100的耐压性得到进一步提高。 
本发明，不仅限于上述各实施方式，也可以根据本领域技术人员的知识，加入各种设计变更等的变形，加入了这种变形的实施方式也包括在本 发明的范围之内。 
例如，也可以是如图17所示采用以下的结构：半导体装置100不包括场绝缘膜22，在场绝缘膜22的形成区域，形成厚膜部24。即使在这种情况下，由于在栅极宽度方向端部E，在与本体层4的边界面相接的至少一部分，具有膜厚比栅极长度方向的沟道区域CH上部还要厚的厚膜部24，所以可以得到与上述各实施方式相同的效果。图17是与沿着变形例的半导体装置100的图1的B-B线的剖面对应的概略剖面图。 

Claims (8)

1.一种半导体装置，其特征为，具有：
半导体层；
本体层，其包括在上述半导体层表面形成的沟道区域；
第1杂质扩散区域，其以与上述本体层重叠的方式在上述半导体层表面形成；
在上述半导体层上形成的栅极绝缘膜；
栅极电极，其在包括上述沟道区域上的上述半导体层上，隔着上述栅极绝缘膜形成；
在上述半导体层形成的漂移层；和
第2杂质扩散区域，其与上述第1杂质扩散区域对置，并在上述半导体层表面形成，
上述本体层，是以在栅极宽度方向端部、其边界面与上述栅极绝缘膜的下面相接的方式设置的，
上述栅极绝缘膜，在与栅极宽度方向端部的上述本体层的边界面相接的至少一部分，具有膜厚比栅极长度方向的沟道区域上部更厚的厚膜部，
所述半导体装置还具有在上述半导体层上形成且比上述边界面更靠外侧地与上述栅极绝缘膜相接的场绝缘膜，
上述厚膜部，设置在与栅极宽度方向端部的上述场绝缘膜相接的区域，
上述栅极绝缘膜，在栅极长度方向上，不隔着上述厚膜部而与上述场绝缘膜相接。
2.根据权利要求1记载的半导体装置，其特征为：
上述栅极电极，以包围上述第1杂质扩散区域的方式形成为环状。
3.根据权利要求1记载的半导体装置，其特征为：
上述栅极绝缘膜，以包围上述第1杂质扩散区域的方式形成为环状。
4.根据权利要求1记载的半导体装置，其特征为：
上述漂移层，以包围上述本体层的方式形成为环状。
5.根据权利要求1记载的半导体装置，其特征为：
与上述栅极绝缘膜的下面相接的上述本体层的边界面为U字形，
上述厚膜部设置在上述边界面的角落部上。
6.根据权利要求2记载的半导体装置，其特征为：
与上述栅极绝缘膜的下面相接的上述本体层的边界面为U字形，
上述厚膜部设置在上述边界面的角落部上。
7.根据权利要求1记载的半导体装置，其特征为：
与上述栅极绝缘膜的下面相接的上述本体层的边界面为U字形，
上述厚膜部，配合上述边界面设置为U字形。
8.根据权利要求5记载的半导体装置，其特征为：
在被上述边界面包围的区域中，还具有以与上述本体层重叠的方式在上述半导体层表面形成的扩散层，
上述厚膜部是以从上述本体层延伸到上述扩散层上的方式设置的。
CN2009101277491A 2008-03-27 2009-03-25 半导体装置 Active CN101546781B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008084797 2008-03-27
JP2008084797A JP2009239111A (ja) 2008-03-27 2008-03-27 半導体装置
JP2008-084797 2008-03-27

Publications (2)

Publication Number Publication Date
CN101546781A CN101546781A (zh) 2009-09-30
CN101546781B true CN101546781B (zh) 2011-06-01

Family

ID=41115789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101277491A Active CN101546781B (zh) 2008-03-27 2009-03-25 半导体装置

Country Status (3)

Country Link
US (1) US7968941B2 (zh)
JP (1) JP2009239111A (zh)
CN (1) CN101546781B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359107B2 (ja) * 2008-08-11 2013-12-04 ミツミ電機株式会社 半導体装置及びその製造方法
JP2010278312A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置
CN102054774B (zh) * 2009-10-28 2012-11-21 无锡华润上华半导体有限公司 Vdmos晶体管兼容ldmos晶体管及其制作方法
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置
JP2013069861A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体装置
US8766358B2 (en) * 2012-04-24 2014-07-01 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
TWI575744B (zh) * 2012-04-24 2017-03-21 聯華電子股份有限公司 半導體結構及其製造方法
US9236471B2 (en) * 2012-04-24 2016-01-12 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
CN103383963B (zh) * 2012-05-04 2016-12-14 联华电子股份有限公司 半导体结构及其制造方法
JP6064240B2 (ja) * 2012-08-17 2017-01-25 ローム株式会社 半導体装置および半導体装置の製造方法
CN104685614B (zh) * 2012-10-16 2017-11-14 旭化成微电子株式会社 场效应晶体管以及半导体装置
TWI584439B (zh) * 2012-11-12 2017-05-21 聯華電子股份有限公司 半導體結構及其製造方法
US9224857B2 (en) * 2012-11-12 2015-12-29 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US8896057B1 (en) 2013-05-14 2014-11-25 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9461164B2 (en) 2013-09-16 2016-10-04 Infineon Technologies Ag Semiconductor device and method of manufacturing the same
US9123801B2 (en) * 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
CN104659091A (zh) * 2013-11-20 2015-05-27 上海华虹宏力半导体制造有限公司 Ldmos器件及制造方法
JP6346777B2 (ja) * 2014-04-10 2018-06-20 旭化成エレクトロニクス株式会社 半導体装置の製造方法
US20160056285A1 (en) * 2014-08-25 2016-02-25 Mediatek Inc. High-voltage metal-oxide-semiconductor transistor device with increased cutoff frequency
US9331196B2 (en) * 2014-10-02 2016-05-03 Nuvoton Technology Corporation Semiconductor device
US9761668B2 (en) * 2015-05-08 2017-09-12 Rohm Co., Ltd. Semiconductor device
JP6718733B2 (ja) * 2015-05-08 2020-07-08 ローム株式会社 半導体装置
US9941475B2 (en) * 2015-07-29 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and method for manufacturing electronic device
US9911845B2 (en) 2015-12-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage LDMOS transistor and methods for manufacturing the same
US20170243971A1 (en) * 2016-02-18 2017-08-24 Kabushiki Kaisha Toshiba Semiconductor device
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
CN108122780A (zh) * 2018-01-12 2018-06-05 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
TWI709196B (zh) * 2018-12-21 2020-11-01 新唐科技股份有限公司 半導體裝置及其形成方法
US11476326B2 (en) * 2019-01-21 2022-10-18 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7157691B2 (ja) * 2019-03-20 2022-10-20 株式会社東芝 半導体装置
CN112397567A (zh) * 2019-08-16 2021-02-23 天津大学 一种具有p型横向变掺杂区的高压resurf ldmos器件
CN112397568A (zh) * 2019-08-16 2021-02-23 天津大学 一种具有n型与p型双重变掺杂顶层区的高压resurf ldmos器件
CN112420804A (zh) * 2019-08-21 2021-02-26 天津大学 一种具有p型双重补偿结构的高压resurf ldmos器件
CN112420846B (zh) * 2020-12-04 2023-03-14 重庆邮电大学 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395746A (zh) * 2000-11-21 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
CN1422442A (zh) * 2000-03-30 2003-06-04 皇家菲利浦电子有限公司 具有改进的导通状态特性的高压薄膜晶体管及其制造方法
CN1720622A (zh) * 2002-12-09 2006-01-11 半导体元件工业有限责任公司 垂直mos功率晶体
CN1755944A (zh) * 2004-10-01 2006-04-05 恩益禧电子股份有限公司 包括ldmos晶体管的半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3218267B2 (ja) * 1994-04-11 2001-10-15 新電元工業株式会社 半導体装置
EP0841702A1 (en) * 1996-11-11 1998-05-13 STMicroelectronics S.r.l. Lateral or vertical DMOSFET with high breakdown voltage
EP0965145B1 (en) 1997-12-24 2011-09-21 Nxp B.V. A high voltage thin film transistor with improved on-state characteristics and method for making same
JP2002314065A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
JP2003168796A (ja) * 2001-11-30 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4171251B2 (ja) * 2002-07-02 2008-10-22 三洋電機株式会社 半導体装置及びその製造方法
JP3897801B2 (ja) * 2005-08-31 2007-03-28 シャープ株式会社 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路
JP2008091689A (ja) * 2006-10-03 2008-04-17 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1422442A (zh) * 2000-03-30 2003-06-04 皇家菲利浦电子有限公司 具有改进的导通状态特性的高压薄膜晶体管及其制造方法
CN1395746A (zh) * 2000-11-21 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
CN1720622A (zh) * 2002-12-09 2006-01-11 半导体元件工业有限责任公司 垂直mos功率晶体
CN1755944A (zh) * 2004-10-01 2006-04-05 恩益禧电子股份有限公司 包括ldmos晶体管的半导体器件

Also Published As

Publication number Publication date
CN101546781A (zh) 2009-09-30
US20090242981A1 (en) 2009-10-01
JP2009239111A (ja) 2009-10-15
US7968941B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
CN101546781B (zh) 半导体装置
US7663186B2 (en) Semiconductor device
TWI417965B (zh) 具有自我偏壓電極的橫向功率裝置
US7858478B2 (en) Method for producing an integrated circuit including a trench transistor and integrated circuit
TWI618251B (zh) 半導體裝置
US8525259B2 (en) Semiconductor device
US8030704B2 (en) Method of manufacturing semiconductor device
US7652327B2 (en) Semiconductor device and manufacturing method for semiconductor device
JP5939448B2 (ja) 半導体装置及びその製造方法
CN101241934B (zh) 半导体装置的制造方法
KR100722343B1 (ko) 반도체 장치 및 그 제조 방법
US8053820B2 (en) Semiconductor device and method of manufacturing the same
US10930776B2 (en) High voltage LDMOS transistor and methods for manufacturing the same
US7705399B2 (en) Semiconductor device with field insulation film formed therein
JP4171286B2 (ja) 半導体装置およびその製造方法
JP2010056432A (ja) 絶縁ゲート型半導体装置およびその製造方法
US7723784B2 (en) Insulated gate semiconductor device and method for manufacturing the same
JP2001119019A (ja) 半導体装置およびその製造方法
JP2009277956A (ja) 半導体装置
JP2009117412A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP3846395B2 (ja) Ｍｏｓ型半導体装置
EP0849805A1 (en) MOS type semiconductor device
JP2006093504A (ja) 半導体装置およびその製造方法
JPH04302434A (ja) Ｌｄｄ型絶縁ゲ−ト型電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant