CN101540607A - 模拟数字转换器及转换方法、固体摄像装置和照相机系统 - Google Patents

模拟数字转换器及转换方法、固体摄像装置和照相机系统 Download PDF

Info

Publication number
CN101540607A
CN101540607A CN200910127273A CN200910127273A CN101540607A CN 101540607 A CN101540607 A CN 101540607A CN 200910127273 A CN200910127273 A CN 200910127273A CN 200910127273 A CN200910127273 A CN 200910127273A CN 101540607 A CN101540607 A CN 101540607A
Authority
CN
China
Prior art keywords
voltage
signal
counter
comparator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910127273A
Other languages
English (en)
Other versions
CN101540607B (zh
Inventor
奥村健市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101540607A publication Critical patent/CN101540607A/zh
Application granted granted Critical
Publication of CN101540607B publication Critical patent/CN101540607B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供将模拟输入信号转换为数字信号的模拟数字转换器及转换方法、固体摄像装置和照相机系统，所述模拟数字转换器包括：比较器，其比较基准信号与输入信号，并且如果所述输入信号与所述基准信号一致则使输出反转；计数器，其对所述比较器的比较时间进行计数；控制电路，其监测所述比较器的输出；电压发生电路，如果由所述控制电路获得的监测结果表明所述比较器的输出处于预定电平，则所述电压发生电路根据所述监测结果产生直流电压；以及模拟加法器，其把由所述电压发生电路产生的电压加算到所述输入信号上，并把总和信号供应到所述比较器的输入端子。本发明能以高精度扩大动态范围而不会发生在AD范围之外(溢流)，并能提高转换处理速度。

Description

模拟数字转换器及转换方法、固体摄像装置和照相机系统
相关申请的交叉参考
本申请包含与2008年3月18日向日本专利局提交的日本在先专利申请JP 2008-070012的公开内容相关的主题，在此将该在先专利申请的全部内容并入本文作为参考。
技术领域
本发明涉及适用于例如由互补金属氧化物半导体(complementarymetal-oxide semiconductor，CMOS)图像传感器所代表的固体摄像装置的模拟数字(analog-to-digital，AD)转换器、AD转换方法、包括该AD转换器的固体摄像装置和照相机系统。
背景技术
近年来，人们已经注意到将CMOS图像传感器作为固体摄像装置(图像传感器)，以替代电荷耦合器件(charge-coupled device，CCD)图像传感器。
这是因为，CMOS图像传感器克服了CCD图像传感器的如下问题：制造CCD像素必须采用专门的制造过程，CCD图像传感器的工作必须使用多个电源电压，并且由于必须以组合的方式操作多个周边集成电路(integrated circuit，IC)，因此包括该CCD图像传感器的系统变得非常复杂。
CMOS图像传感器能够采用与普通CMOS IC制造过程一样的过程而被制造出来。此外，CMOS图像传感器能够被单电源驱动。另外，使用CMOS过程的模拟电路和逻辑电路能够混用在单芯片中，从而使周边IC的数量减少。也就是说，CMOS传感器具有很大的优势。
CCD图像传感器的输出电路通常是使用具有浮动扩散层(floatingdiffusion，FD)的FD放大器的1沟道(ch)输出。
反之，CMOS图像传感器在各个像素中具有FD放大器，并且通常采用列并行输出方案，该列并行输出方案从像素阵列中选择一行并同时输出沿列方向从所选行的像素中读出的信号。
由于使用布置在各像素中的FD放大器难以获得足够的驱动功率，因此必须降低数据率。在这点上，并行处理被认为是有利的。
下面，说明普通的CMOS图像传感器。
图1示出了CMOS图像传感器中的像素的示例，该像素包括四个晶体管。
像素10例如包括用作光电变换器的光电二极管11。像素10具有用于光电二极管11的四个晶体管，即用作有源元件的传输晶体管12、放大晶体管13、选择晶体管14和复位晶体管15。
光电二极管11将入射光转换为电荷(在此示例中为电子)，该电荷的数值与入射光的量对应。
传输晶体管12连接在光电二极管11与FD之间。通过传输控制线LTx将驱动信号提供到传输晶体管12的栅极(传输栅极)，由此，把使用光电二极管11进行光电转换而获得的电子传输到FD。
放大晶体管13的栅极与FD连接。放大晶体管13通过选择晶体管14与信号线LSGN连接，并且与设置在像素10外部的恒定电流源16一起构成源极跟随器。
通过选择控制线LSEL将地址信号提供到选择晶体管14的栅极。当选择晶体管14导通(ON)时，放大晶体管13将FD的电位放大，并对应于此电位将电压输出到输出(垂直)信号线LSGN。从像素10输出的信号电压通过信号线LSGN而被输出到像素信号读出电路。
复位晶体管15连接在电源线LVDD与FD之间。通过复位控制线LRST将复位信号提供到复位晶体管15的栅极，由此，复位晶体管15使FD的电位复位至电源线LVDD的电位。
更具体地说，当使像素10复位时，传输晶体管12导通，从而使累积在光电二极管11中的电荷放电。接着，传输晶体管12断开(OFF)，且光电二极管11将光信号转换为电荷并累积该电荷。
在读出时，复位晶体管15导通，从而使FD复位。然后，复位晶体管15断开，且那时的FD的电压通过放大晶体管13和选择晶体管14而被输出。该输出作为P相输出。
接着，传输晶体管12导通，从而将累积在光电二极管11中的电荷传输到FD。那时的FD的电压通过放大晶体管13而被输出。该输出作为D相输出。
D相输出与P相输出之间的差分(difference)作为图像信号。因此，从图像信号中不但能除去各像素的输出的直流(direct current，DC)成分的差异，而且能除去FD复位噪声。
由于例如传输晶体管12的栅极、选择晶体管14的栅极和复位晶体管15的栅极以行为单位相互连接，因此对包括在一行中的全部像素同时进行上述操作。
人们已经提出了列并行输出CMOS图像传感器中的各种像素信号读出(输出)电路。最先进类型中的一种类型是包括各列的模拟数字转换器(以下缩写为“ADC”)并且获得像素信号作为数字信号的类型。
例如在W.Yang等所著的“An Integrated 800×600 CMOS ImageSystem(集成800×600 CMOS图像系统)”″(ISSCC Digest of TechnicalPapers，304-305页，1999年2月)和日本专利申请公开公报No.2005-278135中，披露了具有这种列并行ADC的CMOS图像传感器。
图2是示出了具有列并行ADC的固体摄像装置(CMOS图像传感器)的示例性结构的框图。
如图2所示，固体摄像装置20包括用作摄像部的像素部21、垂直扫描电路22、水平传输扫描电路23、时序控制电路24、ADC组25、数字模拟转换器(以下缩写为“DAC”)26、放大器(采样/保持(S/H))电路27和信号处理电路28。
像素部21包括呈矩阵布置的像素。各个像素例如如图1所示包括光电二极管和内置放大器。
在固体摄像装置20中，用于生成内部时钟信号的时序控制电路24、用于控制行地址和行扫描的垂直扫描电路22以及用于控制列地址和列扫描的水平传输扫描电路23被布置为用于从像素部21依次读出信号的控制电路。
ADC组25包括多列的ADC。各个ADC包括：比较器25-1，其比较基准电压Vslop与通过各条垂直信号线从各行像素获得的模拟信号中的对应信号，该基准电压Vslop具有通过把由DAC 26产生的基准电压改变为阶段状电压(stepped voltage)而获得的斜坡波形；对比较时间进行计数的计数器25-2；以及保持该计数结果的锁存器25-3。
ADC组25包括列并行ADC组件，各个ADC组件具有n位数字信号转换功能。这些ADC组件对应于各条垂直信号线(列线)而布置着。
各个锁存器25-3的输出例如与2n位宽度的水平传输线29连接。
对应于水平传输线29，布置有2n个放大器电路27和信号处理电路28(图2中只示出了一个放大器电路27和一个信号处理电路28)。
在ADC组25中，布置在各列中的各个比较器25-1使被读出到对应垂直信号线的模拟信号与基准电压Vslop(具有某一斜度并线性变化的倾斜波形)相比。
在这种情况下，与比较器25-1同样布置在各列中的计数器25-2进行工作。当具有斜坡波形的电位Vslop与计数值一一对应地变化时，垂直信号线的电位(模拟信号)Vs1被转换为数字信号。
基准电压Vslop的变化用于将电压的变化转换为时间的变化。通过用某一周期(时钟)对那个时间进行计数，能够将电压转换为数字值。
当模拟电信号Vs1与基准电压Vslop相交时，比较器25-1的输出被反转。停止对计数器25-2的时钟信号输入，且因此完成AD转换。
在上述AD转换期间之后，水平传输扫描电路23通过水平传输线29和放大器电路27将保持在锁存器25-3中的数据输入到信号处理电路28，从而生成二维图像。
以这种方式，实现了列并行输出处理。
人们已经提出了各种技术来扩大ADC的动态范围。
为了扩大ADC的动态范围，日本专利申请公开公报No.2004-147326中的图11披露了一种技术，在该技术中，在信号输入处设置加法器电路，并且通过监测ADC的数字输出值来产生偏置电压(offset voltage)，并将该偏置电压加算到信号上。
为了扩大ADC的动态范围，文章“2007 INTERNATIONAL IMAGESENSOR WORKSHOP”(196-199页)中的图12披露了处理基准信号的技术。
此外，美国专利No.6670904中的图13示出了使用多个基准信号(倾斜信号)的技术。
日本专利申请公开公报No.2004-147326中的图11所披露的技术在AD转换之后检查输入范围。在这种情况下，除非ADC偏离该输入范围一次，否则难以确定是否已经产生了偏置电压。因此，存在着ADC会至少一次发生在AD范围之外(溢流)的缺点。
反之，为了扩大ADC的动态范围，文章“2007 INTERNATIONALIMAGE SENSOR WORKSHOP”中(196-199页)的图12所披露的技术处理(改变)基准信号。然而，使用此方法难以提高AD转换的精度。
例如，人们已经提出了用于改变基准信号的斜度的技术。在这种情况下，由于难以使P相基准信号的斜度与D相基准信号的斜度相等，因此不利的是，相关双采样(correlated double sampling，CDS)的精度下降，因而CDS自身变得困难。
美国专利No.6670904中的图13所披露的技术使用多个基准信号(倾斜信号)。通过此方法，由不同的电路产生各个基准信号，因而导致电路规模的增大。在实践中，难以使各个基准信号具有相同的斜度。因此，各基准信号具有不同的斜度并且不能很好地组合。不利的是，难以在后续级处进行校正。
发明内容
本发明期望提供一种模拟数字转换器(ADC)、一种模拟数字转换方法、一种固体摄像装置和一种照相机系统，所述模拟数字转换器能够以高精度来扩大动态范围而不会发生在AD范围之外(溢流)，并且能够提高转换处理的速度。
根据本发明的实施例，提供一种将模拟输入信号转换为数字信号的模拟数字转换器，其包括以下元件：比较器，其比较基准信号与输入信号相比，并且如果所述输入信号与所述基准信号一致则使输出反转；计数器，其对所述比较器的比较时间进行计数；控制电路，其监测所述比较器的输出；电压发生电路，如果由所述控制电路获得的监测结果表明所述比较器的输出处于预定电平，则所述电压发生电路根据所述监测结果产生直流电压；以及模拟加法器，其把由所述电压发生电路产生的电压加算到所述输入信号上，并把总和信号供应到所述比较器的输入端子。
优选地，由所述电压发生电路产生的电压和所述输入信号各自经过电容器而被供应。
优选地，所述电压发生电路能够产生多个电压，并且所述多个电压经过各自的电容器而被供应。
优选地，所述模拟数字转换器还包括数字信号校正电路，所述数字信号校正电路使用由所述控制电路获得的信号和所述计数器的输出信号来计算模拟数字转换值。
优选地，所述计数器的初始值能够被设定，并且所述模拟数字转换器还包括选择电路，所述选择电路能够根据来自所述控制电路的信号从所述计数器的多个初始值中选择任意初始值。
优选地，所述计数器包括能够进行串行输入/输出的多个触发器，并且所述计数器能够根据计数器模式和移位寄存器模式进行工作。在所述计数器模式时，所述多个触发器的各个触发器的数据输出被供应到下一级的触发器的时钟输入，如果所述比较器的输出处于预定电平，则所述计数器起到与计数器时钟信号同步的计数器的作用。在所述移位寄存器模式时，所述多个触发器是级联的(cascade-connected)，所选择的初始值被输入到所述计数器，所述计数器起到与移位寄存器时钟信号同步的移位寄存器的作用。
根据本发明的另一实施例，提供了一种模拟数字转换方法，其包括如下步骤：第一步，比较输入信号电压与基准信号电压；第二步，监测比较结果，如果所述输入信号电压小于所述基准信号电压则将一电压加算到所述输入信号电压上，并将与所加算的电压对应的计数值存储在存储器中；第三步，重复第一步和第二步，直到所述输入信号电压和所加算的电压的总电压变为大于或等于所述基准信号电压，并且在所述输入信号电压和所加算的电压的总电压变为大于或等于所述基准信号电压时保持所述总电压；第四步，将存储在所述存储器中的所述计数值设定为所述计数器中的初始值；以及第五步，比较所保持的总电压与所述基准信号电压。
优选地，所述模拟数字转换方法还包括第六步：将通过计数而获得的计数值加算到被存储在所述存储器中的所述计数值上，并输出总和计数值。
优选地，所述模拟数字转换方法还包括如下步骤：第六步，输出通过计数而获得的计数值，并输出被存储在所述存储器中的所述计数值；以及第七步，使用后续级的逻辑电路来组合在第六步中输出的各计数值。
根据本发明的另一实施例，提供一种固体摄像装置，其包括以下元件：像素部，所述像素部包括呈矩阵布置的多个像素，所述多个像素进行光电转换；以及像素信号读出电路，所述像素信号读出电路以多个像素为增量从所述像素部读出像素信号。所述像素信号读出电路包括以下元件：多个比较器，所述多个比较器对应于所述多个像素的矩阵的各列而布置着，所述多个比较器的各个比较器使输入到该比较器的读出信号的电压与基准信号的电压相比，如果所述输入信号的电压与所述基准信号的电压一致则使输出反转；以及多个控制单元，所述多个控制单元的工作分别根据所述多个比较器的输出来控制，所述多个控制单元的各个控制单元包括对所述多个比较器中的对应比较器的比较时间进行计数的计数器。所述多个控制单元的各个控制单元包括以下元件：对所述比较器的比较时间进行计数的所述计数器；控制电路，其监测所述比较器的输出；电压发生电路，如果由所述控制电路获得的监测结果表明所述比较器的输出处于预定电平，则所述电压发生电路根据所述监测结果产生直流电压；以及模拟加法器，其把由所述电压发生电路产生的电压加算到所述输入信号上，并把总和信号供应到所述比较器的输入端子。
根据本发明的另一实施例，提供一种照相机系统，其包括固体摄像装置和将目标的光学图像形成在所述固体摄像装置上的光学系统。所述固体摄像装置包括以下元件：像素部，其包括呈矩阵布置的多个像素，所述多个像素进行光电转换；以及像素信号读出电路，所述像素信号读出电路以多个像素为增量从所述像素部读出像素信号。所述像素信号读出电路包括以下元件：多个比较器，所述多个比较器对应于所述多个像素的矩阵的各列而布置着，所述多个比较器的各个比较器使输入到该比较器的读出信号的电压与基准信号的电压相比，如果所述输入信号的电压与所述电压基准信号的电压一致，则使输出反转；以及多个控制单元，所述多个控制单元的工作分别根据所述多个比较器的输出来控制，所述多个控制单元的各个控制单元包括对所述多个比较器中的对应比较器的比较时间进行计数的计数器。所述多个控制单元的各个控制单元包括以下元件：对所述比较器的比较时间进行计数的所述计数器；控制电路，其监测所述比较器的输出；电压发生电路，如果由所述控制电路获得的监测结果表明所述比较器的输出处于预定电平，则所述电压发生电路根据所述监测结果产生直流电压；以及模拟加法器，其把由所述电压发生电路产生的电压加算到所述输入信号上，并把总和信号供应到所述比较器的输入端子。
根据本发明的实施例，能够以高精度扩大动态范围而不会发生在AD范围之外(溢流)，并且能够提高转换处理的速度。
附图说明
图1是示出了CMOS图像传感器中的像素的示例的图，该像素包括四个晶体管；
图2是示出了具有列并行ADC的固体摄像装置(CMOS图像传感器)的示例性结构的框图；
图3是示出了本发明实施例具有列并行ADC的固体摄像装置(CMOS图像传感器)的示例性结构的框图；
图4是示出了第一实施例的ADC的示例性结构的框图；
图5是用于说明图4所示的ADC的工作的时序图；
图6是示出了第一实施例的ADC的第一示例性结构的电路图；
图7是用于说明图6所示的ADC的工作的时序图；
图8是示出了第一实施例的ADC的第二示例性结构的电路图；
图9是示出了第二实施例的ADC的示例性结构的框图；
图10是用于说明图9所示的ADC的工作的时序图；
图11是示出了第二实施例的ADC的示例性结构的电路图；
图12是示出了在计数器模式下的计数器中包括各开关的连接状态的结构的示意图；
图13是示出了在移位寄存器模式下的计数器中包括各开关的连接状态的结构的示意图；
图14是用于说明图11所示的ADC的工作的时序图；
图15是示出了第三实施例的ADC的示例性结构的电路图；以及
图16是示出了使用本发明实施例固体摄像装置的照相机系统的示例性结构的图。
具体实施方式
下面，参照附图说明本发明的实施例。
图3是示出了本发明实施例具有列并行ADC的固体摄像装置(CMOS图像传感器)的示例性结构的框图。
如图3所示，固体摄像装置100包括用作摄像部的像素部110、垂直扫描电路120、水平传输扫描电路130、时序控制电路140、用作像素信号读出电路的ADC组150、DAC 160、放大器(S/H)电路170、信号处理电路180和水平传输线190。在ADC组150中，并行地布置有多个ADC 200。
像素部110包括呈矩阵布置的像素。各个像素例如如图1所示包括光电二极管和内置放大器。
在固体摄像装置100中，用于生成内部时钟信号的时序控制电路140、用于控制行地址和行扫描的垂直扫描电路120以及用于控制列地址和列扫描的水平传输扫描电路130被布置为用于从像素部110依次读出信号的控制电路。
ADC组150基本上包括多列的ADC 200。各个ADC 200包括：比较器151，其比较基准电压Vslop与通过各条垂直信号线从各行像素获得的模拟信号(电位Vs1)中的对应信号，该基准电压Vslop具有通过把由DAC 160产生的基准电压改变为阶段状电压而获得的斜坡波形；以及控制单元152，其含有对比较时间进行计数的计数器。控制单元152监测比较器151的输出并根据该监测结果产生直流(DC)电压。控制单元152对所产生的DC电压和所输入的模拟信号进行模拟加法运算，并将总和信号供应到比较器151的模拟信号输入端子。
ADC组150包括列并行ADC组件，各个ADC组件具有n位数字信号转换功能。ADC组件对应于各条垂直信号线(列线)而布置着。
各个控制单元的输出例如与2n位宽度的水平传输线190连接。
对应于水平传输线190，布置有2n个放大器电路170和信号处理电路180(图3中只示出了一个放大器电路170和一个信号处理电路180)。
在ADC组150中，布置在各列中的各个比较器151使被读出到对应垂直信号线的模拟像素信号Vsig(电位Vs1)与基准电压Vslop(具有某一斜度并线性变化的倾斜波形或斜坡波形)相比。
在这种情况下，与比较器151同样布置在各列中的计数器进行工作。当具有斜坡波形的电位Vslop与计数值一一对应地变化时，垂直信号线的电位(模拟信号)Vs1被转换为数字信号。
基准电压Vslop的变化用于将电压的变化转换为时间的变化。通过用某一周期(时钟)对那个时间进行计数，能够将电压转换为数字值。
当模拟电信号Vs1与基准电压Vslop相交时，比较器151的输出被反转。停止对计数器的时钟信号输入，或者重新开始已经被停止的对计数器的时钟信号输入。因此，完成了AD转换。
在上述AD转换期间之后，水平传输扫描电路130通过水平传输线190和放大器电路170将保持在控制单元中的数据输入到信号处理电路180，从而通过进行预定的信号处理而生成二维图像。
下面，详细说明在具有该实施例特征结构的ADC组(像素信号读出电路)150中的各个ADC的结构和功能等。
第一实施例
图4是示出了第一实施例的ADC的示例性结构的框图。
参照图4，示出了ADC 200。此外，用附图标记210表示图3中所示的比较器151。
图4所示的ADC 200包括比较器210(151)、对比较器210的比较时间进行计数的计数器220、监测比较器210的输出的控制电路230、根据由控制电路230获得的监测结果而产生DC电压的电压发生电路240、与比较器210的模拟信号(Vsig)输入端子连接的电容器C1、与电压发生电路240的输出侧连接的电容器C2、对经过电容器C1的模拟信号Vsig与经过电容器C2的DC信号进行加算的模拟加法器250以及数字信号校正电路260。
在图4所示的结构中，模拟加法器250是线或(wired-OR)门。
比较器210使基准波Vref与像素信号Vsig相比。例如，当像素信号Vsig到达基准波Vref的电平时，也就是当像素信号Vsig与基准波Vref相交时，比较器210将其输出电平从低电平切换到高电平。
数字信号校正电路260具有使用控制电路230的信号S230和计数器220的信号S220来计算AD转换值的功能。
图5是用于说明图4所示的ADC的工作的时序图。
下面，参照图5说明图4所示的ADC的工作。
工作
在期间A中，将基准波Vref设定为固定电压。
在这种情况下，如果比较器210的输出是0V(低电平)，则控制电路230使用电压发生电路240来产生固定电压Va。由于设有电容器C1和C2，比较器210的输入电压按以下方式改变：
ΔVin＝C2/(C1+C2)×Va    (1)
通过重复上述操作直到比较器210的输出被反转为高电平时，ADC200的输入范围改变。
接着，在期间B中，产生了阶段状的基准电压Vref，并进行计数操作，从而进行AD转换。
然后，将与比较器210的输入电压Vin的变化量ΔVin(图5中的b)对应的计数值信息作为来自控制电路230的信号S230而发送到数字信号校正电路260。
根据计数器220的输出以及与ΔVin对应的计数值，数字信号校正电路260校正计数值并输出被校正的计数值数据。
图4所示的数字信号校正电路260的结构和功能可以是普通数字信号校正电路的结构和功能。
此外，设定图5中所示的a和b，使得a大于b，即b＜a(＝a1+a2)。
在图5中，尽管为了便于说明而使期间A和期间B具有基本上相同的长度，但实际上期间A比期间B短很多。
通过进行前述的工作，能够减少期间B中的AD转换时间。因此，能够使期间A与期间B的总时间比进行普通AD转换所花费的时间短。
例如，当a1＝a2＝(1/2)a时，能够使期间B减小到普通AD转换的期间的一半。即使当将期间A加到期间B上时，期间A与期间B的总时间也比普通情况下的时间短。
如上所述，当在列ADC固体摄像装置中使用该ADC 200时，把来自像素的输出信号作为图4所示的输入信号Vsig而输入到比较器210(151)，并把由DAC 160产生的信号作为图4所示的基准信号Vref而输入到比较器210(151)。此外，图4所示的数据输出(data output)被输入到固体摄像装置的放大器电路170。
在这种情况下，基准信号Vref对各列是共用的。
另外，数字信号校正电路260可以如图4所示那样直接连接至ADC200，或者可以设置在后续级的数字信号处理器(digital signal processor，DSP)中。
此外，不管数字信号校正电路260是如图4所示那样连接至ADC 200还是设置在后续级的DSP中，数字信号校正电路260都能够进行固体摄像装置所特有的信号处理，诸如伽玛校正(gamma correction)等。在这种情况下，具有的优点是，在该固体摄像装置中不必要进行线性补偿。
接着，下面说明第一实施例的ADC的具体示例性结构。
图6是示出了第一实施例的ADC的第一示例性结构的电路图(以下将图6所示的ADC称作“ADC 200A”)。
参照图6，计数器220包括2输入与门221和多个(在图6所示的示例中是四个)触发器222～225。
比较器210的输出S210被输入到与门221的一个输入，并且计数器时钟信号CTCK被输入到与门221的另一个输入。
与门221的输出与第一级的触发器222的时钟输入CK1连接。触发器222的数据输出Q与下一级的触发器223的时钟输入CK连接。触发器223的数据输出Q与再下一级的触发器224的时钟输入CK连接。触发器224的数据输出Q与最终级的触发器225的时钟输入CK连接。
控制电路230A包括2输入或门231以及形成移位寄存器的触发器232和233。
比较器210的输出S210被输入到或门231的一个输入，并且控制信号CTL被输入到或门231的另一个输入。
或门231的输出与触发器232的时钟输入CK连接。触发器232的数据输出Q与触发器233的时钟输入CK连接。
触发器232和233的数据输出Q是线或的，从而产生被提供给电压发生电路240A的信号S231。
电压发生电路240A包括开关241～244和连接在电源电位VDD与基准电位Vss之间的阻抗元件R240，开关241～244的端子a连接至阻抗元件R240的多个(图6所示的示例中是四个)分接头(tap)，且端子b连通地连接至电容器C2。
开关241～244响应于从控制电路230A中的移位寄存器输出的输出信号S231而选择性地导通或断开。结果，利用阻抗元件R240进行分阻而获得的电压Va经过电容器C2被供应到比较器210的模拟信号输入端子。
图7是用于说明图6所示的ADC的工作的时序图。
下面，参照图7说明图6所示的ADC的工作。
在输入信号电压Vsig的时间点上，将基准电压Vref固定为最小值。
将控制信号(时钟信号)CTL输入到控制电路230A的或门231。当输入信号Vsig大于或等于基准电压Vref的最小值时，比较器210以高电平输出信号S210。因此，控制电路230A中的移位寄存器不工作。
反之，当输入信号Vsig小于基准电压Vref的最小值时，比较器210以低电平输出信号S210。因此，控制电路230A中的移位寄存器工作，并且，根据该移位寄存器的输出信号S231，电压发生电路240A中的开关241～244导通。结果，产生了电压Va，并且如图7所示，比较器210的输入电位Vin改变。
重复上述操作，在比较器210的输出到达高电平的时间点上，控制电路230A停止工作，电压Va停止改变。
接着，将基准电压Vref设定为开始电压。将基准波Vref改变为阶段状电压，并且计数器220使用计数器时钟信号CTCK进行计数操作，从而进行AD转换。
计数器220的内部值和控制电路230A中的移位寄存器的值被读出并组合在一起，从而产生输入信号Vsig的精确AD转换值。
应当注意，电压Va不必具有相等的台阶；电压Va可以是任何方式的台阶状，只要能够识别对应于各个台阶的计数值即可。
当该ADC 200A应用于列ADC固体摄像装置时，如果对全部列共用的基准波被输入到全部列中时，则所述最小值在全部列中被设定为共用值。
根据本实施例，能够扩大ADC的动态范围。
当要对用于AD转换的基准波进行处理从而改变斜波的斜度(改变增益)时，P相和D相必须具有相同的斜度，这是很难实现的。因而进行高精度的AD转换变得困难。
对此，在本实施例中，不必对基准波Vref进行处理。因此，不会出现上述问题，因而能够进行高精度的AD转换。
当使用多个斜波(双斜度，double-slope)时，是利用不同的电路来产生这些斜波的。因而难以使斜波的斜度相等，因此，难以很好地组合这些斜波并进行精确的AD转换。
对此，在本实施例中，通过简单的加法运算就能容易地组合期间A中的计数和期间B中的计数。因此，能够进行精确的AD转换。
在改变斜波斜度的方法的情况下，除了加法和减法运算之外，还需要乘法运算，这涉及大的电路结构。
对此，在本实施例中，只需要使用小电路结构就能实现的加法和减法运算。在使用了多个斜波的方法的情况下，由于利用不同电路来产生这些斜波，因此必须使用大的电路结构。然而，在本实施例中不会出现这个问题。也就是说，根据本实施例，能够抑制电路规模的增大。
当使用普通基准信号(斜度)时，如果输入信号在第一基准信号的范围之外，则必须在第一基准信号之后接着产生第二、第三、...基准信号(对应于期间B)。必须使输入信号与不同的基准信号相比，直到输入信号变为在基准信号的范围之内。因此，进行AD转换所花费的时间较长。
对此，根据本实施例，期间A的时间比期间B的时间短。不同于前述的需要重复期间B的普通情况，只具有一个期间B的本实施例的优点在于，能够减少进行AD转换所花费的时间。
另外，现有技术在确定偏置电压的产生时存在困难，除非ADC有一次变为在输入范围之外。因此，存在着ADC至少有一次发生在AD范围之外(溢流)的问题。
对此，根据本实施例，偏置电压被加算到模拟输入信号上。因此，在不引起溢流的情况下就能扩大动态范围，并且能够提高AD转换的精度。
在使用多个基准信号(斜度信号)的技术中，这些基准信号具有不同的斜度并且不能很好地组合。结果，AD转换的精度下降。
对此，在本实施例中，在不引起上述问题的情况下就能扩大动态范围，并能提高AD转换的精度。
也就是说，根据本实施例，能够同时提高AD转换的速度和精度。
此外，根据本实施例，能够让用于产生基准信号的DAC的振幅变小，并且能够使AD转换的输入范围降低。因此，能够降低ADC和DAC的功耗。
另外，改变基准信号的方法在提高AD转换的精度时存在困难。然而，根据本实施例，能够提高AD转换的精度。
图8是示出了第一实施例的ADC的第二示例性结构的电路图。
图8所示的ADC 200B在以下方面不同于图6所示的ADC 200A。移位寄存器被用在控制电路230B中，并且触发器232和233分别输出控制信号S232和S233。在电压发生电路240B中，多个(图8所示的示例中是两个)DC信号Va1和Va2分别经过多个电容器C2和C3与比较器210的模拟信号输入端子连接。
电压发生电路240B包括开关电路245和246。
开关电路245具有连接至电源电位Va1的端子a、连接至基准电位Vss的端子b和连接至电容器C2的端子c。开关电路245根据来自控制电路230B的控制信号S232在端子c和端子a的连接以及端子c和端子b的连接之间切换。
开关电路246具有连接至电源电位Va2的端子a、连接至基准电位Vss的端子b和连接至电容器C3的端子c。开关电路246根据来自控制电路230B的控制信号S233在端子c和端子a的连接以及端子c和端子b的连接之间切换。
在图8所示的示例中，输入到比较器210中的信号的变化量如下所示：
ΔVin＝(C2/(C1+C2+C3)×Va1)+(C3/(C1+C2+C3)×Va2)    (2)
通过设定适当的电压比或电容比，能够调整比较器210的输入电压Vin。例如，如果C2＝C3并且Va1＝2×Va2，则能够获得如下的输入电压Vin的变化量：
ΔVin＝(C2/(C1+2×C2)×Va1)+(C2/(C1+2×C2)×Va2)    (3)
因此，通过组合控制电路230B中的移位寄存器的控制信号S232和S233，能够以相等的台阶改变输入电压Vin。
在图8所示的示例中，具有两个电源系统的电压发生电路240B能够按以下四个阶段来加算电压：Va1和Va2都断开；Va1导通且Va2断开；Va1断开且Va2导通；Va1和Va2都导通。也就是说，电压发生电路240B能够进行2位的电压加法运算。
第二示例性结构具有与上述第一示例性结构的优点类似的优点。
第二实施例
图9是示出了第二实施例的ADC的示例性结构的框图。
除了包括图4所示第一实施例的ADC 200的结构之外，第二实施例的ADC 200C还包括能够设定初始值的存储器270。根据来自控制电路230的信号S230，能够选择不同的计数器220初始值。
图10是用于说明图9所示的ADC的工作的时序图。
下面，参照图10说明图9所示的ADC的工作。
工作
在期间A中，将信号电压Vsig、来自电压发生电路240的电压Va和基准波Vref设定为固定电压。比较器210的输出由控制电路230确定，并且电压发生电路240的输出电压Va被切换。
当比较器210的输出是0V时，控制电路230使用电压发生电路240来产生固定电压Va，并改变ADC 200C的输入范围。
接着，在期间B′中，在设定控制电路230的基础上，把与使用电压发生电路240在那时产生的电压对应的计数值设定为计数器220中的初始值。
然后，在期间B中，产生了阶段状的基准电压Vref，并进行计数操作，从而进行AD转换。
上述对操作的说明中所给出的AD转换方法，是通过在将存储器270中的值设定为计数器220中的初始值之后进行计数而进行AD转换的方法。可选地，还能够进行以下的AD转换方法。
也就是说，例如还可采用如下方法：通过进行计数操作、使存储器270中的值和计数值进行加算并将总和输出而进行AD转换的方法，或者分别输出计数值和存储器值并使用逻辑电路来组合该计数值和该存储器值的方法。
与第一实施例相比，第二实施例能够在ADC 200C中进行前述的AD转换。
当将该ADC 200C应用于列ADC固体摄像装置时，把来自像素的输出信号作为图9所示的输入信号Vsig而输入到比较器210，并且把由DAC160产生的信号作为图9所示的基准信号Vref而输入到比较器210。此外，图9所示的数据输出被输入到固体摄像装置的放大器电路170。
在这种情况下，基准信号Vref对各列是共用的。
接着，下面说明第二实施例的ADC的具体示例性结构。
图11是示出了第二实施例的ADC的示例性结构的框图。
参照图11，计数器220D包括能够进行串行输入/输出的触发器FF0～FF(N-1)、分别布置在触发器FF0～FF(N-1)的数据输入D的输入级处的开关SW10～SW1(N-1)以及分别布置在触发器FF0～FF(N-1)的时钟输入CK的输入级处的开关SW20～SW2(N-1)。
在计数器220D中，开关SW10具有与触发器FF0的反转输出/Q(这里的“/”表示反转)相连接的端子a、与存储器270D中所包括的计数器初始值输入选择电路271的输出相连接的端子b以及与触发器FF0的数据输入D相连接的端子c。
开关SW11具有与触发器FF1的反转输出/Q相连接的端子a、与前级的触发器FF0的数据输出Q相连接的端子b以及与触发器FF1的数据输入D相连接的端子c。
类似地，开关SW1(N-1)具有与触发器FF(N-1)的反转输出/Q相连接的端子a、与前级的触发器FF(N-2)的数据输出Q相连接的端子b以及与触发器FF(N-1)的数据输入D相连接的端子c。
在计数器220D中，开关SW20具有与2输入与门280的输出相连接的端子a、与用于供应移位寄存器时钟信号SFCK的线相连接的端子b以及与触发器FF0的时钟输入CK相连接的端子c。
开关SW21具有与前级的触发器FF0的数据输出Q相连接的端子a、与用于供应移位寄存器时钟信号SFCK的线相连接的端子b以及与触发器FF1的时钟输入CK相连接的端子c。
类似地，开关SW2(N-1)具有与前级的触发器FF(N-2)的数据输出Q相连接的端子a、与用于供应移位寄存器时钟信号SFCK的线相连接的端子b以及与触发器FF(N-1)的时钟输入CK相连接的端子c。
2输入与门280具有与比较器210的输出相连接的一个输入、与用于供应计数器时钟信号CTCK的线相连接的另一输入以及与计数器220D中的开关SW20的端子a相连接的输出。
计数器220D中的开关SW10～SW1(N-1)和开关SW20～SW2(N-1)受到控制，并响应于计数器与移位寄存器之间切换信号(以下称作“切换信号”)CSSW进行切换。
对于开关SW10～SW1(N-1)和开关SW20～SW2(N-1)，如果切换信号CSSW处于高电平(计数器模式)，则端子a与端子c连接；如果切换信号CSSW处于低电平(移位寄存器模式)，则端子b与端子c连接。
图12是示出了在计数器模式下的计数器中包括各开关的连接状态的结构的示意图。
图13是示出了在移位寄存器模式下的计数器中包括各开关的连接状态的结构的示意图。
如图12所示，在计数器模式下的计数器220D中，当比较器210的输出处于高电平时，第一级的触发器FF0在时钟输入CK处接收计数器时钟信号CTCK并锁存自身的反转输出数据。
第二级以下的触发器FF1～FF(N-1)接收各自的前级触发器FF0～FF(N-2)的数据输出并锁存自身的反转输出数据。
如图13所示，在移位寄存器模式下的计数器220D中，触发器FF0～FF(N-1)是级联的(cascade-connected)，并且移位寄存器时钟信号SFCK被输入到触发器FF0～FF(N-1)的时钟输入CK。
计数器初始值输入选择电路271的输出被输入到第一级的触发器FF0的数据输入D。
控制电路230D包括2输入或门231和触发器232。
比较器210的输出S210被供应到或门231的一个输入，并且控制信号CTL被供应到或门231的另一个输入。
或门231的输出与触发器232的时钟输入CK连接。触发器232的数据输出Q作为控制信号S232而被供应到电压发生电路240D。
电压发生电路240D包括开关电路245。
开关电路245具有连接至电源电位Va的端子a、连接至基准电位Vss的端子b以及连接至电容器C2的端子c。开关电路245根据来自控制电路230D的控制信号S232在端子c和端子a的连接以及端子c和端子b的连接之间切换。
存储器270D包括计数器初始值输入选择电路271。
计数器初始值输入选择电路271具有与选择Va时的初始值输入线相连接的端子a、与通常的初始值输入线相连接的端子b以及与计数器220D中的开关SW10的端子b相连接的端子c。
计数器初始值输入选择电路271根据来自控制电路230D的控制信号S232在端子c和端子a的连接以及端子c和端子b的连接之间切换。
这样，该结构是使用了能够进行移位寄存器操作的计数器220D的示例。由于该计数器是用移位寄存器实现的，因此能够选择初始值。在前述的示例中，能够使用来自于控制电路230D的输出控制信号S232来设定两个初始值。
图14是用于说明图11所示的ADC的工作的时序图。
下面参照图14说明图11所示的ADC的工作。
工作
在期间A之前，在0V情况和Va情况的各个情况下(这是因为在本示例中由电压发生电路240D产生的电压为0V和Va；当产生了各种电压时，则在各个所产生的电压的情况下进行AD转换)进行AD转换，并且分别测量由电压发生电路240D产生的0V情况与Va情况之间的计数差分。将该计数差分保存在存储器270D中或者后续级的DSP中。
在期间A中，比较器210进行比较操作并且确定在比较器210的输出从低电平变到高电平时把一电压加算到电压发生电路240D上的操作。同时，选择了计数器初始值。
在期间B′中，设定计数器220D的初始值。在图14中，由于具有输入电压Va，因此作为计数值c的计数差分被设定为在输入电压Va时的计数器220D的初始值。
在期间B中，计数器220D进行计数操作。该计数操作的结果是被校正的(包括计数差分c的)AD转换值。
当使用电压发生电路240D的输入是Va时，图11所示的计数器初始值输入选择电路271选择了选择Va时的初始值输入，并且当使用电压发生电路240D的输入是0V时，该电路271选择了通常的初始值输入。在Va的情况下，将计数差分c作为初始值而输入到计数器220D。
该示例性结构具有与前述优点类似的优点。
第三实施例
图15是示出了第三实施例的列ADC的示例性结构的框图。
第三实施例的列ADC各自以列为单位包括存储器270E和能够被设定初始值的计数器220E。根据来自控制电路230E的信号，能够选择不同的计数器220E初始值。该阵列结构包括共用的基准信号Vref和共用的电压发生源290。
参照图15，电压发生源290对全部列是共用的，并且被布置在各列ADC的外部。由于只有一个电压发生源290，因此电路规模不会增大太多。
作为前述结构的变形，全部列可以共用一计数器初始值存储器，并且各个计数器220E的初始值可以通过各控制电路230E中的对应控制电路来选择。
可选地，该结构可以包括被全部列所共用的存储器和用于各列的存储器。计数器初始值的高阶位被存储在该共用存储器中，随不同列而不同的低阶位(约2位)被存储在该用于各列的存储器中。因此，能够校正每个列的差异。由于每个列的差异限于低阶位，因此除了具有差异的那些位之外的位被保持在共用存储器中，并且只有具有差异的那些位以列为单位而被单独保持。
除了具有与前述实施例的优点类似的优点之外，第三实施例还具有以下优点。
在列ADC的情况下，可以分别地进行校正，并因此能够抑制差异。
如上所述，根据实施例，固体摄像装置包括像素部110和以行为单位从像素部110读出数据的像素信号读出电路(ADC组)150，在该像素部110中以矩阵布置有进行光电转换的多个像素。ADC组(像素信号读出电路)150包括多列的ADC 200。各个ADC 200包括：比较器210，其比较基准电压Vslop与通过各条垂直信号线从各行像素获得的模拟信号(电位Vs1)中的对应信号，该基准电压Vslop具有通过把由DAC 160产生的基准电压改变为阶段状电压而获得的斜坡波形；以及含有对比较时间进行计数的计数器的控制单元152。控制单元152监测比较器210的输出并根据该监测结果产生DC电压。控制单元152对所产生的DC电压和所输入的模拟信号进行模拟加法运算，并将总和信号供应到比较器210的模拟信号输入端子。
在本实施例中，比较器210使输入信号电压Vsig与基准信号电压Vref相比，并且控制电路230E监测该比较结果。当输入信号电压Vsig小于基准信号电压Vref时，将一电压加算到输入信号电压Vsig上。例如，与所加算的电压对应的计数值被存储在存储器中。重复该操作，直到输入信号电压Vsig和所加算的电压的总电压变为大于或等于基准信号电压Vref。在输入信号电压Vsig和所加算的电压的总电压变为大于或等于基准信号电压Vref时，保持该总电压。把存储在存储器中的计数值设定为计数器中的初始值。使所保持的总电压与基准信号电压Vref相比。因此，能够获得以下优点。
能够扩大ADC的动态范围。
根据本实施例，能够提高AD转换的速度。另外，与改变基准波的方法相比，能够以高精度进行AD转换。
此外，能够降低ADC和DAC的功耗。
在列ADC的情况下，能够分别地进行校正，并因此能够抑制差异。
具有这些优点的固体摄像装置能够用于数码相机或摄像机中的摄像装置。
图16是示出了使用本发明实施例固体摄像装置的照相机系统的示例性结构的图。
如图16所示，照相机系统300包括采用了本实施例固体摄像装置的摄像装置310、用于将入射光导入至摄像装置310的像素区域(这形成了目标的图像)的光学系统、根据入射光在摄像面上形成图像的透镜320、用于驱动摄像装置310的驱动电路(DRV)330以及用于处理摄像装置310的输出信号Vout的信号处理电路(PRC)340。
驱动电路330包括时序发生器(图16中未图示)，该时序发生器产生各种时序信号，这些时序信号包括时钟脉冲和用于驱动摄像装置310中的电路的开始脉冲。驱动电路330使用预定的时序信号来驱动摄像装置310。
在信号处理电路340中处理的图像信号被记录在诸如存储器等记录介质上。使用打印机等装置来产生被记录在该记录介质上的图像信息的硬拷贝文本。此外，在信号处理电路340中处理的图像信号在包括液晶显示器等的监视器上被显示为运动图像。
如上所述，诸如数码照相机等摄像装置包括上述的作为摄像装置310的固体摄像装置100，从而实现高精度的照相机。
本领域技术人员应当理解，依据不同的设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (19)

1.一种将模拟输入信号转换为数字信号的模拟数字转换器，其包括：
比较器，其比较基准信号与输入信号，并且如果所述输入信号与所述基准信号一致则使输出反转；
计数器，其对所述比较器的比较时间进行计数；
控制电路，其监测所述比较器的输出；
电压发生电路，如果由所述控制电路获得的监测结果表明所述比较器的输出处于预定电平，则所述电压发生电路根据所述监测结果产生直流电压；以及
模拟加法器，其把由所述电压发生电路产生的电压加算到所述输入信号上，并把总和信号供应到所述比较器的输入端子。
2.如权利要求1所述的模拟数字转换器，其中，由所述电压发生电路产生的电压和所述输入信号各自经过电容器而被供应。
3.如权利要求2所述的模拟数字转换器，其中，所述电压发生电路能够产生多个电压，
并且所述多个电压经过各自的电容器而被供应。
4.如权利要求1所述的模拟数字转换器，其还包括数字信号校正电路，所述数字信号校正电路使用由所述控制电路获得的信号和所述计数器的输出信号来计算模拟数字转换值。
5.如权利要求1所述的模拟数字转换器，其中，所述计数器的初始值能够被设定，
并且所述模拟数字转换器还包括选择电路，所述选择电路能够根据来自所述控制电路的信号从所述计数器的多个初始值中选择任意初始值。
6.如权利要求5所述的模拟数字转换器，其中，所述计数器包括能够进行串行输入/输出的多个触发器，并且所述计数器能够根据计数器模式和移位寄存器模式进行工作，
在所述计数器模式时，所述多个触发器的各个触发器的数据输出被供应到下一级的触发器的时钟输入，如果所述比较器的输出处于预定电平，则所述计数器起到与计数器时钟信号同步的计数器的作用，
而在所述移位寄存器模式时，所述多个触发器是级联的，所选择的初始值被输入到所述计数器，所述计数器起到与移位寄存器时钟信号同步的移位寄存器的作用。
7.一种模拟数字转换方法，其包括以下步骤：
第一步，比较输入信号电压与基准信号电压；
第二步，监测比较结果，如果所述输入信号电压小于所述基准信号电压则将一电压加算到所述输入信号电压上，并将与所加算的电压对应的计数值存储在存储器中；
第三步，重复第一步和第二步，直到所述输入信号电压和所加算的电压的总电压变为大于或等于所述基准信号电压，并且在所述输入信号电压和所加算的电压的总电压变为大于或等于所述基准信号电压时保持所述总电压；
第四步，将存储在所述存储器中的所述计数值设定为所述计数器中的初始值；以及
第五步，比较所保持的总电压与所述基准信号电压。
8.如权利要求7所述的模拟数字转换方法，其还包括第六步：将通过计数而获得的计数值加算到被存储在所述存储器中的所述计数值上，并输出总和计数值。
9.如权利要求7所述的模拟数字转换方法，其还包括如下步骤：
第六步，输出通过计数而获得的计数值，并输出被存储在所述存储器中的所述计数值；以及
第七步，使用后续级的逻辑电路来组合在第六步中输出的各计数值。
10.一种固体摄像装置，其包括：像素部，所述像素部包括呈矩阵布置的多个像素，所述多个像素进行光电转换；以及像素信号读出电路，所述像素信号读出电路以多个像素为增量从所述像素部读出像素信号，
其中，所述像素信号读出电路包括：
多个比较器，所述多个比较器对应于所述多个像素的矩阵的各列而布置着，所述多个比较器的各个比较器使输入到该比较器的读出信号的电压与基准信号的电压相比，如果所述输入信号的电压与所述基准信号的电压一致，则使输出反转；以及
多个控制单元，所述多个控制单元的工作分别根据所述多个比较器的输出来控制，所述多个控制单元的各个控制单元包括对所述多个比较器中的对应比较器的比较时间进行计数的计数器，
并且所述多个控制单元的各个控制单元包括：
对所述比较器的比较时间进行计数的所述计数器；
控制电路，其监测所述比较器的输出；
电压发生电路，如果由所述控制电路获得的监测结果表明所述比较器的输出处于预定电平，则所述电压发生电路根据所述监测结果产生直流电压；以及
模拟加法器，其把由所述电压发生电路产生的电压加算到所述输入信号上，并把总和信号供应到所述比较器的输入端子。
11.如权利要求10所述的固体摄像装置，其中，由所述电压发生电路产生的电压和所述输入信号各自经过电容器而被供应。
12.如权利要求11所述的固体摄像装置，其中，所述电压发生电路能够产生多个电压，
并且所述多个电压经过各自的电容器而被供应。
13.如权利要求10所述的固体摄像装置，其还包括数字信号校正电路，所述数字信号校正电路使用由所述控制电路获得的信号和所述计数器的输出信号来计算模拟数字转换值。
14.如权利要求10所述的固体摄像装置，其中，所述计数器的初始值能够被设定，
并且所述固体摄像装置还包括选择电路，所述选择电路能够根据来自所述控制电路的信号从所述计数器的多个初始值中选择任意初始值。
15.如权利要求14所述的固体摄像装置，其还包括用于保持所述计数器的初始值并被全部列共用的存储器，
其中，以列为单位，所述初始值通过所述控制电路来选择。
16.如权利要求14所述的固体摄像装置，其还包括：
用于保持所述计数器的初始值的高阶位并且被全部列共用的存储器；以及
用于保持所述计数器的初始值的低阶位并且被设置用于各列的存储器，
其中，以列为单位，所述初始值通过所述控制电路来选择。
17.如权利要求14所述的固体摄像装置，其中，所述计数器包括能够进行串行输入/输出的多个触发器，并且所述计数器能够根据计数器模式和移位寄存器模式进行工作，
在所述计数器模式时，所述多个触发器的各个触发器的数据输出被供应到下一级的触发器的时钟输入，如果所述比较器的输出处于预定电平，则所述计数器起到与计数器钟信号同步的计数器的作用，
而在所述移位寄存器模式时，所述多个触发器是级联的，所选择的初始值被输入到所述计数器，所述计数器起到与移位寄存器时钟信号同步的移位寄存器的作用。
18.如权利要求10所述的固体摄像装置，其还包括被全部列共用的电压发生源。
19.一种照相机系统，其包括固体摄像装置和将目标的光学图像形成在所述固体摄像装置上的光学系统，
其中，所述固体摄像装置包括：像素部，所述像素部包括呈矩阵布置的多个像素，所述多个像素进行光电转换；以及像素信号读出电路，所述像素信号读出电路以多个像素为增量从所述像素部读出像素信号，
所述像素信号读出电路包括：
多个比较器，所述多个比较器对应于所述多个像素的矩阵的各列而布置着，所述多个比较器的各个比较器使输入到该比较器的读出信号的电压与基准信号的电压相比，如果所述输入信号的电压与所述电压基准信号的电压一致，则使输出反转；以及
多个控制单元，所述多个控制单元的工作分别根据所述多个比较器的输出来控制，所述多个控制单元的各个控制单元包括对所述多个比较器中的对应比较器的比较时间进行计数的计数器，
并且所述多个控制单元的各个控制单元包括：
对所述比较器的比较时间进行计数的所述计数器；
控制电路，其监测所述比较器的输出；
电压发生电路，如果由所述控制电路获得的监测结果表明所述比较器的输出处于预定电平，则所述电压发生电路根据所述监测结果产生直流电压；以及
模拟加法器，其把由所述电压发生电路产生的电压加算到所述输入信号上，并把总和信号供应到所述比较器的输入端子。
CN2009101272731A 2008-03-18 2009-03-17 模拟数字转换器及转换方法、固体摄像装置和照相机系统 Expired - Fee Related CN101540607B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008070012 2008-03-18
JP2008-070012 2008-03-18
JP2008070012A JP4569647B2 (ja) 2008-03-18 2008-03-18 Ａｄ変換装置、ａｄ変換方法、固体撮像素子、およびカメラシステム

Publications (2)

Publication Number Publication Date
CN101540607A true CN101540607A (zh) 2009-09-23
CN101540607B CN101540607B (zh) 2012-12-12

Family

ID=40757021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101272731A Expired - Fee Related CN101540607B (zh) 2008-03-18 2009-03-17 模拟数字转换器及转换方法、固体摄像装置和照相机系统

Country Status (6)

Country Link
US (1) US8269872B2 (zh)
EP (1) EP2104235B1 (zh)
JP (1) JP4569647B2 (zh)
KR (1) KR101574577B1 (zh)
CN (1) CN101540607B (zh)
TW (1) TWI390854B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263910A (zh) * 2010-05-25 2011-11-30 奥林巴斯株式会社 数据选择电路、传送电路、斜波生成电路和固体摄像装置
CN102636696A (zh) * 2012-05-07 2012-08-15 上海萌芯电子科技有限公司 一种开关电容型模数转换器输入阻抗的测试方法
CN103001642A (zh) * 2011-09-15 2013-03-27 佳能株式会社 A/d转换器和固态成像装置
CN103096003A (zh) * 2013-02-07 2013-05-08 江苏思特威电子科技有限公司 成像装置及其成像方法
CN103197713A (zh) * 2013-02-07 2013-07-10 成都芯源系统有限公司 电流信号产生电路和电流补偿装置
CN105868148A (zh) * 2015-02-10 2016-08-17 飞思卡尔半导体公司 可重构的串行和脉冲宽度调制接口
CN106331522A (zh) * 2015-10-27 2017-01-11 北京智谷睿拓技术服务有限公司 图像采集控制方法和装置、图像采集设备
CN106353835A (zh) * 2015-07-13 2017-01-25 阿自倍尔株式会社 光电传感器
CN106921838A (zh) * 2017-02-09 2017-07-04 天津大学 带有混合cds的cmos图像传感器列级adc
CN109716756A (zh) * 2016-08-08 2019-05-03 索尼半导体解决方案公司 摄像装置和电子设备
CN110352561A (zh) * 2017-02-28 2019-10-18 索尼半导体解决方案公司 模拟数字转换器、固态成像元件和电子设备

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4661891B2 (ja) * 2008-03-18 2011-03-30 ソニー株式会社 Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP5434502B2 (ja) * 2009-11-13 2014-03-05 ソニー株式会社 固体撮像素子およびその駆動方法、カメラシステム
JP5371808B2 (ja) * 2010-01-26 2013-12-18 ルネサスエレクトロニクス株式会社 マイクロコンピュータ、半導体装置及びマイクロコンピュータ応用機器
CN102170534B (zh) * 2010-02-25 2013-08-28 英属开曼群岛商恒景科技股份有限公司 应用于影像传感器的处理器以及影像系统
KR20110129543A (ko) * 2010-05-26 2011-12-02 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 장치들
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5697371B2 (ja) 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
JP5751766B2 (ja) 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
JP5656484B2 (ja) * 2010-07-07 2015-01-21 キヤノン株式会社 固体撮像装置および撮像システム
KR101648066B1 (ko) * 2010-10-22 2016-08-12 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
JP5801665B2 (ja) 2011-09-15 2015-10-28 キヤノン株式会社 固体撮像装置、ａ／ｄ変換器およびその制御方法
JP5941783B2 (ja) * 2012-08-03 2016-06-29 オリンパス株式会社 撮像装置
JP6103934B2 (ja) * 2012-12-28 2017-03-29 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
US20140198195A1 (en) * 2013-01-17 2014-07-17 Electronics And Telecommunications Research Institute Terahertz health checker
US9325923B2 (en) 2013-03-14 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods to mitigate transient current for sensors
CN104052943B (zh) * 2013-03-14 2018-07-10 台湾积体电路制造股份有限公司 用于降低传感器的瞬态电流的系统和方法
JP6478488B2 (ja) * 2014-06-18 2019-03-06 キヤノン株式会社 Ａｄ変換装置及び固体撮像装置
JP6589868B2 (ja) * 2014-08-19 2019-10-16 ソニー株式会社 固体撮像素子および電子機器
JP6579744B2 (ja) * 2014-11-28 2019-09-25 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法
TWI669964B (zh) * 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
CN111541453B (zh) * 2017-10-11 2023-09-29 科技创意有限公司 时域a/d转换器组
KR102384867B1 (ko) 2017-10-16 2022-04-08 삼성전자주식회사 증폭기, 이를 포함하는 아날로그-디지털 변환 회로 및 이미지 센서
US10652492B1 (en) * 2019-02-12 2020-05-12 Smartsens Technology (Cayman) Co., Ltd. CMOS image sensor with improved column data shift readout
JP7064537B2 (ja) * 2020-07-29 2022-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びこれの制御方法
KR20220033255A (ko) * 2020-09-09 2022-03-16 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이미지 센서

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849775A (en) * 1972-10-24 1974-11-19 Westinghouse Electric Corp Ac analog to digital converter
NZ215959A (en) * 1985-04-29 1990-01-29 Ishida Scale Mfg Co Ltd Double integral a/d converter with auto-zero offset correction
JPH0583135A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd ２重積分型ａ／ｄコンバータ
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
JP2003198371A (ja) * 2001-12-26 2003-07-11 Nec Microsystems Ltd Ａ／ｄコンバータ
US6670904B1 (en) * 2002-08-22 2003-12-30 Micron Technology, Inc. Double-ramp ADC for CMOS sensors
US6639539B1 (en) 2002-10-22 2003-10-28 Bei Technologies, Inc. System and method for extending the dynamic range of an analog-to-digital converter
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP2007132905A (ja) * 2005-11-14 2007-05-31 Yokogawa Electric Corp Ｉｃテスタ
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
JP2008054256A (ja) * 2006-08-28 2008-03-06 Sanyo Electric Co Ltd アナログデジタル変換器およびそれを用いた撮像回路
JP4698537B2 (ja) 2006-09-13 2011-06-08 三菱電機株式会社 冷蔵庫
JP2009218964A (ja) * 2008-03-11 2009-09-24 Sanyo Electric Co Ltd アナログデジタル変換回路およびそれを搭載した撮像装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263910A (zh) * 2010-05-25 2011-11-30 奥林巴斯株式会社 数据选择电路、传送电路、斜波生成电路和固体摄像装置
CN102263910B (zh) * 2010-05-25 2015-01-21 奥林巴斯株式会社 数据选择电路、传送电路、斜波生成电路和固体摄像装置
US9083906B2 (en) 2011-09-15 2015-07-14 Canon Kabushiki Kaisha A/D converter and solid-state imaging apparatus with offset voltage correction
CN103001642A (zh) * 2011-09-15 2013-03-27 佳能株式会社 A/d转换器和固态成像装置
CN103001642B (zh) * 2011-09-15 2015-12-02 佳能株式会社 A/d转换器和固态成像装置
CN102636696A (zh) * 2012-05-07 2012-08-15 上海萌芯电子科技有限公司 一种开关电容型模数转换器输入阻抗的测试方法
CN102636696B (zh) * 2012-05-07 2014-04-09 上海萌芯电子科技有限公司 一种开关电容型模数转换器输入阻抗的测试方法
CN103096003B (zh) * 2013-02-07 2016-04-27 江苏思特威电子科技有限公司 成像装置及其成像方法
CN103197713B (zh) * 2013-02-07 2015-04-15 成都芯源系统有限公司 电流信号产生电路和电流补偿装置
CN103197713A (zh) * 2013-02-07 2013-07-10 成都芯源系统有限公司 电流信号产生电路和电流补偿装置
CN103096003A (zh) * 2013-02-07 2013-05-08 江苏思特威电子科技有限公司 成像装置及其成像方法
CN105868148A (zh) * 2015-02-10 2016-08-17 飞思卡尔半导体公司 可重构的串行和脉冲宽度调制接口
CN105868148B (zh) * 2015-02-10 2020-10-23 恩智浦美国有限公司 可重构的串行和脉冲宽度调制接口
CN106353835A (zh) * 2015-07-13 2017-01-25 阿自倍尔株式会社 光电传感器
CN106353835B (zh) * 2015-07-13 2018-09-25 阿自倍尔株式会社 光电传感器
CN106331522A (zh) * 2015-10-27 2017-01-11 北京智谷睿拓技术服务有限公司 图像采集控制方法和装置、图像采集设备
CN106331522B (zh) * 2015-10-27 2019-04-26 北京智谷睿拓技术服务有限公司 图像采集控制方法和装置、图像采集设备
CN109716756A (zh) * 2016-08-08 2019-05-03 索尼半导体解决方案公司 摄像装置和电子设备
CN106921838A (zh) * 2017-02-09 2017-07-04 天津大学 带有混合cds的cmos图像传感器列级adc
CN110352561A (zh) * 2017-02-28 2019-10-18 索尼半导体解决方案公司 模拟数字转换器、固态成像元件和电子设备
CN110352561B (zh) * 2017-02-28 2024-02-13 索尼半导体解决方案公司 模拟数字转换器、固态成像元件和电子设备

Also Published As

Publication number Publication date
JP2009225324A (ja) 2009-10-01
EP2104235B1 (en) 2013-11-06
JP4569647B2 (ja) 2010-10-27
CN101540607B (zh) 2012-12-12
US20090237535A1 (en) 2009-09-24
TWI390854B (zh) 2013-03-21
KR101574577B1 (ko) 2015-12-04
TW200950349A (en) 2009-12-01
KR20090100251A (ko) 2009-09-23
US8269872B2 (en) 2012-09-18
EP2104235A1 (en) 2009-09-23

Similar Documents

Publication Publication Date Title
CN101540607B (zh) 模拟数字转换器及转换方法、固体摄像装置和照相机系统
JP3904111B2 (ja) 固体撮像装置及びその信号処理方法
US7875842B2 (en) Solid state image pickup element and camera system
JP5359521B2 (ja) バイナリ値変換回路およびその方法、ａｄ変換装置、固体撮像素子、並びにカメラシステム
US8130295B2 (en) Analog-to-digital converter, solid-state image pickup device, and camera system
CN101867374B (zh) 模拟数字转换器、固体摄像器件及照相机系统
US7321329B2 (en) Analog-to-digital converter and semiconductor device
US8350941B2 (en) A/D converter, solid-state image sensing device, and camera system
US7911519B2 (en) Solid-state image pickup device, driving method thereof, and camera system
JP5332041B2 (ja) 固体撮像装置
JP5531797B2 (ja) 固体撮像素子およびカメラシステム
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
US7864094B2 (en) Solid-state image sensing device, imaging method, and imaging apparatus
US20070279506A1 (en) Solid-state imaging device, method of driving the same, and camera
CN104471860A (zh) 信号处理装置和方法、成像元件以及成像设备
CN106357996B (zh) 成像装置和成像系统
KR20130026393A (ko) 고체촬상장치 및 그 구동방법
JP2006025189A (ja) ディジタルノイズキャンセル機能をもつイメージセンサ
JPWO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
JP2010011056A (ja) 固体撮像素子およびカメラシステム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121212

Termination date: 20200317