CN103096003A

CN103096003A - 成像装置及其成像方法

Info

Publication number: CN103096003A
Application number: CN201310049797XA
Authority: CN
Inventors: 陈碧; 徐辰; 邵泽旭; 杨小龙
Original assignee: JIANGSU SMARTSENS TECHNOLOGY Ltd
Current assignee: SmartSens Technology Shanghai Co Ltd
Priority date: 2013-02-07
Filing date: 2013-02-07
Publication date: 2013-05-08
Anticipated expiration: 2033-02-07
Also published as: CN103096003B

Abstract

本发明涉及一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；以及多个列电路，其中每个所述列电路与所述像素阵列中的一列像素对应，其中所述列电路包括：比较器，其将来自对应列像素的信号与斜坡信号比较；以及反码计数器，其对所述比较器的输出信号进行计数和反码运算。

Description

成像装置及其成像方法

技术领域

本发明涉及成像领域，特别地涉及一种成像装置及其成像方法。

背景技术

CMOS图像传感器已经广泛地应用在许多产品中。这些产品包括手机、平板电脑、汽车以及安防监控系统等。很多应用对图像传感器都提出了很高的要求，例如在功耗、噪声以及帧率三项指标上都达到令人满意的结果。然而，目前常用的串行读取架构无法在CMOS图像传感器中实现对以上三项指标很好的优化，因此，限制了CMOS图像传感器在高端产品中的应用，例如在大阵列高端5M、8M、以及更高分辨率的传感器上的采用。

对于这一问题的传统解决方法是采用多通道串行结构。然而，由于多通道之间的系统偏差会对图像质量造成很大的影响。多通道串行结构在图像质量上无法令人满意。目前，针对这一技术问题尚没有好的解决方法。

发明内容

针对现有技术中存在的问题，根据本发明的一个方面，提出一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；以及多个列电路，其中每个所述列电路与所述像素阵列中的一列像素对应，其中所述列电路包括：比较器，其将来自对应列像素的信号与斜坡信号比较；以及反码计数器，其对所述比较器的输出信号进行计数和反码运算。

根据本发明的另一个方面，提出一种像素列电路，包括：比较器，其将来自对应列像素的信号与斜坡信号比较；以及反码计数器，其对所述比较器的输出信号进行计数和反码运算。

根据本发明的另一个方面，提出一种像素信号处理方法，包括：通过比较器将所述像素信号与来自斜坡信号发生器的斜坡信号进行比较；通过“与”门将比较器的输出信号与时钟信号进行逻辑“与”的运算，输出时钟脉冲信号序列；通过反码计数器对经过“与”门后的时钟脉冲信号序列进行计数，并且在下一个时钟脉冲信号序列到来之前，利用反码计数器对计数的结果进行反码运算。

根据本发明的另一个方面，提出一种成像方法，包括：像素中的存储区域被重置，产生重置采样信号；将重置采样信号与来自斜坡信号发生器的斜坡信号进行比较，输出第一脉冲信号，其中脉冲信号的宽度代表了信号的强度；将第一脉冲信号与时钟信号进行逻辑“与”的运算，输出第一时钟脉冲信号序列，其中第一序列中时钟脉冲信号的个数代表了重置采样信号的强度；对第一时钟脉冲信号序列进行计数，并且对计数的结果进行反码运算；像素中的光电二极管被重置，产生图像采样信号；将图像采样信号与来自斜坡信号发生器的斜坡信号进行比较，输出第二脉冲信号，其中脉冲信号的宽度代表了信号的强度；将第二脉冲信号与时钟信号进行逻辑“与”的运算，输出第二时钟脉冲信号序列，其中第二序列中时钟脉冲信号的个数代表了图像采样信号的强度；对第二时钟脉冲信号序列进行计数，并累加到所述第一时钟脉冲信号序列经过反码运算后的结果上，并且对计数的结果再次进行反码运算，从而得出所述重置采样信号与所述图像采样信号之间的差值。

附图说明

下面，将结合附图对本发明的优选实施方式进行进一步详细的说明，其中：

图1是一种成像装置的结构的示意图；

图2是表示了一种代表性像素结构的示意图；

图3是表示了一种代表性像素结构的示意图；

图4是根据本发明的一个实施例基于列并行读取架构的读出电路示意图；

图5是根据本发明的一个实施例的反码计数器的电路示意图；

图6是根据本发明的一个实施例的JK触发器的电路图；

图7是图5所示的实施例的反码计数器处于“计数”状态的等效电路图；

图8是图5所示的实施例的反码计数器处于“反码”状态的等效电路图；

图9是根据本发明的一个实施例采用向上计数器的列电路的控制时序图；

图10是根据本发明的一个实施例采用向下计数器的列电路的控制时序图；

图11是根据本发明的一个实施例的图像信号处理流程示意图；以及

图12是根据本发明的一个实施例的成像方法的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

术语“像素”一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。为了说明的目的，图1描述了一种代表性成像装置，其包含一个像素阵列。图2中描述一种代表性的像素，并且像素阵列中的所有像素通常都将以类似的方式制造。

图1表示了一种成像装置的结构的示意图。图1所示的成像装置100，例如CMOS成像装置，包括像素阵列110。像素阵列110包含排列成行和列的多个像素。像素阵列110中每一列像素由列选择线全部同时接通，且每一行像素分别由行选择线选择性地输出。每一像素具有行地址和列地址。像素的列地址对应于由列解码和驱动电路120驱动的行选择线，而像素的行地址对应于由行解码和驱动电路130驱动的行选择线。控制电路140控制列解码和驱动电路120和行解码和驱动电路130以选择地读出像素阵列中适当的行和列对应的像素输出信号。

像素输出信号包括像素重设信号V_rst和像素图像信号V_sig。像素重设信号V_rst代表重设感光器件（如光电二极管）的浮动扩散区域时从浮动扩散区域获得的信号。像素图像信号V_sig代表由感光器件所获取的代表图像的电荷转移到浮动扩散区域后所获得的信号。像素重设信号V_rst和像素图像信号V_sig均由行采样和保持电路150读取，并经过差动放大器160相减。差动放大器160所输出的V_rst-V_sig信号即表示感光器件所获取的图像信号。该图像信号经过模数转换器ADC170后转换为数字信号，然后由图像处理器180进行进一步处理，以输出数字化的图像。

图2是表示了一种代表性像素结构的示意图。图2的像素200包括光电二极管202，转移晶体管204，重设晶体管206，源极跟随晶体管208和行选择晶体管210。光电二极管202连接到转移晶体管204的源极。转移晶体管204由信号TX控制。当TX控制转移晶体管至“on”状态时，光电二极管中积累的电荷被转移到存储区域21中。同时，光电二极管202被重设。源极跟随晶体管208的栅极连接到存储区域21。源极跟随晶体管208放大从存储区域21接收的信号。重设晶体管206源极也连接到存储区域21。重设晶体管206由信号RST控制，用来重设存储区域21。像素200还进一步包括由行选择晶体管210。行选择晶体管210由信号RowSel控制，将源极跟随晶体管208放大的信号输出到输出线Vout。

图3也是表示了一种代表性像素结构的示意图。图3并不是抽象的电路逻辑关系示意图，而是具体的半导体结构示意图。图3所述的像素300包括了光电二极管302作为感光器件。像素300包括转移栅极303，其与光电二极管302和存储区域，即浮动扩散区域304一起形成转移晶体管。像素300还包括重设栅极305，其连接在浮动扩散区域304和有源区域306之间，以重设浮动扩散区域304。有源区域306连接到电极源Vaa。像素300还包括源极跟随栅极307，其连接在有源区域306和308之间，形成源极跟随晶体管，并且源极跟随栅极307通过电连接347电耦合到浮动扩散区域304。像素300进一步包括行选择晶体管栅极309，其连接在有源区域308和作为像素输出端的有源区域310之间，形成行选择晶体管。

上述晶体管的源极区/漏极区、浮动扩散区、在栅极下一级在源极/漏极区之间的沟道区、和光电二极管因其掺杂性而定义为有源区域，其与栅极结构相结合而定义有源电子装置。

针对现有技术中存在的问题，本发明提出了一种基于列并行读取架构的电路结构。图4是根据本发明的一个实施例的基于列并行读取架构的读出电路示意图。如图所示的列电路400是一像素阵列的中某一列像素的读取和处理电路。列电路400包括放大电路401、比较电路402、转换电路403和存储电路404。放大电路401的输入连接到列输出线410。比较电路402和转换电路403共同完成模拟信号到数字信号的转换。存储电路404用来转换电路403的输出。虽然图4中仅示例性地示出一个像素连接到列输出线410，该像素阵列中该列的所有像素的输出都连接到列输出线410。

如图4所示，放大电路401是一个闭环运算放大电路，包括积分电容C01和运算放大器4011。运算放大器4011的第一输入端通过积分电容C01连接到列输出线；而运算放大器的第二输出端连接到参考电压Vref。根据本发明的一个实施例，运算放大器4011的第一输入端与运算放大器4011的输出之间连接有滤波电容C02。根据本发明的一个实施例，运算放大器4011的第一输入端与运算放大器4011的输出之间连接列运放重置开关4012，用来对运算放大器4011进行重置。通过上述设置，放大电路401在实现对信号的放大的同时，采用子清零功能实现了对噪声的抑制。

根据本发明的一个实施例，放大电路401是可选的。根据不同的应用，列电路中可以不包括放大电路或者不包括列运算放大器以节约功耗和版图面积。

根据本发明的一个实施例，比较电路402包括比较器4021。比较器4021的第一输入端通过电容C02连接到放大电路401的运算放大器4011的输出。比较器4021的第二输入连接到斜坡发生器4022的输出。根据本发明的一个实施例，比较器4021的第一输入与比较器4021的输出之间连接有重置开关4023，用来对比较器进行重置。比较器4023也采用了子清零技术去消除系统偏差。通过比较电路402，输入信号被转换成一个脉冲信号，其中脉冲信号的宽度代表了信号的强弱。

根据本发明的一个实施例，转换电路403包括一个N比特的计数器4031。计数器4031的输入与比较电路402的比较器4021的输出连接。计数器4031的另一个输入是时钟信号4032。

根据本发明的一个实施例，在图4所示的列并行读取架构中采用了“反码双相关采样（ICCDS）”来消除前级电路带来的系统偏差和比较器的延迟误差。ICCDS功能可以实现在计数器中，利用“反码”来产生减法的运算以实现双相关采样。

根据本发明的一个实施例，存储电路404是一个静态随机存储器（StaticRandomAccess Memory，SRAM）。转换电路403中的计数器4031的输出被输入到SRAM中存储，然后再通过读出放大器（SenseAmplifier）逐列读出。

在如图1所示的成像装置中，为了减少由于不同像素之间的差异，采用了双相关采样技术来减少系统误差。也就是说，在一次成像中进行像素重设信号V_rst和像素图像信号V_sig两次采样。而两次采样的结果之差，即V_rst-V_sig才表示所获得的图像信号。由于每个像素的系统差异都包括在两次采样的结果中，通过将两次采样的结果相减，也可以去除这部分系统差异的影响。在传统的成像装置中利用差动放大器等模拟电子器件完成双相关采样中重置信号与图像信号之间的相减。但是，模拟器件的反应时间较长而且本身精度上也有限制。

根据本发明的一个实施例，通过数字信号的处理实现双相关采样。在数字电压域下进行信号处理，实现双相关采样，可以达到很快的速度，而且功率也比较小。根据本发明的一个实施例，在转换电路中的N比特的计数器利用反码双相关采样（inverse coding correlated double sampling,ICCDS）技术实现双相关采样，有效的消除系统噪声。

图5是根据本发明的一个实施例的反码计数器的电路示意图。图5的反码计数器500可以应用到图4所示的电路中。如图5所示，反码计数器500包括多个级。图5中只示出了4级。如本领域技术人员所能够理解的，反码计数器500可以包括多于4级的更多级。如图5所示，反码计数器500的每一级都包括一个数字开关和一个JK触发器。例如，反码计数器500的第一级501包括数字开关5011和JK触发器5012。更进一步地，第一级501还包括一个“与”门5013。“与”门5013的第一输入端与比较器的输出端连接，第二输入端与时钟信号连接。数字开关5011的第一输入连接到反码信号，数字开关5011的第二输入连接到比较器的输出信号与时钟信号逻辑“与”之后的输出。数字开关5011在反码启动信号的控制下可以切换到不同的状态。数字开关5011的输出连接到JK触发器5012的CK端。

如图5所示，JK触发器5012的J输入端连接到触发（Toggle）信号，KB输入端连接到保持（Keep）信号上，并且复位输入端（CLR输入端）连接到复位（CLR）信号上。JK触发器5012包括两个输出端：Q端和QB端，其中Q端输出计数结果的第<0>位，QB端的输出连接到下一级，即第二级502中的数字开关5021的第二输入。

与第一级501类似，第二级502也包括数字开关5021和JK触发器5022。同样地，数字开关5021的第一输入连接到反码信号。数字开关5021在反码启动信号的控制下也同样可以切换到不同的状态。数字开关5021的输出连接到JK触发器5022的CK端。JK触发器5022的J输入端连接到触发（Toggle）信号，KB输入端连接到保持（Keep）信号上，并且复位输入端（CLR输入端）连接到复位（CLR）信号上。JK触发器5022包括两个输出端：Q端和QB端，其中Q端输出计数结果的第<1>位，QB端的输出连接到下一级，即第三级503中的数字开关5031的第二输入。以此类推，就可以得出整个反码计数器的结构。

根据本发明的一个实施例，每一级的JK触发器都有2个状态：保持（Keep）和触发（Toggle）。JK触发器可以在两个不同的状态之间切换。图6是根据本发明的一个实施例的JK触发器的电路图。如图6所示，JK触发器具有如下的真值表:

JK触发器的逻辑表达式如下：

Q(n)=J*QB(n-1)+KB*Q(n-1)

由此，反码计数器可以分别设置在“计数”状态和“反码”两个状态。在“计数”状态下，JK触发器设置为J端=1,KB端=0，JK触发器处于触发状态：Q(n)=QB(n-1)。此时反码计数器的等效电路图如图7所示。

如图7所示，在“计数”状态下，设置反码技术器为反码启动信号=0，触发信号=1，保持信号=0。此时每一级的JK触发器的CK端连接到前一级JK触发器的QB端。因此，在每一次前一级的下降沿出现时，此级的JK触发器都会翻转一次。因此，此时反码计数器工作在“计数”状态。反码计数器对输入“时钟”信号，即比较器的输出和时钟信号逻辑“与”的结果，进行计数操作。复位信号将对所有计数器单元进行复位。

在“反码”状态下，JK触发器被设置为J端=1,KB端=0，JK触发器处于触发状态：Q(n)=QB(n-1)。此时的反码计数器的等效电路图如图8所示。

如图8所示，在“反码”状态下，设置反码计数器为反码启动信号=1，触发信号=1，保持信号=0。与“计数”状态相同，所有的JK触发器都设置在触发状态。不同之处在于，JK触发器的CK端连接到公用的时钟信号反码信号。由此，在反码信号的每一个下降沿，所有JK触发器都会在之前存储值的基础上翻转一次，以达到“反码”的目的。

图6所示的JK触发器只是可以应用于本发明的技术方案的一种JK触发器的示例。本领域技术人员应当理解，可以采用不同电路结构或不同控制方式的JK触发器或其他类似的电子器件达到与图6所示的JK触发器相同的功能。这些电子器件本身或者与数字开关配合构成计数器的一级以及由多个这样的级所组成的反码计数器都在本发明的请求的保护范围之中。

以下根据本发明的列电路的时序图对本发明实施例技术方案做进一步详细地说明。

图9是根据本发明的一个实施例采用向上计数器时的列电路的控制时序图。图9包括了具体的时序和控制信号，适合于应用到图4-图8所示的列电路中。参考图4-图8，RS表示行选择信号，RST表示重置信号，TX表示采样信号，Colamp_rst表示运算放大器重置信号，Comp_rst表示比较器重置信号，Ramp_in表示斜坡发生器的输出信号，Colamp_out表示运算放大器的输出信号，Comp_out表示比较器的输出信号，Count_clk表示时钟信号，Clk_in表示Comp_out信号与Count_clk信号逻辑“与”运算后的信号，Counter_clear表示计数器清除信号，Inv_en表示反码启动信号，Inv_clk表示反码信号，Toggle表示触发信号，Counter ouput表示反码计数器的输出信号。

如图9所示，像素的RST信号，列运算放大器的colamp_rst信号和比较器的comp_rst信号会有互相重叠。但是，colamp_rst覆盖RST并且comp_rst覆盖colamp_rst。重叠时间段t0和t1用以保证足够的平整时间留给列运算放大器和比较器。由此，列运算放大器和比较器都采用了子清零功能来实现对信号的放大和对噪声的抑制。

像素在Reset和TX之后会形成重置采样信号和图像采样信号。参考Colamp_out信号，在经过列运算放大器之后，运算放大器的输出会上升。所以，形成两次出现向上斜波信号的Colamp_out信号。

Colamp_out信号输入到比较器，与斜坡发生器的输出信号Ramp_in信号比较。参考Comp_out信号，在比较器比较之后，像素输出的重置采样信号和图像采样信号会被转化成两个脉冲信号。脉冲的宽度表明了重置采样信号和图像采样信号的信号强弱。参考图9中的Comp_out信号，在图9所示的实施例中，重置采样信号的宽度为t2，图像采样信号的宽度为t3。

Comp_out信号输入到反码计数器中。时钟信号Count_clk也输入到反码计数器中。在反码计数器的第一级中，比较器输出的Comp_out信号和时钟信号Count_clk进行逻辑“与”运算，运算后的结果参考图9中的Clk_in信号。宽度为t2的重置采样信号和宽度为t3的图像采样信号转化为2个包括不同个数的时钟脉冲信号的序列。仅作为示例，重置采样信号转化为包括3个时钟脉冲信号的序列，而图像采样信号转化为包括7个时钟脉冲信号的序列。

Clk_in信号接下来在反码计数器进行计数，并实现上述的双相关采样，即对两个脉冲序列进行减法的运算。这个减法的运算是通过在反码计数器中采用“反码”来实现的。以下结合图4-8对整个计数和反码过程进行描述。

在t4时刻，反码启动信号Inv_en为0，反码信号Inv_clk为0，触发信号Toggle信号为1，保持信号Keep也为1。此时反码计数器处于“计数”状态，对Clk_in信号中重置采样信号的序列中每一个上升沿进行计数。

在t4时刻的逻辑表达式为：

Dout=2n–1–Doffset

其中，Doffset是一个预定的数字偏差，用来避免数据溢出。

接下来，在t5时刻对重置采样信号的计数结束。

在t6时刻，反码启动信号Inv_en为1，反码信号Inv_clk从0变化为1，触发信号Toggle信号为1，保持信号Keep也为1。此时反码计数器处于“反码”状态。在t6时刻，反码计数器根据其之前的存储值进行翻转一次。也就是对其存储值进行一次“反码”运算。

在t6时刻的逻辑表达式为：

Dout=2n–1–Doffset+Drst

类似地，在t7时刻，反码启动信号Inv_en为0，反码信号Inv_clk为0，触发信号Toggle信号为1，保持信号Keep也为1。此时反码计数器处于“计数”状态，对Clk_in信号中图像采样信号的序列中每一个上升沿进行计数。

在t7时刻的逻辑表达式为：

Dout=2n-1-(2n-1-Doffset+Drst)=Doffset-Drst

类似地，在t9时刻，反码启动信号Inv_en为1，反码信号Inv_clk从0变化为1，触发信号Toggle信号为1，保持信号Keep也为1。此时反码计数器处于“反码”状态。在t9时刻，反码计数器根据其之前的存储值进行翻转一次。也就是对其存储值进行一次“反码”运算。

在t9时刻的逻辑表达式为：

Dout=Doffset–Drst+Dsig=(Dsig–Drst)+Doffset

参考图9中的Counter output信号，经过反码计数器后最终输出的的信号为图像采样信号与重置采样信号之差与预定的数字偏差之和。由于预定的数字偏差是已知的，由此就可以得出图像采样信号与重置采样信号之差，从而实现双相关采样。

图10是根据本发明的一个实施例采用向下计数器时的列电路的控制时序图。图10所示的实施例与图9类似，不同之处仅在于图10中的反码计数器采用的是向下计数器，而图9实施例采用的是向上计数器。在反码计数器处于“计数”状态时，向上计数器输出逐渐升高；而向下计数器的输出逐渐减低。

图11是根据本发明的一个实施例的图像信号处理流程示意图。如图11所示的处理方法1100，在步骤1110，通过运算放大器将来自像素阵列中像素的采样信号进行放大。在步骤1120，通过比较器将来自运算放大器的经过放大的信号与来自斜坡信号发生器的斜坡信号进行比较。经过比较器后的输出信号为一个脉冲信号，其中脉冲信号的宽度代表了信号的强度。在步骤1130，通过“与”门将比较器的输出信号与时钟信号进行逻辑“与”的运算。经过“与”门后的输出信号为一个时钟脉冲信号序列，其中该序列中时钟脉冲信号的个数代表了信号的强度。在步骤1140，通过反码计数器对经过“与”门后的时钟脉冲信号序列进行计数，并且在下一个时钟脉冲信号序列到来之前，利用反码计数器对计数的结果进行反码运算。在步骤1150，对下一个时钟脉冲信号序列进行计数，并且利用反码计数器对计数的结果进行反码运算。在步骤1160，在下一个时钟脉冲信号序列到来之前将反码计数器清零。

根据本发明的一个实施例，图像信号包括一组重置采样信号和图像采样信号。利用上述方法计算一组重置采样信号和图像采样信号的差值。根据本发明的一个实施例，上述的处理方法还包括在处理一组重置采样信号和图像采样信号之前，将运算放大器和比较器清零。根据本发明的一个实施例，反码计数器包括一个预定的数字偏差。反码计数器在清零后，加入一个预定的数字偏差，以防止数据溢出。

图12是根据本发明的一个实施例的成像方法的流程示意图。如图12所示的成像方法1200，在步骤1210，像素中的存储区域被重置，产生重置采样信号。在步骤1220，通过运算放大器将重置采样采样信号进行放大。在步骤1230，通过比较器将放大的重置采样信号与来自斜坡信号发生器的斜坡信号进行比较，输出一个脉冲信号，其中脉冲信号的宽度代表了信号的强度。在步骤1240，重置采样信号的脉冲信号与时钟信号进行逻辑“与”的运算，输出一个时钟脉冲信号序列，其中该序列中时钟脉冲信号的个数代表了信号的强度。在步骤1250，通过反码计数器对重置采样信号的时钟脉冲信号序列进行计数，并且对计数的结果进行反码运算。接下来，在步骤1260，像素中的光电二极管被重置，产生图像采样信号。在步骤1270，通过运算放大器将图像采样采样信号进行放大。在步骤1280，通过比较器将放大的图像采样信号与来自斜坡信号发生器的斜坡信号进行比较，输出一个脉冲信号，其中脉冲信号的宽度代表了信号的强度。在步骤1290，图像采样信号的脉冲信号与时钟信号进行逻辑“与”的运算，输出一个时钟脉冲信号序列，其中该序列中时钟脉冲信号的个数代表了信号的强度。在步骤1300，通过反码计数器对图像采样信号的时钟脉冲信号序列进行计数，并累加到重置采样信号经过反码运算后的结果上，并且对计数的结果再次进行反码运算，从而得出重置采样信号与图像采样信号之间的差值。由此，实现了对该像素的图像信号的成像。

相比于现有技术，本发明的列电路读出速度很快，因为行采样和列读出时序的完全重合，使得每行的读出时间大大缩短。由于采用了列并行架构，打破了串行读出对总放大器和总模数转换器纳秒量级速度要求的极高限制，同时也大大降低功耗。而且，列并行架构采用分布式布局，热量分布比较均匀。而串行读出架构的热量集中在几个发热点。这对于像素阵列的暗画面的均匀性影响很大。

更为重要的是因为大量运算是在数字电压域下进行的，所以速度更快，功率更小。而且本发明列并行架构中模数转换器中采用的ICCDS对随机噪声和结构噪声都有很好的抑制。图像噪声低，暗光下图像质量得到了极大的提高。

上述实施例仅供说明本发明之用，而并非是对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本发明公开的范畴。

Claims

1.一种成像装置，包括：

像素阵列，其包括排列成行和列的多个像素；以及

多个列电路，其中每个所述列电路与所述像素阵列中的一列像素对应，其中所述列电路包括：

比较器，其将来自对应列像素的信号与斜坡信号比较；以及

反码计数器，其对所述比较器的输出信号进行计数和反码运算。

2.如权利要求1所述的成像装置，其中所述反码计数器包括“与”门，其用来对所述比较器的输出信号和时钟信号逻辑“与”运算。

3.如权利要求2所述的成像装置，其中所述反码计数器包括多个级，其中每个级包括数字触发开关和JK触发器，其中所述反码计数器的第一级还包括所述“与”门。

4.如权利要求3所述的成像装置，其中所述反码计数器的多个级的所述JK触发器包括两种工作状态：在计数状态下对输入的时钟信号序列进行计数，并且在反码状态下对所存储的值进行反码运算。

5.如权利要求1所述的成像装置，其中对应列像素的信号包括来自同一像素的一组重置采样信号和图像采样信号，所述反码计数器经配置在对所述重置采样信号进行计数和反码运算的基础上对所述图像采样信号进行计数和反码运算，得出所述重置采样信号和图像采样信号的差值。

6.如权利要求5所述的成像装置，其中所述反码计数器包括一个预定的数字偏差，以防止数据溢出。

7.如权利要求6所述的成像装置，其中所述列电路进一步包括存储电路，其用来对所述重置采样信号和图像采样信号的差值进行存储。

8.如权利要求1所述的成像装置，其中所述列电路进一步包括运算放大器，其用来对所述来自对应列像素的信号进行放大。

9.如权利要求8所述的成像装置，其中所述放大器和所述比较都包括清零功能。

10.一种像素列电路，包括：

比较器，其将来自对应列像素的信号与斜坡信号比较；以及

11.如权利要求10所述的列电路，其中所述反码计数器包括多个级，其中每个级包括数字触发开关和JK触发器，其中所述反码计数器的第一级还包括所述“与”门，用来对所述比较器的输出信号和时钟信号逻辑“与”运算。

12.如权利要求11所述的成像装置，其中所述反码计数器的多个级的所述JK触发器包括两种工作状态：在计数状态下对输入的时钟信号序列进行计数，并且在反码状态下对所存储的值进行反码运算。

13.如权利要求10所述的成像装置，其中所述列电路进一步包括存储电路，其用来对所述重置采样信号和图像采样信号的差值进行存储。

14.如权利要求10所述的成像装置，其中所述列电路进一步包括运算放大器，其用来对所述来自对应列像素的信号进行放大。

15.一种像素信号处理方法，包括：

通过比较器将所述像素信号与来自斜坡信号发生器的斜坡信号进行比较；

通过“与”门将比较器的输出信号与时钟信号进行逻辑“与”的运算，输出时钟脉冲信号序列；

通过反码计数器对经过“与”门后的时钟脉冲信号序列进行计数，并且在下一个时钟脉冲信号序列到来之前，利用反码计数器对计数的结果进行反码运算。

16.如权利要求15所述的处理方法，其中进一步包括：对下一个时钟脉冲信号序列进行计数，并且利用反码计数器对计数的结果进行反码运算。

17.如权利要求16所述的处理方法，其中进一步包括：在下一个时钟脉冲信号序列到来之前将反码计数器清零。

18.如权利要求17所述的处理方法，其中进一步包括：反码计数器在清零后，加入一个预定的数字偏差，以防止数据溢出。

19.如权利要求16所述的处理方法，其中进一步包括：通过运算放大器将像素信号进行放大。

20.如权利要求19所述的处理方法，其中进一步包括：将运算放大器和比较器清零。

21.一种成像方法，包括：

像素中的存储区域被重置，产生重置采样信号；

将重置采样信号与来自斜坡信号发生器的斜坡信号进行比较，输出第一脉冲信号，其中脉冲信号的宽度代表了信号的强度；

将第一脉冲信号与时钟信号进行逻辑“与”的运算，输出第一时钟脉冲信号序列，其中第一序列中时钟脉冲信号的个数代表了重置采样信号的强度；

对第一时钟脉冲信号序列进行计数，并且对计数的结果进行反码运算；

像素中的光电二极管被重置，产生图像采样信号；

将图像采样信号与来自斜坡信号发生器的斜坡信号进行比较，输出第二脉冲信号，其中脉冲信号的宽度代表了信号的强度；

将第二脉冲信号与时钟信号进行逻辑“与”的运算，输出第二时钟脉冲信号序列，其中第二序列中时钟脉冲信号的个数代表了图像采样信号的强度；

对第二时钟脉冲信号序列进行计数，并累加到所述第一时钟脉冲信号序列经过反码运算后的结果上，并且对计数的结果再次进行反码运算，从而得出所述重置采样信号与所述图像采样信号之间的差值。

22.如权利要求21所述的成像方法，其中进一步包括将重置采样信号和图像采样信号进行放大。