CN101540600B - 一种应用于开关电容电路的双自举开关 - Google Patents

Abstract

本发明属于数模混合信号集成电路技术领域，具体涉及一种应用于开关电容电路的双自举开关。它由13个MOS管和两个电容组成，相对于传统的自举开关增加了一条自举支路，使得开关开启阶段开关管的栅源电压为2VDD，为传统自举开关的两倍，减小了导通电阻的阻值，增加了线性度。

Description

一种应用于开关电容电路的双自举开关

技术领域

本发明属于数模混合信号集成电路技术领域，具体涉及一种应用于低电源电压开关电容电路的双自举开关。该双自举开关可用于由开关电容实现的模数转换器、滤波器等电路。

背景技术

由于开关电容电路便于实现单位增益缓冲、单位增益采样、同相放大、积分器、共模反馈等电路，因此开关电容电路自发明以来，一直得到广泛应用并且不断改进和发展。许多ADC(analog to digital converter，模数转换器)、滤波器都采用了开关电容电路的实现方式。

开关电容电路中理想开关导通电阻为零，截止电阻为无穷大。用MOS工艺实现的MOS开关导通时电阻不为零，截止时电阻不为无穷大，MOS开关的寄生电容会影响其高频特性，加在MOS开关栅极的时钟电压变化时会出现电荷注入和时钟溃通等现象。MOS开关的这些特性严重影响着开关电容电路的性能。

随着工艺尺寸的不断减小，电源电压不断降低，然而MOS管的阈值电压却没有随着电源电压按比例下降。MOS开关只有在栅源电压大于其阈值电压的情况下才能导通，因此低电源电压下如何得到一个导通电阻小、线性度高的开关成为一个问题。

自举开关的提出很好的解决了这个导通电阻的阻值和线性度的问题，通常的开关电容电路在对于开关要求较高的地方都采用了自举开关。

本发明致力于实现一种比传统的自举开关有更小导通电阻和更高的线性度的开关。

发明内容

本发明的目的是设计一种用于开关电容电路的双自举开关，要求其比传统的自举开关有更小的导通阻抗，更高的线性度。

本发明设计的双自举开关，其结构如图1所示，相对于传统的自举开关(如图2所示)增加了由MOS管M11、M12、M13和自举电容C2组成的自举支路。

本电路可用CMOS、BiCMOS等工艺实现。

出于可靠性考虑，本电路主要适用于电源电压低于工艺典型电源电压的情况，比如0.9V电源电压下0.18μm工艺电路，1.2V电源电压下0.25μm工艺电路。

用做开关的MOS管工作在深线性区(也称深三极管区)，这时MOS管满足条件：

V_ds＝V_gs-V_th                                    (1)

其中V_ds为MOS管的源漏电压，V_gs为MOS管的栅源电压，V_th为MOS管的阈值电压，V_gs-V_th称为为MOS管的过驱动电压。这时MOS管近似可以等效为一个电阻，其阻值R_on约为：

$R_{\mathrm{on}}=\frac{1}{\mathrm{\μ}{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{gs}}-V_{\mathrm{th}})}---\left(2\right)$

其中μ为MOS管载流子迁移率，C_ox为单位面积栅氧化层电容，W/L为MOS管宽长比。

对于一个用MOS管做开关实现的简单开关电容采样网络，如图3所示。导通时间常数约为：

τ＝R_on×C_s                                      (3)

其中C_s为采样电容。对于图3所示采样网络，R_on的大小将会影响开关的-3dB带宽，限制输入信号的带宽范围，R_on的线性度将影响采样的失真误差。为此应该尽量减小导通电阻R_on，增大采样带宽，同时尽量增加R_on的线性度来减小采样过程的失真误差。

根据R_on的表达式(2)，在其中MOS管载流子迁移率μ和单位面积栅氧化层电容C_ox不变的情况下，增加MOS开关宽长比W/L和MOS管的过驱动电压V_gs-V_th可以减小导通电阻阻值。由于增加MOS开关宽长比W/L会增大MOS开关的各个寄生电容，影响高频特性，因此增加MOS开关宽长比W/L的效果是有限的。μ、C_ox、W/L的非线性很小，可以忽略。MOS管的源极电压为输入电压随着输入变化而变化，栅极电压如果为恒定值(比如电源电压VDD)，则V_gs将会随着输入信号而变化。忽略衬偏效应，认为阈值电压V_th为常数，则V_gs的变化会引起导通电阻的变化并使采样网络线性度降低。

传统的自举开关解决了V_gs随着输入信号而变化的问题，如图2所示。其连接关系如下：MOS管M1、M2的源极分别接电源电压和地，漏极分别接电容C1的上下极板节点2和节点1，栅极分别接节点G和时钟CKN。MOS管M3、M4以了类似反相器方式连接，即MOS管M3、M4的源端分别接到电源电压和节点1，栅极都接到时钟CK，漏极相接，称为节点3。MOS管M5的源极、栅极、漏极分别接到节点2、节点3、节点G。MOS管M6的源极、栅极、漏极分别接到节点1节点G，节点3。MOS管M7、M8的源极和MOS管M10的漏极接在一起，称为节点4。MOS管M7的栅极、漏极分别接到电源电压和节点G。MOS管M8的栅极、漏极分别接到电源电压和电源电压。MOS管M10的栅极、源极分别接到时钟CKN和地电压。MOS管M9的源极、栅极、漏极分别接到节点1、节点G和信号输入节点。开关MOS管Ms的源极、漏极分别接输入、输出信号，栅极接节点G。

在图2中，CK、CKN表示反相时钟。时钟CK为低电平时，时钟CKN为高电平。MOS管M2、M10导通，MOS管M8截至，M7导通，使得MOS管M1也导通。电路通过MOS管M1和M2对电容C1充电，使得电容C1两端的电压接近电源电压VDD，从而在电容C1上存储了VDD×C₁的电量。当时钟CK从低变高时，时钟CKN变为低电平。MOS管M2、M10截止，MOS管M8导通，M7导通，电源通过MOS管M7、M8对结点G的对地寄生电容充电，使得结点G电压升高，MOS管M1截止，M5、M9导通。输入信号通过MOS管M9抬升电容C1下极板电压直到其值等于输入电压Vin。由于电容C1上存储的电荷在时钟CK变化过程中没有放电回路，存储在其上的电荷保持不变，电容C1上极板的电压就会同步上升，直到其值等于VDD+Vin，开关管M_s栅源电压为电源电压VDD。

根据式(2)，此时导通电阻为：

$R_{\mathrm{on}}=\frac{1}{\mathrm{\μ}{C}_{\mathrm{ox}}\frac{W}{L}(\mathrm{VDD}-V_{\mathrm{th}})}---\left(4\right)$

在不考虑沟道长度调制效应的情况下，导通电阻为常数，线性度很好。

本设计的基本思路如图1所示，主要改进是增加了一个自举支路，进一步提高了开关管的栅源电压，减小了导通电阻，提高了线性度。其连接关系如下：保持图1所示的传统自举开关的连接方式不变。增加了MOS管M11、M12、M13和电容C2。MOS管M11的漏极、栅极、源极分别接到电容C2的电极板、时钟CKN和地电压。MOS管M12的漏极与电容C2的上极板相接，成为节点5，栅极、源极分别接到节点G和电源电压。MOS管M13的漏极、栅极、源极分别接到节点5、节点G和节点1。

图1中时钟CK为低电平时，时钟CKN为高电平。MOS管M2、M10、M11导通，MOS管M8截至，M7导通，使得MOS管M1、M12也导通。电路通过MOS管M1、M2和M11、M12分别对电容C1、C2充电，使得电容C1、C2两端的电压都接近电源电压VDD，从而在电容C1、C2上都存储了VDD×C₁的电量。当时钟CK从低变高时，时钟CKN变为低电平。MOS管M2、M10、M11截止，MOS管M8导通，M7导通，电源通过MOS管M7、M8对结点G的对地寄生电容充电，使得结点G电压升高，MOS管M1、M12截止，M13导通，使得电容C2的上极板接到电容C1的下极板，电容C1、C2串联，M5、M9导通。输入信号通过MOS管M9抬升电容C1下极板电压直到其值等于输入电压Vin。由于电容C1、C2上存储的电荷在时钟CK变化过程中没有放电回路，存储在其上的电荷保持不变，电容C1上极板的电压就会同步上升，直到其值等于2VDD+Vin，开关管M_s栅源电压为电源电压2VDD。

根据式(2)，此时导通电阻为：

$R_{\mathrm{on}}=\frac{1}{\mathrm{\μ}{C}_{\mathrm{ox}}\frac{W}{L}(2\mathrm{VDD}-V_{\mathrm{th}})}---\left(5\right)$

比较式(4)和式(5)，可以看出双自举开关的导通电阻小于传统的自举开关，因此对于相同的采样电路由更小的时间常数，更快的采样速度，可以采样更高频的信号。由于阈值电压V_th引起的电压变化，可以看出这种变化引起导通电阻的变化在传统自举开关中更大，也就是说本发明提出的双自举开关有更好的线性度。

附图说明

图1双自举开关电路图。

图2传统自举开关电路图。

图3采样网络示意图。

图4差分采样电路图。

图5差分采样瞬态仿真图。其中输入信号为差分正弦信号，频率为1.2231MHz，峰峰值为1.2V。

图6两种开关采样结果频谱分析图，(a)传统开关采样结果频谱图，(b)双自举开关采样结果频谱图。

图7两种开关动态特性与输入频率关系图。(a)两种开关SNR与输入频率关系图，(b)两种开关SFDR与输入频率关系图，(c)两种开关SNDR与输入频率关系图，(d)两种开关ENOB与输入频率关系图。

具体实施方式

将本发明提出的双自举开关作为采样开关应用于一个负载为1pF的差分采样电路进行仿真，如图4所示。采用0.18μm CMOS工艺，仿真工具为Hspice，电源电压0.9V，TT工艺角，温度25℃。输入信号是峰峰值为0.6V，以0.45V为共模点，频率为1.2331MHz的差分信号，采样信号频率为5MHz。瞬态仿真波形图如图5所示，可以看出开关管的输出端很好的采样了输入端的信号。

将本发明提出的双自举开关和传统自举开关分别作为采样开关应用于图4所示差分采样电路进行仿真，仿真条件、输入信号和采样信号保持不变。双自举开关和传统开关相对应的MOS管取相同的尺寸，双自举开关中两个电容值均为传统自举开关的一半，双自举开关中增加的自举支路中MOS管尺寸与原有的自举支路MOS管尺寸相同。对两种开关采样结果做4096点的FFT(fast Fourier transformation，快速傅立叶变换)得到输出频谱，如图6所示。可以看出本发明提出的双自举开关的SNR(signal to noise rate，信噪比)和传统自举开关相比低了约6dB，噪声特性比传统自举开关差了约1bit；本发明提出的双自举开关的SFDR(spurious free dynamic range，无杂散动态范围)为123.4dB，比传统的自举开关的96.5dB高了约27dB，说明本发明提出的双自举开关比传统的自举开关有更好的线性度，符合前面的理论分析。在噪声和谐波的综合作用下，本发明的双自举开关的SNDR(signal to distortion and noise rate，信噪失真比)比传统自举开关高了16.7dB，即ENOB(efficient number of bit，有效位数)高了2.8位。两种开关的频谱仿真结果比较如表1所示。

	传统自举开关	双自举开关
			SNR	120.1dB	113.9dB
SFDR	96.5dB	123.4dB
			SNDR	96.4dB	113.1dB
ENOB	15.7bit	18.5bit

在其他条件不变的情况下，改变输入信号的频率，重复上述实施过程可以得到两种开关动态特性与输入频率之间的关系图，如图7所示。

Claims (1)

1.一种应用于开关电容电路的双自举开关，其特征在于由13个MOS管和2个电容组成，其中第一MOS管(M1)、第二MOS管(M2)的源极分别接电源电压和地，漏极分别接第一电容(C1)的上极板和下极板，其连结点分别称为第二节点(2)和第一节点(1)，栅极分别接开关MOS管(Ms)和时钟CKN，第一MOS管(M1)与开关MOS管(Ms)的连结点称为第六节点(G)；第三MOS管(M3)、第四MOS管(M4)的源端分别接到电源电压和第一节点(1)，栅极都接到时钟CK，漏极相接，称为第三节点(3)；第五MOS管(M5)的源极、栅极、漏极分别接到第二节点(2)、第三节点(3)、第六节点(G)；第六MOS管(M6)的源极、栅极、漏极分别接到第一节点(1)，第六节点(G)，第三节点(3)；第七MOS管(M7)、第八MOS管(M8)的源极和第十MOS管(M10)的漏极接在一起，称为第四节点(4)；第七MOS管(M7)的栅极、漏极分别接到电源电压和第六节点(G)；第八MOS管(M8)的栅极、漏极分别接到时钟CK和电源电压；第十MOS管(M10)的栅极、源极分别接到时钟CKN和地；第九MOS管(M9)的源极、栅极、漏极分别接到第一节点(1)、第六节点(G)和信号输入节点；开关MOS管(Ms)的源极、漏极分别接输入、输出信号，栅极接第六节点(G)；第十一MOS管(M11)的漏极、栅极、源极分别接到第二电容(C2)的下极板、时钟CKN和地；第十二MOS管(M12)的漏极与第二电容(C2)的上极板相接，称为第五节点(5)，栅极、源极分别接到第六节点(G)和电源电压；第十三MOS管(M13)的漏极、栅极、源极分别接到第五节点(5)、第六节点(G)和第一节点(1)。

Images