CN100505105C - 一种采样/保持电路装置 - Google Patents

一种采样/保持电路装置 Download PDF

Info

Publication number
CN100505105C
CN100505105C CNB2006101648784A CN200610164878A CN100505105C CN 100505105 C CN100505105 C CN 100505105C CN B2006101648784 A CNB2006101648784 A CN B2006101648784A CN 200610164878 A CN200610164878 A CN 200610164878A CN 100505105 C CN100505105 C CN 100505105C
Authority
CN
China
Prior art keywords
junction transistor
bipolar npn
npn junction
sample
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101648784A
Other languages
English (en)
Other versions
CN101197193A (zh
Inventor
朱旭斌
石寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CNB2006101648784A priority Critical patent/CN100505105C/zh
Publication of CN101197193A publication Critical patent/CN101197193A/zh
Application granted granted Critical
Publication of CN100505105C publication Critical patent/CN100505105C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

一种采样/保持电路装置，包括保持电容和采样/保持开关装置；所述的采样/保持开关装置是由三个NPN型双极结型晶体管和一个N沟道场效应晶体管构成的偏置电路装置，其一端接至模拟或射频信号源，另一端接至保持电容器；两个NPN型双极结型晶体管的基极分别接至两个互补的采样/保持时钟信号，它们的发射极相接并连接至N沟道场效应晶体管的漏极，它们的集电极分别与第三个NPN型双极结型晶体管的基极与发射极相连；第三个NPN型双极结型晶体管的集电极与电源相连；N沟道场效应晶体管的源极与地相连，栅极连接偏置电压；在保持电容与采样/保持开关装置之间还连接了一个补偿电路装置，能够有效解决电荷注入带来输出电平不正确的问题。

Description

一种采样/保持电路装置
技术领域
本发明涉及一种采样/保持电路装置，特别涉及一种用于模拟/数字转换器的采样/保持电路装置。
背景技术
简单的开关电容器采样/保持电路可用于在模拟连续时间域与采样数据域之间进行转换，其功能是对模拟输入信号进行跟踪采样，并根据后级信号处理的需要，将采样值保持一定的时间。图1的原理示意图图示出一简单的开关电容器采样/保持电路，输入模拟信号Vin被加到以周期性钟频断开与闭合的开关20。电容器22接在开关20的输出端与公共地之间，在其两端产生输出电压。电容器22通常是一种线性聚合物—聚合物(poly-poly)或金属—金属电容器。输出信号Vo是一采样的数据信号。开关20被断开与闭合的采样频率，必须高于输入信号最高频率的二倍，以满足Nyquist定理。
图2是目前在BiCMOS工艺中普遍采用的开关电容器采样/保持电路结构图，其中NPN型双极结型晶体管50、NPN型双极结型晶体管51、NPN型双极结型晶体管52和N沟道场效应晶体管53组成了采样/保持开关，电容器55为保持电容。该电路的工作原理如下：N沟道场效应晶体管53栅极接偏置电平，使其能提供NPN型双极结型晶体管52和NPN型双极结型晶体管51其中之一导通时所需的电流。当时钟信号clk为低电平时，NPN型双极结型晶体管52断开，NPN型双极结型晶体管50和NPN型双极结型晶体管51导通，此时输入电压Vin对电容器55进行充电，同时Vo跟踪Vin，输出与Vin相差一定电位的同相电压信号。当时钟信号clk为高电平时，NPN型双极结型晶体管52导通，NPN型双极结型晶体管50和NPN型双极结型晶体管51断开，电容器55开始放电，输出NPN型双极结型晶体管52导通瞬间时的Vo的电压值。由于NPN型双极结型晶体管50和NPN型双极结型晶体管51的PN结存储的电荷在时钟信号由低变高的瞬间注入电容器55的上极板，电容器55的输出将比正确值高出一定电位。只要通过对NPN型双极结型晶体管50、NPN型双极结型晶体管51和NPN型双极结型晶体管52选取合适的尺寸，对电容器55选取合适的大小，在时钟信号为高电平的半个周期内，电容器55的输出Vo将基本保持不变。
上述采样/保持电路均存在电荷注入的问题。开关20可以由双极结型晶体管组成，也可以由场效应晶体管组成，处于导通状态时，必然存在一定数量的电荷储存在与电容器22相邻的场效应晶体管或者双极结型晶体管中。这些电荷在开关20断开时，有一部分被沉积在电容器22上，这就给存储在电容器22上的电压值带来误差。
发明内容
本发明的目的是提供一种采样/保持电路装置，该电路能在不影响其他性能的前提下，有效地解决采样/保持电路中的电荷注入的问题。
为了实现本发明的目的，本发明公开了一种采样/保持电路装置，一种采样/保持电路装置，包括保持电容65和采样/保持开关装置；所述的采样/保持开关装置是由NPN型双极结型晶体管60、NPN型双极结型晶体管61、NPN型双极结型晶体管62和N沟道场效应晶体管63构成的偏置电路装置，其一端接至模拟或射频信号源，另一端接至保持电容器65；所述的NPN型双极结型晶体管60的集电极连接电源，基极耦合至NPN型双极结型晶体管62的集电极，发射极耦合至NPN型双极结型晶体管61的集电极；所述的NPN型双极结型晶体管61的发射极与NPN型双极结型晶体管62的发射极相连，并耦合至N沟道场效应晶体管63的漏极；所述的N沟道场效应晶体管63的源极与地相连，栅极连接偏置电压；工作时两个互补的采样/保持时钟信号分别从NPN型双极结型晶体管61的基极和NPN型双极结型晶体管62的基极接入采样/保持电路；在保持电容65与采样/保持开关装置之间还连接了一个补偿电路装置。
所述的采样/保持电路装置，所述补偿电路装置由源极与漏极相连的N沟道场效应晶体管64组成，另一个采样/保持时钟信号从所述的N沟道场效应晶体管64的栅极输入。
所述的采样/保持电路装置，所述从N沟道场效应晶体管64栅极输入的采样/保持时钟信号与从NPN型双极结型晶体管62基极输入的采样/保持时钟信号同相。
本发明提出的采样/保持电路装置采用增加一个补偿电路的方式，改善了电荷注入带来输出电平不正确的问题。它适用于所有的BiCMOS工艺，相对于目前普遍采用的结构，仅增加了一个N沟道场效应晶体管，故电路结构可以做得很简单，无需增加电路的复杂度，实现起来很方便。而且没有降低采样/保持电路的其他性能。
附图说明
图1是已有简型开关电容器采样/保持电路的原理图；
图2是目前普遍采用的开关电容器采样/保持电路原理图；
图3是本发明提出的开关电容器采样/保持电路原理装置图；
图4是图3中被采样信号和采样后电容器(65)的输出电压波形图；
图5是本发明的另一个实施例。
具体实施方式
下面将结合附图，对本发明的实施方式做详细的说明。
本发明提出的开关电容器采样/保持电路原理装置如图3所示，其中NPN型双极结型晶体管60、NPN型双极结型晶体管61、NPN型双极结型晶体管62和N沟道场效应晶体管63组成了采样/保持开关，N沟道场效应晶体管64为补偿电路，电容器65为保持电容。该电路的工作原理如下：N沟道场效应晶体管64的栅极接偏置电平，使其能提供NPN型双极结型晶体管62和NPN型双极结型晶体管61其中之一导通时所需的电流。当时钟信号clk为低电平时，NPN型双极结型晶体管62断开，NPN型双极结型晶体管60和NPN型双极结型晶体管61导通，此时输入电压Vin对电容器65进行充电，同时输出电压Vo跟踪输入电压Vin，输出电压Vo与输入电压Vin相差一定电位的同相电压信号。当时钟信号clk为高电平时，NPN型双极结型晶体管62导通，NPN型双极结型晶体管60和NPN型双极结型晶体管61断开，电容器65开始放电，输出NPN型双极结型晶体管62导通瞬间时的Vo的电压值。此时NPN型双极结型晶体管60和NPN型双极结型晶体管61的PN结存储的电荷在时钟信号clk由低变高的瞬间被N沟道场效应晶体管64吸收，不再注入电容器65的上极板，电容器65的上极板输出正确的电平。只要通过对NPN型双极结型晶体管60、NPN型双极结型晶体管61和NPN型双极结型晶体管62选取合适的尺寸，对电容器65选取合适的大小，在时钟信号clk为高电平的半个周期内，电容器65的输出Vo将基本保持不变。
图4是图3中被采样信号和采样后电容器65的输出电压波形图，图中横轴为时间，纵轴为电压。从图中可以看出，电容器65的输出电压与正确值完全一致。
图5是本发明的一个具体的实施例，Vin1、Vin2为差分模拟信号，M1、M2、M12和R1、R2组成输入级，输入信号经过输入级后进入开关电容器采样/保持电路，M7、M8、M9、M10、M13、C1和M19、M20、M21、M22、M24、C2即为本发明提出的采样/保持电路装置，经此电路采样保持后，经过M11、M14和M23、M25组成的输出级输出。M3、M4、M5、M6和M15、M16、M17、M18组成反馈网络。分别连接在输入级的输出和采样电容的上极板之间。在本实施例中，当采样频率达到1GHz，输入模拟信号频率为100MHz时，输出信号的信噪比达到了70dB。而现有的电路装置仅有60dB。

Claims (2)

1、一种采样/保持电路装置，包括保持电容(65)和采样/保持开关装置；所述的采样/保持开关装置是由NPN型双极结型晶体管(60)、NPN型双极结型晶体管(61)、NPN型双极结型晶体管(62)和N沟道场效应晶体管(63)构成的偏置电路装置，其一端接至模拟或射频信号源，另一端接至保持电容器(65)；所述的NPN型双极结型晶体管(60)的集电极连接电源，基极耦合至NPN型双极结型晶体管(62)的集电极，发射极耦合至NPN型双极结型晶体管(61)的集电极；所述的NPN型双极结型晶体管(61)的发射极与NPN型双极结型晶体管(62)的发射极相连，并耦合至N沟道场效应晶体管(63)的漏极；所述的N沟道场效应晶体管(63)的源极与地相连，栅极连接偏置电压；工作时两个互补的采样/保持时钟信号分别从NPN型双极结型晶体管(61)的基极和NPN型双极结型晶体管(62)的基极接入采样/保持电路；其特征在于：在保持电容(65)与采样/保持开关装置之间还连接了一个补偿电路装置；
所述的补偿电路装置由源极与漏极相连的N沟道场效应晶体管(64)组成，另一个采样/保持时钟信号从所述的N沟道场效应晶体管(64)的栅极输入。
2、如权利要求1所述的采样/保持电路装置，其特征在于：从N沟道场效应晶体管(64)栅极输入的采样/保持时钟信号与从NPN型双极结型晶体管(62)基极输入的采样/保持时钟信号同相。
CNB2006101648784A 2006-12-07 2006-12-07 一种采样/保持电路装置 Expired - Fee Related CN100505105C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101648784A CN100505105C (zh) 2006-12-07 2006-12-07 一种采样/保持电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101648784A CN100505105C (zh) 2006-12-07 2006-12-07 一种采样/保持电路装置

Publications (2)

Publication Number Publication Date
CN101197193A CN101197193A (zh) 2008-06-11
CN100505105C true CN100505105C (zh) 2009-06-24

Family

ID=39547513

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101648784A Expired - Fee Related CN100505105C (zh) 2006-12-07 2006-12-07 一种采样/保持电路装置

Country Status (1)

Country Link
CN (1) CN100505105C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9182780B2 (en) * 2012-05-16 2015-11-10 Broadcom Corporation Power management unit including a signal protection circuit
US8816887B2 (en) * 2012-09-21 2014-08-26 Analog Devices, Inc. Sampling circuit, a method of reducing distortion in a sampling circuit, and an analog to digital converter including such a sampling circuit
CN103916106A (zh) * 2014-04-14 2014-07-09 中国电子科技集团公司第二十四研究所 跟踪保持电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1048623A (zh) * 1989-07-05 1991-01-16 德国索姆森-布兰特有限公司 取样保持电路
US5691657A (en) * 1995-02-14 1997-11-25 Nec Corporation Sample-and-hold circuit including a robust leakage current compensating circuit
US5869993A (en) * 1996-02-01 1999-02-09 U.S. Philips Corporation Distortion compensation for a capacitively loaded follower
CN1472539A (zh) * 2002-07-26 2004-02-04 快速采样与保持峰值检测器电路
CN1599254A (zh) * 2004-08-31 2005-03-23 东南大学 电容失配校准装置
CN1677575A (zh) * 2004-03-31 2005-10-05 Lg.菲利浦Lcd株式会社 移位寄存器及其驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1048623A (zh) * 1989-07-05 1991-01-16 德国索姆森-布兰特有限公司 取样保持电路
US5691657A (en) * 1995-02-14 1997-11-25 Nec Corporation Sample-and-hold circuit including a robust leakage current compensating circuit
US5869993A (en) * 1996-02-01 1999-02-09 U.S. Philips Corporation Distortion compensation for a capacitively loaded follower
CN1472539A (zh) * 2002-07-26 2004-02-04 快速采样与保持峰值检测器电路
CN1677575A (zh) * 2004-03-31 2005-10-05 Lg.菲利浦Lcd株式会社 移位寄存器及其驱动方法
CN1599254A (zh) * 2004-08-31 2005-03-23 东南大学 电容失配校准装置

Also Published As

Publication number Publication date
CN101197193A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
US7969203B1 (en) Switch-body PMOS switch with switch-body dummies
CN103560792A (zh) 一种比较器以及模数转换器
CN103346765A (zh) 一种栅源跟随采样开关
CN104113316A (zh) 一种cmos栅压自举开关电路
CN112671382B (zh) 一种栅压自举开关电路
CN100505105C (zh) 一种采样/保持电路装置
CN106549669A (zh) 一种基于单调性电容开关的模数转换器
CN102332921A (zh) 一种适用于自动增益控制环路的逐次逼近型模数转换器
CN102088282A (zh) 具有开关本体伪单元的开关本体pmos开关
CN110690884B (zh) 一种采用cmos传输门的栅压自举开关电路
CN101123122A (zh) 一种数据采样/保持方法及其电路
US6778013B1 (en) Buffer amplifier structures with enhanced linearity
CN111900986A (zh) 一种跟随保持开关电路
CN105245229B (zh) 用于单斜adc的高线性度电压-时间转换方法及转换器
CN102571091B (zh) 一种模数转换器及电子设备
CN102075152B (zh) 线性源跟随器
US8283948B2 (en) Capacitor nonlinearity correction
CN109783061B (zh) 一种利用振荡器采样的真随机数发生器
CN100483926C (zh) 差分放大器、2级放大器和模拟/数字转换器
CN101546998A (zh) 一种高精度栅源跟随采样开关
CN115987267A (zh) 一种高线性度采样开关电路
CN101764584A (zh) 能消除体效应和沟道长度调制效应的线性源跟随器
CN206211981U (zh) 一种基于单调性电容开关的模数转换器
CN103235630A (zh) 一种应用于流水线adc的低功耗基准电压缓冲器
CN203232348U (zh) 基于流水线adc的低功耗基准电压缓冲器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20100107