CN1599254A - 电容失配校准装置 - Google Patents

电容失配校准装置 Download PDF

Info

Publication number
CN1599254A
CN1599254A CN 200410041821 CN200410041821A CN1599254A CN 1599254 A CN1599254 A CN 1599254A CN 200410041821 CN200410041821 CN 200410041821 CN 200410041821 A CN200410041821 A CN 200410041821A CN 1599254 A CN1599254 A CN 1599254A
Authority
CN
China
Prior art keywords
pipe
nmos
nmos pipe
pmos
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410041821
Other languages
English (en)
Other versions
CN1599254B (zh
Inventor
吴建辉
吴光林
李红
戚涛
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN 200410041821 priority Critical patent/CN1599254B/zh
Publication of CN1599254A publication Critical patent/CN1599254A/zh
Application granted granted Critical
Publication of CN1599254B publication Critical patent/CN1599254B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开一种可在芯片中使用的电容失配校准装置，由被校准电容、比较器失调校准电容、校准电容和比较器组成，被校准电容、比较器失调校准电容和校准电容的一端与比较器的反相输入端连接，被校准电容的另一端分别接输入电压，被校准电容的对称电容，比较器失调校准电容的对称电容和校准电容的对称电容的一端与比较器的同相输入端连接，其另一端接地，在比较器的输出端上分别连接有反馈失配调整电路和反馈失调调整电路。本发明的电容失配补偿电路采用自适应调整失配校准电容上的电荷，提高了电路的速度，消除了晶体管开关引起的沟道电荷注入和时钟馈通对电容失配的影响；提高了电路的速度，并有利于提高电容匹配精度。

Description

电容失配校准装置
                              技术领域
本发明涉及一种适用于逐次逼近型模数转换器、流水线结构模拟转换器和其它需要电容精确匹配的失配校准电路，尤其是一种可在芯片中使用的电容失配校准装置。
                              技术背景
在现有的工艺技术条件下，由于工艺的随机波动使得电容的匹配精度大约为10-11位，因此，对于要求电容精确匹配时，例如高速高精度ADC、DAC和开关电容电路等，必须对电容进行失配校准，使其达到精确的匹配。通常的电容失配校准技术有电荷再分配、电容平均化技术和激光修正。虽然电荷再分配和电容平均化技术能大大降低电容的失配，但是，这两种电容失配减少技术需要在信号传输路径上加上额外的存储电容，降低了电路的速度，它也无法消除晶体管开关引起的沟道电荷注入和时钟馈通对电容失配的影响。对于片上电容激光修调，校准过程只在芯片制造时进行一次，要求电路具有时间和温度的稳定性，并且需要额外的校准工序，增加成本。
                              发明内容
本发明提供一种能够电路速度并能减少由工艺变化引起电容失配的电容失配校准装置。
本发明采用如下技术方案：
一种能使电容匹配的电容失配校准装置，由被校准电容C1和C2、比较器失调校准电容C3、校准电容C4和比较器COMP组成，被校准电容C1和C2、比较器失调校准电容C3和校准电容C4的一端与比较器COMP的反相输入端连接，被校准电容C1和C2的另一端分别接输入电压Va和Vb，被校准电容C1和C2的对称电容C1’和C2’、比较器失调校准电容C3的对称电容C3’和校准电容C4的对称电容C4’的一端与比较器COMP的同相输入端连接，其另一端接地，其特征在于在比较器COMP的输出端WA1上分别连接有反馈失配调整电路和反馈失调调整电路，反馈失配调整电路由开关电容滤波器1和电压调节电路3组成，比较器COMP的输出端与开关电容滤波器1的输入端连接，开关电容滤波器1的输出端与电压调节电路的输入端连接，电压调节电路的输出端与一对比较器失调校准电容C3中的另一个电容的另一端连接，开关电容滤波器1由第11支路和第12支路组成，第11支路由第三倒相器INV3、第一传输门TF1和第二传输门TF2组成，第三倒相器INV3的输入端与比较器COMP的输出端WA1连接，第一传输门TF1由NMOS管N2和PMOS管P2组成，NMOS管N2的源和PMOS管P2的源连接且与第三倒相器INV3的输出端连接，NMOS管N2的漏和PMOS管P2的漏连接并形成节点L1，NMOS管N2的栅极和PMOS管P2的栅极分别作为控制信号I1和控制信号 I2的输入端，第二传输门TF2由NMOS管N3和PMOS管P3组成，NMOS管N3的源和PMOS管P3的源连接且作为开关电容滤波器1的一个输出端TA1与电压调节电路的一个输入端连接，NMOS管N3的漏和PMOS管P3的漏连接并与节点L1连接，NMOS管N3的栅极和PMOS管P3的栅极分别作为控制信号I2和控制信号 I2的输入端，第12支路由第一倒相器INV1、第四倒相器INV4、第三传输门TF3和第四传输门TF4组成，第一倒相器INV1的输入端与比较器COMP的输出端WA1连接，第一倒相器INV1的输出端与第四倒相器INV4的输入端连接，第三传输门TF3由NMOS管N5和PMOS管P5组成，NMOS管N5的源和PMOS管P5的源连接且与第二倒相器INV2的输出端连接，NMOS管N5的漏和PMOS管P5的漏连接并形成节点M1，NMOS管N5的栅极和PMOS管P5的栅极也分别为控制信号I1和控制信号 I1的输入端，第四传输门TF4由NMOS管N6和PMOS管P6组成，NMOS管N6的源和PMOS管P6的源连接且作为开关电容滤波器1的另一个输出端TA2与电压调节电路的另一个输入端连接，NMOS管N6的漏和PMOS管P6的漏连接并与节点M1连接，NMOS管N6的栅极和PMOS管P6的栅极分别作为控制信号I2和控制信号 I2的输入端，反馈失调调整电路由开关电容滤波器2和电压调节电路4组成，比较器COMP的输出端与开关电容滤波器2的输入端连接，开关电容滤波器2的输出端与电压调节电路4的输入端连接，电压调节电路4的输出端与一对校准电容C4中的另一个电容的另一端连接，开关电容滤波器2由第21支路和第22支路组成，第21支路由第五倒相器INV5、第五传输门TF5和第六传输门TF6组成，第五倒相器INV5的输入端与比较器COMP的输出端WA1连接，第五倒相器INV5由NMOS管N8和PMOS管P8组成，NMOS管N8的源和PMOS管P8的源连接且与第五倒相器INV5的输出端连接，NMOS管N8的漏和PMOS管P8的漏连接并形成节点L2，NMOS管N8的栅极和PMOS管P8的栅极分别作为控制信号I3和控制信号 I3的输入端，第六传输门TF6由NMOS管N9和PMOS管P9组成，NMOS管N9的源和PMOS管P9的源连接且作为开关电容滤波器2的一个输出端TA3与电压调节电路4的一个输入端连接，NMOS管N9的漏和PMOS管P9的漏连接并与节点L2连接，NMOS管N9的栅极和PMOS管P9的栅极分别作为控制信号I4和控制信号 I4的输入端，第22支路由第二倒相器INV2、第六倒相器INV6、第七传输门TF7和第八传输门TF8组成，第二倒相器INV2的输入端与比较器COMP的输出端WA1连接，第二倒相器INV2的输出端与第六倒相器INV6的输入端连接，第七传输门TF7由NMOS管N11和PMOS管P11组成，NMOS管N11的源和PMOS管P11的源连接且与第六倒相器INV6的输出端连接，NMOS管N11的漏和PMOS管P11的漏连接并形成节点M2，NMOS管N11的栅极和PMOS管P11的栅极也分别为控制信号I3和控制信号 I3的输入端，第八传输门TF8由NMOS管N12和PMOS管P12组成，NMOS管N12的源和PMOS管P12的源连接且作为开关电容滤波器2的另一个输出端TA4与电压调节电路4的另一个输入端连接，NMOS管N12的漏和PMOS管P12的漏连接并与节点M2连接，NMOS管N12的栅极和PMOS管P12的栅极分别作为控制信号I4和控制信号 I4的输入端。
与现有技术相比，本发明具有如下优点：
(1)本发明的电容失配补偿电路采用自适应调整失配校准电容上的电荷，它不需要在信号传输路径上加上额外的存储电容，提高了电路的速度，消除了晶体管开关引起的沟道电荷注入和时钟馈通对电容失配的影响；该自适应电容失配校准电路与工艺和温度变化无关，并且能与其它电路平行工作，提高了电路的速度。实验结果表明，经过电容失配补偿后，电容匹配精度为18位。
                              附图说明
图1是本发明电容失配校准原理框图。
图2是本发明反馈失调调整和失配调整原理框图。
图3是本发明电容失配校准电路图。
图4是本发明电容失配校准时序图。
                              具体实施方式
一种能使电容匹配的电容失配校准装置，由被校准电容C1和C2、比较器失调校准电容C3、校准电容C4和比较器COMP组成，被校准电容C1和C2、比较器失调校准电容C3和校准电容C4的一端与比较器COMP的反相输入端连接，被校准电容C1和C2的另一端分别接输入电压Va和Vb，被校准电容C1和C2的对称电容C1’和C2’、比较器失调校准电容C3的对称电容C3’和校准电容C4的对称电容C4’的一端与比较器COMP的同相输入端连接，其另一端接地，其特征在于在比较器COMP的输出端WA1上分别连接有反馈失配调整电路和反馈失调调整电路，反馈失配调整电路由开关电容滤波器1和电压调节电路3组成，比较器COMP的输出端与开关电容滤波器1的输入端连接，开关电容滤波器1的输出端与电压调节电路的输入端连接，电压调节电路的输出端与一对比较器失调校准电容C3中的另一个电容的另一端连接，开关电容滤波器1由第11支路和第12支路组成，第11支路由第三倒相器INV3、第一传输门TF1和第二传输门TF2组成，第三倒相器INV3的输入端与比较器COMP的输出端WA1连接，第一传输门TF1由NMOS管N2和PMOS管P2组成，NMOS管N2的源和PMOS管P2的源连接且与第三倒相器INV3的输出端连接，NMOS管N2的漏和PMOS管P2的漏连接并形成节点L1，NMOS管N2的栅极和PMOS管P2的栅极分别作为控制信号I1和控制信号 I2的输入端，第二传输门TF2由NMOS管N3和PMOS管P3组成，NMOS管N3的源和PMOS管P3的源连接且作为开关电容滤波器1的一个输出端TA1与电压调节电路的一个输入端连接，NMOS管N3的漏和PMOS管P3的漏连接并与节点L1连接，NMOS管N3的栅极和PMOS管P3的栅极分别作为控制信号I2和控制信号 I2的输入端，第12支路由第一倒相器INV1、第四倒相器INV4、第三传输门TF3和第四传输门TF4组成，第一倒相器INV1的输入端与比较器COMP的输出端WA1连接，第一倒相器INV1的输出端与第四倒相器INV4的输入端连接，第三传输门TF3由NMOS管N5和PMOS管P5组成，NMOS管N5的源和PMOS管P5的源连接且与第二倒相器INV2的输出端连接，NMOS管N5的漏和PMOS管P5的漏连接并形成节点M1，NMOS管N5的栅极和PMOS管P5的栅极也分别为控制信号I1和控制信号 I1的输入端，第四传输门TF4由NMOS管N6和.PMOS管P6组成，NMOS管N6的源和PMOS管P6的源连接且作为开关电容滤波器1的另一个输出端TA2与电压调节电路的另一个输入端连接，NMOS管N6的漏和PMOS管P6的漏连接并与节点M1连接，NMOS管N6的栅极和PMOS管P6的栅极分别作为控制信号I2和控制信号 I2的输入端，反馈失调调整电路由开关电容滤波器2和电压调节电路4组成，比较器COMP的输出端与开关电容滤波器2的输入端连接，开关电容滤波器2的输出端与电压调节电路4的输入端连接，电压调节电路4的输出端与一对校准电容C4中的另一个电容的另一端连接，开关电容滤波器2由第21支路和第22支路组成，第21支路由第五倒相器INV5、第五传输门TF5和第六传输门TF6组成，第五倒相器INV5的输入端与比较器COMP的输出端WA1连接，第五倒相器INV5由NMOS管N8和PMOS管P8组成，NMOS管N8的源和PMOS管P8的源连接且与第五倒相器INV5的输出端连接，NMOS管N8的漏和PMOS管P8的漏连接并形成节点L2，NMOS管N8的栅极和PMOS管P8的栅极分别作为控制信号I3和控制信号 I3的输入端，第六传输门TF6由NMOS管N9和PMOS管P9组成，NMOS管N9的源和PMOS管P9的源连接且作为开关电容滤波器2的一个输出端TA3与电压调节电路4的一个输入端连接，NMOS管N9的漏和PMOS管P9的漏连接并与节点L2连接，NMOS管N9的栅极和PMOS管P9的栅极分别作为控制信号I4和控制信号 I4的输入端，第22支路由第二倒相器INV2、第六倒相器INV6、第七传输门TF7和第八传输门TF8组成，第二倒相器INV2的输入端与比较器COMP的输出端WA1连接，第二倒相器INV2的输出端与第六倒相器INV6的输入端连接，第七传输门TF7由NMOS管N11和PMOS管P11组成，NMOS管N11的源和PMOS管P11的源连接且与第六倒相器INV6的输出端连接，NMOS管N11的漏和PMOS管P11的漏连接并形成节点M2，NMOS管N11的栅极和PMOS管P11的栅极也分别为控制信号I3和控制信号 I3的输入端，第八传输门TF8由NMOS管N12和PMOS管P12组成，NMOS管N12的源和PMOS管P12的源连接且作为开关电容滤波器2的另一个输出端TA4与电压调节电路4的另一个输入端连接，NMOS管N12的漏和PMOS管P12的漏连接并与节点M2连接，NMOS管N12的栅极和PMOS管P12的栅极分别作为控制信号I4和控制信号 I4的输入端；
在本实施例中，第三倒相器INV3可由NMOS管N1和PMOS管P1组成，NMOS管N1的栅极与PMOS管P1的栅极连接并作为第三倒相器INV3的输入端，NMOS管N1的漏和PMOS管P1的漏连接并作为第三倒相器INV3的输出端，NMOS管N1的源为偏置电压Vbias1输入端，PMOS管P1的源为电源电压VDD输入端，第四倒相器INV4由NMOS管N4和PMOS管P4组成，NMOS管N4的栅极与PMOS管P4的栅极连接并作为第四倒相器INV4的输入端，NMOS管N4的漏和PMOS管P4的漏连接并作为第四倒相器INV4的输出端，NMOS管N4的源为偏置电压Vbias1输入端，PMOS管 P4的源为电源电压VDD输入端，电压调节电路3由NMOS管N17、NMOS管N18、NMOS管N19、NMOS管N20及PMOS管P13、PMOS管P14、PMOS管P15组成，NMOS管N180的源端接PMOS管P14的漏端和NMOS管N17的漏端，NMOS管N18的漏端接NMOS管N19的源并形成节点T1，NMOS管N19的漏接PMOS管P15和NMOS管N20的漏端，NMOS管N17、NMOS管N20的源接地，NMOS管N17、NMOS管N20的栅极接偏置电压Vbias3，PMOS管P14的栅极接参考电压Vrefl，PMOS管P14的源接PMOS管P13的漏，PMOS管P15的栅极接参考电压Vrefh，PMOS管P15源接PMOS管P13的漏，PMOS管P13的栅极接偏置电压Vbias2，PMOS管P13的源端接电源VDD，上述NMOS管N18和NMOS管N19的栅极分别作为电压调节电路3的两个输入端，节点T1为电压调节电路3的输出端，上述偏置电压Vbias2大于偏置电压Vbias1；
本实施例中，第五倒相器INV5可由NMOS管N7和PMOS管P7组成，NMOS管N7的栅极与PMOS管P7的栅极连接并作为第五倒相器INV5的输入端，NMOS管N7的漏和PMOS管P7的漏连接并作为第五倒相器INV5的输出端，NMOS管N7的源为偏置电压Vbias1输入端，PMOS管P7的源为电源电压VDD输入端，第六倒相器INV6由NMOS管N10和PMOS管P10组成，NMOS管N10的栅极与PMOS管P10的栅极连接并作为第六倒相器INV6的输入端，NMOS管N10的漏和PMOS管P10的漏连接并作为第六倒相器INV6的输出端，NMOS管N10的源为偏置电压Vbias1输入端，PMOS管P10的源为电源电压VDD输入端，电压调节电路4由NMOS管N21、NMOS管N22、NMOS管N23、NMOS管N24及PMOS管P16、PMOS管P17、PMOS管P18组成，NMOS管N22的源端接PMOS管P17的漏端和NMOS管N21的漏端，NMOS管N22的漏接NMOS管N23的源并形成节点T2，NMOS管N23的漏接PMOS管P18和NMOS管N24的漏端，NMOS管N21、NMOS管N24的源接地，NMOS管N21、NMOS管N24的栅极接偏置电压Vbias3，PMOS管P17的栅极接参考电压Vref，PMOS管P17的源接PMOS管P16的漏，PMOS管P18的栅极接输入电压Vb，PMOS管P18源接PMOS管P16的漏，PMOS管P16的栅极接偏置电压Vbias2，PMOS管P16的源接电源VDD，上述NMOS管N22和NMOS管N23的栅极分别作为电压调节电路4的两个输入端，节点T2为电压调节电路4的输出端，上述偏置电压Vbias3大于偏置电压Vbias2；
本实施例中，可在节点L1、M1、L2和M2与地之间分别跨接电容C5、C6、C7和C8，在开关电容滤波器1的两个输出端TA1和TA2上分别连接有NMOS管N13和N14且分别与NMOS管N13和N14的栅极连接，NMOS管N13的漏和源连接且接地，NMOS管N14的漏和源连接且接地，在开关电容滤波器2的两个输出端TA3和TA4上分别连接有NMOS管N15和N16且分别与NMOS管N15和N16的栅极连接，NMOS管N15的漏和源连接且接地，NMOS管N16的漏和源连接且接地。
本发明的工作原理和工作过程如下：
为了减少电容失配，本发明加入一个小的失配校准电容，通过比较器对电容失配进行检测，检测结果经过开关电容滤波后，反馈调整失配校准电容上的电荷，使得两个电容精确的匹配。
参见图1即本发明的原理框图。C1和C2为被校准电容，C3为比较器失调校准电容，C4为校准电容。比较器用于电容C1、C2失配检测。反馈失调调整电路用于电容校准前的比较器失调消除。反馈失配调整电路用于电容C1、C2的失配校准。
参见图2即本发明的反馈失调调整和失配调整原理框图。比较器输出WA1信号分别输入到开关电容滤波器1和开关电容滤波器2的输入端，开关电容滤波器1输出经过电压调节电路1后用于校准比较器失调。开关电容滤波器2输出经过电压调节电路2后用于电容失配校准。
参见图3即本发明的电路图。本发明推荐Vref1、Vref电压为0.5v，Vrefh为1.5v，Vb应大于Vref，C5、C6、C7、C8为20fF。C3、C4为50fF。其中VR在开关S1和S2控制下对电容赋初值和为比较器COMP提供直流偏置。C1、C2为被校准的电容，C3为比较器失调校准电容，C4为校准电容。当S1、S2信号下降沿时，比较器输入端VIN和VINR相等，比较器将等概率地输出高电平和低电平。如果比较器电路元件失配，比较器将输出固定的高电平或者低电平。假如比较器固定的输出高电平WA1，在时序控制信号I1、I2作用下，由NMOS管N13电容放电，NMOS管N24电容充电，即TA1点电压降低，TA2电压升高。NMOS管N18的源漏电阻升高，NMOS管N19的源漏电阻降低，T1点电压减少，比较器输入端VINR电压减少，经过几个周期后比较器输出变为低电平，最终使得比较器等概率的输出高电平和低电平。根据电容C1、C2的大小，Va、Vb提供相应的电压信号，在C1、C2完全匹配的情况下，使得比较器输入端VINR不变，并且与VIN端相等。假定C1、C2存在失配，C2比理想值大，则比较器输入端VINR大于VIN，比较器输出端WA1为高电平，在时序控制信号I3、I4作用下，由NMOS管N15电容放电，NMOS管N16电容充电，即TA3点电压降低，TA4电压升高，NMOS管N22的源漏电阻升高，NMOS管N23的源漏电阻降低，T2点电压减少，比较器输入端VINR电压减少，经过几个周期后比较器输出变为低电平，最终使得比较器等概率的输出高电平和低电平。
参见图4即为本发明的电容失配校准的时序关系，S1、S2第一个高电平时，VR对电容赋初值和为比较器COMP提供直流偏置，S1、S2的下降沿比较器进行失调校准。S1、S2第二个高电平时，用于电容失配校准。Va、Vb提供相应变化的电压信号：ΔVa＝-(C2/C1)*ΔVb，在C1、C2完全匹配的情况下，使得比较器输入端VINR不变，并且与VIN端相等。I1为高电平时比较器输出对图3所示的L1、M1点电容C5、C6充放电，I2为高电平时电容C5、C6对图3所示的N13和N14的栅充放电。I3为高电平时比较器输出对图3所示的L2、M2点电容C7、C8充放电，I4为高电平时电容C7、C8对图3所示的N15和N16的栅充放电。

Claims (4)

1、一种能使电容匹配的电容失配校准装置，由被校准电容(C1和C2)、比较器失调校准电容(C3)、校准电容(C4)和比较器(COMP)组成，被校准电容(C1和C2)、比较器失调校准电容(C3)和校准电容(C4)的一端与比较器(COMP)的反相输入端连接，被校准电容(C1和C2)的另一端分别接输入电压(Va和Vb)，被校准电容(C1和C2)的对称电容(C1’和C2’)、比较器失调校准电容(C3)的对称电容(C3’)和校准电容(C4)的对称电容(C4’)的一端与比较器(COMP)的同相输入端连接，其另一端接地，其特征在于在比较器(COMP)的输出端(WA1)上分别连接有反馈失配调整电路和反馈失调调整电路，反馈失配调整电路由开关电容滤波器(1)和电压调节电路(3)组成，比较器(COMP)的输出端与开关电容滤波器(1)的输入端连接，开关电容滤波器(1)的输出端与电压调节电路的输入端连接，电压调节电路的输出端与一对比较器失调校准电容(C3)中的另一个电容的另一端连接，开关电容滤波器(1)由第11支路和第12支路组成，第11支路由第三倒相器(INV3)、第一传输门(TF1)和第二传输门(TF2)组成，第三倒相器(INV3)的输入端与比较器(COMP)的输出端(WA1)连接，第一传输门(TF1)由NMOS管(N2)和PMOS管(P2)组成，NMOS管(N2)的源和PMOS管(P2)的源连接且与第三倒相(INV3)的输出端连接，NMOS管(N2)的漏和PMOS管(P2)的漏连接并形成节点(L1)，NMOS管(N2)的栅极和PMOS管(P2)的栅极分别作为控制信号(I1)和控制信号( I2)的输入端，第二传输门(TF2)由NMOS管(N3)和PMOS管(P3)组成，NMOS管(N3)的源和PMOS管(P3)的源连接且作为开关电容滤波器(1)的一个输出端(TA1)与电压调节电路的一个输入端连接，NMOS管(N3)的漏和PMOS管(P3)的漏连接并与节点(L1)连接，NMOS管(N3)的栅极和PMOS管(P3)的栅极分别作为控制信号(I2)和控制信号( I2)的输入端，第12支路由第一倒相器(INV1)、第四倒相器(INV4)、第三传输门(TF3)和第四传输门(TF4)组成，第一倒相器(INV1)的输入端与比较器(COMP)的输出端(WA1)连接，第一倒相器(INV1)的输出端与第四倒相器(INV4)的输入端连接，第三传输门(TF3)由NMOS管(N5)和PMOS管(P5)组成，NMOS管(N5)的源和PMOS管(P5)的源连接且与第二倒相器(INV2)的输出端连接，NMOS管(N5)的漏和PMOS管(P5)的漏连接并形成节点(M1)，NMOS管(N5)的栅极和PMOS管(P5)的栅极也分别为控制信号(I1)和控制信号( I1)的输入端，第四传输门(TF4)由NMOS管(N6)和PMOS管(P6)组成，NMOS管(N6)的源和PMOS管(P6)的源连接且作为开关电容滤波器(1)的另一个输出端(TA2)与电压调节电路的另一个输入端连接，NMOS管(N6)的漏和PMOS管(P6)的漏连接并与节点(M1)连接，NMOS管(N6)的栅极和PMOS管(P6)的栅极分别作为控制信号(I2)和控制信号( I2)的输入端，反馈失调调整电路由开关电容滤波器(2)和电压调节电路(4)组成，比较器(COMP)的输出端与开关电容滤波器(2)的输入端连接，开关电容滤波器(2)的输出端与电压调节电路(4)的输入端连接，电压调节电路(4)的输出端与一对校准电容(C4)中的另一个电容的另一端连接，开关电容滤波器(2)由第21支路和第22支路组成，第21支路由第五倒相器(INV5)、第五传输门(TF5)和第六传输门(TF6)组成，第五倒相器(INV5)的输入端与比较器(COMP)的输出端(WA1)连接，第五倒相器(INV5)由NMOS管(N8)和PMOS管(P8)组成，NMOS管(N8)的源和PMOS管(P8)的源连接且与第五倒相器(INV5)的输出端连接，NMOS管(N8)的漏和PMOS管(P8)的漏连接并形成节点(L2)，NMOS管(N8)的栅极和PMOS管(P8)的栅极分别作为控制信号(I3)和控制信号( I3)的输入端，第六传输门(TF6)由NMOS管(N9)和PMOS管(P9)组成，NMOS管(N9)的源和PMOS管(P9)的源连接且作为开关电容滤波器(2)的一个输出端(TA3)与电压调节电路(4)的一个输入端连接，NMOS管(N9)的漏和PMOS管(P9)的漏连接并与节点(L2)连接，NMOS管(N9)的栅极和PMOS管(P9)的栅极分别作为控制信号(I4)和控制信号( I4)的输入端，第22支路由第二倒相器(INV2)、第六倒相器(INV6)、第七传输门(TF7)和第八传输门(TF8)组成，第二倒相器(INV2)的输入端与比较器(COMP)的输出端(WA1)连接，第二倒相器(INV2)的输出端与第六倒相器(INV6)的输入端连接，第七传输门(TF7)由NMOS管(N11)和PMOS管(P11)组成，NMOS管(N11的源和PMOS管(P11)的源连接且与第六倒相器(INV6)的输出端连接，NMOS管(N11)的漏和PMOS管(P11)的漏连接并形成节点(M2)，NMOS管(N11)的栅极和PMOS管(P11)的栅极也分别为控制信号(I3)和控制信号( I3)的输入端，第八传输门(TF8)由NMOS管(N12)和PMOS管(P12)组成，NMOS管(N12)的源和PMOS管(P12)的源连接且作为开关电容滤波器(2)的另一个输出端(TA4)与电压调节电路(4)的另一个输入端连接，NMOS管(N12)的漏和PMOS管(P12)的漏连接并与节点(M2)连接，NMOS管(N12)的栅极和PMOS管(P12)的栅极分别作为控制信号(I4)和控制信号( I4)的输入端。
2、根据权利要求1所述的电容失配校准装置，其特征在于第三倒相器(INV3)由NMOS管(N1)和PMOS管(P1)组成，NMOS管(N1)的栅极与PMOS管(P1)的栅极连接并作为第三倒相器(INV3)的输入端，NMOS管(N1)的漏和PMOS管(P1)的漏连接并作为第三倒相器(INV3)的输出端，NMOS管(N1)的源为偏置电压(Vbias1)输入端，PMOS管(P1)的源为电源电压(VDD)输入端，第四倒相器(INV4)由NMOS管(N4)和PMOS管(P4)组成，NMOS管(N4)的栅极与PMOS管(P4)的栅极连接并作为第四倒相器(INV4)的输入端，NMOS管(N4)的漏和PMOS管(P4)的漏连接并作为第四倒相器(INV4)的输出端，NMOS管(N4)的源为偏置电压(Vbias1)输入端，PMOS管(P4)的源为电源电压(VDD)输入端，电压调节电路(3)由NMOS管(N17)、NMOS管(N18)、NMOS管(N19)、NMOS管(N20)及PMOS管(P13)、PMOS管(P14)、PMOS管(P15)组成，NMOS管N(180的源端接PMOS管(P14)的漏端和NMOS管(N17)的漏端，NMOS管(N18)的漏端接NMOS管(N19)的源并形成节点(T1)，NMOS管(N19)的漏接PMOS管(P15)和NMOS管(N20)的漏端，NMOS管(N17)、NMOS管(N20)的源接地，NMOS管(N17)、NMOS管(N20)的栅极接偏置电压(Vbias3)，PMOS管(P14)的栅极接参考电压(Vrefl)，PMOS管(P14)的源接PMOS管(P13)的漏，PMOS管(P15)的栅极接参考电压(Vrefh)，PMOS管(P15)源接PMOS管(P13)的漏，PMOS管(P13)的栅极接偏置电压(Vbias2)，PMOS管(P13)的源端接电源(VDD)，上述NMOS管(N18)和NMOS管(N19)的栅极分别作为电压调节电路(3)的两个输入端，节点(T1)为电压调节电路(3)的输出端，上述偏置电压(Vbias2)大于偏置电压(Vbias1)。
3、根据权利要求1或2所述的电容失配校准装置，其特征在于第五倒相器(INV5)由NMOS管(N7)和PMOS管(P7)组成，NMOS管(N7)的栅极与PMOS管(P7)的栅极连接并作为第五倒相器(INV5)的输入端，NMOS管(N7)的漏和PMOS管(P7)的漏连接并作为第五倒相器(INV5)的输出端，NMOS管(N7)的源为偏置电压(Vbias1)输入端，PMOS管(P7)的源为电源电压(VDD)输入端，第六倒相器(INV6)由NMOS管(N10)和PMOS管(P10)组成，NMOS管(N10)的栅极与PMOS管(P10)的栅极连接并作为第六倒相器(INV6)的输入端，NMOS管(N10)的漏和PMOS管(P10)的漏连接并作为第六倒相器(INV6)的输出端，NMOS管(N10)的源为偏置电压(Vbias1)输入端，PMOS管(P10)的源为电源电压(VDD)输入端，电压调节电路(4)由NMOS管(N21)、NMOS管(N22)、NMOS管(N23)、NMOS管(N24)及PMOS管(P16)、PMOS管(P17)、PMOS管(P18)组成，NMOS管N(22)的源端接PMOS管(P17)的漏端和NMOS管(N21)的漏端，NMOS管(N22)的漏接NMOS管(N23)的源并形成节点(T2)，NMOS管(N23)的漏接PMOS管(P18)和NMOS管(N24)的漏端，NMOS管(N21)、NMOS管(N24)的源接地，NMOS管(N21)、NMOS管(N24)的栅极接偏置电压(Vbias3)，PMOS管(P17)的栅极接参考电压(Vref)，PMOS管(P17)的源接PMOS管(P16)的漏，PMOS管(P18)的栅极接输入电压(Vb)，PMOS管(P18)源接PMOS管(P16)的漏，PMOS管(P16)的栅极接偏置电压(Vbias2)，PMOS管(P16)的源接电源(VDD)，上述NMOS管(N22)和NMOS管(N23)的栅极分别作为电压调节电路(4)的两个输入端，节点(T2)为电压调节电路(4)的输出端，上述偏置电压(Vbias3)大于偏置电压(Vbias2)。
4、根据权利要求3所述的电容失配校准装置，其特征在于在节点(L1、M1、L2和M2)与地之间分别跨接电容(C5、C6、C7和C8)，在开关电容滤波器(1)的两个输出端(TA1和TA2)上分别连接有NMOS管(N13和N14)且分别与NMOS管(N13和N14)的栅极连接，NMOS管(N13)的漏和源连接且接地，NMOS管(N14)的漏和源连接且接地，在开关电容滤波器(2)的两个输出端(TA3和TA4)上分别连接有NMOS管(N15和N16)且分别与NMOS管(N15和N16)的栅极连接，NMOS管(N15)的漏和源连接且接地，NMOS管(N16)的漏和源连接且接地。
CN 200410041821 2004-08-31 2004-08-31 电容失配校准装置 Expired - Fee Related CN1599254B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410041821 CN1599254B (zh) 2004-08-31 2004-08-31 电容失配校准装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410041821 CN1599254B (zh) 2004-08-31 2004-08-31 电容失配校准装置

Publications (2)

Publication Number Publication Date
CN1599254A true CN1599254A (zh) 2005-03-23
CN1599254B CN1599254B (zh) 2010-04-07

Family

ID=34665271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410041821 Expired - Fee Related CN1599254B (zh) 2004-08-31 2004-08-31 电容失配校准装置

Country Status (1)

Country Link
CN (1) CN1599254B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100428631C (zh) * 2006-06-23 2008-10-22 清华大学 一种基于电容配对的降低模数转换器电容失配误差的方法
CN100505105C (zh) * 2006-12-07 2009-06-24 中国科学院半导体研究所 一种采样/保持电路装置
CN101038617B (zh) * 2006-03-17 2010-07-21 上海华虹集成电路有限责任公司 用于非接触式ic卡和射频识别标签芯片的时钟恢复电路
CN101924551A (zh) * 2010-07-27 2010-12-22 中国航天科技集团公司第九研究院第七七一研究所 一种fpaa失调数字自动校准方法
CN102221645A (zh) * 2010-03-15 2011-10-19 阿尔卑斯电气株式会社 电容检测装置
CN102624393A (zh) * 2011-01-31 2012-08-01 海力士半导体有限公司 用于列并行单斜率adc的具有动态偏置的级联比较器
CN102843136A (zh) * 2012-09-15 2012-12-26 复旦大学 一种高速高精度大范围低功耗动态比较器失调校正方法
CN105954596A (zh) * 2016-04-21 2016-09-21 上海华力微电子有限公司 一种用于小电容失配检测及绝对值测量的电路及方法
CN105959006A (zh) * 2016-04-27 2016-09-21 上海华虹宏力半导体制造有限公司 逐次逼近型模数转换器校准电路
CN106230438A (zh) * 2016-08-04 2016-12-14 成都博思微科技有限公司 一种用于流水线模数转换器的电容失配测试系统与方法
CN103762982B (zh) * 2014-01-16 2017-02-01 东南大学 一种模数转换器的电容失配快速校准电路及校准方法
CN106506006A (zh) * 2016-12-20 2017-03-15 合肥芯福传感器技术有限公司 一种生物电传感器的专用采样误差校准电路及其校准方法
CN110535473A (zh) * 2019-09-03 2019-12-03 中国电子科技集团公司第二十四研究所 无路径失配的无采保高速高输入带宽流水线结构adc
CN111427414A (zh) * 2019-01-10 2020-07-17 中芯国际集成电路制造(上海)有限公司 Sar-dac器件及其工作方法
CN113489491A (zh) * 2021-07-12 2021-10-08 西安电子科技大学芜湖研究院 一种用于动态比较器的自适应校准电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103152046A (zh) * 2012-12-27 2013-06-12 中国航空工业集团公司第六三一研究所 基于电荷补偿的sar 结构adc 修调方法及修调电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016019A (en) * 1998-05-28 2000-01-18 Microchip Technology Incorporated Capacitor array arrangement for improving capacitor array matching
KR100345668B1 (ko) * 1999-06-30 2002-07-24 주식회사 하이닉스반도체 커패시터 간의 부정합에 의한 에러를 최소화한 디지털-아날로그 변환 장치

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038617B (zh) * 2006-03-17 2010-07-21 上海华虹集成电路有限责任公司 用于非接触式ic卡和射频识别标签芯片的时钟恢复电路
CN100428631C (zh) * 2006-06-23 2008-10-22 清华大学 一种基于电容配对的降低模数转换器电容失配误差的方法
CN100505105C (zh) * 2006-12-07 2009-06-24 中国科学院半导体研究所 一种采样/保持电路装置
CN102221645A (zh) * 2010-03-15 2011-10-19 阿尔卑斯电气株式会社 电容检测装置
CN101924551A (zh) * 2010-07-27 2010-12-22 中国航天科技集团公司第九研究院第七七一研究所 一种fpaa失调数字自动校准方法
CN102624393A (zh) * 2011-01-31 2012-08-01 海力士半导体有限公司 用于列并行单斜率adc的具有动态偏置的级联比较器
US9312842B2 (en) 2011-01-31 2016-04-12 SK Hynix Inc. Cascoded comparator with dynamic biasing for column parallel single slope ADCs
US9312841B2 (en) 2011-01-31 2016-04-12 SK Hynix Inc. Cascoded comparator with dynamic biasing for column parallel single slope ADCs
CN102843136A (zh) * 2012-09-15 2012-12-26 复旦大学 一种高速高精度大范围低功耗动态比较器失调校正方法
CN102843136B (zh) * 2012-09-15 2015-10-28 复旦大学 一种高速高精度大范围低功耗动态比较器失调校正方法
CN103762982B (zh) * 2014-01-16 2017-02-01 东南大学 一种模数转换器的电容失配快速校准电路及校准方法
CN105954596A (zh) * 2016-04-21 2016-09-21 上海华力微电子有限公司 一种用于小电容失配检测及绝对值测量的电路及方法
CN105954596B (zh) * 2016-04-21 2019-06-28 上海华力微电子有限公司 一种用于小电容失配检测及绝对值测量的电路及方法
CN105959006A (zh) * 2016-04-27 2016-09-21 上海华虹宏力半导体制造有限公司 逐次逼近型模数转换器校准电路
CN106230438A (zh) * 2016-08-04 2016-12-14 成都博思微科技有限公司 一种用于流水线模数转换器的电容失配测试系统与方法
CN106506006A (zh) * 2016-12-20 2017-03-15 合肥芯福传感器技术有限公司 一种生物电传感器的专用采样误差校准电路及其校准方法
CN106506006B (zh) * 2016-12-20 2023-11-14 合肥芯福科技有限公司 一种生物电传感器的专用采样误差校准电路及其校准方法
CN111427414A (zh) * 2019-01-10 2020-07-17 中芯国际集成电路制造(上海)有限公司 Sar-dac器件及其工作方法
CN111427414B (zh) * 2019-01-10 2021-09-07 中芯国际集成电路制造(上海)有限公司 Sar-dac器件及其工作方法
CN110535473A (zh) * 2019-09-03 2019-12-03 中国电子科技集团公司第二十四研究所 无路径失配的无采保高速高输入带宽流水线结构adc
CN110535473B (zh) * 2019-09-03 2022-04-22 中国电子科技集团公司第二十四研究所 无路径失配的无采保高速高输入带宽流水线结构adc
CN113489491A (zh) * 2021-07-12 2021-10-08 西安电子科技大学芜湖研究院 一种用于动态比较器的自适应校准电路
CN113489491B (zh) * 2021-07-12 2024-06-04 西安电子科技大学芜湖研究院 一种用于动态比较器的自适应校准电路

Also Published As

Publication number Publication date
CN1599254B (zh) 2010-04-07

Similar Documents

Publication Publication Date Title
CN1599254B (zh) 电容失配校准装置
US6084465A (en) Method for time constant tuning of gm-C filters
US5359294A (en) Charge-balanced switched-capacitor circuit and amplifier circuit using same
EP2421132A2 (en) Charge pump with a plurality of transfer control switches
EP0455298A1 (en) Electrically controllable oscillator circuit and electrically controllable filter arrangement comprising said circuit
KR100651150B1 (ko) 중간 또는 고주파수용 지연 클록 펄스폭 조정회로
US8324968B2 (en) Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device
IL157141A (en) Bias circuit for maintaining a constant value of transconductance divided by load capacitance
US4962323A (en) High speed auto zero comparator
JPH03117908A (ja) オフセット電圧平衡演算増幅器
US11863132B2 (en) Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device
CN1285172C (zh) 互补金属氧化物半导体比较器
US4691125A (en) One hundred percent duty cycle sample-and-hold circuit
KR20020040542A (ko) 반도체 집적 회로
KR20030086112A (ko) 클로즈드 루프 연산증폭기의 ｄｃ 오프셋 보상회로 및ｄｃ 오프셋 보상방법
US7956588B2 (en) Voltage regulator
US5994927A (en) Circuit for comparison of signal voltage with reference voltage
US7772853B2 (en) Semiconductor device
US5165058A (en) Voltage comparator with sample hold circuit
US20130106516A1 (en) Fast Settling Reference Voltage Buffer and Method Thereof
US6346851B1 (en) Low-pass filter with improved high frequency attenuation
US6384641B1 (en) Signal sampling circuit with high frequency noise immunity and method therefor
CN107181465B (zh) 一种振荡器
EP0769848B1 (en) A gain stage and offset voltage elimination method
CN114236225A (zh) 电机驱动电路的电流和平均功率检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100407

Termination date: 20140831

EXPY Termination of patent right or utility model